TW202347780A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202347780A
TW202347780A TW112117424A TW112117424A TW202347780A TW 202347780 A TW202347780 A TW 202347780A TW 112117424 A TW112117424 A TW 112117424A TW 112117424 A TW112117424 A TW 112117424A TW 202347780 A TW202347780 A TW 202347780A
Authority
TW
Taiwan
Prior art keywords
band gap
interface layer
low band
layer
gap interface
Prior art date
Application number
TW112117424A
Other languages
English (en)
Inventor
朴正敏
林漢鎭
丁炯碩
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202347780A publication Critical patent/TW202347780A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明提供一種半導體裝置，包含：上部電極；下部電極；介電層，位於上部電極與下部電極之間；以及低帶隙介面層，包含介電層與上部電極之間的第一低帶隙介面層及介電層與下部電極之間的第二低帶隙介面層中的至少一者，其中第一低帶隙介面層及第二低帶隙介面層中的各者包含具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案根據35 U.S.C. §119基於且主張2022年5月23日在韓國智慧財產局申請的韓國專利申請案第10-2022-0063071號的優先級，其揭露內容以全文引用的方式併入本文中。
本發明概念是關於半導體裝置，且更特別是關於包含電容器的半導體裝置。
隨著半導體記憶體裝置變得更高度整合，個別電路圖案變得更小型化以在相同區域中實施更多半導體裝置。亦即，隨著半導體記憶體裝置的積體密度增加，半導體記憶體裝置的設計規則減少。
在高度經縮放半導體記憶體裝置的製造中，形成電容器的製程變得愈來愈複雜且困難。在小型化半導體裝置中，採用已知結構的電容器到達用於確保所要電容的技術極限。
本發明概念提供一種具有電容器的半導體裝置，所述電容器的效能及可靠性得以改良。
本發明概念的態樣不應受以上描述限制，且其他未提及態樣將由所屬領域中具有通常知識者自本文中所描述的實例實施例來清楚地理解。
根據本發明概念的態樣，提供一種半導體裝置。半導體裝置包含：上部電極；下部電極；介電層；位於上部電極與下部電極之間；以及低帶隙介面層，包含介電層與上部電極之間的第一低帶隙介面層及介電層與下部電極之間的第二低帶隙介面層中的至少一者，其中第一低帶隙介面層及第二低帶隙介面層中的各者包含具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物。
根據本發明概念的另一態樣，提供一種半導體裝置。半導體裝置包含：基底；主動區，由形成於基底中的裝置隔離膜界定；字元線，與主動區相交，字元線在第一方向上在基底中延伸；位元線，在第二方向上在基底上延伸，第二方向與第一方向相交；以及電容器，在第三方向上在位元線上延伸，其中電容器包含：上部電極；下部電極；介電層；位於上部電極與下部電極之間；以及低帶隙介面層，包含介電層與上部電極之間的第一低帶隙介面層及介電層與下部電極之間的第二低帶隙介面層中的至少一者，其中第一低帶隙介面層及第二低帶隙介面層中的各者包含具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物。
根據本發明概念的另一態樣，提供一種半導體裝置。半導體裝置包含：基底；主動區，由形成於基底中的裝置隔離膜界定；字元線，與主動區相交，字元線在第一方向上在基底中延伸；位元線，在第二方向上在基底上延伸，第二方向與第一方向相交；以及電容器，在第三方向上在位元線上延伸，其中電容器包含：上部電極；下部電極；介電層；位於上部電極與下部電極之間；以及低帶隙介面層，包含介電層與上部電極之間的第一低帶隙介面層及介電層與下部電極之間的第二低帶隙介面層中的至少一者，其中第一低帶隙介面層包含第一金屬摻雜劑，所述第一金屬摻雜劑在氧化狀態下呈具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的第一金屬氧化物的形式，第二低帶隙介面層包含第二金屬摻雜劑，所述第二金屬摻雜劑在氧化狀態下呈具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的第二金屬氧化物的形式。
現將參考隨附圖式更全面地描述實施例，以充分理解本發明概念的優點及特徵。然而，本發明概念可以不同形式體現且不應被理解為限於本文中所闡述的實施例。相反，提供此等實施例以使得本揭露為透徹且完整的，且向所屬領域中具有通常知識者充分傳達本發明概念的範疇。在隨附圖式中，為簡潔起見，組件的大小經放大大於實際大小，且各組件的比率可經放大或減小。
在實施例中，除非另外定義，否則本文中所使用的所有術語具有與由本發明概念所屬領域中具有通常知識者通常所理解相同的意義。諸如「第一」、「第二」以及「第三」的術語可用於描述各種元件，但此等元件不受此等上述術語限制。此等術語僅用於將一個元件與另一元件區分開來。因此，在不脫離本揭露的教示的情況下，「第一」元件可被稱作「第二」元件。諸如「上部」、「中間」以及「下部」的術語可由例如「第一」、「第二」以及「第三」的其他術語替換，以描述本說明書中的元件。
現將參看隨附圖式在下文中更充分地描述本發明概念，在所述隨附圖式中，繪示一些實施例。
圖1示出根據實施例的半導體裝置10的記憶體單元陣列區的一些組件的平面佈局。
參考圖1，半導體裝置10可包含多個主動區AC，自上方查看時，所述主動區相對於第一方向D1及第二方向D2在對角線方向上側向延伸。多個字元線WL可與多個主動區AC相交且在第一方向D1上彼此平行地延伸。在多個字元線WL上，多個位元線BL可在與第一方向D1相交的第二方向D2上彼此平行地延伸。多個位元線BL中的各者可經由直接觸點DC連接至主動區AC。多個埋入觸點BC中的各者可位於多個位元線BL中的兩個鄰近位元線之間。多個導電著陸襯墊LP可分別位於多個埋入觸點BC上。多個導電著陸墊LP中的各者可與埋入觸點BC的至少一部分交疊。多個下部電極LE可分別在多個導電著陸墊LP上彼此隔開。多個下部電極LE可經由多個埋入觸點BC及多個導電著陸墊LP分別連接至多個主動區AC。
圖2A至圖2C各自為沿著圖1的線A-A'截取的橫截面圖，所述橫截面圖示出根據圖1中所示的實施例的半導體裝置10的一些組件。
參考圖2A至圖2C，半導體裝置10可包含基底110，所述基底包含多個主動區AC及形成於基底110上的下部結構120。多個導電區124可經由下部結構120連接至多個主動區AC。
基底110可包含半導體元件（例如，矽（Si）及鍺（Ge））或化合物半導體（例如，碳化矽（SiC）、砷化鎵（GaAs）、砷化銦（InAs）以及磷化銦（InP））。基底110可包含半導體基底及至少一個絕緣膜或結構，包含至少一個導電區，所述絕緣膜或結構形成於半導體基底上。導電區可包含例如摻雜阱或摻雜結構。界定多個主動區AC的裝置隔離膜112可形成於基底110中。裝置隔離膜112可包含氧化物膜、氮化物膜或其組合。在實施例中，裝置隔離膜112可具有各種結構，諸如淺溝槽隔離（shallow trench isolation；STI）結構。
在一些實施例中，下部結構120可包含絕緣膜，所述絕緣膜包含氧化矽膜、氮化矽膜或其組合。在一些其他實施例中，下部結構120可包含各種導電區（例如，配線層、接觸插塞以及電晶體）及經組態以使導電區彼此電絕緣的絕緣膜。多個導電區124可包含多晶矽、金屬、導電金屬氮化物、金屬矽化物或其組合。下部結構120可包含參考圖1所描述的多個位元線BL。多個導電區124中的各者可包含參考圖1所描述的埋入觸點BC及導電著陸墊LP。
具有多個開口126H的絕緣圖案126P可位於下部結構120及多個導電區124上且在第三方向D3上與多個導電區124交疊。絕緣圖案126P可包含氮化矽（SiN）膜、碳氮化矽（SiCN）膜、氮化矽硼（SiBN）膜或其組合。如本文所使用，術語「SiN」、「SiCN」以及「SiBN」中的各者是指包含其中所包含的元素的材料，而不指表示化學計算量關係的化學式。
多個電容器（例如，CP1至CP3）可位於多個導電區124上。多個電容器（例如，CP1至CP3）中的各者可包含下部電極LE、下部電極LE上（例如，覆蓋下部電極）的介電層160以及介電層160上（例如，覆蓋介電層）的上部電極UE。上部電極UE可藉由其間的介電層160與下部電極LE隔開。
多個電容器（例如，CP1至CP3）中的各者可包含低帶隙介面層，所述低帶隙介面層包含介電層160與上部電極UE之間的第一低帶隙介面層170及介電層160與下部電極LE之間的第二低帶隙介面層180中的至少一者。
絕緣圖案126P可鄰近於多個下部電極LE中的各者的下部末端。多個下部電極LE中的各者可具有柱形狀，所述柱形狀自導電區124的頂部表面穿過絕緣圖案126P的開口126H在第三方向D3上在遠離基底110的方向上延伸很長。儘管已參考圖2A至圖2C描述多個下部電極LE中的各者具有柱形狀的實例，但本發明概念不限於此。舉例而言，多個下部電極LE中的各者可包含具有有封閉底部的杯形狀或圓柱形狀的截面結構。
多個下部電極LE可由下部支撐物142P及上部支撐物144P支撐。多個下部電極LE可面向其間具有介電層160的上部電極UE。
參考圖2B，當低帶隙介面層包含下部電極LE與介電層160之間的第二低帶隙介面層180時，下部電極LE上的第二低帶隙介面層180可僅形成於下部電極LE的面向介電層160的一部分上。第二低帶隙介面層180可不形成於下部電極LE的分別面向絕緣圖案126P、下部支撐物142P以及上部支撐物144P的部分上。
參考圖2C，當低帶隙介面層包含如參考2A所描述的第一低帶隙介面層170及如參考圖2B所描述的第二低帶隙介面層180時，介電層160上的第一低帶隙介面層170可僅形成於介電層160的面向上部電極UE的一部分上，且下部電極LE上的第二低帶隙介面層180可僅形成於下部電極LE的面向介電層160的一部分上。
參考圖2A，介電層160可覆蓋下部電極LE、下部支撐物142P以及上部支撐物144P。介電層160可包含與上部電極UE與介電層160之間的第一低帶隙介面層170接觸的部分、與絕緣圖案126P接觸的部分、與下部支撐物142P接觸的部分以及與上部支撐物144P接觸的部分。
參考圖2B，介電層160可覆蓋第二低帶隙介面層180、下部支撐物142P以及上部支撐物144P。介電層160可包含與下部電極LE與介電層160之間的第二低帶隙介面層180接觸的部分、與絕緣圖案126P接觸的部分、與下部支撐物142P接觸的部分以及與上部支撐物144P接觸的部分。
參考圖2C，介電層160可位於第二低帶隙介面層180、下部支撐物142P以及上部支撐物144P上。介電層160可包含與上部電極UE上的第一低帶隙介面層170接觸的部分、與下部電極LE上的第二低帶隙介面層180接觸的部分、與絕緣圖案126P接觸的部分、與下部支撐物142P接觸的部分以及與上部支撐物144P接觸的部分。
如圖2A及圖2C中所示，當低帶隙介面層包含上部電極UE與介電層160之間的第一低帶隙介面層170時，介電層160的與第一低帶隙介面層170接觸的部分可藉由其間的第一低帶隙介面層170與上部電極UE隔開。類似地，如圖2B及圖2C中所示，當低帶隙介面層包含下部電極LE與介電層160之間的第二低帶隙介面層180時，介電層160的與下部電極LE上的第二低帶隙介面層180接觸的部分可藉由其間的第二低帶隙介面層180與下部電極LE隔開。
如圖2A至圖2C中所示，上部支撐物144P可位於多個下部電極LE中的各者的上部部分上（例如，覆蓋上部部分）且平行於基底110延伸。形成於多個下部孔（指圖6E中的LH）中的多個下部電極LE可穿過形成於多個孔144H中的多個上部支撐物144P且可在第三方向D3上延伸。多個上部支撐物144P中的各者的側壁可與下部電極LE的外部側壁接觸。多個下部電極LE中的各者的頂部表面可與上部支撐物144P的頂部表面共面。
下部支撐物142P可平行於基底110在基底110與上部支撐物144P之間延伸。形成於多個下部孔（指圖6E中的LH）中的多個下部電極LE可穿過形成於多個孔142H中的多個下部支撐物142P且可在第三方向D3上延伸。多個下部支撐物142P中的各者的側壁可與下部電極LE的外部側壁接觸。
下部支撐物142P及上部支撐物144P中的各者可包含氮化矽（SiN）膜、碳氮化矽（SiCN）膜、氮化矽硼（SiBN）膜或其組合。在實施例中，下部支撐物142P及上部支撐物144P可包含彼此相同的材料。在其他實施例中，下部支撐物142P及上部支撐物144P可包含彼此不同的材料。在實例中，下部支撐物142P及上部支撐物144P中的各者可包含SiCN。在另一實例中，下部支撐物142P可包含SiCN，且上部支撐物144P可包含SiBN。然而，本發明概念不限於上文所描述的材料。
圖3A為圖2A的區P的放大橫截面圖，且圖3B為區P的另一實例結構。圖3A及圖3B各自為根據實施例的圖2A的區P的放大橫截面圖，其中半導體裝置10的低帶隙介面層可包含上部電極UE與介電層160之間的第一低帶隙介面層170且不包含下部電極LE與介電層160之間的第二低帶隙介面層180，如圖2A中所示。
參考圖3A及圖3B，電容器CP1可包含下部電極LE、下部電極LE上（例如，覆蓋下部電極）的介電層160、形成於介電層160上的第一低帶隙介面層170以及上部電極UE，所述上部電極覆蓋第一低帶隙介面層170且藉由其間的介電層160與下部電極LE隔開。亦即，在實施例中，根據本發明概念的電容器CP1（其一部分繪示於圖3A及圖3B中）可包含上部電極UE與介電層160之間的第一低帶隙介面層170。
下部電極LE可包含含金屬膜，所述含金屬膜包含第一金屬。上部電極UE可面向其間具有介電層160的下部電極LE。在實施例中，上部電極UE可包含與第一金屬相同的金屬。在其他實施例中，上部電極UE可包含與第一金屬不同的金屬。
下部電極LE及上部電極UE中的各者可包含金屬膜、導電金屬氧化物膜、導電金屬氮化物膜、導電金屬氮氧化物膜或其組合。在實施例中，下部電極LE及上部電極UE中的各者可包含鈦（Ti）、氧化Ti、氮化Ti、氮氧化Ti、鈮（Nb）、氧化Nb、氮化Nb、氮氧化Nb、鈷（Co）、氧化Co、氮化Co、氮氧化Co、錫（Sn）、氧化Sn、氮化Sn、氮氧化Sn或其組合。舉例而言，下部電極LE及上部電極UE中的各者可包含氮化鈮（NbN）、氮化鈦（TiN）、氮化鈷（CoN）、氧化錫（SnO 2）或其組合。在其他實施例中，下部電極LE及上部電極UE中的各者可包含TaN、TiAlN、TaAlN、W、Ru、RuO 2、SrRuO 3、Ir、IrO 2、Pt、PtO、SrRuO 3(SRO)、(Ba,Sr)RuO 3(BSRO)、CaRuO 3(CRO)、(La,Sr)CoO 3(LSCO)或其組合。然而，下部電極LE及上部電極UE中的各者的組分材料不限於上文所描述的實例。
下部電極LE及上部電極UE中的各者的厚度可大於約100埃（Å）。在實施例中，下部電極LE的厚度可大於上部電極UE的厚度。然而，實施例不限於此，且下部電極LE的厚度可實質上小於或等於上部電極UE的厚度。
介電層160可包含高k介電層。如本文所使用，術語「高k介電層」是指具有比氧化矽膜高的介電常數的介電層。在實施例中，介電層160可包含金屬氧化物，諸如鉿（Hf）、鋯（Zr）、鋁（Al）、鈮（Nb）、鈰（Ce）、鑭（La）、鉭（Ta）、鍺（Ge）及/或鈦（Ti）。在實施例中，介電層160可具有包含一個高k介電層的單層結構。在其他實施例中，介電層160可具有包含多個高k介電層的多層結構。高k介電層可包含HfO 2、ZrO 2、Al 2O 3、La 2O 3、Ta 2O 3、Nb 2O 5、CeO 2、TiO 2、GeO 2或其組合，但不限於此。
在實施例中，介電層160可包含鐵電材料層、反鐵電材料層以及順電材料層。舉例而言，介電層160可包含HfZrO 2、ZrO 2、PbTiO 3、AgNbO 3、HfO 2、ZrO 2、TiO 2、Ta 2O 3、VO 2、AlO 2、SiO 2、SrTiO 3、BaTiO 3、BiFeO 3或其組合，但不限於此。
在實施例中，介電層160可包含其中堆疊包含不同材料的多個材料層的多層結構。舉例而言，介電層160可包含與下部電極LE接觸的第一介電層161及與第一低帶隙介面層170接觸的第二介電層162。
第一介電層161可包含鐵電材料層、反鐵電材料層或其組合。在實施例中，第一介電層161可包含其中鐵電材料與反鐵電材料不均勻組合的單層。在其他實施例中，第一介電層161可包含包含鐵電材料的單層。在另其他實施例中，第一介電層161可包含包含反鐵電材料的單層。第二介電層162可包含順電材料層。
在實施例中，第一介電層161可包含HfZrO 2、ZrO 2、PbTiO 3、AgNbO 3或其組合。第二介電層162可包含HfO 2、ZrO 2、TiO 2、Ta 2O 3、VO 2、AlO 2、SiO 2、SrTiO 3、BaTiO 3、BiFeO 3或其組合。
在實施例中，介電層160的厚度可大於約0埃且小於或等於約60埃。在一些實施例中，第一介電層161及第二介電層162中的各者的厚度可大於約0埃且小於約30埃。在其他實施例中，第一介電層161或第二介電層162的厚度可在約30埃至60埃的範圍內，但不限於此。
參考圖3A，電容器CP1可包含上部電極UE與介電層160之間的第一低帶隙介面層170，且可不包含下部電極LE與介電層160之間的第二低帶隙介面層180。在實施例中，第一低帶隙介面層170可包含金屬氧化物。具體地，第一低帶隙介面層170可包含具有大於約2.5電子伏特及約3.5電子伏特或小於3.5電子伏特的帶隙能量的金屬氧化物。舉例而言，第一低帶隙介面層170可包含氧化鈷、氧化鎢、氧化釩、氧化銅、氧化鈦、氧化鈮、氧化鐵或其組合。替代地，在一些實施例中，第一低帶隙介面層170可包含具有比TiO 2低的帶隙能量的金屬氧化物。亦即，第一低帶隙介面層170可包含具有小於約3.2電子伏特的帶隙能量的金屬氧化物。在實施例中，第一低帶隙介面層170可藉由使用單層或多層結構形成，所述單層或多層結構包含金屬氧化物。
由於根據實施例的半導體裝置10包含上部電極UE與介電層160之間的第一低帶隙介面層170，故可提供具有改良的介電性質及電性質的電容器CP1以及包含具有改良的介電性質及電性質的電容器CP1的半導體裝置10。
當包含具有低帶隙的金屬氧化物的第一低帶隙介面層170插入於介電層160與上部電極UE之間時，在第一低帶隙介面層170中形成金屬氧化物的氧原子可相對容易地斷開與金屬元件的鍵且擴散至介電層160中。當氧擴散至介電層160中時，介電層160中的氧空缺可經鈍化。因此，在介電層160與上部電極UE之間的介面處的能帶彎曲可減少，且其間的內建電位可減少。當能帶彎曲出現時，內建電位可在介面處，例如在介電層160與上部電極UE之間的介面處增加，因此導致介電性質劣化。因此，電容器的介電性質可藉由減少內建電位改良。亦即，根據實施例，藉由在介電層160與上部電極UE之間插入充當組態以將氧原子供應至介電層160的犧牲膜的介面層（亦即，包含金屬氧化物的第一低帶隙介面層170），可控制內建電位，且可調整介電層160的介電性質。
另外，在實施例中，可解決由於上部電極UE與下部電極LE之間的厚度差或其中包含的金屬之間的功函數差而發生的介電層160的上部部分與下部部分之間的介面處的內建電位的不對稱性。如上文所描述，由於包含具有低帶隙能量的金屬氧化物的第一低帶隙介面層170具有降低內建電位的效應，故可藉由考慮在介電層160的上部部分與下部部分之間的介面處的內建電位的不對稱程度來調整第一低帶隙介面層170的厚度，從而確保介電性質的對稱性。
參考圖3B，電容器CP1可包含上部電極UE與介電層160之間的第一低帶隙介面層170，且可不包含下部電極LE與介電層160之間的第二低帶隙介面層180。第一低帶隙介面層170可包含第一低帶隙介面區171及第一低帶隙介面區171中的第一金屬氧化物172。第一金屬氧化物172可藉由氧化第一金屬摻雜劑（指圖9A中的170d）獲得。
在實施例中，第一低帶隙介面層170可包含第一低帶隙介面區171。第一低帶隙介面區171可形成於上部電極UE與介電層160之間，且為形成第一低帶隙介面層170的區。第一低帶隙介面區171可包含薄電極層。第一低帶隙介面區171可具有比下部電極LE及上部電極UE小的厚度的電極層。第一低帶隙介面區171的厚度可大於0埃且小於或等於約10埃。第一低帶隙介面區171可包含金屬膜、導電金屬氧化物膜、導電金屬氮化物膜、導電金屬氮氧化物膜或其組合。在實施例中，第一低帶隙介面區171可包含Ti、氧化Ti、氮化Ti、氮氧化Ti、Nb、氧化Nb、氮化Nb、氮氧化Nb、Co、氧化Co、氮化Co、氮氧化Co、Sn、氧化Sn、氮化Sn、氮氧化Sn或其組合。舉例而言，第一低帶隙介面區171可包含NbN、TiN、CoN、SnO 2或其組合。在其他實施例中，第一低帶隙介面區171可包含TaN、TiAlN、TaAlN、W、Ru、RuO 2、SrRuO 3、Ir、IrO 2、Pt、PtO、SRO、BSRO、CRO、LSCO或其組合。然而，第一低帶隙介面區171的組分材料不限於此。
在實施例中，第一低帶隙介面層170可包含在氧化狀態下呈第一金屬氧化物172的形式的第一金屬摻雜劑170d。具體地，第一低帶隙介面層170可包含第一金屬摻雜劑170d，所述第一金屬摻雜劑呈具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬的形式。舉例而言，第一低帶隙介面層170可包含第一金屬摻雜劑170d，所述第一金屬摻雜劑以氧化鈷、氧化鎢、氧化釩、氧化銅、氧化鈦、氧化鈮、氧化鐵或其組合的形式存在。亦即，第一金屬摻雜劑170d可包含鈷（Co）、鎢（W）、釩（V）、銅（Cu）、鈦（Ti）、鈮（Nb）、鐵（Fe）或其組合。在一些實施例中，第一低帶隙介面層170可包含第一金屬摻雜劑170d，所述第一金屬摻雜劑呈具有比TiO 2低的帶隙能量的金屬氧化物的形式。亦即，第一低帶隙介面層170可包含第一金屬摻雜劑170d，所述第一金屬摻雜劑呈具有低於約3.2電子伏特的帶隙能量的金屬氧化物的形式。
圖4A為圖2B的區Q的放大橫截面圖，且圖4B為區Q的另一實例結構。圖4A及圖4B各自為根據實施例的圖2B的區Q的放大橫截面圖，其中根據實施例的半導體裝置10的低帶隙介面層不包含上部電極UE與介電層160之間的第一低帶隙介面層170，但包含下部電極LE與介電層160之間的第二低帶隙介面層180。
參考圖4A及圖4B，電容器CP2可包含下部電極LE、下部電極LE上（例如，覆蓋下部電極）的介電層160、下部電極LE與介電層160之間的第二低帶隙介面層180以及介電層160上（例如，覆蓋介電層）的上部電極UE。上部電極UE可藉由其間的第二低帶隙介面層180及介電層160與下部電極LE隔開。亦即，在實施例中，根據本發明概念的其一部分繪示於圖4A及圖4B中的電容器CP2可包含下部電極LE與介電層160之間的第二低帶隙介面層180。
下部電極LE、介電層160以及上部電極UE的描述可類似於參考圖3A及圖3B提供的描述。在下文中，主要描述不同於圖3A及圖3B的組態的組態。
參考圖4A，電容器CP2可不包含上部電極UE與介電層160之間的第一低帶隙介面層170，且可包含下部電極LE與介電層160之間的第二低帶隙介面層180。在實施例中，第二低帶隙介面層180可包含金屬氧化物。具體地，第二低帶隙介面層180可包含具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物。舉例而言，第二低帶隙介面層180可包含氧化鈷、氧化鎢、氧化釩、氧化銅、氧化鈦、氧化鈮、氧化鐵或其組合。替代地，在一些實施例中，第二低帶隙介面層180可包含具有比TiO 2低的帶隙能量的金屬氧化物。亦即，第二低帶隙介面層180可包含具有小於約3.2電子伏特的帶隙能量的金屬氧化物。在實施例中，第二低帶隙介面層180可包含包含金屬氧化物的單層或多層結構。
由於根據實施例的半導體裝置10包含下部電極LE與介電層160之間的第二低帶隙介面層180，故可提供具有改良的介電性質及電性質的電容器CP2以及包含具有改良的介電性質及電性質的電容器CP2的半導體裝置10。
參考圖4B，電容器CP2可不包含上部電極UE與介電層160之間的第一低帶隙介面層170，且可包含下部電極LE與介電層160之間的第二低帶隙介面層180。第二低帶隙介面層180可包含第二低帶隙介面區181及第二低帶隙介面區181中的第二金屬氧化物182。第二金屬氧化物182可藉由氧化第二金屬摻雜劑（指圖11A中的180d）獲得。
在實施例中，第二低帶隙介面層180可包含第二低帶隙介面區181。在一些實施例中，第二低帶隙介面區181可形成於下部電極LE與介電層160之間，且為形成第二低帶隙介面層180的區。第二低帶隙介面區181可為薄電極層。第二低帶隙介面區181可具有比下部電極LE及上部電極UE小的厚度的電極層。第二低帶隙介面區181的厚度可大於約0埃且小於或等於10埃。第二低帶隙介面區181可包含金屬膜、導電金屬氧化物膜、導電金屬氮化物膜、導電金屬氮氧化物膜或其組合。然而，第二低帶隙介面區181的組分材料不限於上文所描述的實例。在其他實施例中，第二低帶隙介面區181可為下部電極LE的部分區。具體地，第二低帶隙介面區181可為下部電極LE的與介電層160接觸的部分區。在此情況下，第二低帶隙介面層180可藉由將第二金屬摻雜劑180d摻雜至下部電極LE的部分區中來形成。
在實施例中，第二低帶隙介面層180可包含在氧化狀態下呈第二金屬氧化物182形式的第二金屬摻雜劑180d。具體地，第二低帶隙介面層180可包含第二金屬摻雜劑180d，所述第二金屬摻雜劑呈具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物的形式。舉例而言，第二低帶隙介面層180可包含第二金屬摻雜劑180d，所述第二金屬摻雜劑包含氧化鈷、氧化鎢、氧化釩、氧化銅、氧化鈦、氧化鈮、氧化鐵或其組合。亦即，第二金屬摻雜劑180d可包含鈷（Co）、鎢（W）、釩（V）、銅（Cu）、鈦（Ti）、鈮（Nb）、鐵（Fe）或其組合。替代地，在一些實施例中，第二低帶隙介面層180可包含第二金屬摻雜劑180d，所述第二金屬摻雜劑呈具有比TiO 2低的帶隙能量的金屬氧化物的形式。亦即，第二低帶隙介面層180可包含第二金屬摻雜劑180d，所述第二金屬摻雜劑呈具有低於約3.2電子伏特的帶隙能量的金屬氧化物的形式。
圖5A為圖2C的區R的放大橫截面圖，且圖5B至圖5D為區R的其他實例結構。圖5A至圖5D為根據實施例的圖2C的區R的放大橫截面圖，其中根據實施例的半導體裝置10的低帶隙介面層包含上部電極UE與介電層160之間的第一低帶隙介面層170，但包含下部電極LE與介電層160之間的第二低帶隙介面層180。
參考圖5A至圖5D，電容器CP3可包含下部電極LE、下部電極LE上（例如，覆蓋下部電極）的介電層160、形成於下部電極LE與介電層160之間的第二低帶隙介面層180、形成於介電層160上的第一低帶隙介面層170以及第一低帶隙介面層170上（例如，覆蓋第一低帶隙介面層）的上部電極UE。上部電極UE可與下部電極LE隔開。亦即，在實施例中，根據本發明概念的其一部分示出於圖5A至圖5D中的各者中的電容器CP3可包含上部電極UE與介電層160之間的第一低帶隙介面層170且包含下部電極LE與介電層160之間的第二低帶隙介面層180。
下部電極LE、介電層160以及上部電極UE的描述可類似於參考圖3A及圖3B提供的描述。在下文中，主要描述不同於圖3A及圖3B的組態的組態。
參考圖5A，電容器CP3可包含上部電極UE與介電層160之間的第一低帶隙介面層170，且包含下部電極LE與介電層160之間的第二低帶隙介面層180。在實施例中，第一低帶隙介面層170及第二低帶隙介面層180可包含金屬氧化物。具體地，第一低帶隙介面層170及第二低帶隙介面層180中的各者可包含具有大於約2.5電子伏特及約3.5電子伏特或小於3.5電子伏特的帶隙能量的金屬氧化物。在實施例中，第二低帶隙介面層180可包含與第一低帶隙介面層170不同的金屬氧化物。在其他實施例中，第二低帶隙介面層180可包含與第一低帶隙介面層170相同的金屬氧化物。
參考圖5B，電容器CP3可包含上部電極UE與介電層160之間的第一低帶隙介面層170，且包含下部電極LE與介電層160之間的第二低帶隙介面層180。第二低帶隙介面層180可包含第二低帶隙介面區181及第二金屬摻雜劑180d，所述第二金屬摻雜劑在氧化狀態下呈第二低帶隙介面區181中的第二金屬氧化物182的形式。具體地，第二低帶隙介面層180可包含第二金屬摻雜劑180d，所述第二金屬摻雜劑呈具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物的形式。
參考圖5C，電容器CP3可包含上部電極UE與介電層160之間的第一低帶隙介面層170，且包含下部電極LE與介電層160之間的第二低帶隙介面層180。第一低帶隙介面層170可包含第一低帶隙介面區171及第一金屬摻雜劑170d，所述第一金屬摻雜劑在氧化狀態下呈第一低帶隙介面區171中的第一金屬氧化物172的形式。具體地，第一低帶隙介面層170可包含第一低帶隙介面區171及第一金屬摻雜劑170d，所述第一金屬摻雜劑呈具有大於2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物的形式。
參考圖5D，電容器CP3可包含上部電極UE與介電層160之間的第一低帶隙介面層170，且包含下部電極LE與介電層160之間的第二低帶隙介面層180。第一低帶隙介面層170可包含第一低帶隙介面區171及第一金屬摻雜劑170d，所述第一金屬摻雜劑在氧化狀態下呈第一低帶隙介面區171中的第一金屬氧化物172的形式。第二低帶隙介面層180可包含第二低帶隙介面區181及第二金屬摻雜劑180d，所述第二金屬摻雜劑在氧化狀態下呈第二低帶隙介面區181中的第二金屬氧化物182的形式。
在實施例中，當如圖5A至圖5D所示，電容器CP3包含第一低帶隙介面層170及第二低帶隙介面層180兩者時，第一低帶隙介面層170的厚度可不同於第二低帶隙介面層180的厚度。舉例而言，當下部電極LE的厚度大於上部電極UE的厚度時，第一低帶隙介面層170的厚度可大於第二低帶隙介面層180的厚度。在實施例中，第一低帶隙介面層170中的金屬氧化物的含量比可高於第二低帶隙介面層180中的金屬氧化物的含量比。第一金屬摻雜劑170d的含量比可高於第二金屬摻雜劑180d的含量比。第一摻雜劑170d及第二金屬摻雜劑180d中的各者的含量比可大於約0原子%（atomic percent；at%）且小於或等於約5原子%。
圖6A至圖6H為製造根據圖2A中所示的實施例的半導體裝置的方法的橫截面圖。在圖6A至圖6H中，相同參考標號用於表示與如圖1至圖5D中相同的元件，且將省略其重複描述。
參考圖6A，下部結構120及導電區124可形成於其中主動區AC由裝置隔離膜112界定的基底110上。導電區124可穿過下部結構120且連接至主動區AC。此後，絕緣膜126可形成於（例如，覆蓋）下部結構120及導電區124上。
絕緣膜126可在後續製程中用作蝕刻終止層。絕緣膜126可包含相對於下部結構120具有蝕刻選擇性的絕緣材料。在一些實施例中，絕緣膜126可包含氮化矽（SiN）膜、碳氮化矽（SiCN）膜、氮化矽硼（SiBN）膜或其組合。
參考圖6B，模具結構MST可形成於絕緣膜126上。模具結構MST可包含多個模具層及多個支撐膜。舉例而言，模具結構MST可包含依序堆疊於絕緣膜126上的第一模具膜132、下部支撐物膜142、第二模具膜134以及上部支撐物膜144。第一模具膜132及第二模具膜134中的各者可包含材料，所述材料相對於包含氟化銨（NH 4F）、氫氟酸（HF）以及水的蝕刻劑具有相對較高的蝕刻速率，且可使用蝕刻劑藉由剝離製程移除。在一些實施例中，第一模具膜132及第二模具膜134中的各者可包含氧化物膜、氮化物膜或其組合。舉例而言，第一模具膜132可包含硼磷矽酸鹽玻璃（borophosphosilicate glass；BPSG）膜。BPSG膜可包含以下中的至少一者：第一部分，其中摻雜劑硼（B）的濃度在BPSG膜的厚度方向上變化；及第二部分，其中摻雜劑磷（P）的濃度在BPSG膜的厚度方向上變化。第二模具膜134可包含氮化矽膜或多層絕緣膜，其中各自具有相對較小厚度的氧化矽膜及氮化矽膜交替且重複地逐個堆疊多次。然而，第一模具膜132及第二模具膜134的構成材料不限於上文所描述的實例，且可在本發明概念的範疇內進行不同修改及改變。另外，膜在模具結構MST中的堆疊次序不限於圖6B中所示的實例，且可在本發明概念的範疇內進行不同修改及改變。
下部支撐物膜142及上部支撐物膜144中的各者可包含氮化矽（SiN）膜、碳氮化矽（SiCN）膜、氮化矽硼（SiBN）或其組合。在實施例中，下部支撐物膜142及上部支撐物膜144可包含彼此相同的材料。在其他實施例中，下部支撐物膜142及上部支撐物膜144可包含彼此不同的材料。在實例中，下部支撐物膜142及上部支撐物膜144中的各者可包含碳氮化矽膜。在另一實例中，下部支撐物膜142可包含碳氮化矽膜，且上部支撐物膜144可包含含硼（B）氮化矽膜。然而，下部支撐物膜142及上部支撐物膜144的構成材料不限於上文所描述的實例，且可在本發明概念的範疇內進行不同修改及改變。
參考圖6C，遮罩圖案MP可形成於圖6B的所得結構中的模具結構MST上。此後，可藉由使用遮罩圖案MP作為蝕刻遮罩及使用絕緣膜126作為蝕刻終止層來非等向性蝕刻模具結構MST以形成界定多個孔BH的模具結構圖案MSP。模具結構圖案MSP可包含第一模具圖案132P、下部支撐物142P、第二模具圖案134P以及上部支撐物144P。
遮罩圖案MP可包含氮化物膜、氧化物膜、多晶矽膜、光阻膜或其組合。
形成多個孔BH的製程可更包含濕式處理藉由非等向性蝕刻模具結構MST獲得的所得結構。在濕式處理藉由非等向性蝕刻模具結構MST獲得的所得結構的製程期間，絕緣膜126的部分可經蝕刻在一起，且因此可獲得具有暴露多個導電區124的多個開口126H的絕緣圖案126P。用於濕式處理藉由非等向性蝕刻模具結構MST獲得的所得結構的實例製程可使用包含稀釋過氧硫酸（diluted sulfuric acid peroxide；DSP）溶液的蝕刻劑執行，但不限於此。
在模具結構圖案MSP中，作為多個孔BH的部分的多個孔142H可形成於下部支撐物142P中，且作為多個孔BH的部分的多個孔144H可形成於上部支撐物144P中。
參考圖6D，遮罩圖案MP可自圖6C的所得結構移除，且下部電極LE可形成為填充多個孔BH中的各者。
在實施例中，為了形成下部電極LE，填充多個孔BH且覆蓋上部支撐物144P的頂部表面的導電層可形成於圖6D的所得結構上。為了形成導電層，可使用化學氣相沈積（chemical vapor deposition；CVD）製程、電漿增強CVD plasma-enhanced CVD；PECVD）製程、金屬有機CVD（metal organic CVD；MOCVD）製程或原子層沈積（atomic layer deposition；ALD）製程。隨後，導電層的一部分可藉由使用回蝕製程或化學機械研磨（chemical mechanical polishing；CMP）製程移除，且因此，上部支撐物144P的頂部表面可經暴露。
參考圖6E，多個上部孔UH可藉由自圖6D的所得結構移除上部支撐物144P的部分來形成。此後，第二模具圖案134P可經由多個上部孔UH濕式移除。接著，下部支撐物142P的經由多個上部孔UH暴露的部分可移除以形成多個下部孔LH。此後，第一模具圖案132P可經由多個下部孔LH濕式移除以暴露絕緣圖案126P的頂部表面。在第一模具圖案132P及第二模具圖案134P移除之後，多個下部電極LE的側壁及上部表面可經暴露。
在實施例中，第二模具圖案134P及第一模具圖案132P可藉由使用包含氟化銨（NH 4F）、氫氟酸（Hf）以及水的刻蝕劑來濕式移除，但不限於此。
參考圖6F，覆蓋經暴露的下部電極LE的介電層160可形成於圖6E的所得結構上。介電層160不僅可形成於（例如，覆蓋）下部電極LE的側壁及上部表面上，而且可形成於（例如，覆蓋）下部支撐物142P及上部支撐物144P中的各者的經暴露表面及絕緣圖案126P的經暴露表面上。為了形成介電層160，可使用CVD製程、PECVD製程、MOCVD製程或ALD製程。在介電層160沈積於（例如，覆蓋）下部電極LE上之後，可對所得結構執行退火製程。在實施例中，可在約200℃至約700℃的溫度下執行退火製程。介電層160的結晶性可歸因於可對包含介電層160的所得結構執行的退火製程而改良。
參考圖6G，覆蓋介電層160的第一低帶隙介面層170可形成於圖6E的所得結構上。為了形成第一低帶隙介面層170，可使用CVD製程、PECVD製程、MOCVD製程或ALD製程。在其他實施例中，可對包含第一低帶隙介面層170的所得結構執行退火製程。
參考圖6H，上部電極UE可形成於圖6G的所得結構上，且因此可製造圖2A中所示的半導體裝置10。在實施例中，為了形成上部電極UE，可使用CVD製程、MOCVD製程、PVD製程或ALD製程。
圖7A及圖7B、圖8A至圖8C以及圖9A及圖9B為已參考圖6A至圖6H所描述的製造包含第一低帶隙介面層170的半導體裝置10的方法的圖6G中所示的操作/製程的實例的橫截面圖。具體地，圖7A及7B為製造根據圖3A中所示的實施例的半導體裝置10的方法的一些操作/製程的橫截面圖。圖8A至圖8C為製造根據圖3B中所示的實施例的半導體裝置10的方法的實例的一些操作/製程的橫截面圖。圖9A及圖9B為製造根據圖3B中所示的實施例的半導體裝置10的方法的另一實例的一些操作/製程的橫截面圖。
參考圖7A及圖7B，第一低帶隙介面層170可形成於介電層160上。具體地，第一低帶隙介面層170可藉由藉由使用CVD製程、MOCVD製程、PVD製程或ALD製程在介電層160上沈積金屬氧化物來形成。金屬氧化物可包含具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物。舉例而言，金屬氧化物可包含氧化鈷、氧化鎢、氧化釩、氧化銅、氧化鈦、氧化鈮、氧化鐵或其組合。替代地，在一些實施例中，金屬氧化物可包含具有比TiO 2低的帶隙能量的金屬氧化物。
參考圖8A至圖8C，第一低帶隙介面層170可形成於介電層160上。
參考圖8A，薄電極層170E可形成於介電層160上。薄電極層170E可為在用於形成第一低帶隙介面層170的中間操作/製程中使用的組件。薄電極層170E可為不同於下部電極LE及上部電極UE的組件。薄電極層170E可為具有比下部電極LE及上部電極UE小的厚度的電極層。薄電極層170E的厚度可大於約0埃且小於或等於約10埃。薄電極層170E可包含金屬膜、導電金屬氧化物膜、導電金屬氮化物膜、導電金屬氮氧化物膜或其組合。
參考圖8B，可在薄電極層170E上形成小厚度的第一金屬氧化物層170L。第一金屬氧化物層170L可藉由藉由使用CVD製程、MOCVD製程、PVD製程或ALD製程在薄電極層170E上沈積第一金屬氧化物172來形成。第一金屬氧化物172可包含具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物。
參考圖8C，可形成包含第一低帶隙介面區171及第一低帶隙介面區171中的第一金屬氧化物172的第一低帶隙介面層170。第一低帶隙介面層170可藉由將包含於第一金屬氧化物層170L中的第一金屬氧化物172擴散至薄電極層170E中來形成。在其他實施例中，第一低帶隙介面層170可藉由將第一金屬氧化物172中的第一金屬摻雜劑170d擴散至薄電極層170E中來形成。經擴散的第一金屬摻雜劑170d可再次經氧化且以第一帶隙介面區171中的第一金屬氧化物172的形式存在。第一金屬氧化物172或第一金屬摻雜劑170d至薄電極層170E中的擴散可藉由使用退火製程來執行或促進。因此，薄電極層170E可與薄電極層170E上的第一金屬氧化物層170L組合以形成包含第一低帶隙介面區171及第一金屬氧化物172的第一低帶隙介面層170。
參考圖9A及圖9B，第一低帶隙介面層170可形成於介電層160上。圖9A及圖9B中所示的本發明實施例可不同於參考圖8A至圖8C所描述的實施例。
參考圖9A，第一低帶隙介面區171可形成於介電層160上。如上文所描述，第一低帶隙介面區171可為形成第一低帶隙介面層170的區。第一低帶隙介面區171可為薄電極層。此後，第一金屬摻雜劑170d可摻雜至第一低帶隙介面區171中。摻雜第一金屬摻雜劑170d的製程可包含藉由使用第一金屬摻雜劑源（未繪示）供應第一金屬摻雜劑170d及將第一金屬摻雜劑170d擴散至第一低帶隙介面區171中。
參考圖9B，經擴散的第一金屬摻雜劑170d可再次經氧化且以第一帶隙介面區171中的第一金屬氧化物172的形式存在。亦即，可形成包含第一低帶隙介面區171及第一金屬摻雜劑170d的第一低帶隙介面層170，所述第一金屬摻雜劑在氧化狀態下呈第一低帶隙介面區171中的第一金屬氧化物172的形式。
圖10A至圖10E為製造根據圖2B中所示的實施例的具有第二低帶隙介面層180的半導體裝置10的方法的一些操作/製程的橫截面圖。省略與已參考圖6A至圖6E所描述的製造半導體裝置10的方法中的描述相同的描述的說明。
參考圖10A，由於執行圖6A至圖6D中所示的製造方法的一些操作/製程，多個下部電極LE的側壁及上部表面、下部支撐物142P、上部支撐物144P以及絕緣圖案126P的一些表面可經暴露。
參考圖10B，預低帶隙介面層180F可形成為覆蓋多個下部電極LE的經暴露側壁及上部表面、下部支撐物142P、上部支撐物144P的一些經暴露表面以及絕緣圖案126P的經暴露表面。預低帶隙介面層180F可藉由藉由使用CVD製程、MOCVD製程、PVD製程或ALD製程沈積金屬氧化物來形成。金屬氧化物可包含具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物。預低帶隙介面層180F可包含隨後成為第二低帶隙介面層180的區及待移除的區180P。第二低帶隙介面層180可形成於多個下部電極LE的經暴露側壁及上部表面上。待移除的區180P可形成於下部支撐物142P、上部支撐物144P的一些經暴露表面以及絕緣圖案126P的經暴露表面上。
參考圖10C，形成於下部支撐物142P、上部支撐物144P的一些經暴露表面以及絕緣圖案126P的經暴露表面上的部分（亦即，區180P）可自預低帶隙介面層180F移除。可將預帶隙介面層180F形成為不均勻厚度。舉例而言，待成為第二低帶隙介面層180的區的厚度及待移除的區180P的厚度可以不均勻。預低帶隙介面層180F的部分（例如，區180P）可濕式移除。由於濕式移除製程，僅可留下形成於多個下部電極LE的經暴露側壁及上部表面上的第二低帶隙介面層180。亦即，包含金屬氧化物的第二低帶隙介面層180可藉由使用濕式移除製程形成。
參考圖10D，介電層160可形成為覆蓋第二低帶隙介面層180。介電層160可形成為不僅覆蓋第二低帶隙介面層180，而且覆蓋下部支撐物142P、上部支撐物144P中的各者的經暴露表面以及絕緣圖案126P的經暴露表面。為了形成介電層160，可使用CVD製程、PECVD製程、MOCVD製程或ALD製程。在沈積介電層160以覆蓋第二低帶隙介面層180之後，可執行退火製程。在實施例中，可在約200℃至約700℃的溫度下執行退火製程。介電層160的結晶性可歸因於可對包含介電層160的所得結構執行的退火製程而改良。
參考圖10E，上部電極UE可形成於圖10D的所得結構上，且因此可製造圖2B中所示的半導體裝置10。在實施例中，為了形成上部電極UE，可使用CVD製程、MOCVD製程、PVD製程或ALD製程。
圖11A及圖11B為圖10A至圖10E中所示的製造半導體裝置10的方法的圖10B中所示的操作/製程的實例的橫截面圖。具體地，圖11A及圖11B為製造根據圖4B中所示的實施例的半導體裝置的方法的一些操作/製程的橫截面圖。
參考圖11A及圖11B，第二低帶隙介面層180可形成於下部電極LE上。
參考圖11A，第二低帶隙介面區181可形成於下部電極LE上。如上文所描述，第二低帶隙介面區181可為形成第二低帶隙介面層180的區。第二低帶隙介面區181可為薄電極層。此後，第二金屬摻雜劑180d可摻雜至第二低帶隙介面區181中。摻雜第二金屬摻雜劑180d的製程可包含藉由使用第二金屬摻雜劑源（未繪示）供應第二金屬摻雜劑180d及將第二金屬摻雜劑180d擴散至第二低帶隙介面區181中。
參考圖11B，經擴散的第二金屬摻雜劑180d可再次經氧化且以第二帶隙介面區181中的第二金屬氧化物182的形式存在。亦即，可形成包含第二低帶隙介面區181及第二金屬摻雜劑180d的第二低帶隙介面層180，所述第二金屬摻雜劑在氧化狀態下呈第二低帶隙介面區181中的第二金屬氧化物182的形式。
在其他實施例中，第二低帶隙介面區181可為下部電極LE的部分區。具體地，第二低帶隙介面區181可為下部電極LE的與介電層160接觸的部分區。在此情況下，第二低帶隙介面層180可藉由將第二金屬摻雜劑180d摻雜至下部電極LE的部分區中來形成。
第二低帶隙介面層180可包含第二低帶隙介面區181及第二金屬摻雜劑180d，所述第二金屬摻雜劑在氧化狀態下呈第二低帶隙介面區181中的第二金屬氧化物182的形式。
雖然本發明概念已參考其實施例特別展示及描述，但應理解，可在不偏離以下申請專利範圍的範疇的情況下作出形式及細節的各種改變。
10:半導體裝置 110:基底 112:裝置隔離膜 120:下部結構 124:導電區 126:絕緣膜 126H:開口 126P:絕緣圖案 132:第一模具膜 132P:第一模具圖案 134:第二模具膜 134P:第二模具圖案 142:下部支撐物膜 142H、144H、BH、LH:孔 142P:下部支撐物 144:上部支撐物膜 144P:上部支撐物 160:介電層 161:第一介電層 162:第二介電層 170:第一低帶隙介面層 170d:第一金屬摻雜劑 170E:薄電極層 170L:第一金屬氧化物層 171:第一低帶隙介面區 172:第一金屬氧化物 180:第二低帶隙介面層 180d:第二金屬摻雜劑 180F:預低帶隙介面層 180P、P、Q、R:區 181:第二低帶隙介面區 182:第二金屬氧化物 A-A':線 AC:主動區 BC:埋入觸點 BL:位元線 CP1、CP2、CP3:電容器 D1:第一方向 D2:第二方向 D3:第三方向 DC:直接觸點 LE:下部電極 LH:下部孔 LP:導電著陸墊 MP:遮罩圖案 MSP:模具結構圖案 MST:模具結構 UE:上部電極 UH:上部孔 WL:字元線
自結合隨附圖式進行的以下詳細描述將更清晰地理解本發明概念的實施例，在隨附圖式中： 圖1示出根據實施例的半導體裝置的記憶體單元陣列區的一些組件的平面佈局。 圖2A至圖2C為沿著圖1的線A-A'截取的橫截面圖，所述橫截面圖示出根據圖1中所示的實施例的半導體裝置的一些組件。 圖3A為圖2A的區P的放大橫截面圖。 圖3B為區P的另一實例結構的放大橫截面圖。 圖4A為圖2B的區Q的放大橫截面圖。 圖4B為區Q的另一實例結構的放大橫截面圖。 圖5A為圖2C的區R的放大橫截面圖。 圖5B至圖5D為區R的其他實例結構的放大橫截面圖。 圖6A至圖6H為製造根據圖2A中所示的實施例的半導體裝置的方法的橫截面圖。 圖7A及圖7B為製造根據圖3A中所示的實施例的半導體裝置的方法的一些操作/製程的橫截面圖。 圖8A至圖8C為製造根據圖3B中所示的實施例的半導體裝置的方法的實例的一些操作/製程的橫截面圖。 圖9A及圖9B為製造根據圖3B中所示的實施例的圖3B中所示的半導體裝置的方法的另一實例的一些操作/製程的橫截面圖。 圖10A至圖10E為製造根據圖2B中所示的實施例的半導體裝置的方法的一些操作/製程的橫截面圖。 圖11A及圖11B為製造根據圖4B中所示的實施例的半導體裝置的方法的一些操作/製程的橫截面圖。
10:半導體裝置
110:基底
112:裝置隔離膜
120:下部結構
124:導電區
126H:開口
126P:絕緣圖案
142H、144H:孔
142P:下部支撐物
144P:上部支撐物
160:介電層
170:第一低帶隙介面層
A-A':線
AC:主動區
CP1:電容器
D1:第一方向
D2:第二方向
D3:第三方向
LE:下部電極
P:區
UE:上部電極

Claims (10)

  1. 一種半導體裝置，包括： 上部電極； 下部電極； 介電層，位於所述上部電極與所述下部電極之間；以及 低帶隙介面層，包括所述介電層與所述上部電極之間的第一低帶隙介面層及所述介電層與所述下部電極之間的第二低帶隙介面層中的至少一者， 其中所述第一低帶隙介面層及所述第二低帶隙介面層中的各者包括具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物。
  2. 如請求項1所述的半導體裝置，其中所述金屬氧化物包括氧化鈷、氧化鎢、氧化釩、氧化銅、氧化鈦、氧化鈮、氧化鐵或其組合。
  3. 如請求項1所述的半導體裝置，其中所述第一低帶隙介面層及所述第二低帶隙介面層中的各者的厚度小於或等於約10埃。
  4. 如請求項1所述的半導體裝置，其中所述低帶隙介面層包括所述第一低帶隙介面層及所述第二低帶隙介面層，以及 所述第一低帶隙介面層的厚度不同於所述第二低帶隙介面層的厚度。
  5. 如請求項1所述的半導體裝置，其中所述低帶隙介面層包括所述第一低帶隙介面層及所述第二低帶隙介面層， 以及 所述第一低帶隙介面層中的所述金屬氧化物的含量比高於所述第二低帶隙介面層中的所述金屬氧化物的含量比。
  6. 如請求項1所述的半導體裝置，其中所述金屬氧化物具有低於TiO 2的帶隙能量的帶隙能量。
  7. 一種半導體裝置，包括： 基底； 主動區，由所述基底中的裝置隔離膜界定； 字元線，與所述主動區相交，所述字元線在第一方向上在所述基底中延伸； 位元線，在第二方向上在所述基底上延伸，所述第二方向與所述第一方向相交；以及 電容器，位於所述位元線上， 其中所述電容器包括： 上部電極、下部電極以及介電層，所述介電層位於所述上部電極與所述下部電極之間；以及 低帶隙介面層，包括所述介電層與所述上部電極之間的第一低帶隙介面層及所述介電層與所述下部電極之間的第二低帶隙介面層中的至少一者， 其中所述第一低帶隙介面層及所述第二低帶隙介面層中的各者包括具有大於約2.5電子伏特且小於或等於約3.5電子伏特的帶隙能量的金屬氧化物。
  8. 如請求項9所述的半導體裝置，其中所述金屬氧化物包括氧化鈷、氧化鎢、氧化釩、氧化銅、氧化鈦、氧化鈮、氧化鐵或其組合。
  9. 如請求項9所述的半導體裝置，其中所述低帶隙介面層包括所述第一低帶隙介面層及所述第二低帶隙介面層，以及 所述第一低帶隙介面層的厚度不同於所述第二低帶隙介面層的厚度。
  10. 如請求項9所述的半導體裝置，其中所述低帶隙介面層包括所述第一低帶隙介面層及所述第二低帶隙介面層， 以及 所述第一低帶隙介面層中的所述金屬氧化物的含量比高於所述第二低帶隙介面層中的所述金屬氧化物的含量比。
TW112117424A 2022-05-23 2023-05-11 半導體裝置 TW202347780A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220063071A KR20230163220A (ko) 2022-05-23 2022-05-23 반도체 소자
KR10-2022-0063071 2022-05-23

Publications (1)

Publication Number Publication Date
TW202347780A true TW202347780A (zh) 2023-12-01

Family

ID=88791336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112117424A TW202347780A (zh) 2022-05-23 2023-05-11 半導體裝置

Country Status (4)

Country Link
US (1) US20230380141A1 (zh)
KR (1) KR20230163220A (zh)
CN (1) CN117119787A (zh)
TW (1) TW202347780A (zh)

Also Published As

Publication number Publication date
CN117119787A (zh) 2023-11-24
KR20230163220A (ko) 2023-11-30
US20230380141A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
US10910383B2 (en) Semiconductor device and method for fabricating the same
US6737694B2 (en) Ferroelectric memory device and method of forming the same
TW202213348A (zh) 電容器以及包括其之動態隨機存取記憶體裝置
US7029983B2 (en) Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed
US20240136286A1 (en) Semiconductor devices including lower electrodes including inner protective layer and outer protective layer
JP2007335745A (ja) 誘電体メモリ装置及びその製造方法
KR20170069347A (ko) 반도체 장치의 제조 방법
US20080211065A1 (en) Semiconductor devices and methods of manufacture thereof
TW202347780A (zh) 半導體裝置
TW202401765A (zh) 半導體裝置
US20230320075A1 (en) Integrated circuit device
TWI835328B (zh) 積體電路裝置
US20240049440A1 (en) Semiconductor device
US11424316B2 (en) Capacitor structure and semiconductor device including the same
KR20080108697A (ko) 커패시터의 형성 방법 및 반도체 소자의 제조방법
TWI843437B (zh) 半導體裝置
US20240155828A1 (en) Semiconductor device and manufacturing method therefor
TW202337040A (zh) 半導體裝置
TW202335189A (zh) 積體電路裝置
TW202349670A (zh) 電容器結構以及包含所述結構的半導體記憶體裝置
CN114628321A (zh) 半导体元件及其制备方法
KR100628377B1 (ko) 캐패시터 제조 방법
KR20020094176A (ko) 전기도금법을 이용한 메모리 소자의 형성방법