TW202219319A

TW202219319A - 鍍銅積層體及其製造方法

Info

Publication number: TW202219319A
Application number: TW110129269A
Authority: TW
Inventors: 迎展彰; 吉田隆広; 吉松陽平
Original assignee: 日商東洋鋼鈑股份有限公司
Priority date: 2020-08-07
Filing date: 2021-08-09
Publication date: 2022-05-16
Also published as: JPWO2022030644A1; KR20230049079A; WO2022030644A1; CN116057206A; US20230284393A1

Abstract

本發明提供一種既能抑制應用於可撓性電路基板時之傳輸損耗，又能實現低介電樹脂膜與鍍銅層之較高之密接力及良好之體積電阻率的鍍銅積層體及其製造方法。本發明之鍍銅積層體之特徵在於包含：低介電樹脂膜，其頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下；及無電解鍍銅層，其積層於上述低介電樹脂膜之至少一面；而且上述無電解鍍銅層中之微晶之加權平均尺寸為25～300 nm，且上述樹脂膜與上述無電解鍍銅層之密接強度為4.2 N/cm以上。

Description

鍍銅積層體及其製造方法

本發明係關於一種搭載於通訊設備等之可撓性電路基板用之鍍銅積層體及其製造方法、以及利用該鍍銅積層體之可撓性電路基板。

近年來，電子設備之小型化、高性能化顯著，例如行動電話或無線LAN等使用電波之通訊設備之發展做出了巨大貢獻。特別是最近，隨著以利用IoT之巨量資料為代表之資訊之大容量化，電子設備間之通訊信號之高頻化不斷發展，對於搭載於此種通訊設備之電路基板，需要於高頻區域中之傳輸損耗（介電損耗）較低之材料。

此處，已知該電路基板中產生之介電損耗與由「信號之頻率」、「基板材料之介電常數之平方根」及「介電損耗因數」構成之三要素之積成比例。因此，要想獲得上述優異之介電特性，必然需要介電常數與介電損耗因數均儘可能低之材料。

於此種電路基板中，一般採用銅等金屬形成電路。該電路基板中之銅層例如藉由專利文獻1中所示之層壓法、專利文獻2中所示之流延法、或專利文獻3中所示之鍍覆法等形成。 [先前技術文獻] [專利文獻]

[專利文獻1]日本專利第6202905號 [專利文獻2]日本專利第5186266號 [專利文獻3]日本特開2002-256443號公報

[發明所欲解決之課題]

如上所述，近年來，抑制高頻通訊中之傳輸損耗成為了重要之開發要素，正不斷將具有低傳輸損耗之樹脂膜（以下，亦稱為「低介電膜」或「低介電樹脂膜」）用作可撓性電路基板之基材。此種可撓性電路基板（以下，亦稱為「FPC」）例如藉由濺鍍法或鍍覆法等在低介電膜上形成銅等之導電性皮膜。於藉由其中之濺鍍法製造FPC之情形時，製造步驟繁雜，由此導致於其生產性或成本方面仍存在諸多問題。

相對於此，根據專利文獻3中所示之鍍覆法，對於高介電常數之樹脂膜，能夠在與銅層之間確保相對良好之密接力。另一方面，如專利文獻3所示，於實施鍍銅作為導電性被膜之情形時，為了形成用於進行後續之電鍍之鍍覆晶種層，而於電鍍銅之前採用無電解鍍銅。如上所述，近年來FPC需要優異之導電特性，但可以說尚無著眼於該等電鍍銅層與無電解鍍銅層之關係之例，改善空間較大。又，作為FPC之製法，代替減成法之半加成法（SAP、MSAP）等受到關注，但於目前之鍍覆方法中，抗蝕劑去除處理上存在問題，對於此種新製法，亦期望有一種能實際應用之導電性被膜之形成方法。

本發明之目的在於：以解決上述課題為例，提供一種既能抑制應用於可撓性電路基板時之傳輸損耗，又能實現低介電樹脂膜與鍍銅層之較高之密接力之鍍銅積層體及其製造方法。進而，為了應對可撓性電路基板之高密度化等，其目的在於提供一種經高密度化之可撓性電路基板等。 [解決課題之技術手段]

為了解決上述課題，關於本發明之一實施形態中之鍍銅積層體，（1）其特徵在於包含：低介電樹脂膜，其頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下；及無電解鍍銅層，其積層於上述低介電樹脂膜之至少一面；而且上述無電解鍍銅層中之微晶之加權平均尺寸為25～300 nm，且上述樹脂膜與上述無電解鍍銅層之密接強度為4.2 N/cm以上。

再者，於如上述（1）中記載之鍍銅積層體中，較佳為（2）上述無電解鍍銅層之體積電阻率為7.0 μΩ・cm以下。

又，於如上述（1）或（2）中記載之鍍銅積層體中，較佳為（3）進而具備積層於上述無電解鍍銅層之上的電鍍銅層，且上述電鍍銅層中之微晶之加權平均尺寸為40～300 nm。

又，於如上述（1）至（3）中任一項記載之鍍銅積層體中，較佳為（4）進而於上述無電解鍍銅層之上具備電鍍銅層，且將上述無電解鍍銅層中之微晶之加權平均尺寸設為第1微晶，將上述電鍍銅層中之微晶之加權平均尺寸設為第2微晶，上述第2微晶相對於上述第1微晶之比率（第2微晶/第1微晶）為2.0以下。

又，為了解決上述課題，關於本發明之一實施形態中之鍍銅積層體，（5）其特徵在於包含：低介電樹脂膜，其頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下；及無電解鍍銅層，其積層於上述低介電樹脂膜之至少一面；而且於上述無電解鍍銅層之上具備電鍍銅層，上述電鍍銅層中之微晶之加權平均尺寸為40～300 nm，將上述無電解鍍銅層中之微晶之加權平均尺寸設為第1微晶，將上述電鍍銅層中之微晶之加權平均尺寸設為第2微晶，上述第2微晶相對於上述第1微晶之比率（第2微晶/第1微晶）為2.0以下，且上述樹脂膜與上述無電解鍍銅層之密接強度為4.2 N/cm以上。

再者，於如上述（5）中記載之鍍銅積層體中，較佳為（6）上述無電解鍍銅層中之微晶之加權平均尺寸為25～300 nm。

又，於如上述（3）至（6）中任一項記載之鍍銅積層體中，較佳為（7）上述無電解鍍銅層及上述電鍍銅層之體積電阻率為5.0 μΩ・cm以下。

又，於如上述（1）至（7）中任一項記載之鍍銅積層體中，較佳為（8）上述低介電樹脂膜為聚醯亞胺、改質聚醯亞胺、液晶聚合物、氟系樹脂中之任一種或其等之混合物。

又，於如上述（1）至（8）中任一項記載之鍍銅積層體中，較佳為（9）上述低介電樹脂膜中與上述無電解鍍銅層相接之鍍層側界面處之平均表面粗糙度Ra為1～150 nm，上述樹脂膜之鍍層側界面處之利用飛行時間型質譜法（TOF-SIMS）所得之質量121的強度為800以上，且上述樹脂膜之鍍層側界面被賦予有羥基及/或羧基。

為了進一步解決上述課題，關於本發明之一實施形態中之鍍銅積層體之製造方法，（10）其係於頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下之低介電樹脂膜上形成無電解鍍銅層而製造之鍍銅積層體之製造方法，其特徵在於包括：無電解鍍銅步驟，其於上述低介電樹脂膜之表面形成無電解鍍銅層；及加熱步驟，其以上述無電解鍍銅層中之微晶之加權平均尺寸成為25～300 nm之方式對形成有上述無電解鍍銅層的上述鍍銅積層體進行加熱。

再者，於如上述（10）中記載之鍍銅積層體之製造方法中，較佳為（11）於上述加熱步驟中，在（i）大氣中以150～200℃加熱10～180分鐘、及（ii）非活性氣體中以150～350℃加熱5～180分鐘之任一加熱條件，對上述鍍銅積層體進行加熱。

又，於如上述（10）或（11）中記載之鍍銅積層體之製造方法中，較佳為（12）進而包括於上述無電解鍍銅層之上形成電鍍銅層之電鍍銅步驟，且上述加熱步驟於上述無電解鍍銅層上之抗蝕劑圖案化步驟之前進行。

又，於如上述（10）至（12）中任一項記載之鍍銅積層體之製造方法中，較佳為（13）於上述無電解鍍銅步驟之前進而包括：第1表面改質步驟，其對上述低介電樹脂膜之表面賦予羧基及/或羥基；第2表面改質步驟，其以濕式方式對被賦予有上述羧基及/或羥基之上述表面賦予電荷；及觸媒吸附步驟，其使觸媒吸附於被賦予有上述電荷之上述表面；且於吸附有上述觸媒之上述表面形成上述無電解鍍銅層。

為了進一步解決上述課題，關於本發明之一實施形態中之可撓性電路基板，（14）其特徵在於形成有利用上述（1）至（9）中任一項記載之鍍銅積層體而獲得之電路。

又，為了解決上述課題，關於本發明之一實施形態中之使用低介電樹脂膜之可撓性電路基板之製造方法，（15）其特徵在於包括：無電解鍍銅步驟，其於頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下之上述低介電樹脂膜上形成無電解鍍銅層；抗蝕劑圖案化步驟，其於上述無電解鍍銅層上塗佈抗蝕劑進行圖案化；電鍍銅步驟，其於上述經圖案化之抗蝕劑間形成電鍍銅層；及加熱步驟，其於上述抗蝕劑圖案化步驟之前，以上述無電解鍍銅層中之微晶之加權平均尺寸成為25～300 nm之方式對形成有該無電解鍍銅層之上述鍍銅積層體進行加熱。

又，為了解決上述課題，關於本發明之一實施形態中之使用低介電樹脂膜之可撓性電路基板，（16）其係於低介電樹脂膜上形成有金屬配線者，其特徵在於：包含由上述金屬配線構成之導體，將上述金屬配線之自上述低介電樹脂膜起之配線高度設為Hw，將與上述低介電膜相接之底邊之寬度設為Lb，將上表面之寬度設為Lt，將與上述低介電樹脂膜上相鄰之其他金屬配線之配線間距離設為S時，由上述配線高度除以上述底邊寬度與上述上表面寬度之差而得之值（Hw/（Lb－Lt））所界定之上述金屬配線的導體形狀之矩形度A為2.5以上，S為60 μm以下，且由上述配線間距離除以上述導體形狀之矩形度而得之值（S/A）所界定之導體配線密度WD為10.0以下。

又，如上述（14）中之可撓性電路基板較佳為（17）具有：利用上述鍍銅積層體而獲得之形成於上述低介電樹脂膜上之金屬配線之上述電路，且於上述金屬配線之至少一部分，將自上述低介電樹脂膜起之配線高度設為Hw，將與上述低介電膜相接之底邊之寬度設為Lb，將上表面之寬度設為Lt，將與上述低介電樹脂膜上相鄰之其他金屬配線之配線間距離設為S時，由上述配線高度除以上述底邊寬度與上述上表面寬度之差而得之值（Hw/（Lb－Lt））所界定之上述金屬配線的導體形狀之矩形度A為2.5以上，S為60 μm以下，且由上述配線間距離除以上述導體形狀之矩形度而得之值（S/A）所界定之導體配線密度WD為10.0以下。又，於如上述（16）或（17）中之可撓性電路基板中，較佳為具有：包含上述金屬配線之導體層且積層至少4層以上而構成，整體厚度除以上述導體層之層數而得之平均厚度為50 μm以下。 [發明之效果]

根據本發明，既能抑制傳輸損耗，又能於不使低介電膜與無電解鍍銅層之界面過度粗化之情況確保較高之密接力，因此可用於在無電解鍍銅層上形成抗蝕劑之電路形成，根據本發明，能夠實現良好之體積電阻率。

以下，利用圖1對本實施形態之鍍銅積層體10進行說明。＜鍍銅積層體＞如圖1所示，本實施形態之鍍銅積層體10至少具有成為基材之樹脂膜1、及於該樹脂膜1之至少一面積層而成之無電解鍍銅層2。再者，如下文利用圖4所述，本發明中之鍍銅積層體亦可於無電解鍍銅層2之上形成電鍍銅層3。

於本實施形態中，成為基材之樹脂膜1較佳為使用高頻區域之電特性優異之所謂低介電樹脂膜。具體而言，作為低介電樹脂膜，使用介電損耗更低之分別公知之液晶聚合物、氟系樹脂、聚醯亞胺樹脂、改質聚醯亞胺樹脂、環氧樹脂、聚四氟乙烯樹脂、聚苯醚樹脂等之膜較佳。該等樹脂可為均聚物，亦可為共聚物。又，樹脂可單獨使用，亦可將複數種樹脂混合以混合物之形式使用。

作為成為基材之樹脂膜1之電特性，具體而言，較佳為頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下。樹脂膜1之厚度並無特別限制，實用上較佳為5 μm～100 μm。

接下來，對在樹脂膜1之至少一面積層而成之無電解鍍銅層2進行說明。本實施形態中之無電解鍍銅層2較佳為藉由無電解鍍銅形成。即，由於樹脂膜1具有絕緣性，故而藉由無電解鍍覆形成鍍銅層。再者，該無電解鍍銅層2亦可成為藉由半加成法（SAP法或MSAP法）、減成法或全加成法等製造可撓性電路基板時之晶種層。

於本實施形態中，無電解鍍銅層2可為Cu單質之鍍層，亦可為含有特定量以上之銅的銅合金鍍層。作為銅合金，可列舉：Cu-Ni合金、Cu-Zn合金、Cu-Sn合金等。於本實施形態中，此種銅合金鍍層亦屬於「鍍銅層」。

再者，於無電解鍍銅層2由Cu-Ni合金形成之情形時，Ni之含有率為3 wt%以下，較佳為0.01～3 wt%，更佳為0.01～1.5 wt%，進而較佳為0.01～0.3 wt%。於將無電解鍍銅層2設為Cu-Ni合金之情形時，藉由含有鍍覆析出性高於Cu之Ni，鍍層中之內部應力亦得到抑制，故而認為鼓出得到抑制，因此較佳。

再者，若Cu-Ni合金中之Ni量超過3 wt%，則有可能於Cu電路中產生磁性，傳輸損耗變高，並且有形成銅配線時之蝕刻性變得繁雜之虞，因此，Cu-Ni合金中之Ni量較佳為3 wt%以下。又，若Cu-Ni合金中之Ni量低於0.01 wt%，則鍍覆析出性變差。再者，作為測定無電解鍍銅層2中之Ni之含有率之方法，可使用螢光X射線裝置（XRF）或電漿發射光譜分析裝置（ICP）等公知之方法。

於本實施形態中，作為用於形成無電解鍍銅層2之無電解鍍銅之方法，可使用公知之方法，只要能形成具有特定厚度之無電解鍍銅層2即可。再者，關於無電解鍍銅之方法，詳細而言，對下述製造方法之項目進行說明。再者，於本實施形態中，作為無電解鍍銅層2之厚度，就製造上之效率或成本之觀點而言，較佳為0.1 μm～1.0 μm之範圍。

於無電解鍍銅層2之厚度未達0.1 μm之情形時，有可能無法發揮作為藉由半加成法製造可撓性電路基板時之晶種層之功能，故而不佳。另一方面，於無電解鍍銅層2之厚度超過1.0 μm之情形時，有可能在製造可撓性電路基板時，難以進行細微之電路圖案之形成等，故而不佳。

再者，作為上述無電解鍍銅層2之厚度，進而較佳為0.1 μm～0.8 μm。其原因在於：尤其是於利用SAP法形成電路時，蝕刻時間越短（厚度越薄），越能形成細微且電路之截面方向上之阻抗不均較小之圖案。

於本實施形態之鍍銅積層體10中，其特徵在於：上述樹脂膜1之與無電解鍍銅層2相接之鍍層側界面處之平均表面粗糙度Ra為1～150 nm，較佳為20～150 nm。尤其是於樹脂膜1為液晶聚合物之情形時，與無電解鍍銅層2相接之鍍層側界面處之平均表面粗糙度Ra理想的是20～150 nm。又，尤其是於樹脂膜1為改質聚醯亞胺（MPI）之情形時，與無電解鍍銅層2相接之鍍層側界面處之平均表面粗糙度Ra理想的是1～150 nm，更理想的是1～50 nm。其原因如下。

即，於本實施形態之鍍銅積層體中，如上所述為了能適宜用於與高頻對應之電路基板，期望於GHz頻帶以上之高頻之傳輸特性較高。一般而言，已知由於集膚效應，傳輸信號於高頻沿著導體表面傳輸，導體表面之粗糙度越大，則傳輸損耗越大。因此，於本實施形態中，為了減小集膚效應造成之傳輸損耗之影響，較佳為減小形成配線導體之無電解鍍銅層2之與樹脂膜1之界面處之平均表面粗糙度Ra。

另一方面，於無電解鍍銅層2與樹脂膜1之間藉由界面之粗化獲得定錨效應係以往為了確保金屬與樹脂之密接性而廣泛地進行。如此，於本實施形態之鍍銅積層體中，在無電解鍍銅層2與樹脂膜1之間，粗糙度（密接性）與傳輸損耗為取捨關係。本發明者等人為了更高層次地兼顧上述兩種特性而專心研究。結果瞭解到，於本實施形態中，較佳為將上述樹脂膜1之與無電解鍍銅層2相接之鍍層側界面處之平均表面粗糙度Ra設為1 nm～150 nm。

本發明者等人繼續進行研究，結果得出下述結論：於平均表面粗糙度Ra未達1 nm之情形時，於無電解鍍銅層2與樹脂膜1之間無法獲得較佳之密接性。另一方面，於平均表面粗糙度Ra超過150 nm之情形時，如上所述，當藉由無電解鍍銅層2於電路基板上形成配線導體時，可能會因集膚效應造成之傳輸損耗而導致無法獲得於高頻之較佳之傳輸特性。於此種背景下，想到於本發明中，300 nm左右之粗化會成為過度之粗化處理。

於本實施形態中，如上所述其目的在於：在無電解鍍銅層2與樹脂膜1之間兼顧粗糙度降低（傳輸損耗之降低）與密接性。作為無電解鍍銅層2與樹脂膜1之間的具體之密接強度，於實用性上較佳為4.2 N/cm以上。進而作為上述密接強度，更佳為5.0 N/cm以上，進而較佳為6.4 N/cm以上。

於本實施形態中，為了在無電解鍍銅層2與樹脂膜1之間確保上述密接性，較佳為進而具有以下特徵。圖2中，示意性地示出本實施形態之鍍銅積層體10中樹脂膜1與無電解鍍銅層之界面之狀態。即，較佳為對樹脂膜1之無電解鍍銅層2側之界面賦予羥基及/或羧基。其原因如下。

如圖1所示，於本實施形態之鍍銅積層體10中，藉由無電解鍍覆於樹脂膜1之至少單面形成無電解鍍銅層2時，一般已知於樹脂膜1表面上賦予成為鍍覆形成之核之金屬鈀。該金屬鈀可應用藉由鈀觸媒而生成者。

於本實施形態中，藉由對樹脂膜1之表面賦予羥基與羧基中之至少一種，能夠於樹脂膜1表面上加強金屬鈀之吸附。因此，能夠提高樹脂膜1與無電解鍍銅層2之密接性。

再者，關於樹脂膜1與無電解鍍銅層2之界面處之羥基及/或羧基之存在，可藉由公知之表面分析方法來確認。例如可使用傅立葉轉換紅外光譜光度計（FT-IR）、X射線光電子光譜（ESCA）、飛行時間型二次離子質譜法（TOF-SIMS）等公知之分析方法。

尤其是於本實施形態中，在樹脂膜1與無電解鍍銅層2之界面處，利用飛行時間型質譜法（TOF-SIMS）對無電解鍍銅層2側進行分析，其結果為，質量121處之峰強度為800（0.12 amu bin）以上較佳。即，於本實施形態中，在利用TOF-SIMS進行分析之結果中，樹脂膜1與無電解鍍銅層2之界面較佳為存在質量121且包含羥基及/或羧基之官能基。再者，作為質量121之官能基，較佳為下述結構式1或結構式2中之任一者，尤佳為結構式1。

＜結構式1＞

＜結構式2＞

再者，作為對樹脂膜1與無電解鍍銅層2之界面賦予之「包含羥基及/或羧基之官能基」，並不限於上述官能基。又，若賦予「包含羥基之官能基」，則亦可不賦予「包含羧基之官能基」。又，亦可與之相反。進而，亦可賦予「包含羥基之官能基」與「包含羧基之官能基」兩者。

尤其是於本實施形態中，較佳為針對樹脂膜1與無電解鍍銅層2之界面，較「包含羧基之官能基」多地賦予「包含羥基之官能基」。或者較佳為賦予「包含羥基之官能基」，而不賦予「包含羧基之官能基」之狀態。

本實施形態之鍍銅積層體亦可設為鍍銅積層體20，如圖4所示，於上述無電解鍍銅層2之上進而形成電鍍銅層3。即，藉由半加成法製造可撓性電路基板時，可將無電解鍍銅層2作為晶種層，於形成抗蝕圖案之後進而形成電鍍銅層3。再者，作為形成使用本實施形態之鍍銅積層體形成可撓性電路基板之方法，並不限於上述半加成法，可應用全加成法或減成法等其他公知之方法。

又，於本實施形態之鍍銅積層體中，較佳為在樹脂膜之兩面形成無電解鍍銅層後，如圖3所示形成通孔H。即，較佳為樹脂膜1於其截面具有貫通孔，並且以無電解鍍銅層2之至少一部分被覆該貫通孔之內表面之方式形成該通孔H。形成此種通孔H適宜於將本實施形態之鍍銅積層體用作可撓性電路基板用途之情形。再者，通孔H之位置或大小等可根據要製造之可撓性電路基板來適當決定，因此省略詳細說明。

本實施形態中之鍍銅積層體係如上所述包含樹脂膜1及無電解鍍銅層2而構成，但例如於上述電鍍銅層3形成之前有空閒時間等之情形時，亦可進而於無電解鍍銅層2之表面（與樹脂膜1相反之側）形成用於防止無電解鍍銅層2發生氧化之公知之保護層（未圖示）。再者，作為無電解鍍銅層2之保護層，例如以抑制氧化為目的，該保護層係藉由利用公知之方法進行防銹處理而形成。

[無電解鍍銅層2中之微晶尺寸] 本實施形態之鍍銅積層體中之無電解鍍銅層2之特徵在於：微晶（以下，亦稱為「第1微晶」）之加權平均尺寸為25～300 nm。再者，「微晶」係指晶粒中可被視為單晶之最大之集合。此時，無電解鍍銅層2之體積電阻率較佳為7.0 μΩ・cm以下。作為將無電解鍍銅層2中之微晶之加權平均尺寸控制在上述範圍內之方法，可列舉在特定條件下對形成於樹脂膜1上之無電解鍍銅層2進行加熱（退火）處理之方法等。再者，對無電解鍍銅層2之加熱（退火）處理之特徵亦在於：其於形成無電解鍍銅層2之後且形成下述抗蝕劑圖案之前進行。再者，下文將對加熱（退火）處理之具體方法進行敘述。

以下，詳細敘述本實施形態中將無電解鍍銅層2中之微晶之加權平均尺寸設為25～300 nm之原因。即，於利用上述SAP法製造FPC之情形時，藉由抗蝕劑圖案化（抗蝕劑之形成（塗佈或貼合）、曝光、圖案化）、電鍍銅、經圖案化之抗蝕劑之去除、無電解鍍銅層之蝕刻而形成目標電路。此處，假設要將構成電路圖案之L/S（最小線寬＆間距）窄間距化以提高性能，則重要的是如何精密地形成該電路圖案。

而且，於目前之SAP法中，形成作為晶種鍍層之無電解鍍銅層2後，於該無電解鍍銅層2上利用抗蝕劑界定上述電路圖案之後形成電鍍銅層。此時，若為了解除無電解鍍銅層之內部應力等而對電鍍銅層進行加熱（退火）處理，則該熱處理會導致抗蝕劑發生硬化，難以進行後續之抗蝕劑去除。另一方面，由於形成電鍍銅層後，如上所述無法進行熱處理，故而擔憂該電鍍銅層之密接強度較低，導致去除抗蝕劑時鍍銅圖案發生剝離。

又，除了上述課題以外，隨著高頻設備之發展，FPC亦需要良好之高頻特性，但亦可想到減小作為導電性被膜之鍍銅層之體積電阻率必不可少。因此，本發明者等人專心研究，結果得出下述結論：藉由在上述抗蝕劑圖案化步驟之前進行上述加熱（退火）處理，既控制了無電解鍍銅層2中之微晶之尺寸，確保了導電性被膜整體（無電解鍍銅層2及電鍍銅層3）與低介電樹脂膜之良好之密接性，又改善了無電解鍍銅層2之體積電阻率。

更具體而言，藉由在樹脂膜1上形成無電解鍍銅層2之後，於下述任一加熱條件進行加熱（退火）處理，而使無電解鍍銅後呈細微狀態之Cu結晶生長使微晶之加權平均尺寸成為25～300 nm。再者，本實施形態之無電解鍍銅層2中之微晶之加權平均尺寸較佳為25～100 nm，進而較佳為設為25～65 nm。藉此，無電解鍍銅層2與電鍍銅層3之微晶之加權平均尺寸之差變小，亦能提高無電解鍍銅層2於平面方向上之延伸特性，且亦能維持高剝離強度。

而且，根據本實施形態，較佳為於上述無電解鍍銅層2之上進而形成圖4等所示之電鍍銅層3。再者，電鍍銅層3藉由電鍍形成較佳。

積層於該無電解鍍銅層2之上的電鍍銅層3較佳為該電鍍銅層中之Cu的微晶（亦稱為「第2微晶」）之加權平均尺寸為40～300 nm。進而，於本實施形態之鍍銅積層體中，上述第2微晶相對於第1微晶之比率（第2微晶/第1微晶）較佳為2.0以下，更佳為1.8以下。藉此，第2微晶之尺寸與第1微晶之尺寸之差變小，使得晶格錯合減少，能夠確保良好之密接強度。此時，電鍍銅層3之體積電阻率較佳為5.0 μΩ・cm以下。

再者，電鍍銅層3中之微晶之加權平均尺寸更佳為40～100 nm，進而較佳為40～80 nm。進而，若為上述電鍍銅層3之微晶之加權平均尺寸之範圍，則即便於使上述第2微晶相對於第1微晶之比率（第2微晶/第1微晶）落入2.0以下之情形時，亦能抑制傳輸損耗，同時能夠確保與低介電膜之較高之密接力，從而能夠實現良好之體積電阻率。

＜微晶之加權平均尺寸之算出方法＞本實施形態之Cu微晶（第1微晶及第2微晶）之尺寸係使用下式自利用X射線繞射所得之峰半高寬求出。X射線繞射之測定係使用例如公知之X射線繞射裝置進行。微晶尺寸之算出可在由密勒指數界定之面（（111）面、（200）面、（220）面及（311）面），針對2θ＝43～46度處出現之銅之波峰進行加權平均而求出。再者，作為具體之2θ之角度，對（111）面設定43.3度，對（200）面設定50.5度，對（220）面設定74.1度，且對（311）面設定90.0度。

D＝K×λ/（β×cosθ） D：微晶直徑 K：謝樂（Scherrer）常數（使用K＝0.94） λ：使用X射線之波長 β：微晶之繞射X射線之半高寬 θ：布拉格角

如上所述，於由密勒指數界定之各配向面算出銅之微晶尺寸後，如下利用加權平均算出鍍銅層中之微晶尺寸（加權平均尺寸）。即，求出本實施形態中之微晶之加權平均尺寸時，首先累計各配向面之峰強度，求出該累計值除以配向面數（本例中為4個）所得之值作為配向率。而且，將藉由X射線繞射之測定而獲得之各配向面之微晶尺寸與上述求出之對應之配向率相乘，算出由此獲得之算上配向率之4個微晶尺寸之平均值作為「微晶之加權平均尺寸」。

＜鍍銅積層體之製造方法＞接下來，利用圖5對本實施形態之鍍銅積層體10之製造方法進行說明。本實施形態中之鍍銅積層體10之製造方法包括：於樹脂膜1之至少一表面上賦予羧基及/或羥基之第1表面改質步驟（步驟1）、以濕式方式對被賦予有上述羧基及/或羥基之上述表面賦予電荷之第2表面改質步驟（步驟2）、使觸媒吸附於被賦予有上述電荷之上述表面之觸媒吸附步驟（步驟3）、於吸附有上述觸媒之上述表面形成無電解鍍銅層2之無電解鍍銅步驟（步驟4）、及對形成有上述無電解鍍銅層之上述鍍銅積層體進行加熱之加熱（退火）步驟（步驟5）。再者，如下所述，上述步驟2之第2表面改質步驟並非必需，亦可根據樹脂膜1之材質或第1表面改質步驟中之莫耳比率等適當省略。

又，本實施形態中之鍍銅積層體20之製造方法包括形成電鍍銅層之步驟，亦可包括：於對形成有上述無電解鍍銅層之上述鍍銅積層體進行加熱之加熱（退火）步驟（步驟5）之後的上述無電解鍍銅層之上形成抗蝕劑之抗蝕劑圖案化步驟（步驟6）、於經圖案化之抗蝕劑之間形成電鍍銅層3之電鍍銅步驟（步驟7）、將經圖案化之抗蝕劑去除之抗蝕劑去除步驟（步驟8）、及對抗蝕劑去除後之無電解鍍銅層進行蝕刻之閃蝕（flash etching）步驟（步驟9）。

再者，本實施形態中之鍍銅積層體之製造方法亦可適當省略步驟2及6～9。於此情形時，根據所需之鍍銅積層體10或鍍銅積層體20之規格，例如可僅省略上述步驟2之第2表面改質步驟，亦可保留步驟6～9而省略步驟2，或者亦可省略步驟2及6～9。作為一例，例如於構成鍍銅積層體之樹脂膜1為LCP之情形時，理想的是有第2表面改質步驟，但於上述樹脂膜1為MPI（改質聚醯亞胺）或PI之情形時，亦可省略第2表面改質步驟。換言之，本發明中之鍍銅積層體10之製造方法至少包括：於樹脂膜1之至少一表面上形成無電解鍍銅層2之無電解鍍銅步驟、及於抗蝕劑圖案化步驟之前對形成有上述無電解鍍銅層之上述鍍銅積層體進行加熱之加熱（退火）步驟。以下，亦適當參照圖5對各步驟進行詳述。

首先，對第1表面改質步驟（步驟1）進行說明，所使用之樹脂膜1如上所述，較佳為所謂低介電樹脂膜。作為具體之樹脂膜1之電特性，較佳為頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下。

於本實施形態之第1表面改質步驟中，在樹脂膜1之至少一表面上賦予羧基及/或羥基。作為賦予該羧基及/或羥基之方法，可列舉使鹼性水溶液與胺基醇之混合液接觸到樹脂膜1之至少一表面上之方法。

作為第1表面改質步驟中所使用之鹼性水溶液，可為無機鹼或有機鹼中之任一種。作為無機鹼，例如可列舉氫氧化鈉、氫氧化鉀等鹼金屬氫氧化物或其碳酸鹽等。作為有機鹼，例如可列舉氫氧化四烷基銨等。上述鹼可單獨使用，亦可將複數種混合使用。

另一方面，作為第1表面改質步驟中所使用之胺基醇，具體可為脂肪族胺基醇，亦可為芳香族胺基醇。又，亦可為其等之衍生物。作為胺基醇，具體而言，可使用乙醇胺、庚胺醇（heptaminol）、異他林（isoetarine）、丁醇胺、丙醇胺、神經鞘胺醇、甲醇胺、二甲基乙醇胺、N-甲基乙醇胺等。其中，應用乙醇胺尤佳。

關於第1表面改質步驟之鹼性水溶液與胺基醇之混合液之混合比率，較佳為按莫耳比率計，以-OH基與-NH ₂基之比率成為（-NH ₂基/-OH基）＝2.00～3.00之方式進行調整。藉由使莫耳比率處於上述範圍內，能夠實現本發明之目的即無電解鍍銅層2與樹脂膜1之間的粗糙度降低（傳輸損耗之進一步降低）與密接性之兼顧。其原因目前尚不明確，但發明者等人進行了研究，結果推定其原因如下。

即，想到於利用（-NH ₂基/-OH基）之莫耳比率為上述範圍內之混合液，對使用上述介電損耗較低之樹脂（液晶聚合物、改質聚醯亞胺樹脂等）之樹脂膜1實施第1表面改質步驟之情形時，關於樹脂膜1表面之狀態，可使無電解鍍銅層2側之表面之平均表面粗糙度Ra成為1 nm～150 nm。因此，於利用無電解鍍銅層在電路基板上形成有配線導體之情形時，能夠抑制集膚效應造成之傳輸損耗，從而發揮較佳之傳輸特性。

除此以外，若無電解鍍銅層2側之表面之平均表面粗糙度Ra處於1 nm～150 nm之範圍內，則亦能保證樹脂膜1與無電解鍍銅層2之密接性。因此，本發明者等人想到藉由經過如上所述之第1表面改質步驟，而達到本發明之目的。

再者，藉由在第1表面改質步驟中使混合液中之（-NH ₂基/-OH基）之莫耳比率處於上述範圍，能夠於樹脂膜1之表面上較羧基多地賦予羥基。

於第1表面改質步驟中，作為使鹼性水溶液與胺基醇之混合液接觸樹脂膜1之表面之方法，可適當應用公知之方法，例如可列舉使樹脂膜1浸漬於混合液之方法、或者利用噴霧器等將混合液噴霧於樹脂膜1之方法等。不限於該等方法，亦可應用上述方法以外之方法，只要是能對樹脂膜1之表面賦予羧基及/或羥基之方法即可。

再者，於上述第1表面改質步驟中，藉由調整膜表面之接觸角，能夠提高鍍覆之析出性及鍍覆之密接性。尤其是於樹脂膜1為液晶聚合物之情形時，與無電解鍍銅層2相接之鍍層側界面處之接觸角較佳為30°以下。又，尤其是於樹脂膜1為改質聚醯亞胺（MPI）之情形時，與無電解鍍銅層2相接之鍍層側界面處之接觸角較佳為45°以下。

接下來，對本實施形態之第2表面改質步驟（步驟2）進行說明。本實施形態中之第2表面改質步驟較佳為於上述第1表面改質步驟之後進行。換言之，於第1表面改質步驟之後未必要進行第2表面改質步驟，亦可如上所述，適當省略作為該步驟2之第2表面改質步驟。此種第2表面改質步驟係於上述第1表面改質步驟中在樹脂膜1之表面上賦予羧基及/或羥基之後進而賦予電荷之步驟。藉由賦予電荷，能夠提高樹脂膜1與無電解鍍銅層2之密接性，故而較佳。

即，如上所述，為了形成無電解鍍銅層2，較佳為於樹脂膜1上存在成為鍍覆生長之核之金屬鈀。而且，為了使該金屬鈀牢固地附著於樹脂膜1上，較佳為樹脂膜1之表面至少具有負電荷。

較佳為於本實施形態之第2表面改質步驟中，進而包括於樹脂膜1之表面上賦予正電荷之步驟、及對賦予有上述正電荷之表面進而賦予負電荷之步驟。藉由經過該等步驟，能夠使負電荷確實地附著於樹脂膜1之表面，因此，就上述金屬鈀之附著及無電解鍍銅層2之密接性之觀點而言較佳。

於上述在樹脂膜1之表面上賦予正電荷之步驟中，作為具體之方法，可適當應用將對表面賦予羧基及/或羥基後之樹脂膜1進而浸漬於公知之陽離子系界面活性劑之方法、或者藉由噴霧器噴霧使公知之陽離子系界面活性劑接觸樹脂膜1之方法等。

又，使負電荷吸附於樹脂膜1之表面上之步驟亦同樣，可應用浸漬於公知之陰離子系界面活性劑之方法、或者噴霧器噴霧等方法。再者，本實施形態之第2表面改質步驟較佳為如上所述以濕式方式進行。藉由以濕式進行，具有下述優點：適宜於利用卷對卷（reel to reel）等進行之大規模生產，又，可實現低成本化。

接下來，對本實施形態之製造方法中之觸媒吸附步驟（步驟3）進行說明。本實施形態之觸媒吸附步驟係針對藉由上述第2表面改質步驟對表面至少賦予負電荷之樹脂膜1進而使觸媒吸附於其表面之步驟。

於觸媒吸附步驟中，作為進而使觸媒吸附於樹脂膜1之表面之方法，例如可藉由利用公知之方法使公知之觸媒液接觸樹脂膜1之表面而進行。作為觸媒，可使用Cu、Ni、Pd、Ag等。作為公知之觸媒液，例如可使用錫-鈀系或鈀膠體系觸媒液等，但並不限於該等。

於觸媒吸附步驟中，關於賦予到樹脂膜1上之觸媒之量，作為金屬鈀較佳為15 μg/dm ²以下。至於觸媒之下限值，考慮到電路形成時之蝕刻，越少越佳，但需要被賦予到良好地形成無電解鍍銅層之程度，較佳為1 μg/dm ²以上。

於賦予到樹脂膜1上之金屬鈀之量超過上述數值之情形時，製成可撓性電路基板時之電路間之絕緣可靠性可能會下降，故而不佳。再者，作為金屬鈀之量，可藉由公知之測定方法獲得。例如可藉由下述方法獲得，即，自樹脂膜1僅將銅剝離後，利用硝酸將樹脂膜1上之鈀殘渣溶解，藉由ICP測定殘渣量。

接下來，對本實施形態之製造方法中之無電解鍍銅步驟（步驟4）進行說明。無電解鍍銅步驟較佳為經過上述觸媒吸附步驟之後進行。此處，作為本實施形態中之無電解鍍銅浴，可使用EDTA浴、羅謝耳鹽浴、三乙醇胺浴等公知之浴。藉由經過以上步驟，製造本實施形態中之鍍銅積層體10。

再者，關於樹脂膜1於鍍浴中之浸漬時間，只要以無電解鍍銅層2之厚度成為0.1～1.0 μm之方式適當確定即可。又，作為於該無電解鍍銅步驟中所形成之鍍層，不限於Cu單質之鍍層，亦可為銅合金鍍層。例如亦可形成Cu-Ni合金、Cu-Zn合金、Cu-Sn合金等。作為此情形時之鍍浴，可適當應用公知之鍍浴。

根據上述原因，於本實施形態之製造方法中，在樹脂膜1上形成無電解鍍銅層2之後且抗蝕劑圖案化步驟之前，包括以無電解鍍銅層2中之微晶之加權平均尺寸成為25～300 nm之方式對鍍銅積層體進行加熱之加熱（退火）步驟（步驟5）。再者，該步驟5之加熱（退火）步驟除了如上所述為了引起組織之變態以外，還為了解除無電解鍍銅層之內部應力（為了熟化）等而進行。

此種加熱（退火）步驟中之加熱條件較佳為以無電解鍍銅層2中之微晶之加權平均尺寸成為25～300 nm之方式，例如於下述加熱條件進行。＜加熱條件之一例＞加熱溫度：150～350℃ 加熱（均熱）時間：5～180分鐘氣體環境：大氣中或非活性氣體（氮氣等）中

再者，作為上述氣體環境，可為大氣中、非活性氣體中或真空中，作為非活性氣體之種類，可使用氮氣、氫氣與氮氣之混合氣體、氬氣、氦氣等。就設備成本之觀點而言，較佳為大氣中、非活性氣體中。又，作為加熱氣體環境，為了抑制氧化膜之生成，較佳為非活性氣體環境或真空。

作為於大氣中進行加熱（退火）處理之情形時之加熱時間及溫度之尤佳的範圍，為了抑制氧化膜之生成，較佳為加熱溫度180～200℃、加熱（均熱）時間10～60分鐘。另一方面，作為非活性氣體環境中之加熱時間及溫度之尤佳之範圍，較佳為加熱溫度220～350℃、加熱（均熱）時間10～180分鐘。

藉由進行該加熱（退火）步驟，能夠使無電解鍍銅後呈細微狀態之Cu之微晶生長而粗大化。再者，較佳為藉由該加熱（退火）步驟，無電解鍍銅層2中之Cu微晶（第1微晶）之加權平均尺寸與利用後續步驟中之電鍍銅步驟所得之電鍍銅層3中之Cu微晶（第2微晶）之加權平均尺寸成為上述比率。

藉此，亦能提高無電解鍍銅層2之延伸特性，從而亦能維持較高之剝離強度。

又，藉由進行該加熱（退火）步驟，能夠抑制無電解鍍銅層2自樹脂膜1剝離，亦能確保無電解鍍銅層2與樹脂膜1之密接性。

經過上述步驟5中之加熱（退火）步驟後，利用公知之方法使抗蝕劑圖案化（形成（塗佈或貼合）及與所期望之電路相應之圖案化）（步驟6），藉由上述電鍍銅條件，於無電解鍍銅層2上之抗蝕劑間形成電鍍銅層3（步驟7）。再者，該電鍍銅層3之厚度例如較佳為10～30 μm。

此時，較佳為滿足電鍍銅層3中之微晶之加權平均尺寸為40～300 nm與電鍍銅層3中之體積電阻率為5.0 μΩ・cm以下之至少一者。

再者，作為用以形成該電鍍銅層3之電鍍銅步驟，可應用公知之硫酸銅浴或焦磷酸銅浴等。又，電鍍條件（pH、溫度、電流密度、浸漬時間等）可基於電鍍層之厚度等適當進行選擇。藉由經過以上步驟，製造本實施形態中之鍍銅積層體20。

＜可撓性電路基板＞接下來，對本實施形態之可撓性電路基板進行說明。本實施形態中之可撓性電路基板較佳為藉由上述鍍銅積層體10之無電解鍍銅層2形成電路而構成之可撓性電路基板。如上所述，本實施形態之鍍銅積層體10由於樹脂膜1與無電解鍍銅層2之間的表面粗糙度Ra為特定值以下，故而能夠抑制作為可撓性電路基板之傳輸損耗。

又，由於能夠提高樹脂膜1與無電解鍍銅層2之密接性，故而即便於採用半加成法之情形時，亦能形成細微之電路圖案，故而較佳。更具體而言，例如於利用SAP法或MSAP法之情形時，作為本實施形態中之可撓性電路基板之製造方法，於經過上述步驟1～步驟5（亦參照圖4）之後，在無電解鍍銅層2上實施進行抗蝕劑之形成（塗佈或貼合）及圖案化之公知之抗蝕劑圖案化步驟，進而於其後，藉由經過上述電鍍銅步驟而於經圖案化之抗蝕劑間形成電鍍銅層3。

圖6（a）中，示意性地示出利用本實施形態中之鍍銅積層體20（即，於無電解鍍銅層2上進而形成有電鍍銅層3之鍍銅積層體）所得之可撓性電路基板100。於該可撓性電路基板100中，藉由本實施形態獲得之具有特定導體形狀之金屬配線MW形成電路之至少一部分。再者，本實施形態中之可撓性電路基板100只要於構成電路之導體（金屬配線）之至少一部分使用鍍銅積層體20即可，於其他電路部分亦可形成藉由以往之方法獲得之金屬配線。

此時，如該圖所示，可撓性電路基板100中之金屬配線MW較佳為，將自樹脂膜1起之配線高度設為Hw，將與樹脂膜1相接之底邊之寬度設為Lb，將金屬配線MW之上表面之寬度設為Lt，且將與樹脂膜1上相鄰之其他金屬配線MW之配線間距離設為S時，滿足下述式（1）。 A≧2.5　・・・（1）

再者，於本實施形態中，式（1）中之A表示金屬配線MW中與電流流動之方向正交之寬度方向之截面上的導體形狀之矩形度。如此，本實施形態之矩形度A係由配線高度Hw除以底邊寬度Lb與上表面寬度Lt之差而獲得之值來界定。導體形狀之矩形度A＝Hw/（Lb－Lt）

又，可撓性電路基板100中之金屬配線MW較佳為除了滿足上述式（1）以外，還滿足下述式（2）。配線間距離S≦60 μm　・・・（2）

進而，可撓性電路基板100中之金屬配線MW較佳為，於將上述配線間距離S除以上述導體形狀之矩形度A而得之值（S/A）作為導體配線密度WD之情形時，滿足下述式（3）。導體配線密度WD≦10.0　・・・（3）

此處，為了使可撓性電路基板中之上述導體配線密度WD變高，需要使上述導體形狀之矩形度A儘可能地接近矩形，以及使上述配線間距離S儘可能變小。於上述見解之下，本發明者等人專心研究，結果得出下述結論：較佳為將導體形狀之矩形度A之值設為2.5以上，上述配線間距離S設為60 μm以下，且導體配線密度WD設為10.0以下。可以說藉由同時滿足該等值，導體形狀之矩形度A為矩形（A≧2.5），金屬配線MW中之寬度方向之截面（導體形狀）實質上成為矩形，降低了配線電阻，並且與非矩形（例如底邊相對較大之梯形等）相比，底面側之銳角部分相對鈍角化，因此，能夠抑制高頻電流等之傳輸損耗下降。

又，圖6（b）中，示意性地示出使用本實施形態中之鍍銅積層體20將導體層積層而成之可撓性電路基板200。即，本實施形態之可撓性電路基板200係包含分別位於最外層之一對導體層CL1、於該一對導體層CL1之間形成有本實施形態之金屬配線MW之導體層CL2、及將該等導體層接著之公知之接著層BL等介電層而構成。於此情形時，上述導體層CL1及導體層CL2均表示配置於同一平面上之電導體層，並不包括鍍銅積層體20中之形成導孔或通孔等之上下導通層。

如此般，於本實施形態中，將導體層CL之積層數定義為層數。於此情形時，可撓性電路基板200積層有至少4層以上之上述包含金屬配線MW之導體層CL。此時，可撓性電路基板200較佳為，導體層CL之整體厚度TA（最外層之導體層間之距離）除以導體層CL之層數（圖6（b）中為4層）而得之平均厚度為50 μm以下。

藉此，根據本實施形態之可撓性電路基板200，能夠使可撓性電路基板中之配線細微化，同時亦能實現薄型化，亦使多層配線基板中之介電層之厚度變小，能夠使高密度性與細微配線性同時提高。

＜可撓性電路基板之製造方法＞接下來，對本實施形態中之可撓性電路基板100之製造方法詳細進行敘述。以下，作為一例，對藉由公知之SAP（Semi-Additive Process）法使用上述鍍銅積層體20製造可撓性電路基板100之情形進行說明。

即，作為可撓性電路基板100之製造方法，首先，藉由經過上述步驟5為止之步驟形成鍍銅積層體10。藉此，提供形成有上述無電解鍍銅層2（例如無電解Cu-Ni層）之鍍銅積層體10。此時，作為於上述步驟1之前實施之預處理，例如亦可於樹脂膜1上適當形成直徑70～100 μm左右之上述通孔H，該通孔H之位置或大小可根據可撓性基板之規格適當決定。又，對於通孔H之形成，作為一例可例示鑽孔加工及雷射加工兩種。

關於鑽孔加工，例如可將基材（膜）重疊多片，使用公知之機械鑽孔器藉由高速旋轉而於特定位置開出貫通孔。又，關於雷射加工，可例示分別公知之CO ₂雷射及UV-YAG雷射兩種。再者，於形成小徑之通孔H之情形時，雷射加工較合適，尤其是使用UV-YAG雷射較佳。又，亦可於藉由上述方法形成通孔H之後，進行公知之除膠渣（desmear）處理。

然後，利用公知之方法，於上述鍍銅積層體10中之無電解鍍銅層2上形成（貼合或塗佈）抗蝕劑並進行圖案化（上述步驟6）。作為一例，於本實施形態中，亦可於利用公知之滾筒貼合機將DFR（乾燥膜抗蝕劑）貼合於上述無電解鍍銅層2之後，使用形成有配線圖案之遮罩來進行公知之曝光處理及顯影處理，從而於無電解鍍銅層2上形成抗蝕圖案。

再者，關於此種DFR，作為一例，例如可應用旭化成E-MATERIALS公司製造之Sanfort（註冊商標）、昭和電工MATERIALS公司製造之Photek（註冊商標）、杜邦公司製造之Riston（註冊商標）等。又，上述抗蝕圖案形成後，為了除掉抗蝕劑殘渣，例如較佳為進行公知之電漿灰化處理（作為一例，於CF ₄與O ₂之混合氣體環境之電漿處理）。

而且，於鍍銅積層體10之無電解鍍銅層2上形成上述抗蝕圖案之後，使用公知之電鍍銅浴（作為一例，由下述浴組成所表示之鍍浴）於無電解鍍銅層2上形成電鍍銅層3（上述步驟7）。該電鍍銅層3之厚度例如較佳為10～30 μm。再者，不對該電鍍銅層3進行進一步之加熱處理。

＜電鍍銅之鍍覆條件（一例）＞浴組成：硫酸銅六水合物 200 g/L 硫酸 50 g/L 氯化物離子 50 ppm 光澤劑 5 ml/L（奧野製藥製造之添加劑Top Lucina（註冊商標））浴溫：20～25℃ 電流密度：2.0～3.0 A/dm ²

利用上述方法於無電解鍍銅層2上以上述厚度形成電鍍銅層3之後，利用公知之方法去除抗蝕劑（上述步驟8）。即，由於在本例中，使用上述DFR作為抗蝕劑材料，故而該DFR之剝離時，例如可使用分別公知之NaOH水溶液、胺系剝離液及無機系剝離液中之任一種。

又，於上述抗蝕劑去除步驟之後，進行各配線圖案之最後加工即公知之閃蝕（上述步驟9）。於此種閃蝕中，可使用硫酸/過氧化氫溶液作為軟蝕刻劑，例如可應用JCU股份有限公司製造之「EBA CHEM（註冊商標）FINE ETCH FE-830（II）」、「EBA CHEM（註冊商標）FINE ETCH SAC」等公知之處理液。

藉由經過以上步驟，能夠製造經圖案化而形成有所期望之金屬配線之可撓性電路基板100。又，藉由使用適於多層FPC之公知之接著層BL（例如，有澤製作所公司製造之AU、NIKKAN工業公司製造之SAFY、可樂麗公司製造之Vexter（註冊商標）CTF、Panasonic公司製造之R-BM17等厚度為15 μm～25 μm之公知之接合片），將任意之可撓性電路基板100積層複數層，能夠製造上述本實施形態之可撓性電路基板200（多層可撓性電路基板）。

再者，作為可撓性電路基板100之積層方法，可例示於將可撓性基板以重疊特定片數之狀態加熱至膜層之軟化溫度，同時進行真空一次性加壓之方法，或者將上述接合片附在可撓性電路基板100之單面或雙面並藉由熱壓進行接著之方法等。 [實施例]

接下來，列舉實施例對本發明更具體地進行說明。

＜實施例1＞首先，準備液晶聚合物膜（Vexter CTQLCP，可樂麗股份有限公司製造，厚度：50 μm）作為樹脂膜1。關於電特性，10 GHz時之相對介電常數為3.3，10 GHz時之介電損耗因數為0.002。

接下來，針對所準備之樹脂膜1之兩面，作為第1表面改質步驟，於氫氧化鉀水溶液與單乙醇胺之混合液中浸漬5分鐘，向兩表面導入羧基及/或羥基，並進行浸漬水洗。所使用之混合液之溫度為40℃，-OH基與-NH ₂基之莫耳比率（-NH ₂基/-OH基）為2.29。又，TOF-SIMS之質量121之峰強度為1000。

然後，作為第2表面改質步驟，於陽離子系界面活性劑10 g/L之水溶液中浸漬2分鐘，使正電荷吸附於樹脂膜1之兩面。浸漬水洗後，於陰離子系界面活性劑3 g/L之水溶液中浸漬1分鐘。以此方式使正電荷吸附後再使負電荷吸附。進而，作為觸媒吸附步驟及無電解鍍銅步驟，於作為鍍覆觸媒之氯化鈀（PdCl ₂）水溶液（2 g/l、pH12、40℃）中浸漬5分鐘，之後進行浸漬水洗。進而，於添加有作為觸媒活性劑（還原劑）之二甲胺硼烷（DMAB）1 g/L與硼酸6 g/L之水溶液（25℃）中浸漬5分鐘，之後進行浸漬水洗。

其後，藉由無電解鍍浴，形成0.2 μm之無電解Cu-Ni鍍層。無電解鍍覆條件設定如下。

[無電解鍍覆條件] 浴組成：硫酸銅 7.5 g/L 硫酸鎳 0.7 g/L 羅謝耳鹽 20 g/L 氫氧化鈉 5 g/L pH：9 浴溫：32℃

[加熱（退火）處理] 於本實施例中，形成無電解鍍銅層2後，於下述條件使用真空乾燥裝置（佐藤真空公司製造之DQ-46P-LP）進行加熱處理。＜加熱條件＞加熱溫度：290℃ 加熱（均熱）時間：10分鐘加熱氣體環境：非活性氣體（氮氣）

再者，藉由使用下述電漿發射光譜分析裝置（ICP）之方法求出所獲得之無電解Cu-Ni鍍層中之Ni之含有率，結果為1.18 wt%。又，所獲得之無電解Cu-Ni鍍層2中之微晶之加權平均尺寸為33.4 nm。

其後，利用下述電鍍浴於無電解鍍銅層2上形成上述鍍銅積層體10中之電鍍銅層3，從而獲得鍍銅積層體20。再者，不對該電鍍銅層3進行進一步之加熱處理。電鍍銅條件設定如下。浴組成：硫酸銅六水合物 200 g/L 硫酸 50 g/L 氯化物離子 50 ppm 光澤劑 5 ml/L（奧野製藥製造之添加劑Top Lucina（註冊商標））浴溫：20～25℃ 電流密度：2～3 A/dm ²（本例中為2.5 A/dm ²） pH：未達1

再者，所獲得之電鍍銅層中之厚度為18 μm。又，所獲得之電鍍銅層3中之微晶之加權平均尺寸為53.0 nm。此時，將無電解鍍銅層中之微晶之加權平均尺寸設為第1微晶，將電鍍銅層中之微晶之加權平均尺寸設為第2微晶時，第2微晶相對於第1微晶之比率（第2微晶/第1微晶）為1.59。

[評價] ＜微晶尺寸之測定及加權平均尺寸之算出＞形成無電解鍍銅層之後，於表1所示之條件進行加熱處理，使用X射線繞射裝置（Rigaku公司製造之SmartLab）對所獲得之鍍銅積層體10進行測定。該測定後，藉由上述＜微晶中之加權平均尺寸之算出方法＞算出加權平均尺寸。＜無電解鍍銅層2之Ni含有率測定＞於表1所示之條件形成無電解鍍銅層之後將2 cm×2 cm浸漬於30%硝酸（常溫）中將無電解鍍銅層溶解，使用電漿發射光譜分析裝置（ICP）（島津製作所製造之ICPE-9820）對所獲得之液體測定Cu（銅）及Ni（鎳）之重量，算出Ni重量/Cu重量＋Ni重量，從而算出無電解鍍銅層2之Ni含有率。

＜TOF-SIMS及ESCA＞為了確認樹脂膜1與無電解鍍銅層2之界面處之羧基及/或羥基之存在，而進行表面狀態之確認。首先，針對所獲得之鍍銅積層體10不進行熱處理，而將無電解鍍銅層2浸漬於42波美度之FeCl ₃溶液（50℃）中，於目視確認出無電解鍍銅層2消失之時點將其取出，藉此將無電解鍍銅層2剝離使樹脂膜露出。將露出之樹脂膜表面切割成20 mm×20 mm之大小作為測定樣本。利用X射線光電子光譜分析機（日本電子股份有限公司製造，JPS-9200、X射線源：Mg、分析區域：

3 mm）對該測定樣本進行測定，獲得C1s光譜。然後，算出鍵結能288.8 eV處出現之源自於羧基（COO(H)鍵）之峰之強度及鍵結能284.7 eV處出現之源自於C-C鍵之峰之強度。根據上述ESCA中之測定結果，無法確認出羧基之存在。然後，利用TOF-SIMS確認上述測定樣本之表面狀態。

利用TOF-SIMS TRIFT-II（ULVAC-PHI股份有限公司製造）對上述測定樣本之表面進行分析。又，使用未經處理之樹脂膜樣本作為對照組。測定條件如下。一次離子： ⁶⁹Ga 加速電壓：15 kV 測定範圍：100 μm×100 μm 質量範圍：0.5～300（m/z）

利用解析軟體Win Cadence（Physical Electronics公司製造）對所獲得之結果進行解析。確認出於TOF-SIMS光譜中，僅自將無電解鍍銅剝離後之樣本之表面，在質量121處觀察到特徵峰。至於未經處理之樣本表面，未於質量121處確認出特徵峰。根據ESCA中之測定結果，無法確認羧基之存在，據此判斷出，於實施第1表面改質步驟及第2表面改質步驟之後，導入有C ₈H ₉O(-CH-CH ₃-C ₆H ₄-OH)基。

＜鍍層剝離後Ra＞針對所獲得之鍍銅積層體10（無電解鍍銅層之厚度：表1所示之厚度），使用FeCl ₃溶液將無電解鍍銅層2剝離，使樹脂膜露出。以雷射顯微鏡（Olympus OLS3500）之AFM模式、視角5 μm×5 μm測定露出之樹脂膜之表面粗糙度（Ra）。將所獲得之值示於表2。

＜接觸角＞針對所獲得之鍍銅積層體10，藉由與上述相同之方法，使用FeCl ₃溶液將無電解鍍銅層2剝離，使樹脂膜露出。將露出之樹脂膜表面切割成20 mm×20 mm作為測定樣本。向該樣本表面滴加純水2.0 μL，利用接觸角測定器（協和界面科學股份有限公司製造，DropMaster）測定接觸角。再者，實施例1中所使用之未經處理之樹脂表面之接觸角為65°，實施例14中所使用之未經處理之樹脂表面之接觸角為58°。

＜膠帶剝離強度＞針對形成有無電解鍍銅層2之鍍銅積層體10（無電解鍍銅層之厚度：表1所示之厚度），將膠帶（米其邦公司製造）貼附於無電解鍍銅層2之表面，之後藉由剝離實施膠帶剝離試驗，於目視未確認出無電解鍍銅層2發生剝離之情形時，將評價結果設為〇。將結果示於表2。

＜90°剝離強度＞自形成有電鍍銅層3之鍍銅積層體20切下大小為40 mm×40 mm之試樣片，利用聚醯亞胺膠帶將切下之試樣片黏貼於鋁板。以下述方式測定90°剝離強度，作為樹脂膜與無電解鍍銅層之接著力。即，於各試驗材料形成有電鍍銅層之面，利用切割器以5 mm之間隔於鍍銅面呈短條狀切出切口，然後，將短條狀之端部強制剝離，製成剝離觸發，並製成剝離之樹脂膜與鍍銅部。然後，由Tensilon之夾頭夾著剝離之樹脂膜與鍍銅層，利用自動立體測圖儀測定90°剝離強度。再者，90°剝離強度換算成N/cm（寬度）。將其等之結果示於表2。

＜鍍覆性（外觀檢查）＞針對所獲得之鍍銅積層體10，目視觀察無電解鍍銅層之外觀，將不存在剝離或鼓出者設為〇而示於表2。

＜體積電阻率＞使用Loresta GP（三菱化學公司製造之MCP-T600），藉由四探針法測定所獲得之鍍銅積層體10之體積電阻率（μΩ・cm）。將該體積電阻率之測定結果示於表2。

＜綜合評價＞綜合判斷上述評價項目，實用上無問題者設為〇，無法實用者設為×而示於表2。

＜實施例2＞除了將加熱（退火）步驟中之加熱溫度設為280℃以外，與實施例1同樣地進行。將結果示於表1及表2。

＜實施例3＞除了將加熱（退火）步驟中之加熱溫度設為270℃以外，與實施例1同樣地進行。將結果示於表1及表2。

＜實施例4＞除了將加熱（退火）步驟中之加熱溫度設為260℃、將無電解Cu-Ni鍍層2之鍍覆厚度分別變更為0.1 μm、0.2 μm及0.3 μm而進一步實施以外，與實施例1同樣地進行。將結果示於表1及表2。

＜實施例5＞除了將加熱（退火）步驟中之加熱溫度設為250℃以外，與實施例1同樣地進行。將結果示於表1及表2。

＜實施例6＞除了將加熱（退火）步驟中之加熱（均熱）時間設為30分鐘以外，與實施例5同樣地進行。將結果示於表1及表2。

＜實施例7＞除了將加熱（退火）步驟中之加熱（均熱）時間設為60分鐘以外，與實施例5同樣地進行。將結果示於表1及表2。

＜實施例8＞除了將加熱（退火）步驟中之加熱（均熱）時間設為120分鐘以外，與實施例5同樣地進行。將結果示於表1及表2。

＜實施例9＞除了將加熱（退火）步驟中之加熱（均熱）時間設為180分鐘以外，與實施例5同樣地進行。將結果示於表1及表2。

＜實施例10＞除了將加熱（退火）步驟中之加熱溫度設為220℃、將無電解Cu-Ni鍍層2之鍍覆厚度分別變更為0.1 μm、0.2 μm及0.3 μm而進一步實施以外，與實施例1同樣地進行。將結果示於表1及表2。

＜實施例11＞除了將無電解Cu-Ni鍍層2之鍍覆厚度設為0.2 μm而實施、將加熱（退火）步驟中之加熱（均熱）時間設為60分鐘以外，與實施例10同樣地進行。將結果示於表1及表2。

＜實施例12＞除了將無電解Cu-Ni鍍層2之鍍覆厚度設為0.2 μm而實施、將加熱（退火）步驟中之加熱（均熱）時間設為180分鐘以外，與實施例10同樣地進行。將結果示於表1及表2。

＜實施例13＞除了將加熱（退火）步驟中之加熱溫度設為200℃、使用乾燥烘箱（Yamato Scientific公司製造之DY300）將加熱氣體環境設為大氣中以外，與實施例1同樣地進行。將結果示於表1及表2。

＜實施例14＞將樹脂膜1設為改質聚醯亞胺（MPI）、將無電解鍍銅之條件中之pH設為12.5、將無電解Cu-Ni鍍層2之鍍覆厚度設為0.3 μm、將加熱（退火）步驟中之加熱溫度設為150℃，將加熱（均熱）時間設為60分鐘，除此以外，與實施例13同樣地進行。再者，作為改質聚醯亞胺（MPI），使用SKC KOLON PI公司製造之FS-L（厚度50 μm）。作為該樹脂膜1之電特性，10 GHz時之相對介電常數為3.4、10 GHz時之介電損耗因數為0.0035。將結果示於表1及表2。

＜實施例15＞將樹脂膜1設為改質聚醯亞胺（MPI）、作為第1表面改質步驟，相對於氫氧化鉀水溶液與單乙醇胺之混合液40體積%混合水60體積%，製備表面改質用混合液、省略第2表面改質步驟、將無電解Cu-Ni鍍層2之鍍覆厚度設為0.3 μm、將加熱（退火）步驟中之加熱溫度設為220℃，將加熱（均熱）時間設為30分鐘，將加熱氣體環境設為非活性氣體（氮氣），除此以外，與實施例13同樣地進行。再者，作為改質聚醯亞胺（MPI），使用SKC KOLON PI公司製造之FS-L（厚度50 μm）。作為該樹脂膜1之電特性，10 GHz時之相對介電常數為3.4、10 GHz時之介電損耗因數為0.0035。將結果示於表1及表2。

＜實施例16＞除了將加熱（退火）步驟中之加熱溫度設為300℃，將加熱（均熱）時間設為60分鐘以外，與實施例15同樣地進行。將結果示於表1及表2。

＜實施例17＞使用上述實施例9中製造之鍍銅積層體20作為FCCL（可撓性鍍銅積層體）。利用公知之滾筒貼合機將公知之DFR（乾燥膜抗蝕劑）貼合於該鍍銅積層體20。然後，藉由利用公知之曝光裝置經由形成有特定之抗蝕圖案影像之遮罩進行紫外線曝光，而使抗蝕劑中之負性部分硬化。

然後，利用作為顯影液之1質量%碳酸鈉水溶液等公知之鹼性顯影液使抗蝕劑中之未曝光部溶出，於無電解鍍銅層上形成抗蝕圖案。形成上述抗蝕圖案之後，進行公知之於CF ₄及O ₂之混合氣體環境之電漿處理，而去除抗蝕劑殘渣。

然後，將上述獲得之形成有抗蝕圖案之本實施例之FCCL於電鍍前使用硫酸5重量%溶液在30℃浸漬30秒，藉此進行酸洗，從而去除無電解鍍銅層上之氧化膜。然後，根據下述中所示之鍍覆條件，於形成有抗蝕圖案之無電解鍍銅層上，以成為表3中記載之特定之配線高度Hw之方式形成電鍍銅。

＜實施例17中之電鍍銅之鍍覆條件＞浴組成：硫酸銅六水合物 70 g/L 98%硫酸 200 g/L 35%鹽酸 0.15 ml/L 添加劑奧野製藥製造之Top Lucina（註冊商標）SF BASE WR 2.5 ml/L、 Top Lucina（註冊商標）SF-B 1.0 ml/L、及 Top Lucina（註冊商標）SF Leveler 5.0 ml/L 浴溫：25℃ 電流密度（陰極）：3.0 A/dm ²

接下來，藉由針對形成有電鍍銅之本實施例之FCCL，使用公知之胺系剝離液，對上述抗蝕圖案進行噴霧處理180秒，而去除抗蝕圖案。進而作為上述閃蝕處理，製備由下述組成所構成之蝕刻浴，於25℃進行噴霧處理30秒。

＜實施例17中之閃蝕浴組成＞浴組成：35%過氧化氫 4.5體積% 98%硫酸 5體積% 硫酸銅五水合物 30 g/L

藉由以上獲得本實施例之可撓性電路基板（FPC）。為了調查所獲得之FPC中之金屬配線之參數，於特定之金屬配線之寬度方向（與電流方向正交之方向）上切割出截面，利用公知之電子顯微鏡藉由以下所示之方法分別測定上述配線高度Hw、底邊之寬度Lb、上表面之寬度Lt、導體形狀之矩形度A、配線間距離S及導體配線密度WD。即，首先針對利用上述電子顯微鏡所獲得之截面照片，於金屬配線之底邊、上邊及兩側面分別引出切線。然後，以該切線為基準，關於底邊之寬度Lb及上表面之寬度Lt，基於利用電子顯微鏡獲得之影像中所顯示之刻度，測定兩側面之切線與切線之交點間距離。又，關於配線高度Hw，自上述底邊之寬度Lb之中點（1/2之點）以與上邊相交之方式垂直地引出線時，基於利用電子顯微鏡獲得之影像中所顯示之刻度，測定與該上邊之交點和上述底邊之中點之間的距離。將所獲得之結果示於表3。又，將所獲得之可撓性電路基板之一部分（金屬配線之一例）示於圖7（a）。

＜實施例18＞除了變更成以成為表3中記載之底邊寬度Lb與配線間距離S之方式設計之曝光用光罩以外，與實施例17同樣地進行。將所獲得之結果示於表3。又，將所獲得之可撓性電路基板之一部分（金屬配線之一例）示於圖7（b）。

＜實施例19＞使用上述實施例6中製造之鍍銅積層體20作為FCCL（可撓性鍍銅積層體），變更成以成為表3中記載之底邊寬度Lb與配線間距離S之方式設計之曝光用光罩，除此以外，與實施例17同樣地進行。將所獲得之結果示於表3。

＜實施例20＞除了變更成以成為表3中記載之底邊寬度Lb與配線間距離S之方式設計之曝光用光罩以外，與實施例19同樣地進行。將所獲得之結果示於表3。

＜實施例21＞除了變更成以成為表3中記載之底邊寬度Lb與配線間距離S之方式設計之曝光用光罩以外，與實施例19同樣地進行。將所獲得之結果示於表3。

＜實施例22＞於製備無電解鍍浴之後，向無電解鍍浴中以濃度成為0.8 g/l之方式添加重量平均分子量1,000之聚乙二醇（PEG）、將無電解Cu-Ni鍍層2之鍍覆厚度設為0.3 μm，除此以外，與實施例6同樣地進行。將結果示於表1及表2。

＜實施例23＞於製備無電解鍍浴之後，向無電解鍍浴中以濃度成為1.0 g/l之方式添加重量平均分子量1,000之聚乙二醇（PEG），除此以外，與實施例22同樣地進行。將結果示於表1及表2。

＜實施例24＞作為第1表面改質步驟，藉由相對於氫氧化鉀水溶液與單乙醇胺之混合液20體積%混合水80體積%而製備第1表面改質用之混合液、實施第2表面改質、將無電解Cu-Ni鍍層2之鍍覆厚度設為0.1 μm、將加熱（退火）步驟中之加熱溫度設為250℃，將加熱（均熱）時間設為30分鐘，除此以外，與實施例15同樣地進行。將結果示於表1及表2。

＜實施例25＞作為第1表面改質步驟，藉由相對於氫氧化鉀水溶液與單乙醇胺之混合液15體積%混合水85體積%而製備第1表面改質用之混合液、實施第2表面改質、將無電解Cu-Ni鍍層2之鍍覆厚度設為0.1 μm、將加熱（退火）步驟中之加熱溫度設為250℃，將加熱（均熱）時間設為30分鐘，除此以外，與實施例15同樣地進行。將結果示於表1及表2。

＜實施例26＞使用上述實施例24中製作之鍍銅積層體20作為FCCL（可撓性鍍銅積層體）、變更成以成為表3中記載之底邊寬度Lb與配線間距離S之方式設計之曝光用光罩，除此以外，與實施例17同樣地進行。將所獲得之結果示於表3。

＜實施例27＞除了將配線高度Hw設為12 μm，且L/S＝25 μm/25 μm（為最小線寬（Line）＆間距（Space），於本實施例中相當於Lb/S）以外，以與實施例19相同之方式製作於兩面形成有金屬配線之圖案之可撓性電路基板（FPC）。將該基板用於核心層。

接下來，準備液晶聚合物之厚度為25 μm，且於單面具有12 μm厚之銅箔之市售之單面覆銅積層板。使用該單面覆銅積層板，藉由公知之減成法製作形成有金屬配線之圖案之單面可撓性電路基板。將其用於外層。然後，將市售之接合片（厚度15 μm）配置於核心層之兩側，於其兩外層以銅箔成為外側之方式使該單面可撓性電路基板重疊，之後藉由高溫壓製進行接著積層，藉此獲得4層可撓性電路基板。

所獲得之4層可撓性電路基板之整體厚度TA為156 μm，導體層每一層之厚度為39 μm。本實施例中所獲得之4層可撓性電路基板中，導體層係由4層所構成之高密度且細微之配線。進而，獲得兼備較高之柔軟性與傳輸特性之多層可撓性電路基板。又，將本實施例中所獲得之4層可撓性電路基板之一部分之截面影像（利用電子顯微鏡拍攝）示於圖9。

＜實施例28＞除了將配線高度Hw設為12 μm，作為L/S（為最小線寬＆間距，於本實施例中相當於Lb/S）設為20 μm/25 μm以外，以與實施例19相同之方式製作於兩面形成有金屬配線之圖案之可撓性電路基板。將該基板用於核心層。

接下來，除了以與實施例27相同之方式製作單面可撓性電路基板，使上述可撓性電路基板為核心層以外，以與實施例27相同之方式獲得4層可撓性電路基板。

所獲得之4層可撓性電路基板之整體厚度TA為164 μm，導體層每一層之厚度為41 μm。本實施例中所獲得之4層可撓性電路基板中，導體層係由4層所構成之高密度且細微之配線。進而，獲得兼備較高之柔軟性與傳輸特性之多層可撓性電路基板。

＜比較例1＞除了省略加熱（退火）步驟、將無電解鍍銅之條件中之pH設為12.5以外，與實施例1同樣地進行。將結果示於表1及表2。

＜比較例2＞準備市售之鍍銅積層體作為FCCL（可撓性鍍銅積層體）。該FCCL之液晶聚合物膜之厚度為50 μm，電解銅箔之厚度為18 μm。利用公知之方法，對該準備之FCCL以金屬配線之厚度（配線高度Hw）成為30 μm之方式實施電鍍銅。

使用以上製作之鍍銅積層體，利用以下所示之公知之減成法製作可撓性電路基板（FPC）。即，利用公知之滾筒貼合機將公知之DFR（乾燥膜抗蝕劑）貼合於所獲得之鍍銅積層體。然後，藉由利用公知之曝光裝置經由形成有特定之抗蝕圖案影像之遮罩進行紫外線曝光，而使抗蝕劑中之負性部分硬化。

然後，利用作為顯影液之1質量%碳酸鈉水溶液等公知之鹼性顯影液使抗蝕劑中之未曝光部溶出，於電鍍銅層上形成抗蝕圖案。然後，針對上述獲得之形成有抗蝕圖案之本比較例之FCCL，藉由包含氯化鐵之公知之蝕刻處理形成導體之配線。然後，針對形成有電鍍銅之本實施例之FCCL，使用公知之胺系剝離液對上述抗蝕圖案進行噴霧處理60秒，藉此去除該抗蝕圖案。藉由以上獲得比較例2之可撓性電路基板（FPC）。將所獲得之FPC中之金屬配線之參數示於表3。又，將所獲得之可撓性電路基板之一部分（金屬配線之一例）示於圖8（a）。

＜比較例3＞除了使用液晶聚合物膜50 μm、壓延銅箔18 μm作為覆銅積層板、將電鍍銅後之金屬配線之厚度（配線高度Hw）設為29.2 μm以外，與比較例2同樣地進行。將結果示於表3。又，將所獲得之可撓性電路基板之一部分（金屬配線之一例）示於圖8（b）。

＜比較例4＞準備市售之智慧型手機，將其分解而取出所搭載之可撓性電路基板。該可撓性電路基板係對基材樹脂使用了液晶聚合物，具有5層積層構造。與實施例17同樣地調查該可撓性印刷基板之金屬配線之參數。將結果示於表3。

＜比較例5＞與實施例17同樣地調查比較例4中所獲得之可撓性印刷基板、另一部位之金屬配線之參數。將結果示於表3。

[表1]

	基材	第1表面改質	第2表面改質	觸媒吸附＆還原	無電解鍍覆	加熱（退火）處理	電鍍
膜種類	相對介電常數	介電損耗因數	莫耳比率（-NH ₂/-OH）	溫度（℃）	ESCA （COOH基）	TOF-SIMS （質量數121之峰強度）	種類	活化	鍍覆種類	Ni含有率（wt%）	厚度（μm）	浴溫（℃）	pH	微晶之加權平均尺寸（nm）	溫度（℃）	時間（分鐘）	氣體環境	鍍覆種類	厚度（μm）	浴溫（℃）	pH	電流密度（A/dm ²）	微晶之加權平均尺寸（nm）
實施例1	低介電膜（液晶聚合物）	3.3 @10 GHz	0.002 @10 GHz	2.29	40	有	1000	有	PdCl ₂	DMAB	Cu-Ni	1.18	0.2	32	9.0	33.4	290	10	非活性氣體（N ₂）	Cu	18	20～25	＜1	2～3	53.0
實施例2	0.2	34.7	280	10	44.4
實施例3	0.2	30.9	270	10	50.7
實施例4	0.1～0.3	33.6	260	10	50.5
實施例5	0.2	26.2	250	10	44.7
實施例6	0.2	31.5	30	40.7
實施例7	0.2	28.5	60	49.1
實施例8	0.2	29.6	120	51.0
實施例9	0.2	31.0	180	48.3
實施例10	0.1～0.3	28.9	220	10	46.4
實施例11	0.2	29.2	60	44.9
實施例12	0.2	28.5	180	48.0
實施例13	0.2	36.3	200	10	大氣中	-
實施例22	0.3	59.9	250	30	非活性氣體（N ₂）	71.8
實施例23	0.3	62.4	250	30	75.0
實施例14	MPI	3.4 @10 GHz	0.0035 @10 GHz	0.19	40	-	0.3	12.5	27.7	150	60	大氣中	43.9
實施例15	2.29	-	無	-	-	0.3	9.0	28.3	220	30	非活性氣體（N ₂）	43.8
實施例16	-	0.3	29.0	300	60	45.6
實施例24	-	有	0.1	32.5	250	30	47.3
實施例25	-	0.1	34.3	250	30	48.1
比較例1	低介電膜（液晶聚合物）	3.3 @10 GHz	0.002 @10 GHz	2.29	40	有	1000	有	PdCl ₂	DMAB	0.2	12.5	20.3	無	43.9
比較例2	低介電膜（液晶聚合物）	3.3 @10 GHz	0.002 @10 GHz		12	-
比較例3	低介電膜（液晶聚合物）	3.3 @10 GHz	0.002 @10 GHz	12	-
比較例4	低介電膜（液晶聚合物）	3.3 @10 GHz	0.002 @10 GHz	-	-	-	-	-
比較例5	低介電膜（液晶聚合物）	3.3 @10 GHz	0.002 @10 GHz	-	-	-	-	-

[表2]

	鍍層剝離後膜改質面之接觸角	鍍層剝離後Ra（μm）	電鍍之微晶尺寸/無電解鍍覆之微晶尺寸	剝離強度	外觀檢查	體積電阻率（μΩ・cm）	綜合評價
鍍層之膠帶剝離強度	剝離後之剝離強度（N/cm）
無電解鍍覆	電鍍
實施例1	26º	0.046	1.59	〇	9.6	良好	2.32	2.28	〇
實施例2	1.28	〇	8.8	良好	2.23	2.02	〇
實施例3	1.64	〇	7.9	良好	2.74	2.31	〇
實施例4	1.50	〇	7.9（鍍覆厚度：0.1 μm）	良好	2.36	2.26	〇
〇	7.6（鍍覆厚度：0.2 μm）	良好	〇
〇	8.2（鍍覆厚度：0.3 μm）	良好	〇
實施例5	1.71	〇	6.2	良好	4.28	2.35	〇
實施例6	1.29	〇	6.5	良好	3.97	2.33	〇
實施例7	1.72	〇	7.5	良好	4.02	2.63	〇
實施例8	1.72	〇	7.2	良好	3.79	2.3	〇
實施例9	1.56	〇	7.6	良好	3.28	2.11	〇
實施例10	1.61	〇	7.1（鍍覆厚度：0.1 μm）	良好	4.32	2.66	〇
〇	6.7（鍍覆厚度：0.2 μm）	良好	〇
〇	7.0（鍍覆厚度：0.3 μm）	良好	〇
實施例11	1.54	〇	7.6	良好	3.92	1.93	〇
實施例12	1.68	〇	7.2	良好	4.29	2.46	〇
實施例13	-	〇	5.4	良好	-	2.38	〇
實施例22	1.20	〇	7.1	良好	2.10	2.22	〇
實施例23	1.20	〇	7.2	良好	1.90	2.13	〇
實施例14	41º	0.004	1.58	〇	4.8	良好	6.89	2.34	〇
實施例15	1.55	〇	7.3	良好	5.80	2.33	〇
實施例16	1.57	〇	8.2	良好	4.90	2.3	〇
實施例24	1.45	〇	7.4	良好	3.86	2.25	〇
實施例25	1.40	〇	6.9	良好	3.91	2.18	〇
比較例1	26º	0.046	2.16	×	0.2	良好	6.89	2.28	×

[表3]

	FCCL中之基材樹脂	FPC 製法	金屬配線之參數
高度Hw （μm）	底邊寬度Lb （μm）	上表面寬度Lt （μm）	Lb－Lt （μm）	矩形度A （H/（Lb－Lt））	配線間距離S（μm）	導體配線密度WD （S/A）（μm）
實施例17	液晶聚合物（實施例9）	SAP	27.2	50.0	46.3	3.7	7.4	40.7	5.5
實施例18	SAP	25.6	27.0	22.6	4.4	5.8	22.2	3.8
實施例19	液晶聚合物（實施例6）	SAP	16.0	24.9	22.5	2.4	6.7	31.6	4.7
實施例20	SAP	15.9	20.8	17.7	3.1	5.1	29.7	5.8
實施例21	SAP	16.0	15.8	12.9	2.9	5.5	29.9	5.4
實施例26	MPI （實施例24）	SAP	17.4	24.1	22.0	2.1	8.3	25.9	3.1
比較例2	低介電膜（液晶聚合物）	減除	30.0	96.9	76.8	20.1	1.5	60.2	40.3
比較例3	低介電膜（液晶聚合物）	減除	29.2	87.3	79.0	8.3	3.5	79.0	22.5
比較例4	低介電膜（液晶聚合物）	減除	16.9	50.0	43.8	6.2	2.7	46.0	16.9
比較例5	低介電膜（液晶聚合物）	減除	12.3	51.5	45.3	6.2	2.0	46.0	23.2

[產業上之可利用性]

本發明之鍍銅積層體既能抑制傳輸損耗，又能實現較高之密接性與良好之體積電阻率。由此可知，根據本發明之鍍銅積層體，適宜應用於需要多層構造之細微配線之配線板等。

1:樹脂膜 2:無電解鍍銅層 3:電鍍銅層 10:鍍銅積層體

[圖1]係表示本實施形態之鍍銅積層體10之示意剖視圖。 [圖2]係表示本實施形態之鍍銅積層體10中樹脂膜1與無電解鍍銅層之界面之狀態的示意圖。 [圖3]係表示本實施形態之鍍銅積層體10中通孔H之示意圖。 [圖4]係表示本實施形態之鍍銅積層體20之示意剖視圖。 [圖5]係表示本實施形態之鍍銅積層體10、鍍銅積層體20及可撓性電路基板之製造方法之流程圖。 [圖6]係分別表示藉由鍍銅積層體10而具有形成於樹脂膜1上之金屬配線之可撓性電路基板100及積層而成之可撓性電路基板200的示意圖。 [圖7]係表示作為一例於實施例中獲得之可撓性電路基板之一部分（金屬配線之一例）之影像。 [圖8]係表示作為一例於比較例中獲得之可撓性電路基板之一部分（金屬配線之一例）之影像。 [圖9]係表示作為一例於實施例中獲得之4層可撓性電路基板之一部分（金屬配線之一例）之影像。

1:樹脂膜

2:無電解鍍銅層

10:鍍銅積層體

Claims

一種鍍銅積層體，其特徵在於包含：低介電樹脂膜，其頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下；及無電解鍍銅層，其積層於上述低介電樹脂膜之至少一面；而且上述無電解鍍銅層中之微晶之加權平均尺寸為25～300 nm，且上述樹脂膜與上述無電解鍍銅層之密接強度為4.2 N/cm以上。
如請求項1之鍍銅積層體，其中，上述無電解鍍銅層之體積電阻率為7.0 μΩ・cm以下。
如請求項1或2之鍍銅積層體，其進而具備積層於上述無電解鍍銅層之上的電鍍銅層，且上述電鍍銅層中之微晶之加權平均尺寸為40～300 nm。
如請求項1至3中任一項之鍍銅積層體，其進而於上述無電解鍍銅層之上具備電鍍銅層，且將上述無電解鍍銅層中之微晶之加權平均尺寸設為第1微晶，將上述電鍍銅層中之微晶之加權平均尺寸設為第2微晶，上述第2微晶相對於上述第1微晶之比率（第2微晶/第1微晶）為2.0以下。
一種鍍銅積層體，其特徵在於包含：低介電樹脂膜，其頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下；及無電解鍍銅層，其積層於上述低介電樹脂膜之至少一面；而且於上述無電解鍍銅層之上具備電鍍銅層，上述電鍍銅層中之微晶之加權平均尺寸為40～300 nm，將上述無電解鍍銅層中之微晶之加權平均尺寸設為第1微晶，將上述電鍍銅層中之微晶之加權平均尺寸設為第2微晶，上述第2微晶相對於上述第1微晶之比率（第2微晶/第1微晶）為2.0以下，且上述樹脂膜與上述無電解鍍銅層之密接強度為4.2 N/cm以上。
如請求項5之鍍銅積層體，其中，上述無電解鍍銅層中之微晶之加權平均尺寸為25～300 nm。
如請求項3至6中任一項之鍍銅積層體，其中，上述電鍍銅層之體積電阻率為5.0 μΩ・cm以下。
如請求項1至7中任一項之鍍銅積層體，其中，上述低介電樹脂膜為聚醯亞胺、改質聚醯亞胺、液晶聚合物、氟系樹脂中之任一種或其等之混合物。
如請求項1至8中任一項之鍍銅積層體，其中，上述低介電樹脂膜中與上述無電解鍍銅層相接之鍍層側界面處之平均表面粗糙度Ra為1～150 nm，上述樹脂膜之鍍層側界面處之利用飛行時間型質譜法（TOF-SIMS）所得之質量121的強度為800以上，且上述樹脂膜之鍍層側界面被賦予有羥基及/或羧基。
一種鍍銅積層體之製造方法，其係於頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下之低介電樹脂膜上形成無電解鍍銅層而製造之鍍銅積層體之製造方法，其特徵在於包括：無電解鍍銅步驟，其於上述低介電樹脂膜之表面形成無電解鍍銅層；及加熱步驟，其以上述無電解鍍銅層中之微晶之加權平均尺寸成為25～300 nm之方式對形成有上述無電解鍍銅層的上述鍍銅積層體進行加熱。
如請求項10之鍍銅積層體之製造方法，其中，於上述加熱步驟中，在（i）大氣中以150～200℃加熱10～180分鐘、及（ii）非活性氣體中以150～350℃加熱5～180分鐘之任一加熱條件，對上述鍍銅積層體進行加熱。
如請求項10或11之鍍銅積層體之製造方法，其中，上述加熱步驟於上述無電解鍍銅層上之抗蝕劑圖案化步驟之前進行。
如請求項10至12中任一項之鍍銅積層體之製造方法，其於上述無電解鍍銅步驟之前進而包括：第1表面改質步驟，其對上述低介電樹脂膜之表面賦予羧基及/或羥基；第2表面改質步驟，其以濕式方式對被賦予有上述羧基及/或羥基之上述表面賦予電荷；及觸媒吸附步驟，其使觸媒吸附於被賦予有上述電荷之上述表面；且於吸附有上述觸媒之上述表面形成上述無電解鍍銅層。
一種可撓性電路基板，其形成有利用請求項1至9中任一項之鍍銅積層體而獲得之電路。
一種可撓性電路基板之製造方法，其係製造使用低介電樹脂膜之可撓性電路基板之方法，其特徵在於包括：無電解鍍銅步驟，其於頻率10 GHz時之相對介電常數為3.5以下且介電損耗因數為0.008以下之上述低介電樹脂膜上形成無電解鍍銅層；抗蝕劑圖案化步驟，其於上述無電解鍍銅層上塗佈抗蝕劑進行圖案化；電鍍銅步驟，其於上述經圖案化之抗蝕劑間形成電鍍銅層；及加熱步驟，其於上述抗蝕劑圖案化步驟之前，以上述無電解鍍銅層中之微晶之加權平均尺寸成為25～300 nm之方式對形成有該無電解鍍銅層之上述鍍銅積層體進行加熱。
一種可撓性電路基板，其係於低介電樹脂膜上形成有金屬配線者，其特徵在於：包含由上述金屬配線構成之導體，關於上述金屬配線，將其自上述低介電樹脂膜起之配線高度設為Hw，將與上述低介電膜相接之底邊之寬度設為Lb，將上表面之寬度設為Lt，將與上述低介電樹脂膜上相鄰之其他金屬配線之配線間距離設為S時，由上述配線高度除以上述底邊寬度與上述上表面寬度之差而得之值（Hw/（Lb－Lt））所界定之上述金屬配線的導體形狀之矩形度A為2.5以上， S為60 μm以下，且由上述配線間距離除以上述導體形狀之矩形度而得之值（S/A）所界定之導體配線密度WD為10.0以下。
如請求項14之可撓性電路基板，其具有：利用上述鍍銅積層體而獲得之形成於上述低介電樹脂膜上之金屬配線之上述電路，且於上述金屬配線之至少一部分，將自上述低介電樹脂膜起之配線高度設為Hw，將與上述低介電膜相接之底邊之寬度設為Lb，將上表面之寬度設為Lt，將與上述低介電樹脂膜上相鄰之其他金屬配線之配線間距離設為S時，由上述配線高度除以上述底邊寬度與上述上表面寬度之差而得之值（Hw/（Lb－Lt））所界定之上述金屬配線的導體形狀之矩形度A為2.5以上， S為60 μm以下，且由上述配線間距離除以上述導體形狀之矩形度而得之值（S/A）所界定之導體配線密度WD為10.0以下。
如請求項16或17之可撓性電路基板，其具有：包含上述金屬配線之導體層且積層至少4層以上而構成，整體厚度除以上述導體層之層數而得之平均厚度為50 μm以下。