KR20230049079A - 동장 적층체 및 그 제조 방법 - Google Patents

동장 적층체 및 그 제조 방법 Download PDF

Info

Publication number
KR20230049079A
KR20230049079A KR1020237001502A KR20237001502A KR20230049079A KR 20230049079 A KR20230049079 A KR 20230049079A KR 1020237001502 A KR1020237001502 A KR 1020237001502A KR 20237001502 A KR20237001502 A KR 20237001502A KR 20230049079 A KR20230049079 A KR 20230049079A
Authority
KR
South Korea
Prior art keywords
plating layer
copper plating
resin film
electroless copper
clad laminate
Prior art date
Application number
KR1020237001502A
Other languages
English (en)
Inventor
노부아키 무카이
타카히로 요시다
요우헤이 요시마츠
Original Assignee
도요 고한 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요 고한 가부시키가이샤 filed Critical 도요 고한 가부시키가이샤
Publication of KR20230049079A publication Critical patent/KR20230049079A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28Sensitising or activating
    • C23C18/30Activating or accelerating or sensitising with palladium or other noble metal
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/38Coating with copper
    • C23C18/40Coating with copper using reducing agents
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54Electroplating of non-metallic surfaces
    • C25D5/56Electroplating of non-metallic surfaces of plastics
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0344Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(과제) 플렉시블 회로기판에 적용한 경우의 전송 손실을 억제하면서, 저유전 수지 필름과 동 도금층의 높은 밀착력과 양호한 체적저항률을 실현 가능한 동장 적층체 및 그 제조 방법을 제공한다.
(해결수단) 본 발명의 동장 적층체는 주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한 유전 정접이 0.008 이하인 저유전 수지 필름과, 상기 저유전 수지 필름의 적어도 한쪽의 면에 적층된 무전해 동 도금층을 포함하고, 상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm이며, 또한, 상기 수지 필름과 상기 무전해 동 도금층의 밀착 강도가 4.2N/cm 이상인 것을 특징으로 한다.

Description

동장 적층체 및 그 제조 방법
본 발명은 통신기기 등에 탑재되는 플렉시블 회로기판용의 동장 적층체 및 그 제조 방법, 및 그 동장 적층체에 의한 플렉시블 회로기판에 관한 것이다.
최근에 있어서의 전자기기의 소형화·고성능화는 놀랍게, 예를 들면 휴대전화나 무선 LAN 등 전파를 사용한 통신기기의 발달이 크게 기여하고 있다.
특히 오늘날에는 IoT에 의한 빅데이터로 대표되는 정보의 대용량화에 따라 전자기기간에 있어서의 통신 신호의 고주파화가 진행되고 있고, 이러한 통신기기에 탑재되는 회로기판에는 고주파영역에 있어서의 전송 손실(유전 손실)이 낮은 재료가 요구된다.
여기에서, 이 회로기판에 발생하는 유전 손실은 「신호의 주파수」, 「기판재료의 유전율의 평방근」 및 「유전 정접」으로 구성된 3요소의 곱에 비례하는 것이 알려져 있다. 그 때문에, 상기한 뛰어난 유전특성을 얻기 위해서는 필연적으로 유전율과 유전 정접이 모두 될 수 있는 한 낮은 재료가 요구된다.
이러한 회로기판에 있어서는 일반적으로 동 등의 금속에 의해 회로가 형성된다. 이 회로기판에 있어서의 동층은 예를 들면 특허문헌 1에 나타내어지는 라미네이트법이나, 특허문헌 2에 나타내어지는 캐스트법, 혹은 특허문헌 3에 나타내어지는 도금법 등에 의해 형성되어 있다.
일본 특허 제6202905호 일본 특허 제5186266호 일본 특허공개 2002-256443호 공보
상술한 대로 최근에는 고주파 통신에 있어서의 전송 손실을 억제하는 것이 중요한 개발요소로 되고 있고, 저전송 손실을 갖는 수지 필름(이하, 「저유전 필름」 또는 「저유전 수지 필름」이라고도 칭한다)이 플렉시블 회로기판의 기재로서 사용되고 있다.
이러한 플렉시블 회로기판(이하, 「FPC」라고도 칭한다)은 예를 들면 스퍼터법이나 도금법 등에 의해, 저유전 필름 상에 동 등의 도전성 피막이 형성된다. 이 중 스퍼터법에 의해 FPC를 제조하는 경우에는 제조 공정이 번잡해지는 결과, 그 생산성이나 비용면에서 많은 과제가 남아 버린다.
이것에 대해서 특허문헌 3에 나타내어지는 도금법에 의하면, 고유전율의 수지 필름에 대해서는 동층과의 사이에서 비교적 양호한 밀착력을 확보할 수 있다. 한편 특허문헌 3과 같이 도전성 피막으로서 동 도금이 실시될 경우, 후단의 전기 도금을 행하기 위한 도금 시드층을 형성하기 위해서 전해 동 도금전에 무전해 동 도금이 사용된다. 상술한 바와 같이 최근의 FPC에는 뛰어난 도전특성이 필요로 되고 있지만, 이들 전해 동 도금층과 무전해 동 도금층의 관계에 착안한 예는 없어 개선의 여지는 크다고 할 수 있다.
또한, FPC의 제법으로서는 서브 트랙티브법 대신에 세미 애디티브(SAP, MSAP) 등이 주목받고 있지만, 현상황의 도금 방법에서는 레지스트 제거 프로세스에 과제가 있고, 이러한 새제법에 대해서도 실제로 적용이 가능한 도전성 피막의 형성 방법이 희구되고 있다.
본 발명은 상기한 과제를 일례로서 해결하는 것을 목적으로 하고 있고, 플렉시블 회로기판에 적용한 경우의 전송 손실을 억제하면서, 저유전 수지 필름과 동 도금층의 높은 밀착력을 실현 가능한 동장 적층체 및 그 제조 방법을 제공하는 것을 목적으로 한다. 또한, 플렉시블 회로기판의 고밀도화 등에 대응하기 위해서, 고밀도화된 플렉시블 회로기판 등을 제공하는 것을 목적으로 한다.
상기한 과제를 해결하기 위해서, 본 발명의 일실시형태에 있어서의 동장 적층체는 (1)주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한 유전 정접이 0.008 이하인 저유전 수지 필름과, 상기 저유전 수지 필름의 적어도 한쪽의 면에 적층된 무전해 동 도금층을 포함하고, 상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm이며, 또한, 상기 수지 필름과 상기 무전해 동 도금층의 밀착 강도가 4.2N/cm 이상인 것을 특징으로 한다.
또한 상기한 (1)에 기재된 동장 적층체에 있어서는 (2)상기 무전해 동 도금층에 있어서의 체적저항률이 7.0μΩ·cm 이하인 것이 바람직하다.
또 상기한 (1) 또는 (2)에 기재된 동장 적층체에 있어서는 (3)상기 무전해 동 도금층 상에 적층된 전해 동 도금층을 더 구비하고, 상기 전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 40∼300nm인 것이 바람직하다.
또 상기한 (1)∼(3) 중 어느 하나에 기재된 동장 적층체에 있어서는 (4) 상기 무전해 동 도금층 상에 전해 동 도금층을 더 구비하고, 상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈를 제 1 결정자로 하고, 상기 전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈를 제 2 결정자로 하고, 상기 제 2 결정자에 대한 상기 제 1 결정자의 비율(제 2 결정자/제 1 결정자)이 2.0 이하인 것이 바람직하다.
또한, 상기한 과제를 해결하기 위해서, 본 발명의 일실시형태에 있어서의 동장 적층체는 (5)주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한 유전 정접이 0.008 이하인 저유전 수지 필름과, 상기 저유전 수지 필름의 적어도 한쪽의 면에 적층된 무전해 동 도금층을 포함하고, 상기 무전해 동 도금층 상에 전해 동 도금층을 구비하고, 상기 전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 40∼300nm이며, 상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈를 제 1 결정자로 하고, 상기 전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈를 제 2 결정자로 하고, 상기 제 2 결정자에 대한 상기 제 1 결정자의 비율(제 2 결정자/제 1 결정자)이 2.0 이하이며, 또한, 상기 수지 필름과 상기 무전해 동 도금층의 밀착 강도가 4.2N/cm 이상인 것을 특징으로 한다.
또한, 상기한 (5)에 기재된 동장 적층체에 있어서는 (6) 상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm인 것이 바람직하다.
또 상기한 (3)∼(6) 중 어느 하나에 기재된 동장 적층체에 있어서는 (7) 상기 무전해 동 도금층 및 상기 전해 동 도금층에 있어서의 체적저항률이 5.0μΩ·cm 이하인 것이 바람직하다.
또 상기한 (1)∼(7) 중 어느 하나에 기재된 동장 적층체에 있어서는 (8) 상기 저유전 수지 필름이 폴리이미드, 변성 폴리이미드, 액정 폴리머, 불소계 수지 중 어느 하나, 혹은 그 혼성물인 것이 바람직하다.
또 상기한 (1)∼(8) 중 어느 하나에 기재된 동장 적층체에 있어서는 (9) 상기 저유전 수지 필름 중 상기 무전해 동 도금층과 접하는 도금층측 계면에 있어서의 평균 표면 거칠기(Ra)가 1∼150nm이며, 상기 수지 필름의 도금층측 계면에 있어서의 비행시간형 질량분석법(TOF-SIMS)에 의한 질량 121의 강도가 800 이상이며, 또한, 상기 수지 필름의 도금층측 계면은 수산기 및/또는 카르복실기가 부여되어 있는 것이 바람직하다.
또한 상기한 과제를 해결하기 위해서, 본 발명의 일실시형태에 있어서의 동장 적층체의 제조 방법은 (10)주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한, 유전 정접이 0.008 이하인 저유전 수지 필름에 무전해 동 도금층을 형성해서 제조되는 동장 적층체의 제조 방법으로서, 상기 저유전 수지 필름의 표면에 대해서 무전해 동 도금층을 형성하는 무전해 동 도금 공정과, 상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm가 되도록 상기 무전해 동 도금층이 형성된 상기 동장 적층체를 가열하는 가열 공정을 포함하는 것을 특징으로 한다.
또한 상기한 (10)에 기재된 동장 적층체의 제조 방법에 있어서는 (11) 상기 가열 공정에서는 (i)대기중에 있어서는 150∼200℃에서 10∼180분, 및 (ii)불활성 가스중에 있어서는 150∼350℃에서 5∼180분 중 어느 하나의 가열 조건으로 상기 동장 적층체가 가열되는 것이 바람직하다.
또한, 상기한 (10) 또는 (11)에 기재된 동장 적층체의 제조 방법에 있어서는 (12) 상기 무전해 동 도금층 상에 전해 동 도금층을 형성하는 전해 동 도금 공정을 더 갖고, 상기 가열 공정은 상기 무전해 동 도금층 상에의 레지스트 패터닝 공정보다 전에 행해지는 것이 바람직하다.
또한, 상기한 (10)∼(12) 중 어느 하나에 기재된 동장 적층체의 제조 방법에 있어서는 (13) 상기 무전해 동 도금 공정보다 전에, 상기 저유전 수지 필름의 표면에 카르복실기 및/또는 수산기를 부여하는 제 1 표면 개질 공정과, 상기 카르복실기 및/또는 수산기가 부여된 상기 표면에 대해서 습식방식에 의해 전하를 부여하는 제 2 표면 개질 공정과, 상기 전하가 부여된 상기 표면에 촉매를 흡착시키는 촉매 흡착 공정을 더 갖고, 상기 촉매가 흡착된 상기 표면에 대해서 상기 무전해 동 도금층이 형성되는 것이 바람직하다.
또한 상기한 과제를 해결하기 위해서, 본 발명의 일실시형태에 있어서의 플렉시블 회로기판은 (14) 상기한 (1)∼(9) 중 어느 하나에 기재된 동장 적층체에 의한 회로가 형성되어 있는 것을 특징으로 한다.
또한, 상기한 과제를 해결하기 위해서, 본 발명의 일실시형태에 있어서의 저유전 수지 필름을 사용한 플렉시블 회로기판의 제조 방법은 (15)주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한, 유전 정접이 0.008 이하인 상기 저유전 수지 필름에 무전해 동 도금층을 형성하는 무전해 동 도금 공정과, 상기 무전해 동 도금층 상에 레지스트를 도포해서 패터닝하는 레지스트 패터닝 공정과, 상기 패터닝된 레지스트간에 전해 동 도금층을 형성하는 전해 동 도금 공정과, 상기 레지스트 패터닝 공정보다 전에, 상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm가 되도록 상기 무전해 동 도금층이 형성된 상기 동장 적층체를 가열하는 가열 공정을 갖는 것을 특징으로 한다.
또한, 상기한 과제를 해결하기 위해서, 본 발명의 일실시형태에 있어서의 저유전 수지 필름을 사용한 플렉시블 회로기판은 (16)저유전 수지 필름 상에 금속배선이 형성된 플렉시블 회로기판으로서, 상기 금속배선에 있어서의, 상기 저유전 수지 필름으로부터의 배선 높이를 Hw, 상기 저유전 필름과 접하는 저변의 폭을 Lb, 상면의 폭을 Lt, 상기 저유전 수지 필름 상에 있어서 이웃하는 다른 금속배선과의 배선간 거리를 S로 했을 때, 상기 배선 높이를 상기 저변의 폭과 상기 상면의 폭의 차로 나눈 값(Hw/(Lb-Lt))으로 규정되는 상기 금속배선에 있어서의 도체형상의 직사각형도(A)가 2.5 이상이며, S가 60㎛ 이하이며, 또한, 상기 배선간 거리를 상기 도체형상의 직사각형도로 나눈 값(S/A)으로 규정되는 도체 배선 밀도(WD)가 10.0 이하인 상기 금속배선으로 구성된 도체를 포함하는 것을 특징으로 한다.
또한, 상기한 (14)에 있어서의 플렉시블 회로기판은 (17) 상기 동장 적층체에 의한 상기 저유전 수지 필름 상에 형성된 금속배선의 상기 회로를 갖고, 상기 금속배선의 적어도 일부는 상기 저유전 수지 필름으로부터의 배선 높이를 Hw, 상기 저유전 필름과 접하는 저변의 폭을 Lb, 상면의 폭을 Lt, 상기 저유전 수지 필름 상에 있어서 이웃하는 다른 금속배선과의 배선간 거리를 S로 했을 때, 상기 배선 높이를 상기 저변의 폭과 상기 상면의 폭의 차로 나눈 값(Hw/(Lb-Lt))으로 규정되는 상기 금속배선에 있어서의 도체형상의 직사각형도(A)가 2.5 이상이며, S가 60㎛ 이하이며, 또한, 상기 배선간 거리를 상기 도체형상의 직사각형도로 나눈 값(S/A)으로 규정되는 도체 배선 밀도(WD)가 10.0 이하인 것이 바람직하다.
또한, 상기한 (16) 또는 (17)에 있어서의 플렉시블 회로기판에 있어서는 상기 금속배선을 포함하는 도체층을 갖고 적어도 4층 이상 적층되어서 이루어지고, 전체의 두께를 상기 도체층의 층수로 나눈 평균 두께가 50㎛ 이하인 것이 바람직하다.
본 발명에 의하면, 전송 손실을 억제하면서, 저유전 필름과 무전해 동 도금층의 계면을 과잉으로 조화하지 않고 높은 밀착력을 확보할 수 있으므로, 무전해 동 도금층 상에 레지스트를 형성하는 회로 형성에 사용하는 것이 가능해진다. 또한, 본 발명에 의하면, 양호한 체적저항률을 실현할 수 있다.
도 1은 본 실시형태의 동장 적층체(10)를 나타내는 모식 단면도이다.
도 2는 본 실시형태의 동장 적층체(10)에 있어서, 수지 필름(1)과 무전해 동 도금층의 계면의 상태를 나타내는 모식도이다.
도 3은 본 실시형태의 동장 적층체(10)에 있어서, 스루홀(H)을 나타내는 모식도이다.
도 4는 본 실시형태의 동장 적층체(20)를 나타내는 모식 단면도이다.
도 5는 본 실시형태의 동장 적층체(10), 동장 적층체(20), 및 플렉시블 회로기판의 제조 방법을 나타내는 플로우차트이다.
도 6은 동장 적층체(10)에 의해 수지 필름(1) 상에 형성된 금속배선을 갖는 플렉시블 회로기판(100) 및 적층된 플렉시블 회로기판(200)을 각각 나타내는 모식도이다.
도 7은 일례로서 실시예에서 얻어진 플렉시블 회로기판의 일부(금속배선의 일례)를 나타내는 화상이다.
도 8은 일례로서 비교예에서 얻어진 플렉시블 회로기판의 일부(금속배선의 일례)를 나타내는 화상이다.
도 9는 일례로서 실시예에서 얻어진 4층 플렉시블 회로기판의 일부(금속배선의 일례)를 나타내는 화상이다.
이하, 도 1을 사용해서 본 실시형태의 동장 적층체(10)에 대해서 설명한다.
<동장 적층체>
도 1에 나타낸 바와 같이 본 실시형태에 따른 동장 적층체(10)는 기재가 되는 수지 필름(1)과, 상기 수지 필름(1)의 적어도 한쪽의 면에 적층되어서 이루어지는 무전해 동 도금층(2)을 적어도 갖는다. 또한 도 4를 사용해서 후술하는 바와 같이, 본 발명에 있어서의 동장 적층체는 무전해 동 도금층(2) 상에 전해 동 도금층(3)이 형성되어 있어도 좋다.
본 실시형태에 있어서, 기재가 되는 수지 필름(1)은 고주파역의 전기 특성이 우수한 소위 저유전 수지 필름을 사용하는 것이 바람직하다.
구체적으로 저유전 수지 필름으로서는 보다 유전 손실이 낮은 각각 공지의 액정 폴리머, 불소계 수지, 폴리이미드 수지, 변성 폴리이미드 수지, 에폭시 수지, 폴리테트라플루오로에틸렌 수지, 폴리페닐렌에테르 수지 등의 필름이 바람직하게 사용된다. 이들의 수지는 모노 폴리머이어도 좋고, 코폴리머이어도 좋다. 또한, 수지는 단독으로 사용해도 좋고, 복수 수지를 블렌드해서 혼성물로서 사용해도 좋다.
기재가 되는 수지 필름(1)의 전기 특성으로서는 구체적으로는 주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한 유전 정접이 0.008 이하인 것이 바람직하다.
수지 필름(1)의 두께로서는 특별히 제한은 없지만, 실용상에 있어서는 5㎛∼100㎛인 것이 바람직하다.
이어서, 수지 필름(1)의 적어도 한쪽의 면에 적층되어서 이루어지는 무전해 동 도금층(2)에 대해서 설명한다. 본 실시형태에 있어서의 무전해 동 도금층(2)은 무전해 동 도금에 의해 형성되는 것이 바람직하다. 즉, 수지 필름(1)이 절연성을 갖기 위해서, 무전해 도금에 의해 동 도금층을 형성시킨다. 또한, 이 무전해 동 도금층(2)은 플렉시블 회로기판을 세미 애디티브법(SAP법 또는 MSAP법), 서브 트랙티브법이나, 풀 애디티브법 등에 의해 제조할 때의 시드층이 되는 것이어도 좋다.
본 실시형태에 있어서 무전해 동 도금층(2)은 Cu 단체의 도금이어도 좋고, 동의 양이 소정량 이상 함유되는 동 합금 도금이어도 좋다. 동 합금으로서는 Cu-Ni 합금, Cu-Zn합금, Cu-Sn 합금, 등을 들 수 있다. 본 실시형태에 있어서는 이러한 동 합금 도금도 「동 도금」에 포함되는 것으로 한다.
또한, 무전해 동 도금층(2)이 Cu-Ni 합금으로 형성되어 있는 경우에 있어서, Ni의 함유율로서는 3wt% 이하이며, 바람직하게는 0.01∼3wt%, 보다 바람직하게는 0.01∼1.5wt%, 더욱 바람직하게는 0.01∼0.3wt%인 것이 바람직하다.
무전해 동 도금층(2)을 Cu-Ni 합금으로 한 경우, Cu보다 도금 석출성이 높은 Ni를 함유시킴으로써, 도금층중의 내부응력도 억제되는 점에서 팽창이 억제된다고 생각되므로 바람직하다.
또한 Cu-Ni 합금중의 Ni량이 3wt%를 초과하면, Cu 회로에 자성이 발생하고, 전송 손실이 높아질 가능성이 있음과 아울러, 동 배선 형성시의 에칭성이 번잡해질 우려가 있으므로, Cu-Ni 합금중의 Ni량은 3wt% 이하인 것이 바람직하다. 또한, Cu-Ni 합금중의 Ni량이 0.01wt%를 밑돌면, 도금 석출성이 악화된다.
또한, 무전해 동 도금층(2)중의 Ni의 함유율을 측정하는 방법으로서는 형광 X선 장치(XRF)나 플라즈마 발광 분광 분석 장치(ICP) 등의 공지의 방법을 사용하는 것이 가능하다.
본 실시형태에 있어서, 무전해 동 도금층(2)을 형성시키기 위한 무전해 동 도금의 방법으로서는 소정의 두께를 갖는 무전해 동 도금층(2)을 형성할 수 있는 한에 있어서 공지의 방법을 사용해도 좋다. 또한 무전해 동 도금의 방법에 대해서는 상세하게는 후술하는 제조 방법의 항목에 대해서 설명한다.
또한 본 실시형태에 있어서, 무전해 동 도금층(2)의 두께로서는 0.1㎛∼1.0㎛의 범위인 것이 제조상의 효율이나 비용의 관점에서는 바람직하다.
무전해 동 도금층(2)의 두께가 0.1㎛ 미만인 경우에는 플렉시블 회로기판을 세미 애디티브법에 의해 제조할 때의 시드층으로서의 기능을 발휘할 수 없을 가능성이 있으므로 바람직하지 못하다. 한편, 무전해 동 도금층(2)의 두께가 1.0㎛를 초과하는 경우에는 플렉시블 회로기판을 제조할 때에, 미세한 회로 패턴의 형성 등이 곤란해질 가능성이 있으므로 바람직하지 못하다.
또한, 상기 무전해 동 도금층(2)의 두께로서는 0.1㎛∼0.8㎛인 것이 더욱 바람직하다. 특히 SAP법에서의 회로 형성에 있어서, 에칭 시간이 짧은 쪽(두께가 얇은 쪽)이 미세하고 또한, 회로의 단면 방향으로의 임피던스의 불균일이 작은 패턴의 형성이 가능해지기 때문이다.
본 실시형태의 동장 적층체(10)에 있어서, 상기한 수지 필름(1)의 무전해 동 도금층(2)과 접하는 도금층측 계면에 있어서의 평균 표면 거칠기(Ra)는 1∼150nm이며, 적합하게는 20∼150nm인 것을 특징으로 한다. 특히 수지 필름(1)이 액정 폴리머인 경우에 있어서는 무전해 동 도금층(2)과 접하는 도금층측 계면에 있어서의 평균 표면 거칠기(Ra)는 20∼150nm인 것이 바람직하다. 또한, 특히 수지 필름(1)이 변성 폴리이미드(MPI)인 경우에 있어서는 무전해 동 도금층(2)과 접하는 도금층측 계면에 있어서의 평균 표면 거칠기(Ra)는 1∼150nm인 것이 바람직하고, 보다 바람직하게는 1∼50nm가 바람직하다.
이 이유로서는 이하와 같다.
즉, 본 실시형태의 동장 적층체에 있어서는 상술한 바와 같이 고주파 대응의 회로기판에 적합하게 적용 가능하게 하기 위해서, GHz대 이상의 고주파에 있어서의 전송 특성이 높은 것이 요구된다.
일반적으로, 전송 신호는 표피효과에 의해 고주파가 될수록 도체표면을 전파하게 되고, 도체표면의 거칠기가 클수록 전송 손실이 증대하는 것이 알려져 있다. 그 때문에 본 실시형태에 있어서, 표피효과에 의한 전송 손실의 영향을 작게 하기 위해서는 배선 도체를 형성하는 무전해 동 도금층(2)의, 수지 필름(1)과의 계면에 있어서의 평균 표면 거칠기(Ra)를 저감하는 것이 바람직하다.
한편, 무전해 동 도금층(2)과, 수지 필름(1) 사이에서, 계면의 조화에 의해 앵커 효과를 얻는 것은 금속과 수지의 밀착성을 확보하기 위해서 종래 넓게 행해지고 있다. 이렇게, 본 실시형태의 동장 적층체에서는 무전해 동 도금층(2)과, 수지 필름(1) 사이에 있어서, 거칠기(밀착성)와 전송 손실이 트레이드 오프의 관계이다.
본 발명자들은 상기 양쪽의 특성을 보다 고도인 차원으로 양립시키기 위해서, 예의 검토를 행했다. 그 결과, 본 실시형태에 있어서는 상기한 수지 필름(1)의 무전해 동 도금층(2)과 접하는 도금층측 계면에 있어서의 평균 표면 거칠기(Ra)를 1nm∼150nm로 하는 것이 바람직하다라는 지견에 이른 것이다.
본 발명자들의 계속된 검토의 결과, 평균 표면 거칠기(Ra)가 1nm 미만인 경우에는 무전해 동 도금층(2)과 수지 필름(1) 사이에서 바람직한 밀착성을 얻을 수 없는 것에 귀결했다. 한편, 평균 표면 거칠기(Ra)가 150nm를 초과하는 경우에는 상기한 바와 같이 무전해 동 도금층(2)에 의해 회로기판 상에 배선 도체가 형성된 경우에 있어서, 표피효과에 의한 전송 손실에 의해, 고주파에 있어서의 바람직한 전송 특성을 얻을 수 없을 가능성이 있다. 이러한 배경 하에서, 본 발명에 있어서는 300nm 정도의 조화는 과잉의 조화 처리가 된다고 생각된다.
본 실시형태에 있어서는 상기한 바와 같이 무전해 동 도금층(2)과 수지 필름(1) 사이에서 거칠기 저감(전송 손실의 저감)과 밀착성의 양립을 목적으로 하고 있는 것이다.
무전해 동 도금층(2)과 수지 필름(1) 사이의 구체적인 밀착 강도로서는 4.2N/cm 이상인 것이 실용상에 있어서는 바람직하다. 또한, 상기한 밀착 강도로서, 5.0N/cm 이상인 것이 보다 바람직하고, 6.4N/cm 이상이 더욱 바람직하다.
본 실시형태에 있어서, 무전해 동 도금층(2)과 수지 필름(1) 사이에 있어서 상기한 밀착성을 확보하기 위해서는 또한 이하의 특징을 갖는 것이 바람직하다.
도 2에, 본 실시형태의 동장 적층체(10)에 있어서, 수지 필름(1)과 무전해 동 도금층의 계면의 상태를 모식적으로 나타낸다. 즉, 수지 필름(1)의 무전해 동 도금층(2)측의 계면에는 수산기 및/또는 카르복실기가 부여되는 것이 바람직하다. 이것은 이하의 이유에 의한 것이다.
도 1에 나타내어지는 바와 같이 본 실시형태의 동장 적층체(10)에 있어서, 수지 필름(1)의 적어도 편면에 무전해 도금에 의해 무전해 동 도금층(2)을 형성시킬 때에는 수지 필름(1) 표면 상에 도금 형성의 핵이 되는 금속 팔라듐이 부여되는 것이 일반적으로 알려져 있다. 이 금속 팔라듐은 팔라듐 촉매에 의해 생성된 것을 적용할 수 있다.
본 실시형태에 있어서는 수지 필름(1)의 표면에, 수산기와 카르복실기 중 적어도 한쪽을 부여함으로써, 수지 필름(1) 표면 상에 금속 팔라듐의 흡착을 강고하게 하는 것이 가능해진다. 그 때문에, 수지 필름(1)과 무전해 동 도금층(2)의 밀착성을 향상시키는 것이 가능해진다.
또한, 수지 필름(1)과 무전해 동 도금층(2)의 계면에 있어서의 수산기 및/또는 카르복실기의 존재에 대해서는 공지의 표면 분석 방법에 의해 확인하는 것이 가능하다. 예를 들면, 푸리에 변환 적외 분광 광도계(TF-IR), X선 광전자 분광(ESCA), 비행시간형 2차 이온 질량 분석법(TOF-SIMS), 등의 공지의 분석 방법을 사용하는 것이 가능하다.
특히 본 실시형태에 있어서는 수지 필름(1)과 무전해 동 도금층(2)의 계면에 있어서, 무전해 동 도금층(2)측의 비행시간형 질량분석법(TOF-SIMS)에 의한 분석의 결과, 질량 121에 있어서의 피크 강도가 800(0.12amu bin) 이상인 것이 바람직하다.
즉 본 실시형태에 있어서는 TOF-SIMS에 의해 분석한 결과에 있어서, 질량 121이며 수산기 및/또는 카르복실기를 포함하는 관능기가 수지 필름(1)과 무전해 동 도금층(2)의 계면에 존재하는 것이 바람직하다. 또한, 질량 121의 관능기로서는 하기 구조식 1 또는 구조식 2 중 어느 하나인 것이 바람직하지만, 특히 구조식 1인 것이 바람직하다.
<구조식 1>
Figure pct00001
<구조식 2>
Figure pct00002
또한, 수지 필름(1)과 무전해 동 도금층(2)의 계면에 부여되어 있는 「수산기 및/또는 카르복실기를 포함하는 관능기」로서는 상술한 것에 한정되지 않는다. 또한, 「수산기를 포함하는 관능기」가 부여되어 있으면 「카르복실기를 포함하는 관능기」는 부여되어 있지 않아도 좋다. 또한 그 반대이어도 좋다. 또한 「수산기를 포함하는 관능기」와 「카르복실기를 포함하는 관능기」의 양쪽이 부여되어 있어도 좋다.
특히 본 실시형태에 있어서는 수지 필름(1)과 무전해 동 도금층(2)의 계면에는 「수산기를 포함하는 관능기」가 「카르복실기를 포함하는 관능기」보다 많이 부여되어 있는 것이 바람직하다. 혹은 「수산기를 포함하는 관능기」가 부여되어 있고 「카르복실기를 포함하는 관능기」는 부여되어 있지 않은 상태인 것이 바람직하다.
본 실시형태의 동장 적층체는 동장 적층체(20)로서 도 4에 나타낸 바와 같이 상기한 무전해 동 도금층(2) 상에, 또한 전해 동 도금층(3)이 형성되어 있어도 좋다. 즉, 플렉시블 회로기판을 세미 애디티브법에 의해 제조할 때에는 무전해 동 도금층(2)을 시드층으로서, 레지스트 패턴을 형성한 후에 또한 전해 동 도금층(3)을 형성시키는 것이 가능하다.
또한, 본 실시형태의 동장 적층체를 사용해서 플렉시블 회로기판을 형성하는 방법으로서는 상기한 세미 애디티브법에 한정되지 않고, 풀 애디티브법이나 서브 트랙티브법 등의 다른 공지의 방법이 적용 가능하다.
또한, 본 실시형태의 동장 적층체에 있어서는 수지 필름의 양면에 무전해 동 도금층이 형성된 후에, 도 3에 나타낸 바와 같이 스루홀(H)이 형성되어 있는 것이 바람직하다. 즉, 수지 필름(1)이 그 단면에 있어서 관통 구멍을 가짐과 아울러, 무전해 동 도금층(2)의 적어도 일부가 그 관통 구멍의 내면을 피복하도록 상기 스루홀(H)이 형성되어 있는 것이 바람직하다. 이러한 스루홀(H)을 형성하는 것이 본 실시형태의 동장 적층체를 플렉시블 회로기판 용도로서 사용하는 경우에는 바람직하다.
또한, 스루홀(H)의 위치나 크기 등은 제조하는 플렉시블 회로기판에 의해 적당히 결정 가능하기 때문에, 상세한 설명은 생략한다.
본 실시형태에 있어서의 동장 적층체는 상기한 바와 같이 수지 필름(1)과 무전해 동 도금층(2)을 포함해서 이루어지는 것이지만, 예를 들면 상기한 전해 동 도금층(3)의 형성까지 시간이 비는 등의 경우에는 또한 무전해 동 도금층(2)의 표면(수지 필름(1)과는 반대측)에, 무전해 동 도금층(2)의 산화를 방지하기 위한 공지의 보호층(도시하지 않음)이 형성되어 있어도 좋다. 또한, 무전해 동 도금층(2)의 보호층으로서는 예를 들면 산화의 억제를 목적으로 한 것으로, 공지의 방법에 의해 방청 처리를 행하는 것에 의해 형성된다.
[무전해 동 도금층(2)중의 결정자 사이즈]
본 실시형태의 동장 적층체에 있어서의 무전해 동 도금층(2)에 있어서, 결정자(이하, 「제 1 결정자」라고도 칭한다)의 가중 평균 사이즈가 25∼300nm인 것을 특징으로 한다. 또한, 「결정자」란 결정립에 있어서 단결정이라고 간주할 수 있는 최대의 집합을 말한다. 이 때 무전해 동 도금층(2)에 있어서의 체적저항률이 7.0μΩ·cm 이하인 것이 바람직하다.
무전해 동 도금층(2)에 있어서의 결정자의 가중 평균 사이즈를 상기의 범위내로 제어하는 방법으로서는 수지 필름(1) 상에 형성된 무전해 동 도금층(2)에 대해서 소정의 조건 하에서 가열(소둔) 처리를 행하는 방법 등을 들 수 있다. 또한 무전해 동 도금층(2)에 대한 가열(소둔) 처리는 무전해 동 도금층(2)이 형성된 후, 하기의 레지스트 패터닝이 형성되기 전에 행해지는 점에도 특징이 있다. 또한, 가열(소둔) 처리의 구체적인 방법에 대해서는 후술한다.
이하에, 본 실시형태에 있어서 무전해 동 도금층(2)중의 결정자의 가중 평균 사이즈를 25∼300nm로 하는 이유를 상술한다.
즉, 상기한 SAP법에 의해 FPC를 제조하는 경우에는 레지스트 패터닝(레지스트의 형성(도포 또는 첩합)·노광·패터닝), 전해 동 도금, 패터닝된 레지스트의 제거, 무전해 동 도금층의 에칭에 의해 목적의 회로가 형성된다. 여기에서, 회로 패턴을 구성하는 L/S(라인&스페이스)는 성능 향상을 목적으로서 협피치화되는 것이 상정되고, 이 회로 패턴을 어떻게 정밀하게 형성할지가 중요하게 된다.
그리고 현상황의 SAP법에 있어서는 시드 도금층으로서의 무전해 동 도금층(2)이 형성된 후에, 상기 무전해 동 도금층(2) 상에서 레지스트에 의해 상기 회로 패턴을 규정한 후에 전해 동 도금층이 형성되어 있다. 이 때, 무전해 동 도금층의 내부응력을 해방할 목적 등으로 전해 동 도금층에 대해서 가열(소둔) 처리를 행해 버리면, 이 열 처리에 의해 레지스트가 경화해 버려, 나중의 레지스트 제거가 곤란하게 되어 버린다.
한편, 전해 동 도금층이 형성된 후에는 상술한 바와 같이 열 처리를 할 수 없는 점에서, 상기 전해 동 도금의 밀착 강도가 낮아 레지스트를 제거할 때에 동 도금 패턴이 박리될 우려가 있다.
또한 상기의 과제와는 달리, 고주파 기기의 진화에 따라 FPC에 대해서도 양호한 고주파 특성이 요구되게 되지만, 도전성 피막으로서의 동 도금에 있어서의 체적저항률의 저감은 필수로 되어지는 것도 상정할 수 있다.
그래서 본 발명자들이 예의 검토한 결과, 상기한 가열(소둔) 처리를 상기한 레지스트 패터닝 공정보다 전에 행함으로써 무전해 동 도금층(2)에 있어서의 결정자의 사이즈를 제어하고, 도전성 피막 전체(무전해 동 도금층(2) 및 전해 동 도금층(3))와 저유전 수지 필름의 양호한 밀착성을 확보하면서 무전해 동 도금층(2)의 체적저항률을 양호화시키는 것에 귀결했다.
보다 구체적으로는 수지 필름(1) 상에 무전해 동 도금층(2)이 형성된 후에 하기 중 어느 하나의 가열 조건으로 가열(소둔) 처리를 행함으로써, 무전해 동 도금후는 미세한 상태였던 Cu 결정을 성장시켜서 결정자의 가중 평균 사이즈를 25∼300nm로 했다. 또한 본 실시형태에 있어서의 무전해 동 도금층(2)에 있어서의 결정자의 가중 평균 사이즈는 25∼100nm인 것이 바람직하고, 25∼65nm로 하는 것이 더욱 바람직하다. 이것에 의해, 무전해 동 도금층(2)과 전해 동 도금층(3)의 결정자의 가중 평균 사이즈의 차가 작아지고, 무전해 동 도금층(2)의 평면 방향에 있어서의 신장 특성도 향상되어 높은 필 강도도 유지하는 것이 가능해지고 있다.
그리고 본 실시형태에 의하면, 상기한 무전해 동 도금층(2) 상에 또한 도 4 등에 나타내는 전해 동 도금층(3)이 형성되는 것이 바람직하다. 또한, 전해 동 도금층(3)은 전해 도금에 의해 형성되는 것이 바람직하다.
이 무전해 동 도금층(2) 상에 적층된 전해 동 도금층(3)은 상기 전해 동 도금층에 있어서의 Cu의 결정자(「제 2 결정자」라고도 칭한다)의 가중 평균 사이즈가 40∼300nm인 것이 바람직하다.
또한 본 실시형태의 동장 적층체에서는 상기한 제 2 결정자에 대한 제 1 결정자의 비율(제 2 결정자/제 1 결정자)이 2.0 이하인 것이 바람직하고, 1.8 이하가 보다 바람직하다. 이것에 의해, 제 2 결정자의 사이즈와 제 1 결정자의 사이즈의 차가 작아짐으로써 격자 미스 피트가 감소하고, 양호한 밀착 강도를 확보할 수 있다.
이 때 전해 동 도금층(3)에 있어서의 체적저항률은 5.0μΩ·cm 이하인 것이 바람직하다.
또한, 전해 동 도금층(3)에 있어서의 결정자의 가중 평균 사이즈는 보다 바람직하게는 40∼100nm, 40∼80nm가 더욱 바람직하다.
또한, 상기 전해 동 도금층(3)의 결정자의 가중 평균 사이즈의 범위이면, 상기한 제 2 결정자에 대한 제 1 결정자의 비율(제 2 결정자/제 1 결정자)을 2.0 이하로 제한하는 경우에 있어서도 전송 손실을 억제하면서, 저유전 필름과의 높은 밀착력을 확보할 수 있고, 양호한 체적저항률을 실현할 수 있다.
<결정자에 있어서의 가중 평균 사이즈의 산출 방법>
본 실시형태의 Cu 결정자(제 1 결정자 및 제 2 결정자)의 사이즈는 이하의 식을 사용해서 X선 회절에 의한 피크 반값폭으로부터 구해진다. X선 회절의 측정은 예를 들면 공지의 X선 회절 장치를 사용해서 행해진다. 결정자 사이즈의 산출은 2θ=43∼46도에 나타내어지는 동의 피크를 미러 지수에 의해 규정되는 면((111)면, (200)면, (220)면, 및 (311)면)에서 가중 평균하여 구할 수 있다. 또한, 구체적인 2θ의 각도로서는 (111)면에 대해서는 43.3도, (200)면에 대해서는 50.5도, (220)면에 대해서는 74.1도, 및 (311)면에 대해서는 90.0도를 각각 설정했다.
D=K×λ/(β×cosθ)
D:결정자지름
K:Scherrer 정수(K=0.94를 사용)
λ:사용 X선의 파장
β:결정자의 회절 X선의 반값폭
θ:블랙각
상기의 대로 미러 지수에 의해 규정되는 각 배향면에서 동의 결정자 사이즈를 산출한 후에, 다음과 같이 가중 평균을 사용해서 동 도금층에 있어서의 결정자의 사이즈(가중 평균 사이즈)를 산출했다.
즉 본 실시형태에 있어서의 결정자의 가중 평균 사이즈를 구함에 있어서, 우선 각 배향면의 피크 강도를 적산하고, 이 적산값에 대해서 배향면수(본 예에서는 4개)로 나눈 값을 배향률로서 구했다.
또한, X선 회절의 측정에 의해 얻어진 각 배향면에 있어서의 결정자의 사이즈와 상기에서 구한 대응하는 배향률을 곱하고, 이것에 의해 얻어진 배향률을 가미한 4개의 결정자 사이즈를 평균화한 값을 「결정자의 가중 평균 사이즈」로서 산출했다.
<동장 적층체의 제조 방법>
이어서, 본 실시형태의 동장 적층체(10)의 제조 방법에 대해서 도 5를 사용해서 설명한다.
본 실시형태에 있어서의 동장 적층체(10)의 제조 방법으로서는 수지 필름(1)의 적어도 한쪽의 표면 상에 카르복실기 및/또는 수산기를 부여하는 제 1 표면 개질 공정(스텝 1)과, 상기 카르복실기 및/또는 수산기가 부여된 상기 표면에 대해서 습식방식에 의해 전하를 부여하는 제 2 표면 개질 공정(스텝 2)과, 상기 전하가 부여된 상기 표면에 촉매를 흡착시키는 촉매 흡착 공정(스텝 3)과, 상기 촉매가 흡착된 상기 표면에 대해서 무전해 동 도금층(2)을 형성하는 무전해 동 도금 공정(스텝 4)과, 상기 무전해 동 도금층이 형성된 상기 동장 적층체를 가열하는 가열(소둔) 공정(스텝 5)을 포함한다.
또한 후술하는 바와 같이, 상기 스텝 2의 제 2 표면 개질 공정은 필수는 아니고, 수지 필름(1)의 재질이나 제 1 표면 개질 공정에 있어서의 몰비율 등에 따라서 적당히 생략해도 좋다.
또한, 본 실시형태에 있어서의 동장 적층체(20)의 제조 방법으로서는 전해 동 도금층을 형성하는 공정을 포함하고, 상기 무전해 동 도금층이 형성된 상기 동장 적층체를 가열하는 가열(소둔) 공정(스텝 5) 후의 상기 무전해 동 도금층 상에 레지스트를 형성하는 레지스트 패터닝 공정(스텝 6)과, 패터닝된 레지스트 사이에 전해 동 도금층(3)을 형성하는 전해 동 도금 공정(스텝 7)과, 패터닝된 레지스트를 제거하는 레지스트 제거 공정(스텝 8)과, 레지스트 제거후의 무전해 동 도금층을 에칭하는 플래시 에칭 공정(스텝 9)을 포함해도 좋다.
또한 본 실시형태에 있어서의 동장 적층체의 제조 방법으로서는 스텝 2 및 6∼9는 적당히 생략해도 좋다. 이 경우, 요구되는 동장 적층체(10)나 동장 적층체(20)의 사양에 따라 예를 들면 상기 스텝 2의 제 2 표면 개질 공정만을 생략해도 좋고, 스텝 6∼9는 남기면서 스텝 2를 생략해도 좋고, 혹은 스텝 2 및 6∼9를 생략해도 좋다. 일례로서, 예를 들면 동장 적층체를 구성하는 수지 필름(1)이 LCP인 경우에는 상기한 제 2 표면 개질 공정이 있는 것이 바람직하지만, 상기 수지 필름(1)이 MPI(변성 폴리이미드)나 PI인 경우에는 제 2 표면 개질 공정은 생략해도 좋다.
바꿔 말하면, 본 발명에 있어서의 동장 적층체(10)의 제조 방법으로서는 수지 필름(1)의 적어도 한쪽의 표면 상에 대해서 무전해 동 도금층(2)을 형성하는 무전해 동 도금 공정과, 상기 무전해 동 도금층이 형성된 상기 동장 적층체를 레지스트 패터닝 공정보다 전에 가열하는 가열(소둔) 공정을 적어도 포함하게 된다.
이하, 도 5도 적당히 참조하면서 각 공정에 대해서 상술한다.
우선 제 1 표면 개질 공정(스텝 1)에 대해서 설명하면, 사용되는 수지 필름(1)은 상술한 바와 같이 소위 저유전 수지 필름인 것이 바람직하다. 구체적인 수지 필름(1)의 전기 특성으로서는 주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한, 유전 정접이 0.008 이하인 것이 바람직하다.
본 실시형태의 제 1 표면 개질 공정에서는 수지 필름(1)의 적어도 한쪽의 표면 상에, 카르복실기 및/또는 수산기가 부여된다. 이 카르복실기 및/또는 수산기를 부여하는 방법으로서는 알칼리 수용액과 아미노알콜의 혼합액을 수지 필름(1)의 적어도 한쪽의 표면 상에 접촉하는 방법을 들 수 있다.
제 1 표면 개질 공정에 사용되는 알칼리 수용액으로서는 무기 알칼리 또는 유기 알칼리 중 어느 것이어도 좋다. 무기 알칼리로서는 예를 들면, 수산화나트륨, 수산화칼륨, 등의 알칼리 금속수산화물 또는 그 탄산염 등을 들 수 있다. 유기 알칼리로서는 예를 들면, 테트라알킬암모늄히드록시드 등을 들 수 있다.
상기한 알칼리는 단독으로 사용해도 좋고, 복수를 혼합해서 사용해도 좋다.
한편, 제 1 표면 개질 공정에 사용되는 아미노알콜로서는 구체적으로는 지방족 아미노알콜이어도 좋고, 방향족 아미노알콜이어도 좋다. 또한, 이들의 유도체이어도 좋다.
아미노알콜로서는 구체적으로는 에탄올아민, 헵타미놀, 이소에타린, 부탄올아민, 프로판올아민, 스핀고신, 메탄올아민, 디메틸에탄올아민, N-메틸에탄올아민 등을 사용하는 것이 가능하다. 이 중, 아미노에탄올을 적용하는 것이 특히 바람직하다.
제 1 표면 개질 공정의 알칼리 수용액과 아미노알콜의 혼합액에 있어서의 혼합 비율은 몰비율에 있어서, -OH기와 -NH2기의 비율이 (-NH2기/-OH기)=2.00∼3.00이 되도록 조정하는 것이 바람직하다.
몰비율을 상기 범위내로 함으로써, 본 발명의 목적으로 하는 무전해 동 도금층(2)과 수지 필름(1) 사이에서의 거칠기 저감(추가적인 전송 손실의 저감)과 밀착성의 양립을 달성할 수 있다. 그 이유는 현시점에서는 명확하지 않지만, 발명자들이 검토한 결과, 이하와 같은 이유에 의한 것이라고 추정된다.
즉, (-NH2기/-OH기)의 몰비율이 상기 범위내의 혼합액에 의해, 상기한 유전 손실이 낮은 수지(액정 폴리머, 변성 폴리이미드 수지 등)를 사용한 수지 필름(1)에 대해서 제 1 표면 개질 공정을 실시한 경우, 수지 필름(1) 표면의 상태로서는 무전해 동 도금층(2)측의 표면의 평균 표면 거칠기(Ra)를 1nm∼150nm로 할 수 있다고 생각된다. 그 때문에, 무전해 동 도금층에 의해 회로기판 상에 배선 도체가 형성된 경우에 있어서, 표피효과에 의한 전송 손실이 억제되고, 바람직한 전송 특성을 발휘하는 것이 가능해진다.
그것에 추가해서, 무전해 동 도금층(2)측의 표면의 평균 표면 거칠기(Ra)가 1nm∼150nm의 범위내이면, 수지 필름(1)과 무전해 동 도금층(2)의 밀착성도 담보할 수 있다.
그 때문에, 본 발명자들은 상술한 바와 같은 제 1 표면 개질 공정을 거침으로써, 본 발명의 목적을 달성하는 것에 상도한 것이다.
또한, 제 1 표면 개질 공정에 있어서 혼합액중의 (-NH2기/-OH기)의 몰비율을 상기 범위로 함으로써, 수지 필름(1)의 표면 상에, 카르복실기보다 수산기를 많이 부여할 수 있다.
제 1 표면 개질 공정에 있어서, 알칼리 수용액과 아미노알콜의 혼합액을 수지 필름(1)의 표면에 접촉시키는 방법으로서는 공지의 방법을 적당히 적용 가능한, 예를 들면, 수지 필름(1)을 혼합액에 침지시키는 방법이나, 스프레이 등으로 수지 필름(1)에 혼합액을 분무하는 방법 등을 들 수 있다. 이들의 방법에 한정되지 않고, 수지 필름(1)의 표면에 카르복실기 및/또는 수산기를 부여할 수 있는 방법이면, 상기한 방법 이외의 방법을 적용해도 좋다.
또한, 상기 제 1 표면 개질 공정에 있어서, 필름 표면의 접촉각을 조정함으로써 도금의 석출성 및 도금의 밀착성을 향상시킬 수 있다. 특히 수지 필름(1)이 액정 폴리머인 경우에 있어서는 무전해 동 도금층(2)과 접하는 도금층측 계면에 있어서의 접촉각은 30° 이하가 바람직하다. 또한, 특히 수지 필름(1)이 변성 폴리이미드(MPI)인 경우에 있어서는 무전해 동 도금층(2)과 접하는 도금층측 계면에 있어서의 접촉각은 45° 이하가 바람직하다.
이어서, 본 실시형태의 제 2 표면 개질 공정(스텝 2)에 대해서 설명한다. 본 실시형태에 있어서의 제 2 표면 개질 공정은 상기한 제 1 표면 개질 공정 후에 행하는 공정인 것이 바람직하다. 바꿔 말하면, 제 1 표면 개질 공정 후에 제 2 표면 개질 공정을 반드시 행할 필요는 없고, 상술한 대로 이 스텝 2로서의 제 2 표면 개질 공정은 적당히 생략 가능하다.
이러한 제 2 표면 개질 공정은 상기 제 1 표면 개질 공정에 있어서 수지 필름(1)의 표면 상에 카르복실기 및/또는 수산기를 부여한 후에, 또한 전하를 부여하는 공정이다. 전하의 부여에 의해, 수지 필름(1)과 무전해 동 도금층(2)의 밀착성을 향상시키는 것이 가능하기 때문에 바람직하다.
즉 상술한 바와 같이 무전해 동 도금층(2)의 형성을 위해서는 도금 성장의 핵이 되는 금속 팔라듐이 수지 필름(1) 상에 존재하는 것이 바람직하다. 그리고, 이 금속 팔라듐이 수지 필름(1) 상에 강고하게 부착되기 위해서는 수지 필름(1)의 표면이 적어도 마이너스의 전하를 갖고 있는 것이 바람직하다.
바람직하게는 본 실시형태의 제 2 표면 개질 공정에서는 또한, 수지 필름(1)의 표면 상에 플러스 전하를 부여하는 공정과, 상기 플러스 전하를 부여한 표면에 또한 마이너스 전하를 부여하는 공정을 포함하는 것이 바람직하다. 이들의 공정을 거침으로써, 수지 필름(1)의 표면에 마이너스의 전하를 확실하게 부착시키는 것이 가능해지므로, 상기한 금속 팔라듐의 부착, 및, 무전해 동 도금층(2)의 밀착성의 관점에서는 바람직하다.
상기한, 수지 필름(1)의 표면 상에 플러스 전하를 부여하는 공정에 있어서, 구체적인 방법으로서는 표면에 카르복실기 및/또는 수산기를 부여한 후의 수지 필름(1)을 또한 공지의 양이온계 계면활성제에 침지하는 방법이나, 또는 스프레이 분무에 의해 공지의 양이온계 계면활성제를 수지 필름(1)에 접촉시키는 방법 등을 적용하는 것이 가능하다.
또한, 수지 필름(1)의 표면 상에 마이너스 전하를 흡착시키는 공정에 있어서도 동일하게, 공지의 음이온계 계면활성제에 침지하는 방법이나, 스프레이 분무 등의 방법을 적용하는 것이 가능하다.
또한, 본 실시형태의 제 2 표면 개질 공정은 상술한 바와 같이 습식방식에 의해 행하는 것이 바람직하다. 습식으로 행함으로써, 릴투릴 등에 의한 대량생산에 적합하며, 또한, 저비용화가 가능해지는 메리트가 있다.
이어서, 본 실시형태에 있어서의 제조 방법에 있어서의, 촉매 흡착 공정(스텝 3)에 대해서 설명한다.
본 실시형태의 촉매 흡착 공정에 대해서는 상술한 제 2 표면 개질 공정에 의해 표면에 적어도 마이너스의 전하가 부여된 수지 필름(1)에 대해서, 수지 필름(1)의 표면에 또한 촉매를 흡착시키는 공정이다.
촉매 흡착 공정에 있어서, 수지 필름(1)의 표면에 또한 촉매를 흡착시키는 방법으로서는 예를 들면, 공지의 촉매액을 수지 필름(1)의 표면에 공지의 방법에 의해 접촉시키는 것에 의해 행하는 것이 가능하다. 촉매로서는 Cu, Ni, Pd, Ag 등을 사용할 수 있다. 공지의 촉매액으로서는 예를 들면, 주석-팔라듐계 또는 팔라듐 콜로이드계의 촉매액 등을 사용할 수 있지만, 이들에 한정되는 것은 아니다.
촉매 흡착 공정에 있어서, 수지 필름(1) 상에 부여하는 촉매의 양으로서는 금속 팔라듐으로서 15μg/dm2 이하인 것이 바람직하다. 촉매의 하한값에 대해서는 회로 형성시의 에칭을 고려하면 적으면 적을수록 좋지만, 무전해 동 도금층이 양호하게 형성되는 정도로 부여될 필요가 있고, 1μg/dm2 이상인 것이 바람직하다.
수지 필름(1) 상에 부여하는 금속 팔라듐의 양이 상기 수치를 초과한 경우, 플렉시블 회로기판으로 했을 때의 회로간의 절연 신뢰성이 저하될 가능성이 있으므로 바람직하지 못하다.
또한, 금속 팔라듐의 양으로서는 공지의 측정 방법에 의해 얻을 수 있다. 예를 들면, 수지 필름(1)으로부터 동만을 박리한 후, 수지 필름(1) 상의 팔라듐 잔사를 질산에 의해 용해하고, ICP에 의해 잔사량을 측정하는 등의 방법으로 얻는 것이 가능하다.
이어서, 본 실시형태의 제조 방법에 있어서의, 무전해 동 도금 공정(스텝 4)에 대해서 설명한다.
무전해 동 도금 공정은 상기 촉매 흡착 공정을 거친 후에 행해지는 것이 바람직하다. 여기서 본 실시형태에 있어서의 무전해 동 도금욕으로서는 EDTA욕, 로셸욕, 트리에탄올아민욕 등의 공지의 욕을 사용할 수 있다.
이상의 공정을 거침으로써, 본 실시형태에 있어서의 동장 적층체(10)가 제조된다.
또한, 수지 필름(1)의 도금욕에의 침지시간으로서는 무전해 동 도금층(2)의 두께가 0.1∼1.0㎛가 되도록 적당히 결정하면 좋다.
또한, 이 무전해 동 도금 공정에 있어서 형성되는 도금층으로서는 Cu 단체의 도금에 한정되지 않고, 동 합금 도금이어도 좋다. 예를 들면, Cu-Ni 합금, Cu-Zn 합금, Cu-Sn 합금 등을 형성하는 것이어도 좋다.
이 경우의 도금욕으로서는 공지의 도금욕을 적당히 적용하는 것이 가능하다.
상술한 이유로부터, 본 실시형태의 제조 방법에 있어서는 수지 필름(1) 상에 무전해 동 도금층(2)을 형성한 후에 또한 레지스트 패터닝 공정보다 전에, 무전해 동 도금층(2)에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm가 되도록 동장 적층체를 가열하는 가열(소둔) 공정(스텝 5)을 갖고 있다. 또한 이 스텝 5의 가열(소둔) 공정은 상기한 바와 같이 조직의 변태를 일으킬 목적 외에, 무전해 동 도금층의 내부응력을 해방할 목적(에이징 목적) 등으로 행해져도 좋다.
이러한 가열(소둔) 공정에 있어서의 가열 조건은 무전해 동 도금층(2)에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm가 되도록 예를 들면 하기의 가열 조건으로 행해지는 것이 바람직하다.
<가열 조건의 일례>
가열 온도:150∼350℃
가열(균열) 시간:5∼180분
분위기:대기중 또는 불활성 가스(질소 등)중
또한, 상기의 분위기로서는 대기중, 불활성 가스중, 또는 진공중이어도 좋고, 불활성 가스의 종류로서는 질소 가스, 수소와 질소의 혼합 가스, 아르곤 가스, 헬륨 가스 등을 사용할 수 있다. 설비 비용의 관점에서, 대기중, 불활성 가스중이 바람직하다. 또한, 가열 분위기로서는 산화막의 생성을 억제하기 위해서는 불활성 가스 분위기 또는 진공인 것이 더욱 바람직하다.
대기중에 있어서 가열(소둔) 처리를 행하는 경우의 가열 시간 및 온도의 특히 바람직한 범위로서는 산화막의 생성을 억제하기 위해서, 가열 온도 180∼200℃, 가열(균열) 시간 10∼60분인 것이 바람직하다. 한편, 불활성 가스 분위기중에서의 가열 시간 및 온도의 특히 바람직한 범위로서는 가열 온도 220∼350℃, 가열(균열) 시간 10∼180분인 것이 바람직하다.
상기 가열(소둔) 공정을 행함으로써, 무전해 동 도금후는 미세한 상태였던 Cu의 결정자를 성장시켜서 조대화할 수 있다. 또한 상기 가열(소둔) 공정에 의해, 무전해 동 도금층(2)에 있어서의 Cu 결정자(제 1 결정자)의 가중 평균 사이즈와, 후공정에 있어서의 전해 동 도금 공정에 의한 전해 동 도금층(3)에 있어서의 Cu 결정자(제 2 결정자)의 가중 평균 사이즈가 상기한 비율이 되는 것이 바람직하다.
이것에 의해, 무전해 동 도금층(2)의 신장 특성도 향상됨으로써 높은 필 강도도 유지하는 것이 가능해지고 있다.
또한, 상기 가열(소둔) 공정을 행함으로써, 무전해 동 도금층(2)이 수지 필름(1)으로부터 박리하는 것을 억제할 수 있고, 무전해 동 도금층(2)과 수지 필름(1)의 밀착성도 확보할 수 있다.
상기한 스텝 5에 있어서의 가열(소둔) 공정을 거친 후는 공지의 방법에 의해 레지스트를 패터닝(형성(도포 또는 첩합) 및 소망의 회로에 맞춘 패터닝)하고(스텝 6), 상기한 전해 동 도금 조건에 의해, 무전해 동 도금층(2) 상의 레지스트간에 전해 동 도금층(3)이 형성된다(스텝 7). 또한, 이 전해 동 도금층(3)의 두께는 예를 들면 10∼30㎛인 것이 바람직하다.
이 때, 전해 동 도금층(3)에 있어서의 결정자의 가중 평균 사이즈는 40∼300nm인 것과, 전해 동 도금층(3)에 있어서의 체적저항률이 5.0μΩ·cm 이하인 것 중 적어도 하나를 만족시키는 것이 바람직하다.
또한, 이 전해 동 도금층(3)을 형성하기 위한 전해 동 도금 공정으로서는 공지의 황산동욕이나 피롤린산동욕 등을 적용할 수 있다. 또한, 전해 도금 조건(pH, 온도, 전류밀도, 침지시간 등)은 전해 도금층의 두께 등에 근거해서 적당히 선택 가능하다.
이상의 공정을 거침으로써, 본 실시형태에 있어서의 동장 적층체(20)가 제조된다.
<플렉시블 회로기판>
이어서, 본 실시형태의 플렉시블 회로기판에 대해서 설명한다.
본 실시형태에 있어서의 플렉시블 회로기판은 상술의 동장 적층체(10)의 무전해 동 도금층(2)에 의해 회로가 형성되어서 이루어지는 플렉시블 회로기판인 것이 바람직하다.
상술한 바와 같이 본 실시형태의 동장 적층체(10)는 수지 필름(1)과 무전해 동 도금층(2) 사이의 표면 거칠기(Ra)가 소정의 값 이하이기 때문에, 플렉시블 회로기판으로서의 전송 손실을 억제하는 것이 가능하다.
또한, 수지 필름(1)과 무전해 동 도금층(2)의 밀착성을 향상시키는 것이 가능하기 때문에, 세미 애디티브법을 채용한 경우라도, 미세한 회로 패턴의 형성이 가능해지므로 바람직하다. 보다 구체적으로, 예를 들면 SAP법 또는 MSAP법에 의한 경우에는 본 실시형태에 있어서의 플렉시블 회로기판의 제조 방법으로서, 상술한 스텝 1∼스텝 5(도 4도 참조)를 거친 후에, 무전해 동 도금층(2) 상에 레지스트의 형성(도포 또는 첩합) 및 패터닝을 행하는 공지의 레지스트 패터닝 공정을 행하고, 또한 그 후에 상기한 전해 동 도금 공정을 거침으로써 패터닝된 레지스트간에 전해 동 도금층(3)이 형성된다.
도 6(a)에, 본 실시형태에 있어서의 동장 적층체(20)(즉 무전해 동 도금층(2) 상에 또한 전해 동 도금층(3)이 형성된 동장 적층체)에 의한 플렉시블 회로기판(100)을 모식적으로 나타낸다. 이 플렉시블 회로기판(100)에서는 본 실시형태에 의해 얻어지는 특정 도체형상을 갖는 금속배선(MW)이 회로의 적어도 일부를 형성하고 있다. 또한, 본 실시형태에 있어서의 플렉시블 회로기판(100)은 회로를 이루는 도체(금속배선)의 적어도 일부에 동장 적층체(20)가 사용되어 있으면 좋고, 다른 회로 부분에는 종래 방법에 의한 금속배선이 형성되어 있어도 좋다.
이 때 동 도면에 나타낸 바와 같이 플렉시블 회로기판(100)에 있어서의 금속배선(MW)은 수지 필름(1)으로부터의 배선 높이를 Hw, 수지 필름(1)과 접하는 저변의 폭을 Lb, 금속배선(MW)에 있어서의 상면의 폭을 Lt, 및, 수지 필름(1) 상에 있어서 이웃하는 다른 금속배선(MW)과의 배선간 거리를 S로 했을 때, 하기 식(1)을 충족시키는 것이 바람직하다.
A≥2.5···(1)
또한 본 실시형태에 있어서, 식(1)에 있어서의 A는 금속배선(MW) 중 전류가 흐르는 방향과 직교하는 폭방향의 단면에 있어서의 도체형상의 직사각형도를 나타낸다. 이렇게, 본 실시형태의 직사각형도(A)는 배선 높이(Hw)를 저변의 폭(Lb)과 상면의 폭(Lt)의 차로 나눈 값으로 규정된다.
도체형상의 직사각형도(A)=Hw/(Lb-Lt)
또한, 플렉시블 회로기판(100)에 있어서의 금속배선(MW)은 상기한 식(1)에 추가해서 하기 식(2)을 충족시키는 것이 바람직하다.
배선간 거리(S)≤60㎛ ···(2)
또한, 플렉시블 회로기판(100)에 있어서의 금속배선(MW)은 상기한 배선간 거리(S)를 상기한 도체형상의 직사각형도(A)로 나눈 값(S/A)을 도체 배선 밀도(WD)로 한 경우, 하기 식(3)을 충족시키는 것이 바람직하다.
도체 배선 밀도(WD)≤10.0···(3)
여기에서, 플렉시블 회로기판에 있어서의 상기한 도체 배선 밀도(WD)를 높게 하기 위해서는 상기한 도체형상의 직사각형도(A)를 가능한 한 직사각형에 가깝게 하는 것과, 상기한 배선간 거리(S)를 할 수 있는 한 작게 하는 것이 필요하게 된다.
상기 지견 하에서 본 발명자들이 예의 검토한 결과, 도체형상의 직사각형도(A)의 값은 2.5 이상으로 하고, 상기한 배선간 거리(S)를 60㎛ 이하로 하고, 또한, 도체 배선 밀도(WD)를 10.0 이하로 하는 것이 바람직한 것에 귀결했다. 이들의 값을 동시에 만족시킴으로써, 도체형상의 직사각형도(A)가 직사각형상이다(A≥2.5)라고 할 수 있고, 금속배선(MW)에 있어서의 폭방향의 단면(도체형상)이 실질적으로 직사각형이 되고, 배선 저항을 저하시키면서 비직사각형상(예를 들면 저변이 비교적 큰 사다리꼴형상 등)에 비해서 저면측의 예각부분이 상대적으로 둔각화되므로, 고주파전류 등의 전송 손실의 저하를 억제하는 것이 가능해진다.
또한, 도 6(b)에, 본 실시형태에 있어서의 동장 적층체(20)를 사용해서 도체층이 적층된 플렉시블 회로기판(200)을 모식적으로 나타낸다. 즉, 본 실시형태의 플렉시블 회로기판(200)은 최외층에 각각 한쌍의 도체층(CL1)과, 이 한쌍의 도체층(CL1) 사이에 본 실시형태의 금속배선(MW)이 형성된 도체층(CL2)과, 이들의 도체층을 접착하는 공지의 접착층(BL) 등의 유전체층을 포함해서 구성되어 있다. 이 경우에 있어서, 상기한 도체층(CL1) 및 도체층(CL2)은 모두 동일 평면 상에 배치된 전기 전도체층을 나타내고 있고, 동장 적층체(20)에 있어서의 비아홀이나 스루홀 등 형성되는 상하 도통층은 대상으로 하고 있지 않다.
이렇게 본 실시형태에서는 도체층(CL)의 적층수를 층수로 정의한다. 이 경우에 있어서, 플렉시블 회로기판(200)은 상기한 금속배선(MW)을 포함하는 도체층(CL)이 적어도 4층 이상 적층되어 있다. 이 때 플렉시블 회로기판(200)은 도체층(CL)에 있어서의 전체의 두께(TA)(최외층의 도체층간의 거리)를 도체층(CL)의 층수(도 6(b)에서는 4층)로 나눈 평균 두께가 50㎛ 이하인 것이 바람직하다.
이것에 의해, 본 실시형태의 플렉시블 회로기판(200)에 의하면, 플렉시블 회로기판중에 있어서의 배선을 미세화함과 아울러 박형화도 꾀할 수 있고, 다층 배선 기판에 있어서의 유전체층의 두께도 작게 해서 고밀도성과 미세배선성을 동시에 높이는 것이 가능해지고 있다.
<플렉시블 회로기판의 제조 방법>
다음에 본 실시형태에 있어서의 플렉시블 회로기판(100)의 제조 방법에 대해서 상술한다. 이하에서는 일례로서, 상기한 동장 적층체(20)를 사용해서 공지의 SAP(Semi-Additive Process)법에 의해 플렉시블 회로기판(100)을 제조하는 경우를 설명한다.
즉 플렉시블 회로기판(100)의 제조 방법으로서, 우선 상술한 스텝 5까지의 공정을 거침으로써 동장 적층체(10)를 형성한다. 이것에 의해, 상기한 무전해 동 도금층(2)(예를 들면 무전해 Cu-Ni층)이 형성된 동장 적층체(10)가 제공된다. 이 때, 상기한 스텝 1보다 전에 실시하는 사전 프로세스로서, 예를 들면 직경 70∼100㎛ 정도의 상기한 스루홀(H)을 수지 필름(1)에 적당히 형성해도 좋고, 이 스루홀(H)의 위치나 크기에 대해서는 플렉시블 기판의 사양에 따라 적당히 결정할 수 있다. 또 스루홀(H)의 형성에는 일례로서 드릴 가공과 레이저 가공의 2종류를 예시할 수 있다.
드릴 가공에 대해서는 예를 들면 기재(필름)를 수매 겹쳐서 공지의 메커니컬 드릴을 사용해서 고속회전으로 소정의 위치에 관통 구멍을 뚫어도 좋다. 또한, 레이저 가공에 대해서는 각각 공지의 CO2 레이저나 UV-YAG 레이저의 2종류를 예시할 수 있다. 또한, 소경의 스루홀(H)을 형성하는 경우에는 레이저 가공이 적합하고, 특히 UV-YAG 레이저의 사용이 바람직하다.
또한, 상기한 방법으로 스루홀(H)을 형성한 후에 공지의 디스미어 처리를 해도 좋다.
이어서, 상기한 동장 적층체(10) 중 무전해 동 도금층(2) 상에 대해서 공지의 방법에 의해 레지스트를 형성(첩합 또는 도포)해서 패터닝을 행한다(상기 스텝6). 일례로서, 본 실시형태에서는 상기한 무전해 동 도금층(2)에 대해서 DFR(드라이 필름 레지스트)을 공지의 롤 라미네이터에 의해 첩합한 후에, 배선 패턴이 형성된 마스크를 사용한 공지의 노광 처리 및 현상 처리를 행해서 레지스트 패턴을 무전해 동 도금층(2) 상에 형성해도 좋다.
또한, 이러한 DFR로서는 일례로서, 예를 들면 아사히 카세이 이마테이알즈사제의 산포트(등록상표), 쇼와 덴코 마테리알즈사제의 포테크(등록상표), 듀폰사제의 Riston(등록상표) 등을 적용할 수 있다. 또한, 상기한 레지스트 패턴의 형성후는 레지스트 잔사를 제거하기 위해서 예를 들면 공지의 플라즈마 애싱 처리(일례로서 CF4 및 O2의 혼합 가스 분위기에서의 플라즈마 처리)를 하는 것이 바람직하다.
그리고 동장 적층체(10)의 무전해 동 도금층(2) 상에 상기한 레지스트 패턴을 형성한 후는 공지의 전해 동 도금욕(일례로서 하기의 욕 조성으로 나타내어지는 도금욕)을 사용해서 무전해 동 도금층(2) 상에 전해 동 도금층(3)을 형성한다(상기 스텝 7). 이 전해 동 도금층(3)의 두께는 예를 들면 10∼30㎛인 것이 바람직하다.
또한, 이 전해 동 도금층(3)에 대해서는 추가적인 가열 처리는 행해지지 않았다.
<전해 동 도금의 도금 조건(일례)>
욕 조성:황산동 6수화물 200g/L
황산 50g/L
염화물 이온 50ppm
광택제 5ml/L(오쿠노 세이야쿠제 첨가제 토플티나(등록상표))
욕온:20∼25℃
전류밀도:2.0∼3.0A/dm2
상기의 방법에 의해 무전해 동 도금층(2) 상에 전해 동 도금층(3)을 상기 두께로 형성한 후는 공지의 방법에 의해 레지스트를 제거한다(상기 스텝 8). 즉, 본 예에서는 레지스트 재료로서 상기 DFR을 사용하고 있기 때문에, 이 DFR의 박리에는 예를 들면 각각 공지의 NaOH 수용액, 아민계 박리액 및 무기계 박리액 중 어느 하나를 사용할 수 있다.
또한, 상기한 레지스트 제거 공정 후에, 각 배선 패턴의 마무리가 되는 공지의 플래시 에칭을 행한다(상기 스텝 9). 이러한 플래시 에칭에서는 황산/과산화수소 용액을 소프트 에칭제로서 사용할 수 있고, 예를 들면 가부시키가이샤 JCU사제의 「에바켐(등록상표) 파인에치 HFE-830(II)」, 「에바켐(등록상표) 파인에치 SAC」 등 공지의 처리액을 적용할 수 있다.
이상의 공정을 거침으로써, 소망의 금속배선이 패터닝된 플렉시블 회로기판(100)을 제조할 수 있다.
또한, 다층 FPC용의 공지의 접착층(BL)(예를 들면 아리사와 세이사쿠쇼사제의 AU, 니칸 고교사제의 SAFY, 쿠라레사제의 벡스터(등록상표) CTF, 파나소닉사제의 R-BM17 등, 두께가 15㎛∼25㎛인 공지의 본딩 시트)을 사용해서 임의의 플렉시블 회로기판(100)을 복수 적층함으로써, 상기한 본 실시형태의 플렉시블 회로기판(200)(다층 플렉시블 회로기판)을 제조할 수 있다.
또한 플렉시블 회로기판(100)의 적층 방법으로서는 플렉시블 기판을 소정의 매수만큼 겹친 상태로 필름층이 연화되는 온도까지 가열하면서 진공 일괄 프레스하는 방법이나, 상기의 본딩 시트를 플렉시블 회로기판(100)의 편면 또는 양면에 첨부해서 열 프레스로 접착하는 방법 등을 예시할 수 있다.
실시예
다음에 실시예를 들어서 본 발명에 대해서 보다 구체적으로 설명한다.
<실시예 1>
우선 수지 필름(1)으로서 액정 폴리머 필름(벡스터 CTQLCP, 가부시키가이샤 쿠라레제, 두께:50㎛)을 준비했다. 전기 특성으로서는 10GHz에서의 비유전율이 3.3, 10GHz에서의 유전 정접이 0.002였다.
이어서, 준비한 수지 필름(1)의 양면에 대해서, 제 1 표면 개질 공정으로서, 수산화칼륨 수용액과 모노에탄올아민의 혼합액에 5분간 침지하고, 양쪽의 표면에 카르복실기 및/또는 수산기를 도입하고, 침지 수세를 행했다. 사용한 혼합액의 온도는 40℃이며, -OH기와 -NH2기의 몰비율(-NH2기/-OH기)이 2.29였다. 또 TOF-SIMS의 질량 121의 피크 강도는 1000이었다.
이어서, 제 2 표면 개질 공정으로서, 수지 필름(1)의 양면에 양이온계 계면활성제 10g/L의 수용액중에 2분 침지해서 플러스 전하를 흡착시켰다. 침지 수세한 후에, 음이온계 계면활성제 3g/L의 수용액중에 1분간 침지했다. 이렇게 해서 플러스 전하를 흡착시킨 후에, 마이너스 전하를 흡착시켰다.
또한, 촉매 흡착 공정 및 무전해 동 도금 공정으로서, 도금 촉매로서 염화팔라듐(PdCl2) 수용액(2g/l, pH 12, 40℃)에 5분간 침지후, 침지 수세했다. 또한, 촉매활성제(환원제)로서 디메틸아민보란(DMAB) 1g/L과 붕산 6g/L를 첨가한 수용액(25℃)에 5분간 침지후, 침지 수세했다.
그 후, 무전해 도금욕에 의해, 무전해 Cu-Ni 도금층을 0.2㎛ 형성시켰다. 무전해 도금 조건으로서는 이하와 같이 했다.
[무전해 도금 조건]
욕 조성:황산동 7.5g/L
황산 니켈 0.7g/L
로셸염 20g/L
수산화나트륨 5g/L
pH:9
욕온:32℃
[가열(소둔) 처리]
본 실시예에서는 무전해 동 도금층(2)을 형성한 후에, 하기 조건으로 진공 건조 장치(사토 신쿠사제 DQ-46P-LP)를 사용해서 가열 처리를 행했다.
<가열 조건>
가열 온도:290℃
가열(균열) 시간:10분
가열 분위기:불활성 가스(N2 가스)
또한, 얻어진 무전해 Cu-Ni 도금층에 있어서의 Ni의 함유율을 후술하는 플라즈마 발광 분광 분석 장치(ICP)를 사용한 방법에 의해 구한 결과, 1.18wt%였다. 또한, 얻어진 무전해 Cu-Ni 도금층(2)에 있어서의 결정자의 가중 평균 사이즈는 33.4nm였다.
그 후, 무전해 동 도금층(2) 상에, 하기 전해 도금욕에 의해, 상기의 동장 적층체(10)에 있어서의 전해 동 도금층(3)을 형성시켜서 동장 적층체(20)를 얻었다. 또한, 이 전해 동 도금층(3)에 대해서 추가적인 가열 처리는 행하지 않았다.
전해 동 도금 조건으로서는 이하와 같이 했다.
욕 조성:황산동 6수화물 200g/L
황산 50g/L
염화물 이온 50ppm
광택제 5ml/L(오쿠노 세이야쿠제 첨가제 토플티나(등록상표))
욕온:20∼25℃
전류밀도:2∼3A/dm2(본 예에서는 2.5A/dm2)
pH:1 미만
또한, 얻어진 전해 동 도금층에 있어서의 두께는 18㎛였다. 또한, 얻어진 전해 동 도금층(3)에 있어서의 결정자의 가중 평균 사이즈는 53.0nm였다. 이 때, 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈를 제 1 결정자로 하고, 전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈를 제 2 결정자로 하면, 제 2 결정자에 대한 제 1 결정자의 비율(제 2 결정자/제 1 결정자)은 1.59였다.
[평가]
<결정자 사이즈의 측정 및 가중 평균 사이즈의 산출>
무전해 동 도금층의 형성후에 표 1에 나타내는 조건으로 가열 처리하고, 얻어진 동장 적층체(10)를 X선 회절 장치(리가쿠사제 SmartLab)를 사용해서 측정했다. 이 측정 후, 상기한 <결정자에 있어서의 가중 평균 사이즈의 산출 방법>에 의해 가중 평균 사이즈를 산출했다.
<무전해 동 도금층(2)의 Ni 함유율 측정>
표 1에 나타내는 조건으로 무전해 동 도금층을 형성후에 2cm×2cm를 30% 질산(상온)에 침지해서 무전해 동 도금층을 용해하고, 얻어진 액을 플라즈마 발광 분광 분석 장치(ICP)(시마즈 세이사쿠쇼제 ICPE-9820)를 사용하고, Cu(동) 및 Ni(니켈)의 중량을 측정하고, Ni 중량/Cu 중량+Ni 중량을 산출해서 무전해 동 도금층(2)의 Ni 함유율을 산출했다.
<TOF-SIMS 및 ESCA>
수지 필름(1)과 무전해 동 도금층(2)의 계면에 있어서의 카르복실기 및/또는 수산기의 존재를 확인하기 위해서, 표면 상태의 확인을 행했다.
우선, 얻어진 동장 적층체(10)에 대해서, 열 처리를 행하지 않고, 무전해 동 도금층(2)을 42보메의 FeCl3 용액(50℃)에 침지하고, 무전해 동 도금층(2)이 없어진 것을 육안으로 확인한 타이밍에 취출함으로써 무전해 동 도금층(2)을 박리하고, 수지 필름을 노출시켰다. 노출된 수지 필름 표면을 20mm×20mm의 크기로 잘라내어 측정 샘플로 했다. 이 측정 샘플을 X선 광전자 분광 분석기(니폰 덴시 가부시키가이샤제, JPS-9200, X선원:Mg, 분석 영역:φ3mm)로 측정하고, C1s 스펙트럼을 얻었다. 그리고, 속박 에너지 288.8eV에 나타내어지는 카르복실기(COO(H) 결합)에 유래하는 피크의 강도와 속박 에너지 284.7eV에 나타내어지는 C-C 결합에 유래하는 피크의 강도를 산출했다.
상기 ESCA에서의 측정 결과에 의하면, 카르복실기의 존재를 확인할 수 없었다. 이어서, TOF-SIMS에 의해, 상기 측정 샘플의 표면 상태를 확인했다.
상기 측정 샘플의 표면을 TOF-SIMS TRIFT-II(알백파이 가부시키가이샤제)에 의해 분석을 행했다. 또한, 컨트롤로서 미처리의 수지 필름 샘플을 사용했다. 측정 조건은 이하와 같다.
1차 이온:69Ga
가속 전압:15kV
측정 범위:100㎛×100㎛
매스 레인지:0.5∼300(m/z)
얻어진 결과는 해석 소프트 Win Cadence(Physical Electronics사제)로 해석했다. TOF-SIMS 스펙트럼에 있어서 무전해 동 도금을 박리한 샘플의 표면으로부터만 질량 121에 특징적인 피크가 관찰되는 것을 확인했다. 미처리의 샘플 표면으로부터는 질량 121에 특징적인 피크는 확인되지 않았다.
ESCA에서의 측정 결과에 의하면, 카르복실기의 존재를 확인할 수 없었던 점에서, 제 1 표면 개질 공정 및 제 2 표면 개질 공정을 실시한 후는 C8H9O(-CH-CH3-C6H4-OH)기가 도입되었다고 판단했다.
<도금층 박리후 Ra>
얻어진 동장 적층체(10)(무전해 동 도금층의 두께:표 1에 나타내는 두께)에 대해서 FeCl3 용액을 사용해서 무전해 동 도금층(2)을 박리하고, 수지 필름을 노출시켰다. 노출된 수지 필름의 표면 거칠기(Ra)를 레이저 현미경(올림푸스 OLS3500)의 AFM 모드, 시야각 5㎛×5㎛로 측정했다. 얻어진 값을 표 2에 나타낸다.
<접촉각>
얻어진 동장 적층체(10)에 대해서, 상술과 같은 방법으로 FeCl3 용액을 사용해서 무전해 동 도금층(2)을 박리하고, 수지 필름을 노출시켰다. 노출된 수지 필름 표면을 20mm×20mm로 잘라내어 측정 샘플로 했다. 이 샘플 표면에 순수를 2.0μL 적하하고, 접촉각을 접촉각 측정기(쿄와 케이멘 가가쿠 가부시키가이샤제, DropMaster)로 측정했다. 또한, 실시예 1에 사용한 미처리의 수지 표면의 접촉각은 65°이며, 실시예 14에서 사용한 미처리의 수지 표면의 접촉각은 58°였다.
<테이프 박리 강도>
무전해 동 도금층(2)이 형성된 동장 적층체(10)(무전해 동 도금층의 두께:표 1에 나타내는 두께)에 대해서 무전해 동 도금층(2)의 표면에 점착 테이프(니치반사 제)를 첩부한 후, 떼어냄으로써 테이프 박리 시험을 실시하고, 육안으로 무전해 동 도금층(2)의 박리가 확인되지 않은 경우에는 평가 결과를 ○로 했다. 결과를 표 2에 나타낸다.
<90° 필 강도>
전해 동 도금층(3)이 형성된 동장 적층체(20)를 40mm×40mm의 크기의 시험편을 잘라내고, 잘라낸 시험편을 폴리이미드 테이프로 알루미늄판에 붙였다. 수지 필름과 무전해 동 도금층의 접착력으로서 90°필 강도를 이하와 같이 해서 측정했다.
즉, 각 공시재에 전해 동 도금층을 형성시킨 면에 5mm의 간격으로 동 도금면에 커터로 직사각형상으로 절개를 넣고, 이어서 직사각형상의 단부를 강제 박리해서 박리의 시초를 만들고, 박리한 수지 필름과 동 도금부를 만들었다. 이어서, 박리한 수지 필름과 동 도금층을 텐시론의 척으로 끼우고, 오토그래프에 의해, 90°필 강도를 측정했다. 또한, 90° 필 강도는 N/cm(폭)로 환산했다. 이들의 결과를 표 2에 나타낸다.
<도금성(외관 검사)>
얻어진 동장 적층체(10)에 대해서, 무전해 동 도금층의 외관을 육안으로 관찰하고, 박리나 팽창이 없는 것을 ○로서 표 2에 나타냈다.
<체적저항률>
얻어진 동장 적층체(10)의 체적저항률(μΩ·cm)을 로레스터 GP(미츠비시 케미칼사제 MCP-T600)를 사용해서 4탐침법으로 측정했다. 이 체적저항률의 측정 결과를 표 2에 나타낸다.
<종합 평가>
상기 평가 항목을 종합적으로 판단하고, 실용상 문제 없는 것은 ○, 실용 불가능한 것은 ×로서 표 2에 나타냈다.
<실시예 2>
가열(소둔) 공정에 있어서의 가열 온도를 280℃로 한 것 이외는 실시예 1과 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 3>
가열(소둔) 공정에 있어서의 가열 온도를 270℃로 한 것 이외는 실시예 1과 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 4>
가열(소둔) 공정에 있어서의 가열 온도를 260℃로 한 것, 무전해 Cu-Ni 도금층(2)의 도금 두께를 0.1㎛, 0.2㎛ 및 0.3㎛로 각각 변경해서 더 실시한 것 이외는 실시예 1과 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 5>
가열(소둔) 공정에 있어서의 가열 온도를 250℃로 한 것 이외는 실시예 1과 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 6>
가열(소둔) 공정에 있어서의 가열(균열) 시간을 30분으로 한 것 이외는 실시예 5와 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 7>
가열(소둔) 공정에 있어서의 가열(균열) 시간을 60분으로 한 것 이외는 실시예 5와 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 8>
가열(소둔) 공정에 있어서의 가열(균열) 시간을 120분으로 한 것 이외는 실시예 5와 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 9>
가열(소둔) 공정에 있어서의 가열(균열) 시간을 180분으로 한 것 이외는 실시예 5와 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 10>
가열(소둔) 공정에 있어서의 가열 온도를 220℃로 한 것, 무전해 Cu-Ni 도금층(2)의 도금 두께를 0.1㎛, 0.2㎛ 및 0.3㎛로 각각 변경해서 더 실시한 것 이외는 실시예 1과 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 11>
무전해 Cu-Ni 도금층(2)의 도금 두께를 0.2㎛로 해서 실시한 것, 가열(소둔) 공정에 있어서의 가열(균열) 시간을 60분으로 한 것 이외는 실시예 10과 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 12>
무전해 Cu-Ni 도금층(2)의 도금 두께를 0.2㎛로 해서 실시한 것, 가열(소둔) 공정에 있어서의 가열(균열) 시간을 180분으로 한 것 이외는 실시예 10과 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 13>
가열(소둔) 공정에 있어서의 가열 온도를 200℃로 한 것, 드라이 오븐(야마토 가가쿠사제 DY300)을 사용해서 가열 분위기를 대기중으로 한 것 이외는 실시예 1과 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 14>
수지 필름(1)을 변성 폴리이미드(MPI)로 한 것, 무전해 동 도금의 조건 중 pH를 12.5로 한 것, 무전해 Cu-Ni 도금층(2)의 도금 두께를 0.3㎛로 한 것, 가열(소둔) 공정에 있어서의 가열 온도를 150℃로 하고, 가열(균열) 시간을 60분으로 한 것 이외는 실시예 13과 동일하게 행했다. 또한, 변성 폴리이미드(MPI)로서는 SKC 콜론 PI사제 FS-L(두께 50㎛)을 사용했다. 이 수지 필름(1)에 있어서의 전기 특성으로서는 10GHz에서의 비유전율이 3.4, 10GHz에서의 유전 정접이 0.0035였다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 15>
수지 필름(1)을 변성 폴리이미드(MPI)로 한 것, 제 1 표면 개질 공정으로서 수산화칼륨 수용액과 모노에탄올아민의 혼합액 40체적%에 대해서 물 60체적%를 혼합해 표면 개질용 혼합액을 조제한 것, 제 2 표면 개질 공정을 생략한 것, 무전해 Cu-Ni 도금층(2)의 도금 두께를 0.3㎛로 한 것, 가열(소둔) 공정에 있어서의 가열 온도를 220℃로 하고, 가열(균열) 시간을 30분, 가열 분위기를 불활성 가스(N2 가스)로 한 것 이외는 실시예 13과 동일하게 행했다. 또한, 변성 폴리이미드(MPI)로서는 SKC 콜론 PI사제 FS-L(두께 50㎛)을 사용했다. 이 수지 필름(1)에 있어서의 전기 특성으로서는 10GHz에서의 비유전율이 3.4, 10GHz에서의 유전 정접이 0.0035였다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 16>
가열(소둔) 공정에 있어서의 가열 온도를 300℃로 하고, 가열(균열) 시간을 60분으로 한 것 이외는 실시예 15와 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 17>
FCCL(플렉시블 동장 적층체)로서, 상기한 실시예 9에서 제조한 동장 적층체(20)를 사용했다.
이 동장 적층체(20)에 대해서 공지의 롤 라미네이터에 의해, 공지의 DFR(드라이 필름 레지스트)을 첩합했다. 이어서 소정의 레지스트 패턴 화상이 형성된 마스크를 통해 공지의 노광 장치에 의해 자외선 노광함으로써 레지스트중의 네가티브 부분을 경화시켰다.
이어서, 현상액으로서 1질량% 탄산 나트륨 수용액 등의 공지의 알칼리성 현상액으로 레지스트중의 미노광부를 용출시켜서 무전해 동 도금층 상에 레지스트 패턴을 형성했다. 상기 레지스트 패턴의 형성후는 공지의 CF4 및 O2의 혼합 가스 분위기에서의 플라즈마 처리를 행해서 레지스트 잔사를 제거했다.
이어서, 상기에서 얻어진 레지스트 패턴이 형성된 본 실시예의 FCCL을 전해 도금전에 황산 5중량% 용액을 사용하고, 30℃에서 30초간만 침지함으로써 산 세정하고, 무전해 동 도금층 상의 산화막을 제거했다.
이어서, 하기에서 나타내어지는 도금 조건에 의해, 레지스트 패턴이 형성된 무전해 동 도금층 상에, 표 3에 기재된 소정의 배선 높이(Hw)가 되도록 전해 동 도금을 형성했다.
<실시예 17에 있어서의 전해 동 도금의 도금 조건>
욕 조성:황산동 6수화물 70g/L
98% 황산 200g/L
35% 염산 0.15ml/L
첨가제 오쿠노 세이야쿠제 토플티나(등록상표) SF 베이스 WR 2.5ml/L,
토플티나(등록상표) SF-B 1.0ml/L, 및,
토플티나(등록상표) SF 레베라 5.0ml/L
욕온:25℃
전류밀도(음극):3.0A/dm2
이어서 전해 동 도금이 형성된 본 실시예의 FCCL에 대해서, 공지의 아민계 박리액을 사용해서 상기 레지스트 패턴에 180초간만 스프레이 처리함으로써, 레지스트 패턴을 제거했다. 또한 상기한 플래시 에칭 처리로서, 하기 조성으로 이루어지는 에칭욕을 조제하고, 25℃에서 30초간만 스프레이 처리했다.
<실시예 17에 있어서의 플래시 에칭욕 조성>
욕 조성:35% 과산화수소 4.5용량%,
98% 황산 5용량%,
황산동·5수화물 30g/L
이상에 의해 본 실시예의 플렉시블 회로기판(FPC)을 얻었다. 얻어진 FPC에 있어서의 금속배선의 제원을 조사하기 위해서, 소정의 금속배선에 있어서의 폭방향(전류방향과 직교하는 방향)에서 단면을 자르고, 공지의 전자현미경에 의해 다음에 나타내는 방법으로 각각 상기한 배선 높이(Hw), 저변의 폭(Lb), 상면의 폭(Lt), 도체형상의 직사각형도(A), 배선간 거리(S) 및 도체 배선 밀도(WD)를 측정했다.
즉, 우선 상기한 전자현미경으로 얻어진 단면사진에 대해서, 금속배선의 저변, 상변, 및 양측면에 각각 접선을 그린다. 그리고 이 접선을 기준으로 해서, 저변의 폭(Lb) 및 상면의 폭(Lt)에 대해서는 양측면의 접선과 접선의 교점간 거리를 전자현미경에서의 화상중에 표시되는 스케일을 기초로 측정한다. 또한, 배선 높이(Hw)에 대해서는 상기한 저변의 폭(Lb)의 중점(1/2의 점)으로부터 상변과 교차하도록 수직으로 선을 그렸을 때, 그 상변과의 교점과 상기 저변의 중점 사이의 거리를 전자현미경에서의 화상중에 표시되는 스케일을 기초로 측정한다.
얻어진 결과를 표 3에 나타낸다. 또한, 얻어진 플렉시블 회로기판의 일부(금속배선의 일례)를 도 7(a)에 나타낸다.
<실시예 18>
표 3에 기재된 저변폭(Lb)과 배선간 거리(S)가 되도록 설계된 노광용의 포토마스크로 변경한 것 이외는 실시예 17과 동일하게 행했다. 얻어진 결과를 표 3에 나타낸다. 또한, 얻어진 플렉시블 회로기판의 일부(금속배선의 일례)를 도 7(b)에 나타낸다.
<실시예 19>
FCCL(플렉시블 동장 적층체)로서 상기한 실시예 6에서 제조한 동장 적층체(20)를 사용한 것, 표 3에 기재된 저변폭(Lb)과 배선간 거리(S)가 되도록 설계된 노광용의 포토마스크로 변경한 것 이외는 실시예 17과 동일하게 행했다. 얻어진 결과를 표 3에 나타낸다.
<실시예 20>
표 3에 기재된 저변폭(Lb)과 배선간 거리(S)가 되도록 설계된 노광용의 포토마스크로 변경한 것 이외는 실시예 19와 동일하게 행했다. 얻어진 결과를 표 3에 나타낸다.
<실시예 21>
표 3에 기재된 저변폭(Lb)과 배선간 거리(S)가 되도록 설계된 노광용의 포토마스크로 변경한 것 이외는 실시예 19와 동일하게 행했다. 얻어진 결과를 표 3에 나타낸다.
<실시예 22>
무전해 도금욕 조정후, 무전해 도금욕에 중량 평균 분자량 1,000의 폴리에틸렌글리콜(PEG)을 0.8g/l의 농도가 되도록 첨가한 것, 무전해 Cu-Ni 도금층(2)의 도금 두께를 0.3㎛로 한 것 이외는 실시예 6과 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 23>
무전해 도금욕 조정후, 무전해 도금욕에 중량 평균 분자량 1,000의 폴리에틸렌글리콜(PEG)을 1.0g/l의 농도가 되도록 첨가한 것 이외는 실시예 22와 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 24>
제 1 표면 개질 공정으로서 수산화칼륨 수용액과 모노에탄올아민의 혼합액 20체적%에 대해서 물 80체적%를 혼합함으로써 제 1 표면 개질용의 혼합액을 조제한 것, 제 2 표면 개질을 실시한 것, 무전해 Cu-Ni 도금층(2)의 도금 두께를 0.1㎛로 한 것, 가열(소둔) 공정에 있어서의 가열 온도를 250℃로 하고, 가열(균열) 시간을 30분으로 한 것, 이외는 실시예 15와 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 25>
제 1 표면 개질 공정으로서 수산화칼륨 수용액과 모노에탄올아민의 혼합액 15체적%에 대해서 물 85체적%를 혼합함으로써 제 1 표면 개질용의 혼합액을 조제한 것, 제 2 표면 개질을 실시한 것, 무전해 Cu-Ni 도금층(2)의 도금 두께를 0.1㎛로 한 것, 가열(소둔) 공정에 있어서의 가열 온도를 250℃로 하고, 가열(균열) 시간을 30분으로 한 것, 이외는 실시예 15와 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<실시예 26>
FCCL(플렉시블 동장 적층체)로서 상기한 실시예 24에서 작성한 동장 적층체(20)를 사용한 것, 표 3에 기재된 저변폭(Lb)과 배선간 거리(S)가 되도록 설계된 노광용의 포토마스크로 변경한 것 이외는 실시예 17과 동일하게 행했다. 얻어진 결과를 표 3에 나타낸다.
<실시예 27>
배선 높이(Hw)를 12㎛, L/S=25/25㎛(Line&Space이며 본 실시예에서는 Lb/S에 상당)로 한 것 이외는 실시예 19와 동일하게 하고, 금속배선의 패턴을 양면에 형성한 플렉시블 회로기판(FPC)을 제작했다. 이 기판을 코어층에 사용한다.
이어서, 액정 폴리머의 두께가 25㎛이며, 12㎛ 두께의 동박을 편면에 갖는 시판의 편면 동장 적층판을 준비했다. 이 편면 동장 적층판을 사용하고, 공지의 서브 트랙티브법에 의해, 금속배선의 패턴을 형성한 편면 플렉시블 회로기판을 제작했다. 이것을 외층에 사용한다. 그리고 시판의 본딩 시트(두께 15㎛)를 코어층의 양측에 배치하고, 그 양 외층에, 동박이 외측이 되도록 이 편면 플렉시블 회로기판을 겹친 후에, 고온 프레스로 접착 적층함으로써 4층 플렉시블 회로기판을 얻었다.
얻어진 4층 플렉시블 회로기판에 있어서의 전체의 두께(TA)는 156㎛이며, 도체층 1층당 두께는 39㎛였다. 본 실시예에서 얻어진 4층 플렉시블 회로기판은 도체층이 4층으로 이루어지는 고밀도이며 또한 미세 배선이었다. 또한, 높은 유연성과 전송 특성을 겸비하는 다층의 플렉시블 회로기판을 얻었다.
또한, 본 실시예에서 얻어진 4층 플렉시블 회로기판의 일부의 단면화상(전자현미경으로 촬영)을 도 9에 나타낸다.
<실시예 28>
배선 높이(Hw)를 12㎛, L/S(Line&Space이며 본 실시예에서는 Lb/S에 상당)로서 20㎛/25㎛로 한 것 이외는 실시예 19와 동일하게 하고, 금속배선의 패턴을 양면에 형성한 플렉시블 회로기판을 제작했다. 이 기판을 코어층에 사용한다.
이어서, 실시예 27과 동일하게 해서 편면 플렉시블 회로기판을 작성하고, 상기 플렉시블 회로기판을 코어층으로 하는 이외는 실시예 27과 동일하게 해서 4층 플렉시블 회로기판을 얻었다.
얻어진 4층 플렉시블 회로기판에 있어서의 전체의 두께(TA)는 164㎛이며, 도체층 1층당 두께는 41㎛였다. 본 실시예에서 얻어진 4층 플렉시블 회로기판은 도체층이 4층으로 이루어지는 고밀도이며 또한 미세 배선이었다. 또한, 높은 유연성과 전송 특성을 겸비하는 다층의 플렉시블 회로기판을 얻었다.
<비교예 1>
가열(소둔) 공정을 생략한 것, 무전해 동 도금의 조건 중 pH를 12.5로 한 것 이외는 실시예 1과 동일하게 행했다. 결과를 표 1 및 표 2에 나타낸다.
<비교예 2>
FCCL(플렉시블 동장 적층체)로서, 시판의 동장 적층체를 준비했다. 이 FCCL의 액정 폴리머 필름의 두께는 50㎛이며, 전해 동박의 두께는 18㎛였다. 이 준비한 FCCL에 대해서, 공지의 방법으로 금속배선의 두께(배선 높이(Hw))가 30㎛가 되도록 전해 동 도금을 실시했다.
이상으로 제작한 동장 적층체를 사용하고, 이하에 나타내는 공지의 서브 트랙티브법을 사용해서 플렉시블 회로기판(FPC)을 제작했다. 즉, 얻어진 동장 적층체에 대해서, 공지의 롤 라미네이터에 의해, 공지의 DFR(드라이 필름 레지스트)을 첩합했다. 이어서 소정의 레지스트 패턴 화상이 형성된 마스크를 통해 공지의 노광 장치에 의해 자외선 노광함으로써 레지스트중의 포지티브 부분을 경화시켰다.
이어서, 현상액으로서 1질량% 탄산 나트륨 수용액 등의 공지의 알칼리성 현상액으로 레지스트중의 미노광부를 용출시켜서 전해 동 도금층 상에 레지스트 패턴을 형성했다. 그리고 상기에서 얻어진 레지스트 패턴이 형성된 본 비교예의 FCCL에 대해서, 염화제이철을 포함하는 공지의 에칭 프로세스에 의해 도체의 배선을 형성했다. 이어서 전해 동 도금이 형성된 본 실시예의 FCCL에 대해서, 공지의 아민계 박리액을 사용해서 상기 레지스트 패턴에 60초간만 스프레이 처리함으로써, 이 레지스트 패턴을 제거했다.
이상에 의해 비교예 2의 플렉시블 회로기판(FPC)을 얻었다. 얻어진 FPC에 있어서의 금속배선의 제원을 표 3에 나타낸다. 또한, 얻어진 플렉시블 회로기판의 일부(금속배선의 일례)를 도 8(a)에 나타낸다.
<비교예 3>
동장 적층판으로서, 액정 폴리머 필름 50㎛, 압연 동박 18㎛를 사용한 것, 전해 동 도금후의 금속배선의 두께(배선 높이(Hw))를 29.2㎛로 한 것 이외는 비교예 2와 동일하게 행했다. 결과를 표 3에 나타낸다. 또한, 얻어진 플렉시블 회로기판의 일부(금속배선의 일례)를 도 8(b)에 나타낸다.
<비교예 4>
시판의 스마트폰을 준비하고, 분해함으로써 탑재되어 있는 플렉시블 회로기판을 취출했다. 이 플렉시블 회로기판은 기재 수지에 액정 폴리머를 사용하고 있고 5층 적층구조를 갖고 있었다. 이 플렉시블 프린트 기판의 금속배선의 제원을 실시예 17과 동일하게 조사했다. 결과를 표 3에 나타낸다.
<비교예 5>
비교예 4에서 얻어진 플렉시블 프린트 기판, 다른 부위의 금속배선의 제원을 실시예 17과 동일하게 조사했다. 결과를 표 3에 나타낸다.
Figure pct00003
Figure pct00004
Figure pct00005
본 발명의 동장 적층체는 전송 손실을 억제하면서, 높은 밀착성과 양호한 체적저항률을 실현할 수 있다. 따라서 본 발명의 동장 적층체에 의하면, 다층구조의 미세배선이 요구되는 배선판 등에 적합하게 적용되는 것이 명확하다.
1 수지 필름
2 무전해 동 도금층
3 전해 동 도금층
10 동장 적층체

Claims (18)

  1. 주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한 유전 정접이 0.008 이하인 저유전 수지 필름과,
    상기 저유전 수지 필름의 적어도 한쪽의 면에 적층된 무전해 동 도금층을 포함하고,
    상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm이며, 또한, 상기 수지 필름과 상기 무전해 동 도금층의 밀착 강도가 4.2N/cm 이상인 것을 특징으로 하는 동장 적층체.
  2. 제 1 항에 있어서,
    상기 무전해 동 도금층에 있어서의 체적저항률이 7.0μΩ·cm 이하인 동장 적층체.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 무전해 동 도금층 상에 적층된 전해 동 도금층을 더 구비하고,
    상기 전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 40∼300nm인 동장 적층체.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 무전해 동 도금층 상에 전해 동 도금층을 더 구비하고,
    상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈를 제 1 결정자로 하고, 상기 전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈를 제 2 결정자로 하고, 상기 제 2 결정자에 대한 상기 제 1 결정자의 비율(제 2 결정자/제 1 결정자)이 2.0 이하인 동장 적층체.
  5. 주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한 유전 정접이 0.008 이하인 저유전 수지 필름과,
    상기 저유전 수지 필름의 적어도 한쪽의 면에 적층된 무전해 동 도금층을 포함하고,
    상기 무전해 동 도금층 상에 전해 동 도금층을 구비하고,
    상기 전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 40∼300nm이며,
    상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈를 제 1 결정자로 하고, 상기 전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈를 제 2 결정자로 하고, 상기 제 2 결정자에 대한 상기 제 1 결정자의 비율(제 2 결정자/제 1 결정자)이 2.0 이하이며, 또한,
    상기 수지 필름과 상기 무전해 동 도금층의 밀착 강도가 4.2N/cm 이상인 동장 적층체.
  6. 제 5 항에 있어서,
    상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm인 동장 적층체.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전해 동 도금층에 있어서의 체적저항률이 5.0μΩ·cm 이하인 동장 적층체.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 저유전 수지 필름이 폴리이미드, 변성 폴리이미드, 액정 폴리머, 불소계 수지 중 어느 하나, 혹은 그 혼성물인 동장 적층체.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 저유전 수지 필름 중 상기 무전해 동 도금층과 접하는 도금층측 계면에 있어서의 평균 표면 거칠기(Ra)가 1∼150nm이며, 상기 수지 필름의 도금층측 계면에 있어서의 비행시간형 질량분석법(TOF-SIMS)에 의한 질량 121의 강도가 800 이상이며, 또한, 상기 수지 필름의 도금층측 계면은 수산기 및/또는 카르복실기가 부여되어 있는 동장 적층체.
  10. 주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한, 유전 정접이 0.008 이하인 저유전 수지 필름에 무전해 동 도금층을 형성해서 제조되는 동장 적층체의 제조 방법으로서,
    상기 저유전 수지 필름의 표면에 대해서 무전해 동 도금층을 형성하는 무전해 동 도금 공정과,
    상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm가 되도록 상기 무전해 동 도금층이 형성된 상기 동장 적층체를 가열하는 가열 공정을 포함하는 것을 특징으로 하는 동장 적층체의 제조 방법.
  11. 제 10 항에 있어서,
    상기 가열 공정에서는 (i)대기중에 있어서는 150∼200℃에서 10∼180분, 및 (ii)불활성 가스중에 있어서는 150∼350℃에서 5∼180분 중 어느 하나의 가열 조건으로 상기 동장 적층체가 가열되는 동장 적층체의 제조 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 가열 공정은 상기 무전해 동 도금층 상에의 레지스트 패터닝 공정보다 전에 행해지는 동장 적층체의 제조 방법.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 무전해 동 도금 공정보다 전에,
    상기 저유전 수지 필름의 표면에 카르복실기 및/또는 수산기를 부여하는 제 1 표면 개질 공정과,
    상기 카르복실기 및/또는 수산기가 부여된 상기 표면에 대해서 습식방식에 의해 전하를 부여하는 제 2 표면 개질 공정과,
    상기 전하가 부여된 상기 표면에 촉매를 흡착시키는 촉매 흡착 공정을 더 갖고,
    상기 촉매가 흡착된 상기 표면에 대해서 상기 무전해 동 도금층이 형성되는 동장 적층체의 제조 방법.
  14. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 동장 적층체에 의한 회로가 형성된 플렉시블 회로기판.
  15. 저유전 수지 필름을 사용한 플렉시블 회로기판의 제조 방법으로서,
    주파수 10GHz에 있어서의 비유전율이 3.5 이하, 또한, 유전 정접이 0.008 이하인 상기 저유전 수지 필름에 무전해 동 도금층을 형성하는 무전해 동 도금 공정과,
    상기 무전해 동 도금층 상에 레지스트를 도포해서 패터닝하는 레지스트 패터닝 공정과,
    상기 패터닝된 레지스트간에 전해 동 도금층을 형성하는 전해 동 도금 공정과,
    상기 레지스트 패터닝 공정보다 전에, 상기 무전해 동 도금층에 있어서의 결정자의 가중 평균 사이즈가 25∼300nm가 되도록 상기 무전해 동 도금층이 형성된 상기 동장 적층체를 가열하는 가열 공정을 갖는 것을 특징으로 하는 플렉시블 회로기판의 제조 방법.
  16. 저유전 수지 필름 상에 금속배선이 형성된 플렉시블 회로기판으로서,
    상기 금속배선에 있어서의, 상기 저유전 수지 필름으로부터의 배선 높이를 Hw, 상기 저유전 필름과 접하는 저변의 폭을 Lb, 상면의 폭을 Lt, 상기 저유전 수지 필름 상에 있어서 이웃하는 다른 금속배선과의 배선간 거리를 S로 했을 때,
    상기 배선 높이를 상기 저변의 폭과 상기 상면의 폭의 차로 나눈 값(Hw/(Lb-Lt))으로 규정되는 상기 금속배선에 있어서의 도체형상의 직사각형도(A)가 2.5 이상이며,
    S가 60㎛ 이하이며, 또한,
    상기 배선간 거리를 상기 도체형상의 직사각형도로 나눈 값(S/A)으로 규정되는 도체 배선 밀도(WD)가 10.0 이하인 상기 금속배선으로 구성된 도체를 포함하는 것을 특징으로 하는 플렉시블 회로기판.
  17. 제 14 항에 있어서,
    상기 동장 적층체에 의한 상기 저유전 수지 필름 상에 형성된 금속배선의 상기 회로를 갖고,
    상기 금속배선의 적어도 일부는 상기 저유전 수지 필름으로부터의 배선 높이를 Hw, 상기 저유전 필름과 접하는 저변의 폭을 Lb, 상면의 폭을 Lt, 상기 저유전 수지 필름 상에 있어서 이웃하는 다른 금속배선과의 배선간 거리를 S로 했을 때,
    상기 배선 높이를 상기 저변의 폭과 상기 상면의 폭의 차로 나눈 값(Hw/(Lb-Lt))으로 규정되는 상기 금속배선에 있어서의 도체형상의 직사각형도(A)가 2.5 이상이며,
    S가 60㎛ 이하이며, 또한,
    상기 배선간 거리를 상기 도체형상의 직사각형도로 나눈 값(S/A)으로 규정되는 도체 배선 밀도(WD)가 10.0 이하인 것을 특징으로 하는 플렉시블 회로기판.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 금속배선을 포함하는 도체층을 갖고 적어도 4층 이상 적층되어서 이루어지고,
    전체의 두께를 상기 도체층의 층수로 나눈 평균 두께가 50㎛ 이하인 플렉시블 회로기판.
KR1020237001502A 2020-08-07 2021-08-07 동장 적층체 및 그 제조 방법 KR20230049079A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2020-134874 2020-08-07
JP2020134874 2020-08-07
JP2021093953 2021-06-03
JPJP-P-2021-093953 2021-06-03
PCT/JP2021/029461 WO2022030644A1 (ja) 2020-08-07 2021-08-07 銅張積層体及びその製造方法

Publications (1)

Publication Number Publication Date
KR20230049079A true KR20230049079A (ko) 2023-04-12

Family

ID=80117559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237001502A KR20230049079A (ko) 2020-08-07 2021-08-07 동장 적층체 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20230284393A1 (ko)
JP (1) JPWO2022030644A1 (ko)
KR (1) KR20230049079A (ko)
CN (1) CN116057206A (ko)
TW (1) TW202219319A (ko)
WO (1) WO2022030644A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622905B2 (ko) 1982-06-02 1987-01-22 Nauchino Puroizubodosutobennoe Obiedeinenie Ho Tech Mas Chiniitomashi
JP2002256443A (ja) 2001-02-27 2002-09-11 Japan Science & Technology Corp メッキ方法
JP5186266B2 (ja) 2008-03-31 2013-04-17 新日鉄住金化学株式会社 多層配線回路基板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003001756A (ja) * 2001-06-27 2003-01-08 Oike Ind Co Ltd 銅薄膜積層体
US8568856B2 (en) * 2005-10-05 2013-10-29 Nippon Mining & Metals Co., Ltd. Two-layer flexible substrate
JP2007262493A (ja) * 2006-03-28 2007-10-11 Toray Advanced Film Co Ltd フレキシブルプリント基板用材料およびその製造方法
JP2009274250A (ja) * 2008-05-13 2009-11-26 Sumitomo Metal Mining Co Ltd 金属被覆ポリイミドフィルム基板
JP2012023296A (ja) * 2010-07-16 2012-02-02 Dainippon Printing Co Ltd 回路基板、回路基板の製造方法、サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ
JP2012038823A (ja) * 2010-08-04 2012-02-23 Nitto Denko Corp 配線回路基板
JP5022501B2 (ja) * 2010-11-04 2012-09-12 株式会社日本表面処理研究所 成形回路部品の製造方法
JP2015084301A (ja) * 2013-10-25 2015-04-30 住友電気工業株式会社 導電シートおよび導電シートの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622905B2 (ko) 1982-06-02 1987-01-22 Nauchino Puroizubodosutobennoe Obiedeinenie Ho Tech Mas Chiniitomashi
JP2002256443A (ja) 2001-02-27 2002-09-11 Japan Science & Technology Corp メッキ方法
JP5186266B2 (ja) 2008-03-31 2013-04-17 新日鉄住金化学株式会社 多層配線回路基板及びその製造方法

Also Published As

Publication number Publication date
US20230284393A1 (en) 2023-09-07
CN116057206A (zh) 2023-05-02
JPWO2022030644A1 (ko) 2022-02-10
TW202219319A (zh) 2022-05-16
WO2022030644A1 (ja) 2022-02-10

Similar Documents

Publication Publication Date Title
TWI699459B (zh) 表面處理銅箔及使用其之積層板、附載體銅箔、印刷配線板、電子機器、以及印刷配線板之製造方法
KR101830994B1 (ko) 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
JP5178064B2 (ja) 金属表面粗化層を有する金属層積層体及びその製造方法
KR101078234B1 (ko) 동박 적층판
TWI616333B (zh) Resin sheet with support
KR20170029648A (ko) 프린트 배선판용 동박 및 그 제조 방법
JPWO2010098235A1 (ja) 耐熱エージング特性に優れた金属被覆ポリイミド樹脂基板
KR20230049079A (ko) 동장 적층체 및 그 제조 방법
WO2022030645A1 (ja) 銅張積層体及びその製造方法
WO2022215330A1 (ja) 表面処理銅箔及び該表面処理銅箔を用いた銅張積層板並びにプリント配線板
CN112449483B (zh) 覆铜层叠体及其制造方法
JP6827083B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JP4752357B2 (ja) 積層板の製造方法およびプリント配線基板の製造方法
TWI854011B (zh) 覆銅積層體及其製造方法
CN111757607A (zh) 表面处理铜箔、覆铜层叠板及印制布线板
KR101591654B1 (ko) 미세배선용 양면 연성 동박 적층체 및 이의 제조방법
JP7513717B2 (ja) 銅箔積層フィルム、それを含む電子素子、及び該銅箔積層フィルムの製造方法
JP5073801B2 (ja) 銅張り積層板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination