TW202202862A - 檢查裝置以及檢查方法 - Google Patents

檢查裝置以及檢查方法 Download PDF

Info

Publication number
TW202202862A
TW202202862A TW110113862A TW110113862A TW202202862A TW 202202862 A TW202202862 A TW 202202862A TW 110113862 A TW110113862 A TW 110113862A TW 110113862 A TW110113862 A TW 110113862A TW 202202862 A TW202202862 A TW 202202862A
Authority
TW
Taiwan
Prior art keywords
capacitance
wiring
correction
substrate
measured
Prior art date
Application number
TW110113862A
Other languages
English (en)
Inventor
高木範明
郡司慶太
Original Assignee
日商日本電產理德股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本電產理德股份有限公司 filed Critical 日商日本電產理德股份有限公司
Publication of TW202202862A publication Critical patent/TW202202862A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本發明提供一種檢查裝置以及檢查方法，其容易對基板的製造偏差引起的靜電電容的偏差進行修正。基板檢查裝置1是對形成有配線P及基準配線B的多個基板A進行檢查的檢查裝置1，且所述檢查裝置1中，包括：測定部22，測定各基板A的配線P及基準配線B的靜電電容作為測定電容C；平均電容計算部23，計算自於設計上被設置為相同配線的基準配線B測定出的測定電容C的平均值作為平均電容Cav；以及電容修正部24，於將多個基板A中的一個作為目標基板Ai的情況下，計算作為目標基板Ai的檢查對象的目標配線P的測定電容C的修正值即修正電容Cc，且電容修正部24藉由將目標基板Ai的配線的平均電容Cav相對於測定電容C的比率乘以目標配線P的測定電容C，來計算修正電容Cc。

Description

檢查裝置以及檢查方法
本發明是有關於一種對基板進行檢查的檢查裝置以及檢查方法。
自先前以來，已知有一種電路基板檢查方法，其對作為測定對象的電路基板中的多個導體圖案與基準電極之間的對電極間靜電電容進行測定，並基於所測定出的所述對電極間靜電電容對電路基板進行檢查（例如，參照專利文獻1）。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2003-14807號公報
[發明所欲解決之課題]
此外，配線的靜電電容亦會根據配線的相向面積等而變化。因此，若配線的寬度或絕緣層的厚度等由於基板的製造偏差而產生偏差，則配線的靜電電容亦會產生偏差。
本發明的目的在於提供一種檢查裝置以及檢查方法，其容易對基板的製造偏差引起的靜電電容的偏差進行修正。 [解決課題之手段]
本發明的一例的檢查裝置對分別形成有於設計上被設置為相同配線的配線的多個基板進行檢查，且所述檢查裝置中，包括：測定部，測定所述各基板的配線的靜電電容作為測定電容；平均電容計算部，計算自所述於設計上被設置為相同配線的配線測定出的測定電容的平均值作為平均電容；以及電容修正部，於將所述多個基板中的一個作為目標基板的情況下，計算作為所述目標基板的檢查對象的目標配線的所述測定電容的修正值即修正電容，且所述電容修正部藉由將所述目標基板的配線的所述平均電容相對於所述測定電容的比率乘以所述目標配線的所述測定電容，來計算所述修正電容。
另外，本發明的一例的檢查方法對分別形成有於設計上被設置為相同配線的配線的多個基板進行檢查，且所述檢查方法中，包括：測定工序，測定所述各基板的配線的靜電電容作為測定電容；平均電容計算工序，計算自所述於設計上被設置為相同配線的配線測定出的測定電容的平均值作為平均電容；以及電容修正工序，於將所述多個基板中的一個作為目標基板的情況下，計算作為所述目標基板的檢查對象的目標配線的所述測定電容的修正值即修正電容，且所述電容修正工序藉由將所述目標基板的配線的所述平均電容相對於所述測定電容的比率乘以所述目標配線的所述測定電容，來計算所述修正電容。 [發明的效果]
此種結構的檢查裝置以及檢查方法容易對基板的製造偏差引起的靜電電容的偏差進行修正。
以下，基於圖式對本發明的實施方式進行說明。再者，於各圖中標註相同符號的結構表示相同的結構，並省略其說明。圖1所示的基板檢查裝置1是用以對形成於面板100的基板A1～基板A25的配線進行檢查的裝置。基板檢查裝置1相當於檢查裝置的一例。
圖1所示的基板檢查裝置1包括框體11。於框體11的內部空間中，主要設置有基板固定裝置12、檢查部3、控制部2、以及用以使檢查部3於框體11內適宜移動的檢查部移動機構15。基板固定裝置12構成為將作為檢查對象的面板100固定於規定的位置。
檢查部3位於固定於基板固定裝置12上的面板100的上方。於檢查部3，安裝有用以對形成於面板100的基板A進行檢查的檢查治具4。於檢查治具4安裝有多個探針Pr。
圖2所示的面板100包括基板A1～基板A25。以下，將基板A1～基板A25統稱為基板A，於表示各別的基板時，對符號A標註基板編號n，稱為如基板An般。面板100例如是面板級封裝（Panel Level Packaging，PLP）用的面板。
基板A例如可為半導體封裝用的封裝基板或膜形載體、印刷配線基板、玻璃環氧基板、撓性基板、陶瓷多層配線基板、液晶顯示器或電致發光（Electro-Luminescence，EL）顯示器等顯示器用的電極板、觸摸面板用等的透明導電板、半導體晶圓或半導體晶片或晶片尺寸封裝（Chip size package，CSP）等的半導體基板等各種基板。於基板A形成有配線圖案、焊墊（pad）、焊盤（land）、焊料凸塊、通孔（via）以及端子等檢查點。
於基板A1～基板A25上，形成有於設計上相同的配線圖案。面板100所包含的基板A的個數不限於25個。基板A例如是於再分佈層（Redistribution Layer，RDL）第一工序中製造作為半導體晶片的封裝的一種的扇出封裝時的於載體上形成有RDL之後、晶片裸晶（chip die）安裝於RDL之前的基板。
參照圖3、圖4，基板An成為包括例如第一層L1、第二層L2以及第三層L3的多個配線層的多層基板。於基板An上形成有配線編號1～5的配線P（n，1）～配線P（n，5）以及配線編號1～3的基準配線B（n，1）～基準配線B（n，3）。以下，將基板編號i的基板Ai中的配線編號j的配線表述為配線P（i，j），將基板編號i的基板Ai中的配線編號j的基準配線表述為基準配線B（i，j）。
配線P（n，1）～配線P（n，5）以及基準配線B（n，1）～基準配線B（n，3）相當於配線的一例。以下，將配線P（n，1）～配線P（n，5）統稱為配線Pn，將配線P（1，1）～配線P（25，5）統稱為配線P，將基準配線B（n，1）～基準配線B（n，3）統稱為基準配線Bn，將基準配線B（1，1）～基準配線B（25，3）統稱為基準配線B。
配線P以及基準配線B分別包括端部e、端部g以及將端部e與端部g之間連結的本體f。端部e、端部g例如為通孔或焊墊等。本體f呈帶狀延伸，且構成各配線的主要部分。
配線P以及基準配線B的端部e形成於第一層L1。配線P以及基準配線B的端部g形成於第三層L3。配線P（n，1）以及基準配線B（n，1）的本體f形成於第一層L1。配線P（n，2）、配線P（n，3）以及基準配線B（n，2）的本體f形成於第二層L2。配線P（n，4）、配線P（n，5）以及基準配線B（n，3）的本體f形成於第三層L3。
於圖3中，以實線表示形成於第一層L1的部分，以虛線表示形成於第二層L2的部分，以點鏈線表示形成於第三層L3的部分。
如圖4所示，於基板An的第二層L2上，形成有與基準配線B（n，1）相向配置並以呈面狀擴展的方式形成的面狀圖案G（n，1）、以及與基準配線B（n，3）相向配置並以呈面狀擴展的方式形成的面狀圖案G（n，3）。於基板An的第一層L1上，形成有與基準配線B（n，2）相向配置並以呈面狀擴展的方式形成的面狀圖案G（n，2）。
於面狀圖案G（n，1）、面狀圖案G（n，3），連接有於第一層L1露出的通孔。藉由使探針Pr與該通孔接觸，能夠將探針Pr與面狀圖案G（n，1）、面狀圖案G（n，3）導通連接。實際上，與通孔連接的第一層L1必須配置於通孔上，因此藉由探針Pr與其接觸，能夠實現導通連接。第一層L1自身的電容藉由將其形成得小，而可使其影響極小。
再者，面狀圖案G（n，1）、面狀圖案G（n，2）、面狀圖案G（n，3）只要分別與基準配線B（n，1）、基準配線B（n，2）、基準配線B（n，3）相向配置即可，所配置的層不限於圖4所示的例子。
面板100是由載體基板102、剝離層103與基板A按照該順序積層而構成。各配線的端部e形成於第一層L1，各配線的端部g形成於第三層L3。然而，於載體基板102上形成基板A之後、於晶片裸晶安裝於基板A之前的面板100中，由於載體安裝於基板A的其中一個面（第三層L3）上，因此無法使探針與基板A的兩表面接觸來對配線的導通進行檢查。
因此，基板檢查裝置1藉由使探針Pr與基板A的露出側的面（第一層L1）的端部e或面狀圖案G（n，2）、或者和面狀圖案G（n，1）、面狀圖案G（n，3）相連的通孔接觸而對配線的靜電電容進行測定，來進行配線的檢查。實際上，與通孔連接的第一層L1必須配置於通孔上，因此藉由探針Pr與其接觸，能夠實現導通連接。第一層L1自身的電容藉由將其形成得小，可使其影響極小。
再者，面板100不限於在載體上形成基板A之後、於晶片裸晶安裝於基板A之前的基板。
參照圖4，檢查部3包括：多個探針Pr、掃描器部31、交流電源32、以及多個電流計33。於掃描器部31，連接有各探針Pr、交流電源32的一端、各電流計33的一端、以及電路接地。交流電源32的另一端與各電流計33的另一端連接於電路接地。
掃描器部31為使用例如電晶體或繼電器開關等開關元件而構成的切換電路。掃描器部31根據來自控制部2的控制訊號，將交流電源32與各電流計33連接於任意的探針Pr。
交流電源32為經由掃描器部31將預先設定的頻率f的交流的電壓V輸出至探針Pr的交流電源電路。電流計33為使用例如分流電阻、霍爾元件、模數轉換器等而構成的交流電流計。電流計33對自經由掃描器部31連接的探針Pr流向電路接地的電流I進行測定，並將表示電流I的訊號發送至控制部2。電壓V及電流I可為有效值，亦可為峰值。
參照圖1，控制部2例如是使用執行規定的邏輯運算的中央處理單元（Central Processing Unit，CPU）、暫時地記憶資料的隨機存取記憶體（Random Access Memory，RAM）、預先記憶規定的控制程式等的非揮發性的記憶裝置、及包括該些的周邊電路等的微電腦而構成。
控制部2例如藉由執行所述控制程式，而作為檢查控制部21、測定部22、平均電容計算部23、電容修正部24、基準值計算部25、以及判定部26發揮功能。
檢查控制部21使檢查部3適宜移動，使各探針Pr與固定於基板固定裝置12上的基板A的端部e等各檢查點接觸。
測定部22測定各基板A的配線的靜電電容作為測定電容。具體而言，測定部22測定基準配線B（n，1）與面狀圖案G（n，1）之間的靜電電容作為基準配線B（n，1）的測定電容，測定基準配線B（n，2）與面狀圖案G（n，2）之間的靜電電容作為基準配線B（n，2）的靜電電容，測定基準配線B（n，3）與面狀圖案G（n，3）之間的靜電電容作為基準配線B（n，3）的靜電電容。
嚴格而言，使探針Pr與基準配線B（n，1）及面狀圖案G（n，1）接觸而測定出的靜電電容中，亦包括與基準配線B（n，1）的周圍的材料之間產生的靜電電容。同樣地，使探針Pr與基準配線B（n，2）及面狀圖案G（n，2）接觸而測定出的靜電電容中，亦包括與基準配線B（n，2）的周圍的材料之間產生的靜電電容，使探針Pr與基準配線B（n，3）及面狀圖案G（n，3）接觸而測定出的靜電電容中，亦包括與基準配線B（n，3）的周圍的材料之間產生的靜電電容。
然而，靜電電容與距離成反比，與面積成正比。因此，若基準配線B（n，1）、基準配線B（n，2）、基準配線B（n，3）與其周圍的配線等的距離遠，則面積大的基準配線B（n，1）與面狀圖案G（n，1）之間的靜電電容、基準配線B（n，2）與面狀圖案G（n，2）之間的靜電電容、以及基準配線B（n，3）與面狀圖案G（n，3）之間的靜電電容佔支配地位。
因此，可將使一對探針Pr與基準配線B（n，1）及面狀圖案G（n，1）接觸而測定出的靜電電容近似為基準配線B（n，1）的靜電電容，可將使一對探針Pr與基準配線B（n，2）及面狀圖案G（n，2）接觸而測定出的靜電電容近似為基準配線B（n，2）的靜電電容，可將使一對探針Pr與基準配線B（n，3）及面狀圖案G（n，3）接觸而測定出的靜電電容近似為基準配線B（n，3）的靜電電容。
另外，配線Pn的靜電電容可為所述配線Pn與其他所有配線或圖案之間的靜電電容，亦可為所述配線Pn與其他預先設定的一個或多個配線或者圖案之間的靜電電容。或者，於載體基板102為導體基板的情況下，配線Pn的靜電電容可為所述配線Pn與載體基板102之間的靜電電容。測定部22只要將於與配線Pn及任意設定的配線或者圖案接觸的一對探針Pr之間測定出的靜電電容作為所述配線Pn的測定電容即可。
測定部22藉由掃描器部31使電流計33連接於與測定對象的基準配線Bn或者配線Pn接觸的探針Pr。另外，測定部22藉由掃描器部31使交流電源32連接於與所述探針Pr成對的探針Pr。
如此一來，藉由自交流電源32輸出的頻率f的電壓V，電流I經由測定對象的基準配線Bn或者配線Pn的靜電電容流動，藉由電流計33測定所述電流I。
於在對靜電電容X施加頻率f的電壓V時電流I流動的情況下，靜電電容X由下述的式（1）賦予。 靜電電容X=I/（V×2πf）   ···（1）
於此情況下，由於V以及2πf已知，因此若獲得電流I，則可判明靜電電容X。因此，測定部22可測定靜電電容X作為測定電容C。
以下，將測定部22使用掃描器部31、交流電源32以及電流計33來對靜電電容X進行測定的情況僅記載為測定部22對靜電電容X即測定電容C進行測定。
平均電容計算部23計算自相互對應的配線測定出的測定電容C的平均值作為平均電容Cav。所謂相互對應的配線，是指針對各基板A，於設計上被製作為相同配線的配線。例如，配線編號相同，基準配線B（1，1）、基準配線B（2，1）、基準配線B（3，1）、···是相互對應的配線，基準配線B（1，2）、基準配線B（2，2）、基準配線B（3，2）、···是相互對應的配線，基準配線B（1，3）、基準配線B（2，3）、基準配線B（3，3）、···是相互對應的配線。
於將多個基板A1～A25中基板編號i的基板Ai作為目標基板的情況下，電容修正部24藉由將目標基板Ai的配線的平均電容Cav相對於測定電容Ci的比率乘以作為目標基板Ai的檢查對象的目標配線的測定電容C，來計算作為目標配線的測定電容C的修正值即修正電容Cc。
進而，電容修正部24藉由將各基板A依次作為目標基板，來計算相對於各基板A的目標配線的修正電容Cc。
基準值計算部25計算相對於各基板A的目標配線的修正電容Cc的平均值作為判定基準值Cref。
判定部26基於判定基準值Cref，對修正電容Cc進行判定。
接著，參照圖5～圖8對執行本發明的一例的檢查方法的基板檢查裝置1的動作的一例進行說明。於以下的說明中，將基準配線B（i，j）的測定電容記載為C（B（i，j）），將配線P（i，j）的測定電容記載為C（P（i，j）），將配線P（i，j）的修正電容記載為Cc（p（i，j））。
首先，測定部22將基板編號i初始化為1（步驟S1）。
接著，檢查控制部21使各探針Pr與基板Ai的第一層L1接觸。具體而言，使各探針Pr與和基準配線B（i，1）～基準配線B（i，3）、配線P（i，1）～配線P（i，5）、面狀圖案G（i，1）～面狀圖案G（i，3）、以及配線P（i，1）～配線P（i，5）成對的任意的配線等接觸。
接著，測定部22對測定電容C（B（i，1））、測定電容C（B（i，2）、測定電容C（B（i，3）、以及測定電容C（P（i，1））、測定電容C（P（i，2））、測定電容C（P（i，3））、測定電容C（P（i，4））、測定電容C（P（i，5））進行測定（步驟S2：測定工序）。
接著，測定部22將基板編號i與25進行比較（步驟S3），若基板編號i並非25（於步驟S3中為否（NO）），則為了對新的基板A進行測定而對基板編號i加1（步驟S4），再次重覆步驟S2、步驟S3。另一方面，若基板編號i為25（於步驟S3中為是（YES）），則對所有的配線測定了測定電容C，因此將處理轉移至步驟S5。
接著，平均電容計算部23將測定電容C（B（1，1））～測定電容C（B（25，1））的平均值作為第一層L1的平均電容Cav（L1），將測定電容C（B（1，2））～測定電容C（B（25，2））的平均值作為第二層L2的平均電容Cav（L2），將測定電容C（B（1，3））～測定電容C（B（25，3））的平均值作為第三層L3的平均電容Cav（L3）（步驟S5：平均電容計算工序）。
測定電容C（B（1，1））～測定電容C（B（25，1））是自配線編號為1的相互對應的基準配線B、即形成於第一層L1的基準配線B測定出的測定電容C。測定電容C（B（1，2））～測定電容C（B（25，2））是自配線編號為2的相互對應的基準配線B、即形成於第二層L2的基準配線B測定出的測定電容C。測定電容C（B（1，3））～測定電容C（B（25，3））是自配線編號為3的相互對應的基準配線B、即形成於第三層L3的基準配線B測定出的測定電容C。
再者，示出了於一個基板A上於每一層設置一個基準配線B的例子，但亦可於每一層包括多個基準配線B。而且，亦可將每個基板的多個基準配線B的測定電容C與多個基板對應地按照每一層進行平均，而計算平均電容Cav（L1）、平均電容Cav（L2）、平均電容Cav（L3）。
接著，電容修正部24將基板編號i初始化為1（步驟S6）。
接著，電容修正部24基於下述的式（1）計算第一層L1的配線P（i，1）的修正電容Cc（P（i，1））（步驟S7：電容修正工序）。 修正電容Cc（P（i，1））=C（P（i，1））×Cav（L1）/C（B（i，1））  ···（1）
於步驟S7中，基板Ai相當於目標基板，配線P（i，1）相當於第一層L1的目標配線，基準配線B（i，1）相當於目標基板Ai的配線，Cav（L1）/C（B（i，1））相當於目標基板Ai的配線的平均電容Cav（L1）相對於測定電容C（B（i，1）的比率。
接著，電容修正部24基於下述的式（2）、式（3）計算第二層L2的配線P（i，2）、配線P（i，3）的修正電容Cc（P（i，2））、修正電容Cc（P（i，3））（步驟S8：電容修正工序）。 修正電容Cc（P（i，2））=C（P（i，2））×Cav（L2）/C（B（i，2））  ···（2） 修正電容Cc（P（i，3））=C（P（i，3））×Cav（L2）/C（B（i，2））  ···（3）
於步驟S8中，基板Ai相當於目標基板，配線P（i，2）、配線P（i，3）相當於第二層L2的目標配線，基準配線B（i，2）相當於目標基板Ai的配線，Cav（L2）/C（B（i，2））相當於目標基板Ai的配線的平均電容Cav（L2）相對於測定電容C（B（i，2））的比率。
接著，電容修正部24基於下述的式（4）、式（5）計算第三層L3的配線P（i，4）、配線P（i，5）的修正電容Cc（P（i，4））、修正電容Cc（P（i，5））（步驟S9：電容修正工序）。 修正電容Cc（P（i，4））=C（P（i，4））×Cav（L3）/C（B（i，3））  ···（4） 修正電容Cc（P（i，5））=C（P（i，5））×Cav（L3）/C（B（i，3））  ···（5）
於步驟S9中，基板Ai相當於目標基板，配線P（i，4）、配線P（i，5）相當於第三層L3的目標配線，基準配線B（i，3）相當於目標基板Ai的配線，Cav（L3）/C（B（i，3））相當於目標基板Ai的配線的平均電容Cav（L3）相對於測定電容C（B（i，3））的比率。
接著，電容修正部24將基板編號i與25進行比較（步驟S10），若基板編號i並非25（於步驟S10中為否），則為了對新的基板A進行修正而對基板編號i加1（步驟S11），再次重覆步驟S7～步驟S10。另一方面，若基板編號i為25（於步驟S10中為是），則所有測定電容C的修正結束，因此將處理轉移至步驟S21。
如圖9所示，即便是相同配線編號的配線P彼此，於每個基板A上，測定電容C亦產生偏差。當配線P斷線時測定電容C減少，當配線P與其他配線等短路時測定電容C增大。若不存在基板的偏差，則可藉由測定電容C的增減來對配線P的斷線或者短路進行判斷。
然而，若如圖9所示般，基板的偏差引起的測定電容C的偏差大，則不容易基於測定電容C來對配線P的斷線或者短路進行判斷。
例如，關於圖9所示的測定電容C（P（2，2）），以實線表示配線P（2，2）斷線時的測定電容C（P（2，2）），以虛線表示配線P（2，2）正常時的測定電容C（P（2，2））。於圖9所示的例子中，配線P（2，2）斷線時的測定電容C（P（2，2））較正常的配線P（1，2）的測定電容C（P（1，2））小，較正常的配線P（25，2）的測定電容C（P（25，2））大。因此，難以基於測定電容C（P（2，2））將配線P（2，2）判定為不良。
如圖10所示，關於步驟S7～步驟S9中所修正的修正電容Cc（P（1，1））～修正電容Cc（P（25，5）），若為正常的配線P，則於配線編號相同且相互對應的配線P彼此中，基板的偏差帶來的影響降低，而成為大致相同程度的靜電電容。如此，根據步驟S1～步驟S11，容易對基板A的製造偏差引起的靜電電容X的偏差進行修正。
另外，於基板A的製造製程中，由於在每一層形成配線P以及基準配線B，因此即便是相同的基板A內，每一層中偏差方式有時亦不同。因此，於步驟S2中，自設置於各層的基準配線B（n，1）～基準配線B（n，3）對測定電容C（B（1，1））～測定電容C（B（25，3））進行測定。於步驟S5中，按照每一層計算平均電容Cav（L1）、平均電容Cav（L2）、平均電容Cav（L3）。於步驟S7～步驟S9中，按照每一層修正測定電容C（P（1，1））～測定電容C（P（25，5）），來計算修正電容Cc（P（1，1））～修正電容Cc（P（25，5））。
藉此，可計算修正電容Cc（P（1，1））～修正電容Cc（P（25，5）），以降低每一層的偏差的差異。
接著，於步驟S21中，基準值計算部25將修正電容Cc（P（1，1））～修正電容Cc（P（25，1））的平均值作為配線P（n，1）的判定基準值Cref（1），將修正電容Cc（P（1，2））～修正電容Cc（P（25，2））的平均值作為配線P（n，2）的判定基準值Cref（2），將修正電容Cc（P（1，3））～修正電容Cc（P（25，3））的平均值作為配線P（n，3）的判定基準值Cref（3），將修正電容Cc（P（1，4））～修正電容Cc（P（25，4））的平均值作為配線P（n，4）的判定基準值Cref（4），將修正電容Cc（P（1，5））～修正電容Cc（P（25，5））的平均值作為配線P（n，5）的判定基準值Cref（5）（步驟S21：基準值計算工序）。
接著，判定部26將基板編號i以及配線編號j初始化為1（步驟S22）。
接著，若{Cc（P（i，j））-Cref（j）}/Cref（j）的絕對值為判定比率Ref以下（於步驟S23中為是），則判定部26判定為配線P（i，j）良好（步驟S24），若超過判定比率Ref（於步驟S23中為否），則判定部26判定為配線P（i，j）不良（步驟S25）。
即，判定部26於各配線P的修正電容Cc與判定基準值CRef之差相對於判定基準值Cref的比率超過預先設定的判定比率Ref時，可將所述配線P判定為不良。判定比率Ref只要根據所要求的檢查精度適宜設定即可。
接著，判定部26將配線編號j與5進行比較（步驟S26），若配線編號j並非5（於步驟S26中為否），則為了對基板Ai中的其他配線P進行判定而對配線編號j加1（步驟S27），再次重覆步驟S23～步驟S26。
另一方面，若配線編號j為5（於步驟S26中為是），則將基板編號i與25進行比較（步驟S28），若基板編號i並非25（於步驟S28中為否），則為了對新的基板A進行判定而對基板編號i加1，將配線編號j初始化為1（步驟S29），再次重覆步驟S23～步驟S28。
另一方面，若基板編號i為25（於步驟S28中為是），則對於所有配線P，結束是否良好的判定，因此將處理轉移至步驟S30。
於步驟S30中，判定部26確認是否存在於步驟S25中被判定為不良的配線P（步驟S30）。若完全不存在被判定為不良的配線P（於步驟S30中為否），則結束處理。
另一方面，只要存在一個被判定為不良的配線P（於步驟S30中為是），則轉移至步驟S41。
於即便存在一個被判定為不良的配線P（於步驟S30中為是），亦包含所述不良配線P的修正電容Cc在內，將步驟S21中計算出的平均值作為判定基準值Cref。因此，基於判定基準值Cref的配線P的是否良好判定精度下降。
因此，於步驟S41中，基準值計算部25將自修正電容Cc（P（1，1））～修正電容C（P（25，1））中去除被判定為不良的配線的修正電容後的剩餘修正電容的平均值作為配線P（n，1）的新的判定基準值Cref（1）。
同樣地，基準值計算部25將自修正電容Cc（P（1，2））～修正電容C（P（25，2））中去除被判定為不良的配線的修正電容後的剩餘修正電容的平均值作為配線P（n，2）的新的判定基準值Cref（2）（步驟S41）。
基準值計算部25將自修正電容Cc（P（1，3））～修正電容C（P（25，3））中去除被判定為不良的配線的修正電容後的剩餘修正電容的平均值作為配線P（n，3）的新的判定基準值Cref（3）（步驟S41）。
基準值計算部25將自修正電容Cc（P（1，4））～修正電容C（P（25，4））中去除被判定為不良的配線的修正電容後的剩餘修正電容的平均值作為配線P（n，4）的新的判定基準值Cref（4）（步驟S41）。
基準值計算部25將自修正電容Cc（P（1，5））～修正電容C（P（25，5））中去除被判定為不良的配線的修正電容後的剩餘修正電容的平均值作為配線P（n，5）的新的判定基準值Cref（5）（步驟S41）。
根據步驟S41，於存在不良配線的情況下，可基於去除所述不良配線的修正電容後的剩餘修正電容，求出新的判定基準值Cref，因此可提高判定基準值Cref的精度。
接著，判定部26將基板編號i以及配線編號j初始化為1（步驟S42）。
接著，判定部26確認是否於步驟S25中配線P（i，j）不良（步驟S43）。若配線P（i，j）並非不良（於步驟S43中為否），則判定部26將處理轉移至步驟S51。若配線P（i，j）不良（於步驟S43中為是），則判定部26將處理轉移至步驟S54。
於步驟S51中，若基於新的判定基準值CRef，{Cc（P（i，j））-Cref（j）}/Cref（j）的絕對值為判定比率Ref以下（於步驟S51為是），則判定部26判定為配線P（i，j）良好（步驟S52），若超過判定比率Ref，則判定部26判定為配線P（i，j）不良（步驟S53）。
接著，判定部26將配線編號j與5進行比較（步驟S54），若配線編號j並非5（於步驟S54中為否），則為了對基板Ai中的其他配線P進行判定而對配線編號j加1（步驟S55），再次重覆步驟S51～步驟S54。
另一方面，若配線編號j為5（於步驟S54中為是），則將基板編號i與25進行比較（步驟S56），若基板編號i並非25（於步驟S56中為否），則為了對新的基板A進行判定而對基板編號i加1，將配線編號j初始化為1（步驟S57），再次重覆步驟S51～步驟S56。
另一方面，若基板編號i為25（於步驟S56中為是），則對於上次並非不良的所有配線P，基於新的判定基準值Cref結束是否良好的判定，因此將處理轉移至步驟S58。
於步驟S58中，判定部26確認是否存在於步驟S53中新被判定為不良的配線P（步驟S58）。若完全不存在被新判定為不良的配線P（於步驟S58中為否），則結束處理。
另一方面，只要存在一個新被判定為不良的配線P（於步驟S58為是），則再次重覆步驟S41～步驟S58。
以上，根據步驟S30、步驟S41～步驟S58的處理，於存在被判定為不良的配線P的情況下，排除被判定為不良的配線P的影響，重新計算判定基準值Cref，並基於重新計算出的判定基準值Cref，重新進行被判定為良品的配線P的是否良好判定，因此配線P的是否良好判定精度提高。
再者，未必需要執行步驟S30～步驟S53，亦可於步驟S28中為是的情況下結束處理。
另外，不限於將基準配線B設置於基板A的每一層的例子。例如，亦可僅包括基準配線B（n，2）作為基準配線，於步驟S7、步驟S9中，使用Cav（L2）/C（B（i，2））來代替Cav（L1）/C（B（i，1））、Cav（L3）/C（B（i，3））。
另外，不限於與作為檢查對象的配線P分開地包括基準配線B的例子。亦可不包括基準配線B，使用配線P的任一個來代替基準配線B。例如，亦可使用配線P（n，2）、配線P（n，4）來代替基準配線B（n，2）、基準配線B（n，3）。
於此情況下，於步驟S5中，可將測定電容C（P（1，2））～測定電容C（P（25，2））的平均值作為第二層L2的平均電容Cav（L2），將測定電容C（P（1，4））～測定電容C（P（25，4））的平均值作為第三層L3的平均電容Cav（L3）。另外，可於步驟S8中使用測定電容C（P（i，2））來代替測定電容C（B（i，2）），於步驟S9中使用測定電容C（P（i，4）來代替測定電容C（B（i，3））。
藉此，於步驟S23～步驟S25、步驟S51～步驟S53中，雖然無法對配線P（n，2）、配線P（n，4）進行檢查，但是可對配線P（n，3）、配線P（n，5）進行檢查。於對配線P（n，2）、配線P（n，4）進行檢查時，使用配線P（n，3）、配線P（n，5）來代替基準配線B（n，2）、基準配線B（n，3）即可。
若如此，則不需要與配線P分開地包括基準配線B。另一方面，為了構成電路而引繞的配線P複雜地引繞，容易成為複雜的形狀，靜電電容X容易變得不穩定。然而，於設為與配線P分開地包括基準配線B的結構的情況下，容易與電路上的必要性無關地使平均電容計算用的基準配線B為靜電電容容易穩定的形狀、配置。
另外，本發明的基板檢查裝置以及檢查方法只要至少容易對基板的製造偏差引起的靜電電容的偏差進行修正即可，亦可不執行步驟S21～步驟S58，而於步驟S10中為是的情況下結束處理。
另外，示出了於步驟S43中暫時被判定為不良的配線P於步驟S51～步驟S53中不重新進行判定的例子，但亦可不執行步驟S43，自步驟S42轉移步驟S51。
即，本發明的一例的檢查裝置對分別形成有於設計上被設置為相同配線的配線的多個基板進行檢查，且所述檢查裝置中，包括：測定部，測定所述各基板的配線的靜電電容作為測定電容；平均電容計算部，計算自所述於設計上被設置為相同配線的配線測定出的測定電容的平均值作為平均電容；以及電容修正部，於將所述多個基板中的一個作為目標基板的情況下，計算作為所述目標基板的檢查對象的目標配線的所述測定電容的修正值即修正電容，且所述電容修正部藉由將所述目標基板的配線的所述平均電容相對於所述測定電容的比率乘以所述目標配線的所述測定電容，來計算所述修正電容。
另外，本發明的一例的檢查方法對分別形成有於設計上被設置為相同配線的配線的多個基板進行檢查，且所述檢查方法中，包括：測定工序，測定所述各基板的配線的靜電電容作為測定電容；平均電容計算工序，計算自所述於設計上被設置為相同配線的配線測定出的測定電容的平均值作為平均電容；以及電容修正工序，於將所述多個基板中的一個作為目標基板的情況下，計算作為所述目標基板的檢查對象的目標配線的所述測定電容的修正值即修正電容，且所述電容修正工序藉由將所述目標基板的配線的所述平均電容相對於所述測定電容的比率乘以所述目標配線的所述測定電容，來計算所述修正電容。
根據該些結構，測定各基板的配線的靜電電容作為測定電容，計算自於設計上被設置為相同配線的相互對應的配線測定出的測定電容的平均值作為平均電容。而且，將多個基板中的一個目標基板的配線的平均電容相對於測定電容的比率乘以成為目標基板的檢查對象的目標配線的測定電容，而計算目標配線的修正電容。其結果，修正電容中的基板相互間的偏差降低，因此容易對基板的製造偏差引起的靜電電容的偏差進行修正。
另外，較佳為所述電容修正部將所述多個基板分別作為所述目標基板，計算所述各目標基板的目標配線的修正電容，所述檢查裝置更包括：基準值計算部，計算所述各修正電容的平均值作為判定基準值；以及判定部，基於所述判定基準值對所述各修正電容進行判定。
根據該結構，可基於各目標基板的目標配線的修正電容自動地計算判定基準值，因此容易對各修正電容進行判定。
另外，較佳為所述基準值計算部計算將去除由所述判定部判定為不良的修正電容後的剩餘修正電容的平均值作為新的判定基準值，所述判定部基於所述新的判定基準值，至少對所述剩餘的修正電容進行判定。
根據該結構，將不良配線的修正電容自作為判定基準值的基礎的資料中排除而計算新的判定基準值，因此基於新的判定基準值的判定精度提高。
另外，較佳為所述配線中並非包括檢查對象，而是包括於所述多個基板相互間於設計上被設置為相同配線的基準配線，所述測定部測定所述基準配線的靜電電容作為所述基準配線的測定電容，所述平均電容計算部計算所述各基板中的所述基準配線的測定電容的平均值作為所述平均電容。
根據該結構，基於自與作為檢查對象的配線分開的基準配線測定出的測定電容計算平均電容。為了構成電路而引繞的作為檢查對象的配線複雜地引繞，容易成為複雜的形狀，靜電電容容易變得不穩定。然而，於設為與作為檢查對象的配線分開地包括基準配線的結構的情況下，容易與電路上的必要性無關地使平均電容計算用的基準配為靜電電容容易穩定的形狀、配置。
另外，較佳為所述基板為多層基板，所述基準配線設置於所述基板的每一層。
於基板的製造製程中，由於在每一層形成配線以及基準配線，因此即便是相同的基板內，每一層中偏差方式有時亦不同。因此，藉由將基準配線設置於基板的每一層，容易計算修正電容，以降低每一層的偏差的差異。
另外，較佳為包括用以與所述配線接觸的探針，所述測定部經由所述探針對所述靜電電容進行測定。
根據該結構，藉由使探針與配線接觸，可對配線的靜電電容進行測定。
1:基板檢查裝置（檢查裝置） 2:控制部 3:檢查部 4:檢查治具 11:框體 12:基板固定裝置 15:檢查部移動機構 21:檢查控制部 22:測定部 23:平均電容計算部 24:電容修正部 25:基準值計算部 26:判定部 31:掃描器部 32:交流電源 33:電流計 100:面板 102:載體基板 103:剝離層 A、A1～A25、An:基板 Ai:目標基板（基板） B、B（1，1）、B（1，2）、B（1，3）、B（2，1）、B（2，2）、B（2，3）、B（n，1）、B（n，2）、B（n，3）:基準配線 C、C（B（1，1））～C（B（25，1））、C（B（1，2））～C（B（25，2））、C（B（1，3））～C（B（25，3））、C（B（i，1））～C（B（i，3））、C（P（1，1））、C（P（1，2））、C（P（1，3））、C（P（1，4））、C（P（1，5））、C（P（2，1））、C（P（2，2））、C（P（2，3））、C（P（2，4））、C（P（2，5））、C（P（25，1））、C（P（25，2））、C（P（25，3））、C（P（25，4））、C（P（25，5））、C（P（i，1））～C（P（i，5））:測定電容 Cav:平均電容 Cav（L1）:第一層的平均電容 Cav（L2）:第二層的平均電容 Cav（L3）:第三層的平均電容 Cc、Cc（P（1，1））、Cc（P（1，2））、Cc（P（1，3））、Cc（P（1，4））、Cc（P（1，5））、Cc（P（2，1））、Cc（P（2，2））、Cc（P（2，3））、Cc（P（2，4））、Cc（P（2，5））、Cc（P（25，1））、Cc（P（25，2））、Cc（P（25，3））、Cc（P（25，4））、Cc（P（25，5））、Cc（P（i，1））、Cc（P（i，2））、Cc（P（i，3））、Cc（P（i，4））、Cc（P（i，5））、Cc（P（i，j））:修正電容 Cref、Cref（1）、Cref（2）、Cref（3）、Cref（4）、Cref（5）、Cref（j）:判定基準值 e、g:端部 f:本體 G、G（n，1）、G（n，2）、G（n，3）:面狀圖案 I:電流 i:基板編號 j:配線編號 L1:第一層 L2:第二層 L3:第三層 P:配線（目標配線） P（1，1）、P（1，2）、P（1，3）、P（1，4）、P（1，5）、P（2，1）、P（2，2）、P（2，3）、P（2，4）、P（2，5）、P（i，j）、P（n，1）、P（n，2）、P（n，3）、P（n，4）、P（n，5）:配線 Pr:探針 Ref:判定比率 S1～S11、S21～S30、S41～S43、S51～S58:步驟 V:電壓 X:靜電電容
圖1是概略性地表示使用本發明一實施方式的檢查方法的基板檢查裝置的結構的概念圖。 圖2是表示面板100的一例的說明圖。 圖3是表示基板A的一例的俯視圖。 圖4是表示基板An的一例以及檢查部3的電氣結構的一例的說明圖。 圖5是表示步驟S1～步驟S11的流程圖。 圖6是表示步驟S21～步驟S30的流程圖。 圖7是表示步驟S41～步驟S43的流程圖。 圖8是表示步驟S51～步驟S58的流程圖。 圖9是表示測定電容C（P（1，1））～測定電容C（P（25，5））的一例的圖表。 圖10是表示修正電容Cc（P（1，1））～修正電容Cc（P（25，5））的一例的圖表。
Ai:目標基板(基板)
C(B(1，1))~C(B(25，1))、C(B(1，2))~C(B (25，2))、C(B(1，3))~C(B(25，3))、C(B(i，1))~C(B(i，3))、C(P(i，1))~C(P(i，5)):測定電容
Cav(L1)、Cav(L2)、Cav(L3):平均電容
Cc(P(i，1))、Cc(P(i，2))、Cc(P(i，3))、Cc(P(i，4))、Cc(P(i，5)):修正電容
i:基板編號
L1:第一層
L2:第二層
L3:第三層
Pr:探針
S1~S11:步驟

Claims (7)

  1. 一種檢查裝置，對分別形成有於設計上被設置為相同配線的配線的多個基板進行檢查，且所述檢查裝置中，包括： 測定部，測定所述各基板的配線的靜電電容作為測定電容； 平均電容計算部，計算自所述於設計上被設置為相同配線的配線測定出的測定電容的平均值作為平均電容；以及 電容修正部，於將所述多個基板中的一個作為目標基板的情況下，計算作為所述目標基板的檢查對象的目標配線的所述測定電容的修正值即修正電容，且 所述電容修正部藉由將所述目標基板的配線的所述平均電容相對於所述測定電容的比率乘以所述目標配線的所述測定電容，來計算所述修正電容。
  2. 如請求項1所述的檢查裝置，其中 所述電容修正部將所述多個基板分別作為所述目標基板，計算所述各目標基板的目標配線的修正電容， 所述檢查裝置更包括：基準值計算部，計算所述各修正電容的平均值作為判定基準值；以及 判定部，基於所述判定基準值對所述各修正電容進行判定。
  3. 如請求項2所述的檢查裝置，其中 所述基準值計算部計算將去除由所述判定部判定為不良的修正電容後的剩餘修正電容的平均值作為新的判定基準值， 所述判定部基於所述新的判定基準值，至少對所述剩餘的修正電容進行判定。
  4. 如請求項1至請求項3中任一項所述的檢查裝置，其中 所述配線中並非包括檢查對象，而是包括於所述多個基板相互間於設計上被設置為相同配線的基準配線， 所述測定部測定所述基準配線的靜電電容作為所述基準配線的測定電容， 所述平均電容計算部計算所述各基板中的所述基準配線的測定電容的平均值作為所述平均電容。
  5. 如請求項4所述的檢查裝置，其中 所述基板為多層基板， 所述基準配線設置於所述基板的每一層。
  6. 如請求項1至請求項5中任一項所述的檢查裝置，包括用以與所述配線接觸的探針， 所述測定部經由所述探針對所述靜電電容進行測定。
  7. 一種檢查方法，對分別形成有於設計上被設置為相同配線的配線的多個基板進行檢查，且所述檢查方法中，包括： 測定工序，測定所述各基板的配線的靜電電容作為測定電容； 平均電容計算工序，計算自所述於設計上被設置為相同配線的配線測定出的測定電容的平均值作為平均電容；以及 電容修正工序，於將所述多個基板中的一個作為目標基板的情況下，計算作為所述目標基板的檢查對象的目標配線的所述測定電容的修正值即修正電容，且 所述電容修正工序藉由將所述目標基板的配線的所述平均電容相對於所述測定電容的比率乘以所述目標配線的所述測定電容，來計算所述修正電容。
TW110113862A 2020-04-28 2021-04-19 檢查裝置以及檢查方法 TW202202862A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-078808 2020-04-28
JP2020078808 2020-04-28

Publications (1)

Publication Number Publication Date
TW202202862A true TW202202862A (zh) 2022-01-16

Family

ID=78373552

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113862A TW202202862A (zh) 2020-04-28 2021-04-19 檢查裝置以及檢查方法

Country Status (5)

Country Link
JP (1) JPWO2021220942A1 (zh)
KR (1) KR20230002489A (zh)
CN (1) CN115485572A (zh)
TW (1) TW202202862A (zh)
WO (1) WO2021220942A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363048A (en) * 1992-11-17 1994-11-08 Digital Equipment Corporation Method and system for ensuring interconnect integrity in a micro-chip-module
JP4663918B2 (ja) 2001-06-28 2011-04-06 日置電機株式会社 静電容量測定方法、回路基板検査方法および回路基板検査装置
JP4255774B2 (ja) * 2003-08-07 2009-04-15 日置電機株式会社 回路基板検査装置
JP5019909B2 (ja) * 2007-02-28 2012-09-05 株式会社日本マイクロニクス 多層配線基板の検査方法
JP5154196B2 (ja) * 2007-11-01 2013-02-27 日置電機株式会社 回路基板検査装置
CN103529354B (zh) * 2013-10-31 2016-10-05 京东方科技集团股份有限公司 一种电路测试方法及电路测试系统
JP6414389B2 (ja) * 2014-04-21 2018-10-31 日本電産リード株式会社 検査治具、基板検査装置、及び基板検査方法
JP6780859B2 (ja) * 2017-09-25 2020-11-04 日本電産リード株式会社 基板検査装置、及び基板検査方法

Also Published As

Publication number Publication date
WO2021220942A1 (ja) 2021-11-04
CN115485572A (zh) 2022-12-16
KR20230002489A (ko) 2023-01-05
JPWO2021220942A1 (zh) 2021-11-04

Similar Documents

Publication Publication Date Title
KR20180093191A (ko) 칩 온 필름 패키지, 표시 패널 및 표시 장치
JP4774071B2 (ja) プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
CN109557376B (zh) 电阻测定装置、基板检查装置以及电阻测定方法
TWI816699B (zh) 基板檢查裝置及基板檢查方法
JP5019909B2 (ja) 多層配線基板の検査方法
US10955465B2 (en) Method and apparatus for bond wire testing in an integrated circuit
KR20140131762A (ko) 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법
JP7468047B2 (ja) 検査装置、及び検査方法
TW202202862A (zh) 檢查裝置以及檢查方法
TW201820575A (zh) 用於探針卡之空間轉換器及相關之系統及方法
TW202234077A (zh) 電阻測量裝置和電阻測量方法
JP5797805B2 (ja) 表示装置
JP2020128881A (ja) 短絡検査システム、及び短絡検査方法
JP5370250B2 (ja) 半導体装置の製造方法
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
US9535108B2 (en) Inspection apparatus and inspection method
CN114295948B (zh) 电子元件测量设备、电子元件测量方法及发光二极管的制造方法
JP2004361249A (ja) 基板検査装置
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴
JP3990124B2 (ja) 半導体ウェーハ検査用プローブの検査装置及び検査方法。
JP2007198930A (ja) 半導体検査システムおよび半導体装置
KR20050064773A (ko) 반도체소자의 테스트 패턴 형성방법
JP2008159641A (ja) 半導体基板および半導体装置の検査方法
KR20140139885A (ko) 기판 검사 장치 및 기판 검사 방법
JPH0545398A (ja) 回路基板の試験方法