JP7468047B2 - 検査装置、及び検査方法 - Google Patents

検査装置、及び検査方法 Download PDF

Info

Publication number
JP7468047B2
JP7468047B2 JP2020053685A JP2020053685A JP7468047B2 JP 7468047 B2 JP7468047 B2 JP 7468047B2 JP 2020053685 A JP2020053685 A JP 2020053685A JP 2020053685 A JP2020053685 A JP 2020053685A JP 7468047 B2 JP7468047 B2 JP 7468047B2
Authority
JP
Japan
Prior art keywords
capacitance
wiring
pattern
width
reference value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020053685A
Other languages
English (en)
Other versions
JP2021152511A (ja
Inventor
正 高橋
範明 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIDEC ADVANCE TECHNOLOGY CORPORATION
Original Assignee
NIDEC ADVANCE TECHNOLOGY CORPORATION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIDEC ADVANCE TECHNOLOGY CORPORATION filed Critical NIDEC ADVANCE TECHNOLOGY CORPORATION
Priority to JP2020053685A priority Critical patent/JP7468047B2/ja
Priority to KR1020210037145A priority patent/KR20210119903A/ko
Priority to TW110110795A priority patent/TW202138830A/zh
Publication of JP2021152511A publication Critical patent/JP2021152511A/ja
Application granted granted Critical
Publication of JP7468047B2 publication Critical patent/JP7468047B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605Measuring capacitance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、基板を検査する検査装置、及び検査方法に関する。
従来より、互いに隣接して対向する第一配線と第二配線とが形成された基板を検査する基板検査装置が知られている(例えば、特許文献1参照。)。特許文献1に記載の基板検査装置は、第一配線の一端部に接触するための第一プローブと、第二配線の一端部に接触するための第二プローブと、第一及び第二プローブを介して第一配線と第二配線との間の静電容量を線間容量として測定する容量測定部と、前記線間容量に基づいて第一配線と第二配線とのうち少なくとも一方の配線の状態を判定する第一判定部とを備えている。
特開2019-60627号公報
ところで、線間容量は配線の対向面積によっても変化する。そのため、基板の製造ばらつき等によって設計上の配線の幅に対して実際の配線の幅が変化すると、線間容量も変化することになる。そのため、配線に断線や短絡が生じていなくても線間容量が変化することになり、従来、このような線間容量の変化を考慮して配線の良否を判定している。一方、線間容量の変化を考慮した判定を、もっと容易にしたいというニーズがある。
本発明の目的は、配線の静電容量の判定を容易化することが可能な検査装置、及び検査方法を提供することである。
本発明の一例に係る検査装置は、基板に形成された配線を検査する検査装置であって、前記基板は、略矩形形状を有し、設計上の長さが互いに等しい第一及び第二パターンと、前記第一及び第二パターンに対して予め設定された対向間隔で対向配置された面状パターンとを備え、前記第一パターンの設計上の幅は第一幅、前記第二パターンの設計上の幅は前記第一幅とは異なる第二幅であり、前記検査装置は、前記第一パターンと前記面状パターンとの間の静電容量を第一容量として測定し、前記第二パターンと前記面状パターンとの間の静電容量を第二容量として測定する基準容量測定部と、前記第一容量と前記第二容量とに基づいて、前記第一及び第二パターンの設計上の幅と実際の幅との差分を算出する誤差算出部と、前記配線の静電容量を判定するための基準値を予め記憶する記憶部と、前記基準値を、前記差分に基づき補正する補正部と、前記配線の静電容量を測定する配線容量測定部と、前記配線容量測定部により測定された静電容量を、前記補正部により補正された基準値に基づき判定する判定部とを備える。
また、本発明の一例に係る検査方法は、基板に形成された配線を検査する検査方法であって、前記基板は、略矩形形状を有し、設計上の長さが互いに等しい第一及び第二パターンと、前記第一及び第二パターンに対して予め設定された対向間隔で対向配置された面状パターンとを備え、前記第一パターンの設計上の幅は第一幅、前記第二パターンの設計上の幅は前記第一幅とは異なる第二幅であり、前記第一パターンと前記面状パターンとの間の静電容量を第一容量として測定し、前記第二パターンと前記面状パターンとの間の静電容量を第二容量として測定する基準容量測定工程と、前記第一容量と前記第二容量とに基づいて、前記第一及び第二パターンの設計上の幅と実際の幅との差分を算出する誤差算出工程と、前記配線の静電容量を判定するための基準値を、前記差分に基づき補正する補正工程と、前記配線の静電容量を測定する配線容量測定工程と、前記配線容量測定工程により測定された静電容量を、前記補正工程により補正された基準値に基づき判定する判定工程とを含む。
このような構成の検査装置、及び検査方法は、配線の静電容量の判定を容易化することが可能である。
本発明の一実施形態に係る検査方法を用いる基板検査装置の構成を概略的に示す概念図である。 図1に示す基板100の一例、及び検査部3の電気的構成の一例を示す説明図である。 第一パターンPA1,PB1,PC1及び第二パターンPA2,PB2,PC2の平面図である。 第一容量C1及び第二容量C2の測定を説明するための説明図である。 図1に示す基板検査装置の動作の一例を示すフローチャートである。 図1に示す基板検査装置の動作の一例を示すフローチャートである。
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図1に示す基板検査装置1は、基板100に形成された配線を検査するための装置である。基板検査装置1は、検査装置の一例に相当する。
図1に示す基板検査装置1は、筐体11を有している。筐体11の内部空間には、基板固定装置12と、検査部3と、制御部2と、検査部3を筐体11内で適宜移動するための検査部移動機構15とが主に設けられている。基板固定装置12は、検査対象となる基板100を所定の位置に固定するように構成されている。
検査部3は、基板固定装置12に固定された基板100の上方に位置する。検査部3には、基板100に形成された回路パターンを検査するための検査治具4が取り付けられている。検査治具4には、複数のプローブPrが取り付けられている。
図2を参照して、基板100は、例えば、半導体チップのパッケージの一種であるファンアウトパッケージをRDL(Redistribution Layer)ファースト工程で製造する際の、キャリアにRDLが形成された後、チップダイがRDLに実装される前の基板である。
基板100は、キャリア基板102と剥離層103とRDL101とが、この順に積層されて構成されている。RDL101は、例えば第一層L1、第二層L2、及び第三層L3の複数の配線層を備えた多層基板となっている。
RDL101には、第一層L1から第三層L3に至る配線A1~A4が形成されている。しかしながら、キャリア基板102にRDL101が形成された後、チップダイがRDL101に実装される前の基板100は、RDL101の一方の面(第三層L3)にキャリアが取り付けられているので、RDLの両面にプローブを接触させて配線の導通を検査することができない。
そこで、基板検査装置1は、RDL101の露出している側の面(第一層L1)にプローブPrを接触させて、配線の静電容量を測定することによって、配線の検査を行う。
なお、基板100は、キャリアにRDLが形成された後、チップダイがRDLに実装される前の基板に限らない。以下、配線A1~A4を総称して配線Aと称する。
また、RDL101の第一層L1には、第一パターンPA1と第二パターンPA2とが形成され、RDL101の第二層L2には、第一パターンPA1及び第二パターンPA2と対向して面状に拡がる面状パターンPA3が形成されている。面状パターンPA3には、第一層L1まで延びるビアVA3が接続されている。
RDL101の第二層L2には、第一パターンPB1と第二パターンPB2とが形成され、RDL101の第三層L3には、第一パターンPB1及び第二パターンPB2と対向して面状に拡がる面状パターンPB3が形成されている。第一パターンPB1、第二パターンPB2、及び面状パターンPB3には、第一層L1まで延びるビアVB1,VB2,VB3が接続されている。なお、面状パターンPB3は、第一パターンPB1及び第二パターンPB2と対向配置されていればよく、第一層L1に形成されていてもよい。
RDL101の第三層L3には、第一パターンPC1と第二パターンPC2とが形成され、RDL101の第二層L2には、第一パターンPC1及び第二パターンPC2と対向して面状に拡がる面状パターンPC3が形成されている。第一パターンPC1、第二パターンPC2、及び面状パターンPC3には、第一層L1まで延びるビアVC1,VC2,VC3が接続されている。以下、ビアVA3,VB1,VB2,VB3,VC1,VC2,VC3を総称して、ビアVと称する。
図3を参照して、第一パターンPA1,PB1,PC1及び第二パターンPA2,PB2,PC2は、平面視で矩形形状を有し、その設計上の長さはLである。第一パターンPA1,PB1,PC1の設計上の幅は第一幅W1である。第二パターンPA2,PB2,PC2の設計上の幅は第二幅W2である。第二幅W2は、第一幅W1とは異なっている。
以下、第一パターンPA1,PB1,PC1を総称して第一パターンP1と称し、第二パターンPA2,PB2,PC2を総称して第二パターンP2と称し、面状パターンPA3,PB3,PC3を総称して面状パターンP3と称する。
基板100は、例えば半導体パッケージ用のパッケージ基板やフィルムキャリア、プリント配線基板、ガラスエポキシ基板、フレキシブル基板、セラミック多層配線基板、液晶ディスプレイやEL(Electro-Luminescence)ディスプレイ等のディスプレイ用の電極板、タッチパネル用等の透明導電板、半導体ウェハや半導体チップやCSP(Chip size package)等の半導体基板等々種々の基板であってもよい。基板100には、配線パターン、パッド、ランド、半田バンプ、ビア、及び端子等の検査点が形成されている。
図2を参照して、検査部3は、複数のプローブPrと、スキャナ部31と、交流電源32と、複数の電流計33とを備えている。スキャナ部31には、各プローブPrと、交流電源32の一端と、各電流計33の一端と、回路グラウンドとが接続されている。交流電源32の他端と、各電流計33の他端とは、回路グラウンドに接続されている。
スキャナ部31は、例えばトランジスタやリレースイッチ等のスイッチング素子を用いて構成された切り替え回路である。スキャナ部31は、制御部2からの制御信号に応じて、交流電源32と各電流計33とを、任意のプローブPrに接続する。
交流電源32は、予め設定された周波数fの交流の電圧Vを、スキャナ部31を介してプローブPrへ出力する交流電源回路である。電流計33は、例えばシャント抵抗、ホール素子、アナログデジタルコンバータ等を用いて構成された交流電流計である。電流計33は、スキャナ部31を介して接続されたプローブPrから回路グラウンドへ流れる電流Iを検出し、電流Iを示す信号を制御部2へ送信する。電圧V及び電流Iは、実効値であってもよく、ピーク値であってもよい。
図1を参照して、制御部2は、例えば、所定の論理演算を実行するCPU(Central Processing Unit)、データを一時的に記憶するRAM(Random Access Memory)、所定の制御プログラム等を予め記憶する不揮発性の記憶装置、及びこれらの周辺回路等を備えたマイクロコンピュータを用いて構成されている。上述の記憶装置は、記憶部28としても用いられる。
制御部2は、例えば上述の制御プログラムを実行することによって、検査制御部21、基準容量測定部22、誤差算出部23、対向間隔算出部24、補正部25、配線容量測定部26、及び判定部27として機能する。
記憶部28には、検査対象の各配線Aの配線容量CWを判定するための上限基準値RefH(基準値)と下限基準値RefL(基準値)とが、例えば実験的に測定されて、予め記憶されている。配線Aの配線容量CWは、その配線Aと、他のすべての配線Aとの間の静電容量であってもよく、その配線Aと、その他の予め設定された一又は複数の配線Aとの間の静電容量であってもよい。あるいは、キャリア基板102が導体基板であった場合、配線Aの配線容量CWは、その配線Aと、キャリア基板102との間の静電容量であってもよい。上限基準値RefH及び下限基準値RefLは、配線容量測定部26が測定する配線容量CWと同じ箇所で、基準となる基板で測定された静電容量に基づき定められている。
検査制御部21は、検査部3を適宜移動させ、基板固定装置12に固定された基板100におけるビアV等の各検査点に各プローブPrを接触させる。
基準容量測定部22は、第一パターンPA1,PB1,PC1と面状パターンPA3,PB3,PC3との間の静電容量を第一容量C1として測定し、第二パターンPA2,PB2,PC2と面状パターンPA3,PB3,PC3との間の静電容量を第二容量C2として測定する。
厳密には、第一パターンP1と面状パターンP3とにプローブPrを接触させて測定された静電容量には、第一パターンP1の周囲の材料との間に生じる静電容量も含まれる。同様に、第二パターンP2と面状パターンP3とにプローブPrを接触させて測定された静電容量には、第二パターンP2の周囲の材料との間に生じる静電容量も含まれる。しかしながら、静電容量は、距離に反比例し、面積に比例する。従って、第一パターンP1及び第二パターンP2とその周囲の配線等との距離が離れていれば、面積が大きい第一パターンP1と面状パターンP3との間の静電容量、及び第二パターンP2と面状パターンP3との間の静電容量が支配的となる。
従って、第一パターンP1と面状パターンP3とにプローブPrを接触させて測定された静電容量を、第一パターンP1と面状パターンP3との間の静電容量として近似することができ、第二パターンP2と面状パターンP3とにプローブPrを接触させて測定された静電容量を、第二パターンP2と面状パターンP3との間の静電容量として近似することができる。
以下の説明においても、第一パターンP1と面状パターンP3との間の静電容量、及び第二パターンP2と面状パターンP3との間の静電容量については、上述の近似を前提にして説明している。
図4を参照して、基準容量測定部22は、測定しようとする第一パターンP1又はその第一パターンP1に接続されたビアに接触するプローブPrに、スキャナ部31によって電流計33を接続させる。また、基準容量測定部22は、その第一パターンP1と対向する面状パターンP3又はその面状パターンP3に接続されたビアに接触するプローブPrに、スキャナ部31によって交流電源32を接続させる。
そうすると、交流電源32から出力された周波数fの電圧Vが、面状パターンP3に印加される。その結果、第一パターンP1と面状パターンP3との間に生じる第一容量C1を介して電流Iが流れ、その電流Iが電流計33によって測定される。
周波数fの電圧Vが静電容量Cに印加されたときに電流Iが流れた場合、静電容量Cは、下記の式(1)で与えられる。
静電容量C=I/(V×2πf) ・・・(1)
この場合、Vおよび2πfは既知であるから、電流Iが得られれば静電容量Cが判る。従って、基準容量測定部22は、第一容量C1を測定することができる。
同様に、基準容量測定部22は、測定しようとする第二パターンP2又はその第二パターンP2に接続されたビアに接触するプローブPrに、スキャナ部31によって電流計33を接続させる。また、基準容量測定部22は、その第二パターンP2と対向する面状パターンP3又はその面状パターンP3に接続されたビアに接触するプローブPrに、スキャナ部31によって交流電源32を接続させる。
そうすると、交流電源32から出力された周波数fの電圧Vが、面状パターンP3に印加され、第二パターンP2と面状パターンP3との間に生じる第二容量C2を介して電流Iが流れ、その電流Iが電流計33によって測定される。このように測定された電流Iから、基準容量測定部22は、式(1)に基づいて第二容量C2を測定することができる。
以下、基準容量測定部22又は配線容量測定部26が、スキャナ部31、交流電源32、及び電流計33を用いて第一容量C1、第二容量C2、及び配線容量CWを測定することを、単に、基準容量測定部22又は配線容量測定部26が、第一容量C1、第二容量C2、及び配線容量CWを測定する、というように記載する。
また、第一パターンP1又はその第一パターンP1に接続されたビアに、プローブPrを接触させることを、単に第一パターンP1にプローブPrを接触させると記載し、第二パターンP2又はその第二パターンP2に接続されたビアに、プローブPrを接触させることを、単に第二パターンP2にプローブPrを接触させると記載し、面状パターンP3又はその面状パターンP3に接続されたビアに、プローブPrを接触させることを、単に面状パターンP3にプローブPrを接触させると記載する。
誤差算出部23は、第一容量C1と第二容量C2とに基づいて、第一パターンP1及び第二パターンP2の設計上の幅と実際の幅との差分Δefを算出する。
具体的には、誤差算出部23は、第一幅W1、第二幅W2、第一容量C1、第二容量C2、及び下記の式(A)に基づいて、差分Δefを算出する。
差分Δef=(W1-W2×C1/C2)/(1-C1/C2) ・・・(A)
式(A)は、以下のようにして求められる。まず、電極面積S、電極間の距離dの平行板コンデンサの静電容量Cは、電極間の比誘電率εr、真空の誘電率ε0とすると、下記の式(2)となる。
静電容量C=εr×ε0×S/d ・・・(2)
第一パターンP1の設計上の面積はL×W1、実際の検査対象のRDL101における第一パターンP1の面積は、L×(W1-Δef)となるから、第一容量C1は、下記の式(3)で表される。
第一容量C1=εr×ε0×L×(W1-Δef)/d ・・・(3)
ここで、dは、第一パターンP1と第二パターンP2の対向間隔であり、RDL101における隣接する層間の距離である。
同様に、第二容量C2は、下記の式(4)で表される。
第二容量C2=εr×ε0×L×(W2-Δef)/d ・・・(4)
第一層L1、第二層L2、及び第三層L3における導体パターンの面積は、各層にパターン形成する際のエッチング等の製造プロセスの状況に応じてばらつきが生じる。このとき、パターン幅のみならず長さにもばらつきが生じる。しかしながら、配線パターンは、長さに対して幅が極めて小さいので、長さのばらつきが配線パターンの面積に与える影響は、幅のばらつきが配線パターンの面積に与える影響よりも極めて小さい。そのため、式(3)、式(4)に示すように、長さLに対する差分は無視できる。
式(3)、式(4)から、
C1/C2=(W1-Δef)/(W2-Δef) ・・・(5)
式(5)を変形すると、上述の式(A)が得られる。
第一層L1、第二層L2、及び第三層L3の各層にパターン形成する際のエッチング等の製造プロセスのばらつきは、同一層内の第一パターンP1及び第二パターンP2と配線Aとで、ほぼ等しいと考えられる。従って、式(A)により得られた差分Δefは、配線Aにおける設計上の幅と実際の幅との差を示していると考えることができる。
差分Δefが0に満たないマイナスの値であれば、設計上の幅よりも実際の幅が広いことを示し、差分Δefが0より大きければ、設計上の幅よりも実際の幅が狭いことを示している。
対向間隔算出部24は、下記の式(B)に基づいて、対向間隔dを算出する。式(B)は、式(3)を変形することにより得られる。
対向間隔d=εr×ε0×L×(W1-Δef)/C1 ・・・(B)
なお、対向間隔算出部24は、下記の式(C)に基づいて、対向間隔dを算出してもよい。式(C)は、式(4)を変形することにより得られる。
対向間隔d=εr×ε0×L×(W2-Δef)/C2 ・・・(C)
補正部25は、記憶部28に記憶された上限基準値RefH及び下限基準値RefLを、差分Δefに基づき補正する。
配線容量測定部26は、配線Aの静電容量Cを測定する。
判定部27は、配線容量測定部26により測定された静電容量Cを、補正部25により補正された上限基準値RefHc及び下限基準値RefLcに基づき判定する。
次に、上述のように構成された基板検査装置1の動作について説明する。図5を参照して、検査制御部21は、各プローブPrを基板100の第一層L1に接触させる(ステップS1)。具体的には、各プローブPrを、各第一パターンP1、各第二パターンP2、各面状パターンP3、及び各配線Aに接触させる。
次に、基準容量測定部22は、変数iを1に初期化する(ステップS2)。以下、番号がiの層をL(i)層と記載する。L(1)層は第一層L1、L(2)層は第二層L2、L(3)層は第三層L3である。
次に、基準容量測定部22は、L(i)層の第一パターンP1、第二パターンP2、及びこれらに対向する面状パターンP3について、第一容量C1及び第二容量C2を測定する(ステップS3)。
次に、誤差算出部23は、ステップS3で測定された第一容量C1及び第二容量C2に基づいて、式(A)から、L(i)層に対応する差分Δefを算出する(ステップS4)。
次に、補正部25は、差分Δefを0と比較する(ステップS5)。補正部25は、差分Δefが0であれば(ステップS5でYES)、L(i)層に属する配線Aに対応する上限基準値RefHをそのまま上限基準値RefHcとし、L(i)層に属する配線Aに対応する下限基準値RefLをそのまま下限基準値RefLcとし(ステップS6)、ステップS10へ処理を移行する。
図2に示すように、配線A1は第二層L2に配線されているから第二層L2に属し、配線A2は第三層L3に配線されているから第三層L3に属し、配線A4は第一層L1に配線されているから第一層L1に属している。
一方、差分Δefが0でなく(ステップS5でNO)、差分Δefが0を超えていれば(ステップS7でYES)、補正部25は、L(i)層に属する配線Aの上限基準値RefHを減少させて上限基準値RefHcとする補正と、L(i)層に属する配線Aの下限基準値RefLを減少させて下限基準値RefLcとする補正とを実行し(ステップS8)、ステップS10へ処理を移行する。
差分Δefが0を超えて大きい(ステップS7でYES)ことは、設計上の幅よりも実際の幅が狭いことを示している。設計上の幅よりも実際の幅が狭ければ、配線Aの正常な配線容量CWの範囲が全体的に低下する。従って、上限基準値RefH及び下限基準値RefLを減少させることによって、適切に基準値を補正することができる。
他方、差分Δefが0を超えていなければ(ステップS7でNO)、差分Δefは0に満たないことになる。ステップS7でNOのとき、補正部25は、L(i)層に属する配線Aの上限基準値RefHを増大させて上限基準値RefHcとする補正と、L(i)層に属する配線Aの下限基準値RefLを増大させて下限基準値RefLcとする補正とを実行し(ステップS9)、ステップS10へ処理を移行する。
差分Δefが0に満たない(ステップS7でNO)ことは、設計上の幅よりも実際の幅が広いことを示している。設計上の幅よりも実際の幅が広ければ、配線Aの正常な配線容量CWの範囲が全体的に上昇する。従って、上限基準値RefH及び下限基準値RefLを増大させることによって、適切に基準値を補正することができる。
ステップS10において、変数iが3でない場合(ステップS10でNO)、すなわちまだ基準値の補正を行ってない層が残っている場合、変数iに1を加算し(ステップS11)、再びステップS3~S10を繰り返す。一方、変数iが3の場合(ステップS10でYES)、すなわち第一層L1、第二層L2、及び第三層L3のすべてについて基準値の補正処理を終了した場合、ステップS21へ移行する。
図6を参照して、ステップS21において、対向間隔算出部24は、式(B)又は式(C)に基づいて、対向間隔dを算出する(ステップS21)。
この場合、第一パターンPA1、第二パターンPA2、及び面状パターンPA3に基づく第一容量C1又は第二容量C2から、第一層L1と第二層L2の間の対向間隔dが算出され、第一パターンPB1、第二パターンPB2、及び面状パターンPB3に基づく第一容量C1又は第二容量C2から、第二層L2と第三層L3の間の対向間隔dが算出され、第一パターンPC1、第二パターンPC2、及び面状パターンPC3に基づく第一容量C1又は第二容量C2から、第二層L2と第三層L3の間の対向間隔dが算出される。
次に、配線容量測定部26は、変数iを1に初期化する(ステップS22)。以下、番号がiの配線を配線A(i)と記載する。配線A(1)は配線A1、配線A(2)は配線A2・・・である。
次に、配線容量測定部26は、配線A(i)の配線容量CWを測定する(ステップS23)。
次に、判定部27は、配線A(i)の配線容量CWと、配線A(i)の下限基準値RefLcとを比較する(ステップS24)。配線容量CWが下限基準値RefLcに満たなければ(ステップS24でYES)、判定部27は、配線A(i)は断線していると判定し(ステップS25)、ステップS29へ処理を移行する。
配線Aが断線していると、配線容量CWが減少する。従って、配線容量CWが下限基準値RefLcに満たなければ、配線Aが断線していると判定することができる。また、配線Aの幅が製造ばらつきによって設計値よりも細くなっていると、断線していなくても配線容量CWが減少する。そのため、誤って断線していると判定してしまうおそれが生じる。しかしながら、判定部27は、補正部25によって補正された下限基準値RefLcに基づいて判定するので、判定精度が向上する。
一方、配線容量CWが下限基準値RefLc以上であれば(ステップS24でNOS)、判定部27は、配線A(i)の配線容量CWと、配線A(i)の上限基準値RefHcとを比較する(ステップS26)。
配線容量CWが上限基準値RefHcを超えていれば(ステップS26でYES)、判定部27は、配線A(i)は他の導体と短絡していると判定し(ステップS27)、ステップS29へ処理を移行する。
配線Aが他の配線等の導体と短絡していると、配線容量CWが増大する。従って、配線容量CWが上限基準値RefHcを超えていれば、配線Aが短絡していると判定することができる。また、配線Aの幅が製造ばらつきによって設計値よりも太くなっていると、短絡していなくても配線容量CWが増大する。そのため、誤って短絡していると判定してしまうおそれが生じる。しかしながら、判定部27は、補正部25によって補正された上限基準値RefHcに基づいて判定するので、判定精度が向上する。
一方、配線容量CWが上限基準値RefHc以下であれば(ステップS26でNO)、判定部27は、配線A(i)は正常と判定し(ステップS28)、ステップS29へ移行する。
ステップS29において、変数iが4でない場合(ステップS29でNO)、すなわちまだ配線容量CWの判定を行っていない配線Aが残っている場合、変数iに1を加算し(ステップS30)、再びステップS23~S29を繰り返す。一方、変数iが4の場合(ステップS29でYES)、すなわちすべての配線Aについて判定を終了した場合、処理を終了する。
検査制御部21は、ステップS25,S27,S28の判定結果、及び/又はステップS21の対向間隔dを、例えば図略の表示装置に表示してもよく、例えば図略の有線又は無線の通信装置を介して外部に報知してもよい。
以上、ステップS1~S30の処理によれば、配線Aの製造ばらつきに応じて上限基準値RefH及び下限基準値RefLを補正することができる。そして、補正された上限基準値RefHc及び下限基準値RefLcに基づいて、配線Aの配線容量CWが判定されるので、配線の静電容量の判定を容易化することが可能である。
なお、ステップS25,S27において、断線、短絡を判定する必要はなく、単に不良と判定してもよい。また、ステップS24,S25の判定と、ステップS26,S27の判定とを、両方実行する例に限らない。いずれか一方の判定のみ実行してもよい。また、検査対象の基板は、複数の配線層を有していなくてもよく、ステップS1~S30の処理は、配線が形成された単一の配線層のみに実行されてもよい。
また、対向間隔算出部24を備えず、ステップS21を実行しなくてもよい。また、誤差算出部23は、必ずしも式(A)を用いて差分Δefを算出する例に限らない。
すなわち、本発明の一例に係る検査装置は、基板に形成された配線を検査する検査装置であって、前記基板は、略矩形形状を有し、設計上の長さが互いに等しい第一及び第二パターンと、前記第一及び第二パターンに対して予め設定された対向間隔で対向配置された面状パターンとを備え、前記第一パターンの設計上の幅は第一幅、前記第二パターンの設計上の幅は前記第一幅とは異なる第二幅であり、前記検査装置は、前記第一パターンと前記面状パターンとの間の静電容量を第一容量として測定し、前記第二パターンと前記面状パターンとの間の静電容量を第二容量として測定する基準容量測定部と、前記第一容量と前記第二容量とに基づいて、前記第一及び第二パターンの設計上の幅と実際の幅との差分を算出する誤差算出部と、前記配線の静電容量を判定するための基準値を予め記憶する記憶部と、前記基準値を、前記差分に基づき補正する補正部と、前記配線の静電容量を測定する配線容量測定部と、前記配線容量測定部により測定された静電容量を、前記補正部により補正された基準値に基づき判定する判定部とを備える。
また、本発明の一例に係る検査方法は、基板に形成された配線を検査する検査方法であって、前記基板は、略矩形形状を有し、設計上の長さが互いに等しい第一及び第二パターンと、前記第一及び第二パターンに対して予め設定された対向間隔で対向配置された面状パターンとを備え、前記第一パターンの設計上の幅は第一幅、前記第二パターンの設計上の幅は前記第一幅とは異なる第二幅であり、前記第一パターンと前記面状パターンとの間の静電容量を第一容量として測定し、前記第二パターンと前記面状パターンとの間の静電容量を第二容量として測定する基準容量測定工程と、前記第一容量と前記第二容量とに基づいて、前記第一及び第二パターンの設計上の幅と実際の幅との差分を算出する誤差算出工程と、前記配線の静電容量を判定するための基準値を、前記差分に基づき補正する補正工程と、前記配線の静電容量を測定する配線容量測定工程と、前記配線容量測定工程により測定された静電容量を、前記補正工程により補正された基準値に基づき判定する判定工程とを含む。
これらの構成によれば、第一及び第二パターンの設計上の幅と実際の幅との差分、すなわち配線の製造ばらつきに応じて基準値を補正することができる。そして、補正された基準値に基づいて、配線の静電容量が判定されるので、配線の静電容量の判定を容易化することが可能である。
また、前記補正部は、前記補正として、前記差分が、前記設計上の幅よりも前記実際の幅が広いことを示す場合、前記基準値を増大させ、前記差分が、前記設計上の幅よりも前記実際の幅が狭いことを示す場合、前記基準値を減少させることが好ましい。
設計上の幅よりも実際の幅が広ければ、配線の正常な静電容量の範囲が全体的に上昇する。従って、基準値を増大させることによって、適切に基準値を補正することができる。設計上の幅よりも実際の幅が狭ければ、配線の正常な静電容量の範囲が全体的に低下する。従って、基準値を減少させることによって、適切に基準値を補正することができる。
また、前記誤差算出部は、前記第一幅をW1、前記第二幅をW2、前記第一容量をC1、前記第二容量をC2、前記差分をΔefとした場合、下記の式(A)に基づいて、前記差分Δefを算出することが好ましい。
差分Δef=(W1-W2×C1/C2)/(1-C1/C2) ・・・(A)
式(A)によれば、差分Δefを算出することができる。
また、前記設計上の長さをL、前記対向間隔をd、前記基板の基材の比誘電率をεr、真空の誘電率をε0とした場合、下記の式(B)又は式(C)に基づいて前記対向間隔dを算出する対向間隔算出部をさらに備えることが好ましい。
対向間隔d=εr×ε0×L×(W1-Δef)/C1 ・・・(B)
対向間隔d=εr×ε0×L×(W2-Δef)/C2 ・・・(C)
式(B)又は式(C)によれば、対向間隔dを算出することができる。製造プロセスによっては、対向間隔dがばらつく場合がある。算出した対向間隔dを製造メーカにフィードバックし、品質改善に用いることも可能である。
また、前記基板は、複数の配線層を備え、前記第一及び第二パターンは前記配線層毎に形成され、前記面状パターンは前記各第一及び第二パターンに対応して設けられ、前記誤差算出部は、前記誤差を、前記配線層毎に算出し、前記補正部は、前記基準値を、対応する前記配線が形成されている配線層に対して算出された前記誤差に基づいて算出することが好ましい。
この構成によれば、複数の配線層を備えた基板についても、層毎の製造ばらつきを反映させて各配線層に形成された配線の静電容量の判定を容易化することが可能である。
1 基板検査装置(検査装置)
2 制御部
3 検査部
4 検査治具
11 筐体
12 基板固定装置
15 検査部移動機構
21 検査制御部
22 基準容量測定部
23 誤差算出部
24 対向間隔算出部
25 補正部
26 配線容量測定部
27 判定部
28 記憶部
31 スキャナ部
32 交流電源
33 電流計
100 基板
102 キャリア基板
103 剥離層
A,A1~A4 配線
C1 第一容量
C2 第二容量
CW 配線容量
I 電流
L1 第一層(配線層)
L2 第二層(配線層)
L3 第三層(配線層)
P1,PA1,PB1,PC1 第一パターン
P2,PA2,PB2,PC2 第二パターン
P3,PA3,PB3,PC3 面状パターン
Pr プローブ
RefH 上限基準値(基準値)
RefHc 上限基準値(補正値)
RefL 下限基準値(基準値)
RefLc 下限基準値(補正値)
V 電圧
W1 第一幅
W2 第二幅
d 対向間隔
f 周波数
Δef 差分
ε0 誘電率
εr 比誘電率

Claims (5)

  1. 基板に形成された配線を検査する検査装置であって、
    前記基板は、略矩形形状を有し、設計上の長さが互いに等しい第一及び第二パターンと、前記第一及び第二パターンに対して予め設定された対向間隔で対向配置された面状パターンとを備え、前記第一パターンの設計上の幅は第一幅、前記第二パターンの設計上の幅は前記第一幅とは異なる第二幅であり、
    前記検査装置は、
    前記第一パターンと前記面状パターンとの間の静電容量を第一容量として測定し、前記第二パターンと前記面状パターンとの間の静電容量を第二容量として測定する基準容量測定部と、
    前記第一容量と前記第二容量とに基づいて、前記第一及び第二パターンの設計上の幅と実際の幅との差分を算出する誤差算出部と、
    前記配線の静電容量を判定するための基準値を予め記憶する記憶部と、
    前記基準値を、前記差分に基づき補正する補正部と、
    前記配線の静電容量を測定する配線容量測定部と、
    前記配線容量測定部により測定された静電容量を、前記補正部により補正された基準値に基づき判定する判定部とを備える検査装置。
  2. 前記補正部は、前記補正として、
    前記差分が、前記設計上の幅よりも前記実際の幅が広いことを示す場合、前記基準値を増大させ、
    前記差分が、前記設計上の幅よりも前記実際の幅が狭いことを示す場合、前記基準値を減少させる請求項1に記載の検査装置。
  3. 前記誤差算出部は、前記第一幅をW1、前記第二幅をW2、前記第一容量をC1、前記第二容量をC2、前記差分をΔefとした場合、下記の式(A)に基づいて、前記差分Δefを算出する請求項1又は2に記載の検査装置。
    差分Δef=(W1-W2×C1/C2)/(1-C1/C2) ・・・(A)
  4. 前記設計上の長さをL、前記対向間隔をd、前記基板の基材の比誘電率をεr、真空の誘電率をε0とした場合、下記の式(B)又は式(C)に基づいて前記対向間隔dを算出する対向間隔算出部をさらに備える請求項3に記載の検査装置。
    対向間隔d=εr×ε0×L×(W1-Δef)/C1 ・・・(B)
    対向間隔d=εr×ε0×L×(W2-Δef)/C2 ・・・(C)
  5. 基板に形成された配線を検査する検査方法であって、
    前記基板は、略矩形形状を有し、設計上の長さが互いに等しい第一及び第二パターンと、前記第一及び第二パターンに対して予め設定された対向間隔で対向配置された面状パターンとを備え、前記第一パターンの設計上の幅は第一幅、前記第二パターンの設計上の幅は前記第一幅とは異なる第二幅であり、
    前記第一パターンと前記面状パターンとの間の静電容量を第一容量として測定し、前記第二パターンと前記面状パターンとの間の静電容量を第二容量として測定する基準容量測定工程と、
    前記第一容量と前記第二容量とに基づいて、前記第一及び第二パターンの設計上の幅と実際の幅との差分を算出する誤差算出工程と、
    前記配線の静電容量を判定するための基準値を、前記差分に基づき補正する補正工程と、
    前記配線の静電容量を測定する配線容量測定工程と、
    前記配線容量測定工程により測定された静電容量を、前記補正工程により補正された基準値に基づき判定する判定工程とを含む検査方法。
JP2020053685A 2020-03-25 2020-03-25 検査装置、及び検査方法 Active JP7468047B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020053685A JP7468047B2 (ja) 2020-03-25 2020-03-25 検査装置、及び検査方法
KR1020210037145A KR20210119903A (ko) 2020-03-25 2021-03-23 검사 장치 및 검사 방법
TW110110795A TW202138830A (zh) 2020-03-25 2021-03-25 檢查裝置以及檢查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020053685A JP7468047B2 (ja) 2020-03-25 2020-03-25 検査装置、及び検査方法

Publications (2)

Publication Number Publication Date
JP2021152511A JP2021152511A (ja) 2021-09-30
JP7468047B2 true JP7468047B2 (ja) 2024-04-16

Family

ID=77887367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020053685A Active JP7468047B2 (ja) 2020-03-25 2020-03-25 検査装置、及び検査方法

Country Status (3)

Country Link
JP (1) JP7468047B2 (ja)
KR (1) KR20210119903A (ja)
TW (1) TW202138830A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114594368A (zh) * 2022-03-07 2022-06-07 深圳市阳晶电子科技有限公司 电容式检测装置及其检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218443A (ja) 2007-02-28 2008-09-18 Micronics Japan Co Ltd 多層配線基板及びその検査方法
JP2010243256A (ja) 2009-04-02 2010-10-28 Nidec-Read Corp 基板検査方法及び基板検査装置
JP5310863B2 (ja) 2009-09-30 2013-10-09 株式会社村田製作所 Esd保護デバイスおよびその製造方法
JP2015206673A (ja) 2014-04-21 2015-11-19 日本電産リード株式会社 検査治具、基板検査装置、及び基板検査方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6780859B2 (ja) 2017-09-25 2020-11-04 日本電産リード株式会社 基板検査装置、及び基板検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218443A (ja) 2007-02-28 2008-09-18 Micronics Japan Co Ltd 多層配線基板及びその検査方法
JP2010243256A (ja) 2009-04-02 2010-10-28 Nidec-Read Corp 基板検査方法及び基板検査装置
JP5310863B2 (ja) 2009-09-30 2013-10-09 株式会社村田製作所 Esd保護デバイスおよびその製造方法
JP2015206673A (ja) 2014-04-21 2015-11-19 日本電産リード株式会社 検査治具、基板検査装置、及び基板検査方法

Also Published As

Publication number Publication date
TW202138830A (zh) 2021-10-16
KR20210119903A (ko) 2021-10-06
JP2021152511A (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
CN109557376B (zh) 电阻测定装置、基板检查装置以及电阻测定方法
KR20180093191A (ko) 칩 온 필름 패키지, 표시 패널 및 표시 장치
KR102050123B1 (ko) 절연 검사 방법 및 절연 검사 장치
JP7468047B2 (ja) 検査装置、及び検査方法
TWI816699B (zh) 基板檢查裝置及基板檢查方法
KR101534487B1 (ko) 반도체 소자 및 반도체 소자의 프로브 핀 정렬 검사 방법.
KR20070083501A (ko) 검사 장치 및 검사 방법 및 검사 장치용 센서
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
TWI809813B (zh) 電阻測量裝置和電阻測量方法
US8102053B2 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
JP2000338168A (ja) 回路基板検査装置
WO2021220942A1 (ja) 検査装置、及び検査方法
JP5290672B2 (ja) 回路基板検査装置
KR102680359B1 (ko) 저항 측정 장치, 기판 검사 장치, 및 저항 측정 방법
JP2004361249A (ja) 基板検査装置
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
CN114295948B (zh) 电子元件测量设备、电子元件测量方法及发光二极管的制造方法
JP4980020B2 (ja) 検査装置および検査方法
JP3990124B2 (ja) 半導体ウェーハ検査用プローブの検査装置及び検査方法。
JP2012237622A (ja) 測定装置及び測定方法
JP6255833B2 (ja) 基板検査方法及び基板検査装置
KR20140139885A (ko) 기판 검사 장치 및 기판 검사 방법
JP2006250608A (ja) 回路基板検査方法およびその装置
KR20110055988A (ko) 기판 검사 장치

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20230220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7468047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150