CN115485572A - 检查装置以及检查方法 - Google Patents
检查装置以及检查方法 Download PDFInfo
- Publication number
- CN115485572A CN115485572A CN202180031140.3A CN202180031140A CN115485572A CN 115485572 A CN115485572 A CN 115485572A CN 202180031140 A CN202180031140 A CN 202180031140A CN 115485572 A CN115485572 A CN 115485572A
- Authority
- CN
- China
- Prior art keywords
- capacitance
- wiring
- correction
- substrate
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2837—Characterising or performance testing, e.g. of frequency response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
- G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明提供一种检查装置以及检查方法,其容易对基板的制造偏差引起的静电电容的偏差进行修正。基板检查装置1是对形成有配线P及基准配线B的多个基板A进行检查的检查装置1,且所述检查装置1中,包括:测定部22,测定各基板A的配线P及基准配线B的静电电容作为测定电容C;平均电容计算部23,计算自在设计上被设置为相同配线的基准配线B测定出的测定电容C的平均值作为平均电容Cav;以及电容修正部24,在将多个基板A中的一个作为目标基板Ai的情况下,计算作为目标基板Ai的检查对象的目标配线P的测定电容C的修正值即修正电容Cc,且电容修正部24通过将目标基板Ai的配线的平均电容Cav相对于测定电容C的比率乘以目标配线P的测定电容C,来计算修正电容Cc。
Description
技术领域
本发明涉及一种对基板进行检查的检查装置以及检查方法。
背景技术
自之前以来,已知有一种电路基板检查方法,其对作为测定对象的电路基板中的多个导体图案与基准电极之间的对电极间静电电容进行测定,并基于所测定出的所述对电极间静电电容对电路基板进行检查(例如,参照专利文献1)。
现有技术文献
专利文献
专利文献1:日本专利特开2003-14807号公报
发明内容
发明所要解决的问题
此外,配线的静电电容也会根据配线的相向面积等而变化。因此,若配线的宽度或绝缘层的厚度等由于基板的制造偏差而产生偏差,则配线的静电电容也会产生偏差。
本发明的目的在于提供一种检查装置以及检查方法,其容易对基板的制造偏差引起的静电电容的偏差进行修正。
解决问题的技术手段
本发明的一例的检查装置对分别形成有在设计上被设置为相同配线的配线的多个基板进行检查,且所述检查装置中,包括:测定部,测定所述各基板的配线的静电电容作为测定电容;平均电容计算部,计算自所述在设计上被设置为相同配线的配线测定出的测定电容的平均值作为平均电容;以及电容修正部,在将所述多个基板中的一个作为目标基板的情况下,计算作为所述目标基板的检查对象的目标配线的所述测定电容的修正值即修正电容,且所述电容修正部通过将所述目标基板的配线的所述平均电容相对于所述测定电容的比率乘以所述目标配线的所述测定电容,来计算所述修正电容。
另外,本发明的一例的检查方法对分别形成有在设计上被设置为相同配线的配线的多个基板进行检查,且所述检查方法中,包括:测定工序,测定所述各基板的配线的静电电容作为测定电容;平均电容计算工序,计算自所述在设计上被设置为相同配线的配线测定出的测定电容的平均值作为平均电容;以及电容修正工序,在将所述多个基板中的一个作为目标基板的情况下,计算作为所述目标基板的检查对象的目标配线的所述测定电容的修正值即修正电容,且所述电容修正工序通过将所述目标基板的配线的所述平均电容相对于所述测定电容的比率乘以所述目标配线的所述测定电容,来计算所述修正电容。
发明的效果
此种结构的检查装置以及检查方法容易对基板的制造偏差引起的静电电容的偏差进行修正。
附图说明
图1是概略性地表示使用本发明一实施方式的检查方法的基板检查装置的结构的概念图。
图2是表示面板100的一例的说明图。
图3是表示基板A的一例的俯视图。
图4是表示基板An的一例以及检查部3的电气结构的一例的说明图。
图5是表示步骤S1~步骤S11的流程图。
图6是表示步骤S21~步骤S30的流程图。
图7是表示步骤S41~步骤S43的流程图。
图8是表示步骤S51~步骤S58的流程图。
图9是表示测定电容C(P(1,1))~测定电容C(P(25,5))的一例的图表。
图10是表示修正电容Cc(P(1,1))~修正电容Cc(P(25,5))的一例的图表。
具体实施方式
以下,基于附图对本发明的实施方式进行说明。再者,在各图中标注相同符号的结构表示相同的结构,并省略其说明。图1所示的基板检查装置1是用以对形成于面板100的基板A1~基板A25的配线进行检查的装置。基板检查装置1相当于检查装置的一例。
图1所示的基板检查装置1包括框体11。在框体11的内部空间中,主要设置有基板固定装置12、检查部3、控制部2、以及用以使检查部3在框体11内适宜移动的检查部移动机构15。基板固定装置12构成为将作为检查对象的面板100固定于规定的位置。
检查部3位于固定于基板固定装置12上的面板100的上方。在检查部3,安装有用以对形成于面板100的基板A进行检查的检查治具4。在检查治具4安装有多个探针Pr。
图2所示的面板100包括基板A1~基板A25。以下,将基板A1~基板A25统称为基板A,在表示各别的基板时,对符号A标注基板编号n,称为如基板An那样。面板100例如是面板级封装(Panel Level Packaging,PLP)用的面板。
基板A例如可为半导体封装用的封装基板或膜形载体、印刷配线基板、玻璃环氧基板、挠性基板、陶瓷多层配线基板、液晶显示器或电致发光(Electro-Luminescence,EL)显示器等显示器用的电极板、触摸屏用等的透明导电板、半导体晶片或半导体芯片或芯片尺寸封装(Chip size package,CSP)等的半导体基板等各种基板。在基板A形成有配线图案、衬垫(pad)、焊盘(land)、焊料凸块、通孔(via)以及端子等检查点。
在基板A1~基板A25上,形成有在设计上相同的配线图案。面板100所包含的基板A的个数不限于25个。基板A例如是在再分布层(Redistribution Layer,RDL)第一工序中制造作为半导体芯片的封装的一种的扇出封装时的在载体上形成有RDL之后、芯片裸晶(chipdie)安装于RDL之前的基板。
参照图3、图4,基板An成为包括例如第一层L1、第二层L2以及第三层L3的多个配线层的多层基板。在基板An上形成有配线编号1~5的配线P(n,1)~配线P(n,5)以及配线编号1~3的基准配线B(n,1)~基准配线B(n,3)。以下,将基板编号i的基板Ai中的配线编号j的配线表述为配线P(i,j),将基板编号i的基板Ai中的配线编号j的基准配线表述为基准配线B(i,j)。
配线P(n,1)~配线P(n,5)以及基准配线B(n,1)~基准配线B(n,3)相当于配线的一例。以下,将配线P(n,1)~配线P(n,5)统称为配线Pn,将配线P(1,1)~配线P(25,5)统称为配线P,将基准配线B(n,1)~基准配线B(n,3)统称为基准配线Bn,将基准配线B(1,1)~基准配线B(25,3)统称为基准配线B。
配线P以及基准配线B分别包括端部e、端部g以及将端部e与端部g之间连结的本体f。端部e、端部g例如为通孔或衬垫等。本体f呈带状延伸,且构成各配线的主要部分。
配线P以及基准配线B的端部e形成于第一层L1。配线P以及基准配线B的端部g形成于第三层L3。配线P(n,1)以及基准配线B(n,1)的本体f形成于第一层L1。配线P(n,2)、配线P(n,3)以及基准配线B(n,2)的本体f形成于第二层L2。配线P(n,4)、配线P(n,5)以及基准配线B(n,3)的本体f形成于第三层L3。
在图3中,以实线表示形成于第一层L1的部分,以虚线表示形成于第二层L2的部分,以点划线表示形成于第三层L3的部分。
如图4所示,在基板An的第二层L2上,形成有与基准配线B(n,1)相向配置并以呈面状扩展的方式形成的面状图案G(n,1)、以及与基准配线B(n,3)相向配置并以呈面状扩展的方式形成的面状图案G(n,3)。在基板An的第一层L1上,形成有与基准配线B(n,2)相向配置并以呈面状扩展的方式形成的面状图案G(n,2)。
在面状图案G(n,1)、面状图案G(n,3),连接有在第一层L1露出的通孔。通过使探针Pr与所述通孔接触,能够将探针Pr与面状图案G(n,1)、面状图案G(n,3)导通连接。实际上,与通孔连接的第一层L1必须配置于通孔上,因此通过探针Pr与其接触,能够实现导通连接。第一层L1自身的电容通过将其形成得小,而可使其影响极小。
再者,面状图案G(n,1)、面状图案G(n,2)、面状图案G(n,3)只要分别与基准配线B(n,1)、基准配线B(n,2)、基准配线B(n,3)相向配置即可,所配置的层不限于图4所示的例子。
面板100是由载体基板102、剥离层103与基板A按照所述顺序层叠而构成。各配线的端部e形成于第一层L1,各配线的端部g形成于第三层L3。然而,在载体基板102上形成基板A之后、在芯片裸晶安装于基板A之前的面板100中,由于载体安装于基板A的其中一个面(第三层L3)上,因此无法使探针与基板A的两表面接触来对配线的导通进行检查。
因此,基板检查装置1通过使探针Pr与基板A的露出侧的面(第一层L1)的端部e或面状图案G(n,2)、或者和面状图案G(n,1)、面状图案G(n,3)相连的通孔接触而对配线的静电电容进行测定,来进行配线的检查。实际上,与通孔连接的第一层L1必须配置于通孔上,因此通过探针Pr与其接触,能够实现导通连接。第一层L1自身的电容通过将其形成得小,可使其影响极小。
再者,面板100不限于在载体上形成基板A之后、在芯片裸晶安装于基板A之前的基板。
参照图4,检查部3包括:多个探针Pr、扫描器部31、交流电源32、以及多个电流计33。在扫描器部31,连接有各探针Pr、交流电源32的一端、各电流计33的一端、以及电路接地。交流电源32的另一端与各电流计33的另一端连接于电路接地。
扫描器部31为使用例如晶体管或继电器开关等开关元件而构成的切换电路。扫描器部31根据来自控制部2的控制信号,将交流电源32与各电流计33连接于任意的探针Pr。
交流电源32为经由扫描器部31将预先设定的频率f的交流的电压V输出至探针Pr的交流电源电路。电流计33为使用例如分流电阻、霍尔元件、模数转换器等而构成的交流电流计。电流计33对自经由扫描器部31连接的探针Pr流向电路接地的电流I进行测定,并将表示电流I的信号发送至控制部2。电压V及电流I可为有效值,也可为峰值。
参照图1,控制部2例如是使用执行规定的逻辑运算的中央处理器(CentralProcessing Unit,CPU)、暂时地存储数据的随机存取存储器(Random Access Memory,RAM)、预先存储规定的控制程序等的非易失性的存储装置、及包括这些的周边电路等的微计算机而构成。
控制部2例如通过执行所述控制程序,而作为检查控制部21、测定部22、平均电容计算部23、电容修正部24、基准值计算部25、以及判定部26发挥功能。
检查控制部21使检查部3适宜移动,使各探针Pr与固定于基板固定装置12上的基板A的端部e等各检查点接触。
测定部22测定各基板A的配线的静电电容作为测定电容。具体而言,测定部22测定基准配线B(n,1)与面状图案G(n,1)之间的静电电容作为基准配线B(n,1)的测定电容,测定基准配线B(n,2)与面状图案G(n,2)之间的静电电容作为基准配线B(n,2)的静电电容,测定基准配线B(n,3)与面状图案G(n,3)之间的静电电容作为基准配线B(n,3)的静电电容。
严格而言,使探针Pr与基准配线B(n,1)及面状图案G(n,1)接触而测定出的静电电容中,也包括与基准配线B(n,1)的周围的材料之间产生的静电电容。同样地,使探针Pr与基准配线B(n,2)及面状图案G(n,2)接触而测定出的静电电容中,也包括与基准配线B(n,2)的周围的材料之间产生的静电电容,使探针Pr与基准配线B(n,3)及面状图案G(n,3)接触而测定出的静电电容中,也包括与基准配线B(n,3)的周围的材料之间产生的静电电容。
然而,静电电容与距离成反比,与面积成正比。因此,若基准配线B(n,1)、基准配线B(n,2)、基准配线B(n,3)与其周围的配线等的距离远,则面积大的基准配线B(n,1)与面状图案G(n,1)之间的静电电容、基准配线B(n,2)与面状图案G(n,2)之间的静电电容、以及基准配线B(n,3)与面状图案G(n,3)之间的静电电容占支配地位。
因此,可将使一对探针Pr与基准配线B(n,1)及面状图案G(n,1)接触而测定出的静电电容近似为基准配线B(n,1)的静电电容,可将使一对探针Pr与基准配线B(n,2)及面状图案G(n,2)接触而测定出的静电电容近似为基准配线B(n,2)的静电电容,可将使一对探针Pr与基准配线B(n,3)及面状图案G(n,3)接触而测定出的静电电容近似为基准配线B(n,3)的静电电容。
另外,配线Pn的静电电容可为所述配线Pn与其他所有配线或图案之间的静电电容,也可为所述配线Pn与其他预先设定的一个或多个配线或者图案之间的静电电容。或者,在载体基板102为导体基板的情况下,配线Pn的静电电容可为所述配线Pn与载体基板102之间的静电电容。测定部22只要将在与配线Pn及任意设定的配线或者图案接触的一对探针Pr之间测定出的静电电容作为所述配线Pn的测定电容即可。
测定部22通过扫描器部31使电流计33连接于与测定对象的基准配线Bn或者配线Pn接触的探针Pr。另外,测定部22通过扫描器部31使交流电源32连接于与所述探针Pr成对的探针Pr。
如此一来,通过自交流电源32输出的频率f的电压V,电流I经由测定对象的基准配线Bn或者配线Pn的静电电容流动,通过电流计33测定所述电流I。
于在对静电电容X施加频率f的电压V时电流I流动的情况下,静电电容X由下述的式(1)赋予。
静电电容X=I/(V×2πf)···(1)
在此情况下,由于V以及2πf已知,因此若获得电流I,则可判明静电电容X。因此,测定部22可测定静电电容X作为测定电容C。
以下,将测定部22使用扫描器部31、交流电源32以及电流计33来对静电电容X进行测定的情况仅记载为测定部22对静电电容X即测定电容C进行测定。
平均电容计算部23计算自相互对应的配线测定出的测定电容C的平均值作为平均电容Cav。所谓相互对应的配线,是指针对各基板A,在设计上被制作为相同配线的配线。例如,配线编号相同,基准配线B(1,1)、基准配线B(2,1)、基准配线B(3,1)、···是相互对应的配线,基准配线B(1,2)、基准配线B(2,2)、基准配线B(3,2)、···是相互对应的配线,基准配线B(1,3)、基准配线B(2,3)、基准配线B(3,3)、···是相互对应的配线。
在将多个基板A1~A25中基板编号i的基板Ai作为目标基板的情况下,电容修正部24通过将目标基板Ai的配线的平均电容Cav相对于测定电容Ci的比率乘以作为目标基板Ai的检查对象的目标配线的测定电容C,来计算作为目标配线的测定电容C的修正值即修正电容Cc。
进而,电容修正部24通过将各基板A依次作为目标基板,来计算相对于各基板A的目标配线的修正电容Cc。
基准值计算部25计算相对于各基板A的目标配线的修正电容Cc的平均值作为判定基准值Cref。
判定部26基于判定基准值Cref,对修正电容Cc进行判定。
接着,参照图5~图8对执行本发明的一例的检查方法的基板检查装置1的动作的一例进行说明。在以下的说明中,将基准配线B(i,j)的测定电容记载为C(B(i,j)),将配线P(i,j)的测定电容记载为C(P(i,j)),将配线P(i,j)的修正电容记载为Cc(p(i,j))。
首先,测定部22将基板编号i初始化为1(步骤S1)。
接着,检查控制部21使各探针Pr与基板Ai的第一层L1接触。具体而言,使各探针Pr与和基准配线B(i,1)~基准配线B(i,3)、配线P(i,1)~配线P(i,5)、面状图案G(i,1)~面状图案G(i,3)、以及配线P(i,1)~配线P(i,5)成对的任意的配线等接触。
接着,测定部22对测定电容C(B(i,1))、测定电容C(B(i,2)、测定电容C(B(i,3)、以及测定电容C(P(i,1))、测定电容C(P(i,2))、测定电容C(P(i,3))、测定电容C(P(i,4))、测定电容C(P(i,5))进行测定(步骤S2:测定工序)。
接着,测定部22将基板编号i与25进行比较(步骤S3),若基板编号i并非25(在步骤S3中为否(NO)),则为了对新的基板A进行测定而对基板编号i加1(步骤S4),再次重复步骤S2、步骤S3。另一方面,若基板编号i为25(在步骤S3中为是(YES)),则对所有的配线测定了测定电容C,因此将处理转移至步骤S5。
接着,平均电容计算部23将测定电容C(B(1,1))~测定电容C(B(25,1))的平均值作为第一层L1的平均电容Cav(L1),将测定电容C(B(1,2))~测定电容C(B(25,2))的平均值作为第二层L2的平均电容Cav(L2),将测定电容C(B(1,3))~测定电容C(B(25,3))的平均值作为第三层L3的平均电容Cav(L3)(步骤S5:平均电容计算工序)。
测定电容C(B(1,1))~测定电容C(B(25,1))是自配线编号为1的相互对应的基准配线B、即形成于第一层L1的基准配线B测定出的测定电容C。测定电容C(B(1,2))~测定电容C(B(25,2))是自配线编号为2的相互对应的基准配线B、即形成于第二层L2的基准配线B测定出的测定电容C。测定电容C(B(1,3))~测定电容C(B(25,3))是自配线编号为3的相互对应的基准配线B、即形成于第三层L3的基准配线B测定出的测定电容C。
再者,示出了在一个基板A上在每一层设置一个基准配线B的例子,但也可在每一层包括多个基准配线B。而且,也可将每个基板的多个基准配线B的测定电容C与多个基板对应地按照每一层进行平均,而计算平均电容Cav(L1)、平均电容Cav(L2)、平均电容Cav(L3)。
接着,电容修正部24将基板编号i初始化为1(步骤S6)。
接着,电容修正部24基于下述的式(1)计算第一层L1的配线P(i,1)的修正电容Cc(P(i,1))(步骤S7:电容修正工序)。
修正电容Cc(P(i,1))=C(P(i,1))×Cav(L1)/C(B(i,1))···(1)
在步骤S7中,基板Ai相当于目标基板,配线P(i,1)相当于第一层L1的目标配线,基准配线B(i,1)相当于目标基板Ai的配线,Cav(L1)/C(B(i,1))相当于目标基板Ai的配线的平均电容Cav(L1)相对于测定电容C(B(i,1)的比率。
接着,电容修正部24基于下述的式(2)、式(3)计算第二层L2的配线P(i,2)、配线P(i,3)的修正电容Cc(P(i,2))、修正电容Cc(P(i,3))(步骤S8:电容修正工序)。
修正电容Cc(P(i,2))=C(P(i,2))×Cav(L2)/C(B(i,2))···(2)
修正电容Cc(P(i,3))=C(P(i,3))×Cav(L2)/C(B(i,2))···(3)
在步骤S8中,基板Ai相当于目标基板,配线P(i,2)、配线P(i,3)相当于第二层L2的目标配线,基准配线B(i,2)相当于目标基板Ai的配线,Cav(L2)/C(B(i,2))相当于目标基板Ai的配线的平均电容Cav(L2)相对于测定电容C(B(i,2))的比率。
接着,电容修正部24基于下述的式(4)、式(5)计算第三层L3的配线P(i,4)、配线P(i,5)的修正电容Cc(P(i,4))、修正电容Cc(P(i,5))(步骤S9:电容修正工序)。
修正电容Cc(P(i,4))=C(P(i,4))×Cav(L3)/C(B(i,3))···(4)
修正电容Cc(P(i,5))=C(P(i,5))×Cav(L3)/C(B(i,3))···(5)
在步骤S9中,基板Ai相当于目标基板,配线P(i,4)、配线P(i,5)相当于第三层L3的目标配线,基准配线B(i,3)相当于目标基板Ai的配线,Cav(L3)/C(B(i,3))相当于目标基板Ai的配线的平均电容Cav(L3)相对于测定电容C(B(i,3))的比率。
接着,电容修正部24将基板编号i与25进行比较(步骤S10),若基板编号i并非25(在步骤S10中为否),则为了对新的基板A进行修正而对基板编号i加1(步骤S11),再次重复步骤S7~步骤10。另一方面,若基板编号i为25(在步骤S10中为是),则所有测定电容C的修正结束,因此将处理转移至步骤S21。
如图9所示,即便是相同配线编号的配线P彼此,在每个基板A上,测定电容C也产生偏差。当配线P断线时测定电容C减少,当配线P与其他配线等短路时测定电容C增大。若不存在基板的偏差,则可通过测定电容C的增减来对配线P的断线或者短路进行判断。
然而,若如图9所示那样,基板的偏差引起的测定电容C的偏差大,则不容易基于测定电容C来对配线P的断线或者短路进行判断。
例如,关于图9所示的测定电容C(P(2,2)),以实线表示配线P(2,2)断线时的测定电容C(P(2,2)),以虚线表示配线P(2,2)正常时的测定电容C(P(2,2))。在图9所示的例子中,配线P(2,2)断线时的测定电容C(P(2,2))比正常的配线P(1,2)的测定电容C(P(1,2))小,比正常的配线P(25,2)的测定电容C(P(25,2))大。因此,难以基于测定电容C(P(2,2))将配线P(2,2)判定为不良。
如图10所示,关于步骤S7~步骤S9中所修正的修正电容Cc(P(1,1))~修正电容Cc(P(25,5)),若为正常的配线P,则在配线编号相同且相互对应的配线P彼此中,基板的偏差带来的影响降低,而成为大致相同程度的静电电容。如此,根据步骤S1~步骤S11,容易对基板A的制造偏差引起的静电电容X的偏差进行修正。
另外,在基板A的制造工艺中,由于在每一层形成配线P以及基准配线B,因此即便是相同的基板A内,每一层中偏差方式有时也不同。因此,在步骤S2中,自设置于各层的基准配线B(n,1)~基准配线B(n,3)对测定电容C(B(1,1))~测定电容C(B(25,3))进行测定。在步骤S5中,按照每一层计算平均电容Cav(L1)、平均电容Cav(L2)、平均电容Cav(L3)。在步骤S7~步骤S9中,按照每一层修正测定电容C(P(1,1))~测定电容C(P(25,5)),来计算修正电容Cc(P(1,1))~修正电容Cc(P(25,5))。
由此,可计算修正电容Cc(P(1,1))~修正电容Cc(P(25,5)),以降低每一层的偏差的差异。
接着,在步骤S21中,基准值计算部25将修正电容Cc(P(1,1))~修正电容C(P(25,1))的平均值作为配线P(n,1)的判定基准值Cref(1),将修正电容Cc(P(1,2))~修正电容Cc(P(25,2))的平均值作为配线P(n,2)的判定基准值Cref(2),将修正电容Cc(P(1,3))~修正电容Cc(P(25,3))的平均值作为配线P(n,3)的判定基准值Cref(3),将修正电容Cc(P(1,4))~修正电容Cc(P(25,4))的平均值作为配线P(n,4)的判定基准值Cref(4),将修正电容Cc(P(1,5))~修正电容Cc(P(25,5))的平均值作为配线P(n,5)的判定基准值Cref(5)(步骤S21:基准值计算工序)。
接着,判定部26将基板编号i以及配线编号j初始化为1(步骤S22)。
接着,若{Cc(P(i,j))-Cref(j)}/Cref(j)的绝对值为判定比率Ref以下(在步骤S23中为是),则判定部26判定为配线P(i,j)良好(步骤S24),若超过判定比率Ref(在步骤S23中为否),则判定部26判定为配线P(i,j)不良(步骤S25)。
即,判定部26在各配线P的修正电容Cc与判定基准值CRef的差相对于判定基准值Cref的比率超过预先设定的判定比率Ref时,可将所述配线P判定为不良。判定比率Ref只要根据所要求的检查精度适宜设定即可。
接着,判定部26将配线编号j与5进行比较(步骤S26),若配线编号j并非5(在步骤S26中为否),则为了对基板Ai中的其他配线P进行判定而对配线编号j加1(步骤S27),再次重复步骤S23~步骤S26。
另一方面,若配线编号j为5(在步骤S26中为是),则将基板编号i与25进行比较(步骤S28),若基板编号i并非25(在步骤S28中为否),则为了对新的基板A进行判定而对基板编号i加1,将配线编号j初始化为1(步骤S29),再次重复步骤S23~步骤28。
另一方面,若基板编号i为25(在步骤S28中为是),则对于所有配线P,结束是否良好的判定,因此将处理转移至步骤S30。
在步骤S30中,判定部26确认是否存在在步骤S25中被判定为不良的配线P(步骤S30)。若完全不存在被判定为不良的配线P(在步骤S30中为否),则结束处理。
另一方面,只要存在一个被判定为不良的配线P(在步骤S30中为是),则转移至步骤S41。
在即便存在一个被判定为不良的配线P(在步骤S30中为是),也包含所述不良配线P的修正电容Cc在内,将步骤S21中计算出的平均值作为判定基准值Cref。因此,基于判定基准值Cref的配线P的是否良好判定精度下降。
因此,在步骤S41中,基准值计算部25将自修正电容Cc(P(1,1))~修正电容C(P(25,1))中去除被判定为不良的配线的修正电容后的剩余修正电容的平均值作为配线P(n,1)的新的判定基准值Cref(1)。
同样地,基准值计算部25将自修正电容Cc(P(1,2))~修正电容C(P(25,2))中去除被判定为不良的配线的修正电容后的剩余修正电容的平均值作为配线P(n,2)的新的判定基准值Cref(2)(步骤S41)。
基准值计算部25将自修正电容Cc(P(1,3))~修正电容C(P(25,3))中去除被判定为不良的配线的修正电容后的剩余修正电容的平均值作为配线P(n,3)的新的判定基准值Cref(3)(步骤S41)。
基准值计算部25将自修正电容Cc(P(1,4))~修正电容C(P(25,4))中去除被判定为不良的配线的修正电容后的剩余修正电容的平均值作为配线P(n,4)的新的判定基准值Cref(4)(步骤S41)。
基准值计算部25将自修正电容Cc(P(1,5))~修正电容C(P(25,5))中去除被判定为不良的配线的修正电容后的剩余修正电容的平均值作为配线P(n,5)的新的判定基准值Cref(5)(步骤S41)。
根据步骤S41,在存在不良配线的情况下,可基于去除所述不良配线的修正电容后的剩余修正电容,求出新的判定基准值Cref,因此可提高判定基准值Cref的精度。
接着,判定部26将基板编号i以及配线编号j初始化为1(步骤S42)。
接着,判定部26确认是否在步骤S25中配线P(i,j)不良(步骤S43)。若配线P(i,j)并非不良(在步骤S43中为否),则判定部26将处理转移至步骤S51。若配线P(i,j)不良(在步骤S43中为是),则判定部26将处理转移至步骤S54。
在步骤S51中,若基于新的判定基准值CRef,{Cc(P(i,j))-Cref(j)}/Cref(j)的绝对值为判定比率Ref以下(在步骤S51为是),则判定部26判定为配线P(i,j)良好(步骤S52),若超过判定比率Ref,则判定部26判定为配线P(i,j)不良(步骤S53)。
接着,判定部26将配线编号j与5进行比较(步骤S54),若配线编号j并非5(在步骤S54中为否),则为了对基板Ai中的其他配线P进行判定而对配线编号j加1(步骤S55),再次重复步骤S51~步骤54。
另一方面,若配线编号j为5(在步骤S54中为是),则将基板编号i与25进行比较(步骤S56),若基板编号i并非25(在步骤S56中为否),则为了对新的基板A进行判定而对基板编号i加1,将配线编号j初始化为1(步骤S57),再次重复步骤S51~步骤56。
另一方面,若基板编号i为25(在步骤S56中为是),则对于上次并非不良的所有配线P,基于新的判定基准值Cref结束是否良好的判定,因此将处理转移至步骤S58。
在步骤S58中,判定部26确认是否存在在步骤S53中新被判定为不良的配线P(步骤S58)。若完全不存在被新判定为不良的配线P(在步骤S58中为否),则结束处理。
另一方面,只要存在一个新被判定为不良的配线P(在步骤S58为是),则再次重复步骤S41~步骤S58。
以上,根据步骤S30、步骤S41~步骤S58的处理,在存在被判定为不良的配线P的情况下,排除被判定为不良的配线P的影响,重新计算判定基准值Cref,并基于重新计算出的判定基准值Cref,重新进行被判定为良品的配线P的是否良好判定,因此配线P的是否良好判定精度提高。
再者,未必需要执行步骤S30~步骤S53,也可在步骤S28中为是的情况下结束处理。
另外,不限于将基准配线B设置于基板A的每一层的例子。例如,也可仅包括基准配线B(n,2)作为基准配线,在步骤S7、步骤S9中,使用Cav(L2)/C(B(i,2))来代替Cav(L1)/C(B(i,1))、Cav(L3)/C(B(i,3))。
另外,不限于与作为检查对象的配线P分开地包括基准配线B的例子。也可不包括基准配线B,使用配线P的任一个来代替基准配线B。例如,也可使用配线P(n,2)、配线P(n,4)来代替基准配线B(n,2)、基准配线B(n,3)。
在此情况下,在步骤S5中,可将测定电容C(P(1,2))~测定电容C(P(25,2))的平均值作为第二层L2的平均电容Cav(L2),将测定电容C(P(1,4))~测定电容C(P(25,4))的平均值作为第三层L3的平均电容Cav(L3)。另外,可在步骤S8中使用测定电容C(P(i,2))来代替测定电容C(B(i,2)),在步骤S9中使用测定电容C(P(i,4)来代替测定电容C(B(i,3))。
由此,在步骤S23~步骤S25、步骤S51~步骤S53中,虽然无法对配线P(n,2)、配线P(n,4)进行检查,但是可对配线P(n,3)、配线P(n,5)进行检查。在对配线P(n,2)、配线P(n,4)进行检查时,使用配线P(n,3)、配线P(n,5)来代替基准配线B(n,2)、基准配线B(n,3)即可。
若如此,则不需要与配线P分开地包括基准配线B。另一方面,为了构成电路而引绕的配线P复杂地引绕,容易成为复杂的形状,静电电容X容易变得不稳定。然而,在设为与配线P分开地包括基准配线B的结构的情况下,容易与电路上的必要性无关地使平均电容计算用的基准配线B为静电电容容易稳定的形状、配置。
另外,本发明的基板检查装置以及检查方法只要至少容易对基板的制造偏差引起的静电电容的偏差进行修正即可,也可不执行步骤S21~步骤S58,而在步骤S10中为是的情况下结束处理。
另外,示出了在步骤S43中暂时被判定为不良的配线P在步骤S51~步骤S53中不重新进行判定的例子,但也可不执行步骤S43,自步骤S42转移步骤S51。
即,本发明的一例的检查装置对分别形成有在设计上被设置为相同配线的配线的多个基板进行检查,且所述检查装置中,包括:测定部,测定所述各基板的配线的静电电容作为测定电容;平均电容计算部,计算自所述在设计上被设置为相同配线的配线测定出的测定电容的平均值作为平均电容;以及电容修正部,在将所述多个基板中的一个作为目标基板的情况下,计算作为所述目标基板的检查对象的目标配线的所述测定电容的修正值即修正电容,且所述电容修正部通过将所述目标基板的配线的所述平均电容相对于所述测定电容的比率乘以所述目标配线的所述测定电容,来计算所述修正电容。
另外,本发明的一例的检查方法对分别形成有在设计上被设置为相同配线的配线的多个基板进行检查,且所述检查方法中,包括:测定工序,测定所述各基板的配线的静电电容作为测定电容;平均电容计算工序,计算自所述在设计上被设置为相同配线的配线测定出的测定电容的平均值作为平均电容;以及电容修正工序,在将所述多个基板中的一个作为目标基板的情况下,计算作为所述目标基板的检查对象的目标配线的所述测定电容的修正值即修正电容,且所述电容修正工序通过将所述目标基板的配线的所述平均电容相对于所述测定电容的比率乘以所述目标配线的所述测定电容,来计算所述修正电容。
根据这些结构,测定各基板的配线的静电电容作为测定电容,计算自在设计上被设置为相同配线的相互对应的配线测定出的测定电容的平均值作为平均电容。而且,将多个基板中的一个目标基板的配线的平均电容相对于测定电容的比率乘以成为目标基板的检查对象的目标配线的测定电容,而计算目标配线的修正电容。其结果,修正电容中的基板相互间的偏差降低,因此容易对基板的制造偏差引起的静电电容的偏差进行修正。
另外,优选为所述电容修正部将所述多个基板分别作为所述目标基板,计算所述各目标基板的目标配线的修正电容,所述检查装置还包括:基准值计算部,计算所述各修正电容的平均值作为判定基准值;以及判定部,基于所述判定基准值对所述各修正电容进行判定。
根据所述结构,可基于各目标基板的目标配线的修正电容自动地计算判定基准值,因此容易对各修正电容进行判定。
另外,优选为所述基准值计算部计算将去除由所述判定部判定为不良的修正电容后的剩余修正电容的平均值作为新的判定基准值,所述判定部基于所述新的判定基准值,至少对所述剩余的修正电容进行判定。
根据所述结构,将不良配线的修正电容自作为判定基准值的基础的数据中排除而计算新的判定基准值,因此基于新的判定基准值的判定精度提高。
另外,优选为所述配线中并非包括检查对象,而是包括在所述多个基板相互间在设计上被设置为相同配线的基准配线,所述测定部测定所述基准配线的静电电容作为所述基准配线的测定电容,所述平均电容计算部计算所述各基板中的所述基准配线的测定电容的平均值作为所述平均电容。
根据所述结构,基于自与作为检查对象的配线分开的基准配线测定出的测定电容计算平均电容。为了构成电路而引绕的作为检查对象的配线复杂地引绕,容易成为复杂的形状,静电电容容易变得不稳定。然而,在设为与作为检查对象的配线分开地包括基准配线的结构的情况下,容易与电路上的必要性无关地使平均电容计算用的基准配为静电电容容易稳定的形状、配置。
另外,优选为所述基板为多层基板,所述基准配线设置于所述基板的每一层。
在基板的制造工艺中,由于在每一层形成配线以及基准配线,因此即便是相同的基板内,每一层中偏差方式有时也不同。因此,通过将基准配线设置于基板的每一层,容易计算修正电容,以降低每一层的偏差的差异。
另外,优选为包括用以与所述配线接触的探针,所述测定部经由所述探针对所述静电电容进行测定。
根据所述结构,通过使探针与配线接触,可对配线的静电电容进行测定。
符号的说明
1:基板检查装置
2:控制部
3:检查部
4:检查治具
11:框体
12:基板固定装置
15:检查部移动机构
21:检查控制部
22:测定部
23:平均电容计算部
24:电容修正部
25:基准值计算部
26:判定部
31:扫描器部
32:交流电源
33:电流计
100:面板
102:载体基板
103:剥离层
A、A1~A25:基板
B:基准配线
C:测定电容
Cav:平均电容
Cc:修正电容
Cref:判定基准值
G:面状图案
I:电流
L1:第一层
L2:第二层
L3:第三层
P:配线
Pr:探针
Ref:判定比率
V:电压
e、g:端部
f:本体
X:静电电容
Claims (7)
1.一种检查装置,对分别形成有在设计上被设置为相同配线的配线的多个基板进行检查,且所述检查装置中,包括:
测定部,测定所述各基板的配线的静电电容作为测定电容;
平均电容计算部,计算自所述在设计上被设置为相同配线的配线测定出的测定电容的平均值作为平均电容;以及
电容修正部,在将所述多个基板中的一个作为目标基板的情况下,计算作为所述目标基板的检查对象的目标配线的所述测定电容的修正值即修正电容,且
所述电容修正部通过将所述目标基板的配线的所述平均电容相对于所述测定电容的比率乘以所述目标配线的所述测定电容,来计算所述修正电容。
2.根据权利要求1所述的检查装置,其中
所述电容修正部将所述多个基板分别作为所述目标基板,计算所述各目标基板的目标配线的修正电容,
所述检查装置还包括:基准值计算部,计算所述各修正电容的平均值作为判定基准值;以及
判定部,基于所述判定基准值对所述各修正电容进行判定。
3.根据权利要求2所述的检查装置,其中
所述基准值计算部计算将去除由所述判定部判定为不良的修正电容后的剩余修正电容的平均值作为新的判定基准值,
所述判定部基于所述新的判定基准值,至少对所述剩余的修正电容进行判定。
4.根据权利要求1至3中任一项所述的检查装置,其中
所述配线中并非包括检查对象,而是包括在所述多个基板相互间在设计上被设置为相同配线的基准配线,
所述测定部测定所述基准配线的静电电容作为所述基准配线的测定电容,
所述平均电容计算部计算所述各基板中的所述基准配线的测定电容的平均值作为所述平均电容。
5.根据权利要求4所述的检查装置,其中
所述基板为多层基板,
所述基准配线设置于所述基板的每一层。
6.根据权利要求1至5中任一项所述的检查装置,包括用以与所述配线接触的探针,
所述测定部经由所述探针对所述静电电容进行测定。
7.一种检查方法,对分别形成有在设计上被设置为相同配线的配线的多个基板进行检查,且所述检查方法中,包括:
测定工序,测定所述各基板的配线的静电电容作为测定电容;
平均电容计算工序,计算自所述在设计上被设置为相同配线的配线测定出的测定电容的平均值作为平均电容;以及
电容修正工序,在将所述多个基板中的一个作为目标基板的情况下,计算作为所述目标基板的检查对象的目标配线的所述测定电容的修正值即修正电容,且
所述电容修正工序通过将所述目标基板的配线的所述平均电容相对于所述测定电容的比率乘以所述目标配线的所述测定电容,来计算所述修正电容。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020078808 | 2020-04-28 | ||
JP2020-078808 | 2020-04-28 | ||
PCT/JP2021/016358 WO2021220942A1 (ja) | 2020-04-28 | 2021-04-22 | 検査装置、及び検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115485572A true CN115485572A (zh) | 2022-12-16 |
Family
ID=78373552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180031140.3A Pending CN115485572A (zh) | 2020-04-28 | 2021-04-22 | 检查装置以及检查方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPWO2021220942A1 (zh) |
KR (1) | KR20230002489A (zh) |
CN (1) | CN115485572A (zh) |
TW (1) | TW202202862A (zh) |
WO (1) | WO2021220942A1 (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5363048A (en) * | 1992-11-17 | 1994-11-08 | Digital Equipment Corporation | Method and system for ensuring interconnect integrity in a micro-chip-module |
JP4663918B2 (ja) | 2001-06-28 | 2011-04-06 | 日置電機株式会社 | 静電容量測定方法、回路基板検査方法および回路基板検査装置 |
JP4255774B2 (ja) * | 2003-08-07 | 2009-04-15 | 日置電機株式会社 | 回路基板検査装置 |
JP5019909B2 (ja) * | 2007-02-28 | 2012-09-05 | 株式会社日本マイクロニクス | 多層配線基板の検査方法 |
JP5154196B2 (ja) * | 2007-11-01 | 2013-02-27 | 日置電機株式会社 | 回路基板検査装置 |
CN103529354B (zh) * | 2013-10-31 | 2016-10-05 | 京东方科技集团股份有限公司 | 一种电路测试方法及电路测试系统 |
JP6414389B2 (ja) * | 2014-04-21 | 2018-10-31 | 日本電産リード株式会社 | 検査治具、基板検査装置、及び基板検査方法 |
JP6780859B2 (ja) * | 2017-09-25 | 2020-11-04 | 日本電産リード株式会社 | 基板検査装置、及び基板検査方法 |
-
2021
- 2021-04-19 TW TW110113862A patent/TW202202862A/zh unknown
- 2021-04-22 CN CN202180031140.3A patent/CN115485572A/zh active Pending
- 2021-04-22 KR KR1020227037149A patent/KR20230002489A/ko active Search and Examination
- 2021-04-22 WO PCT/JP2021/016358 patent/WO2021220942A1/ja active Application Filing
- 2021-04-22 JP JP2022517696A patent/JPWO2021220942A1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPWO2021220942A1 (zh) | 2021-11-04 |
KR20230002489A (ko) | 2023-01-05 |
WO2021220942A1 (ja) | 2021-11-04 |
TW202202862A (zh) | 2022-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109557376B (zh) | 电阻测定装置、基板检查装置以及电阻测定方法 | |
KR20180093191A (ko) | 칩 온 필름 패키지, 표시 패널 및 표시 장치 | |
US20100242259A1 (en) | Electronic module and method of manufacturing electronic module | |
JP5535707B2 (ja) | 表示装置及び表示装置の接続状況検査方法 | |
TWI816699B (zh) | 基板檢查裝置及基板檢查方法 | |
KR20140131762A (ko) | 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법 | |
JP7468047B2 (ja) | 検査装置、及び検査方法 | |
CN115485572A (zh) | 检查装置以及检查方法 | |
KR102195561B1 (ko) | 전기적 접속 장치 | |
JP5797805B2 (ja) | 表示装置 | |
KR20060133242A (ko) | 액정표시장치 및 이의 테스트 장치와 이의 테스트방법 | |
CN114295948B (zh) | 电子元件测量设备、电子元件测量方法及发光二极管的制造方法 | |
JP2020128881A (ja) | 短絡検査システム、及び短絡検査方法 | |
JP2008135623A (ja) | 配線基板及びその製造方法 | |
JP6255833B2 (ja) | 基板検査方法及び基板検査装置 | |
JPH10190181A (ja) | プリント基板及びその検査方法 | |
JP2012237622A (ja) | 測定装置及び測定方法 | |
KR20140139885A (ko) | 기판 검사 장치 및 기판 검사 방법 | |
JPS6222077A (ja) | 電子部品測定装置 | |
JPH07287042A (ja) | インサーキット検査方法 | |
JP2003068809A (ja) | 半導体ウェーハ検査用プローブの検査装置及び検査方法。 | |
JP2011107115A (ja) | 基板検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |