TW202200842A - 基板處理液、基板處理方法及基板處理裝置 - Google Patents

基板處理液、基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202200842A
TW202200842A TW110101078A TW110101078A TW202200842A TW 202200842 A TW202200842 A TW 202200842A TW 110101078 A TW110101078 A TW 110101078A TW 110101078 A TW110101078 A TW 110101078A TW 202200842 A TW202200842 A TW 202200842A
Authority
TW
Taiwan
Prior art keywords
substrate
treatment liquid
mentioned
substrate treatment
metal
Prior art date
Application number
TW110101078A
Other languages
English (en)
Other versions
TWI827902B (zh
Inventor
上田大
塙洋祐
Original Assignee
日商斯庫林集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商斯庫林集團股份有限公司 filed Critical 日商斯庫林集團股份有限公司
Publication of TW202200842A publication Critical patent/TW202200842A/zh
Application granted granted Critical
Publication of TWI827902B publication Critical patent/TWI827902B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/38—Alkaline compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Robotics (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本發明中，基板處理液具備：藥液，其包含作為蝕刻上述金屬之蝕刻劑發揮功能之H2 O2 分子或HO2 - ；及錯合物形成劑，其包含與上述金屬之離子形成錯合物之NH4 + ；且基板處理液之pH值調整為5以上。因此，能夠以優異之蝕刻速率對基板實施蝕刻處理，該基板中形成了溝槽構造之底壁及側壁之至少一者係包含金屬或該金屬之化合物之被蝕刻層。

Description

基板處理液、基板處理方法及基板處理裝置
本發明係關於一種用於對具有溝槽構造之基板實施蝕刻處理之基板處理液、利用該基板處理液對基板進行處理之基板處理方法及基板處理裝置。
藉由參照，將以下所示之日本專利申請之說明書、圖式及申請專利範圍中揭示之內容全部併入本文： 日本專利特願2020-041546(2020年3月11日提出申請)。
半導體裝置及液晶顯示裝置等電子零件之製造步驟中包含蝕刻步驟，將基板之一部分蝕刻去除而形成所需圖案。例如日本專利特表2015-536581號公報中，記載了具有鰭片之場效電晶體(以下稱為「FinFET(Fin Field Effect Transistor，鰭式場效電晶體)」)之製造步驟。該FinFET中，閘極跨複數個鰭片形成。具體而言，於複數個鰭片上形成HKMG(High-K Metal Gate，高介電常數絕緣體金屬閘極)層後形成閘極材料層。該等之中，HKMG層係將包含HfO2 、Al2 O3 、La2 O3 等高k介電體之高k金屬閘極層(HK)與包含TiN、TaN、TaAlN、TiC之金屬層(MG)積層而成。日本專利特表2015-536581號公報中，使用RIE(Reactive Ion Etching，反應性離子蝕刻)對HKMG層進行圖案化。
近年來，研究使用濕式蝕刻來製造上述FinFET及三維NAND(Not AND，反及)型非易失性半導體裝置(以下稱為「3D-NAND記憶體」)等電子零件。然而，伴隨圖案之微細化及三維構造之複雜化等，於該等電子零件中，不得不對狹窄之區域實施蝕刻處理。例如為了形成FinFET之金屬層，必須如下文圖1所示，於鰭片上形成構成金屬層之材料，例如用TiN形成TiN層，進而利用蝕刻液去除該TiN層之一部分而最終加工成所需形狀。跨複數個鰭片形成之TiN層具有溝槽構造。因此，要加工成所需形狀，必須使用於蝕刻TiN層之蝕刻劑滲入溝槽構造之內部。然而，隨著FinFET之鰭片間距變窄，溝槽構造之開口部變窄，溝槽構造之內部成為狹窄空間。因此，難以使上述蝕刻劑有效率地滲入，上述狹窄空間內之蝕刻速率降低。結果會導致產生無法將金屬層加工成所需形狀之問題。此種問題會在像FinFET那樣，構成溝槽構造之底壁以及從該底壁向開口部延設之一個或複數個側壁全部為蝕刻對象時產生，且不僅如此，於蝕刻對象僅有底壁、或為全部或一部分側壁時亦會產生此種問題。
本發明係鑒於上述課題完成者，目的在於提供一種基板處理液、基板處理方法及基板處理裝置，該基板處理液能夠以優異之蝕刻速率對基板實施蝕刻處理，該基板中形成了溝槽構造之底壁及側壁之至少一者係包含金屬或該金屬之化合物之被蝕刻層。
本發明之第1實施方式係一種基板處理液，其特徵在於：其係藉由被供給至具有溝槽構造之基板來去除被蝕刻層者，該基板因寬度窄小之開口部、開口部所對向之底壁及從底壁朝向開口部延設之一個或複數個側壁而形成有狹窄空間，並且底壁及側壁中之至少一者由金屬或金屬之化合物之被蝕刻層形成，該基板處理液具備：藥液，其包含作為蝕刻金屬之蝕刻劑發揮功能之H2 O2 分子或HO2 - ；及錯合物形成劑，其包含與金屬之離子形成錯合物之NH4 + ；且該基板處理液之pH值調整為5以上。
本發明之第2實施方式係一種基板處理方法，其特徵在於具備以下步驟：對具有溝槽構造之基板供給基板處理液，開始去除被蝕刻層，該基板因寬度窄小之開口部、開口部所對向之底壁及從底壁朝向開口部延設之一個或複數個側壁而形成有狹窄空間，並且底壁及側壁中之至少一者由包含金屬或金屬之化合物之被蝕刻層形成；及從基板去除基板處理液，停止去除被蝕刻層；基板處理液具備：藥液，其包含作為蝕刻金屬之蝕刻劑發揮功能之H2 O2 分子或HO2 - ；及錯合物形成劑，其包含與金屬之離子形成錯合物之NH4 + ；且該基板處理液之pH值調整為5以上。
本發明之第3實施方式係一種基板處理裝置，其特徵在於具備：基板保持部，其保持具有溝槽構造之基板，該基板因寬度窄小之開口部、開口部所對向之底壁及從底壁朝向開口部延設之一個或複數個側壁而形成有狹窄空間，並且底壁及側壁中之至少一者由包含金屬或金屬之化合物之被蝕刻層形成；及處理液供給部，其對由基板保持部保持之基板供給基板處理液；基板處理液具備：藥液，其包含作為蝕刻金屬之蝕刻劑發揮功能之H2 O2 分子或HO2 - ；及錯合物形成劑，其包含與金屬之離子形成錯合物之NH4 + ；且該基板處理液之pH值調整為5以上。
根據以此種方式構成之發明，該基板處理液具備：藥液，其包含作為蝕刻金屬之蝕刻劑發揮功能之H2 O2 分子或HO2 - ；及錯合物形成劑，其包含與金屬之離子形成錯合物之NH4 + ；且該基板處理液之pH值調整為5以上，使用該基板處理液來蝕刻被蝕刻層。因此，能夠以優異之蝕刻速率對基板實施蝕刻處理，該基板中形成了溝槽構造之底壁及側壁之至少一者為包含金屬或該金屬之化合物之被蝕刻層。
上述本發明之各實施方式所具有之複數個構成要素並非均為必需要素，為了解決一部分或所有上述課題，或者為了達成一部分或所有本說明書中記載之效果，可適當將上述複數個構成要素中之一部分構成要素變更、刪除、替換成其他新構成要素、刪除一部分限定內容。又，為了解決一部分或所有上述課題，或者為了達成一部分或所有本說明書中記載之效果，可將上述本發明之一實施方式所包含之一部分或所有技術特徵與上述本發明之另一實施方式所包含之一部分或所有技術特徵加以組合，設為本發明之一個獨立之實施方式。
＜發明之概要＞ 本發明係關於一種基板處理方法及基板處理裝置、以及有效地進行上述蝕刻之基板處理液，上述基板處理方法以形成於基板上之溝槽構造之底壁及側壁之至少一者作為被蝕刻層，對基板供給基板處理液，藉此對被蝕刻層進行濕式蝕刻，加工成所需形狀。尤其，於本發明之基板處理方法中，被蝕刻層包含金屬或金屬之化合物，利用包含H2 O2 分子或HO2 - 之藥液對該被蝕刻層進行蝕刻處理，該藥液作為蝕刻該金屬之蝕刻劑發揮功能。作為該藥液，例如可使用過氧化氫水溶液。又，基板處理方法能夠應用於例如圖1所示之製造FinFET之閘極之一製程。
圖1係模式性地表示本發明之基板處理方法之一實施方式之圖。製造FinFET之閘極時，如日本專利特表2015-536581號公報所記載，對高k介電層11以所需厚度積層TiN、TaN、TaAlN、TiC等金屬層12，高k介電層11係橫跨立設於矽等基板W上方之複數個鰭片F而形成(參照圖1下段圖式(b))。利用該高k介電層11及金屬層12構成HKMG層13。然後，於HKMG層13上形成多晶矽等閘極材料層(省略圖示)。藉此，完成FinFET之閘極製造。
此處，分兩個階段形成金屬層12。即，如圖1上段圖式(a)所示，藉由金屬蒸鍍等於高k介電層11上形成比上述所需厚度厚之金屬層，例如TiN層12a。形成該TiN層12a後，對基板W之表面供給基板處理液，藉此如該圖之下段圖式(b)所示，對TiN層12a進行濕式蝕刻，形成上述所需厚度之金屬層12。
此處，應關注，TiN層12a係沿著鰭片F之形狀形成，相互鄰接之鰭片F之間會形成狹窄之溝槽構造。因為TiN層12a比較厚，所以溝槽構造之開口部12c與鰭片間距Pf相比大幅變窄。即，開口部12c之開口尺寸OW變為窄小寬度。又，形成了溝槽構造之底壁12d及側壁12e亦具有如下特徵。與開口部12c對向之底壁12d較窄，從該底壁12d朝向開口部12c之側壁12e之間隔亦成為開口尺寸OW以下。因此，溝槽構造之內部空間較由相互鄰接之鰭片F形成之空間大幅變窄，成為所謂狹窄空間12f。因此，僅僅使用以過氧化氫水溶液作為主要成分之基板處理液難以使蝕刻劑有效率地滲入狹窄空間12f中。結果會不可避免地導致構成溝槽構造之底壁12d及側壁12e之TiN層12a之蝕刻速率降低。
於是，本案發明者進行了銳意研究，獲得了兩個見解。第一個見解為：要於狹窄空間12f中促進錯合物之形成，換言之，要促進被蝕刻層之溶解，有效的是於基板處理液中添加包含錯合物形成離子之錯合物形成劑。例如Ti之錯合物係利用NH4 + 形成。又，例如後述圖8所示，若形成溝槽構造之壁面之一部分為Si或SiO2 等，則該壁面容易帶負電位。據考察，於此情形時，為了保持溝槽構造內之電中性，陽離子NH4 + 容易滲入溝槽構造之內部即狹窄空間中而濃縮。因此，若將與TiN層12a形成錯合物之錯合物形成劑添加至基板處理液中，便會於狹窄空間12f中促進錯合物之形成，即會促進被蝕刻層之溶解。
作為適於製造FinFET之閘極之錯合物形成劑，可使用包含銨離子NH4 + 之以下通式所示之銨鹽： (NH4 + )n Xn-
此處，Xn- 為n價陰離子，n為1或2。作為銨鹽，包括： ● 氟化銨 NH4 F (Ammonium Fluoride) ● 氯化銨 NH4 Cl (Ammonium Chloride) ● 溴化銨 NH4 Br (Ammonium Bromide) ● 碘化銨 NH4 I (Ammonium Iodide) ● 硫化銨 (NH4 )2 SO4 (Ammonium Sulfide) ● 乙酸銨 NH4 CH3 CO2 (Ammonium Acetate) ● 磷酸銨 (NH4 )2 PO4 (Ammonium Phosphate)。
又，可使用烷基銨鹽作為錯合物形成劑。烷基銨鹽包括通式(NR4+ )n Xn- 所示之四級銨鹽、R3 N所示之三級胺、R2 NH所示之二級胺、RNH2 所示之一級胺所示之(R係烷基或芳基)，例如， ● 氟化四甲基銨 [(CH3 )4 N]F (TetraMethylAmmonium Fluoride; TMAF) ● 氟化四乙基銨 [(CH3 CH2 CH2 )4 N]F (TetraEthylAmmonium Fluoride; TEAF) ● 氟化四丁基銨 [(CH3 CH2 CH2 CH2 CH2 )4 N]F (TetraButhylAmmonium Fluoride; TBAF) ● 氯化四甲基銨 [(CH3 )4 N]Cl (TetraMethylAmmonium Chloride; TMAC) ● 氯化四乙基銨 [(CH3 CH2 CH2 )4 N]Cl (TetraEthylAmmonium Chloride; TEAC) ● 氯化四丁基銨 [(CH3 CH2 CH2 CH2 CH2 )4 N]Cl (TetraButhylAmmonium Chloride; TBAC) ● 碘化四甲基銨 [(CH3 )4 N]I (TetraMethylAmmonium Iodide; TMAI) ● 碘化四乙基銨 [(CH3 CH2 CH2 )4 N]I (TetraEthylAmmonium Iodide; TEAI) ● 碘化四丁基銨 [(CH3 CH2 CH2 CH2 CH2 )4 N]I (TetraButhylAmmonium Iodide; TBAI) 等鹵化物、硫酸氫四丁基銨等硫酸氫化物、乙酸四甲基銨等乙酸化物、氫氧化四乙基銨等氫氧化物、過氯酸四丁基銨等過氯酸等。
又，作為錯合物形成劑，亦可使用普通之螯合劑。作為螯合劑，例如可使用乙二胺四乙酸(EDTA)、乙二胺四乙酸鈣鈉水合物、二醇醚二胺四乙酸(EGTA)、羥乙基亞胺基二乙酸(HIDA)、亞胺基二乙酸(IDA)、次氮基三乙酸(NTA)、次氮基三甲基膦酸三鈉鹽(NTPO)、三乙四胺六乙酸(TTHA)。
又，第二個見解為：蝕刻劑之濃度(以下稱為「蝕刻劑濃度」)容易受基板處理液中之pH值影響。例如已知作為金屬層12之主要構成之鈦(Ti)之蝕刻模型如下所示： [數1]
Figure 02_image001
。
從該模型可明顯看出，H2 O2 分子本身或從H2 O2 解離之HO2 - 等蝕刻劑有助於金屬層12之蝕刻。然而，於狹窄空間12f中，受到被蝕刻層表面附近產生之電雙層影響，蝕刻劑之濃度會降低，這被認為係使蝕刻速率降低之主要原因之一。此處，HO2 - 離子之解離常數如下式： [數2]
Figure 02_image003
。
據此對基板處理液之pH值控制進行研究，發現蝕刻劑濃度於酸性至中性區域極低，隨著pH值上升，基板處理液中之蝕刻劑濃度上升。因此，要提高狹窄空間12f中之蝕刻速率，重要的是將基板處理液之pH值調整至5以上來提高蝕刻劑濃度。但，若pH值過高，則有時金屬層12以外之物質(Si或SiO2 等)亦會遭受蝕刻而無法獲得選擇性。考慮到這一點，理想的是將基板處理液之pH值抑制於9以下。即，要提高蝕刻速率，藉由將基板處理液之pH值調整至至少5以上而能夠提高基板處理液中之蝕刻劑濃度，進而藉由將pH值抑制於9以下，同時亦能夠保證選擇性。
將過氧化氫水溶液與DIW(去離子水：deionized water)按1：5混合而成之混合液之pH值約為5。若於其中添加銨鹽或烷基銨鹽作為錯合物形成劑，則pH值會變高。此處，為了進一步提高基板處理液之pH值，可進而添加鹼性之pH值調整劑。作為鹼性之pH值調整劑，有： ● 氫氧化銨(NH4 OH Ammonium Hydroxide) ● 氫氧化鈉(NaOH Sodium Hydroxide) ● 氫氧化鉀(KOH Potassium Hydroxide) 等，可使用該等中之至少1種。另一方面，當添加之錯合物形成劑使基板處理液之pH值與所需值相比變得過高時，可於保證pH值為5以上之前提下進而添加酸性之pH值調整劑。作為酸性之pH值調整劑，有： ● 鹽酸(HCl Hydrochloric Acid) ● 硫酸(H2 SO4 Sulfuric Acid) ● 硝酸(HNO3 Nitric Acid) ● 磷酸(H3 PO4 Phosphoric Acid) 等，可使用該等中之至少1種。
如上所述，製造FinFET之HKMG層13時，可使用包含H2 O2 分子或HO2 - 等蝕刻劑之藥液作為基板處理液，對構成溝槽構造之底壁12d及側壁12e之TiN層12a進行蝕刻，不過較佳為添加錯合物形成劑並進行pH值調整。即，藉由添加錯合物形成劑並且將基板處理液之pH值調整為5以上，能夠提高蝕刻劑之量並且使該蝕刻劑有效率地滲入溝槽構造之內部、即狹窄空間12f中。因此，能夠以優異之蝕刻速率對構成底壁12d及側壁12e之TiN層12a(被蝕刻層)實施蝕刻處理。其結果為能夠製造高性能之FinFET。
又，藉由於基板處理液中進而添加pH值調整劑，能夠將基板處理液之pH值調整為所需值，從而能夠穩定地進行上述蝕刻處理。
＜基板處理裝置＞ 其次，參照圖2至圖7，對使用上述基板處理液執行圖1所示之基板處理方法之基板處理裝置之構成及動作進行說明。
圖2係表示能夠執行圖1所示之基板處理方法之基板處理裝置之第1實施方式之圖。又，圖3係圖2所示之基板處理裝置之側視圖。該基板處理裝置100利用上述基板處理液對圖示於圖1上段之基板W執行蝕刻處理。該等圖式並非表示裝置外觀之圖，而是省去基板處理裝置100之外壁板及其他部分構成來使其內部構造便於觀察之模式圖。該基板處理裝置100例如係單片式裝置，設置於無塵室內，對用於製造FinFET之基板W實施蝕刻處理，形成HKMG層之金屬層(圖1中之符號12)。
本實施方式中，為了對圖1上段圖式中之TiN層12a進行蝕刻以形成金屬層12，將包含蝕刻劑之過氧化氫水溶液(藥液)、DIW及作為pH值調整劑之氫氧化銨水溶液按1：5：0.01混合，製成混合液，對該混合液添加1 mM(其中，M＝1 mol/L)氯化銨作為錯合物形成劑，製成基板處理液，使用該基板處理液作為蝕刻液。以此種方式製備之基板處理液之pH值約為9。再者，該基板處理液相當於後述「實施例2」，除此以外，例如亦可使用「實施例1」及「實施例3」所示之基板處理液。
如圖2所示，基板處理裝置100具備對基板W實施處理之基板處理部110、及與該基板處理部110結合之移載傳送部120。移載傳送部120包含：容器保持部121，能夠保持複數個用於收容基板W之容器C(以密閉狀態收容複數個基板W之FOUP(Front Opening Unified Pod，前開式晶圓盒)、SMIF(Standard Mechanical Interface，標準機械界面)盒、OC(Open Cassette，開放式晶圓匣)等)；及移載傳送機械手122，用於進出由該容器保持部121保持之容器C，從容器C取出未處理之基板W，或將已經處理過之基板W收納至容器C中。各容器C中，以大致水平之姿勢收容著多片基板W。
移載傳送機械手122具備固定於裝置框體之底座部122a、設置為能夠相對於底座部122a繞鉛直軸旋動之多關節臂122b、及安裝於多關節臂122b之前端之手部122c。手部122c係能夠於其上表面載置並保持基板W之構造。此種具有多關節臂及基板保持用手部之移載傳送機械手已廣為人知，因此省略詳細說明。
基板處理部110具備俯視下配置於大致中央之基板搬送機械手111、及以包圍該基板搬送機械手111之方式配置之複數個處理單元1。具體而言，面向配置基板搬送機械手111之空間，配置有複數個(本例中為8個)處理單元1。基板搬送機械手111隨機地進出該等處理單元1而交接基板W。另一方面，各處理單元1對基板W執行規定之處理。本實施方式中，該等處理單元1具有相同功能。因此，能夠對複數個基板W同時進行處理。
圖4係表示處理單元之構成之局部剖視圖。又，圖5係表示控制處理單元之控制部之電性構成之方塊圖。再者，本實施方式中，對各處理單元1設置有控制部4，亦可構成為用1台控制部來控制複數個處理單元1。又，亦可構成為利用控制基板處理裝置100整體之控制單元(省略圖示)來控制處理單元1。
處理單元1具備：腔室2，其具有內部空間21；及旋轉夾盤3，其收容於腔室2之內部空間21，作為保持基板W之基板保持部發揮功能。如圖2及圖3所示，於腔室2之側面設置有擋板23。於擋板23連接有擋板開閉機構22(圖5)，根據來自控制部4之開閉指令使擋板23開閉。更具體而言，處理單元1中，當將未處理之基板W搬入腔室2時，擋板開閉機構22使擋板23打開，利用基板搬送機械手111之手部將未處理之基板W以正面朝上之姿勢搬入旋轉夾盤3。即，以使TiN層12a(圖1)朝向上方之狀態於旋轉夾盤3上載置基板W。然後，當基板搬送機械手111之手部於搬入該基板後退避出腔室2時，擋板開閉機構22關閉擋板23。然後，於腔室2之內部空間21內，如下所述，將基板處理液、DIW及氮氣供給至基板W之表面Wf，於常溫環境下執行所需之基板處理。又，基板處理結束後，擋板開閉機構22將擋板23再次打開，基板搬送機械手111之手部將已進行過處理之基板W從旋轉夾盤3搬出。如此，本實施方式中，腔室2之內部空間21作為保持於常溫環境下進行基板處理之處理空間發揮功能。再者，本說明書中，「常溫」之意思係落於5℃～35℃之溫度範圍。
旋轉夾盤3具備：複數個夾盤銷31，其等握持基板W；旋轉底座32，其支持複數個夾盤銷31，形成為沿水平方向之圓盤形狀；中心軸33，其設置為在連結於旋轉底座32之狀態下繞旋轉軸線C1自由旋轉，旋轉軸線C1平行於從基板W之表面中心延伸之面法線；及基板旋轉驅動機構34，其利用馬達使中心軸33繞旋轉軸線C1旋轉。複數個夾盤銷31設置於旋轉底座32之上表面之周緣部。該實施方式中，夾盤銷31於周向上隔開相等間隔配置。而且，於利用夾盤銷31握持載置於旋轉夾盤3之基板W之狀態下根據來自控制部4之旋轉指令使基板旋轉驅動機構34之馬達作動時，基板W繞旋轉軸線C1旋轉。又，於以此種方式使基板W旋轉之狀態下，根據來自控制部4之供給指令，從設置於氛圍阻斷機構5之噴嘴依次對基板W之表面Wf供給基板處理液、DIW及氮氣。
氛圍阻斷機構5具有阻斷板51、設置為能與阻斷板51一體旋轉之上旋轉軸52、及沿上下方向貫通阻斷板51之中央部之噴嘴53。阻斷板51加工成圓板形狀，具有與基板W大致相同之直徑，或基板W以上之直徑。阻斷板51相對於由旋轉夾盤3保持之基板W之上表面隔開間隔對向配置。因此，阻斷板51之下表面作為與基板W之表面Wf整個區域對向之圓形基板對向面51a發揮功能。又，於基板對向面51a之中央部形成有上下貫通阻斷板51之圓筒狀貫通孔51b。
上旋轉軸52設置為能夠繞旋轉軸線旋轉，該旋轉軸線藉由阻斷板51之中心且鉛直延伸(與基板W之旋轉軸線C1一致之軸線)。上旋轉軸52具有圓筒形狀。上旋轉軸52之內周面形成為以上述旋轉軸線為中心之圓筒面。上旋轉軸52之內部空間與阻斷板51之貫通孔51b連通。上旋轉軸52被支持而能夠相對於在阻斷板51上方水平延伸之支持臂54旋轉。
噴嘴53配置於旋轉夾盤3上方。噴嘴53以無法相對於支持臂54旋轉之狀態受支持臂54支持。又，噴嘴53能夠與阻斷板51、上旋轉軸52及支持臂54一體升降。於噴嘴53之下端部設有噴出口53a，與由旋轉夾盤3保持之基板W之表面Wf之中央部對向。
於阻斷板51結合有阻斷板旋轉驅動機構55(圖5)，該阻斷板旋轉驅動機構55構成為包含電動馬達等。阻斷板旋轉驅動機構55根據來自控制部4之旋轉指令，使阻斷板51及上旋轉軸52相對於支持臂54繞旋轉軸線C1旋轉。又，於支持臂54結合有阻斷板升降驅動機構56。阻斷板升降驅動機構56根據來自控制部4之升降指令，使阻斷板51、上旋轉軸52及噴嘴53與支持臂54一體地在鉛直方向Z上升降。更具體而言，阻斷板升降驅動機構56於阻斷位置(圖2所示之位置)與退避位置(省略圖示)之間升降，阻斷位置係如下位置：使基板對向面51a靠近由旋轉夾盤3保持之基板W之表面Wf，從而實質性地相對於周邊氛圍阻斷表面Wf之上方空間；退避位置係與阻斷位置相比大幅向上方退避之位置。
噴嘴53之上端部連接有處理液供給控制部61、DIW供給控制部62及氣體供給控制部63。
處理液供給控制部61具有連接於噴嘴53之處理液配管611、及介插於處理液配管611之閥612。處理液配管611與作為基板處理液之供給源發揮功能之處理液供給部400連接。
圖6係表示處理液供給部之構成之圖。處理液供給部400具有供給包含蝕刻劑之過氧化氫水溶液(藥液)之藥液供給系統410、供給DIW之DIW供給系統420、及供給pH值調整劑之調整劑供給系統430。藥液供給系統410具有如下功能：將從過氧化氫水溶液之供給源補充之過氧化氫水溶液暫時儲存於儲罐411中，並於適當時機向混合閥450供給。藥液供給系統410具有將儲罐411與氮氣供給源連接之配管412。於該配管412介裝有流量調整閥413及開閉控制閥414。因此，藉由根據來自控制部4(圖5)指令作動，能夠以適當之流量將氮氣經由流量調整閥413及開閉控制閥414壓送至儲罐411，並將儲罐411中儲存之過氧化氫水溶液經由配管415供給至混合閥450。又，於配管415介裝有流量調整閥416及開閉控制閥417。因此，藉由根據來自控制部4之指令使流量調整閥416及開閉控制閥417作動，以適當之流量將過氧化氫水溶液於適當之時機供給至混合閥450。另一方面，為了保證儲罐411內之過氧化氫水溶液之儲存量在一定以上，設有檢測儲罐411內過氧化氫水溶液之液面高度之感測器418。於是，感測器418檢測上述液面高度，並且根據其檢測結果從上述供給源向儲罐411補充過氧化氫水溶液。
DIW供給系統420具有將DIW供給源與混合閥450連接之配管421，並且於配管421介裝有流量調整閥422及開閉控制閥423。因此，根據來自控制部4之指令使流量調整閥422及開閉控制閥423作動，以適當之流量將DIW在適當之時供給至機混合閥450。
調整劑供給系統430具有如下功能：將從pH值調整劑供給源補充之pH值調整劑暫時儲存於pH值調整用儲罐431中，於適當之時機向混合閥450供給。調整劑供給系統430具有將儲罐431與pH值調整劑供給源連接之配管432。於該配管432介裝有流量調整閥433及開閉控制閥434。又，為了將儲罐431內之pH值調整劑之儲存量保持在一定以上，設有檢測儲罐431內pH值調整劑之液面高度之感測器435。於是，感測器435檢測上述液面高度，並且基於其檢測結果使流量調整閥433及開閉控制閥434作動，從pH值調整劑供給源向儲罐431補充pH值調整劑。
儲罐431與氮氣供給源藉由配管436連接。於該配管436介裝有流量調整閥437及開閉控制閥438。因此，藉由根據來自控制部4之指令作動，能夠以適當之流量將氮氣經由流量調整閥437及開閉控制閥438壓送至儲罐431，並將儲罐431中儲存之pH值調整劑經由配管439供給至混合閥450。於該配管439介裝有流量調整閥440及開閉控制閥441。因此，藉由根據來自控制部4之指令使流量調整閥440及開閉控制閥441作動，以適當之流量將pH值調整劑於適當之時機供給至混合閥450。
對混合閥450供給適量之過氧化氫水溶液、DIW及pH值調整劑，於混合閥450中混合。此後，將混合液經由配管451輸送至另一儲罐461。該儲罐461經由配管462與錯合物形成劑供給源連接，接受錯合物形成劑之供給，於儲罐461內生成所需組成之基板處理液。此處，錯合物形成劑之一例氯化銨於常溫下係粉末固體。於是，如圖6所示，於儲罐461內設有攪拌單元463，藉由攪拌來促進氯化銨之溶解與混合。
又，儲罐461經由配管464與氮氣供給源連接。又，於該配管464介裝有流量調整閥465及開閉控制閥466。因此，藉由根據來自控制部4之指令作動，以適當之流量將氮氣經由流量調整閥465及開閉控制閥466壓送至儲罐461，並經由配管467輸送於儲罐461內混合之基板處理液。再者，於配管467亦介裝有流量調整閥468及開閉控制閥469，能夠以適當之流量將基板處理液於適當之時機向噴嘴53供給。
返回圖4繼續進行說明。DIW供給控制部62具有連接於噴嘴53之DIW供給配管621、及使DIW供給配管621開閉之閥622。DIW供給配管621與DIW之供給源連接。當根據來自控制部4之開閉指令打開閥622時，對噴嘴53供給DIW作為沖洗液，從噴出口53a朝向基板W之表面中央部噴出。
氣體供給控制部63具有連接於噴嘴53之氣體供給配管631、及使氣體供給配管631開閉之閥632。氣體供給配管631與氣體之供給源連接。本實施方式中，使用經除濕之氮氣作為氣體，當根據來自控制部4之開閉指令打開閥632時，將氮氣供給至噴嘴53，從噴出口53a朝向基板W之表面中央部吹送。再者，作為氣體，除了氮氣以外，還可使用經除濕之氬氣等惰性氣體。
處理單元1中，以包圍旋轉夾盤3之方式設有排氣桶80。又，設有配置於旋轉夾盤3與排氣桶80之間之複數個承杯81、82(第1承杯81及第2承杯82)、及承接向基板W周圍飛散之處理液之複數個護罩84～86(第1護罩84～第3護罩86)。又，對護罩84～86分別連結有護罩升降驅動機構87～89(第1～第3護罩升降驅動機構87～89)。護罩升降驅動機構87～89分別根據來自控制部4之升降指令使護罩84～86獨立升降。再者，圖4中省略了第1護罩升降驅動機構87之圖示。
控制部4具有CPU(Central Processing Unit，中央處理單元)等運算單元、固定記憶器件、硬碟驅動器等記憶單元、以及輸入輸出單元。記憶單元中記憶有由運算單元執行之程式。於是，控制部4藉由依照上述程式控制裝置各部，而使用不僅包含蝕刻劑還包含移動促進劑之基板處理液來執行圖8所示之基板處理。
圖7係表示用圖2之基板處理裝置執行之基板處理之內容之圖。如圖1上段圖式所示，基板處理裝置100中之處理對象例如係用於製造FinFET之基板W，該基板W中，跨複數個鰭片F形成有HKMG層用TiN層12a。
於將未處理之基板W搬入處理單元1前，控制部4對裝置各部賦予指令，將處理單元1設置為初始狀態。即，利用擋板開閉機構22關閉擋板23(圖2、圖3)。利用基板旋轉驅動機構34將旋轉夾盤3定位並停止於適合裝載基板W之位置，並且利用未圖示之夾盤開閉機構使夾盤銷31成為開狀態。利用阻斷板升降驅動機構56將阻斷板51定位於退避位置，並停止利用阻斷板旋轉驅動機構55旋轉阻斷板51。護罩84～86均移動並定位於下方。進而，閥612、622、632均關閉。
當利用基板搬送機械手111將未處理之基板W搬送來時，擋板23打開。伴隨擋板23之打開，利用基板搬送機械手111將基板W搬入腔室2之內部空間21，以使表面Wf朝向上方之狀態交付至旋轉夾盤3。然後，夾盤銷31變為閉狀態，由旋轉夾盤3保持基板W(步驟S1：搬入基板)。
搬入基板W後，基板搬送機械手111退避至腔室2之外，進而，擋板23再次關閉後，控制部4控制基板旋轉驅動機構34之馬達，使旋轉夾盤3之旋轉速度(轉速)上升至規定處理速度(約10～3000 rpm之範圍內，例如800～1200 rpm)，並維持於該處理速度。又，控制部4控制阻斷板升降驅動機構56，使阻斷板51從退避位置下降而配置於阻斷位置(步驟S2)。又，控制部4控制護罩升降驅動機構87～89，使第1護罩84～第3護罩86上升至上位置，藉此使第1護罩84與基板W之周端面對向。
當基板W之旋轉達到處理速度時，接下來控制部4打開閥622。藉此，從噴嘴53之噴出口53a噴出DIW，向基板W之表面Wf供給。於基板W之表面Wf上，DIW受到基板W之旋轉產生之離心力，向基板W之周緣部移動。藉此，進行所謂覆蓋沖洗處理，即用DIW覆蓋基板W之表面Wf整體(步驟S3)。再者，覆蓋沖洗並非必須進行之步驟，有時不進行覆蓋沖洗，立即進行後述之蝕刻處理(步驟S4)。
步驟S4中，控制部4將閥612關閉並打開閥622。藉此，從噴嘴53之噴出口53a噴出之液體從DIW變成基板處理液，向基板W之表面Wf供給基板處理液。於基板W之表面Wf上，基板處理液受到基板W之旋轉產生之離心力，向基板W之周緣部移動。藉此，利用基板處理液對基板W之表面Wf整體進行蝕刻處理。此時，基板處理液中包含TiN層12a之蝕刻劑以及作為錯合物形成劑之氯化銨。而且，藉由添加氫氧化銨作為pH值調整劑，將基板處理液之pH值調整為大約9。
利用該基板處理液進行之蝕刻處理持續預先決定之蝕刻時間，於其間從基板W之周緣部排出之基板處理液被第1護罩84之內壁承接，沿著省略圖示之排液路徑送到機外之廢液處理設備。當經過蝕刻時間後，控制部4關閉閥612，停止從噴嘴53噴出基板處理液。
蝕刻處理後，利用沖洗液(DIW)執行沖洗處理(步驟S5)。該DIW沖洗中，控制部4維持第1護罩84～第3護罩86之位置並打開閥622。藉此，從噴嘴53之噴出口53a對已接受蝕刻處理之基板W之表面Wf之中央部供給DIW作為沖洗液。於是，DIW受到基板W之旋轉產生之離心力，向基板W之周緣部移動。藉此，利用DIW將附著於基板W上之基板處理液沖去，停止利用基板處理液進行之蝕刻。此時，從基板W之周緣部排出之DIW從基板W之周緣部向基板W之側方排出，與基板處理液同樣送到機外之廢液處理設備。該DIW沖洗持續預先決定之沖洗時間，當經過該時間後，控制部4關閉閥622，停止從噴嘴53噴出DIW。
DIW沖洗結束後，控制部4提高基板W之轉速進行旋轉乾燥(步驟S6)。本實施方式中，控制部4與旋轉乾燥同步地打開閥632，從噴嘴53向旋轉乾燥中之基板W之表面Wf吹送乾燥之氮氣。藉此促進基板W之乾燥。
持續進行旋轉乾燥規定時間後，控制部4控制基板旋轉驅動機構34之馬達使旋轉夾盤3之旋轉停止，關閉閥632停止氮氣之吹送(步驟S7)。又，控制部4控制阻斷板旋轉驅動機構55停止阻斷板51之旋轉，並控制阻斷板升降驅動機構56使阻斷板51從阻斷位置上升而定位於退避位置。進而，控制部4控制第3護罩升降驅動機構89使第3護罩86下降，使所有護罩86～88從基板W之周端面退避至下方。
其後，控制部4控制擋板開閉機構22打開擋板23(圖2、圖3)後，基板搬送機械手111進入腔室2之內部空間，將已經解除夾盤銷31之保持之經處理過之基板W向腔室2外搬出(步驟S8)。再者，基板W之搬出結束並且基板搬送機械手111離開處理單元1時，控制部4控制擋板開閉機構22關閉擋板23。
如上所述，本實施方式中，使用基板處理液對TiN層12a進行蝕刻處理(步驟S4)。因此，蝕刻劑有效率地滲入溝槽構造之內部、即狹窄空間12f中。因此，以優異之蝕刻速率對構成底壁12d及側壁12e之TiN層12a(被蝕刻層)進行蝕刻。又，亦利用基板處理液對TiN層12a之露出區域更良好地進行蝕刻。其結果如圖1下段所示，能夠形成具有所需形狀及厚度之金屬層12。
如上所述，本實施方式中，Ti及TiN分別相當於本發明之「金屬」及「金屬之化合物」之一例。又，HKMG層13及TiN層12a分別相當於本發明之「高k金屬閘極層」及「高k金屬閘極層之表層」之一例。又，TiN層12a之開口尺寸OW相當於本發明之「窄小寬度」。
再者，本發明並不限定於上述實施方式，只要不脫離其主旨，除上述實施方式以外亦可進行各種變更。例如，因用作錯合物形成劑之氯化銨於常溫下為粉末固體，所以亦可利用上述實施方式中儲罐461內配置之攪拌單元463，預先用少量DIW溶解氯化銨而準備氯化銨水溶液，將其送入儲罐461中混合。
又，上述實施方式中，基板處理液係於即將向基板W供給前生成，從噴嘴53供給至基板W來進行蝕刻處理，亦可構成為於供給前使基板處理液藉由加熱部，將其調整為適合蝕刻處理之溫度。
又，上述實施方式中，對所謂單片式之基板處理裝置100應用本發明，即對由旋轉夾盤3保持之基板W供給基板處理液來進行蝕刻處理，亦可將本發明應用於所謂批量方式之基板處理裝置。即，亦可由基板保持部保持複數個基板W，將保持有複數個基板W之基板保持部浸漬於處理槽中儲存之上述基板處理液中，藉此進行蝕刻處理。
又，上述實施方式中，利用pH值調整劑來調整基板處理液之pH值，亦可如下文說明，使用在未添加pH值調整劑之混合液(其中，pH值為5以上)混合錯合物形成劑而成之基板處理液。此種基板處理液包括例如後述說明之「實施例1」。
又，亦可不對基板W供給基板處理液，取而代之將混合液(＝藥液＋DIW(＋pH值調整劑))與錯合物形成劑分別直接供給至基板W來進行蝕刻處理。
又，上述實施方式中，作為本發明之「被蝕刻層」之一例，對TiN層進行蝕刻，本發明亦可應用於對用於FinFET之閘極之其他金屬層(MG)進行蝕刻之基板處理技術及基板處理液。
又，上述實施方式中，基板處理對象係構成圖1所示溝槽構造之底壁12d及2個側壁12e為被蝕刻層之基板W，但本發明之應用對象並不限定於此。例如可對2個側壁12e中之一個及底壁12d為被蝕刻層之基板應用本發明。又，可對側壁12e為具有筒形狀之被蝕刻層之基板應用本發明。進而，可對僅底壁12d為被蝕刻層之基板應用本發明。本發明之應用對象亦包括對具有積層構造之基板進行蝕刻之基板處理技術，該積層構造例如如後述實施例中說明般，為薄金屬層或金屬化合物層夾於組成不同之層(矽層或氧化矽層等)間之構造。作為此種具有積層構造，需要對薄金屬層或金屬化合物層進行蝕刻之基板，例如包含用於製造3D-NAND記憶體之基板。
又，基板處理液之組成並不限定於上述組成，可使用上述「發明內容」該項中說明之錯合物形成劑及pH值調整劑。再者，於以下實施例中對其等之具體例及效果進行詳細描述。
[實施例] 以下，參照實施例對本發明之較佳實施方式更具體說明。但，本發明本不受下述實施例限制。因此，當然可於符合上下文所述之主旨之範圍內適當施加變更而實施，該等變更亦均包含在本發明之技術範圍內。
此處，為了對狹窄部及非狹窄部之蝕刻速率進行評估，準備圖8所示之樣本，進行以下實驗。
圖8係模式性地表示蝕刻速率之評估用樣本之構成及實驗內容之圖。該圖中之(a)欄所示之基板Wa中，於矽基材W1之上表面形成有TiN層W2。進而，於TiN層W2上積層形成有多晶矽層W3。於該多晶矽層W3例如設有複數個內徑60 nm之貫通孔W4。當對以此種方式構成之基板Wa之表面供給上述包含蝕刻劑之基板處理液時，基板處理液經由貫通孔W4供給至TiN層W2，利用基板處理液中所包含之蝕刻劑，對TiN層W2中面向貫通孔W4之露出區域W5進行蝕刻，進而伴隨時間經過，蝕刻劑經由開口W6(即矽基材W1與多晶矽層W3之間之間隙部分)滲入夾於矽基材W1與多晶矽層W3間之狹窄空間W7。藉此，使該狹窄空間W7之蝕刻進展。
於開口W6之尺寸(相當於TiN層W2之厚度THa)相對較大之情形時，如該圖(b)欄所示，與對基板Wb供給基板處理液而進行蝕刻時獲得大致同等程度之蝕刻速率，該基板Wb在矽基材W1之上表面上以毯狀、例如厚度THb＝500 nm左右之厚度形成有TiN層W2。例如將對基板Wa、Wb供給藥液後經過一定時間為止之蝕刻量分別設為蝕刻量EMa、EMb，則 EMa≒EMb。
並且，將(EMa/EMb)定義為基板Wa之毯覆比時，基板Wa中TiN層W2之厚度THa越薄，則與圖1上段中之開口尺寸OW變窄時同樣地，蝕刻劑越難滲入狹窄空間W7中。因此，蝕刻速率變小，基板Wa之毯覆比從「1」減少。於是，本實施例中，準備THa為2 nm、5 nm及10 nm之基板Wa以及基板Wb，並且製備5種基板處理液。
該等基板處理液如表1所示，為： (1)將過氧化氫水溶液與DIW按1：5混合，向所得之混合液中添加1 mM氯化銨作為錯合物形成劑，將NH4 + 離子濃度調整為1 m mol/L(pH值約為5) (2)將過氧化氫水溶液與DIW按1：5混合，向所得之混合液中添加10 mM氯化銨作為錯合物形成劑，將NH4 + 離子濃度調整為10 m mol/L(pH值約為5) (3)將過氧化氫水溶液與DIW按1：5混合，向所得之混合液中添加100 mM氯化銨作為錯合物形成劑，將NH4 + 離子濃度調整為100 m mol/L (pH值約為5) (4)將過氧化氫水溶液與DIW按1：5混合(pH值約為5) (5)將過氧化氫水溶液、作為pH值調整劑之鹽酸及DIW按1：1：5混合(pH值小於1)。
然後，將各基板處理液供給至基板Wa、Wb，測量1分鐘蝕刻之厚度、即蝕刻量EMa、EMb，藉此求出狹窄空間W7中之蝕刻速率(ER(nm/min))。又，(EMa/EMb)為基板Wa之毯覆比(BL比)。將該等結果彙總於表1中。又，於圖9中繪製毯覆比相對於厚度THa值之曲線，厚度THa相當於圖1所示之TiN層12a之開口尺寸OW。再者，關於這幾點，後述表2及圖10中亦相同。
[表1]
   基板處理液 pH值 NH4 + 離子濃度 (m mol/L) 毯層 2 nmTiN 5 nmTiN 10 nmTiN
藥液 pH值 調整劑 DIW 錯合物 形成劑 ER (nm/min) ER (nm/min) BL比 ER (nm/min) BL比 ER (nm/min) BL比
實施例1 H2 O2 (1)    DIW (5) NH4 Cl (1 mM) ≒5 1 5.4 2.14 0.396 4.6 0.852 6.26 1.159
實施例2 H2 O2 (1)    DIW (5) NH4 Cl (10 mM) ≒5 10 5.4 2.29 0.424 4.55 0.843 5.61 1.039
實施例3 H2 O2 (1)    DIW (5) NH4 Cl (100 mM) ≒5 100 4 2.19 0.548 4.7 1.175 5.94 1.485
比較例1 H2 O2 (1)    DIW (5)    ≒5    7.7 2.2 0.286 5.56 0.722 6.73 0.874
比較例2 H2 O2 (1) HCl (1) DIW (5)    ＜1    6.6 1.19 0.180 2.61 0.395 3.81 0.577
根據表1及圖9明確可知，當利用pH值較低之基板處理液(5)進行蝕刻時，蝕刻劑濃度之降低會導致狹窄空間W7中之蝕刻速率變低(比較例2)。又，如比較例1所示，藉由利用pH值比基板處理液(5)高之基板處理液(4)進行蝕刻，雖然蝕刻速率得到改善，但狹窄空間W7中之蝕刻速率依然較低，而且狹窄部之毯覆比大幅降低。
與此相對，當利用追加了錯合物形成劑之基板處理液(1)、基板處理液(2)、基板處理液(3)來進行蝕刻時，狹窄空間W7中之蝕刻速率大幅改善(實施例1～實施例3)。如此，藉由使用基板處理液(1)～基板處理液(3)，能夠使蝕刻劑有效率地滲入狹窄空間W7中，從而能夠以優異之蝕刻速率對面向狹窄空間W7之TiN層W2進行蝕刻。
又，對比實施例1～實施例3可知，藉由添加錯合物形成劑(氯化銨)，當基板處理液中所包含之錯合物形成劑之離子濃度超過10 m mol/L時，毯覆比(BL比)變高。然而，伴隨狹窄空間W7之尺寸變化，毯覆比之變化量變大，難以控制蝕刻在狹窄空間W7內之進展。另一方面，藉由將錯合物形成劑之離子濃度抑制於10 m mol/L以下，能夠抑制上述變化量，良好地控制蝕刻進展。但，若像實施例1那樣減少錯合物形成劑之離子濃度，則毯覆比之變化量趨於變大。因此，為了不受狹窄空間W7之尺寸影響而獲得穩定之蝕刻速率，理想的是將錯合物形成劑之離子濃度調整為1 m mol/L以上10 m mol/L以下，更佳為調整為10 m mol/L。
又，準備5種添加氯化銨作為pH值調整劑之基板處理液，進行與上述同樣之實驗。該等基板處理液如表2所示，為： (6)將過氧化氫水溶液、作為pH值調整劑之氫氧化銨及DIW按1：0.01：5混合，並加入1 mM氯化銨作為錯合物形成劑，NH4 + 離子濃度為1.67 m mol/L(pH值約為9) (7)將過氧化氫水溶液、作為pH值調整劑之氫氧化銨及DIW按1：0.01：5混合，並加入10 mM氯化銨作為錯合物形成劑，NH4 + 離子濃度為10.67 m mol/L(pH值約為9) (8)將過氧化氫水溶液、作為pH值調整劑之氫氧化銨及DIW按1：0.001：5混合，NH4 + 離子濃度為0.21 m mol/L(pH值約為8) (9)將過氧化氫水溶液、作為pH值調整劑之氫氧化銨及DIW按1：0.01：5混合，NH4 + 離子濃度為0.67 m mol/L(pH值約為9) (10)將過氧化氫水溶液、作為pH值調整劑之氫氧化銨及DIW按1：0.1：5混合，NH4 + 離子濃度為2.1 m mol/L(pH值約為10) (11)與上述基板處理液(5)相同，即將過氧化氫水溶液、作為pH值調整劑之鹽酸及DIW按1：1：5混合(pH值小於1)。
然後，將各基板處理液供給至基板Wa、Wb，求出蝕刻速率(ER(nm/min))及毯覆比(BL比)。並且將該等結果彙總於表2中，圖10中繪製毯覆比相對於厚度THa值之曲線。
[表2]
   基板處理液 pH值 NH4 + 離子濃度 (m mol/L) 毯層 2 nmTiN 5 nmTiN 10 nmTiN
藥液 pH值 調整劑 DIW 錯合物 形成劑 ER (nm/min) ER (nm/min) BL比 ER (nm/min) BL比 ER (nm/min) BL比
實施例4 H2 O2 (1) NH4 OH (0.01) DIW (5) NH4 Cl (1 mM) ≒9 1.67 4.2 4.28 1.019 3.81 0.907 4.93 1.174
實施例5 H2 O2 (1) NH4 OH (0.01) DIW (5) NH4 Cl (10 mM) ≒9 10.67 4.9 3.28 0.669 4.06 0.829 6.07 1.239
比較例3 H2 O2 (1) NH4 OH (0.001) DIW (5)    ≒8 0.21 5.5 2.69 0.489 3.9 0.709 5.63 1.024
比較例4 H2 O2 (1) NH4 OH (0.01) DIW (5)    ≒9 0.67 6.3 3 0.476 3.87 0.614 3.65 0.579
比較例5 H2 O2 (1) NH4 OH (0.1) DIW (5)    ≒10 2.1 5.3 3.78 0.713 3.3 0.623 3.53 0.666
比較例6 H2 O2 (1) HCl (1) DIW (5)    ＜1    6.6 1.19 0.180 2.61 0.395 3.81 0.577
根據表2及圖10明確可知，如比較例4及比較例5所示，藉由利用提高pH值並使基板處理液中存在NH4 + 離子之基板處理液(9)及基板處理液(10)來進行蝕刻，蝕刻速率與比較例6相比得到改善，但狹窄空間W7中之蝕刻速率依然較低。
與此相對，利用將pH值提高到8以上並且追加了錯合物形成劑之基板處理液(6)及基板處理液(7)來進行蝕刻時，狹窄空間W7中蝕刻速率得到大幅改善(實施例4、5)。尤其對比實施例4與比較例4可知錯合物形成劑之效果顯著。即，實施例4使用之基板處理液(6)係於比較例4使用之基板處理液(9)中混合微量錯合物形成劑，使基板處理液中之錯合物形成劑之離子濃度從0.67 m mol/L超過1 m mol/L，提高至1.67 m mol/L，藉此大幅改善了蝕刻速率。但，實施例4與實施例5之比較明確顯示，當上述離子濃度增大時，伴隨狹窄空間W7之尺寸變化，毯覆比之變化量變大。結果，狹窄空間W7內之蝕刻進展之控制性有所降低。另一方面，藉由將錯合物形成劑之離子濃度抑制於2 m mol/L以下，能夠抑制上述變化量，從而能夠良好地控制蝕刻進行。因此，於將pH值調整為8以上之情形時，理想的是以使錯合物形成劑之離子濃度成為1 m mol/L以上2 m mol/L以下之方式設定基板處理液之組成。
以上，根據特定之實施例對發明進行了說明，但該說明並非欲作限定性解釋。參照發明說明，對於熟知該技術之人員而言，本發明之其他實施方式與所揭示之實施方式之各種變化例同樣顯而易見。因此，應認為隨附之申請專利範圍於不脫離發明之真正範圍之範圍內包含該變化例或實施方式。
本發明能夠應用於所有用來對具有溝槽構造之基板實施蝕刻處理之基板處理液、以及利用該基板處理液對基板進行處理之基板處理。
1:處理單元(基板處理裝置) 2:腔室 3:旋轉夾盤(基板保持部) 4:控制部 5:氛圍阻斷機構 11:高k介電層 12:金屬層 12a:TiN層(高k金屬閘極層之表層) 12c:開口部 12d:底壁 12e:側壁 12f:狹窄空間 13:HKMG層(高k金屬閘極層) 21:內部空間 22:擋板開閉機構 23:擋板 31:夾盤銷 32:旋轉底座 33:中心軸 34:基板旋轉驅動機構 51:阻斷板 51a:基板對向面 51b:貫通孔 52:上旋轉軸 53:噴嘴 53a:噴出口 54:支持臂 55:阻斷板旋轉驅動機構 56:阻斷板升降驅動機構 61:處理液供給控制部 62:DIW供給控制部 63:氣體供給控制部 80:排氣桶 81:第1承杯 82:第2承杯 84:第1護罩 85:第2護罩 86:第3護罩 87:第1護罩升降驅動機構 88:第2護罩升降驅動機構 89:第3護罩升降驅動機構 100:基板處理裝置 110:基板處理部 111:基板搬送機械手 120:移載傳送部 121:容器保持部 122:移載傳送機械手 122a:底座部 122b:多關節臂 122c:手部 400:處理液供給部 410:藥液供給系統 411:儲罐 412:配管 413:流量調整閥 414:開閉控制閥 415:配管 416:流量調整閥 417:開閉控制閥 418:感測器 420:DIW供給系統 421:配管 422:流量調整閥 423:開閉控制閥 430:調整劑供給系統 431:pH值調整用儲罐 432:配管 433:流量調整閥 434:開閉控制閥 435:感測器 436:配管 437:流量調整閥 438:開閉控制閥 439:配管 440:流量調整閥 441:開閉控制閥 450:混合閥 451:配管 461:儲罐 462:配管 463:攪拌單元 464:配管 465:流量調整閥 466:開閉控制閥 467:配管 468:流量調整閥 469:開閉控制閥 611:處理液配管 612:閥 621:DIW供給配管 622:閥 631:氣體供給配管 632:閥 C:容器 F:鰭片 OW:開口尺寸(窄小寬度) Pf:鰭片間距 W:基板 W1:矽基材 W2:TiN層 W3:多晶矽層 W4:貫通孔 W5:露出區域 W6:開口 W7:狹窄空間 Wa:基板 Wb:基板 Wf:表面
圖1係模式性地表示本發明之基板處理方法之一實施方式之圖。 圖2係表示能夠執行圖1所示之基板處理方法之基板處理裝置之第1實施方式之圖。 圖3係圖2所示之基板處理裝置之側視圖。 圖4係表示處理單元之構成之局部剖視圖。 圖5係表示控制處理單元之控制部之電性構成之方塊圖。 圖6係表示處理液供給部之構成之圖。 圖7係表示用圖2之基板處理裝置執行之基板處理之內容之圖。 圖8係模式性地表示蝕刻速率之評估用樣本之構成及實驗內容之圖。 圖9係表示實施例1之蝕刻特性之曲線圖。 圖10係表示實施例2之蝕刻特性之曲線圖。
11:高k介電層
12:金屬層
12a:TiN層(高k金屬閘極層之表層)
12c:開口部
12d:底壁
12e:側壁
12f:狹窄空間
13:HKMG層(高k金屬閘極層)
F:鰭片
OW:開口尺寸(窄小寬度)
Pf:鰭片間距
W:基板

Claims (16)

  1. 一種基板處理液，其特徵在於：其係藉由被供給至具有溝槽構造之基板而去除被蝕刻層者，上述基板由寬度窄小之開口部、與上述開口部對向之底壁、及從上述底壁朝向上述開口部延設之一個或複數個側壁而形成有狹窄空間，並且上述底壁及上述側壁中之至少一者由金屬或上述金屬之化合物之上述被蝕刻層形成；且上述基板處理液具備： 藥液，其包含作為蝕刻上述金屬之蝕刻劑發揮功能之H2 O2 分子或HO2 - ；及 錯合物形成劑，其包含與上述金屬之離子形成錯合物之NH4 + ；且 上述基板處理液之pH值調整為5以上。
  2. 如請求項1之基板處理液，其中 於上述基板形成有高k金屬閘極層，上述高k金屬閘極層橫跨並覆蓋鄰接之2個鰭片，上述鄰接之2個鰭片從上述基板之表面相互隔開而立設以形成FinFET之閘極， 將上述高k金屬閘極層之表層作為上述被蝕刻層而蝕刻去除。
  3. 如請求項2之基板處理液，其中 上述金屬包含鈦及鉭中之至少1種。
  4. 如請求項1至3中任一項之基板處理液，其中 上述藥液為過氧化氫水溶液。
  5. 如請求項1至3中任一項之基板處理液，其中 上述錯合物形成劑為烷基銨鹽或下述通式(1)所示之銨鹽： (NH4 + )n Xn- … (1) 此處，Xn- 為n價陰離子，n為1或2。
  6. 如請求項1至3中任一項之基板處理液，其中 pH值調整為9以下。
  7. 如請求項1至3中任一項之基板處理液，其 進而具備調整pH值之pH值調整劑， 上述pH值調整劑包含鹽酸、硫酸、硝酸及磷酸中之至少1種。
  8. 如請求項1至3中任一項之基板處理液，其 進而具備調整pH值之pH值調整劑， 上述pH值調整劑包含氫氧化銨、氫氧化鈉及氫氧化鉀中之至少1種。
  9. 如請求項1至3中任一項之基板處理液，其中 上述錯合物形成劑之離子濃度為1 m mol/L以上10 m mol/L以下。
  10. 如請求項1至3中任一項之基板處理液，其中 pH值調整為8以上， 上述錯合物形成劑之離子濃度為1 m mol/L以上2 m mol/L以下。
  11. 一種基板處理方法，其特徵在於具備以下步驟： 對具有溝槽構造之基板供給基板處理液而開始去除被蝕刻層，上述基板由寬度窄小之開口部、與上述開口部對向之底壁、及從上述底壁朝向上述開口部延設之一個或複數個側壁而形成有狹窄空間，並且上述底壁及上述側壁中之至少一者由包含金屬或上述金屬之化合物之上述被蝕刻層形成；以及 從上述基板去除上述基板處理液，停止去除上述被蝕刻層； 上述基板處理液具備： 藥液，其包含作為蝕刻上述金屬之蝕刻劑發揮功能之H2 O2 分子或HO2 - ；及 錯合物形成劑，其包含與上述金屬之離子形成錯合物之NH4 + ；且 上述基板處理液之pH值調整為5以上。
  12. 如請求項11之基板處理方法，其中 上述基板處理液之上述錯合物形成劑之離子濃度為1 m mol/L以上10 m mol/L以下。
  13. 如請求項11或12之基板處理方法，其中 上述基板處理液之pH值調整為8以上， 上述基板處理液之上述錯合物形成劑之離子濃度為1 m mol/L以上2 m mol/L以下。
  14. 一種基板處理裝置，其特徵在於具備： 基板保持部，其保持具有溝槽構造之基板，上述基板由寬度窄小之開口部、與上述開口部對向之底壁、及從上述底壁朝向上述開口部延設之一個或複數個側壁而形成有狹窄空間，並且上述底壁及上述側壁中之至少一者由包含金屬或上述金屬之化合物之被蝕刻層形成；以及 處理液供給部，其對由上述基板保持部保持之上述基板供給基板處理液； 上述基板處理液具備： 藥液，其包含作為蝕刻上述金屬之蝕刻劑發揮功能之H2 O2 分子或HO2 - ；及 錯合物形成劑，其包含與上述金屬之離子形成錯合物之NH4 + ；且 上述基板處理液之pH值調整為5以上。
  15. 如請求項14之基板處理裝置，其中 上述基板處理液之上述錯合物形成劑之離子濃度為1 m mol/L以上10 m mol/L以下。
  16. 如請求項14或15之基板處理裝置，其中 上述基板處理液之pH值調整為8以上， 上述基板處理液之上述錯合物形成劑之離子濃度為1 m mol/L以上2 m mol/L以下。
TW110101078A 2020-03-11 2021-01-12 基板處理液、基板處理方法及基板處理裝置 TWI827902B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-041546 2020-03-11
JP2020041546A JP7449127B2 (ja) 2020-03-11 2020-03-11 基板処理液、基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
TW202200842A true TW202200842A (zh) 2022-01-01
TWI827902B TWI827902B (zh) 2024-01-01

Family

ID=77617262

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101078A TWI827902B (zh) 2020-03-11 2021-01-12 基板處理液、基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US11908938B2 (zh)
JP (1) JP7449127B2 (zh)
KR (1) KR102573057B1 (zh)
CN (1) CN113388837A (zh)
TW (1) TWI827902B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023090381A (ja) * 2021-12-17 2023-06-29 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP2023123997A (ja) * 2022-02-25 2023-09-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理液、基板処理方法および基板処理装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US7244682B2 (en) 2004-05-06 2007-07-17 Micron Technology, Inc. Methods of removing metal-containing materials
JP2007294625A (ja) 2006-04-25 2007-11-08 Sony Corp 半導体装置の製造方法
JP4972350B2 (ja) 2006-06-30 2012-07-11 株式会社日立製作所 半導体装置の製造方法
KR101126509B1 (ko) * 2009-07-23 2012-03-29 노벨러스 시스템즈, 인코포레이티드 등방성 구리 식각을 위한 식각 조성물
US9070625B2 (en) * 2012-01-04 2015-06-30 International Business Machines Corporation Selective etch chemistry for gate electrode materials
US20130200040A1 (en) * 2012-01-04 2013-08-08 International Business Machines Corporation Titanium nitride removal
US8815668B2 (en) 2012-12-07 2014-08-26 International Business Machines Corporation Preventing FIN erosion and limiting Epi overburden in FinFET structures by composite hardmask
WO2014178426A1 (ja) * 2013-05-02 2014-11-06 富士フイルム株式会社 エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法
CN104425603A (zh) * 2013-09-02 2015-03-18 中国科学院微电子研究所 半导体器件及其制造方法
EP3119924A4 (en) * 2014-03-18 2017-11-29 FUJIFILM Electronic Materials U.S.A, Inc. Etching composition
KR101587758B1 (ko) * 2015-03-05 2016-01-21 동우 화인켐 주식회사 질화 티탄(TiN) 막의 식각액 조성물 및 그를 이용한 금속배선의 형성 방법
KR20180060489A (ko) 2016-11-29 2018-06-07 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
TWI808965B (zh) 2017-03-31 2023-07-21 日商關東化學股份有限公司 鈦層或含鈦層的蝕刻液組成物以及蝕刻方法
US10870799B2 (en) * 2017-08-25 2020-12-22 Versum Materials Us, Llc Etching solution for selectively removing tantalum nitride over titanium nitride during manufacture of a semiconductor device
JP7034645B2 (ja) 2017-09-22 2022-03-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10541317B2 (en) * 2018-03-01 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a metal gate using monolayers
JP2020202320A (ja) * 2019-06-12 2020-12-17 関東化学株式会社 過酸化水素分解抑制剤
JP2022547312A (ja) * 2019-09-10 2022-11-11 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド エッチング組成物
KR20210100258A (ko) * 2020-02-05 2021-08-17 삼성전자주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
JP7449127B2 (ja) 2024-03-13
JP2021145009A (ja) 2021-09-24
US11908938B2 (en) 2024-02-20
TWI827902B (zh) 2024-01-01
KR20210114885A (ko) 2021-09-24
CN113388837A (zh) 2021-09-14
KR102573057B1 (ko) 2023-08-31
US20210288172A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
JP5544985B2 (ja) 液処理装置
KR102243108B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR102525266B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR102544412B1 (ko) 기판 처리 방법 및 기판 처리 장치
TW202200842A (zh) 基板處理液、基板處理方法及基板處理裝置
TWI809652B (zh) 基板處理方法及基板處理裝置
TW202033746A (zh) 矽蝕刻液以及使用該蝕刻液的矽元件的製造方法
WO2021054021A1 (ja) 基板処理方法、基板処理装置および基板処理液
WO2023162512A1 (ja) 基板処理液、基板処理方法および基板処理装置
WO2020044789A1 (ja) 基板処理方法および基板処理装置
WO2022044639A1 (ja) 基板処理方法および基板処理装置
WO2023112673A1 (ja) 基板処理方法
TWI795990B (zh) 基板處理方法以及基板處理裝置
TW202230505A (zh) 基板處理方法及基板處理裝置
KR20230127864A (ko) 기판 처리액, 기판 처리 방법 및 기판 처리 장치
TW202406634A (zh) 基板處理裝置及基板處理方法