JP7449127B2 - 基板処理液、基板処理方法および基板処理装置 - Google Patents

基板処理液、基板処理方法および基板処理装置 Download PDF

Info

Publication number
JP7449127B2
JP7449127B2 JP2020041546A JP2020041546A JP7449127B2 JP 7449127 B2 JP7449127 B2 JP 7449127B2 JP 2020041546 A JP2020041546 A JP 2020041546A JP 2020041546 A JP2020041546 A JP 2020041546A JP 7449127 B2 JP7449127 B2 JP 7449127B2
Authority
JP
Japan
Prior art keywords
substrate processing
substrate
processing liquid
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020041546A
Other languages
English (en)
Other versions
JP2021145009A (ja
Inventor
大 上田
洋祐 塙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2020041546A priority Critical patent/JP7449127B2/ja
Priority to TW110101078A priority patent/TWI827902B/zh
Priority to CN202110198133.4A priority patent/CN113388837A/zh
Priority to US17/191,841 priority patent/US11908938B2/en
Priority to KR1020210031297A priority patent/KR102573057B1/ko
Publication of JP2021145009A publication Critical patent/JP2021145009A/ja
Application granted granted Critical
Publication of JP7449127B2 publication Critical patent/JP7449127B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/38—Alkaline compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Description

この発明は、トレンチ構造を有する基板に対してエッチング処理を施すための基板処理液、当該基板処理液により基板を処理する基板処理方法および基板処理装置に関するものである。
半導体装置や液晶表示装置などの電子部品の製造工程には、基板を部分的にエッチング除去して所望のパターンを形成するエッチング工程が含まれる。例えば特許文献１には、フィンを有する電界効果トランジス（以下「ＦｉｎＦＥＴ」という）の製造工程が記載されている。このＦｉｎＦＥＴでは、複数のフィンに跨ってゲートが形成される。具体的には、複数のフィン上にＨＫＭＧ層が形成されるのに続いてゲート材料層が形成される。これらのうちＨＫＭＧ層は、ＨｆＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３などの高ｋ誘電体で構成された高ｋ金属ゲート層（ＨＫ）と、ＴｉＮ、ＴａＮ、ＴａＡｌＮ、ＴｉＣで構成される金属層（ＭＧ）とを積層させたものである。特許文献１では、ＨＫＭＧ層をパターニングするためにＲＩＥ（反応性イオンエッチング）を用いている。
特表２０１５－５３６５８１号公報（段落００１６）
近年、上記したＦｉｎＦＥＴや三次元ＮＡＮＤ型不揮発性半導体装置（以下「３Ｄ－ＮＡＮＤメモリ」という）などの電子部品の製造にあたって、ウェットエッチングを用いることが検討されている。しかしながら、これらの電子部品では、パターンの微細化や三次元構造の複雑化などの進行に伴って狭所な領域に対してエッチング処理を施す必要が生じている。例えばＦｉｎＦＥＴの金属層を形成するためには、後で説明する図１に示すようにフィン上に金属層を構成する材料、例えばＴｉＮでＴｉＮ層を形成し、さらに当該ＴｉＮ層をエッチング液によって部分的に除去して所望形状に仕上げる必要がある。複数のフィンに跨って形成されたＴｉＮ層はトレンチ構造を有している。したがって、所望形状に仕上げるためには、トレンチ構造の内部にＴｉＮ層をエッチングするためのエッチャントを侵入させる必要がある。しかしながら、ＦｉｎＦＥＴのフィンピッチが狭くなるにしたがって、トレンチ構造の開口部は狭くなり、トレンチ構造の内部は狭所空間となっている。そのため、上記エッチャントを効率的に侵入させることが難しく、上記狭所空間内でのエッチングレートが低下する。その結果、金属層を所望形状に仕上げることができないという問題があった。このような問題は、ＦｉｎＦＥＴのようにトレンチ構造を構成する底壁ならびに当該底壁から開口部に向けて延設される１または複数の側壁の全部がエッチング対象となる場合に限定されるものではなく、底壁のみ、あるいは側面の全部または一部のみがエッチング対象となる場合にも生じる。
この発明は、上記課題に鑑みなされたものであり、トレンチ構造を形作る底壁および側壁の少なくとも一方が金属または当該金属の化合物で構成される被エッチング層となっている、基板に対して優れたエッチングレートでエッチング処理を施すことができる基板処理液、基板処理方法および基板処理装置を提供することを目的とする。
この発明の第１態様は、１０ｎｍ以下の狭小幅を有する開口部と開口部の対向する底壁と底壁から開口部に向けて延設される１または複数の側壁とで狭所空間が形成されるとともに底壁および側壁のうちの少なくとも一方が金属は、チタンおよびタンタルのうちの少なくとも１種を含む金属または金属の化合物の被エッチング層で形成された、トレンチ構造を有する基板に供給されることで被エッチング層を除去する基板処理液であって、前記金属をエッチングするエッチャントとして機能するＨ２Ｏ２分子またはＨＯ２ －を含む薬液と、金属のイオンと錯体を形成するＮＨ４ ＋を含む錯体形成剤とを備え、ｐＨ５以上に調整されたことを特徴としている。
この発明の第２態様は、基板処理方法であって、１０ｎｍ以下の狭小幅を有する開口部と開口部の対向する底壁と底壁から開口部に向けて延設される１または複数の側壁とで狭所空間が形成されるとともに底壁および側壁のうちの少なくとも一方が、金属または金属の化合物で構成される被エッチング層により形成されたトレンチ構造を有する基板に対し、基板処理液を供給して被エッチング層の除去を開始する工程と、基板から基板処理液を除去して被エッチング層の除去を停止させる工程とを備え、金属は、チタンおよびタンタルのうちの少なくとも１種を含み、基板処理液は、金属をエッチングするエッチャントとして機能するＨ２Ｏ２分子またはＨＯ２ －を含む薬液と、金属のイオンと錯体を形成するＮＨ４ ＋を含む錯体形成剤とを備え、ｐＨ５以上に調整されていることを特徴としている。
この発明の第３態様は、基板処理装置であって、１０ｎｍ以下の狭小幅を有する開口部と開口部の対向する底壁と底壁から開口部に向けて延設される１または複数の側壁とで狭所空間が形成されるとともに底壁および側壁のうちの少なくとも一方が、金属または金属の化合物で構成される被エッチング層により形成されたトレンチ構造を有する基板を保持する基板保持部と、基板保持部に保持された基板に基板処理液を供給する処理液供給部とを備え、記金属は、チタンおよびタンタルのうちの少なくとも１種を含み、基板処理液は、金属をエッチングするエッチャントとして機能するＨ２Ｏ２分子またはＨＯ２ －を含む薬液と、金属のイオンと錯体を形成するＮＨ４ ＋を含む錯体形成剤とを備え、ｐＨ５以上に調整されていることを特徴としている。
このように構成された発明によれば、金属をエッチングするエッチャントとして機能するＨ２Ｏ２分子またはＨＯ２ －を含む薬液と、金属のイオンと錯体を形成するＮＨ４ ＋を含む錯体形成剤とを備え、ｐＨ５以上に調整された基板処理液を用いて被エッチング層がエッチングされる。したがって、トレンチ構造を形作る底壁および側壁の少なくとも一方が金属または当該金属の化合物で構成される被エッチング層である、基板に対して優れたエッチングレートでエッチング処理を施すことができる。
本発明に係る基板処理方法の一実施形態を模式的に示す図である。 図１に示す基板処理方法を実行可能な基板処理装置の第１実施形態を示す図である。 図２に示す基板処理装置の側面図である。 処理ユニットの構成を示す部分断面図である。 処理ユニットを制御する制御部の電気的構成を示すブロック図である。 基板処理液供給部の構成を示す図である。 図２の基板処理装置で実行される基板処理の内容を示す図である。 エッチングレートの評価用サンプルの構成および実験内容を模式的に示す図である。 実施例１のエッチング特性を示すグラフである。 実施例２のエッチング特性を示すグラフである。
＜発明の概要＞
本発明は、基板に形成されたトレンチ構造の底壁や側壁の少なくとも１つを被エッチング層とし、基板に基板処理液を供給することで被エッチング層をウェットエッチングして所望形状に仕上げる基板処理方法および基板処理装置、ならびに上記エッチングを効果的に行う基板処理液に関するものである。特に、本発明に係る基板処理方法では、被エッチング層が金属または金属の化合物で構成され、当該金属をエッチングするエッチャントとして機能するＨ２Ｏ２分子またはＨＯ２ －を含む薬液によりエッチング処理が行われる。当該薬液として、例えば過酸化水素水溶液を用いることができる。また、基板処理方法は、例えば図１に示すようにＦｉｎＦＥＴのゲートを製造する一工程に適用可能である。
図１は本発明に係る基板処理方法の一実施形態を模式的に示す図である。ＦｉｎＦＥＴのゲートを製造するにあたっては、特許文献１に記載されているように、シリコンなどの基板Ｗから上方に立設された複数のフィンＦを跨いで形成された高ｋ誘電体層１１に対してＴｉＮ、ＴａＮ、ＴａＡｌＮ，ＴｉＣなどの金属層１２が所望厚さで積層される（図１の下段図面（ｂ）参照）。これら高ｋ誘電体層１１および金属層１２によりＨＫＭＧ層１３が構成される。そして、ＨＫＭＧ層１３上にポリシリコンなどのゲート材料層（図示省略）が形成される。これによりＦｉｎＦＥＴのゲート製造が完了する。
ここで、金属層１２の形成は２段階で行われる。つまり、図１の上段図面（ａ）に示すように金属蒸着などにより高ｋ誘電体層１１上に上記所望厚さよりも厚肉の金属層、例えばＴｉＮ層１２ａが形成される。このＴｉＮ層１２ａの形成後において、基板Ｗの表面に基板処理液を供給することで、同図の下段図面（ｂ）に示すようにＴｉＮ層１２ａをウェットエッチングして上記所望厚さの金属層１２を形成する。
ここで注目すべき点は、ＴｉＮ層１２ａはフィンＦの形状に沿って形成され、互いに隣接するフィンＦの間で狭所なトレンチ構造が形成されることである。ＴｉＮ層１２ａは比較的厚肉であるためにトレンチ構造の開口部１２ｃはフィンピッチＰｆよりも大幅に狭くなる。つまり、開口部１２ｃの開口寸法ＯＷは狭小幅となっている。また、トレンチ構造を形作る底壁１２ｄおよび側壁１２ｅも次のような特徴を有している。開口部１２ｃと対向する底壁１２ｄは狭く、当該底壁１２ｄから開口部１２ｃに向かう側壁１２ｅの間隔も開口寸法ＯＷ以下となっている。したがって、トレンチ構造の内部空間は互いに隣接するフィンＦにより形成される空間よりも大幅に狭く、いわゆる狭所空間１２ｆとなっている。そのため、単に過酸化水素水溶液を主たる成分とする基板処理液を用いてもエッチャントを狭所空間１２ｆに効率的に侵入させることが難しい。その結果、トレンチ構造の底壁１２ｄおよび側壁１２ｅを構成するＴｉＮ層１２ａのエッチングレートの低下は不可避であった。
そこで、本願発明者は鋭意研究し、２つの知見を得た。一つ目の知見は狭所空間１２ｆでの錯体の形成促進、換言すると被エッチング層の溶解促進のためには、錯体形成イオンを含む錯体形成剤を基板処理液に添加することが有効であるという点である。例えばＴｉの錯体形成はＮＨ４ ＋によって生じる。また、トレンチ構造を形作る壁面の一部が例えば後で説明する図８に示すようにＳｉやＳｉＯ２などであると、当該壁面は負電位に帯電しやすい。この場合、トレンチ構造内での電気的中性を保つために、カチオンであるＮＨ４ ＋はトレンチ構造の内部、つまり狭所空間に侵入して濃縮しやすいと考察される。したがって、ＴｉＮ層１２ａと錯体を形成する錯体形成剤を基板処理液に添加すれば、狭所空間１２ｆでの錯体形成が促進、つまり被エッチング層の溶解が促進される。
ＦｉｎＦＥＴのゲートを製造する際に好適な錯体形成剤としては、アンモニウムイオンＮＨ４ ＋を含む、一般式
（ＮＨ４ ＋）ｎＸｎ－
ここで、Ｘｎ－はｎ価のアニオンで、ｎは１または２である、
で表されるアンモニウム塩を用いることができる。アンモニウム塩としては、
・フッ化アンモニウム NH4F (Ammonium Fluoride)
・塩化アンモニウム NH4Cl (Ammonium Chloride)
・臭化アンモニウム NH4Br (Ammonium Bromide)
・ヨウ化アンモニウム NH4I (Ammonium Iodide）
・硫化アンモニウム (NH4)2SO4 (Ammonium Sulfide)
・酢酸アンモニウム NH4CH3CO2 (Ammonium Acetate)
・リン酸アンモニウム (NH4)2PO4 (Ammonium Phosphate)
が含まれる。
また、錯体形成剤としてアルキルアンモニウム塩を用いることができる。アルキルアンモニウム塩には、一般式(NR4+)nＸｎ－で表される第四級アンモニウム塩、R3Nで表される第三級アミン、R2NHで表される第二級アミン、RNH2で表される第一級アミンで表される、（Rはアルキル基かアリール基）が含まれ、例えば、
・フッ化テトラメチルアンモニウム [(CH3)4N]F (TetraMethylAmmonium Fluoride; TMAF)
・フッ化テトラエチルアンモニウム [(CH3CH2CH2)4N]F (TetraEthylAmmonium Fluoride; TEAF)
・フッ化テトラブチルアンモニウム [(CH3CH2CH2CH2CH2)4N]F (TetraButhylAmmonium Fluoride; TBAF)
・塩化テトラメチルアンモニウム [(CH3)4N]Cl (TetraMethylAmmonium Chloride; TMAC)
・塩化テトラエチルアンモニウム [(CH3CH2CH2)4N]Cl (TetraEthylAmmonium Chloride; TEAC)
・塩化テトラブチルアンモニウム [(CH3CH2CH2CH2CH2)4N]Cl (TetraButhylAmmonium Chloride; TBAC)
・ヨウ化テトラメチルアンモニウム [(CH3)4N]I (TetraMethylAmmonium Iodide; TMAI)
・ヨウ化テトラエチルアンモニウム [(CH3CH2CH2)4N]I (TetraEthylAmmonium Iodide; TEAI)
・ヨウ化テトラブチルアンモニウム [(CH3CH2CH2CH2CH2)4N]I (TetraButhylAmmonium Iodide; TBAI)
などのハロゲン化物、硫酸水素テトラブチルアンモニウムなどの硫酸水素化物、酢酸テトラメチルアンモニウムなどの酢酸化物、水酸化テトラエチルアンモニウムなどの水酸化物、過塩素酸テトラブチルアンモニウムなどの過塩素酸、などが含まれる。
また、錯体形成剤として一般的なキレート剤も使用することが出来る。
キレート剤として、例えば、エチレンジアミン四酢酸（EDTA）、エデト酸カルシウムナトリウム水和物、グリコールエーテルジアミン四酢酸（EGTA）、ヒドロキシエチルイミノ二酢酸（HIDA）、イミノ二酢酸（IDA）、ニトリロ三酢酸（NTA）、ノトリロトリスメチルホスホン酸三ナトリウム塩（NTPO）、トリエチレンテトラミン六酢酸（TTHA）を用いることができる。
また、二つ目の知見は、エッチャントの濃度（以下「エッチャント濃度」という）が基板処理液中のｐＨの影響を受けやすいという点である。例えば金属層１２の主要構成であるチタン（Ｔｉ）のエッチングモデルは、従来より知られているように、以下に示すとおりである
Figure 0007449127000001
このモデルから明らかなように、金属層１２のエッチングには、Ｈ２Ｏ２分子自身またはＨ２Ｏ２から解離したＨＯ２ －などのエッチャントが寄与する。しかしながら、狭所空間１２ｆにおいては被エッチング層の表面近傍に発生する電気二重層の影響によってエッチャントの濃度低下が発生し、これがエッチングレートを低下させる主要因のひとつであると考えられている。ここで、ＨＯ２ －イオンの解離定数は次式である
Figure 0007449127000002
これに基づいて基板処理液のｐＨコントロールを検討したところ、酸性～中性領域ではエッチャント濃度は極端に低く、ｐＨが上がるにしたがって基板処理液中でのエッチャント濃度は上昇することがわかる。したがって、狭所空間１２ｆでのエッチングレートを高めるためには、基板処理液のｐＨを５以上に調整し、エッチャント濃度を高めておくことが重要である。ただし、ｐＨが高すぎると金属層１２以外の物質（ＳｉやＳｉＯ２など）をエッチングしてしまい選択性が得られないことがある。この点を考慮すると、基板処理液のｐＨを９以下に抑えるのが望ましい。つまり、エッチングレートを高めるために基板処理液のｐＨを少なくとも５以上に調整することで基板処理液中のエッチャント濃度を高めることができ、さらにｐＨを９以下に抑えることで選択性も同時に確保することができる。
過酸化水素水溶液とＤＩＷ（脱イオン水：deionized water）を１：５で混合した混合液のｐＨは約５である。これに錯体形成剤としてアンモニウム塩やアルキルアンモニウム塩を添加すると、ｐＨは高くなる。ここで、基板処理液のｐＨをさらに高くするために、アルカリ性のｐＨ調整剤をさらに添加してもよい。アルカリ性のｐＨ調整剤としては、
・水酸化アンモニウム（NH4OH Ammonium Hydroxide）
・水酸化ナトリウム（NaOH Sodium Hydroxide）
・水酸化カリウム（KOH Potassium Hydroxide）
などがあり、これらのうちの少なくとも１種を用いることができる。一方、錯体形成剤の添加により基板処理液のｐＨが所望値よりも高くなり過ぎる際には、ｐＨを５以上に保つことを前提に酸性のｐＨ調整剤をさらに添加してもよい。酸性のｐＨ調整剤としては、
・塩酸(HCl Hydrochloric Acid）
・硫酸（H2SO4 Sulfuric Acid）
・硝酸（HNO3 Nitric Acid）
・リン酸（H3PO4 Phosphoric Acid）
などがあり、これらのうちの少なくとも１種を用いることができる。
以上のように、ＦｉｎＦＥＴのＨＫＭＧ層１３を製造するにあたってトレンチ構造の底壁１２ｄおよび側壁１２ｅを構成するＴｉＮ層１２ａをエッチングするための基板処理液には、Ｈ２Ｏ２分子やＨＯ２ －などのエッチャントを含む薬液を用いることができるが、錯体形成剤の添加とｐＨ調整を行うのが好適である。つまり、錯体形成剤を添加するとともに基板処理液のｐＨを５以上に調整することで、エッチャントの量を高めるとともに当該エッチャントをトレンチ構造の内部、つまり狭所空間１２ｆに効率的に侵入させることができる。したがって、底壁１２ｄおよび側壁１２ｅを構成するＴｉＮ層１２ａ（被エッチング層）を優れたエッチングレートでエッチング処理を施すことができる。その結果、高性能のＦｉｎＦＥＴを製造することができる。
また、基板処理液にｐＨ調整剤をさらに添加することで基板処理液のｐＨを所望値に調整することができ、上記エッチング処理を安定的に行うことができる。
＜基板処理装置＞
次に、上記基板処理液を用いて図１に示す基板処理方法を実行する基板処理装置の構成および動作を図２ないし図７を参照しつつ説明する。
図２は図１に示す基板処理方法を実行可能な基板処理装置の第１実施形態を示す図である。また、図３は図２に示す基板処理装置の側面図である。この基板処理装置１００は、図１の上段に図示された基板Ｗに対して上記基板処理液によりエッチング処理を実行する装置である。これらの図面は装置の外観を示すものではなく、基板処理装置１００の外壁パネルやその他の一部構成を除外することでその内部構造をわかりやすく示した模式図である。この基板処理装置１００は、例えばクリーンルーム内に設置され、ＦｉｎＦＥＴを製造するための基板Ｗに対してエッチング処理を施してＨＫＭＧ層の金属層（図１中の符号１２）を形成する枚葉式の装置である。
本実施形態では、図１の上段図面中のＴｉＮ層１２ａをエッチングして金属層１２を形成するために、エッチャントを含む過酸化水素水溶液（薬液）とＤＩＷとｐＨ調整剤としての水酸化アンモニウム水溶液を１：５：０．０１で混合した混合液に対して１ｍＭ（ただし、Ｍ＝１ｍｏｌ／Ｌ）の塩化アンモニウムを錯体形成剤として添加した基板処理液をエッチング液として用いている。こうして調製された基板処理液のｐＨはほぼ９である。なお、当該基板処理液は後で説明する「実施例２」に相当しているが、それ以外、例えば「実施例１」や「実施例３」で示す基板処理液を用いてもよい。
図２に示すように、基板処理装置１００は、基板Ｗに対して処理を施す基板処理部１１０と、この基板処理部１１０に結合されたインデクサ部１２０とを備えている。インデクサ部１２０は、基板Ｗを収容するための容器Ｃ（複数の基板Ｗを密閉した状態で収容するＦＯＵＰ（FrontOpeningUnifiedPod）、ＳＭＩＦ（StandardMechanicalInterface）ポッド、ＯＣ（OpenCassette）など）を複数個保持することができる容器保持部１２１と、この容器保持部１２１に保持された容器Ｃにアクセスして、未処理の基板Ｗを容器Ｃから取り出したり、処理済みの基板Ｗを容器Ｃに収納したりするためのインデクサロボット１２２を備えている。各容器Ｃには、複数枚の基板Ｗがほぼ水平な姿勢で収容されている。
インデクサロボット１２２は、装置筐体に固定されたベース部１２２ａと、ベース部１２２ａに対し鉛直軸まわりに回動可能に設けられた多関節アーム１２２ｂと、多関節アーム１２２ｂの先端に取り付けられたハンド１２２ｃとを備える。ハンド１２２ｃはその上面に基板Ｗを載置して保持することができる構造となっている。このような多関節アームおよび基板保持用のハンドを有するインデクサロボットは公知であるので詳しい説明を省略する。
基板処理部１１０は、平面視においてほぼ中央に配置された基板搬送ロボット１１１と、この基板搬送ロボット１１１を取り囲むように配置された複数の処理ユニット１とを備えている。具体的には、基板搬送ロボット１１１が配置された空間に面して複数の（この例では８つの）処理ユニット１が配置されている。これらの処理ユニット１に対して基板搬送ロボット１１１はランダムにアクセスして基板Ｗを受け渡す。一方、各処理ユニット１は基板Ｗに対して所定の処理を実行する。本実施形態では、これらの処理ユニット１は同一の機能を有している。このため、複数基板Ｗの並列処理が可能となっている。
図４は処理ユニットの構成を示す部分断面図である。また、図５は処理ユニットを制御する制御部の電気的構成を示すブロック図である。なお、本実施形態では、各処理ユニット１に対して制御部４を設けているが、１台の制御部により複数の処理ユニット１を制御するように構成してもよい。また、基板処理装置１００全体を制御する制御ユニット（図示省略）により処理ユニット１を制御するように構成してもよい。
処理ユニット１は、内部空間２１を有するチャンバ２と、チャンバ２の内部空間２１に収容されて基板Ｗを保持する基板保持部として機能するスピンチャック３とを備えている。図２および図３に示すように、チャンバ２の側面にシャッター２３が設けられている。シャッター２３にはシャッター開閉機構２２（図５）が接続されており、制御部４からの開閉指令に応じてシャッター２３を開閉させる。より具体的には、処理ユニット１では、未処理の基板Ｗをチャンバ２に搬入する際にシャッター開閉機構２２はシャッター２３を開き、基板搬送ロボット１１１のハンドによって未処理の基板Ｗがフェースアップ姿勢でスピンチャック３に搬入される。つまり、基板ＷはＴｉＮ層１２ａ（図１）を上方に向けた状態でスピンチャック３上に載置される。そして、当該基板搬入後に基板搬送ロボット１１１のハンドがチャンバ２から退避すると、シャッター開閉機構２２はシャッター２３を閉じる。そして、チャンバ２の内部空間２１内で後述のように基板処理液、ＤＩＷおよび窒素ガスが基板Ｗの表面Ｗｆに供給されて所望の基板処理が常温環境下で実行される。また、基板処理の終了後においては、シャッター開閉機構２２がシャッター２３を再び開き、基板搬送ロボット１１１のハンドが処理済の基板Ｗをスピンチャック３から搬出する。このように、本実施形態では、チャンバ２の内部空間２１が常温環境に保ちつつ基板処理を行う処理空間として機能する。なお、本明細書において「常温」とは、５℃～３５℃の温度範囲にあることを意味する。
スピンチャック３は、基板Ｗを把持する複数のチャックピン３１と、複数のチャックピン３１を支持して水平方向に沿う円盤形状に形成されたスピンベース３２と、スピンベース３２に連結された状態で基板Ｗの表面中心から延びる面法線と平行な回転軸線Ｃ１まわりに回転自在に設けられた中心軸３３と、モータによって中心軸３３を回転軸線Ｃ１まわりに回転させる基板回転駆動機構３４とを備えている。複数のチャックピン３１は、スピンベース３２の上面の周縁部に設けられている。この実施形態では、チャックピン３１は周方向に等間隔を空けて配置されている。そして、スピンチャック３に載置された基板Ｗをチャックピン３１により把持した状態で制御部４からの回転指令に応じて基板回転駆動機構３４のモータが作動すると、基板Ｗは回転軸線Ｃ１まわりに回転する。また、このように基板Ｗを回転させた状態で、制御部４からの供給指令に応じて雰囲気遮断機構５に設けられたノズルから基板処理液、ＤＩＷおよび窒素ガスが順次基板Ｗの表面Ｗｆに供給される。
雰囲気遮断機構５は、遮断板５１と、遮断板５１に一体回転可能に設けられた上スピン軸５２と、遮断板５１の中央部を上下方向に貫通するノズル５３とを有している。遮断板５１は基板Ｗとほぼ同じ径またはそれ以上の径を有する円板形状に仕上げられている。遮断板５１はスピンチャック３に保持された基板Ｗの上面に間隔を空けて対向配置されている。このため、遮断板５１の下面が基板Ｗの表面Ｗｆ全域に対向する円形の基板対向面５１ａとして機能する。また、基板対向面５１ａの中央部には、遮断板５１を上下に貫通する円筒状の貫通孔５１ｂが形成されている。
上スピン軸５２は遮断板５１の中心を通り鉛直に延びる回転軸線（基板Ｗの回転軸線Ｃ１と一致する軸線）まわりに回転可能に設けられている。上スピン軸５２は円筒形状を有している。上スピン軸５２の内周面は、上記回転軸線を中心とする円筒面に形成されている。上スピン軸５２の内部空間は、遮断板５１の貫通孔５１ｂに連通している。上スピン軸５２は、遮断板５１の上方で水平に延びる支持アーム５４に相対回転可能に支持されている。
ノズル５３はスピンチャック３の上方に配置されている。ノズル５３は支持アーム５４に対して回転不能な状態で支持アーム５４によって支持されている。また、ノズル５３は、遮断板５１、上スピン軸５２、および支持アーム５４と一体的に昇降可能となっている。ノズル５３の下端部には吐出口５３ａが設けられ、スピンチャック３に保持されている基板Ｗの表面Ｗｆの中央部に対向する。
遮断板５１には、電動モータ等を含む構成の遮断板回転駆動機構５５（図５）が結合されている。遮断板回転駆動機構５５は制御部４からの回転指令に応じて遮断板５１および上スピン軸５２を支持アーム５４に対して回転軸線Ｃ１まわりに回転させる。また、支持アーム５４には遮断板昇降駆動機構５６が結合されている。遮断板昇降駆動機構５６は制御部４からの昇降指令に応じて遮断板５１、上スピン軸５２およびノズル５３を支持アーム５４と一体的に鉛直方向Ｚに昇降する。より具体的には、遮断板昇降駆動機構５６は、基板対向面５１ａがスピンチャック３に保持されている基板Ｗの表面Ｗｆに近接して表面Ｗｆの上方空間を周辺雰囲気から実質的に遮断する遮断位置（図２に示す位置）と、遮断位置よりも大きく上方に退避した退避位置（図示省略）の間で昇降させる。
ノズル５３の上端部は、処理液供給制御部６１、ＤＩＷ供給制御部６２および気体供給制御部６３が接続されている。
処理液供給制御部６１は、ノズル５３に接続された処理液配管６１１と、処理液配管６１１に介挿されたバルブ６１２とを有している。処理液配管６１１は基板処理液の供給源として機能する処理液供給部４００と接続されている。
図６は基板処理液供給部の構成を示す図である。処理液供給部４００は、エッチャントを含む過酸化水素水溶液（薬液）を供給する薬液供給系４１０と、ＤＩＷを供給するＤＩＷ供給系４２０と、ｐＨ調整剤を供給する調整剤供給系４３０とを有している。薬液供給系４１０は、過酸化水素水溶液の供給源から補給される過酸化水素水溶液をタンク４１１に一時的に貯留し、適当なタイミングでミキシングバルブ４５０に供給する機能を有している。薬液供給系４１０はタンク４１１と窒素ガス供給源とを接続する配管４１２を有している。この配管４１２には、流量調整弁４１３および開閉制御弁４１４が介装されている。このため、制御部４（図５）からの指令に応じて作動することで適量の流量で窒素ガスが流量調整弁４１３および開閉制御弁４１４を介してタンク４１１に圧送され、タンク４１１に貯留されている過酸化水素水溶液が配管４１５を介してミキシングバルブ４５０に供給可能となっている。また、配管４１５には、流量調整弁４１６および開閉制御弁４１７が介装されている。このため、制御部４からの指令に応じて流量調整弁４１６および開閉制御弁４１７が作動することで適量の流量で過酸化水素水溶液が適当なタイミングでミキシングバルブ４５０に供給される。一方、タンク４１１内での過酸化水素水溶液の貯留量を一定以上に保つために、タンク４１１内での過酸化水素水溶液の液面高さを検知するセンサ４１８が設けられている。そして、センサ４１８が上記液面高さを検知するとともに、その検知結果に基づいて上記供給源からタンク４１１に過酸化水素水溶液が補給される。
ＤＩＷ供給系４２０は、ＤＩＷ供給源とミキシングバルブ４５０とを接続する配管４２１を有するとともに配管４２１に流量調整弁４２２および開閉制御弁４２３が介装されている。このため、制御部４からの指令に応じて流量調整弁４２２および開閉制御弁４２３が作動し、適量の流量でＤＩＷが適当なタイミングでミキシングバルブ４５０に供給される。
調整剤供給系４３０は、ｐＨ調整剤供給源から補給されるｐＨ調整剤をｐＨ調整用のタンク４３１に一時的に貯留し、適当なタイミングでミキシングバルブ４５０に供給する機能を有している。調整剤供給系４３０はタンク４３１とｐＨ調整剤供給源とを接続する配管４３２を有している。この配管４３２には、流量調整弁４３３および開閉制御弁４３４が介装されている。また、タンク４３１内でのｐＨ調整剤の貯留量を一定以上に保つために、タンク４３１内でのｐＨ調整剤の液面高さを検知するセンサ４３５が設けられている。そして、センサ４３５が上記液面高さを検知するとともに、その検知結果に基づいて流量調整弁４３３および開閉制御弁４３４が作動してｐＨ調整剤供給源からｐＨ調整剤がタンク４３１に補給される。
タンク４３１と窒素ガス供給源とは配管４３６により接続されている。この配管４３６には、流量調整弁４３７および開閉制御弁４３８が介装されている。このため、制御部４からの指令に応じて作動することで適量の流量で窒素ガスが流量調整弁４３７および開閉制御弁４３８を介してタンク４３１に圧送され、タンク４３１に貯留されているｐＨ調整剤が配管４３９を介してミキシングバルブ４５０に供給可能となっている。この配管４３９には、流量調整弁４４０および開閉制御弁４４１が介装されている。このため、制御部４からの指令に応じて流量調整弁４４０および開閉制御弁４４１が作動することで適量の流量でｐＨ調整剤が適当なタイミングでミキシングバルブ４５０に供給される。
ミキシングバルブ４５０に対して適量の過酸化水素水溶液、ＤＩＷおよびｐＨ調整剤が供給され、ミキシングバルブ４５０で混合される。この後で混合液は配管４５１を介して別のタンク４６１に送液される。このタンク４６１は配管４６２を介して錯体形成剤供給源と接続されて錯体形成剤の供給を受け、所望組成の基板処理液がタンク４６１内で生成される。ここで、錯体形成剤の一例である塩化アンモニウムは常温で粉末固体である。そこで、図６に示すように、タンク４６１内に攪拌ユニット４６３が設けられ、撹拌による塩化アンモニウムの溶解と混合を促進している。
また、タンク４６１は配管４６４を介して窒素ガス供給源と接続されている。また、この配管４６４には、流量調整弁４６５および開閉制御弁４６６が介装されている。このため、制御部４からの指令に応じて作動することで適量の流量で窒素ガスが流量調整弁４６５および開閉制御弁４６６を介してタンク４６１に圧送され、タンク４６１内で混合された基板処理液が配管４６７を介して送液される。なお、配管４６７にも流量調整弁４６８および開閉制御弁４６９が介装され、適量の流量で基板処理液を適当なタイミングでノズル５３に向けて供給可能となっている。
図４に戻って説明を続ける。ＤＩＷ供給制御部６２はノズル５３に接続されたＤＩＷ供給配管６２１と、ＤＩＷ供給配管６５１を開閉するバルブ６５２とを有している。ＤＩＷ供給配管６５１はＤＩＷの供給源と接続されている。制御部４からの開閉指令に応じてバルブ６２２が開かれると、ＤＩＷがリンス液としてノズル５３に供給され、吐出口５３ａから基板Ｗの表面中央部に向けて吐出される。
気体供給制御部６３は、ノズル５３に接続された気体供給配管６５１と、気体供給配管６５１を開閉するバルブ６５２とを有している。気体供給配管６５１は気体の供給源と接続されている。本実施形態では、気体として除湿された窒素ガスが用いられており、制御部４からの開閉指令に応じてバルブ６５２が開かれると、窒素ガスがノズル５３に供給され、吐出口５３ａから基板Ｗの表面中央部に向けて吹き付けられる。なお、気体としては、窒素ガス以外に、除湿されたアルゴンガスなどの不活性ガス用いてもよい。
処理ユニット１では、スピンチャック３を取り囲むように、排気桶８０が設けられている。また、スピンチャック３と排気桶８０との間に配置された複数のカップ８１，８２（第１カップ８１および第２カップ８２）と、基板Ｗの周囲に飛散した処理液を受け止める複数のガード８４～８６（第１ガード８４～第３ガード８６）とが設けられている。また、ガード８４～８６に対してガード昇降駆動機構８７～８９（第１～第３ガード昇降駆動機構８７～８９）がそれぞれ連結されている。ガード昇降駆動機構８７～８９はそれぞれ制御部４からの昇降指令に応じてガード８４～８６を独立して昇降する。なお、第１ガード昇降駆動機構８７の図４への図示は省略されている。
制御部４は、ＣＰＵ等の演算ユニット、固定メモリデバイス、ハードディスクドライブ等の記憶ユニット、および入出力ユニットを有している。記憶ユニットには、演算ユニットが実行するプログラムが記憶されている。そして、制御部４は上記プログラムにしたがって装置各部を制御することで、エッチャントのみならず移動促進剤を含む基板処理液を用いて図８に示す基板処理を実行する。
図７は図２の基板処理装置で実行される基板処理の内容を示す図である。基板処理装置１００における処理対象は、例えば図１の上段図面に示すようにＦｉｎＦＥＴを製造するための基板Ｗであり、当該基板ＷではＨＫＭＧ層用のＴｉＮ層１２ａが複数のフィンＦに跨って形成されている。
未処理の基板Ｗが処理ユニット１に搬入される前においては、制御部４が装置各部に指令を与えて処理ユニット１は初期状態にセットされる。すなわち、シャッター開閉機構２２によりシャッター２３（図３、図４）は閉じられている。基板回転駆動機構３４によりスピンチャック３は基板Ｗのローディングに適した位置に位置決め停止されるとともに、図示しないチャック開閉機構によりチャックピン３１は開状態となっている。遮断板５１は遮断板昇降駆動機構５６により退避位置に位置決めされるとともに、遮断板回転駆動機構５５による遮断板５１の回転は停止されている。ガード８４～８６はいずれも下方に移動して位置決めされている。さらに、バルブ６１２、６２２、６３２はいずれも閉じられている。
未処理の基板Ｗが基板搬送ロボット１１１により搬送されてくると、シャッター２３が開く。シャッター２３の開成に合わせて基板Ｗは基板搬送ロボット１１１によりチャンバ２の内部空間２１に搬入され、表面Ｗｆを上方に向けた状態でスピンチャック３に受け渡される。そして、チャックピン３１が閉状態となり、基板Ｗはスピンチャック３に保持される（ステップＳ１：基板の搬入）。
基板Ｗの搬入に続いて、基板搬送ロボット１１１がチャンバ２の外に退避し、さらにシャッター２３が再び閉じた後、制御部４は基板回転駆動機構３４のモータを制御してスピンチャック３の回転速度（回転数）を、所定の処理速度（約１０～３０００ｒｐｍの範囲内で、例えば８００～１２００ｒｐｍ）まで上昇させ、その処理速度に維持させる。また、制御部４は、遮断板昇降駆動機構５６を制御して、遮断板５１を退避位置から下降させて遮断位置に配置する（ステップＳ２）。また、制御部４は、ガード昇降駆動機構８７～８９を制御して第１ガード８４～第３ガード８６を上位置に上昇させることにより、第１ガード８４を基板Ｗの周端面に対向させる。
基板Ｗの回転が処理速度に達すると、次いで、制御部４はバルブ６２２を開く。これにより、ノズル５３の吐出口５３ａからＤＩＷが吐出され、基板Ｗの表面Ｗｆに供給される。基板Ｗの表面Ｗｆ上では、ＤＩＷが基板Ｗの回転による遠心力を受けて基板Ｗの周縁部に移動する。これにより、基板Ｗの表面Ｗｆの全体がＤＩＷで覆われる、いわゆるカバーリンス処理が行われる（ステップＳ３）。なお、カバーリンスは必須工程ではなく、カバーリンスを行わず、次に説明するエッチング処理（ステップＳ４）を直ちに行う場合もある。
ステップＳ４で、制御部４はバルブ６１２を閉じるとともに、バルブ６２２を開く。これにより、ノズル５３の吐出口５３ａから吐出される液体がＤＩＷから基板処理液に変わり、基板Ｗの表面Ｗｆに基板処理液が供給される。基板Ｗの表面Ｗｆ上では、基板処理液が基板Ｗの回転による遠心力を受けて基板Ｗの周縁部に移動する。これにより、基板Ｗの表面Ｗｆの全体が基板処理液によるエッチング処理を受ける。このとき、基板処理液には、ＴｉＮ層１２ａのエッチャントとともに錯体形成剤として塩化アンモニウムが含まれている。しかも、ｐＨ調整剤として水酸化アンモニウムが添加されることで基板処理液のｐＨがほぼ９に調整されている。
この基板処理液によるエッチング処理は予め定められたエッチング時間だけ継続され、その間に基板Ｗの周縁部から排出される基板処理液は第１ガード８４の内壁に受け止められ、図示を省略する排液経路に沿って機外の廃液処理設備に送られる。エッチング時間を経過すると、制御部４はバルブ６１２を閉じて、ノズル５３からの基板処理液の吐出を停止する。
エッチング処理に続いて、リンス液（ＤＩＷ）によるリンス処理が実行される（ステップＳ５）。このＤＩＷリンスでは、制御部４は第１ガード８４～第３ガード８６の位置を維持しながら、バルブ６２２を開く。これにより、エッチング処理を受けた基板Ｗの表面Ｗｆの中央部に対してノズル５３の吐出口５３ａからＤＩＷがリンス液として供給される。すると、ＤＩＷが基板Ｗの回転による遠心力を受けて基板Ｗの周縁部に移動する。これにより、基板Ｗ上に付着している基板処理液がＤＩＷによって洗い流されて基板処理液によるエッチングが停止される。このとき、基板Ｗの周縁部から排出されたＤＩＷは、基板Ｗの周縁部から基板Ｗの側方に排出され、基板処理液と同様にして機外の廃液処理設備に送られる。このＤＩＷリンスは予め定められたリンス時間だけ継続され、それを経過すると、制御部４はバルブ６２２を閉じて、ノズル５３からのＤＩＷの吐出を停止する。
ＤＩＷリンスの完了後、制御部４は基板Ｗの回転数を高めてスピン乾燥を行う（ステップＳ６）。本実施形態では、スピン乾燥と並行して制御部４はバルブ６３２を開いてノズル５３から乾燥した窒素ガスをスピン乾燥中の基板Ｗの表面Ｗｆに吹き付ける。これにより基板Ｗの乾燥が促進される。
スピン乾燥を所定時間だけ継続させた後で、制御部４は基板回転駆動機構３４のモータを制御してスピンチャック３の回転を停止させるとともにバルブ６３２を閉じて窒素ガスの吹き付けを停止する（ステップＳ７）。また、制御部４は、遮断板回転駆動機構５５を制御して遮断板５１の回転を停止させるとともに、遮断板昇降駆動機構５６を制御して遮断板５１を遮断位置から上昇させて退避位置に位置決めする。さらに、制御部４は、第３ガード昇降駆動機構８９を制御して、第３ガード８６に下降させて、全てのガード８６～８８を基板Ｗの周端面から下方に退避させる。
その後、制御部４がシャッター開閉機構２２を制御してシャッター２３（図２、図４）を開いた後で、基板搬送ロボット１１１がチャンバ２の内部空間に進入して、チャックピン３１による保持が解除された処理済みの基板Ｗをチャンバ２外へと搬出する（ステップＳ８）。なお、基板Ｗの搬出が完了して基板搬送ロボット１１１が処理ユニット１から離れると、制御部４はシャッター開閉機構２２を制御してシャッター２３を閉じる。
以上のように、本実施形態では、基板処理液を用いてＴｉＮ層１２ａに対するエッチング処理（ステップＳ４）を行っている。このため、エッチャントがトレンチ構造の内部、つまり狭所空間１２ｆに効率的に侵入する。このため、底壁１２ｄおよび側壁１２ｅを構成するＴｉＮ層１２ａ（被エッチング層）が優れたエッチングレートでエッチングされる。また、ＴｉＮ層１２ａの露出領域も基板処理液により良好にエッチングされる。その結果、図１の下段に示すように、所望の形状および厚みを有する金属層１２を形成することができる。
上記したように本実施形態においては、ＴｉおよびＴｉＮがそれぞれ本発明の「金属」および「金属の化合物」の一例に相当している。また、ＨＫＭＧ層１３およびＴｉＮ層１２ａがそれぞれ本発明の「高ｋ金属ゲート層」および「高ｋ金属ゲート層の表層」の一例に相当している。また、ＴｉＮ層１２ａの開口寸法ＯＷが本発明の「狭小幅」に相当している。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば錯体形成剤として使用している塩化アンモニウムは常温で粉末固体であるため、上記実施形態ではタンク４６１内に撹拌ユニット４６３を配置している、予め少量のＤＩＷで塩化アンモニウムを溶解して塩化アンモニウム水溶液を準備しておき、これをタンク４６１に送り込んで混合させてもよい。
また、上記実施形態では、基板Ｗへの供給直前に基板処理液を生成し、ノズル５３から基板Ｗに供給してエッチング処理しているが、供給前に基板処理液が加熱部を通過してエッチング処理に適合する温度に調整するように構成してもよい。
また、上記実施形態では、スピンチャック３に保持された基板Ｗに基板処理液を供給してエッチング処理を行う、いわゆる枚葉式の基板処理装置１００に本発明を適用しているが、いわゆるバッチ方式の基板処理装置に対して本発明適用してもよい。つまり、処理槽に貯留された上記基板処理液に対し、基板保持部に保持された複数の基板Ｗを保持した基板保持部を浸漬させることでエッチング処理を行ってもよい。
また、上記実施形態では、ｐＨ調整剤により基板処理液のｐＨを調整しているが、後で説明するようにｐＨ調整剤を添加しない混合液（ただし、ｐＨは５以上）に錯体形成剤を混合させた基板処理液を用いてもよい。このような基板処理液には、例えば後で説明する「実施例１」が含まれる。
また、基板処理液を基板Ｗに供給する代わりに、混合液（＝薬液＋ＤＩＷ（＋ｐＨ調整剤））と錯体形成剤とをそれぞれ基板Ｗに直接供給してエッチング処理を実行してもよい。
また、上記実施形態では、本発明の「被エッチング層」の一例としてＴｉＮ層をエッチングしているが、ＦｉｎＦＥＴのゲートに用いられる他の金属層（ＭＧ）をエッチングする基板処理技術や基板処理液にも本発明を適用することができる。
また、上記実施形態では、図１に示すようにトレンチ構造を構成する底壁１２ｄおよび２つの側壁１２ｅが被エッチング層となっている基板Ｗを基板処理対象としているが、本発明の適用対象はこれに限定されるものではない。例えば２つの側壁１２ｅのうちの一方と底壁１２ｄが被エッチング層となっている基板に対して本発明を適用可能である。また、側壁１２ｅが筒形状を有する被エッチング層となっている基板に対して本発明を適用可能である。さらに、底壁１２ｄのみが被エッチング層となっている基板に対して本発明を適用可能である。例えば次に説明する実施例で説明するように薄い金属層または金属の化合物層が異なる組成の層（シリコン層や酸化シリコン層など）で挟み込まれた積層構造を有する基板をエッチングする基板処理技術も本発明の適用対象に含まれる。このような積層構造を有し、薄い金属層または金属の化合物層のエッチングが必要となる基板としては、例えば３Ｄ－ＮＡＮＤメモリを製造するための基板が含まれる。
また、基板処理液の組成は上記したものに限定されるものではなく、上記「発明の概要」の項で説明した錯体形成剤やｐＨ調整剤を用いることができる。なお、それらの具体例および効果については、次の実施例において詳述する。
以下、本発明の好ましい態様について、実施例を参照しつつより具体的に説明する。ただし、本発明はもとより下記の実施例によって制限を受けるものではない。したがって、前後記の趣旨に適合しうる範囲で適当に変更を加えて実施することももちろん可能であり、それらはいずれも本発明の技術的範囲に含まれる。
ここでは、狭所部および非狭所部でのエッチングレートを評価するために、図８に示すサンプルを準備し、以下の実験を行った。
図８はエッチングレートの評価用サンプルの構成および実験内容を模式的に示す図である。同図中の（ａ）欄に示す基板Ｗａでは、シリコン基材Ｗ１の上面にＴｉＮ層Ｗ２が形成されている。さらに、ＴｉＮ層Ｗ２上にポリシリコン層Ｗ３が積層形成されている。このポリシリコン層Ｗ３には、例えば内径６０ｎｍの貫通孔Ｗ４が複数個設けられている。このように構成された基板Ｗａの表面に上記エッチャントを含む基板処理液を供給すると、基板処理液が貫通孔Ｗ４を介してＴｉＮ層Ｗ２に供給され、基板処理液中に含まれるエッチャントによりＴｉＮ層Ｗ２のうち貫通孔Ｗ４に面している露出領域Ｗ５がエッチングされ、さらに時間経過とともに開口Ｗ６（つまり、シリコン基材Ｗ１とポリシリコン層Ｗ３と間の隙間部分）を介してエッチャントがシリコン基材Ｗ１とポリシリコン層Ｗ３とに挟まれた狭所空間Ｗ７に侵入する。これによって、当該狭所空間Ｗ７のエッチングが進行する。
開口Ｗ６のサイズ（ＴｉＮ層Ｗ２の厚みＴＨａに相当）が比較的大きい場合には、同図の（ｂ）欄に示すようにシリコン基材Ｗ１の上面にＴｉＮ層Ｗ２がブランケット状、例えば厚みＴＨｂ＝５００ｎｍ程度の厚みで形成された基板Ｗｂに基板処理液を供給してエッチングを進行させた場合とほぼ同程度のエッチングレートが得られる。例えば基板Ｗａ、Ｗｂに薬液を供給してから一定時間が経過するまでにエッチングされた量をそれぞれエッチング量ＥＭａ、ＥＭｂとすると、
ＥＭａ≒ＥＭｂ
となる。そして、（ＥＭａ／ＥＭｂ）を基板Ｗａのブランケット比と定義すると、基板ＷａにおけるＴｉＮ層Ｗ５の厚みＴＨａが薄くなると、図１の上段中の開口寸法ＯＷが狭くなった場合と同様に、狭所空間Ｗ７にエッチャントが侵入し難くなる。そのため、エッチングレートは小さくなり、基板Ｗａのブランケット比は「１」から減少する。そこで、本実施例では、ＴＨａが２ｎｍ、５ｎｍおよび１０ｎｍの基板Ｗａと、基板Ｗｂとを準備するとともに、５種類の基板処理液を調製した。
これらの基板処理液は、表１に示すように
（１）過酸化水素水溶液と、ＤＩＷとを１：５で混合した混合液に錯体形成剤として塩化アンモニウムを１ｍＭ加え、ＮＨ４ ＋イオン濃度を１ｍ ｍｏｌ／Ｌに調整したもの（ｐＨはほぼ５）
（２）過酸化水素水溶液と、ＤＩＷとを１：５で混合した混合液に錯体形成剤として塩化アンモニウムを１０ｍＭ加え、ＮＨ４ ＋イオン濃度を１０ｍ ｍｏｌ／Ｌに調整したもの（ｐＨはほぼ５）
（３）過酸化水素水溶液と、ＤＩＷとを１：５で混合した混合液に錯体形成剤として塩化アンモニウムを１００ｍＭ加え、ＮＨ４ ＋イオン濃度を１００ｍ ｍｏｌ／Ｌに調整したもの（ｐＨはほぼ５）
（４）過酸化水素水溶液と、ＤＩＷとを１：５で混合したもの（ｐＨはほぼ５）
（５）過酸化水素水溶液と、ｐＨ調整剤としての塩酸と、ＤＩＷとを１：１：５で混合したもの（ｐＨは１よりも小さい）、
である。そして、各基板処理液を基板Ｗａ、Ｗｂに供給して１分間にエッチングされた厚み、つまりエッチング量ＥＭｃａ、ＥＭｂを計測することで狭所空間Ｗ７でのエッチングレート（ＥＲ（ｎｍ／ｍｉｎ））を求めた。また、（ＥＭａ／ＥＭｂ）が基板Ｗａのブランケット比（ＢＬ比）である。それらの結果をまとめたものが表１である。また、図１に示すＴｉＮ層１２ａの開口寸法ＯＷに相当する厚みＴＨａの値に対するブランケット比をプロットしたものが図９である。なお、これらの点については、後で説明する表２や図１０においても同様である。
Figure 0007449127000003
表１および図９から明らかなように、ｐＨが低い基板処理液（５）によりエッチングを行った場合、エッチャント濃度の低下に起因して狭所空間Ｗ７でのエッチングレートは低くなっている（比較例２）。また、比較例１に示すように基板処理液（５）よりもｐＨが高い基板処理液（４）によりエッチングを行うことでエッチングレートは改善されるものの、狭所空間Ｗ７でのエッチングレートは依然と低く、しかも狭所部でのブランケット比は大きく低下している。
これに対し、錯体形成剤を追加した基板処理液（１）、基板処理液（２）、基板処理液（３）によりエッチングを行った場合、狭所空間Ｗ７でのエッチングレートが大きく改善されている（実施例１～実施例３）。このように基板処理液（１）～基板処理液（３）を用いることで狭所空間Ｗ７にエッチャントを効率的に侵入させて狭所空間Ｗ７に面するＴｉＮ層Ｗ２を優れたエッチングレートでエッチングすることができる。
また、実施例１～実施例３を比較してわかるように、錯体形成剤（塩化アンモニウム）の添加により基板処理液中に含まれる錯体形成剤のイオン濃度が１０ｍ ｍｏｌ／Ｌを超えると、ブランケット比（ＢＬ比）は高くなる。しかしながら、狭所空間Ｗ７のサイズ変化に伴うブランケット比の変化量は大きくなり、狭所空間Ｗ７内でのエッチング進行の制御が難しくなる。一方、錯体形成剤のイオン濃度を１０ｍ ｍｏｌ／Ｌ以下に抑えることで上記変化量が抑えられ、エッチング進行を良好に制御することが可能となる。ただし、実施例１のように錯体形成剤のイオン濃度が少なくなると、ブランケット比の変化量が大きくなる傾向にある。よって、狭所空間Ｗ７のサイズにかかわらず、安定したエッチングレートを得るためには、錯体形成剤のイオン濃度を１ｍ ｍｏｌ／Ｌ以上１０ｍ ｍｏｌ／Ｌ以下に調整するのが望ましく、さらに１０ｍ ｍｏｌ／Ｌに調整するのがさらに好適である。
また、ｐＨ調整剤として塩化アンモニウムを添加した基板処理液を５種類準備し、上記と同様の実験を行った。これらの基板処理液は、表２に示すように
（６）過酸化水素水溶液と、ｐＨ調整剤としての水酸化アンモニウムと、ＤＩＷとを１：０．０１：５で混合したものに錯体形成剤として塩化アンモニウムを１ｍＭ加えたものであり、ＮＨ４ ＋イオン濃度は１．６７ｍ ｍｏｌ／Ｌとなっているもの（ｐＨはほぼ９）
（７）過酸化水素水溶液と、ｐＨ調整剤としての水酸化アンモニウムと、ＤＩＷとを１：０．０１：５で混合したものに錯体形成剤として塩化アンモニウムを１０ｍＭ加えたものであり、ＮＨ４ ＋イオン濃度は１０．６７ｍ ｍｏｌ／Ｌとなっているもの（ｐＨはほぼ９）
（８）過酸化水素水溶液と、ｐＨ調整剤としての水酸化アンモニウムと、ＤＩＷとを１：０．００１：５で混合したものであり、ＮＨ４ ＋イオン濃度は０．２１ｍ ｍｏｌ／Ｌとなっているもの（ｐＨはほぼ８）
（９）過酸化水素水溶液と、ｐＨ調整剤としての水酸化アンモニウムと、ＤＩＷとを１：０．０１：５で混合したものであり、ＮＨ４ ＋イオン濃度は０．６７ｍ ｍｏｌ／Ｌとなっているもの（ｐＨはほぼ９）
（１０）過酸化水素水溶液と、ｐＨ調整剤としての水酸化アンモニウムと、ＤＩＷとを１：０．１：５で混合したものであり、ＮＨ４ ＋イオン濃度は２．１ｍ ｍｏｌ／Ｌとなっているもの（ｐＨはほぼ１０）
（１１）上記基板処理液（５）と同じもの、つまり過酸化水素水溶液と、ｐＨ調整剤としての塩酸と、ＤＩＷとを１：１：５で混合したもの（ｐＨは１よりも小さい）、
である。そして、各基板処理液を基板Ｗａ、Ｗｂに供給してエッチングレート（ＥＲ（ｎｍ／ｍｉｎ））およびブランケット比（ＢＬ比）を求めた。そして、それらの結果を表２にまとめるとともに、厚みＴＨａの値に対するブランケット比を図１０にプロットした。
Figure 0007449127000004
表２および図１０から明らかなように、比較例４や比較例５に示すようにｐＨを高めるとともに基板処理液中にＮＨ４ ＋イオンが存在する基板処理液（９）や基板処理液（１０）によりエッチングを行うことで比較例６よりもエッチングレートは改善されるものの、狭所空間Ｗ７でのエッチングレートは依然と低い。
これに対し、ｐＨを８以上に高めるとともに錯体形成剤を追加した基板処理液（６）や基板処理液（７）によりエッチングを行った場合、狭所空間Ｗ７でのエッチングレートが大きく改善されている（実施例４、５）。特に、実施例４と比較例４との比較から錯体形成剤の効果が顕著である。すなわち、実施例４で使用する基板処理液（６）は比較例４で使用する基板処理液（９）に微量の錯体形成剤を混合させて基板処理液中の錯体形成剤のイオン濃度を０．６７ｍ ｍｏｌ／Ｌから１ｍ ｍｏｌ／Ｌを超えて１．６７ｍ ｍｏｌ／Ｌまでに引き上げることによりエッチングレートが大きく改善されている。ただし、実施例４と実施例５との比較から明らかなように上記イオン濃度が増大すると、狭所空間Ｗ７のサイズ変化に伴うブランケット比の変化量は大きくなる。その結果、狭所空間Ｗ７内でのエッチング進行の制御性が若干低下する。一方、錯体形成剤のイオン濃度を２ｍ ｍｏｌ／Ｌ以下に抑えることで上記変化量が抑えられ、エッチング進行を良好に制御することが可能となる。よって、ｐＨを８以上に調整する場合、錯体形成剤のイオン濃度が１ｍ ｍｏｌ／Ｌ以上２ｍ ｍｏｌ／Ｌ以下となるように基板処理液を組成するのが望ましい。
この発明は、トレンチ構造を有する基板に対してエッチング処理を施すための基板処理液、当該基板処理液により基板を処理する基板処理全般に適用することができる。
１…処理ユニット（基板処理装置）
３…スピンチャック（基板保持部）
１１…高ｋ誘電体層
１２…金属層
１２ａ…ＴｉＮ層（高ｋ金属ゲート層の表層）
１２ｃ…開口部
１２ｄ…底壁
１２ｅ…側壁
１２ｆ…狭所空間
１３…ＨＫＭＧ層（高ｋ金属ゲート層）
４００…処理液供給部
Ｆ…フィン
ＯＷ…開口寸法（狭小幅）
Ｗ，Ｗａ，Ｗｂ…基板

Claims (15)

  1. １０ｎｍ以下の狭小幅を有する開口部と前記開口部の対向する底壁と前記底壁から前記開口部に向けて延設される１または複数の側壁とで狭所空間が形成されるとともに前記底壁および前記側壁のうちの少なくとも一方がチタンおよびタンタルのうちの少なくとも１種を含む金属または前記金属の化合物の被エッチング層で形成された、トレンチ構造を有する基板に供給されることで前記被エッチング層を除去する基板処理液であって、
    前記金属をエッチングするエッチャントとして機能するＨ２Ｏ２分子またはＨＯ２ －を含む薬液と、
    前記金属のイオンと錯体を形成するＮＨ４ ＋を含む錯体形成剤とを備え、
    ｐＨ５以上に調整されたことを特徴とする基板処理液。
  2. 請求項１に記載の基板処理液であって、
    前記基板には、ＦｉｎＦＥＴのゲートを形成するために前記基板の表面から互いに離間して立設された隣接する２つのフィンを跨いで覆う高ｋ金属ゲート層が形成され、
    前記高ｋ金属ゲート層の表層を前記被エッチング層としてエッチング除去する基板処理液。
  3. 請求項１または２に記載の基板処理液であって、
    前記薬液は過酸化水素水溶液である基板処理液。
  4. 請求項１ないし３のいずれか一項に記載の基板処理液であって、
    前記錯体形成剤は、アルキルアンモニウム塩、または下記一般式（１）
    （ＮＨ４ ＋）ｎＸｎ－ … （１）
    ここで、Ｘｎ－はｎ価のアニオンで、ｎは１または２である、
    で表されるアンモニウム塩である基板処理液。
  5. 請求項１ないし４のいずれか一項に記載の基板処理液であって、
    ｐＨ９以下に調整された基板処理液。
  6. 請求項１ないし５のいずれか一項に記載の基板処理液であって、
    ｐＨを調整するｐＨ調整剤をさらに備え、
    前記ｐＨ調整剤は塩酸、硫酸、硝酸およびリン酸のうちの少なくとも１種を含む基板処理液。
  7. 請求項１ないし５のいずれか一項に記載の基板処理液であって、
    ｐＨを調整するｐＨ調整剤をさらに備え、
    前記ｐＨ調整剤は水酸化アンモニウム、水酸化ナトリウムおよび水酸化カリウムのうちの少なくとも１種を含む基板処理液。
  8. 請求項１ないし７のいずれか一項に記載の基板処理液であって、
    前記錯体形成剤のイオン濃度が１ｍ ｍｏｌ／Ｌ以上１０ｍ ｍｏｌ／Ｌ以下である基板処理液。
  9. 請求項１ないし８のいずれか一項に記載の基板処理液であって、
    ｐＨ８以上に調整されており、
    前記錯体形成剤のイオン濃度が１ｍ ｍｏｌ／Ｌ以上２ｍ ｍｏｌ／Ｌ以下である基板処理液。
  10. １０ｎｍ以下の狭小幅を有する開口部と前記開口部の対向する底壁と前記底壁から前記開口部に向けて延設される１または複数の側壁とで狭所空間が形成されるとともに前記底壁および前記側壁のうちの少なくとも一方が、金属または前記金属の化合物で構成される被エッチング層により形成されたトレンチ構造を有する基板に対し、基板処理液を供給して前記被エッチング層の除去を開始する工程と、
    前記基板から前記基板処理液を除去して前記被エッチング層の除去を停止させる工程とを備え、
    前記金属は、チタンおよびタンタルのうちの少なくとも１種を含み、
    前記基板処理液は、
    前記金属をエッチングするエッチャントとして機能するＨ２Ｏ２分子またはＨＯ２ －を含む薬液と、
    前記金属のイオンと錯体を形成するＮＨ４ ＋を含む錯体形成剤とを備え、
    ｐＨ５以上に調整されている
    ことを特徴とする基板処理方法。
  11. 請求項１０に記載の基板処理方法であって、
    前記基板処理液の前記錯体形成剤のイオン濃度が１ｍ ｍｏｌ／Ｌ以上１０ｍ ｍｏｌ／Ｌ以下である基板処理方法。
  12. 請求項１０または１１に記載の基板処理方法であって、
    前記基板処理液はｐＨ８以上に調整されており、
    前記基板処理液の前記錯体形成剤のイオン濃度が１ｍ ｍｏｌ／Ｌ以上２ｍ ｍｏｌ／Ｌ以下である基板処理方法。
  13. １０ｎｍ以下の狭小幅を有する開口部と前記開口部の対向する底壁と前記底壁から前記開口部に向けて延設される１または複数の側壁とで狭所空間が形成されるとともに前記底壁および前記側壁のうちの少なくとも一方が、金属または前記金属の化合物で構成される被エッチング層により形成されたトレンチ構造を有する基板を保持する基板保持部と、
    前記基板保持部に保持された前記基板に基板処理液を供給する処理液供給部とを備え、
    前記金属は、チタンおよびタンタルのうちの少なくとも１種を含み、
    前記基板処理液は、
    前記金属をエッチングするエッチャントとして機能するＨ２Ｏ２分子またはＨＯ２ －を含む薬液と、
    前記金属のイオンと錯体を形成するＮＨ４ ＋を含む錯体形成剤とを備え、
    ｐＨ５以上に調整されている
    ことを特徴とする基板処理装置。
  14. 請求項１３に記載の基板処理装置であって、
    前記基板処理液の前記錯体形成剤のイオン濃度が１ｍ ｍｏｌ／Ｌ以上１０ｍ ｍｏｌ／Ｌ以下である基板処理装置。
  15. 請求項１３または１４に記載の基板処理装置であって、
    前記基板処理液はｐＨ８以上に調整されており、
    前記基板処理液の前記錯体形成剤のイオン濃度が１ｍ ｍｏｌ／Ｌ以上２ｍ ｍｏｌ／Ｌ以下である基板処理装置。
JP2020041546A 2020-03-11 2020-03-11 基板処理液、基板処理方法および基板処理装置 Active JP7449127B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020041546A JP7449127B2 (ja) 2020-03-11 2020-03-11 基板処理液、基板処理方法および基板処理装置
TW110101078A TWI827902B (zh) 2020-03-11 2021-01-12 基板處理液、基板處理方法及基板處理裝置
CN202110198133.4A CN113388837A (zh) 2020-03-11 2021-02-22 衬底处理液、衬底处理方法及衬底处理装置
US17/191,841 US11908938B2 (en) 2020-03-11 2021-03-04 Substrate processing liquid for etching a metal layer, substrate processing method and substrate processing apparatus
KR1020210031297A KR102573057B1 (ko) 2020-03-11 2021-03-10 기판 처리액, 기판 처리 방법 및 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020041546A JP7449127B2 (ja) 2020-03-11 2020-03-11 基板処理液、基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2021145009A JP2021145009A (ja) 2021-09-24
JP7449127B2 true JP7449127B2 (ja) 2024-03-13

Family

ID=77617262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020041546A Active JP7449127B2 (ja) 2020-03-11 2020-03-11 基板処理液、基板処理方法および基板処理装置

Country Status (5)

Country Link
US (1) US11908938B2 (ja)
JP (1) JP7449127B2 (ja)
KR (1) KR102573057B1 (ja)
CN (1) CN113388837A (ja)
TW (1) TWI827902B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023090381A (ja) * 2021-12-17 2023-06-29 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP2023123997A (ja) * 2022-02-25 2023-09-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理液、基板処理方法および基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050250339A1 (en) 2004-05-06 2005-11-10 Shea Kevin R Methods of removing metal-containing materials
US20180148645A1 (en) 2016-11-29 2018-05-31 Samsung Electronics Co., Ltd. Etching composition and method for fabricating semiconductor device by using the same
WO2018181896A1 (ja) 2017-03-31 2018-10-04 関東化學株式会社 チタン層またはチタン含有層のエッチング液組成物およびエッチング方法
JP2019061978A (ja) 2017-09-22 2019-04-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
JP2007294625A (ja) 2006-04-25 2007-11-08 Sony Corp 半導体装置の製造方法
JP4972350B2 (ja) 2006-06-30 2012-07-11 株式会社日立製作所 半導体装置の製造方法
KR101126509B1 (ko) * 2009-07-23 2012-03-29 노벨러스 시스템즈, 인코포레이티드 등방성 구리 식각을 위한 식각 조성물
US20130200040A1 (en) * 2012-01-04 2013-08-08 International Business Machines Corporation Titanium nitride removal
US9070625B2 (en) * 2012-01-04 2015-06-30 International Business Machines Corporation Selective etch chemistry for gate electrode materials
US8815668B2 (en) 2012-12-07 2014-08-26 International Business Machines Corporation Preventing FIN erosion and limiting Epi overburden in FinFET structures by composite hardmask
KR101790090B1 (ko) 2013-05-02 2017-10-25 후지필름 가부시키가이샤 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
CN104425603A (zh) * 2013-09-02 2015-03-18 中国科学院微电子研究所 半导体器件及其制造方法
CN115044375A (zh) * 2014-03-18 2022-09-13 富士胶片电子材料美国有限公司 蚀刻组合物
KR101587758B1 (ko) * 2015-03-05 2016-01-21 동우 화인켐 주식회사 질화 티탄(TiN) 막의 식각액 조성물 및 그를 이용한 금속배선의 형성 방법
US10870799B2 (en) * 2017-08-25 2020-12-22 Versum Materials Us, Llc Etching solution for selectively removing tantalum nitride over titanium nitride during manufacture of a semiconductor device
US10541317B2 (en) * 2018-03-01 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a metal gate using monolayers
JP2020202320A (ja) * 2019-06-12 2020-12-17 関東化学株式会社 過酸化水素分解抑制剤
US11499099B2 (en) * 2019-09-10 2022-11-15 Fujifilm Electronic Materials U.S.A., Inc. Etching composition
KR20210100258A (ko) * 2020-02-05 2021-08-17 삼성전자주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050250339A1 (en) 2004-05-06 2005-11-10 Shea Kevin R Methods of removing metal-containing materials
US20180148645A1 (en) 2016-11-29 2018-05-31 Samsung Electronics Co., Ltd. Etching composition and method for fabricating semiconductor device by using the same
WO2018181896A1 (ja) 2017-03-31 2018-10-04 関東化學株式会社 チタン層またはチタン含有層のエッチング液組成物およびエッチング方法
JP2019061978A (ja) 2017-09-22 2019-04-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
TWI827902B (zh) 2024-01-01
JP2021145009A (ja) 2021-09-24
KR102573057B1 (ko) 2023-08-31
US20210288172A1 (en) 2021-09-16
TW202200842A (zh) 2022-01-01
US11908938B2 (en) 2024-02-20
CN113388837A (zh) 2021-09-14
KR20210114885A (ko) 2021-09-24

Similar Documents

Publication Publication Date Title
JP7449127B2 (ja) 基板処理液、基板処理方法および基板処理装置
JP7170578B2 (ja) 基板処理方法および基板処理装置
US10403518B2 (en) Substrate processing method, substrate processing apparatus and recording medium
JP4895256B2 (ja) 基板の表面処理方法
WO2018147008A1 (ja) 基板処理方法および基板処理装置
TWI769416B (zh) 基板處理方法及基板處理裝置
JP4236109B2 (ja) 基板処理方法及び基板処理装置
WO2021054021A1 (ja) 基板処理方法、基板処理装置および基板処理液
WO2023162512A1 (ja) 基板処理液、基板処理方法および基板処理装置
WO2020195695A1 (ja) 基板処理装置、基板処理方法および半導体製造方法
WO2020044789A1 (ja) 基板処理方法および基板処理装置
TWI795990B (zh) 基板處理方法以及基板處理裝置
WO2022044639A1 (ja) 基板処理方法および基板処理装置
WO2023112673A1 (ja) 基板処理方法
WO2022254951A1 (ja) 基板処理方法および昇華乾燥用処理剤
US20230272973A1 (en) Substrate processing liquid, substrate processing method, and substrate processing apparatus
JP2023123998A (ja) 基板処理液の精製方法および精製装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240301

R150 Certificate of patent or registration of utility model

Ref document number: 7449127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150