KR20210114885A - 기판 처리액, 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리액, 기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20210114885A
KR20210114885A KR1020210031297A KR20210031297A KR20210114885A KR 20210114885 A KR20210114885 A KR 20210114885A KR 1020210031297 A KR1020210031297 A KR 1020210031297A KR 20210031297 A KR20210031297 A KR 20210031297A KR 20210114885 A KR20210114885 A KR 20210114885A
Authority
KR
South Korea
Prior art keywords
substrate
substrate processing
metal
etching
mmol
Prior art date
Application number
KR1020210031297A
Other languages
English (en)
Other versions
KR102573057B1 (ko
Inventor
다이 우에다
요스케 하나와
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20210114885A publication Critical patent/KR20210114885A/ko
Application granted granted Critical
Publication of KR102573057B1 publication Critical patent/KR102573057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/38—Alkaline compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Robotics (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(과제) 트렌치 구조를 형성하는 저벽 및 측벽 중 적어도 한쪽이 금속 또는 당해 금속의 화합물로 구성되는 피에칭층인, 기판에 대해 우수한 에칭 레이트로 에칭 처리를 실시한다.
(해결 수단) 이 발명에서는, 기판 처리액은, 상기 금속을 에칭하는 에천트로서 기능하는 H2O2 분자 또는 HO2 -를 포함하는 약액과, 상기 금속의 이온과 착체를 형성하는 NH4 ＋를 포함하는 착체 형성제를 구비하고, pH 5 이상으로 조정되어 있다.

Description

기판 처리액, 기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING LIQUID, SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
이 발명은, 트렌치 구조를 갖는 기판에 대해 에칭 처리를 실시하기 위한 기판 처리액, 당해 기판 처리액에 의해 기판을 처리하는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
이하에 나타내는 일본 출원의 명세서, 도면 및 특허 청구의 범위에 있어서의 개시 내용은, 참조에 의해 그 전체 내용이 본 명세서에 편입된다：
일본국 특허출원 2020-041546(2020년3월11일 출원)
반도체 장치나 액정 표시 장치 등의 전자 부품의 제조 공정에는, 기판을 부분적으로 에칭 제거하여 원하는 패턴을 형성하는 에칭 공정이 포함된다. 예를 들면 일본국 특허공표 2015-536581호 공보에는, 핀을 갖는 전계 효과 트랜지스터(이하 「FinFET」라고 한다)의 제조 공정이 기재되어 있다. 이 FinFET에서는, 복수의 핀에 걸쳐 게이트가 형성된다. 구체적으로는, 복수의 핀 상에 HKMG층이 형성되는 것에 이어서 게이트 재료층이 형성된다. 이들 중에서 HKMG층은, HfO2, Al2O3, La2O3 등의 고k 유전체로 구성된 고k 금속 게이트층(HK)과, TiN, TaN, TaAlN, TiC로 구성되는 금속층(MG)을 적층시킨 것이다. 일본국 특허공표 2015-536581호 공보에서는, HKMG층을 패터닝하기 위해 RIE(반응성 이온 에칭)를 이용하고 있다.
최근, 상기한 FinFET나 3차원 NAND형 불휘발성 반도체 장치(이하 「3D-NAND 메모리」라고 한다) 등의 전자 부품의 제조에 있어서, 습식 에칭을 이용하는 것이 검토되고 있다. 그러나, 이들 전자 부품에서는, 패턴의 미세화나 3차원 구조의 복잡화 등의 진행에 따라 협소한 영역에 대해 에칭 처리를 실시할 필요가 생기고 있다. 예를 들면 FinFET의 금속층을 형성하기 위해서는, 뒤에서 설명하는 도 1에 나타내는 바와 같이 핀 상에 금속층을 구성하는 재료, 예를 들면 TiN으로 TiN층을 형성하고, 또한 당해 TiN층을 에칭액에 의해 부분적으로 제거하여 원하는 형상으로 마무리할 필요가 있다. 복수의 핀에 걸쳐 형성된 TiN층은 트렌치 구조를 갖고 있다. 따라서, 원하는 형상으로 마무리하기 위해서는, 트렌치 구조의 내부에 TiN층을 에칭하기 위한 에천트를 침입시킬 필요가 있다. 그러나, FinFET의 핀 피치가 좁아짐에 따라, 트렌치 구조의 개구부는 좁아지고, 트렌치 구조의 내부는 협소 공간으로 되어 있다. 그 때문에, 상기 에천트를 효율적으로 침입시키는 것이 어렵고, 상기 협소 공간 내에서의 에칭 레이트가 저하된다. 그 결과, 금속층을 원하는 형상으로 마무리할 수 없다는 문제가 있었다. 이러한 문제는, FinFET와 같이 트렌치 구조를 구성하는 저벽 및 당해 저벽으로부터 개구부를 향해 연장 설치되는 1 또는 복수의 측벽 전부가 에칭 대상이 되는 경우에 한정되는 것이 아니라, 저벽만, 혹은 측벽 전부 또는 일부만이 에칭 대상이 되는 경우에도 발생한다.
이 발명은, 상기 과제를 감안하여 이루어진 것이며, 트렌치 구조를 형성하는 저벽 및 측벽 중 적어도 한쪽이 금속 또는 당해 금속의 화합물로 구성되는 피에칭층으로 되어 있는, 기판에 대해 우수한 에칭 레이트로 에칭 처리를 실시할 수 있는 기판 처리액, 기판 처리 방법 및 기판 처리 장치를 제공하는 것을 목적으로 한다.
이 발명의 제1 양태는, 협소 폭을 갖는 개구부와 개구부의 대향하는 저벽과 저벽으로부터 개구부를 향해 연장 설치되는 1 또는 복수의 측벽으로 협소 공간이 형성되는 것과 더불어 저벽 및 측벽 중 적어도 한쪽이 금속 또는 금속의 화합물의 피에칭층으로 형성된, 트렌치 구조를 갖는 기판에 공급됨으로써 피에칭층을 제거하는 기판 처리액으로서, 금속을 에칭하는 에천트로서 기능하는 H2O2 분자 또는 HO2 -를 포함하는 약액과, 금속의 이온과 착체를 형성하는 NH4 +를 포함하는 착체 형성제를 구비하고, pH 5 이상으로 조정된 것을 특징으로 하고 있다.
이 발명의 제2 양태는, 기판 처리 방법으로서, 협소 폭을 갖는 개구부와 개구부의 대향하는 저벽과 저벽으로부터 개구부를 향해 연장 설치되는 1 또는 복수의 측벽으로 협소 공간이 형성되는 것과 더불어 저벽 및 측벽 중 적어도 한쪽이, 금속 또는 금속의 화합물로 구성되는 피에칭층에 의해 형성된 트렌치 구조를 갖는 기판에 대해, 기판 처리액을 공급하여 피에칭층의 제거를 개시하는 공정과, 기판으로부터 기판 처리액을 제거하여 피에칭층의 제거를 정지시키는 공정을 구비하고, 기판 처리액은, 금속을 에칭하는 에천트로서 기능하는 H2O2 분자 또는 HO2 -를 포함하는 약액과, 금속의 이온과 착체를 형성하는 NH4 +를 포함하는 착체 형성제를 구비하고, pH 5 이상으로 조정되어 있는 것을 특징으로 하고 있다.
이 발명의 제3 양태는, 기판 처리 장치로서, 협소 폭을 갖는 개구부와 개구부의 대향하는 저벽과 저벽으로부터 개구부를 향해 연장 설치되는 1 또는 복수의 측벽으로 협소 공간이 형성되는 것과 더불어 저벽 및 측벽 중 적어도 한쪽이, 금속 또는 금속의 화합물로 구성되는 피에칭층에 의해 형성된 트렌치 구조를 갖는 기판을 유지하는 기판 유지부와, 기판 유지부에 유지된 기판에 기판 처리액을 공급하는 처리액 공급부를 구비하고, 기판 처리액은, 금속을 에칭하는 에천트로서 기능하는 H2O2 분자 또는 HO2 -를 포함하는 약액과, 금속의 이온과 착체를 형성하는 NH4 ＋를 포함하는 착체 형성제를 구비하고, pH 5 이상으로 조정되어 있는 것을 특징으로 하고 있다.
이와 같이 구성된 발명에 따르면, 금속을 에칭하는 에천트로서 기능하는 H2O2 분자 또는 HO2 -를 포함하는 약액과, 금속의 이온과 착체를 형성하는 NH4 ＋를 포함하는 착체 형성제를 구비하고, pH 5 이상으로 조정된 기판 처리액을 이용하여 피에칭층이 에칭된다. 따라서, 트렌치 구조를 형성하는 저벽 및 측벽 중 적어도 한쪽이 금속 또는 당해 금속의 화합물로 구성되는 피에칭층인, 기판에 대해 우수한 에칭 레이트로 에칭 처리를 실시할 수 있다.
상술한 본 발명의 각 양태가 갖는 복수의 구성 요소는 전부가 필수인 것은 아니고, 상술한 과제의 일부 또는 전부를 해결하기 위해, 혹은, 본 명세서에 기재된 효과의 일부 또는 전부를 달성하기 위해, 적절히, 상기 복수의 구성 요소 중 일부의 구성 요소에 대해서, 그 변경, 삭제, 새로운 다른 구성 요소와의 교체, 한정 내용의 일부 삭제를 행하는 것이 가능하다. 또, 상술한 과제의 일부 또는 전부를 해결하기 위해, 혹은, 본 명세서에 기재된 효과의 일부 또는 전부를 달성하기 위해, 상술한 본 발명의 일 양태에 포함되는 기술적 특징의 일부 또는 전부를 상술한 본 발명의 다른 양태에 포함되는 기술적 특징의 일부 또는 전부와 조합하여, 본 발명의 독립된 일 형태로 하는 것도 가능하다.
도 1은, 본 발명에 따른 기판 처리 방법의 일 실시 형태를 모식적으로 나타내는 도면이다.
도 2는, 도 1에 나타내는 기판 처리 방법을 실행 가능한 기판 처리 장치의 제1 실시 형태를 나타내는 도면이다.
도 3은, 도 2에 나타내는 기판 처리 장치의 측면도이다.
도 4는, 처리 유닛의 구성을 나타내는 부분 단면도이다.
도 5는, 처리 유닛을 제어하는 제어부의 전기적 구성을 나타내는 블록도이다.
도 6은, 처리액 공급부의 구성을 나타내는 도면이다.
도 7은, 도 2의 기판 처리 장치에서 실행되는 기판 처리의 내용을 나타내는 도면이다.
도 8은, 에칭 레이트의 평가용 샘플의 구성 및 실험 내용을 모식적으로 나타내는 도면이다.
도 9는, 실시예 1의 에칭 특성을 나타내는 그래프이다.
도 10은, 실시예 2의 에칭 특성을 나타내는 그래프이다.
＜발명의 개요＞
본 발명은, 기판에 형성된 트렌치 구조의 저벽이나 측벽 중 적어도 1개를 피에칭층으로 하고, 기판에 기판 처리액을 공급함으로써 피에칭층을 습식 에칭하여 원하는 형상으로 마무리하는 기판 처리 방법 및 기판 처리 장치, 그리고 상기 에칭을 효과적으로 행하는 기판 처리액에 관한 것이다. 특히, 본 발명에 따른 기판 처리 방법에서는, 피에칭층이 금속 또는 금속의 화합물로 구성되고, 당해 금속을 에칭하는 에천트로서 기능하는 H2O2 분자 또는 HO2 -를 포함하는 약액에 의해 에칭 처리가 행해진다. 당해 약액으로서, 예를 들면 과산화수소 수용액을 이용할 수 있다. 또, 기판 처리 방법은, 예를 들면 도 1에 나타내는 바와 같이 FinFET의 게이트를 제조하는 일 공정에 적용 가능하다.
도 1은 본 발명에 따른 기판 처리 방법의 일 실시 형태를 모식적으로 나타내는 도면이다. FinFET의 게이트를 제조함에 있어서는, 일본국 특허공표 2015-536581호 공보에 기재되어 있는 바와 같이, 실리콘 등의 기판(W)으로부터 상방으로 세워져 설치된 복수의 핀(F)에 걸쳐 형성된 고k 유전체층(11)에 대해 TiN, TaN, TaAlN, TiC 등의 금속층(12)이 원하는 두께로 적층된다(도 1의 하단 도면 (b) 참조). 이들 고k 유전체층(11) 및 금속층(12)에 의해 HKMG층(13)이 구성된다. 그리고, HKMG층(13) 상에 폴리 실리콘 등의 게이트 재료층(도시 생략)이 형성된다. 이로 인해 FinFET의 게이트 제조가 완료된다.
여기서, 금속층(12)의 형성은 2단계로 행해진다. 즉, 도 1의 상단 도면 (a)에 나타내는 바와 같이 금속 증착 등에 의해 고k 유전체층(11) 상에 상기 원하는 두께보다 두꺼운 금속층, 예를 들면 TiN층(12a)이 형성된다. 이 TiN층(12a)의 형성 후에 있어서, 기판(W)의 표면에 기판 처리액을 공급함으로써, 동 도면의 하단 도면 (b)에 나타내는 바와 같이 TiN층(12a)을 습식 에칭하여 상기 원하는 두께의 금속층(12)을 형성한다.
여기서 주목해야 할 점은, TiN층(12a)은 핀(F)의 형상을 따라 형성되고, 서로 인접하는 핀(F) 사이에서 협소한 트렌치 구조가 형성되는 것이다. TiN층(12a)은 비교적 두껍기 때문에 트렌치 구조의 개구부(12c)는 핀 피치 Pf보다 대폭 좁아진다. 즉, 개구부(12c)의 개구 치수 OW는 협소 폭으로 되어 있다. 또, 트렌치 구조를 형성하는 저벽(12d) 및 측벽(12e)도 다음과 같은 특징을 갖고 있다. 개구부(12c)와 대향하는 저벽(12d)은 좁고, 당해 저벽(12d)으로부터 개구부(12c)를 향하는 측벽(12e)의 간격도 개구 치수 OW 이하로 되어 있다. 따라서, 트렌치 구조의 내부 공간은 서로 인접하는 핀(F)에 의해 형성되는 공간보다 대폭 좁고, 이른바 협소 공간(12f)으로 되어 있다. 그 때문에, 단순히 과산화수소 수용액을 주된 성분으로 하는 기판 처리액을 이용해도 에천트를 협소 공간(12f)에 효율적으로 침입시키는 것이 어렵다. 그 결과, 트렌치 구조의 저벽(12d) 및 측벽(12e)을 구성하는 TiN층(12a)의 에칭 레이트의 저하는 불가피했다.
그래서, 본원 발명자는 예의 연구하여, 2개의 지견을 얻었다. 첫번째 지견은 협소 공간(12f)에서의 착체의 형성 촉진, 환언하면 피에칭층의 용해 촉진을 위해서는, 착체 형성 이온을 포함하는 착체 형성제를 기판 처리액에 첨가하는 것이 유효하다는 점이다. 예를 들면 Ti의 착체 형성은 NH4 +에 의해 발생한다. 또, 트렌치 구조를 형성하는 벽면의 일부가 예를 들면 뒤에서 설명하는 도 8에 나타내는 바와 같이 Si나 SiO2 등이면, 당해 벽면은 음전위로 대전하기 쉽다. 이 경우, 트렌치 구조 내에서의 전기적 중성을 유지하기 위해, 양이온인 NH4 +는 트렌치 구조의 내부, 즉 협소 공간에 침입하여 농축되기 쉽다고 고찰된다. 따라서, TiN층(12a)과 착체를 형성하는 착체 형성제를 기판 처리액에 첨가하면, 협소 공간(12f)에서의 착체 형성이 촉진, 즉 피에칭층의 용해가 촉진된다.
FinFET의 게이트를 제조할 때에 적합한 착체 형성제로서는, 암모늄이온 NH4 ＋를 포함하는, 일반식
(NH4 +)nXn-
여기서, Xn-는 n가의 음이온이며, n은 1 또는 2이다,
로 표시되는 암모늄염을 이용할 수 있다. 암모늄염으로서는,
·불화암모늄 NH4F (Ammonium Fluoride)
·염화암모늄 NH4Cl (Ammonium Chloride)
·브롬화암모늄 NH4Br (Ammonium Bromide)
·요오드화암모늄 NH4I (Ammonium Iodide)
·황화암모늄 (NH4)2SO4 (Ammonium Sulfide)
·아세트산암모늄 NH4CH3CO2 (Ammonium Acetate)
·인산암모늄 (NH4)2PO4 (Ammonium Phosphate)
이 포함된다.
또, 착체 형성제로서 알킬암모늄염을 이용할 수 있다. 알킬암모늄염에는, 일반식(NR4 +)nXn-로 표시되는 제4급 암모늄염, R3N으로 표시되는 제3급 아민, R2NH로 표시되는 제2급 아민, RNH2로 표시되는 제1급 아민으로 나타내어지는, (R은 알킬기나 아릴기)가 포함되고, 예를 들면,
·불화테트라메틸암모늄 [(CH3)4N]F (TetraMethylAmmonium Fluoride; TMAF)
·불화테트라에틸암모늄 [(CH3CH2CH2)4N]F (TetraEthylAmmonium Fluoride; TEAF)
·불화테트라부틸암모늄 [(CH3CH2CH2CH2CH2)4N]F (TetraButhylAmmonium Fluoride; TBAF)
·염화테트라메틸암모늄 [(CH3)4N]Cl (TetraMethylAmmonium Chloride; TMAC)
·염화테트라에틸암모늄 [(CH3CH2CH2)4N]Cl (TetraEthylAmmonium Chloride; TEAC)
·염화테트라부틸암모늄 [(CH3CH2CH2CH2CH2)4N]Cl (TetraButhylAmmonium Chloride; TBAC)
·요오드화테트라메틸암모늄 [(CH3) 4N]I (TetraMethylAmmonium Iodide; TMAI)
·요오드화테트라에틸암모늄 [(CH3CH2CH2)4N]I (TetraEthylAmmonium Iodide; TEAI)
·요오드화테트라부틸암모늄 [(CH3CH2CH2CH2CH2)4N]I (TetraButhylAmmonium Iodide; TBAI)
등의 할로겐화물, 황산수소테트라부틸암모늄 등의 황산수소화물, 아세트산테트라메틸암모늄 등의 아세트산화물, 수산화테트라에틸암모늄 등의 수산화물, 과염소산테트라부틸암모늄 등의 과염소산, 등이 포함된다.
또, 착체 형성제로서 일반적인 킬레이트제도 사용할 수 있다. 킬레이트제로서, 예를 들면, 에틸렌디아민4아세트산(EDTA), 에데트산칼슘나트륨수화물, 글리콜에테르디아민4아세트산(EGTA), 하이드록시에틸이미노2아세트산(HIDA), 이미노2아세트산(IDA), 니트릴로3아세트산(NTA), 니트릴로트리스메틸포스폰산3나트륨염(NTPO), 트리에틸렌테트라민6아세트산(TTHA)을 이용할 수 있다.
또, 두번째 지견은, 에천트의 농도(이하 「에천트 농도」라고 한다)가 기판 처리액 중의 pH의 영향을 받기 쉽다는 점이다. 예를 들면 금속층(12)의 주요 구성인 티탄(Ti)의 에칭 모델은, 종래부터 알려져 있는 바와 같이, 이하에 나타내는 것과 같다.
[수학식 1]
Figure pat00001
이 모델로부터 명백하듯이, 금속층(12)의 에칭에는, H2O2 분자 자신 또는 H2O2로부터 해리한 HO2 - 등의 에천트가 기여한다. 그러나, 협소 공간(12f)에 있어서는 피에칭층의 표면 근방에 발생하는 전기 이중층의 영향에 의해 에천트의 농도 저하가 발생하고, 이것이 에칭 레이트를 저하시키는 주 요인 중 하나라고 생각되고 있다. 여기서, HO2 - 이온의 해리 상수는 다음 식이다.
[수학식 2]
Figure pat00002
이에 의거하여 기판 처리액의 pH 컨트롤을 검토했더니, 산성~중성 영역에서는 에천트 농도는 극단적으로 낮고, pH가 오름에 따라 기판 처리액 중에서의 에천트 농도는 상승함을 알 수 있다. 따라서, 협소 공간(12f)에서의 에칭 레이트를 높이기 위해서는, 기판 처리액의 pH를 5 이상으로 조정하여, 에천트 농도를 높여 두는 것이 중요하다. 단, pH가 너무 높으면 금속층(12) 이외의 물질(Si나 SiO2 등)을 에칭해 버려 선택성이 얻어지지 않는 경우가 있다. 이 점을 고려하면, 기판 처리액의 pH를 9 이하로 억제하는 것이 바람직하다. 즉, 에칭 레이트를 높이기 위해 기판 처리액의 pH를 적어도 5 이상으로 조정함으로써 기판 처리액 중의 에천트 농도를 높일 수 있으며, 또한 pH를 9 이하로 억제함으로써 선택성도 동시에 확보할 수 있다.
과산화수소 수용액과 DIW(탈이온수：deionized water)를 1：5로 혼합한 혼합액의 pH는 약 5이다. 이것에 착체 형성제로서 암모늄염이나 알킬암모늄염을 첨가하면, pH는 높아진다. 여기서, 기판 처리액의 pH를 더욱 높게 하기 위해, 알칼리성의 pH 조정제를 더 첨가해도 된다. 알칼리성의 pH 조정제로서는,
·수산화암모늄 (NH4OH Ammonium Hydroxide)
·수산화나트륨 (NaOH Sodium Hydroxide)
·수산화칼륨 (KOH Potassium Hydroxide)
등이 있으며, 이들 중 적어도 1종을 이용할 수 있다. 한편, 착체 형성제의 첨가에 의해 기판 처리액의 pH가 원하는 값보다 너무 높아 질 때에는, pH를 5 이상으로 유지하는 것을 전제로 산성의 pH 조정제를 더 첨가해도 된다. 산성의 pH 조정제로서는,
·염산 (HCl Hydrochloric Acid)
·황산 (H2SO4 Sulfuric Acid)
·질산 (HNO3 Nitric Acid)
·인산 (H3PO4 Phosphoric Acid)
등이 있으며, 이들 중 적어도 1종을 이용할 수 있다.
이상과 같이, FinFET의 HKMG층(13)을 제조함에 있어서 트렌치 구조의 저벽(12d) 및 측벽(12e)을 구성하는 TiN층(12a)을 에칭하기 위한 기판 처리액에는, H2O2 분자나 HO2 - 등의 에천트를 포함하는 약액을 이용할 수 있는데, 착체 형성제의 첨가와 pH 조정을 행하는 것이 적합하다. 즉, 착체 형성제를 첨가하는 것과 더불어 기판 처리액의 pH를 5 이상으로 조정함으로써, 에천트의 양을 높임과 더불어 당해 에천트를 트렌치 구조의 내부, 즉 협소 공간(12f)에 효율적으로 침입시킬 수 있다. 따라서, 저벽(12d) 및 측벽(12e)을 구성하는 TiN층(12a)(피에칭층)을 우수한 에칭 레이트로 에칭 처리를 실시할 수 있다. 그 결과, 고성능의 FinFET를 제조할 수 있다.
또, 기판 처리액에 pH 조정제를 더 첨가함으로써 기판 처리액의 pH를 원하는 값으로 조정할 수 있고, 상기 에칭 처리를 안정적으로 행할 수 있다.
＜기판 처리 장치＞
다음에, 상기 기판 처리액을 이용하여 도 1에 나타내는 기판 처리 방법을 실행하는 기판 처리 장치의 구성 및 동작을 도 2 내지 도 7을 참조하면서 설명한다.
도 2는 도 1에 나타내는 기판 처리 방법을 실행 가능한 기판 처리 장치의 제1 실시 형태를 나타내는 도면이다. 또, 도 3은 도 2에 나타내는 기판 처리 장치의 측면도이다. 이 기판 처리 장치(100)는, 도 1의 상단에 도시된 기판(W)에 대해 상기 기판 처리액에 의해 에칭 처리를 실행하는 장치이다. 이들 도면은 장치의 외관을 나타내는 것이 아니라, 기판 처리 장치(100)의 외벽 패널이나 그 외의 일부 구성을 제외함으로써 그 내부 구조를 이해하기 쉽게 나타낸 모식도이다. 이 기판 처리 장치(100)는, 예를 들면 클린 룸 내에 설치되고, FinFET를 제조하기 위한 기판(W)에 대해 에칭 처리를 실시하여 HKMG층의 금속층(도 1 중의 부호 12)을 형성하는 매엽식 장치이다.
본 실시 형태에서는, 도 1의 상단 도면 중의 TiN층(12a)을 에칭하여 금속층(12)을 형성하기 위해, 에천트를 포함하는 과산화수소 수용액(약액)과 DIW와 pH 조정제로서의 수산화암모늄 수용액을 1：5：0.01로 혼합한 혼합액에 대해 1mM(단, M=1mol/L)의 염화암모늄을 착체 형성제로서 첨가한 기판 처리액을 에칭액으로서 이용하고 있다. 이렇게 하여 조제된 기판 처리액의 pH는 거의 9이다. 또한, 당해 기판 처리액은 뒤에서 설명하는 「실시예 2」에 상당하고 있는데, 그 이외에, 예를 들면 「실시예 1」이나 「실시예 3」에서 나타내는 기판 처리액을 이용해도 된다.
도 2에 나타내는 바와 같이, 기판 처리 장치(100)는, 기판(W)에 대해 처리를 실시하는 기판 처리부(110)와, 이 기판 처리부(110)에 결합된 인덱서부(120)를 구비하고 있다. 인덱서부(120)는, 기판(W)을 수용하기 위한 용기(C)(복수의 기판(W)을 밀폐한 상태로 수용하는 FOUP(Front Opening Unified Pod), SMIF(Standard Mechanical Interface) 포드, OC(Open Cassette) 등)를 복수 개 유지할 수 있는 용기 유지부(121)와, 이 용기 유지부(121)에 유지된 용기(C)에 액세스하여, 미처리 기판(W)을 용기(C)로부터 꺼내거나, 처리 완료된 기판(W)을 용기(C)에 수납하기 위한 인덱서 로봇(122)을 구비하고 있다. 각 용기(C)에는, 복수 매의 기판(W)이 거의 수평인 자세로 수용되어 있다.
인덱서 로봇(122)은, 장치 하우징에 고정된 베이스부(122a)와, 베이스부(122a)에 대해 연직축 둘레로 회동 가능하게 설치된 다관절 아암(122b)과, 다관절 아암(122b)의 선단에 장착된 핸드(122c)를 구비한다. 핸드(122c)는 그 상면에 기판(W)을 재치하여 유지할 수 있는 구조로 되어 있다. 이러한 다관절 아암 및 기판 유지용 핸드를 갖는 인덱서 로봇은 공지이므로 자세한 설명을 생략한다.
기판 처리부(110)는, 평면에서 보았을 때 거의 중앙에 배치된 기판 반송 로봇(111)과, 이 기판 반송 로봇(111)을 둘러싸도록 배치된 복수의 처리 유닛(1)을 구비하고 있다. 구체적으로는, 기판 반송 로봇(111)이 배치된 공간에 면하여 복수의(이 예에서는 8개의) 처리 유닛(1)이 배치되어 있다. 이들 처리 유닛(1)에 대해 기판 반송 로봇(111)은 랜덤으로 액세스하여 기판(W)을 수도(受渡)한다. 한편, 각 처리 유닛(1)은 기판(W)에 대해 소정의 처리를 실행한다. 본 실시 형태에서는, 이들 처리 유닛(1)은 동일한 기능을 갖고 있다. 이 때문에, 복수 기판(W)의 병렬 처리가 가능하게 되어 있다.
도 4는 처리 유닛의 구성을 나타내는 부분 단면도이다. 또, 도 5는 처리 유닛을 제어하는 제어부의 전기적 구성을 나타내는 블록도이다. 또한, 본 실시 형태에서는, 각 처리 유닛(1)에 대해 제어부(4)를 설치하고 있는데, 1대의 제어부에 의해 복수의 처리 유닛(1)을 제어하도록 구성해도 된다. 또, 기판 처리 장치(100) 전체를 제어하는 제어 유닛(도시 생략)에 의해 처리 유닛(1)을 제어하도록 구성해도 된다.
처리 유닛(1)은, 내부 공간(21)을 갖는 챔버(2)와, 챔버(2)의 내부 공간(21)에 수용되어 기판(W)을 유지하는 기판 유지부로서 기능하는 스핀 척(3)을 구비하고 있다. 도 2 및 도 3에 나타내는 바와 같이, 챔버(2)의 측면에 셔터(23)가 설치되어 있다. 셔터(23)에는 셔터 개폐 기구(22)(도 5)가 접속되어 있으며, 제어부(4)로부터의 개폐 지령에 따라 셔터(23)를 개폐시킨다. 보다 구체적으로는, 처리 유닛(1)에서는, 미처리 기판(W)을 챔버(2)에 반입할 때에 셔터 개폐 기구(22)는 셔터(23)을 열어, 기판 반송 로봇(111)의 핸드에 의해 미처리 기판(W)이 페이스 업 자세로 스핀 척(3)에 반입된다. 즉, 기판(W)은 TiN층(12a)(도 1)을 상방을 향한 상태로 스핀 척(3) 상에 재치된다. 그리고, 당해 기판 반입 후에 기판 반송 로봇(111)의 핸드가 챔버(2)로부터 퇴피하면, 셔터 개폐 기구(22)는 셔터(23)를 닫는다. 그리고, 챔버(2)의 내부 공간(21) 내에서 후술하는 바와 같이 기판 처리액, DIW 및 질소 가스가 기판(W)의 표면(Wf)에 공급되어 원하는 기판 처리가 상온 환경 하에서 실행된다. 또, 기판 처리의 종료 후에 있어서는, 셔터 개폐 기구(22)가 셔터(23)를 다시 열어, 기판 반송 로봇(111)의 핸드가 처리 완료된 기판(W)을 스핀 척(3)으로부터 반출한다. 이와 같이, 본 실시 형태에서는, 챔버(2)의 내부 공간(21)이 상온 환경으로 유지하면서 기판 처리를 행하는 처리 공간으로서 기능한다. 또한, 본 명세서에 있어서 「상온」이란, 5℃~35℃의 온도 범위에 있는 것을 의미한다.
스핀 척(3)은, 기판(W)을 파지하는 복수의 척 핀(31)과, 복수의 척 핀(31)을 지지하여 수평 방향을 따르는 원반 형상으로 형성된 스핀 베이스(32)와, 스핀 베이스(32)에 연결된 상태로 기판(W)의 표면 중심으로부터 연장되는 면법선과 평행한 회전 축선 C1 둘레로 회전이 자유롭게 설치된 중심축(33)과, 모터에 의해 중심축(33)을 회전 축선 C1 둘레로 회전시키는 기판 회전 구동 기구(34)를 구비하고 있다. 복수의 척 핀(31)은, 스핀 베이스(32)의 상면의 주연부에 설치되어 있다. 이 실시 형태에서는, 척 핀(31)은 둘레 방향으로 등간격을 두고 배치되어 있다. 그리고, 스핀 척(3)에 재치된 기판(W)을 척 핀(31)에 의해 파지한 상태로 제어부(4)로부터의 회전 지령에 따라 기판 회전 구동 기구(34)의 모터가 작동하면, 기판(W)은 회전 축선 C1 둘레로 회전한다. 또, 이와 같이 기판(W)을 회전시킨 상태에서, 제어부(4)로부터의 공급 지령에 따라 분위기 차단 기구(5)에 설치된 노즐로부터 기판 처리액, DIW 및 질소 가스가 순차적으로 기판(W)의 표면(Wf)에 공급된다.
분위기 차단 기구(5)는, 차단판(51)과, 차단판(51)에 일체 회전 가능하게 설치된 상측 스핀축(52)과, 차단판(51)의 중앙부를 상하 방향으로 관통하는 노즐(53)을 갖고 있다. 차단판(51)은 기판(W)와 거의 같은 직경 또는 그 이상의 직경을 갖는 원판 형상으로 마무리되어 있다. 차단판(51)은 스핀 척(3)에 유지된 기판(W)의 상면에 간격을 두고 대향 배치되어 있다. 이 때문에, 차단판(51)의 하면이 기판(W)의 표면(Wf) 전역에 대향하는 원형의 기판 대향면(51a)으로서 기능한다. 또, 기판 대향면(51a)의 중앙부에는, 차단판(51)을 상하로 관통하는 원통 형상의 관통 구멍(51b)이 형성되어 있다.
상측 스핀축(52)은 차단판(51)의 중심을 지나 연직으로 연장되는 회전 축선(기판(W)의 회전 축선 C1과 일치하는 축선) 둘레로 회전 가능하게 설치되어 있다. 상측 스핀축(52)은 원통 형상을 갖고 있다. 상측 스핀축(52)의 내주면은, 상기 회전 축선을 중심으로 하는 원통면으로 형성되어 있다. 상측 스핀축(52)의 내부 공간은, 차단판(51)의 관통 구멍(51b)에 연통하고 있다. 상측 스핀축(52)은, 차단판(51)의 상방에서 수평으로 연장되는 지지 아암(54)에 상대 회전 가능하게 지지되어 있다.
노즐(53)은 스핀 척(3)의 상방에 배치되어 있다. 노즐(53)은 지지 아암(54)에 대해 회전 불가능한 상태로 지지 아암(54)에 의해 지지되어 있다. 또, 노즐(53)은, 차단판(51), 상측 스핀축(52), 및 지지 아암(54)과 일체적으로 승강 가능하게 되어 있다. 노즐(53)의 하단부에는 토출구(53a)가 형성되고, 스핀 척(3)에 유지되어 있는 기판(W)의 표면(Wf)의 중앙부에 대향한다.
차단판(51)에는, 전동 모터 등을 포함하는 구성의 차단판 회전 구동 기구(55)(도 5)가 결합되어 있다. 차단판 회전 구동 기구(55)는 제어부(4)로부터의 회전 지령에 따라 차단판(51) 및 상측 스핀축(52)을 지지 아암(54)에 대해 회전 축선 C1 둘레로 회전시킨다. 또, 지지 아암(54)에는 차단판 승강 구동 기구(56)가 결합되어 있다. 차단판 승강 구동 기구(56)는 제어부(4)로부터의 승강 지령에 따라 차단판(51), 상측 스핀축(52) 및 노즐(53)을 지지 아암(54)과 일체적으로 연직 방향 Z로 승강시킨다. 보다 구체적으로는, 차단판 승강 구동 기구(56)는, 기판 대향면(51a)이 스핀 척(3)에 유지되어 있는 기판(W)의 표면(Wf)에 근접하여 표면(Wf)의 상방 공간을 주변 분위기로부터 실질적으로 차단하는 차단 위치(도 2에 나타내는 위치)와, 차단 위치보다 크게 상방으로 퇴피한 퇴피 위치(도시 생략) 사이에서 승강시킨다.
노즐(53)의 상단부는, 처리액 공급 제어부(61), DIW 공급 제어부(62) 및 기체 공급 제어부(63)가 접속되어 있다.
처리액 공급 제어부(61)는, 노즐(53)에 접속된 처리액 배관(611)과, 처리액 배관(611)에 끼워진 밸브(612)를 갖고 있다. 처리액 배관(611)은 기판 처리액의 공급원으로서 기능하는 처리액 공급부(400)와 접속되어 있다.
도 6은 처리액 공급부의 구성을 나타내는 도면이다. 처리액 공급부(400)는, 에천트를 포함하는 과산화수소 수용액(약액)을 공급하는 약액 공급계(410)와, DIW를 공급하는 DIW 공급계(420)와, pH 조정제를 공급하는 조정제 공급계(430)를 갖고 있다. 약액 공급계(410)는, 과산화수소 수용액의 공급원으로부터 보급되는 과산화수소 수용액을 탱크(411)에 일시적으로 저류하고, 적당한 타이밍에 믹싱 밸브(450)에 공급하는 기능을 갖고 있다. 약액 공급계(410)는 탱크(411)와 질소 가스 공급원을 접속하는 배관(412)을 갖고 있다. 이 배관(412)에는, 유량 조정 밸브(413) 및 개폐 제어 밸브(414)가 개재하여 설치되어 있다. 이 때문에, 제어부(4)(도 5)로부터의 지령에 따라 작동함으로써 적량의 유량으로 질소 가스가 유량 조정 밸브(413) 및 개폐 제어 밸브(414)를 통해 탱크(411)에 압송되고, 탱크(411)에 저류되어 있는 과산화수소 수용액이 배관(415)을 통해 믹싱 밸브(450)에 공급 가능하게 되어 있다. 또, 배관(415)에는, 유량 조정 밸브(416) 및 개폐 제어 밸브(417)가 개재하여 설치되어 있다. 이 때문에, 제어부(4)로부터의 지령에 따라 유량 조정 밸브(416) 및 개폐 제어 밸브(417)가 작동함으로써 적량의 유량으로 과산화수소 수용액이 적당한 타이밍에 믹싱 밸브(450)에 공급된다. 한편, 탱크(411) 내에서의 과산화수소 수용액의 저류량을 일정 이상으로 유지하기 위해, 탱크(411) 내에서의 과산화수소 수용액의 액면 높이를 검지하는 센서(418)가 설치되어 있다. 그리고, 센서(418)가 상기 액면 높이를 검지하는 것과 더불어, 그 검지 결과에 의거하여 상기 공급원으로부터 탱크(411)로 과산화수소 수용액이 보급된다.
DIW 공급계(420)는, DIW 공급원과 믹싱 밸브(450)를 접속하는 배관(421)을 가지는 것과 더불어 배관(421)에 유량 조정 밸브(422) 및 개폐 제어 밸브(423)가 개재하여 설치되어 있다. 이 때문에, 제어부(4)로부터의 지령에 따라 유량 조정 밸브(422) 및 개폐 제어 밸브(423)가 작동하여, 적량의 유량으로 DIW가 적당한 타이밍에 믹싱 밸브(450)에 공급된다.
조정제 공급계(430)는, pH 조정제 공급원으로부터 보급되는 pH 조정제를 pH 조정용 탱크(431)에 일시적으로 저류하고, 적당한 타이밍에 믹싱 밸브(450)에 공급하는 기능을 갖고 있다. 조정제 공급계(430)는 탱크(431)와 pH 조정제 공급원을 접속하는 배관(432)을 갖고 있다. 이 배관(432)에는, 유량 조정 밸브(433) 및 개폐 제어 밸브(434)가 개재하여 설치되어 있다. 또, 탱크(431) 내에서의 pH 조정제의 저류량을 일정 이상으로 유지하기 위해, 탱크(431) 내에서의 pH 조정제의 액면 높이를 검지하는 센서(435)가 설치되어 있다. 그리고, 센서(435)가 상기 액면 높이를 검지하는 것과 더불어, 그 검지 결과에 의거하여 유량 조정 밸브(433) 및 개폐 제어 밸브(434)가 작동하여 pH 조정제 공급원으로부터 pH 조정제가 탱크(431)에 보급된다.
탱크(431)와 질소 가스 공급원은 배관(436)에 의해 접속되어 있다. 이 배관(436)에는, 유량 조정 밸브(437) 및 개폐 제어 밸브(438)가 개재하여 설치되어 있다. 이 때문에, 제어부(4)로부터의 지령에 따라 작동함으로써 적량의 유량으로 질소 가스가 유량 조정 밸브(437) 및 개폐 제어 밸브(438)를 통해 탱크(431)에 압송되고, 탱크(431)에 저류되어 있는 pH 조정제가 배관(439)을 통해 믹싱 밸브(450)에 공급 가능하게 되어 있다. 이 배관(439)에는, 유량 조정 밸브(440) 및 개폐 제어 밸브(441)가 개재하여 설치되어 있다. 이 때문에, 제어부(4)로부터의 지령에 따라 유량 조정 밸브(440) 및 개폐 제어 밸브(441)가 작동함으로써 적량의 유량으로 pH 조정제가 적당한 타이밍에 믹싱 밸브(450)에 공급된다.
믹싱 밸브(450)에 대해 적량의 과산화수소 수용액, DIW 및 pH 조정제가 공급되고, 믹싱 밸브(450)에서 혼합된다. 이 다음에 혼합액은 배관(451)을 통해 다른 탱크(461)로 송액된다. 이 탱크(461)는 배관(462)을 통해 착체 형성제 공급원과 접속되어 착체 형성제의 공급을 받고, 원하는 조성의 기판 처리액이 탱크(461) 내에서 생성된다. 여기서, 착체 형성제의 일례인 염화암모늄은 상온에서 분말 고체이다. 그래서, 도 6에 나타내는 바와 같이, 탱크(461) 내에 교반 유닛(463)이 설치되어, 교반에 의한 염화암모늄의 용해와 혼합을 촉진하고 있다.
또, 탱크(461)는 배관(464)을 통해 질소 가스 공급원과 접속되어 있다. 또, 이 배관(464)에는, 유량 조정 밸브(465) 및 개폐 제어 밸브(466)가 개재하여 설치되어 있다. 이 때문에, 제어부(4)로부터의 지령에 따라 작동함으로써 적량의 유량으로 질소 가스가 유량 조정 밸브(465) 및 개폐 제어 밸브(466)를 통해 탱크(461)에 압송되고, 탱크(461) 내에서 혼합된 기판 처리액이 배관(467)을 통해 송액된다. 또한, 배관(467)에도 유량 조정 밸브(468) 및 개폐 제어 밸브(469)가 개재하여 설치되어, 적량의 유량으로 기판 처리액을 적당한 타이밍에 노즐(53)을 향해 공급 가능하게 되어 있다.
도 4로 되돌아와서 설명을 계속한다. DIW 공급 제어부(62)는 노즐(53)에 접속된 DIW 공급 배관(621)과, DIW 공급 배관(621)을 개폐하는 밸브(622)를 갖고 있다. DIW 공급 배관(621)은 DIW의 공급원과 접속되어 있다. 제어부(4)로부터의 개폐 지령에 따라 밸브(622)가 열리면, DIW가 린스액으로서 노즐(53)에 공급되고, 토출구(53a)로부터 기판(W)의 표면 중앙부를 향해 토출된다.
기체 공급 제어부(63)는, 노즐(53)에 접속된 기체 공급 배관(631)과, 기체 공급 배관(631)을 개폐하는 밸브(632)를 갖고 있다. 기체 공급 배관(631)은 기체의 공급원과 접속되어 있다. 본 실시 형태에서는, 기체로서 제습된 질소 가스가 이용되고 있으며, 제어부(4)로부터의 개폐 지령에 따라 밸브(632)가 열리면, 질소 가스가 노즐(53)에 공급되어, 토출구(53a)로부터 기판(W)의 표면 중앙부를 향해 분사된다. 또한, 기체로서는, 질소 가스 이외에, 제습된 아르곤 가스 등의 불활성 가스를 이용해도 된다.
처리 유닛(1)에서는, 스핀 척(3)을 둘러싸도록, 배기통(80)이 설치되어 있다. 또, 스핀 척(3)과 배기통(80) 사이에 배치된 복수의 컵(81, 82)(제1 컵(81) 및 제2 컵(82))과, 기판(W) 주위에 비산한 처리액을 받는 복수의 가드(84~86)(제1 가드(84)~제3 가드(86))가 설치되어 있다. 또, 가드(84~86)에 대해 가드 승강 구동 기구(87~89)(제1~제3 가드 승강 구동 기구(87~89))가 각각 연결되어 있다. 가드 승강 구동 기구(87~89)는 각각 제어부(4)로부터의 승강 지령에 따라 가드(84~86)를 독립적으로 승강시킨다. 또한, 제1 가드 승강 구동 기구(87)의 도 4에 대한 도시는 생략되어 있다.
제어부(4)는, CPU 등의 연산 유닛, 고정 메모리 디바이스, 하드 디스크 드라이브 등의 기억 유닛, 및 입출력 유닛을 갖고 있다. 기억 유닛에는, 연산 유닛이 실행하는 프로그램이 기억되어 있다. 그리고, 제어부(4)는 상기 프로그램에 따라 장치 각 부를 제어함으로써, 에천트뿐만 아니라 이동 촉진제를 포함하는 기판 처리액을 이용하여 도 8에 나타내는 기판 처리를 실행한다.
도 7은 도 2의 기판 처리 장치에서 실행되는 기판 처리의 내용을 나타내는 도면이다. 기판 처리 장치(100)에 있어서의 처리 대상은, 예를 들면 도 1의 상단 도면에 나타내는 바와 같이 FinFET를 제조하기 위한 기판(W)이며, 당해 기판(W)에서는 HKMG층용 TiN층(12a)이 복수의 핀(F)에 걸쳐 형성되어 있다.
미처리 기판(W)이 처리 유닛(1)에 반입되기 전에 있어서는, 제어부(4)가 장치 각 부에 지령을 주어 처리 유닛(1)은 초기 상태로 세팅된다. 즉, 셔터 개폐 기구(22)에 의해 셔터(23)(도 2, 도 3)는 닫혀져 있다. 기판 회전 구동 기구(34)에 의해 스핀 척(3)은 기판(W)의 로딩에 적합한 위치로 위치 결정되어 정지되는 것과 더불어, 도시하지 않은 척 개폐 기구에 의해 척 핀(31)은 열린 상태로 되어 있다. 차단판(51)은 차단판 승강 구동 기구(56)에 의해 퇴피 위치로 위치 결정되는 것과 더불어, 차단판 회전 구동 기구(55)에 의한 차단판(51)의 회전은 정지되어 있다. 가드(84~86)는 모두 하방으로 이동하여 위치 결정되어 있다. 또한, 밸브(612, 622, 632)는 모두 닫혀져 있다.
미처리 기판(W)이 기판 반송 로봇(111)에 의해 반송되어 오면, 셔터(23)가 열린다.셔터(23)의 열림에 맞춰 기판(W)은 기판 반송 로봇(111)에 의해 챔버(2)의 내부 공간(21)으로 반입되고, 표면(Wf)을 상방을 향한 상태로 스핀 척(3)에 수도된다. 그리고, 척 핀(31)이 닫힌 상태가 되고, 기판(W)은 스핀 척(3)에 유지된다(단계 S1：기판의 반입).
기판(W)의 반입에 이어서, 기판 반송 로봇(111)이 챔버(2) 밖으로 퇴피하고, 또한 셔터(23)가 다시 닫힌 후, 제어부(4)는 기판 회전 구동 기구(34)의 모터를 제어하여 스핀 척(3)의 회전 속도(회전수)를, 소정의 처리 속도(약 10~3000rpm의 범위 내에서, 예를 들면 800~1200rpm)까지 상승시키고, 그 처리 속도로 유지시킨다. 또, 제어부(4)는, 차단판 승강 구동 기구(56)를 제어하여, 차단판(51)을 퇴피 위치로부터 하강시켜 차단 위치에 배치한다(단계 S2). 또, 제어부(4)는, 가드 승강 구동 기구(87~89)를 제어하여 제1 가드(84)~제3 가드(86)를 상측 위치로 상승시킴으로써, 제1 가드(84)를 기판(W)의 둘레 단면에 대향시킨다.
기판(W)의 회전이 처리 속도에 도달하면, 그 다음에, 제어부(4)는 밸브(622)를 연다. 이로 인해, 노즐(53)의 토출구(53a)로부터 DIW가 토출되어, 기판(W)의 표면(Wf)에 공급된다. 기판(W)의 표면(Wf) 상에서는, DIW가 기판(W)의 회전에 의한 원심력을 받아 기판(W)의 주연부로 이동한다. 이로 인해, 기판(W)의 표면(Wf) 전체가 DIW로 덮이는, 이른바 커버 린스 처리가 행해진다(단계 S3). 또한, 커버 린스는 필수 공정이 아니고, 커버 린스를 행하지 않고, 다음에 설명하는 에칭 처리(단계 S4)를 바로 행하는 경우도 있다.
단계 S4에서, 제어부(4)는 밸브(612)를 닫는 것과 더불어, 밸브(622)를 연다. 이로 인해, 노즐(53)의 토출구(53a)로부터 토출되는 액체가 DIW에서 기판 처리액으로 바뀌어, 기판(W)의 표면(Wf)에 기판 처리액이 공급된다. 기판(W)의 표면(Wf) 상에서는, 기판 처리액이 기판(W)의 회전에 의한 원심력을 받아 기판(W)의 주연부로 이동한다. 이로 인해, 기판(W)의 표면(Wf) 전체가 기판 처리액에 의한 에칭 처리를 받는다. 이 때, 기판 처리액에는, TiN층(12a)의 에천트와 함께 착체 형성제로서 염화암모늄이 포함되어 있다. 게다가, pH 조정제로서 수산화암모늄이 첨가됨으로써 기판 처리액의 pH가 거의 9로 조정되어 있다.
이 기판 처리액에 의한 에칭 처리는 미리 정해진 에칭 시간만큼 계속되고, 그 사이에 기판(W)의 주연부로부터 배출되는 기판 처리액은 제1 가드(84)의 내벽에 받아져, 도시를 생략하는 배액 경로를 따라 기기 밖의 폐액 처리 설비로 보내진다. 에칭 시간을 경과하면, 제어부(4)는 밸브(612)를 닫고, 노즐(53)로부터의 기판 처리액의 토출을 정지한다.
에칭 처리에 이어서, 린스액(DIW)에 의한 린스 처리가 실행된다(단계 S5). 이 DIW 린스에서는, 제어부(4)는 제1 가드(84)~제3 가드(86)의 위치를 유지하면서, 밸브(622)를 연다. 이로 인해, 에칭 처리를 받은 기판(W)의 표면(Wf)의 중앙부에 대해 노즐(53)의 토출구(53a)로부터 DIW가 린스액으로서 공급된다. 그러면, DIW가 기판(W)의 회전에 의한 원심력을 받아 기판(W)의 주연부로 이동한다. 이로 인해, 기판(W) 상에 부착되어 있는 기판 처리액이 DIW에 의해 씻겨나가 기판 처리액에 의한 에칭이 정지된다. 이 때, 기판(W)의 주연부로부터 배출된 DIW는, 기판(W)의 주연부로부터 기판(W)의 측방으로 배출되고, 기판 처리액과 동일하게 하여 기기 밖의 폐액 처리 설비로 보내진다. 이 DIW 린스는 미리 정해진 린스 시간만큼 계속되고, 그것을 경과하면, 제어부(4)는 밸브(622)를 닫고, 노즐(53)로부터의 DIW의 토출을 정지한다.
DIW 린스의 완료 후, 제어부(4)는 기판(W)의 회전수를 높여 스핀 건조를 행한다(단계 S6). 본 실시 형태에서는, 스핀 건조와 병행하여 제어부(4)는 밸브(632)를 열어 노즐(53)로부터 건조한 질소 가스를 스핀 건조 중인 기판(W)의 표면(Wf)에 분사한다. 이로 인해 기판(W)의 건조가 촉진된다.
스핀 건조를 소정 시간만큼 계속하게 한 다음에, 제어부(4)는 기판 회전 구동 기구(34)의 모터를 제어하여 스핀 척(3)의 회전을 정지시키는 것과 더불어 밸브(632)를 닫아 질소 가스의 분사를 정지한다(단계 S7). 또, 제어부(4)는, 차단판 회전 구동 기구(55)를 제어하여 차단판(51)의 회전을 정지시키는 것과 더불어, 차단판 승강 구동 기구(56)을 제어하여 차단판(51)을 차단 위치로부터 상승시켜 퇴피 위치로 위치 결정한다. 또한, 제어부(4)는, 제3 가드 승강 구동 기구(89)를 제어하여, 제3 가드(86)로 하여금 하강하게 하고, 모든 가드(86~88)를 기판(W)의 둘레 단면으로부터 하방으로 퇴피시킨다.
그 후, 제어부(4)가 셔터 개폐 기구(22)를 제어하여 셔터(23)(도 2, 도 3)를 연 다음에, 기판 반송 로봇(111)이 챔버(2)의 내부 공간에 진입하고, 척 핀(31)에 의한 유지가 해제된 처리 완료된 기판(W)을 챔버(2) 밖으로 반출한다(단계 S8). 또한, 기판(W)의 반출이 완료되어 기판 반송 로봇(111)이 처리 유닛(1)으로부터 멀어지면, 제어부(4)는 셔터 개폐 기구(22)를 제어하여 셔터(23)를 닫는다.
이상과 같이, 본 실시 형태에서는, 기판 처리액을 이용하여 TiN층(12a)에 대한 에칭 처리(단계 S4)를 행하고 있다. 이 때문에, 에천트가 트렌치 구조의 내부, 즉 협소 공간(12f)에 효율적으로 침입한다. 이 때문에, 저벽(12d) 및 측벽(12e)을 구성하는 TiN층(12a)(피에칭층)이 우수한 에칭 레이트로 에칭된다. 또, TiN층(12a)의 노출 영역도 기판 처리액에 의해 양호하게 에칭된다. 그 결과, 도 1의 하단에 나타내는 바와 같이, 원하는 형상 및 두께를 갖는 금속층(12)을 형성할 수 있다.
상기한 바와 같이 본 실시 형태에 있어서는, Ti 및 TiN이 각각 본 발명의 「금속」 및 「금속의 화합물」의 일례에 상당하고 있다. 또, HKMG층(13) 및 TiN층(12a)이 각각 본 발명의 「고k 금속 게이트층」 및 「고k 금속 게이트층의 표층」의 일례에 상당하고 있다. 또, TiN층(12a)의 개구 치수 OW가 본 발명의 「협소 폭」에 상당하고 있다.
또한, 본 발명은 상기한 실시 형태로 한정되는 것이 아니고, 그 취지를 일탈하지 않는 한에 있어서 상술한 것 이외에 여러 가지 변경을 행하는 것이 가능하다. 예를 들면 착체 형성제로서 사용하고 있는 염화암모늄은 상온에서 분말 고체이기 때문에, 상기 실시 형태에서는 탱크(461) 내에 교반 유닛(463)을 배치하고 있으며, 미리 소량의 DIW로 염화암모늄을 용해하여 염화암모늄 수용액을 준비해 두고, 이것을 탱크(461)로 보내서 혼합시켜도 된다.
또, 상기 실시 형태에서는, 기판(W)으로의 공급 직전에 기판 처리액을 생성하고, 노즐(53)로부터 기판(W)에 공급하여 에칭 처리하고 있는데, 공급 전에 기판 처리액이 가열부를 통과하여 에칭 처리에 적합한 온도로 조정하도록 구성해도 된다.
또, 상기 실시 형태에서는, 스핀 척(3)에 유지된 기판(W)에 기판 처리액을 공급하여 에칭 처리를 행하는, 이른바 매엽식 기판 처리 장치(100)에 본 발명을 적용하고 있는데, 이른바 배치(Batch) 방식의 기판 처리 장치에 대해 본 발명을 적용해도 된다. 즉, 처리조에 저류된 상기 기판 처리액에 대해, 기판 유지부에 유지된 복수의 기판(W)을 유지한 기판 유지부를 침지시킴으로써 에칭 처리를 행해도 된다.
또, 상기 실시 형태에서는, pH 조정제에 의해 기판 처리액의 pH를 조정하고 있는데, 뒤에서 설명하는 바와 같이 pH 조정제를 첨가하지 않은 혼합액(단, pH는 5 이상)에 착체 형성제를 혼합시킨 기판 처리액을 이용해도 된다. 이러한 기판 처리액에는, 예를 들면 뒤에서 설명하는 「실시예 1」이 포함된다.
또, 기판 처리액을 기판(W)에 공급하는 대신에, 혼합액(=약액+DIW(+pH 조정제))과 착체 형성제를 각각 기판(W)에 직접 공급하여 에칭 처리를 실행해도 된다. 또, 상기 실시 형태에서는, 본 발명의 「피에칭층」의 일례로서 TiN층을 에칭하고 있는데, FinFET의 게이트에 이용되는 다른 금속층(MG)을 에칭하는 기판 처리 기술이나 기판 처리액에도 본 발명을 적용할 수 있다.
또, 상기 실시 형태에서는, 도 1에 나타내는 바와 같이 트렌치 구조를 구성하는 저벽(12d) 및 2개의 측벽(12e)이 피에칭층으로 되어 있는 기판(W)을 기판 처리 대상으로 하고 있는데, 본 발명의 적용 대상은 이것으로 한정되는 것은 아니다. 예를 들면 2개의 측벽(12e) 중 한쪽과 저벽(12d)이 피에칭층으로 되어 있는 기판에 대해 본 발명을 적용 가능하다. 또, 측벽(12e)이 통 형상을 갖는 피에칭층으로 되어 있는 기판에 대해 본 발명을 적용 가능하다. 또한, 저벽(12d)만이 피에칭층으로 되어 있는 기판에 대해 본 발명을 적용 가능하다. 예를 들면 다음에 설명하는 실시예에서 설명하는 바와 같이 얇은 금속층 또는 금속의 화합물층이 상이한 조성의 층(실리콘층이나 산화 실리콘층 등) 사이에 끼워 넣어진 적층 구조를 갖는 기판을 에칭하는 기판 처리 기술도 본 발명의 적용 대상에 포함된다. 이러한 적층 구조를 갖고, 얇은 금속층 또는 금속의 화합물층의 에칭이 필요해지는 기판으로서는, 예를 들면 3D-NAND 메모리를 제조하기 위한 기판이 포함된다.
또, 기판 처리액의 조성은 상기한 것으로 한정되는 것이 아니고, 상기 「발명의 개요」 항에서 설명한 착체 형성제나 pH 조정제를 이용할 수 있다. 또한, 그들의 구체예 및 효과에 대해서는, 다음의 실시예에 있어서 상세히 설명한다.
[실시예]
이하, 본 발명의 바람직한 양태에 대해서, 실시예를 참조하면서 보다 구체적으로 설명한다. 단, 본 발명은 원래 하기의 실시예에 의해 제한을 받는 것이 아니다. 따라서, 전후 기재된 취지에 적합할 수 있는 범위에서 적당히 변경을 가하여 실시하는 것도 물론 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
여기에서는, 협소부 및 비협소부에서의 에칭 레이트를 평가하기 위해, 도 8에 나타내는 샘플을 준비하고, 이하의 실험을 행했다.
도 8은 에칭 레이트의 평가용 샘플의 구성 및 실험 내용을 모식적으로 나타내는 도면이다. 동 도면 중의 (a)란에 나타내는 기판(Wa)에서는, 실리콘 기재(W1)의 상면에 TiN층(W2)이 형성되어 있다. 또한, TiN층(W2) 상에 폴리 실리콘층(W3)이 적층 형성되어 있다. 이 폴리 실리콘층(W3)에는, 예를 들면 내경 60nm의 관통 구멍(W4)이 복수 개 형성되어 있다. 이와 같이 구성된 기판(Wa)의 표면에 상기 에천트를 포함하는 기판 처리액을 공급하면, 기판 처리액이 관통 구멍(W4)을 통해 TiN층(W2)에 공급되고, 기판 처리액 중에 포함되는 에천트에 의해 TiN층(W2) 중 관통 구멍(W4)에 면하고 있는 노출 영역(W5)이 에칭되고, 또한 시간 경과와 함께 개구(W6)(즉, 실리콘 기재(W1)와 폴리 실리콘층(W3) 사이의 간극 부분)를 통해 에천트가 실리콘 기재(W1)와 폴리 실리콘층(W3) 사이에 끼워진 협소 공간(W7)에 침입한다. 이로 인해, 당해 협소 공간(W7)의 에칭이 진행된다.
개구(W6)의 사이즈(TiN층(W2)의 두께 THa에 상당)가 비교적 큰 경우에는, 동 도면의 (b)란에 나타내는 바와 같이 실리콘 기재(W1)의 상면에 TiN층(W2)이 블랭킷 형상, 예를 들면 두께 THb=500nm 정도의 두께로 형성된 기판(Wb)에 기판 처리액을 공급하여 에칭을 진행시킨 경우와 거의 동일 정도의 에칭 레이트가 얻어진다. 예를 들면 기판(Wa, Wb)에 약액을 공급하고 나서 일정 시간이 경과할때까지 에칭된 양을 각각 에칭량 EMa, EMb로 하면,
EMa≒EMb
가 된다. 그리고, (EMa/EMb)를 기판(Wa)의 블랭킷 비로 정의하면, 기판(Wa)에 있어서의 TiN층(W2)의 두께 THa가 얇아지면, 도 1의 상단 중의 개구 치수 OW가 좁아진 경우와 마찬가지로, 협소 공간(W7)에 에천트가 침입하기 어려워진다. 그 때문에, 에칭 레이트는 작아지고, 기판(Wa)의 블랭킷 비는 「1」에서부터 감소한다. 그래서, 본 실시예에서는, THa가 2nm, 5nm 및 10nm인 기판(Wa)과, 기판(Wb)을 준비하는 것과 더불어, 5종류의 기판 처리액을 조제했다.
이들 기판 처리액은, 표 1에 나타내는 바와 같이
(1) 과산화수소 수용액과, DIW를 1：5로 혼합한 혼합액에 착체 형성제로서 염화암모늄을 1mM 더하고, NH4 + 이온 농도를 1m mol/L로 조정한 것(pH는 거의 5)
(2) 과산화수소 수용액과, DIW를 1：5로 혼합한 혼합액에 착체 형성제로서 염화암모늄을 10mM 더하고, NH4 + 이온 농도를 10m mol/L로 조정한 것(pH는 거의 5)
(3) 과산화수소 수용액과, DIW를 1：5로 혼합한 혼합액에 착체 형성제로서 염화암모늄을 100mM 더하고, NH4 + 이온 농도를 100m mol/L로 조정한 것(pH는 거의 5)
(4) 과산화수소 수용액과, DIW를 1：5로 혼합한 것(pH는 거의 5)
(5) 과산화수소 수용액과, pH 조정제로서의 염산과, DIW를 1：1：5로 혼합한 것(pH는 1보다 작다)
이다. 그리고, 각 기판 처리액을 기판(Wa, Wb)에 공급하여 1분간 에칭된 두께, 즉 에칭량 EMa, EMb를 계측함으로써 협소 공간(W7)에서의 에칭 레이트(ER(nm/min))를 구했다. 또, (EMa/EMb)가 기판(Wa)의 블랭킷 비(BL 비)이다. 그들 결과를 정리한 것이 표 1이다. 또, 도 1에 나타내는 TiN층(12a)의 개구 치수 OW에 상당하는 두께 THa의 값에 대한 블랭킷 비를 플롯한 것이 도 9이다. 또한, 이들 점에 대해서는, 뒤에서 설명하는 표 2나 도 10에 있어서도 마찬가지이다.
Figure pat00003
표 1 및 도 9로부터 명백하듯이, pH가 낮은 기판 처리액(5)에 의해 에칭을 행한 경우, 에천트 농도의 저하에 기인하여 협소 공간(W7)에서의 에칭 레이트는 낮아지고 있다(비교예 2). 또, 비교예 1에 나타내는 바와 같이 기판 처리액(5)보다 pH가 높은 기판 처리액(4)에 의해 에칭을 행함으로써 에칭 레이트는 개선되지만, 협소 공간(W7)에서의 에칭 레이트는 여전히 낮고, 게다가 협소부에서의 블랭킷 비는 크게 저하되고 있다.
이에 비해, 착체 형성제를 추가한 기판 처리액(1), 기판 처리액(2), 기판 처리액(3)에 의해 에칭을 행한 경우, 협소 공간(W7)에서의 에칭 레이트가 크게 개선되고 있다(실시예 1~실시예 3). 이와 같이 기판 처리액(1)~기판 처리액(3)을 이용함으로써 협소 공간(W7)에 에천트를 효율적으로 침입시켜 협소 공간(W7)에 면하는 TiN층(W2)을 우수한 에칭 레이트로 에칭할 수 있다.
또, 실시예 1~실시예 3을 비교하여 알 수 있듯이, 착체 형성제(염화암모늄)의 첨가에 의해 기판 처리액 중에 포함되는 착체 형성제의 이온 농도가 10m mol/L를 넘으면, 블랭킷 비(BL 비)는 높아진다. 그러나, 협소 공간(W7)의 사이즈 변화에 따른 블랭킷 비의 변화량은 커지고, 협소 공간(W7) 내에서의 에칭 진행의 제어가 어려워진다. 한편, 착체 형성제의 이온 농도를 10m mol/L 이하로 억제함으로써 상기 변화량이 억제되고, 에칭 진행을 양호하게 제어하는 것이 가능해진다. 단, 실시예 1과 같이 착체 형성제의 이온 농도가 적어지면, 블랭킷 비의 변화량이 커지는 경향이 있다. 따라서, 협소 공간(W7)의 사이즈에 관계없이, 안정된 에칭 레이트를 얻기 위해서는, 착체 형성제의 이온 농도를 1m mol/L 이상 10m mol/L 이하로 조정하는 것이 바람직하고, 또한 10m mol/L로 조정하는 것이 더 적합하다.
또, pH 조정제로서 염화암모늄을 첨가한 기판 처리액을 5종류 준비하고, 상기와 동일한 실험을 행했다. 이들 기판 처리액은, 표 2에 나타내는 바와 같이
(6) 과산화수소 수용액과, pH 조정제로서의 수산화 암모늄과, DIW를 1：0.01：5로 혼합한 것에 착체 형성제로서 염화암모늄을 1mM 더한 것이며, NH4 + 이온 농도는 1.67m mol/L로 되어 있는 것(pH는 거의 9)
(7) 과산화수소 수용액과, pH 조정제로서의 수산화 암모늄과, DIW를 1：0.01：5로 혼합한 것에 착체 형성제로서 염화암모늄을 10mM 더한 것이며, NH4 + 이온 농도는 10.67m mol/L로 되어 있는 것 (pH는 거의 9)
(8) 과산화수소 수용액과, pH 조정제로서의 수산화 암모늄과, DIW를 1：0.001：5로 혼합한 것이며, NH4 + 이온 농도는 0.21m mol/L로 되어 있는 것 (pH는 거의 8)
(9) 과산화수소 수용액과, pH 조정제로서의 수산화 암모늄과, DIW를 1：0.01：5로 혼합한 것이며, NH4 + 이온 농도는 0.67m mol/L로 되어 있는 것 (pH는 거의 9)
(10) 과산화수소 수용액과, pH 조정제로서의 수산화 암모늄과, DIW를 1：0.1：5로 혼합한 것이며, NH4 + 이온 농도는 2.1m mol/L로 되어 있는 것 (pH는 거의 10)
(11) 상기 기판 처리액(5)과 같은 것, 즉 과산화수소 수용액과, pH 조정제로서의 염산과, DIW를 1：1：5로 혼합한 것(pH는 1보다 작다)
이다. 그리고, 각 기판 처리액을 기판(Wa, Wb)에 공급하여 에칭 레이트(ER(nm/min)) 및 블랭킷 비(BL 비)를 구했다. 그리고, 그들 결과를 표 2에 정리하는 것과 더불어, 두께 THa의 값에 대한 블랭킷 비를 도 10에 플롯했다.
Figure pat00004
표 2 및 도 10으로부터 명백하듯이, 비교예 4나 비교예 5에 나타내는 바와 같이 pH를 높이는 것과 더불어 기판 처리액 중에 NH4 + 이온이 존재하는 기판 처리액(9)이나 기판 처리액(10)에 의해 에칭을 행함으로써 비교예 6보다 에칭 레이트는 개선되지만, 협소 공간(W7)에서의 에칭 레이트는 여전히 낮다.
이에 비해, pH를 8 이상으로 높이는 것과 더불어 착체 형성제를 추가한 기판 처리액(6)이나 기판 처리액(7)에 의해 에칭을 행한 경우, 협소 공간(W7)에서의 에칭 레이트가 크게 개선되고 있다(실시예 4, 5). 특히, 실시예 4와 비교예 4의 비교로부터 착체 형성제의 효과가 현저하다. 즉, 실시예 4에서 사용하는 기판 처리액(6)은 비교예 4에서 사용하는 기판 처리액(9)에 미량의 착체 형성제를 혼합시켜 기판 처리액 중의 착체 형성제의 이온 농도를 0.67m mol/L에서 1m mol/L를 넘어 1.67m mol/L까지 끌어올림으로써 에칭 레이트가 크게 개선되고 있다. 단, 실시예 4와 실시예 5의 비교로부터 명백하듯이 상기 이온 농도가 증대하면, 협소 공간(W7)의 사이즈 변화에 따른 블랭킷 비의 변화량은 커진다. 그 결과, 협소 공간(W7) 내에서의 에칭 진행의 제어성이 약간 저하된다. 한편, 착체 형성제의 이온 농도를 2m mol/L 이하로 억제함으로써 상기 변화량이 억제되고, 에칭 진행을 양호하게 제어하는 것이 가능해진다. 따라서, pH를 8 이상으로 조정하는 경우, 착체 형성제의 이온 농도가 1m mol/L 이상 2m mol/L 이하가 되도록 기판 처리액을 조성하는 것이 바람직하다.
이상, 특정 실시예에 따라 발명을 설명했는데, 이 설명은 한정적인 의미로 해석되는 것을 의도한 것이 아니다. 발명의 설명을 참조하면, 본 발명의 그 외의 실시 형태와 마찬가지로, 개시된 실시 형태의 다양한 변형예가, 이 기술에 정통한 자에게 명백해질 것이다. 따라서, 첨부하는 특허 청구의 범위는, 발명의 진정한 범위를 일탈하지 않는 범위 내에서, 당해 변형예 또는 실시 형태를 포함할 것으로 생각된다.
이 발명은, 트렌치 구조를 갖는 기판에 대해 에칭 처리를 실시하기 위한 기판 처리액, 당해 기판 처리액에 의해 기판을 처리하는 기판 처리 전반에 적용할 수 있다.
1: 처리 유닛(기판 처리 장치) 3: 스핀 척(기판 유지부)
11: 고k 유전체층 12: 금속층
12a: TiN층(고k 금속 게이트층의 표층) 12c: 개구부
12d: 저벽 12e: 측벽
12f: 협소 공간 13: HKMG층(고k 금속 게이트층)
400: 처리액 공급부 F: 핀
OW: 개구 치수(협소 폭) W, Wa, Wb: 기판

Claims (16)

  1. 협소 폭을 갖는 개구부와 상기 개구부의 대향하는 저벽과 상기 저벽으로부터 상기 개구부를 향해 연장 설치되는 1 또는 복수의 측벽으로 협소 공간이 형성되는 것과 더불어 상기 저벽 및 상기 측벽 중 적어도 한쪽이 금속 또는 상기 금속의 화합물의 피에칭층으로 형성된, 트렌치 구조를 갖는 기판에 공급됨으로써 상기 피에칭층을 제거하는 기판 처리액으로서,
    상기 금속을 에칭하는 에천트로서 기능하는 H2O2 분자 또는 HO2 -를 포함하는 약액과,
    상기 금속의 이온과 착체를 형성하는 NH4 ＋를 포함하는 착체 형성제를 구비하고,
    pH 5 이상으로 조정된 것을 특징으로 하는 기판 처리액.
  2. 청구항 1에 있어서,
    상기 기판에는, FinFET의 게이트를 형성하기 위해 상기 기판의 표면으로부터 서로 이격하여 세워져 설치된 인접하는 2개의 핀에 걸쳐 덮는 고k 금속 게이트층이 형성되고,
    상기 고k 금속 게이트층의 표층을 상기 피에칭층으로서 에칭 제거하는, 기판 처리액.
  3. 청구항 2에 있어서,
    상기 금속은 티탄 및 탄탈 중 적어도 1종을 포함하는, 기판 처리액.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 약액은 과산화수소 수용액인, 기판 처리액.
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 착체 형성제는, 알킬암모늄염, 또는 하기 일반식 (1)
    (NH4 +)nXn- … (1)
    여기서, Xn-는 n가의 음이온이며, n은 1 또는 2이다,
    로 표시되는 암모늄염인, 기판 처리액.
  6. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    pH 9 이하로 조정된, 기판 처리액.
  7. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    pH를 조정하는 pH 조정제를 더 구비하고,
    상기 pH 조정제는 염산, 황산, 질산 및 인산 중 적어도 1종을 포함하는, 기판 처리액.
  8. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    pH를 조정하는 pH 조정제를 더 구비하고,
    상기 pH 조정제는 수산화암모늄, 수산화나트륨 및 수산화칼륨 중 적어도 1종을 포함하는, 기판 처리액.
  9. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 착체 형성제의 이온 농도가 1m mol/L 이상 10m mol/L 이하인, 기판 처리액.
  10. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    pH 8 이상으로 조정되어 있으며,
    상기 착체 형성제의 이온 농도가 1m mol/L 이상 2m mol/L 이하인, 기판 처리액.
  11. 협소 폭을 갖는 개구부와 상기 개구부의 대향하는 저벽과 상기 저벽으로부터 상기 개구부를 향해 연장 설치되는 1 또는 복수의 측벽으로 협소 공간이 형성되는 것과 더불어 상기 저벽 및 상기 측벽 중 적어도 한쪽이, 금속 또는 상기 금속의 화합물로 구성되는 피에칭층에 의해 형성된 트렌치 구조를 갖는 기판에 대해, 기판 처리액을 공급하여 상기 피에칭층의 제거를 개시하는 공정과,
    상기 기판으로부터 상기 기판 처리액을 제거하여 상기 피에칭층의 제거를 정지시키는 공정을 구비하고,
    상기 기판 처리액은,
    상기 금속을 에칭하는 에천트로서 기능하는 H2O2 분자 또는 HO2 -를 포함하는 약액과,
    상기 금속의 이온과 착체를 형성하는 NH4 +를 포함하는 착체 형성제를 구비하고,
    pH 5 이상으로 조정되어 있는 것을 특징으로 하는 기판 처리 방법.
  12. 청구항 11에 있어서,
    상기 기판 처리액의 상기 착체 형성제의 이온 농도가 1m mol/L 이상 10m mol/L 이하인, 기판 처리 방법.
  13. 청구항 11 또는 청구항 12에 있어서,
    상기 기판 처리액은 pH 8 이상으로 조정되어 있으며,
    상기 기판 처리액의 상기 착체 형성제의 이온 농도가 1m mol/L 이상 2m mol/L 이하인, 기판 처리 방법.
  14. 협소 폭을 갖는 개구부와 상기 개구부의 대향하는 저벽과 상기 저벽으로부터 상기 개구부를 향해 연장 설치되는 1 또는 복수의 측벽으로 협소 공간이 형성되는 것과 더불어 상기 저벽 및 상기 측벽 중 적어도 한쪽이, 금속 또는 상기 금속의 화합물로 구성되는 피에칭층에 의해 형성된 트렌치 구조를 갖는 기판을 유지하는 기판 유지부와,
    상기 기판 유지부에 유지된 상기 기판에 기판 처리액을 공급하는 처리액 공급부를 구비하고,
    상기 기판 처리액은,
    상기 금속을 에칭하는 에천트로서 기능하는 H2O2 분자 또는 HO2 -를 포함하는 약액과,
    상기 금속의 이온과 착체를 형성하는 NH4 +를 포함하는 착체 형성제를 구비하고,
    pH 5 이상으로 조정되어 있는 것을 특징으로 하는 기판 처리 장치.
  15. 청구항 14에 있어서,
    상기 기판 처리액의 상기 착체 형성제의 이온 농도가 1m mol/L 이상 10m mol/L 이하인, 기판 처리 장치.
  16. 청구항 14 또는 청구항 15에 있어서,
    상기 기판 처리액은 pH 8 이상으로 조정되어 있으며,
    상기 기판 처리액의 상기 착체 형성제의 이온 농도가 1m mol/L 이상 2m mol/L 이하인, 기판 처리 장치.
KR1020210031297A 2020-03-11 2021-03-10 기판 처리액, 기판 처리 방법 및 기판 처리 장치 KR102573057B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020041546A JP7449127B2 (ja) 2020-03-11 2020-03-11 基板処理液、基板処理方法および基板処理装置
JPJP-P-2020-041546 2020-03-11

Publications (2)

Publication Number Publication Date
KR20210114885A true KR20210114885A (ko) 2021-09-24
KR102573057B1 KR102573057B1 (ko) 2023-08-31

Family

ID=77617262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210031297A KR102573057B1 (ko) 2020-03-11 2021-03-10 기판 처리액, 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US11908938B2 (ko)
JP (1) JP7449127B2 (ko)
KR (1) KR102573057B1 (ko)
CN (1) CN113388837A (ko)
TW (1) TWI827902B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023090381A (ja) * 2021-12-17 2023-06-29 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP2023123997A (ja) * 2022-02-25 2023-09-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理液、基板処理方法および基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294625A (ja) * 2006-04-25 2007-11-08 Sony Corp 半導体装置の製造方法
JP2008006553A (ja) * 2006-06-30 2008-01-17 Hitachi Ltd 半導体装置の製造方法
KR20110009834A (ko) * 2009-07-23 2011-01-31 노벨러스 시스템즈, 인코포레이티드 등방성 구리 식각을 위한 식각 조성물
KR20150140338A (ko) * 2013-05-02 2015-12-15 후지필름 가부시키가이샤 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
KR20180060489A (ko) * 2016-11-29 2018-06-07 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US7244682B2 (en) 2004-05-06 2007-07-17 Micron Technology, Inc. Methods of removing metal-containing materials
US9070625B2 (en) * 2012-01-04 2015-06-30 International Business Machines Corporation Selective etch chemistry for gate electrode materials
US20130200040A1 (en) * 2012-01-04 2013-08-08 International Business Machines Corporation Titanium nitride removal
US8815668B2 (en) 2012-12-07 2014-08-26 International Business Machines Corporation Preventing FIN erosion and limiting Epi overburden in FinFET structures by composite hardmask
CN104425603A (zh) * 2013-09-02 2015-03-18 中国科学院微电子研究所 半导体器件及其制造方法
EP3119924A4 (en) * 2014-03-18 2017-11-29 FUJIFILM Electronic Materials U.S.A, Inc. Etching composition
KR101587758B1 (ko) * 2015-03-05 2016-01-21 동우 화인켐 주식회사 질화 티탄(TiN) 막의 식각액 조성물 및 그를 이용한 금속배선의 형성 방법
TWI808965B (zh) 2017-03-31 2023-07-21 日商關東化學股份有限公司 鈦層或含鈦層的蝕刻液組成物以及蝕刻方法
US10870799B2 (en) * 2017-08-25 2020-12-22 Versum Materials Us, Llc Etching solution for selectively removing tantalum nitride over titanium nitride during manufacture of a semiconductor device
JP7034645B2 (ja) 2017-09-22 2022-03-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10541317B2 (en) * 2018-03-01 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a metal gate using monolayers
JP2020202320A (ja) * 2019-06-12 2020-12-17 関東化学株式会社 過酸化水素分解抑制剤
JP2022547312A (ja) * 2019-09-10 2022-11-11 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド エッチング組成物
KR20210100258A (ko) * 2020-02-05 2021-08-17 삼성전자주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294625A (ja) * 2006-04-25 2007-11-08 Sony Corp 半導体装置の製造方法
JP2008006553A (ja) * 2006-06-30 2008-01-17 Hitachi Ltd 半導体装置の製造方法
KR20110009834A (ko) * 2009-07-23 2011-01-31 노벨러스 시스템즈, 인코포레이티드 등방성 구리 식각을 위한 식각 조성물
KR20150140338A (ko) * 2013-05-02 2015-12-15 후지필름 가부시키가이샤 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
KR20180060489A (ko) * 2016-11-29 2018-06-07 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법

Also Published As

Publication number Publication date
JP7449127B2 (ja) 2024-03-13
JP2021145009A (ja) 2021-09-24
US11908938B2 (en) 2024-02-20
TW202200842A (zh) 2022-01-01
TWI827902B (zh) 2024-01-01
CN113388837A (zh) 2021-09-14
KR102573057B1 (ko) 2023-08-31
US20210288172A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
KR20210114885A (ko) 기판 처리액, 기판 처리 방법 및 기판 처리 장치
KR102544412B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR20200116486A (ko) 기판 처리 방법 및 기판 처리 장치
TWI754212B (zh) 基板處理方法及基板處理系統
US10403518B2 (en) Substrate processing method, substrate processing apparatus and recording medium
WO2018147008A1 (ja) 基板処理方法および基板処理装置
EP3101683B1 (en) Semiconductor-wafer cleaning tank and method for manufacturing bonded wafer
TWI809652B (zh) 基板處理方法及基板處理裝置
TW202033746A (zh) 矽蝕刻液以及使用該蝕刻液的矽元件的製造方法
WO2021054021A1 (ja) 基板処理方法、基板処理装置および基板処理液
JP5370381B2 (ja) 液処理方法、液処理装置及び記憶媒体
WO2023162512A1 (ja) 基板処理液、基板処理方法および基板処理装置
WO2020044789A1 (ja) 基板処理方法および基板処理装置
WO2022044639A1 (ja) 基板処理方法および基板処理装置
US20230272973A1 (en) Substrate processing liquid, substrate processing method, and substrate processing apparatus
JP2012084647A (ja) 半導体装置の製造方法および洗浄装置
TW202230505A (zh) 基板處理方法及基板處理裝置
JP2023123998A (ja) 基板処理液の精製方法および精製装置
JP2022186047A (ja) 基板処理方法および昇華乾燥用処理剤
KR20230101837A (ko) 기판 처리 장치, 기판 처리 방법 및 컴퓨터 판독 가능한 기록 매체

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant