TW202147392A - 半導體基板、半導體基板的製造方法以及半導體元件的製造方法 - Google Patents

半導體基板、半導體基板的製造方法以及半導體元件的製造方法 Download PDF

Info

Publication number
TW202147392A
TW202147392A TW110133490A TW110133490A TW202147392A TW 202147392 A TW202147392 A TW 202147392A TW 110133490 A TW110133490 A TW 110133490A TW 110133490 A TW110133490 A TW 110133490A TW 202147392 A TW202147392 A TW 202147392A
Authority
TW
Taiwan
Prior art keywords
layer
removal layer
semiconductor
removal
semiconductor epitaxial
Prior art date
Application number
TW110133490A
Other languages
English (en)
Other versions
TWI804977B (zh
Inventor
荻原光彦
Original Assignee
日商菲爾尼克斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商菲爾尼克斯股份有限公司 filed Critical 日商菲爾尼克斯股份有限公司
Publication of TW202147392A publication Critical patent/TW202147392A/zh
Application granted granted Critical
Publication of TWI804977B publication Critical patent/TWI804977B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

為了即便於將去除層去除後，亦不使基底基板的表面與已分離的半導體磊晶層的底面接合，半導體基板1具有基底基板101、設置於基底基板101上的第一去除層104、設置於第一去除層104的上方的第二去除層105、以及設置於第二去除層105的上方的半導體磊晶層103，且第二去除層105相對於規定的蝕刻材料的蝕刻速度大於第一去除層104相對於規定的蝕刻材料的蝕刻速度。

Description

半導體基板、半導體基板的製造方法以及半導體元件的製造方法
本發明是有關於一種半導體基板、半導體基板的製造方法以及使用該半導體基板的半導體元件的製造方法。
先前，已知有如下的技術：於半導體基板上形成去除層及半導體磊晶層，藉由蝕刻來將去除層去除，藉此將半導體磊晶層自半導體基板上分離（例如，參照專利文獻1）。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利第3813123號公報
[發明所欲解決之課題] 於專利文獻1中記載的技術中，於作為用於使半導體磊晶層成長的基底基板的GaAs基板上形成去除層及半導體磊晶層後，利用氫氟酸等蝕刻液來將去除層去除，藉此將半導體磊晶層自GaAs基板上分離。於該方法中，設想當將半導體磊晶層自GaAs基板上分離時，GaAs基板及半導體磊晶層的蝕刻速度與去除層的蝕刻速度相比格外小。
於藉由蝕刻來將去除層去除的情況下，與去除層接觸的GaAs基板的表面及半導體磊晶層的底面變成非常平坦的面。其結果，產生如下的問題：於藉由蝕刻來將去除層去除後，存在GaAs基板的表面與已分離的半導體磊晶層的底面接合的情況。若於藉由蝕刻來將去除層去除後GaAs基板的表面與半導體磊晶層的底面接合，則無法將半導體磊晶層自GaAs基板上分離，因此要求一種即便於將去除層去除後，亦不使GaAs基板的表面與已分離的半導體磊晶層的底面接合的技術。
因此，本發明是鑒於該些問題點而成，其目的在於即便於將去除層去除後，亦不使基底基板的表面與已分離的半導體磊晶層的底面接合。
[解決課題之手段] 本發明的第一形態的半導體基板具有：基底基板；第一去除層，設置於所述基底基板上；第二去除層，設置於所述第一去除層的上方；以及半導體磊晶層，設置於所述第二去除層的上方；且所述第二去除層相對於規定的蝕刻材料的蝕刻速度大於所述第一去除層相對於所述規定的蝕刻材料的蝕刻速度。所述第一去除層的厚度亦可大於所述第二去除層的厚度。
於藉由使用所述規定的蝕刻材料的蝕刻來去除所述第二去除層的時間點露出的所述第一去除層的表面亦可比所述半導體磊晶層的所述第二去除層側的面粗糙。
所述基底基板包含GaAs，所述半導體磊晶層包含Alt Ga1-t As（0≦t≦1），所述第一去除層包含Alx Ga1-x As（0.6＜x≦0.8），所述第二去除層亦可包含Aly Ga1-y As（0.7＜y≦1，y＞x）。所述半導體磊晶層亦可包含Alt Ga1-t As（0≦t≦0.6）。
所述基底基板包含InP，所述半導體磊晶層亦可為In1-x Gax Asy P1-y （0≦x，y≦1）。
亦可進而具有設置於所述第一去除層與所述第二去除層之間的第三去除層，且所述第三去除層相對於所述規定的蝕刻材料的蝕刻速度大於所述第一去除層相對於所述規定的蝕刻材料的蝕刻速度，並且小於所述第二去除層相對於所述規定的蝕刻材料的蝕刻速度。
亦可進而具有用於以所述半導體磊晶層位於所述基底基板的上方的方式支持所述半導體磊晶層的支持構件。所述支持構件亦可接觸所述基底基板、所述第一去除層、所述第二去除層及所述半導體磊晶層。所述支持構件亦可具有與所述第二去除層接觸的區域的一部分的厚度小於其他區域的厚度的形狀。
本發明的第二形態的半導體基板的製造方法具有：準備基底基板的步驟；於所述基底基板上形成第一去除層的步驟；於所述第一去除層的上方，形成第二去除層的步驟，所述第二去除層相對於規定的蝕刻材料的蝕刻速度大於所述第一去除層相對於所述規定的蝕刻材料的蝕刻速度；於所述第二去除層的上方形成半導體磊晶層的步驟；以及於形成所述半導體磊晶層後，設置支持構件的步驟，所述支持構件用於以所述半導體磊晶層位於所述基底基板的上方的方式支持所述半導體磊晶層。
本發明的第三形態的半導體元件的製造方法具有：準備所述半導體基板的步驟；使用所述規定的蝕刻材料進行蝕刻，藉此去除所述第二去除層的去除步驟；以及於所述去除步驟後，將所述半導體磊晶層接合於與所述基底基板不同的移動目標基板的接合步驟。所述半導體基板進而具有用於以所述半導體磊晶層位於所述基底基板的上方的方式支持所述半導體磊晶層的支持構件，且所述製造方法在所述去除步驟與所述接合步驟之間，進而包括將所述支持構件切斷的步驟。
[發明的效果] 根據本發明，取得如下的效果：即便於將去除層去除後，亦不使基底基板的表面與已分離的半導體磊晶層的底面接合。
[半導體基板1的結構] 圖1是表示本實施方式的半導體基板1的結構的示意圖。圖1表示半導體磊晶晶圓的剖面結構。半導體基板1具有：基底基板101；去除層102，設置於基底基板101上；以及半導體磊晶層103，設置於去除層102的上方。
基底基板101是用於使半導體磊晶層進行結晶成長的母材基板。於本實施方式中，以基底基板101包含III-V族半導體的情況為例進行說明，但基底基板101亦可包含III-V族半導體以外的材料。
去除層102是預定至少一部分藉由蝕刻來去除的層。去除層102具有設置於基底基板101上的第一去除層104、及設置於第一去除層104上的第二去除層105。雖然其後進行詳細敍述，但第二去除層105相對於規定的蝕刻材料的蝕刻速度比第一去除層104相對於所述規定的蝕刻材料的蝕刻速度大。規定的蝕刻材料是第二去除層105的蝕刻速度遠大於半導體磊晶層103的蝕刻速度的蝕刻液或蝕刻氣體。第二去除層105的蝕刻速度例如為第一去除層104的蝕刻速度的兩倍以上。
於以下的說明中，將規定的蝕刻材料稱為使用蝕刻材料。作為使用蝕刻材料，可例示：鹽酸、氫氟酸、硝酸、鹽酸與硝酸的混合液、有機酸、氯化氫氣體、及氯氣。
第二去除層105相對於所述規定的蝕刻材料的蝕刻速度比第一去除層104相對於使用蝕刻材料的蝕刻速度大，因此於藉由蝕刻來將第二去除層105全部去除的時間點，第一去除層104的至少一部分殘留。此時，第一去除層104是蝕刻正在進行的狀態，因此於藉由利用使用蝕刻材料的蝕刻來去除第二去除層105的時間點露出的第一去除層104的表面比半導體磊晶層103的第二去除層105側的面粗糙。因此，即便藉由第一去除層104被去除而分離的半導體磊晶層103接觸第一去除層104，亦維持半導體磊晶層103與第一去除層104不接合的狀態。
[各層的組成] 基底基板101例如為GaAs基板。半導體磊晶層103是自基底基板101上去除的預定的半導體磊晶層，例如包含Alt Ga1-t As（0≦t≦1）。第一去除層104例如包含Alx Ga1-x As（0.6＜x≦0.8），第二去除層105例如包含Aly Ga1-y As（0.7＜y≦1，y＞x）。作為第一去除層104及第二去除層105的材料組成的範圍，更佳為第一去除層104為Alx Ga1-x As（0.75＜x≦0.8），第二去除層105為Aly Ga1-y As（0.8＜y≦1）。
作為構成與第二去除層105接觸的半導體磊晶層103的底面（第二去除層105側的面）的半導體層的材料組成，適宜的是Alt Ga1-t As（0≦t≦0.6）。更佳為構成與第二去除層105接觸的半導體磊晶層103的底面的半導體層是GaAs層。
[第一去除層104及第二去除層105的厚度] 為了於藉由利用使用蝕刻材料進行蝕刻來去除第二去除層105的時間點，第一去除層104的至少一部分容易殘留，第一去除層104的厚度亦可比第二去除層105的厚度大。第一去除層104的厚度及第二去除層105的厚度亦可為如下的厚度：即便於蝕刻的進行程度因第一去除層104的位置而存在不均的情況下，於第二去除層105已被去除的時間點，橫跨第一去除層104的整個區域，第一去除層104的至少一部分亦殘留。
[實驗例] 試製半導體基板1，並進行了蝕刻。於用於實驗的半導體基板1中，基底基板101為GaAs基板。第一去除層104的組成為Alx Ga1-x As（0.75＜x≦0.8）。第二去除層105的組成為Aly Ga1-y As（0.8＜y≦1）。半導體磊晶層103的組成為Alt Ga1-t As（0≦t≦0.6）。
圖2A是實驗中所使用的半導體基板的顯微鏡照片。圖2B是表示實驗結果的示意圖。圖2A中所示的顯微鏡照片是如圖2B所示，使半導體基板1傾斜並利用電子顯微鏡（掃描型電子顯微鏡（Scanning Electron Microscope，SEM））自箭頭方向進行拍攝所獲得的照片。
圖2A中所示的照片表示利用蝕刻液將第二去除層105完全地蝕刻去除，且對第一去除層104的一部分進行了蝕刻的狀態。如圖2A所示，可確認在自半導體基板1上分離的預定的半導體磊晶層103、與殘留有第一去除層104的一部分的層即殘留層117之間存在間隙。
進而，於圖2A中，亦可確認半導體磊晶層103的下表面112平坦，相對於此，殘留層117的上表面115是存在凹凸的粗面。其原因在於：第一去除層104相對於所使用的蝕刻液的蝕刻速度比第二去除層105的蝕刻速度小，於第二去除層105被完全地蝕刻去除的期間內，僅對第一去除層104的一部分進行了蝕刻。
於藉由蝕刻來去除第二去除層105後，殘留有第一去除層104的一部分的層即殘留層117的上表面變成粗面，藉此於藉由蝕刻來去除第二去除層105後，半導體磊晶層103難以與基底基板101側的表面（即，殘留於基底基板101上的殘留層117）接合。因此，可將半導體磊晶層103良好地自基底基板101上分離。
較佳為至少半導體磊晶層103的底面（即，經去除的第二去除層105側的面）的表面粗糙度Ra比殘留層117的上表面的表面粗糙度Rb小。表面粗糙度例如為利用原子力顯微鏡（Atomic Force Microscope，AFM）所測定的平均粗糙度。
根據發明者的實驗，可確認於進行蝕刻至第二去除層105被完全地去除為止後，即便朝基底基板101的方向對半導體磊晶層103施加負荷，半導體磊晶層103亦不與第一去除層104接合，可將半導體磊晶層103自基底基板101上去除。
圖3是表示發明者於為了去除第二去除層105而將鹽酸用作蝕刻液的蝕刻實驗中所確認的Alz Ga1-z As的蝕刻速度、與決定Alz Ga1-z As的組成的z的值的關係的圖。圖3中的縱軸是將z＝1時的蝕刻速度設為1的情況下的相對值。根據圖3的結果，可知藉由將第一去除層104的組成設為Alx Ga1-x As（0.6＜x≦0.8），將第二去除層105的組成設為Aly Ga1-y As（0.7＜y≦1，y＞x），可選擇第一去除層104的蝕刻速度與第二去除層105的蝕刻速度之間存在大的差的第一去除層104及第二去除層105的組合。
[半導體基板1的結構的變形例] 於圖1中，例示了去除層102具有第一去除層104及第二去除層105此兩層的結構，但半導體基板1除包含第一去除層104及第二去除層105此兩層以外，亦可具有其他去除層。此時，理想的是以蝕刻速度變大的順序，自去除層102的接觸基底基板101之側朝接觸半導體磊晶層103之側進行積層。
例如，半導體基板1亦可於第一去除層104與第二去除層105之間進而具有第三去除層。於此情況下，第三去除層相對於使用蝕刻材料的蝕刻速度比第一去除層104相對於使用蝕刻材料的蝕刻速度大，比第二去除層105相對於使用蝕刻材料的蝕刻速度小。
再者，於以上的說明中，例示了基底基板101為GaAs基板的情況，但本發明亦可應用於基底基板101為其他III-V族半導體磊晶基板的情況。半導體基板1例如亦可為基底基板101是InP基板，半導體磊晶層103是於InP基板上進行晶格匹配或大致晶格匹配的半導體磊晶層（例如In1-x Gax Asy P1-y （0≦x，y≦1））。於此情況下，去除層102是於InP基板上進行晶格匹配或大致晶格匹配的半導體層，例如，第一去除層104為In0.52 Al0.48 As，第二去除層105為In0.53 Ga0.47 As。
[半導體元件的製造方法] 繼而，對將半導體磊晶層103自基底基板101上分離後，使半導體磊晶層103移動至其他基板來製造半導體元件的方法進行說明。
圖4A至圖4D是用於說明半導體元件的製造方法的圖。 首先，準備圖1中所示的半導體基板1。例如，於基底基板101上形成包含第一去除層104及第二去除層105的積層結構後，於第二去除層105上形成半導體磊晶層103，藉此製作半導體基板1。半導體磊晶層103具有用於形成規定的元件的半導體積層結構。規定的元件是如發光二極體、電晶體及感測器等般包含半導體的任意的元件。
再者，於本製造方法中，亦可代替製作半導體基板1，而使用製作完的半導體基板1來製造半導體元件。即，亦可將準備於基底基板101上已形成有第一去除層104、第二去除層105、及半導體磊晶層103的半導體基板1的步驟設為半導體元件的製造方法的最初的步驟。另外，亦可將準備於半導體磊晶層103上已形成有規定的元件結構或規定的元件結構的一部分的半導體基板1的步驟設為半導體元件的製造方法的最初的步驟。
其次，如圖4A所示，形成藉由蝕刻來去除的第二去除層105的至少一部分（例如外周面）已露出的島。例如，自半導體基板1的半導體磊晶層103、第一去除層104及第二去除層105的外周起對規定的範圍進行蝕刻，藉此形成圖4A中所示的島。
繼而，如圖4B所示，利用規定的蝕刻液對第一去除層104及第二去除層105進行蝕刻。於蝕刻步驟中，於第二去除層105被完全地去除之前的期間內持續進行蝕刻，於第二去除層105已被去除的時間點停止蝕刻。藉由如此操作，藉由完全去除第二去除層105而形成空隙114。第一去除層104的第二去除層105側的一部分的區域（圖4B中的區域113）被去除，從而於第一去除層104的與接觸基底基板101之側相反側的面形成第一去除層104的殘留層117，所述第一去除層104的殘留層117具有粗面，所述粗面形成有凹凸。再者，於圖4B中，誇張地描繪所形成的凹凸。
繼而，如圖4C所示，例如使用包括拾取凸塊122的拾取基板121，將半導體磊晶層103自基底基板101上分離。拾取凸塊122例如為有機材料層，可將感光性有機材料塗佈於半導體基板上，並藉由標準的光微影製程來形成。有機材料層例如可藉由利用旋塗法、浸漬法等，將有機材料塗佈於成為拾取基板121的基底的拾取基底基板上來形成，亦可藉由將有機材料膜黏附於拾取基底基板上來形成。
繼而，如圖4D所示，藉由拾取基板121來將已自基底基板101上分離的半導體磊晶層103壓接於移動目標基板130上來進行接合。於接合之前，亦可執行接合面的活化處理等表面處理步驟。另外，於移動目標基板130上，亦可設置作為與移動目標基板130的材料不同的材料層的例如其他半導體層、金屬層或絕緣膜層。
於將半導體磊晶層103接合於移動目標基板130上後，將拾取基板121分離（未圖示）。於將拾取基板121分離後的半導體磊晶層103上，適宜形成層間絕緣膜或金屬配線膜等，藉此完成半導體元件的製造。
[第一變形例] 於如圖4A所示般將包含半導體磊晶層103、第一去除層104及第二去除層105的島形成於基底基板101上後，亦可設置用於以半導體磊晶層103位於基底基板101的上方的方式支持半導體磊晶層103的支持構件。
圖5是表示設置有支持構件106的例子的圖。支持構件106例如為將半導體磊晶層103與基底基板101結合的半導體薄膜、有機材料薄膜、或無機材料薄膜。支持構件106例如以一部分的區域接觸第一去除層104及第二去除層105的側面的方式形成。支持構件106的一部分亦能夠以延伸至半導體磊晶層103的上表面或基底基板101已露出的面的方式形成。構成該支持構件106的薄膜的相對於去除第二去除層105時所使用的蝕刻材料的蝕刻速度遠小於第二去除層105的蝕刻速度，於第二去除層105已被去除的時間點，以將半導體磊晶層103與基底基板101結合的狀態殘留。
支持構件106例如亦能夠以如下的方式形成。於利用非晶矽或多晶矽等的半導體薄膜來形成支持構件106的情況下，例如可適宜選擇濺鍍法，熱化學氣相沈積（Chemical Vapor Deposition，CVD）法、電漿化學氣相沈積（Plasma Chemical Vapor Deposition，PCVD）法、或低壓化學氣相沈積（Low pressure Chemical Vapor Deposition，LPCVD）法等來形成半導體薄膜。於此情況下，於形成半導體薄膜後，可藉由光微影及反應性離子蝕刻（Reactive Ion Etching，RIE）法等乾式蝕刻、或使用規定的蝕刻液的濕式蝕刻來形成支持構件106的結構。
於利用無機材料薄膜來形成支持構件106的情況下，例如可藉由濺鍍法、熱CVD法、或PCVD法等來形成無機薄膜。於形成無機薄膜後，可藉由光微影及RIE法等乾式蝕刻、或使用規定的蝕刻液的濕式蝕刻來形成支持構件106的結構。
於利用有機材料薄膜來形成支持構件106的情況下，例如可於塗佈或黏附感光性有機材料後，藉由光微影來形成規定的結構，其後進行烘烤處理，藉此形成支持構件106。關於形成支持構件106的結構時所使用的蝕刻液，理想的是選擇與支持構件106的蝕刻速度相比，第一去除層、第二去除層、及半導體磊晶層103的蝕刻速度小的蝕刻液或蝕刻氣體。
如此，於去除第二去除層105的步驟中設置支持構件106，藉此可降低半導體磊晶層103與第一去除層104或基底基板101接觸的概率。尤其，藉由設置蝕刻速度比第二去除層105小的第一去除層104，即便於構成支持構件106的薄膜破損或變成不殘留的狀態的情況下，亦可防止半導體磊晶層103與基底基板101接合。
再者，支持構件106較佳為以如下方式形成：藉由被朝半導體磊晶層103自基底基板101上分離的方向施加力，而被容易地切斷。例如，支持構件106藉由具有與第二去除層105的側面接觸的區域的一部分的厚度比其他區域的厚度小的形狀（例如槽的形狀），於第二去除層105已被去除後，支持構件106被容易地切斷。於此情況下，亦可在去除步驟與接合步驟之間進而具有藉由吊起半導體磊晶層103來切斷支持構件106的步驟，所述去除步驟藉由使用規定的蝕刻材料進行蝕刻來去除第二去除層105，所述接合步驟將半導體磊晶層103接合於與基底基板101不同的移動目標基板130。
規定區域的厚度比其他區域的厚度小的支持構件106例如可藉由以下的方法來製作。首先，利用抗蝕劑包覆使厚度變小的區域（例如形成槽的形狀的區域）以外的區域。其次，藉由使用對支持構件106的材料進行蝕刻的蝕刻液的濕式蝕刻或RIE等乾式蝕刻，以變成規定的厚度的方式進行蝕刻後，將抗蝕劑去除。
[第二變形例] 於以上的說明中，例示了第二去除層105相對於所述規定的蝕刻材料的蝕刻速度比第一去除層104的蝕刻速度大的情況，但第一去除層104的蝕刻速度亦可為第二去除層105的蝕刻速度以上。但是，於此情況下，要求使第一去除層104的厚度比第二去除層105的厚度大，以於利用蝕刻的第二去除層105的去除已完成的時間點，第一去除層104的至少一部分殘留。
[由半導體基板1所產生的效果] 本發明的半導體基板1在自基底基板101上分離的預定的半導體磊晶層103與基底基板101之間，具有蝕刻速度不同的至少兩層的去除層。因此，於半導體磊晶層103已被分離後，可防止半導體磊晶層103與基底基板101接合。
而且，藉由使用半導體基板1來製造半導體元件，可使具有平坦面的半導體磊晶層103容易地移動至移動目標基板130，對移動後的半導體磊晶層103進行加工來製造各種半導體元件。
以上，使用實施方式對本發明進行了說明，但本發明的技術範圍並不限定於所述實施方式中記載的範圍，可於其主旨的範圍內進行各種變形及變更。例如，裝置的分散、合併的具體的實施方式並不限定於以上的實施方式，關於其全部或一部分，能夠以任意的單位功能性地或物理性地進行分散、合併來構成。另外，藉由多個實施方式的任意的組合所產生的新的實施方式亦包含於本發明的實施方式中。藉由組合所產生的新的實施方式的效果兼具原來的實施方式的效果。
1:半導體基板 101:基底基板 102:去除層 103:半導體磊晶層 104:第一去除層 105:第二去除層 106:支持構件 112:下表面 113:區域 114:空隙 115:上表面 117:殘留層 121:拾取基板 122:拾取凸塊 130:移動目標基板
圖1是表示本實施方式的半導體基板1的結構的示意圖。 圖2A是實驗中所使用的半導體基板1的顯微鏡照片。 圖2B是表示實驗結果的示意圖。 圖3是表示Alz Ga1-z As的蝕刻速度與組成z的關係的圖。 圖4A是用於說明半導體元件的製造方法的圖。 圖4B是用於說明半導體元件的製造方法的圖。 圖4C是用於說明半導體元件的製造方法的圖。 圖4D是用於說明半導體元件的製造方法的圖。 圖5是表示設置有支持構件的例子的圖。
1:半導體基板
101:基底基板
102:去除層
103:半導體磊晶層
104:第一去除層
105:第二去除層

Claims (13)

  1. 一種半導體基板，包括： 基底基板； 第一去除層，設置於所述基底基板上； 第二去除層，設置於所述第一去除層的上方；以及 半導體磊晶層，設置於所述第二去除層的上方；且 所述第二去除層相對於規定的蝕刻材料的蝕刻速度大於所述第一去除層相對於所述規定的蝕刻材料的蝕刻速度。
  2. 如請求項1所述的半導體基板，其中所述第一去除層的厚度大於所述第二去除層的厚度。
  3. 如請求項1或請求項2所述的半導體基板，其中於藉由使用所述規定的蝕刻材料的蝕刻來去除所述第二去除層的時間點露出的所述第一去除層的表面比所述半導體磊晶層的所述第二去除層側的面粗糙。
  4. 如請求項1或請求項2所述的半導體基板，其中所述基底基板包含GaAs， 所述半導體磊晶層包含Alt Ga1-t As（0≦t≦1）， 所述第一去除層包含Alx Ga1-x As（0.6＜x≦0.8）， 所述第二去除層包含Aly Ga1-y As（0.7＜y≦1，y＞x）。
  5. 如請求項4所述的半導體基板，其中所述半導體磊晶層包含Alt Ga1-t As（0≦t≦0.6）。
  6. 如請求項1或請求項2所述的半導體基板，其中所述基底基板包含InP，且 所述半導體磊晶層為In1-x Gax Asy P1-y （0≦x，y≦1）。
  7. 如請求項1或請求項2所述的半導體基板，更包括設置於所述第一去除層與所述第二去除層之間的第三去除層，且 所述第三去除層相對於所述規定的蝕刻材料的蝕刻速度大於所述第一去除層相對於所述規定的蝕刻材料的蝕刻速度，並且小於所述第二去除層相對於所述規定的蝕刻材料的蝕刻速度。
  8. 如請求項1或請求項2所述的半導體基板，更包括用於以所述半導體磊晶層位於所述基底基板的上方的方式支持所述半導體磊晶層的支持構件。
  9. 如請求項8所述的半導體基板，其中所述支持構件接觸所述基底基板、所述第一去除層、所述第二去除層以及所述半導體磊晶層。
  10. 如請求項9所述的半導體基板，其中所述支持構件具有與所述第二去除層接觸的區域的一部分的厚度小於其他區域的厚度的形狀。
  11. 一種半導體基板的製造方法，包括： 準備基底基板的步驟； 於所述基底基板上形成第一去除層的步驟； 於所述第一去除層的上方，形成第二去除層的步驟，所述第二去除層相對於規定的蝕刻材料的蝕刻速度大於所述第一去除層相對於所述規定的蝕刻材料的蝕刻速度； 於所述第二去除層的上方形成半導體磊晶層的步驟；以及 於形成所述半導體磊晶層後，設置支持構件的步驟，所述支持構件用於以所述半導體磊晶層位於所述基底基板的上方的方式支持所述半導體磊晶層。
  12. 一種半導體元件的製造方法，包括： 準備如請求項1所述的半導體基板的步驟； 使用所述規定的蝕刻材料進行蝕刻，藉此去除所述第二去除層的去除步驟；以及 於所述去除步驟後，將所述半導體磊晶層接合於與所述基底基板不同的移動目標基板的接合步驟。
  13. 如請求項12所述的半導體元件的製造方法，其中所述半導體基板更包括用於以所述半導體磊晶層位於所述基底基板的上方的方式支持所述半導體磊晶層的支持構件，且 在所述去除步驟與所述接合步驟之間，更包括將所述支持構件切斷的步驟。
TW110133490A 2018-12-10 2019-12-04 半導體基板、半導體基板的製造方法以及半導體元件的製造方法 TWI804977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018230683 2018-12-10
JP2018-230683 2018-12-10

Publications (2)

Publication Number Publication Date
TW202147392A true TW202147392A (zh) 2021-12-16
TWI804977B TWI804977B (zh) 2023-06-11

Family

ID=71077231

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108144217A TWI743610B (zh) 2018-12-10 2019-12-04 半導體基板、半導體基板的製造方法以及半導體元件的製造方法
TW110133490A TWI804977B (zh) 2018-12-10 2019-12-04 半導體基板、半導體基板的製造方法以及半導體元件的製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108144217A TWI743610B (zh) 2018-12-10 2019-12-04 半導體基板、半導體基板的製造方法以及半導體元件的製造方法

Country Status (5)

Country Link
US (2) US11894272B2 (zh)
JP (2) JP6836022B2 (zh)
CN (1) CN113169049B (zh)
TW (2) TWI743610B (zh)
WO (1) WO2020121649A1 (zh)

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646026Y2 (ja) 1987-08-19 1994-11-24 沖電気工業株式会社 メンブレンキ−ボ−ドの防塵構造
JP2560601B2 (ja) 1993-03-12 1996-12-04 日本電気株式会社 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法
JP3377022B2 (ja) * 1997-01-23 2003-02-17 日本電信電話株式会社 ヘテロ接合型電界効果トランジスタの製造方法
JP3371871B2 (ja) * 1999-11-16 2003-01-27 日本電気株式会社 半導体装置の製造方法
JP3716906B2 (ja) * 2000-03-06 2005-11-16 日本電気株式会社 電界効果トランジスタ
KR100438895B1 (ko) * 2001-12-28 2004-07-02 한국전자통신연구원 고전자 이동도 트랜지스터 전력 소자 및 그 제조 방법
JP3813123B2 (ja) 2002-12-25 2006-08-23 株式会社沖データ 半導体装置及びｌｅｄヘッド
JP4315744B2 (ja) * 2003-06-25 2009-08-19 株式会社沖データ 積層体及び半導体装置の製造方法
JP2005191022A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP4518886B2 (ja) * 2004-09-09 2010-08-04 シャープ株式会社 半導体素子の製造方法
US20060208265A1 (en) * 2005-03-17 2006-09-21 Hitachi Cable, Ltd. Light emitting diode and light emitting diode array
TWI438827B (zh) * 2006-09-20 2014-05-21 Univ Illinois 用於製造可印刷半導體結構、裝置及裝置元件的脫離對策
JP4200389B2 (ja) * 2007-02-22 2008-12-24 セイコーエプソン株式会社 光素子
JP4466668B2 (ja) 2007-03-20 2010-05-26 セイコーエプソン株式会社 半導体装置の製造方法
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4871973B2 (ja) 2009-04-28 2012-02-08 株式会社沖データ 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
KR20130064042A (ko) * 2010-04-30 2013-06-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법, 전자 디바이스 및 전자 디바이스의 제조 방법
JP5893246B2 (ja) * 2010-11-08 2016-03-23 キヤノン株式会社 面発光レーザ及び面発光レーザアレイ、面発光レーザの製造方法及び面発光レーザアレイの製造方法、面発光レーザアレイを備えた光学機器
JP2013183125A (ja) * 2012-03-05 2013-09-12 Sharp Corp 化合物半導体素子エピタキシャル成長基板
JP2013211355A (ja) * 2012-03-30 2013-10-10 Oki Data Corp ３端子発光素子、３端子発光素子アレイ、プリントヘッドおよび画像形成装置
US20150207012A1 (en) * 2014-01-16 2015-07-23 The Board Of Trustees Of The University Of Illinois Printing-based assembly of multi-junction, multi-terminal photovoltaic devices and related methods
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
JP6519593B2 (ja) * 2014-11-21 2019-05-29 信越半導体株式会社 発光素子及び発光素子の製造方法
US9299615B1 (en) * 2014-12-22 2016-03-29 International Business Machines Corporation Multiple VT in III-V FETs
US9444019B1 (en) * 2015-09-21 2016-09-13 Epistar Corporation Method for reusing a substrate for making light-emitting device
US9461159B1 (en) * 2016-01-14 2016-10-04 Northrop Grumman Systems Corporation Self-stop gate recess etching process for semiconductor field effect transistors
JP6729275B2 (ja) * 2016-10-12 2020-07-22 信越半導体株式会社 発光素子及び発光素子の製造方法
WO2019134075A1 (en) * 2018-01-03 2019-07-11 Xiamen Sanan Integrated Circuit Co., Ltd. Consumer semiconductor laser
JP6431631B1 (ja) 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法

Also Published As

Publication number Publication date
JPWO2020121649A1 (ja) 2021-02-15
JP7441525B2 (ja) 2024-03-01
CN113169049A (zh) 2021-07-23
US20240120238A1 (en) 2024-04-11
JP2021077909A (ja) 2021-05-20
JP6836022B2 (ja) 2021-02-24
TWI743610B (zh) 2021-10-21
TW202038301A (zh) 2020-10-16
US20210280467A1 (en) 2021-09-09
CN113169049B (zh) 2022-07-05
US11894272B2 (en) 2024-02-06
WO2020121649A1 (ja) 2020-06-18
TWI804977B (zh) 2023-06-11

Similar Documents

Publication Publication Date Title
TWI795293B (zh) 工程基板結構
US5071792A (en) Process for forming extremely thin integrated circuit dice
JP2022165964A (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
KR101292111B1 (ko) 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법
US7348257B2 (en) Process for manufacturing wafers of semiconductor material by layer transfer
TWI787859B (zh) 用於在陶瓷基板上整合元素及複合半導體的方法及系統
TWI734359B (zh) 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓
TWI804977B (zh) 半導體基板、半導體基板的製造方法以及半導體元件的製造方法
TW201810380A (zh) 貼合式soi晶圓的製造方法
JP2023135340A (ja) 接合型ウェーハの製造方法
TWI241651B (en) Semiconductor etch speed modification
JP6473970B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2608443B2 (ja) 半導体ウエハの製造方法
TW202205522A (zh) 用於製作堆疊結構之方法
KR20120021946A (ko) 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법
JPH1012719A (ja) 誘電体分離基板及びその製造方法