TW202139604A - 具有比例路徑與積分路徑之時脈資料回復電路，以及用於時脈資料回復電路的多工器電路 - Google Patents

具有比例路徑與積分路徑之時脈資料回復電路，以及用於時脈資料回復電路的多工器電路 Download PDF

Info

Publication number
TW202139604A
TW202139604A TW110112428A TW110112428A TW202139604A TW 202139604 A TW202139604 A TW 202139604A TW 110112428 A TW110112428 A TW 110112428A TW 110112428 A TW110112428 A TW 110112428A TW 202139604 A TW202139604 A TW 202139604A
Authority
TW
Taiwan
Prior art keywords
signal
phase
data recovery
circuit
clock data
Prior art date
Application number
TW110112428A
Other languages
English (en)
Other versions
TWI801838B (zh
Inventor
洪政亮
章晉祥
Original Assignee
円星科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 円星科技股份有限公司 filed Critical 円星科技股份有限公司
Publication of TW202139604A publication Critical patent/TW202139604A/zh
Application granted granted Critical
Publication of TWI801838B publication Critical patent/TWI801838B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Transmitters (AREA)
  • Logic Circuits (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

一種時脈資料回復電路，其包含相位偵測器、相位頻率偵測器、多工器電路、轉換級及振盪器。該相位偵測器用以偵測資料訊號與振盪訊號之間的相位差，以產生第一組誤差訊號。該相位頻率偵測器用以偵測參考時脈訊號與該振盪訊號之間的相位及頻率差，以產生第二組誤差訊號。該多工器電路用以根據選擇訊號選擇性地輸出該第一組誤差訊號或該第二組誤差訊號，作為第三組誤差訊號。該轉換級用以根據該選擇訊號決定一組增益，並使用該組增益轉換該第三組誤差訊號，以產生一組輸入訊號。該振盪器用以根據該組輸入訊號產生該振盪訊號。

Description

具有比例路徑與積分路徑之時脈資料回復電路，以及用於時脈資料回復電路的多工器電路
本揭示內容係關於時脈資料回復（clock and data recovery，CDR），尤指一種具有比例路徑（proportional path）與積分路徑（integral path）之時脈資料回復電路，及其相關的多工器電路。
對於未使用額外的時序資訊來傳輸的一資料串流（data stream）來說，為了從中取回一資料，接收端可能會執行時脈回復操作（clock recovery）以汲取一時脈訊號，其係嵌入在該資料串流之中的位準轉換（level transition）。此外，接收端係將該時脈訊號的相位對齊於該資料串流的位準轉換，並對該資料串流進行取樣以從該資料串流中回復該資料。上述過程通常稱為時脈資料回復（clock and data recovery，CDR）。舉例來說，高速串列介面（high-speed serial interface）可利用一時脈資料回復電路以從一資料串流中汲取時序資訊，並據以對該資料串流中所傳輸的符號（symbol）進行解碼。該時脈資料回復電路可使用鎖相迴路（phase-locked loop，PLL）來產生一高速時脈訊號，其相位係對齊於該資料串流中的位準轉換。該高速時脈訊號用於取樣及再生（regenerate）該資料串流。
本揭示的實施例提供了一種時脈資料回復電路，其包含不同的追蹤迴路所共用的轉換級，該些不同的追蹤迴路可包含（但不限於）頻率追蹤迴路及相位追蹤迴路。本揭示的實施例另可提供一種多工器電路，其於操作期間可具有較少的突波。
本揭示的某些實施例包含一種時脈資料回復電路，其包含一相位偵測器、一相位頻率偵測器、一多工器電路、一轉換級及一振盪器。該相位偵測器用以偵測一資料訊號與一振盪訊號之間的相位差，以產生一第一組誤差訊號。該相位頻率偵測器用以偵測一參考時脈訊號與該振盪訊號之間的相位及頻率差，以產生一第二組誤差訊號。該多工器電路耦接於該相位偵測器與該相位頻率偵測器，用以根據一選擇訊號選擇性地輸出該第一組誤差訊號或該第二組誤差訊號，作為一第三組誤差訊號。該轉換級耦接於該多工器電路，用以根據該選擇訊號決定一組增益，並使用該組增益轉換該第三組誤差訊號，以產生一組輸入訊號。該振盪器耦接於該轉換級，用以根據該組輸入訊號產生該振盪訊號。
本揭示的某些實施例包含一種時脈資料回復電路，其包含一相位偵測器、一相位頻率偵測器、一同步電路、一選擇電路、一轉換級及一振盪器。該相位偵測器用以偵測一資料訊號與一振盪訊號之間的相位差，以產生一第一組誤差訊號。該相位頻率偵測器用以偵測一參考時脈訊號與該振盪訊號之間的相位及頻率差，以產生一第二組誤差訊號。該同步電路用以根據該參考時脈訊號對一選擇訊號進行取樣，並據以產生一致能訊號。該選擇電路耦接於該相位偵測器、該相位頻率偵測器及該同步電路，用以根據該致能訊號選擇性地輸出該第一組誤差訊號或該第二組誤差訊號，作為一第三組誤差訊號。該轉換級耦接於該選擇電路，用以使用一組增益轉換該第三組誤差訊號，以產生一組輸入訊號。該振盪器耦接於該轉換級，用以根據該組輸入訊號產生該振盪訊號。
本揭示的某些實施例包含一種多工器電路，其包含一同步電路、一第一多工器及一第二多工器。該同步電路用以在一參考時脈訊號的一第一訊號緣取樣該選擇訊號，以及在該參考時脈訊號的一第二訊號緣產生一致能訊號，該第二訊號緣不同於該第一訊號緣。該第一訊號緣與該第二訊號緣兩者的其中之一係為上升緣，而該第一訊號緣與該第二訊號緣兩者的其中之另一係為下降緣。該第一多工器耦接於該同步電路，用以接收一相位偵測器所輸出之一第一升訊號以及一相位頻率偵測器所輸出之一第二升訊號，以及根據該致能訊號將該第一升訊號與該第二升訊號兩者的其中之一輸出為一第一控制訊號，以提高一振盪器的頻率。該第二多工器耦接於該同步電路，用以接收該相位偵測器所輸出之一第一降訊號以及該相位頻率偵測器所輸出之一第二降訊號，以及根據該致能訊號將該第一降訊號與該第二降訊號兩者的其中之一輸出為一第二控制訊號，以降低該振盪器的頻率。
藉由本揭示所提供之時脈資料回復方案，相位偵測器與相位頻率偵測器各自提供的一組誤差訊號可被具有一組可調增益的同一轉換級來轉換。例如，應用於鎖相迴路模式的該轉換級可在時脈資料回復模式中重複使用，其中該轉換級的一組增益可因應一時脈資料回復電路的操作模式來調整/決定。因此，採用本揭示所提供之時脈資料回復方案的該時脈資料回復電路可具有簡化的設計、較小的電路面積以及較低的生產成本。此外，藉由本揭示所提供之多工處理方案，訊號選擇操作可與一時脈訊號同步，以減少在訊號選擇操作的期間所產生的突波。舉例來說，該時脈訊號可以是用來觸發一相位頻率偵測器的參考時脈訊號，該相位頻率偵測器係用於鎖相迴路。
以下揭示內容提供了多種實施方式或例示，其能用以實現本揭示內容的不同特徵。下文所述之參數值、元件與配置的具體例子用以簡化本揭示內容。當可想見，這些敘述僅為例示，其本意並非用於限制本揭示內容。舉例來說，本揭示內容可能會在實施例中重複使用元件符號及/或標號。此種重複使用乃是基於簡潔與清楚的目的，且其本身不代表所討論的不同實施例及/或組態之間的關係。
此外，當可理解，若將一部件描述為與另一部件「連接（connected to）」或「耦接（coupled to）」，則兩者可直接連接或耦接，或兩者間可能出現其他中間（intervening）部件。
採用鎖相迴路設計的時脈資料回復電路（例如基於鎖相迴路的時脈資料回復電路（PLL-based CDR circuit））可使用分別專門用於兩個相位敏感檢波器（phase sensitive detector）的兩個轉換級。例如，該時脈資料回復電路可利用一相位頻率偵測器（phase frequency detector，PFD）以及相對應的一增益轉換級（gain conversion stage）來實施鎖相迴路設計。該時脈資料回復電路另可利用一相位偵測器（phase detector，PD）以及相對應的另一增益轉換級，針對利用鎖相迴路設計所得到的輸出時脈進行相位追蹤。然而，由於在進行上述相位追蹤的時脈資料回復模式中，可能不會用到該相位頻率偵測器，因此，與該相位頻率偵測器相關的轉換級會處於閒置狀態（idle）。使用上述多個專用的轉換級會增加電路面積與生產成本。
本揭示提供了示例性的時脈資料回復電路，其中每一時脈資料回復電路可包含不同的追蹤迴路（tracking loop）所共用的轉換級，該些不同的追蹤迴路可包含（但不限於）頻率追蹤迴路及相位追蹤迴路。在某些實施例中，該共用的轉換級所提供的至少一增益可根據該時脈資料回復電路的操作模式而改變。本揭示另提供了示例性的多工器電路。每一多工器電路可將兩個相位敏感檢波器（分別用於頻率追蹤迴路及相位追蹤迴路）的其中之一耦接於頻率追蹤迴路及相位追蹤迴路所共用的轉換級。本揭示所提供的的多工器電路於其操作期間可具有較少的突波（glitch）。進一步的說明如下。
圖1是根據本揭示某些實施例的示例性的時脈資料回復電路的功能方塊示意圖。時脈資料回復電路100可用來回復一資料訊號DIN （諸如一資料串流）所攜帶的時序資訊，並根據所回復的時序資訊再生資料訊號DIN 。時脈資料回復電路100包含（但不限於）一相位偵測器（PD）110、一相位頻率偵測器（PFD）120、一多工器電路130、一轉換級140及一振盪器150。於此實施例中，相位偵測器110可搭配轉換級140一起使用，以實施一相位追蹤迴路。相位頻率偵測器120則可搭配轉換級140一起使用，以實施一頻率追蹤迴路。相位頻率偵測器120、多工器電路130、轉換級140及振盪器150可形成一鎖相迴路的至少一部分。
相位偵測器110用以偵測資料訊號DIN 與一振盪訊號CKOUT 之間的相位差，以產生一組誤差訊號{SER1 }。相位偵測器110可利用僅對於相位敏感的檢波器（phase only sensitive detector）來實施，諸如互斥或閘相位偵測器（exclusive-OR phase detector，XOR phase detector）或其他對於相位敏感的數位/類比相位偵測器。在某些實施例中，相位偵測器110可利用相位頻率敏感檢波器（phase-frequency sensitive detector）來實施，而不會悖離本揭示的範圍。
相位頻率偵測器120用以偵測一參考時脈訊號CKR 與振盪訊號CKOUT 之間的相位及頻率差（a difference in phase and frequency），以產生一組誤差訊號{SER2 }。相位頻率偵測器120可利用對於相位頻率敏感的多種偵測器來實施。舉例來說（但本揭示不限於此），相位頻率偵測器120可由採用邊緣觸發JK正反器之相位頻率偵測器（edge triggered JK flip-flop PFD）或其他類型的相位頻率偵測器來實施。在某些實施例中，當參考時脈訊號CKR 與振盪訊號CKOUT 彼此的頻率相近時，相位頻率偵測器120可利用相位敏感檢波器來實施。
多工器電路130耦接於相位偵測器110與相位頻率偵測器120，用以根據一選擇訊號SSEL 選擇性地輸出該組誤差訊號{SER1 }或該組誤差訊號{SER2 }，作為一組誤差訊號{SER }。舉例來說，當選擇訊號SSEL 指示出時脈資料回復電路100操作在相位偵測器110與相位頻率偵測器120兩者之中的一個偵測器處於啟用狀態（active）的一模式時，該組誤差訊號{SER }可來自相位偵測器110與相位頻率偵測器120兩者之中的該偵測器。於該模式中，相位偵測器110與相位頻率偵測器120兩者之中的另一偵測器可處於未啟用狀態（inactive）。
轉換級140耦接於多工器電路130，用以根據選擇訊號SSEL 決定一組增益{G}，並使用該組增益{G}轉換該組誤差訊號{SER }，以產生一組輸入訊號{SIN }。值得注意的是，該組增益{G}之中的至少一增益可因應選擇訊號SSEL 而改變。在某些實施例中，可使用該組增益{G}之中因應選擇訊號SSEL 而改變的一個增益來轉換該組誤差訊號{SER }的一部分。在該組增益{G}之中即使選擇訊號SSEL 改變仍可維持不變的一個增益，則可用來轉換該組誤差訊號{SER }的另一部分。
振盪器150耦接於轉換級140，用以根據該組輸入訊號{SIN }產生振盪訊號CKOUT ，其中該組輸入訊號{SIN }可作為振盪器150的一組控制輸入。振盪器150可利用壓控振盪器（voltage controlled oscillator，VCO）、電流控制振盪器（current controlled oscillator，CCO）、數位控制振盪器（digital controlled oscillator，DCO）、混合式電流/電壓控制振盪器（hybrid current/voltage controlled oscillator）或其他類型的振盪器來實施。
於操作中，當選擇訊號SSEL 指示出時脈資料回復電路100操作在鎖相迴路模式以執行頻率追蹤或粗調追蹤（coarse tracking）時，多工器電路130可根據選擇訊號SSEL 輸出該組誤差訊號{SER2 }，作為該組誤差訊號{SER }，其中該組誤差訊號{SER2 }指示出參考時脈訊號CKR 與振盪訊號CKOUT 之間的相位及頻率差。轉換級140可使用該組增益{G}轉換該組誤差訊號{SER }，以產生該組輸入訊號{SIN }，其中該組增益{G}是根據選擇訊號SSEL 來決定。振盪器150可根據該組輸入訊號{SIN }產生振盪訊號CKOUT 的更新版本。
在振盪訊號CKOUT 鎖定至參考時脈訊號CKR 之後，可改變選擇訊號SSEL 的訊號位準或訊號型樣，以指示出時脈資料回復電路100操作在時脈資料回復模式以執行相位追蹤或細調追蹤（fine tracking）。多工器電路130可選擇訊號SSEL 輸出該組誤差訊號{SER1 }，作為該組誤差訊號{SER }，其中該組誤差訊號{SER1 }指示出資料訊號DIN 與振盪訊號CKOUT 之間的相位差。轉換級140可使用該組增益{G}轉換該組誤差訊號{SER }，以產生該組輸入訊號{SIN }，其中該組增益{G}是根據選擇訊號SSEL 來決定。該組增益{G}在時脈資料回復模式中所具有的一組增益值可不同於該組增益{G}在鎖相迴路模式中所具有的一組增益值。舉例來說（但本揭示不限於此），於鎖相迴路模式中，該組增益{G}中的一個增益具有一第一增益值。於時脈資料回復模式中，該組增益{G}中的該增益具有小於該第一增益值的一第二增益值。接下來，振盪器150可產生振盪訊號CKOUT 的更新版本。當振盪訊號CKOUT 鎖定至資料訊號DIN 時，資料訊號DIN 與參考時脈訊號CKR 可被傳送至一決策電路（decision circuit）（圖1未示）以進行資料再生。
藉由本揭示所提供之時脈資料回復方案，相位偵測器與相位頻率偵測器各自提供的一組誤差訊號可被具有一組可調增益的同一轉換級來轉換。例如，一時脈資料回復電路可操作在鎖相迴路模式以作為一鎖相迴路，並可操作在時脈資料回復模式以將該鎖相迴路之輸出時脈的相位鎖定至該時脈資料回復電路之資料輸入的相位。應用於鎖相迴路模式的該轉換級可在時脈資料回復模式中重複使用，其中該轉換級的一組增益可因應該時脈資料回復電路的操作模式來調整/決定。相較於使用分別專門用於鎖相迴路模式與時脈資料回復模式的兩個轉換級的時脈資料回復電路，採用本揭示所提供之時脈資料回復方案的該時脈資料回復電路可具有簡化的設計、較小的電路面積以及較低的生產成本。
為方便理解本揭示的內容，以下提供了一些實施例以進一步說明本揭示的時脈資料回復方案。所屬技術領域的通常知識者應可了解採用圖1所示之架構的其他實施例均屬於本揭示的範疇。
圖2是根據本揭示某些實施例的圖1所示之時脈資料回復電路100的一實施方式的示意圖。時脈資料回復電路200包含（但不限於）一相位偵測器210、一相位頻率偵測器220、一多工器電路230、一轉換級240及一振盪器250，其可分別作為圖1所示的相位偵測器110、相位頻率偵測器120、多工器電路130、轉換級140及振盪器150的實施例。
時脈資料回復電路200可操作在時脈資料回復模式與鎖相迴路模式。於時脈資料回復模式中，相位偵測器210用以偵測資料訊號DIN 與振盪訊號CKOUT 之間的相位差以產生該組誤差訊號{SER1 }，其包含一升訊號UPCDR 與一降訊號DNCDR 。於鎖相迴路模式中，相位頻率偵測器220用以偵測參考時脈訊號CKR 與振盪訊號CKOUT 之間的相位及頻率差，以產生該組誤差訊號{SER2 }，其包含一升訊號UPPLL 與一降訊號DNPLL 。於此實施例中，時脈資料回復電路200另可包含一除頻器260，其耦接於振盪器250與相位頻率偵測器220之間。除頻器260可接收振盪訊號CKOUT 以產生一除頻訊號CKFB 。因此，相位頻率偵測器220可接收參考時脈訊號CKR 與除頻訊號CKFB ，進而偵測參考時脈訊號CKR 與振盪訊號CKOUT 之間的相位及頻率差。
舉例來說，當振盪訊號CKOUT 落後（lag）資料訊號DIN 時，相位偵測器210可產生具有一預定邏輯位準的升訊號UPCDR 。當振盪訊號CKOUT 領先（lead）資料訊號DIN 時，相位偵測器210可產生具有一預定邏輯位準的降訊號DNCDR 。又例如，當除頻訊號CKFB 落後參考時脈訊號CKR 時，相位頻率偵測器220可產生具有一預定邏輯位準的升訊號UPPLL 。當除頻訊號CKFB 領先參考時脈訊號CKR 時，相位頻率偵測器220可產生具有一預定邏輯位準的降訊號DNPLL 。
多工器電路230用以根據選擇訊號SSEL 輸出升訊號UPCDR 與升訊號UPPLL 兩者的其中之一，作為一升訊號UP，以及根據選擇訊號SSEL 輸出降訊號DNCDR 與降訊號DNPLL 兩者的其中之一，作為一降訊號DN。多工器電路230所輸出之升訊號UP與降訊號DN可作為該組誤差訊號{SER }的至少一部分。例如，當選擇訊號SSEL 指示出時脈資料回復電路200操作在時脈資料回復模式時，多工器電路230用以將升訊號UPCDR 輸出為升訊號UP，以及將降訊號DNCDR 輸出為降訊號DN。當選擇訊號SSEL 指示出時脈資料回復電路200操作在鎖相迴路模式時，多工器電路230用以將升訊號UPPLL 輸出為升訊號UP，以及將降訊號DNPLL 輸出為降訊號DN。
轉換級240用以使用複數個增益KP 與KI ，來轉換升訊號UP與降訊號DN，其中複數個增益KP 與KI 可作為圖1所示的該組增益{G}的實施例。轉換級240可包含複數個轉換電路242與246。轉換電路242使用增益KP 來轉換升訊號UP與降訊號DN，以產生一輸入訊號SINP ，其可作為圖1所示的該組輸入訊號{SIN }中的一輸入訊號的實施例。轉換電路242可根據選擇訊號SSEL 來調整/決定增益KP 。舉例來說（但本揭示不限於此），當選擇訊號SSEL 指示出時脈資料回復電路200操作在鎖相迴路模式時，增益KP 設定為一第一增益值。當選擇訊號SSEL 指示出時脈資料回復電路200操作在時脈資料回復模式時，增益KP 可設定為小於該第一增益值的一第二增益值。因此，操作在鎖相迴路模式的轉換電路242可作為用來執行粗調追蹤的增益轉換電路（gain conversion circuit），而操作在時脈資料回復模式的轉換電路242可作為用來執行細調追蹤的增益轉換電路。於此實施例中，轉換電路242可包含一電壓電流轉換器（voltage-to-current converter）243，其可利用可變增益電壓電流轉換器（variable-gain voltage-to-current converter）來實施。
轉換電路246用以使用增益KI 來轉換升訊號UP與降訊號DN，以產生一輸入訊號SINI ，其可作為圖1所示的該組輸入訊號{SIN }中的一輸入訊號的實施例。於此實施例中，增益KI 在鎖相迴路模式中的增益值可等於增益KI 在時脈資料回復模式中的增益值。舉例來說（但本揭示不限於此），轉換電路246可包含彼此級聯連接的一電荷泵247與一濾波電路248。當升訊號UP處於一預定邏輯位準時，電荷泵247可將電流注入濾波電路248。當升訊號DN處於一預定邏輯位準時，電荷泵247可將電流從濾波電路248汲取出來。藉由電荷泵247與濾波電路248，轉換電路246可將增益KI 施加於升訊號UP與降訊號DN，其中增益KI 在鎖相迴路模式與時脈資料回復模式中可具有相同的增益值。
在增益KI 於鎖相迴路模式與時脈資料回復模式中具有相同的增益值的某些實施例中，增益KP 於鎖相迴路模式中的增益值（以KP_PLL 表示）可基於增益KP 於時脈資料回復模式中的增益值（以KP_CDR 表示）來決定，以使操作在鎖相迴路模式中的時脈資料回復電路200具有良好的穩定度。以KP_PLL 被設計為KP_CDR 的M倍，且增益KI 於鎖相迴路模式與時脈資料回復模式中可具有相同的增益值為例，時脈資料回復電路200操作在鎖相迴路模式時穩定零點（stabilizing zero）ωZ_PLL 與截止頻率（cutoff frequency）ω-3dB_PLL 兩者的比可由下列式子來決定：
Figure 02_image001
， 其中N代表除頻器260的除頻因數。因此，M可根據增益KP 於時脈資料回復模式中的增益值、除頻器260的除頻因數以及穩定零點ωZ_PLL 與截止頻率ω-3dB_PLL 兩者的比來決定。例如，穩定零點ωZ_PLL 與截止頻率ω-3dB_PLL 兩者的比可設計為1：R以實現良好的鎖相迴路穩定度。M可由下列式子來決定：
Figure 02_image003
， 其中KP_CDR 可根據預定的時脈資料回復迴路頻寬（CDR loop bandwidth）來設計。由於可設定KP_CDR 以提供足夠的時脈資料回復迴路頻寬，且可設定R以提供良好的鎖相迴路穩定度，因此，時脈資料回復電路200在時脈資料回復模式與鎖相迴路模式中均可具有良好的操作性能。
振盪器250耦接於複數個轉換電路242與246，用以根據複數個輸入訊號SINP 與SINI 產生振盪訊號CKOUT 。於此實施例中，當時脈資料回復電路200操作在時脈資料回復模式時，多工器電路230與轉換電路242可形成相位偵測器210與振盪器250之間的比例路徑的至少一部分。此外，多工器電路230與轉換電路246可形成相位偵測器210與振盪器250之間的積分路徑的至少一部分。相似地，當時脈資料回復電路200操作在鎖相迴路模式時，多工器電路230與轉換電路242可形成相位頻率偵測器220與振盪器250之間的比例路徑的至少一部分。多工器電路230與轉換電路246可形成相位頻率偵測器220與振盪器250之間的積分路徑的至少一部分。
於操作中，當時脈資料回復電路200操作在鎖相迴路模式時，多工器電路230所輸出之升訊號UP與降訊號DN可分別來自升訊號UPPLL 與降訊號DNPLL 。位於積分路徑（用於粗調追蹤）上的轉換電路246可使用增益KI 來轉換升訊號UP與降訊號DN，以產生輸入訊號SINI 。位於比例路徑（用於細調追蹤）上的轉換電路242可使用增益KP 來轉換升訊號UP與降訊號DN，以產生輸入訊號SINP 。振盪器250可根據複數個輸入訊號SINI 與SINP ，輸出振盪訊號CKOUT 。除頻器260可根據振盪訊號CKOUT 產生除頻訊號CKFB 。相位頻率偵測器220可將除頻訊號CKFB 與參考時脈訊號CKR 作比較，以更新升訊號UPPLL 與降訊號DNPLL 。
在振盪訊號CKOUT 鎖定至參考時脈訊號CKR 之後，可改變選擇訊號SSEL 的訊號位準或訊號型樣，以指示出時脈資料回復電路200操作在時脈資料回復模式。多工器電路230所輸出之升訊號UP與降訊號DN可分別來自升訊號UPCDR 與降訊號DNCDR 。轉換電路242可使用增益KP 來轉換升訊號UP與降訊號DN，以產生輸入訊號SINP ，其中增益KP 於時脈資料回復模式的增益值不同於增益KP 於鎖相迴路模式的增益值。轉換電路242可使用增益KI 來轉換升訊號UP與降訊號DN，以產生輸入訊號SINI ，其中增益KI 於時脈資料回復模式與鎖相迴路模式中均維持固定的增益值。接下來，振盪器250可接收複數個輸入訊號SINI 與SINP （分別由複數個轉換電路242與246所輸出）以產生振盪訊號CKOUT 。相位偵測器210可將振盪訊號CKOUT 與資料訊號DIN 作比較，以更新升訊號UPCDR 與降訊號DNCDR 。於此實施例中，相位偵測器210可在資料訊號DIN 的每一資料緣（data edge）對振盪訊號CKOUT 的不同正交相位（quadrature phase）進行取樣，進而偵測資料訊號DIN 與振盪訊號CKOUT 之間的相位差。舉例來說（但本揭示不限於此），相位偵測器210可利用二元相位偵測器（bang-bang phase detector）來實施，其中上述二元相位偵測器可在資料訊號DIN 的每一資料緣對振盪訊號CKOUT 的四個正交相位I+、I-、Q+與Q-進行取樣。
值得注意的是，當時脈資料回復電路200操作在時脈資料回復模式時，相位頻率偵測器220與除頻器260兩者的至少其一於功能上可保持不啟用。此外，或者是，當時脈資料回復電路200操作在鎖相迴路模式時，相位偵測器210於功能上可保持不啟用。藉由在時脈資料回復模式與鎖相迴路模式中所共用的複數個轉換電路242與246，時脈資料回復電路200可具有簡化的設計、較小的電路面積以及較低的生產成本。
上述電路的實施方式只是用於說明的目的，並非用來限制本揭示的範圍。在某些實施例中，相位偵測器210可利用其他類型的相敏檢波器來實施。在某些實施例中，轉換電路242可利用其他類型的可變增益轉換電路來實施。在某些實施例中，轉換電路246可利用其他能夠在時脈資料回復模式與鎖相迴路模式中提供相同增益值的轉換電路來實施。這些相關的修飾與設計變化均屬於本揭示的範疇。
在圖2所示的實施例中，多工器電路230可將訊號選擇操作與參考時脈訊號CKR 同步，進而減少多工器電路230之中產生的突波。圖3是根據本揭示某些實施例的圖2所示的多工器電路230的一實施方式的示意圖。請連同圖2參閱圖3。多工器電路330耦接於相位偵測器210與相位頻率偵測器220，用以輸出該組誤差訊號{SER1 }與該組誤差訊號{SER2 }兩者的其中之一，作為該組誤差訊號{SER }。多工器電路330包含（但不限於）一同步電路332以及一選擇電路334。
同步電路332用以根據參考時脈訊號CKR 對選擇訊號SSEL 進行取樣，並據以產生一致能訊號SEN 。舉例來說，同步電路332可在參考時脈訊號CKR 的一訊號緣（signal edge）對選擇訊號SSEL 進行取樣，以及在參考時脈訊號CKR 的另一訊號緣產生致能訊號SEN ，其中該另一訊號緣是在參考時脈訊號CKR 的該訊號緣之後所產生。又例如，同步電路332可在參考時脈訊號CKR 的一第一訊號緣取樣選擇訊號SSEL ，以及在參考時脈訊號CKR 的一第二訊號緣產生致能訊號SEN ，其中該第二訊號緣不同於該第一訊號緣。該第一訊號緣與該第二訊號緣兩者的其中之一可以是參考時脈訊號CKR 的上升緣（rising edge），而該第一訊號緣與該第二訊號緣兩者的其中之另一可以是參考時脈訊號CKR 的下降緣（falling edge）。
選擇電路334耦接於同步電路332，用以根據致能訊號SEN 選擇性地輸出該組誤差訊號{SER1 }或該組誤差訊號{SER2 }，作為該組誤差訊號{SER }。於此實施例中，選擇電路334可包含複數個多工器336與338。多工器336用以根據致能訊號SEN 選擇性地輸出升訊號UPCDR 與升訊號UPPLL 的其中之一，作為升訊號UP。多工器336所產生的升訊號UP可作為提供給振盪器250的一控制訊號，其可用於提高振盪器250的頻率。相似地，多工器338用以根據致能訊號SEN 選擇性地輸出降訊號DNCDR 與降訊號DNPLL 的其中之一，作為降訊號DN。多工器338所產生的降訊號DN可作為提供給振盪器250的另一控制訊號，其可用降低振盪器250的頻率。
圖4是根據本揭示某些實施例的圖3所示的多工器電路330的操作所涉及的訊號波形圖。請一併參閱圖2、圖3與圖4。在時間t0之前，選擇訊號SSEL 指示出時脈資料回復電路200操作在鎖相迴路模式。於此實施例中，由於相位頻率偵測器220是正緣觸發（positive edge triggered），因此，升訊號UPCDR 與升訊號UPPLL 各自的上升緣對齊於參考時脈訊號CKR 的上升緣。多工器336可根據致能訊號SEN 將升訊號UPPLL 輸出為升訊號UP。多工器336可根據致能訊號SEN 將降訊號DNPLL 輸出為降訊號DN。此外，除頻訊號CKFB 可在時間t0之前鎖定至參考時脈訊號CKR 。
於時間t0，選擇訊號SSEL 可從低位準轉換至高位準，其中處於高位準之選擇訊號SSEL 可指示出時脈資料回復電路200係切換至時脈資料回復模式。接下來，同步電路332可在參考時脈訊號CKR 的上升緣（即時間t1）對選擇訊號SSEL 進行取樣。在時間t1之後所產生的參考時脈訊號CKR 的下降緣，同步電路332可產生致能訊號SEN 以觸發複數個多工器336與338的訊號選擇操作。例如，於時間t2，致能訊號SEN 可從低位準轉換至高位準。在時間t2之後，多工器336可根據致能訊號SEN 將升訊號UPCDR 輸出為升訊號UP，而多工器338可根據致能訊號SEN 將降訊號DNCDR 輸出為降訊號DN。
圖5是根據本揭示某些實施例的圖3所示的多工器電路330的操作所涉及的訊號波形圖。於此實施例中，由於圖2所示的相位頻率偵測器220是負緣觸發（negative edge triggered），因此，除了升訊號UPPLL 與降訊號DNPLL 各自的上升緣可對齊於參考時脈訊號CK的下降緣之外，圖5所示的訊號波形可以與圖4所示的訊號波形相似/相同。
請一併參閱圖2、圖3與圖5。在時間t0’之前，選擇訊號SSEL 指示出時脈資料回復電路200操作在鎖相迴路模式。此外，除頻訊號CKFB 可在時間t0’之前鎖定至參考時脈訊號CKR 。選擇訊號SSEL 可於時間t0’從低位準轉換至高位準，其中處於高位準之選擇訊號SSEL 可指示出時脈資料回復電路200係切換至時脈資料回復模式。接下來，同步電路332可在參考時脈訊號CKR 的下降緣（即時間t1’）對選擇訊號SSEL 進行取樣。在時間t1之後所產生的參考時脈訊號CKR 的上升緣，同步電路332可產生致能訊號SEN 以觸發複數個多工器336與338的訊號選擇操作。例如，於時間t2’，致能訊號SEN 可從低位準轉換至高位準。在時間t2’之後，多工器336可根據致能訊號SEN 將升訊號UPCDR 輸出為升訊號UP，而多工器338可根據致能訊號SEN 將降訊號DNCDR 輸出為降訊號DN。由於所屬技術領域中的通常知識者在閱讀上述關於圖1至圖4的相關段落說明之後，應可瞭解圖5所示之訊號波形的產生細節，因此，進一步的說明在此便不再贅述。
藉由本揭示所提供之多工處理（multiplexing）方案，訊號選擇操作可與一時脈訊號同步，以減少在訊號選擇操作的期間所產生的突波。舉例來說，該時脈訊號可以是用來觸發一相位頻率偵測器的參考時脈訊號，其中該相位頻率偵測器係用於鎖相迴路。
上文的敘述簡要地提出了本揭示某些實施例的特徵，而使得所屬領域之通常知識者能夠更全面地理解本揭示的多種態樣。本揭示所屬領域之通常知識者當可理解，其可輕易地利用本揭示內容作為基礎，來設計或更動其他製程與結構，以實現與此處所述之實施方式相同的目的及/或到達相同的優點。本揭示所屬領域之通常知識者應當明白，這些均等的實施方式仍屬於本揭示內容的精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本揭示內容的精神與範圍。
100, 200:時脈資料回復電路 110, 210:相位偵測器 120, 220:相位頻率偵測器 130, 230, 330:多工器電路 140, 240:轉換級 150, 250:振盪器 242, 246:轉換電路 243:電壓電流轉換器 247:電荷泵 248:濾波電路 260:除頻器 332:同步電路 334:選擇電路 336, 338:多工器 CKFB :除頻訊號 CKOUT :振盪訊號 CKR :參考時脈訊號 DIN :資料訊號 DNCDR , DNPLL , DN:降訊號 KP , KI :增益 SEN :致能訊號 SINP , SINI :輸入訊號 SSEL :選擇訊號 t0~t2, t0’~t2’:時間 UPCDR , UPPLL , UP:升訊號 {G}:一組增益 {SER1 }, {SER2 },{SER }:一組誤差訊號
搭配附隨圖式來閱讀下文的實施方式，可清楚地理解本揭示的多種態樣。應注意到，根據本領域的標準慣例，圖式中的各種特徵並不一定是按比例進行繪製的。事實上，為了能夠清楚地描述，可任意放大或縮小某些特徵的尺寸。 圖1是根據本揭示某些實施例的示例性的時脈資料回復電路的功能方塊示意圖。 圖2是根據本揭示某些實施例的圖1所示的時脈資料回復電路的一實施方式的示意圖。 圖3是根據本揭示某些實施例的圖2所示的多工器電路的一實施方式的示意圖。 圖4是根據本揭示某些實施例的圖3所示的多工器電路的操作所涉及的訊號波形圖。 圖5是根據本揭示某些實施例的圖3所示的多工器電路的操作所涉及的訊號波形圖。
200:時脈資料回復電路
210:相位偵測器
220:相位頻率偵測器
230:多工器電路
240:轉換級
242,246:轉換電路
243:電壓電流轉換器
247:電荷泵
248:濾波電路
250:振盪器
260:除頻器
CKFB :除頻訊號
CKOUT :振盪訊號
CKR :參考時脈訊號
DIN :資料訊號
DNCDR ,DNPLL ,DN:降訊號
KP ,KI :增益
SINP ,SINI :輸入訊號
SSEL :選擇訊號
UPCDR ,UPPLL ,UP:升訊號
{SER1 },{SER2 },{SER }:一組誤差訊號

Claims (21)

  1. 一種時脈資料回復電路，包含： 一相位偵測器，用以偵測一資料訊號與一振盪訊號之間的相位差，以產生一第一組誤差訊號； 一相位頻率偵測器，用以偵測一參考時脈訊號與該振盪訊號之間的相位及頻率差，以產生一第二組誤差訊號； 一多工器電路，耦接於該相位偵測器與該相位頻率偵測器，用以根據一選擇訊號選擇性地輸出該第一組誤差訊號或該第二組誤差訊號，作為一第三組誤差訊號； 一轉換級，耦接於該多工器電路，用以根據該選擇訊號決定一組增益，並使用該組增益轉換該第三組誤差訊號，以產生一組輸入訊號；以及 一振盪器，耦接於該轉換級，用以根據該組輸入訊號產生該振盪訊號。
  2. 如請求項1所述之時脈資料回復電路，其中該轉換級包含： 一第一轉換電路，用以根據該選擇訊號調整該組增益中的一第一增益，並使用該第一增益轉換該第三組誤差訊號，以產生該組輸入訊號中的一第一輸入訊號；以及 一第二轉換電路，用以使用該組增益中的一第二增益轉換該第三組誤差訊號，以產生該組輸入訊號中的一第二輸入訊號。
  3. 如請求項2所述之時脈資料回復電路，其中當該選擇訊號指示出該時脈資料回復電路操作在鎖相迴路模式時，該第一增益設定為一第一增益值；當該選擇訊號指示出該時脈資料回復電路操作在時脈資料回復模式時，該第一增益設定為小於該第一增益值的一第二增益值。
  4. 如請求項2所述之時脈資料回復電路，其中該第二增益在鎖相迴路模式中的增益值等於該第二增益在時脈資料回復模式中的增益值。
  5. 如請求項2所述之時脈資料回復電路，其中該第一轉換電路包含電壓電流轉換器。
  6. 如請求項2所述之時脈資料回復電路，其中該第二轉換電路包含彼此級聯連接的電荷泵與濾波電路。
  7. 如請求項1所述之時脈資料回復電路，其中當該選擇訊號指示出該時脈資料回復電路操作在時脈資料回復模式時，該多工器電路用以根據該選擇訊號輸出該第一組誤差訊號，作為該第三組誤差訊號；當該選擇訊號指示出該時脈資料回復電路操作在鎖相迴路模式時，該多工器電路用以根據該選擇訊號輸出該第二組誤差訊號，作為該第三組誤差訊號。
  8. 如請求項1所述之時脈資料回復電路，其中該第一組誤差訊號包含一第一升訊號以及一第一降訊號；該第二組誤差訊號包含一第二升訊號以及一第二降訊號；該第三組誤差訊號包含一第三升訊號以及一第三降訊號；該多工器電路包含： 一同步電路，用以根據該參考時脈訊號對該選擇訊號進行取樣，並據以產生一致能訊號； 一第一多工器，耦接於該相位偵測器、該相位頻率偵測器及該同步電路，用以根據該致能訊號選擇性地輸出該第一升訊號與該第二升訊號的其中之一，作為該第三升訊號；以及 一第二多工器，耦接於該相位偵測器、該相位頻率偵測器及該同步電路，用以根據該致能訊號選擇性地輸出該第一降訊號與該第二降訊號的其中之一，作為該第三降訊號。
  9. 如請求項8所述之時脈資料回復電路，其中當該相位頻率偵測器是正緣觸發時，該同步電路用以在該參考時脈訊號的上升緣對該選擇訊號進行取樣，以及在該參考時脈訊號的下降緣產生該致能訊號。
  10. 如請求項8所述之時脈資料回復電路，其中當該相位頻率偵測器是負緣觸發時，該同步電路用以在該參考時脈訊號的下降緣對該選擇訊號進行取樣，以及在該參考時脈訊號的上升緣產生該致能訊號。
  11. 如請求項1所述之時脈資料回復電路，另包含： 一除頻器，耦接於該振盪器與該相位頻率偵測器之間，用以接收該振盪訊號以產生一除頻訊號，其中該相位頻率偵測器用以接收該參考時脈訊號與該除頻訊號，以偵測該參考時脈訊號與該振盪訊號之間的相位及頻率差。
  12. 如請求項11所述之時脈資料回復電路，其中該轉換級包含： 一第一轉換電路，用以使用該組增益中的一第一增益轉換該第三組誤差訊號，以產生該組輸入訊號中的一第一輸入訊號，其中當該選擇訊號指示出該時脈資料回復電路操作在一鎖相迴路模式時，該第一增益設定為一第一增益值；當該選擇訊號指示出該時脈資料回復電路操作在一時脈資料回復模式時，該第一增益設定為一第二增益值；該第一增益值是該第二增益值的M倍；以及 一第二轉換電路，用以使用該組增益中的一第二增益轉換該第三組誤差訊號，以產生該組輸入訊號中的一第二輸入訊號，其中該第二增益在該鎖相迴路模式中的增益值等於該第二增益在該時脈資料回復模式中的增益值； 其中M由下列式子決定：
    Figure 03_image005
    ； 其中KP_CDR 是該第二增益值，N是該除頻器的除頻因數，以及R是該時脈資料回復電路操作在該鎖相迴路模式時截止頻率與穩定零點的比值。
  13. 一種時脈資料回復電路，包含： 一相位偵測器，用以偵測一資料訊號與一振盪訊號之間的相位差，以產生一第一組誤差訊號； 一相位頻率偵測器，用以偵測一參考時脈訊號與該振盪訊號之間的相位及頻率差，以產生一第二組誤差訊號； 一同步電路，用以根據該參考時脈訊號對一選擇訊號進行取樣，並據以產生一致能訊號； 一選擇電路，耦接於該相位偵測器、該相位頻率偵測器及該同步電路，用以根據該致能訊號選擇性地輸出該第一組誤差訊號或該第二組誤差訊號，作為一第三組誤差訊號； 一轉換級，耦接於該選擇電路，用以使用一組增益轉換該第三組誤差訊號，以產生一組輸入訊號；以及 一振盪器，耦接於該轉換級，用以根據該組輸入訊號產生該振盪訊號。
  14. 如請求項13所述之時脈資料回復電路，其中該同步電路用以在該參考時脈訊號的一第一訊號緣取樣該選擇訊號，以及在該參考時脈訊號的一第二訊號緣產生該致能訊號；該第二訊號緣不同於該第一訊號緣；該第一訊號緣與該第二訊號緣兩者的其中之一係為上升緣，而該第一訊號緣與該第二訊號緣兩者的其中之另一係為下降緣。
  15. 如請求項13所述之時脈資料回復電路，其中該第一組誤差訊號包含一第一升訊號以及一第一降訊號；該第二組誤差訊號包含一第二升訊號以及一第二降訊號；該第三組誤差訊號包含一第三升訊號以及一第三降訊號；該選擇電路包含： 一第一多工器，耦接於該相位偵測器與該相位頻率偵測器，用以根據該致能訊號選擇性地輸出該第一升訊號與該第二升訊號的其中之一，作為該第三升訊號；以及 一第二多工器，耦接於該相位偵測器與該相位頻率偵測器，用以根據該致能訊號選擇性地輸出該第一降訊號與該第二降訊號的其中之一，作為該第三降訊號。
  16. 如請求項13所述之時脈資料回復電路，其中該轉換級包含： 一第一轉換電路，用以根據該選擇訊號調整該組增益中的一第一增益，並使用該第一增益轉換該第三組誤差訊號，以產生該組輸入訊號中的一第一輸入訊號；以及 一第二轉換電路，用以使用該組增益中的一第二增益轉換該第三組誤差訊號，以產生該組輸入訊號中的一第二輸入訊號。
  17. 如請求項16所述之時脈資料回復電路，其中當該時脈資料回復電路操作在鎖相迴路模式時，該第一增益設定為一第一增益值；當該時脈資料回復電路操作在時脈資料回復模式時，該第一增益設定為小於該第一增益值的一第二增益值。
  18. 如請求項16所述之時脈資料回復電路，其中該第二增益在鎖相迴路模式中的增益值等於該第二增益在時脈資料回復模式中的增益值。
  19. 如請求項13所述之時脈資料回復電路，另包含： 一除頻器，耦接於該振盪器與該相位頻率偵測器之間，用以接收該振盪訊號以產生一除頻訊號，其中該相位頻率偵測器用以接收該參考時脈訊號與該除頻訊號，以偵測該參考時脈訊號與該振盪訊號之間的相位及頻率差。
  20. 如請求項19所述之時脈資料回復電路，其中該轉換級包含： 一第一轉換電路，用以使用該組增益中的一第一增益轉換該第三組誤差訊號，以產生該組輸入訊號中的一第一輸入訊號，其中當該選擇訊號指示出該時脈資料回復電路操作在一鎖相迴路模式時，該第一增益設定為一第一增益值；當該選擇訊號指示出該時脈資料回復電路操作在一時脈資料回復模式時，該第一增益設定為一第二增益值；該第一增益值是該第二增益值的M倍；以及 一第二轉換電路，用以使用該組增益中的一第二增益轉換該第三組誤差訊號，以產生該組輸入訊號中的一第二輸入訊號，其中該第二增益在該鎖相迴路模式中的增益值等於該第二增益在該時脈資料回復模式中的增益值； 其中M由下列式子決定：
    Figure 03_image005
    ； 其中KP_CDR 是該第二增益值，N是該除頻器的除頻因數，以及R是該時脈資料回復電路操作在該鎖相迴路模式時截止頻率與穩定零點的比值。
  21. 一種多工器電路，包含： 一同步電路，用以在一參考時脈訊號的一第一訊號緣取樣一選擇訊號，以及在該參考時脈訊號的一第二訊號緣產生一致能訊號，該第二訊號緣不同於該第一訊號緣，其中該第一訊號緣與該第二訊號緣兩者的其中之一係為上升緣，而該第一訊號緣與該第二訊號緣兩者的其中之另一係為下降緣； 一第一多工器，耦接於該同步電路，用以接收一相位偵測器所輸出之一第一升訊號以及一相位頻率偵測器所輸出之一第二升訊號，以及根據該致能訊號將該第一升訊號與該第二升訊號兩者的其中之一輸出為一第一控制訊號，以提高一振盪器的頻率；以及 一第二多工器，耦接於該同步電路，用以接收該相位偵測器所輸出之一第一降訊號以及該相位頻率偵測器所輸出之一第二降訊號，以及根據該致能訊號將該第一降訊號與該第二降訊號兩者的其中之一輸出為一第二控制訊號，以降低該振盪器的頻率。
TW110112428A 2020-04-06 2021-04-06 具有比例路徑與積分路徑之時脈資料回復電路，以及用於時脈資料回復電路的多工器電路 TWI801838B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063005943P 2020-04-06 2020-04-06
US63/005,943 2020-04-06
US17/215,428 2021-03-29
US17/215,428 US11411574B2 (en) 2020-04-06 2021-03-29 Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit

Publications (2)

Publication Number Publication Date
TW202139604A true TW202139604A (zh) 2021-10-16
TWI801838B TWI801838B (zh) 2023-05-11

Family

ID=77920936

Family Applications (4)

Application Number Title Priority Date Filing Date
TW110112430A TWI788816B (zh) 2020-04-06 2021-04-06 採用切換式電容的訊號轉換電路
TW110112429A TWI787779B (zh) 2020-04-06 2021-04-06 可組態的電壓調節電路及傳輸電路
TW111144262A TWI849589B (zh) 2020-04-06 2021-04-06 可組態的電壓調節電路及傳輸電路
TW110112428A TWI801838B (zh) 2020-04-06 2021-04-06 具有比例路徑與積分路徑之時脈資料回復電路，以及用於時脈資料回復電路的多工器電路

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW110112430A TWI788816B (zh) 2020-04-06 2021-04-06 採用切換式電容的訊號轉換電路
TW110112429A TWI787779B (zh) 2020-04-06 2021-04-06 可組態的電壓調節電路及傳輸電路
TW111144262A TWI849589B (zh) 2020-04-06 2021-04-06 可組態的電壓調節電路及傳輸電路

Country Status (3)

Country Link
US (4) US11411574B2 (zh)
CN (4) CN117032374A (zh)
TW (4) TWI788816B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210115278A (ko) * 2020-03-12 2021-09-27 주식회사 실리콘웍스 디스플레이장치에서의 데이터 통신 방법
TWI783547B (zh) 2020-06-23 2022-11-11 円星科技股份有限公司 雙模鎖相迴路電路、振盪電路及振盪電路的控制方法
TWI739722B (zh) * 2021-04-08 2021-09-11 瑞昱半導體股份有限公司 類比數位轉換器及其操作方法
CN114844503B (zh) * 2022-05-11 2024-05-14 上海交通大学 基于Split电容DAC的低功耗逐次逼近型模数转换器
US11588614B1 (en) * 2022-09-15 2023-02-21 Everpro Technologies Comp Any Limited Frequency search and error correction method in clock and data recovery circuit
CN116996071B (zh) * 2023-09-27 2023-12-22 苏州领慧立芯科技有限公司 一种saradc采样时钟产生装置及方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022516A (ja) * 1998-06-30 2000-01-21 Nec Corp ドライバ回路装置
US6114844A (en) 1999-05-28 2000-09-05 Kendin Communications, Inc. Universal output driver and filter
FR2819904B1 (fr) * 2001-01-19 2003-07-25 St Microelectronics Sa Regulateur de tension protege contre les courts-circuits
EP1423860A1 (en) 2001-07-12 2004-06-02 Mecel Aktiebolag Method for solenoid control
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
JP2005190381A (ja) * 2003-12-26 2005-07-14 Ricoh Co Ltd 定電圧電源
US7068019B1 (en) * 2005-03-23 2006-06-27 Mediatek Inc. Switchable linear regulator
US7812659B1 (en) 2005-08-03 2010-10-12 Altera Corporation Clock signal circuitry for multi-channel data signaling
JP4805643B2 (ja) * 2005-09-21 2011-11-02 株式会社リコー 定電圧回路
US7345550B2 (en) 2005-12-05 2008-03-18 Sirific Wireless Corporation Type II phase locked loop using dual path and dual varactors to reduce loop filter components
US7345465B2 (en) * 2006-06-12 2008-03-18 Intersil Americas Inc. Two pin-based sensing of remote DC supply voltage differential using precision operational amplifier and diffused resistors
US7710091B2 (en) * 2007-06-27 2010-05-04 Sitronix Technology Corp. Low dropout linear voltage regulator with an active resistance for frequency compensation to improve stability
DE102008035215B4 (de) * 2008-07-29 2010-09-09 Texas Instruments Deutschland Gmbh Elektronisches Bauelement und Verfahren zur Analog-Digital-Wandlung unter Verwendung von sukzessiver Approximation
US20100109435A1 (en) * 2008-09-26 2010-05-06 Uti Limited Partnership Linear Voltage Regulator with Multiple Outputs
US8482342B2 (en) * 2009-10-30 2013-07-09 Stmicroelectronics S.R.L. Circuit for generating a reference voltage with compensation of the offset voltage
US8811555B2 (en) 2010-02-04 2014-08-19 Altera Corporation Clock and data recovery circuitry with auto-speed negotiation and other possible features
US8781428B2 (en) 2010-03-02 2014-07-15 Silicon Laboratories Inc. Frequency synthesizer
US8786484B2 (en) * 2010-05-26 2014-07-22 Agency For Science, Technology And Research Analogue to digital converter, an integrated circuit and medical device
JP2012004701A (ja) 2010-06-15 2012-01-05 Sumitomo Electric Ind Ltd Ｐｏｎシステムの局側装置、クロックデータ再生回路及びクロック再生方法
FR2961979A1 (fr) * 2010-06-24 2011-12-30 St Microelectronics Sa Convertisseur analogique-numerique differentiel a approximations successives
FR2965427B1 (fr) * 2010-09-28 2013-06-21 St Microelectronics Sa Convertisseur analogique-numerique a approximations successives compact
US8669674B2 (en) 2010-12-17 2014-03-11 Nxp B.V. Power supply circuit with shared functionality and method for operating the power supply circuit
US8866341B2 (en) * 2011-01-10 2014-10-21 Infineon Technologies Ag Voltage regulator
US8390501B2 (en) * 2011-04-28 2013-03-05 Ncku Research And Development Foundation Successive approximation register ADC with a window predictive function
US9018576B2 (en) 2011-05-10 2015-04-28 Stmicroelectronics Asia Pacific Pte Ltd Low drop-out regulator with distributed output network
US8508400B2 (en) 2011-06-24 2013-08-13 Mediatek Inc. Successive approximation register analog to digital converter and conversion method thereof
US8878614B2 (en) 2012-02-28 2014-11-04 Megachips Corporation Phase-locked loop
US8487654B1 (en) * 2012-02-29 2013-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage mode driver with current booster (VMDCB)
TWI495318B (zh) * 2012-08-30 2015-08-01 Realtek Semiconductor Corp 時脈與資料回復電路以及時脈與資料回復方法
US8599059B1 (en) * 2012-09-07 2013-12-03 Mediatek Inc. Successive approximation register analog-digital converter and method for operating the same
US8975882B2 (en) 2012-10-31 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Regulator with improved wake-up time
JP2014123796A (ja) * 2012-12-20 2014-07-03 Sony Corp クロック・データ・リカバリ回路、データ受信装置およびデータ送受信システム
JP2014183531A (ja) * 2013-03-21 2014-09-29 Sony Corp 位相同期回路及びクロック・データ・リカバリ回路
US9197239B2 (en) * 2014-01-08 2015-11-24 Maxlinear, Inc. Method and system for analog-to-digital converter with near-constant common mode voltage
US9385740B2 (en) * 2014-11-07 2016-07-05 Mediatek Inc. SAR ADC and method thereof
CN104485960A (zh) * 2015-01-06 2015-04-01 吴江圣博瑞信息科技有限公司 一种用于逐次逼近型模数转换器三电平开关的方法及电路
KR101672875B1 (ko) * 2015-08-24 2016-11-07 고려대학교 산학협력단 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법
CN204945863U (zh) * 2015-09-11 2016-01-06 袁琰 一种分挡的程控恒流源电路
US9716582B2 (en) 2015-09-30 2017-07-25 Rambus Inc. Deserialized dual-loop clock radio and data recovery circuit
TWI568183B (zh) * 2015-11-17 2017-01-21 新唐科技股份有限公司 開關掃描電路與方法
CN105553479B (zh) * 2016-01-27 2018-08-10 东南大学 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法
US9680492B1 (en) * 2016-08-24 2017-06-13 Xilinx, Inc. Threshold detection with digital correction in analog to digital converters
US10606293B2 (en) * 2018-05-11 2020-03-31 Macom Technology Solutions Holdings, Inc. On-chip voltage regulator providing extended range of voltage supplies
TWI668965B (zh) 2018-06-05 2019-08-11 円星科技股份有限公司 時脈產生電路及時脈產生方法
CN109101067B (zh) * 2018-08-10 2019-12-10 电子科技大学 一种双电源轨的低压差线性稳压器
US11050431B1 (en) * 2020-08-10 2021-06-29 Ncku Research And Development Foundation Single-ended successive approximation register analog-to-digital converter

Also Published As

Publication number Publication date
TWI788816B (zh) 2023-01-01
US20210314135A1 (en) 2021-10-07
CN113497620A (zh) 2021-10-12
CN113497626A (zh) 2021-10-12
CN117032374A (zh) 2023-11-10
CN113497626B (zh) 2024-09-10
TW202312680A (zh) 2023-03-16
US11418209B2 (en) 2022-08-16
TW202139607A (zh) 2021-10-16
US11411574B2 (en) 2022-08-09
US20210313998A1 (en) 2021-10-07
US11799492B2 (en) 2023-10-24
CN113495591A (zh) 2021-10-12
TWI801838B (zh) 2023-05-11
US20240007122A1 (en) 2024-01-04
TWI849589B (zh) 2024-07-21
TW202139603A (zh) 2021-10-16
US20210311512A1 (en) 2021-10-07
CN113495591B (zh) 2023-10-27
US12081231B2 (en) 2024-09-03
TWI787779B (zh) 2022-12-21
CN113497620B (zh) 2024-07-26

Similar Documents

Publication Publication Date Title
TWI801838B (zh) 具有比例路徑與積分路徑之時脈資料回復電路，以及用於時脈資料回復電路的多工器電路
US6310521B1 (en) Reference-free clock generation and data recovery PLL
US6307413B1 (en) Reference-free clock generator and data recovery PLL
JP5776657B2 (ja) 受信回路
US20210111724A1 (en) Phase-locked loop circuit and clock generator including the same
USRE46336E1 (en) Phase-lock assistant circuitry
US7733139B2 (en) Delay locked loop circuit and method for eliminating jitter and offset therein
US7983370B2 (en) Clock and data recovery circuit
JP3327249B2 (ja) Ｐｌｌ回路
JP2014222872A (ja) クロック・データ・リカバリ回路で受信データ信号をトラッキングするためのシステム及び方法
CN115622555A (zh) 级联锁相回路的电路以及产生输出信号的方法
US7561653B2 (en) Method and apparatus for automatic clock alignment
CN111147071B (zh) 一种应用于时钟数据恢复电路的比例通路增益调节器
US7109806B2 (en) Device and method for detecting phase difference and PLL using the same
JP2007142791A (ja) 周波数シンセサイザ
CN114157294B (zh) 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器
US11575498B2 (en) Clock and data recovery circuits
US7555091B1 (en) System and method for providing a clock and data recovery circuit with a self test capability
Yu et al. All-digital half-rate referenceless CDR with single direction frequency sweep scheme using asymmetric binary phase detector
TWI856023B (zh) 檢測時脈信號的頻率和相位的積體電路以及包括所述積體電路的時脈及資料恢復電路
JP2001094420A (ja) 位相ロック・ループ回路
KR940000942B1 (ko) 비트동기회로
Jang et al. A clock recovery circuit using half-rate 4/spl times/-oversampling PD
Kim et al. A 5-Gbit/s CDR circuit with 1.4 mW multi-PFD phase rotating PLL
JP2006222879A (ja) 多相クロック生成回路