TW202117484A

TW202117484A - 時序產生器、時序產生方法以及控制晶片

Info

Publication number: TW202117484A
Application number: TW108148290A
Authority: TW
Inventors: 宋良梁; 李明瑞; 楊相柱; 王俊凱
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2019-10-25
Filing date: 2019-12-30
Publication date: 2021-05-01
Also published as: US11599142B2; CN112711295A; US20210124388A1; TWI743638B; CN112711295B

Abstract

本發明提供一種時序產生器、時序產生方法以及控制晶片，其中該時序產生器包含一接收電路、耦接至該接收電路的一傳送電路、以及分別耦接至該接收電路以及該傳送電路的一控制單元。該接收電路可用來自一儲存裝置接收一時序資料組；該傳送電路可用來依據該時序資料組選擇多個訊號類型中的一特定訊號類型，並且以一特定時間長度輸出具有該特定訊號類型的一輸出訊號，其中該時序資料組指出該特定訊號類型以及該特定時間長度；以及該控制單元可用來控制該接收電路以及該傳送電路的運作。

Description

時序產生器、時序產生方法以及控制晶片

本發明係關於時序訊號的產生，尤指一種時序產生器、時序產生方法以及控制晶片，其能產生任意的數位訊號波形。

目前能產生數位訊號波形的方法有很多種，例如透過控制通用型輸入輸出（General-purpose input/output, GPIO）、透過通用非同步收發傳輸器（Universal Asynchronous Receiver/Transmitter, UART）等。然而，這些方法都存在各自的缺點。例如：通用型輸入輸出受限於硬體本身的精度，無法達到奈秒（nanosecond）級別的精度；此外，若有高精度的要求時，需要在禁用中斷的情況下透過某類型的迴圈（例如特定指令諸如while等所控制的迴圈）不斷切換狀態，而這會大量地佔用中央處理單元（central processing unit, CPU）的運算資源。又例如：透過通用非同步收發傳輸器也有佔用中央處理單元的運算資源的問題；此外，由於通用非同步收發傳輸器本身的協議特性，其無法產生任意的數位訊號波形。

因此，需要一種新穎的時序產生器以及時序產生方法，以在沒有副作用或較不會帶來副作用的情況下，解決相關技術的問題。

本發明之一目的在於提供一種時序產生器、時序產生方法以及控制晶片，以在不需佔用大量運算資源的情況下產生任意的數位訊號波形。

本發明至少一實施例提供一種時序產生器，其中該時序產生器包含一接收電路、耦接至該接收電路的一傳送電路、以及分別耦接至該接收電路以及該傳送電路的一控制單元。該接收電路可用來自一儲存裝置接收一或多個時序資料組；該傳送電路可用來依據該一或多個時序資料組中的一時序資料組選擇多個訊號類型中的一特定訊號類型，並且以一特定時間長度輸出具有該特定訊號類型的一輸出訊號，其中該時序資料組指出該特定訊號類型以及該特定時間長度；以及該控制單元可用來控制該接收電路以及該傳送電路的運作。

本發明至少一實施例提供一種時序產生方法，其中該時序產生方法包含：利用一接收電路自一儲存裝置接收一或多個時序資料組；以及利用一傳送電路依據該一或多個時序資料組中的一時序資料組選擇多個訊號類型中的一特定訊號類型，並且以一特定時間長度輸出具有該特定訊號類型的一輸出訊號，其中該時序資料組指出該特定訊號類型以及該特定時間長度。另外，該接收電路以及該傳送電路的運作係藉由利用一控制單元來控制。

本發明至少一實施例提供一種控制晶片，其中該控制晶片包含一儲存裝置、耦接至該儲存裝置的一時序產生器、以及耦接至該時序產生器的一處理電路。具體來說，該時序控制器可包含一接收電路、耦接至該接收電路的一傳送電路、以及分別耦接至該接收電路以及該傳送電路的一控制單元。在該控制晶片的運作中，該儲存裝置可用來儲存一或多個時序資料組（例如一系列時序資料組），而該處理電路可用來傳送至少一指令至該控制單元以控制該時序產生器的運作。在該時序產生器的運作中，該接收電路可用來自該儲存裝置接收該一或多個時序資料組；該傳送電路可用來依據該一或多個時序資料組中的一時序資料組選擇多個訊號類型中的一特定訊號類型，並且以一特定時間長度輸出具有該特定訊號類型的一輸出訊號，其中該時序資料組指出該特定訊號類型以及該特定時間長度；以及該控制單元可用來控制該接收電路以及該傳送電路的運作。

本發明能自一儲存裝置讀取一或多個時序資料組（例如一系列時序資料組），再依據該一或多個時序資料組中的一時序資料組產生對應的數位訊號。由於該數位訊號係基於可任意編輯的該時序資料組來產生，因此本發明能透過修改該時序資料組來產生任意的數位訊號波形，而不會大量地佔用中央處理單元的運算資源。

第1圖為依據本發明一實施例之一控制晶片10的示意圖。控制晶片10可包含一儲存裝置20、耦接至儲存裝置20的一時序產生器100、以及耦接至時序產生器100的一處理電路50，其中儲存裝置20可由使用雙倍資料率（Double Data Rate, DDR）技術的記憶體諸如雙倍資料率同步動態隨機存取記憶體（Synchronous Dynamic Random Access Memory, SDRAM）來實施，而處理電路50可由一中央處理單元（central processing unit, CPU）來實施，但本發明不限於此。在本實施例中，時序控制器100可包含一接收電路120、耦接至接收電路120的一傳送電路140、以及分別耦接至接收電路120以及傳送電路140的一控制單元160。另外，時序控制器100可另包含耦接於接收電路120與傳送電路140之間的一緩衝器180（例如，傳送電路140係透過緩衝器180耦接至接收電路120）以緩衝自接收電路120傳送至傳送電路140的資料，其中緩衝器180可包含一先進先出（first input first output, FIFO）記憶體，但本發明不限於此。

在控制晶片10的運作中，儲存裝置20可用來儲存一或多個時序資料組（例如一系列時序資料組），而處理電路50可用來傳送至少一指令至控制單元160以控制時序產生器100的運作。在時序產生器100的運作中，接收電路120可用來自儲存裝置20接收該一或多個時序資料組（例如該系列時序資料組），例如，緩衝器180可自接收電路120接收該系列時序資料組，並且將該系列時序資料組中的每一時序資料組依序地傳送至傳送電路140；傳送電路140可用來依據該一或多個時序資料組（例如該系列時序資料組）中的一時序資料組（例如該系列時序資料組中的每一時序資料組）選擇多個訊號類型中的一特定訊號類型，並且以一特定時間長度輸出具有該特定訊號類型的一輸出訊號VOUT，其中該時序資料組指出該特定訊號類型以及該特定時間長度；以及控制單元160可用來控制接收電路120以及傳送電路140的運作。

在本實施例中，該多個訊號類型可至少包含脈衝寬度調變（pulse width modulation, PWM）、一第一固定位準、以及異於該第一固定位準的一第二固定位準中之一或多者。另外，控制單元160可依據處理電路50傳送的指令控制該脈衝寬度調變的一頻率以及一工作週期（duty cycle）等設定，其中該脈衝寬度調變的該頻率以及該工作週期可載有（carry）某些資訊或依據某些設計需求來決定。

第2圖為依據本發明一實施例之一時序資料組200的示意圖，其中時序資料200可作為該時序資料組的一個例子，且時序資料組200可由32位元的資料諸如資料{BIT31, …, BIT2, BIT1, BIT0}組成，但本發明不限於此。在本實施例中，時序資料組200可包含第一局部資料（例如資料{BIT1, BIT0}）以及第二局部資料（例如資料{BIT31, …, BIT2}），而該第一局部資料以及該第二局部資料分別對應於該特定訊號類型以及該特定時間長度。

第3圖為依據本發明一實施例之控制晶片10的某些實施細節。在本實施例中，傳送電路140可包含多個訊號源、耦接至該多個訊號源的一傳送控制電路142、以及耦接至該傳送控制電路的一選擇電路144（例如一多工器（multiplexer））。該多個訊號源可分別用來產生具有該多個訊號類型的多個訊號，例如用來產生脈衝寬度調變訊號的脈衝寬度調變產生器146、用來產生具有該第一固定位準諸如電壓位準VH的訊號源（未顯示）、以及用來產生具有該第二固定位準諸如電壓位準VL的訊號源（未顯示）。傳送控制電路142可用來以特定時間長度輸出該多個訊號的至少一者（例如依據第2圖所示之時序資料組200中的資料{BIT31, …, BIT2}產生具有對應的訊號時間長度的訊號），而選擇電路144可用來依據該時序資料組選擇該多個訊號類型中的該特定訊號類型（例如依據第2圖所示之時序資料組200中的資料{BIT1, BIT0}來決定輸出哪一個訊號源產生的訊號）。

在本實施例中，當資料{BIT1, BIT0}為{0, 0}（可表示為數值0）時，選擇電路144可輸出具有電壓位準VL的訊號；當資料{BIT1, BIT0}為{0, 1}（可表示為數值1）時，選擇電路144可輸出具有電壓位準VH的訊號；而當資料{BIT1, BIT0}為{1, 0}（可表示為數值2）時，選擇電路144可輸出脈衝寬度調變產生器146產生的訊號。需注意的是，傳送電路140的實施方式不限於第3圖所示之架構，凡是能依據自緩衝器180取得的時序資料組輸出具有一特定時間長度及一特定訊號類型之訊號者，均隸屬於本發明之範疇。例如，傳送控制電路142可依據資料{BIT1, BIT0}（例如資料BIT0）決定將具有電壓位準VL與VH的其中一者的訊號以一特定時間長度傳送給選擇電路144，而選擇電路144再接著依據資料{BIT1, BIT0}（例如資料BIT1）選擇輸出來自傳送控制電路142的訊號（例如具有電壓位準VH及VL其中一者的訊號）或來自脈衝寬度調變產生器146的訊號；又例如，傳送控制電路142可一併將具有電壓位準VH及VL的訊號分別以該特定時間長度傳送至選擇電路144，而選擇電路144再接著依據資料{BIT1, BIT0}選擇具有該特定時間長度及電壓位準VH的訊號、具有該特定時間長度及電壓位準VL的訊號、及脈衝寬度調變產生器146的訊號的其中一者以供輸出。

第4圖為依據本發明一實施例之一種時序產生方法的工作流程，其中該時序產生方法可應用於（applicable to）第1圖（或第3圖）所示之控制晶片10。若整體工作流程能得到相同或類似的結果，第4圖所示之工作流程中的一或多個步驟的執行順序可予以變化，或者，該工作流程中的一或多個步驟可被新增、刪除、或修改。

在步驟410中，處理電路50透過控制單元160設定脈衝寬度調變產生器146的頻率以及工作週期。

在步驟420中，處理電路50透過控制單元160設定時序資料組的實體位址與長度（例如一系列時序資料組中的時序資料組的數量）。

在步驟430中，處理電路透過控制單元160啟用（enable）時序產生器100以開始產生訊號。

在步驟440中，接收電路120自儲存裝置20中的該實體位址讀取／接收一系列時序資料組，並且將該系列時序資料組傳送至緩衝器180，此時i = 1。

在步驟450中，傳送控制電路142自緩衝器180讀取／接收該系列時序資料組中的第i個時序資料組，其中該第i個時序資料組中的第一局部資料以及第二局部資料分別對應於一訊號類型以及一時間長度。

在步驟460中，選擇電路144可依據該第I個時序資料組中的該第一局部資料選擇多個訊號類型中的一特定訊號類型，並且輸出具有該特定訊號類型的訊號。例如，當第2圖所示之{BIT1, BIT0}為數值0時，選擇電路144輸出傳送控制電路142產生之具有電壓位準VL的訊號；當第2圖所示之{BIT1, BIT0}為數值1時，選擇電路144輸出傳送控制電路142產生之具有電壓位準VH的訊號；而當第2圖所示之{BIT1, BIT0}為數值2時，選擇電路144輸出脈衝寬度調變產生器146產生的訊號。

在步驟470中，傳送控制電路142可透過其內的一計時器開始計時，在輸出訊號的時間長度達到該第i個時序資料組中的第二局部資料所對應的時間長度時進入步驟480。

在步驟480中，傳送控制電路142可判斷訊號是否已全部產生完畢（例如，該系列時序資料組中的全部的時序資料組所對應的訊號是否均已產生完畢）。若是，進入步驟490；否則，i的數值增加1並且進入步驟450。

在步驟490中，控制單元160傳送中斷訊號給處理電路50，流程結束。

在第4圖所示之實施例中，由於傳送控制電路142可依據各個時序資料組中的第二局部資料所對應的時間長度決定下一個時序資料組的讀取時間，因此可實現以特定時間長度（各個時序資料組中的第二局部資料所對應的時間長度）傳送具有特定訊號類型（各個時序資料組中的第一局部資料所對應的訊號類型）的訊號。

在某些實施例中，第1圖（或第3圖）所示之控制晶片10（例如其內的時序產生器）可應用於一紅外線訊號傳送器，其中該特定訊號類型在一時期內所佔的一特定時間比例（例如，在一時期內時序產生器100可依序產生脈衝寬度調變訊號以及具有固定電壓位準諸如電壓位準VL的訊號，而該特定時間比例可由輸出這個脈衝寬度調變訊號的時間長度與輸出這個具有電壓位準VL的訊號之間的比例推算得到）代表該紅外線訊號傳送器在該時期所傳送的編碼後資料。以第5圖為例，該紅外線訊號傳送器可依據一預定通訊協定將邏輯值1編碼為脈衝寬度調變訊號在一時期內所佔的一第一時間比例，例如在2.25毫秒（millisecond，簡稱為ms）中佔有560微秒（microsecond，簡稱為μs）；或者依據該預定通訊協定將邏輯值0編碼為脈衝寬度調變訊號在一時期內所佔的一第二時間比例，例如在1.12毫秒中佔有560微秒。

總結來說，本發明利用讀取一系列的可任意編輯的時序資料，以分別產生具有不同時間長度以及不同訊號類型的輸出訊號，據以達到產生任意訊號波形的目的。另外，相較於相關技術，本發明的實施例不會佔用大量的中央處理單元的運算資源。因此，本發明能在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10:控制晶片 20:儲存裝置 50:處理電路 100:時序產生器 120:接收電路 140:傳送電路 142:傳送控制電路 144:選擇電路 146:脈衝寬度調變產生器 160:控制單元 180:緩衝器 200:時序資料組 VOUT:輸出訊號 BIT0、BIT1、BIT2、…、BIT31:資料 410、420、430、440、450、460、470、480、490:步驟

第1圖為依據本發明一實施例之一控制晶片的示意圖。第2圖為依據本發明一實施例之一時序資料組的示意圖。第3圖為依據本發明一實施例之第1圖所示之控制晶片的某些實施細節。第4圖為依據本發明一實施例之一種時序產生方法的工作流程。第5圖為依據本發明一實施例之因應一系列時序資料組產生的輸出訊號的示意圖。

10:控制晶片

20:儲存裝置

50:處理電路

100:時序產生器

120:接收電路

140:傳送電路

160:控制單元

180:緩衝器

VOUT:輸出訊號

Claims

一種時序產生器，包含：一接收電路，用來自一儲存裝置接收一或多個時序資料組；一傳送電路，耦接至該接收電路，用來依據該一或多個時序資料組中的一時序資料組選擇多個訊號類型中的一特定訊號類型，並且以一特定時間長度輸出具有該特定訊號類型的一輸出訊號，其中該時序資料組指出該特定訊號類型以及該特定時間長度；以及一控制單元，分別耦接至該接收電路以及該傳送電路，用來控制該接收電路以及該傳送電路的運作。
如申請專利範圍第1項所述之時序產生器，其中該時序資料組包含第一局部資料以及第二局部資料，以及該第一局部資料以及該第二局部資料分別對應於該特定訊號類型以及該特定時間長度。
如申請專利範圍第1項所述之時序產生器，其中該多個訊號類型至少包含脈衝寬度調變（pulse width modulation, PWM）。
如申請專利範圍第3項所述之時序產生器，其中該控制單元依據耦接至該時序產生器的一處理電路傳送的指令控制該脈衝寬度調變的一頻率以及一工作週期（duty cycle）。
如申請專利範圍第1項所述之時序產生器，其中該多個訊號類型至少包含一第一固定位準以及異於該第一固定位準的一第二固定位準。
如申請專利範圍第1項所述之時序產生器，其中該傳送電路包含：多個訊號源，分別用來產生具有該多個訊號類型的多個訊號；一傳送控制電路，耦接至該多個訊號源，用來以一特定時間長度輸出該多個訊號的至少一者；以及一選擇電路，耦接至該傳送控制電路，用來依據該時序資料組選擇該多個訊號類型中的該特定訊號類型。
如申請專利範圍第1項所述之時序產生器，另包含耦接於該接收電路以及該傳送電路之間的一緩衝器，其中：該一或多個時序資料組包含一系列時序資料組，且該系列時序資料組包含該時序資料組；以及該緩衝器自該接收電路接收該系列時序資料組，並且將該系列時序資料組中的每一時序資料組依序地傳送至該傳送電路。
如申請專利範圍第1項所述之時序產生器，可應用於（applicable to）一紅外線訊號傳送器，其中該特定訊號類型在一時期內所佔的一特定時間比例代表該紅外線訊號傳送器在該時期所傳送的編碼後資料。
一種時序產生方法，包含：利用一接收電路自一儲存裝置接收一或多個時序資料組；以及利用一傳送電路依據該一或多個時序資料組中的一時序資料組選擇多個訊號類型中的一特定訊號類型，並且以一特定時間長度輸出具有該特定訊號類型的一輸出訊號，其中該時序資料組指出該特定訊號類型以及該特定時間長度；其中該接收電路以及該傳送電路的運作係藉由利用一控制單元來控制。
一種控制晶片，包含：一儲存裝置，用來儲存一或多個時序資料組；一時序產生器，耦接至該儲存裝置，其中該時序產生器包含：一接收電路，用來自該儲存裝置接收該一或多個時序資料組；一傳送電路，耦接至該接收電路，用來依據該一或多個時序資料組中的一時序資料組選擇多個訊號類型中的一特定訊號類型，並且以一特定時間長度輸出具有該特定訊號類型的一輸出訊號，其中該時序資料組指出該特定訊號類型以及該特定時間長度；以及一控制單元，分別耦接至該接收電路以及該傳送電路，用來控制該接收電路以及該傳送電路的運作；以及一處理電路，耦接至該時序產生器，用來傳送至少一指令至該控制單元以控制該時序產生器的運作。