KR102518987B1 - 반도체 장치, 커맨드 트레이닝 시스템 및 방법 - Google Patents

반도체 장치, 커맨드 트레이닝 시스템 및 방법 Download PDF

Info

Publication number
KR102518987B1
KR102518987B1 KR1020180028470A KR20180028470A KR102518987B1 KR 102518987 B1 KR102518987 B1 KR 102518987B1 KR 1020180028470 A KR1020180028470 A KR 1020180028470A KR 20180028470 A KR20180028470 A KR 20180028470A KR 102518987 B1 KR102518987 B1 KR 102518987B1
Authority
KR
South Korea
Prior art keywords
command
signal
output
flag signal
semiconductor device
Prior art date
Application number
KR1020180028470A
Other languages
English (en)
Other versions
KR20190107339A (ko
Inventor
홍기문
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180028470A priority Critical patent/KR102518987B1/ko
Priority to US16/113,846 priority patent/US11210250B2/en
Priority to CN201811433583.1A priority patent/CN110262987B/zh
Publication of KR20190107339A publication Critical patent/KR20190107339A/ko
Application granted granted Critical
Publication of KR102518987B1 publication Critical patent/KR102518987B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/16—Memory access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 기술은 커맨드의 각 신호 비트들을 클럭 신호에 래치하여 출력하도록 구성된 커맨드 수신 회로; 상기 커맨드 수신 회로의 출력 신호들을 내부적으로 생성한 플래그 신호에 따라 선택적으로 출력하도록 구성된 다중화 회로; 및 상기 다중화 회로의 출력 신호들과 상기 플래그 신호를 피드백 커맨드로서 복수의 DQ 핀들을 통해 외부로 출력하도록 구성된 DQ 회로를 포함할 수 있다.

Description

반도체 장치, 커맨드 트레이닝 시스템 및 방법{SEMICONDUCTOR APPARATUS, COMMAND TRAINNING SYSTEM AND METHOD}
본 발명은 반도체 회로에 관한 것으로서, 특히 반도체 장치, 커맨드 트레이닝 시스템 및 방법에 관한 것이다.
데이터 처리 시스템의 동작이 고속화됨에 따라 마스터(또는 컨트롤러)에서 제공된 커맨드를 슬레이브(또는 반도체 메모리)가 정확히 수신하는지 여부를 확인하기 위한 트레이닝 기능이 적용되고 있다.
반도체 장치는 커맨드와 어드레스가 통합된 형태의 CA 핀 또는 어드레스 핀을 통해 커맨드를 수신할 뿐, 커맨드를 컨트롤러로 송신하기 위한 송신 회로를 포함하고 있지 않다.
따라서 반도체 장치는 커맨드 트레이닝을 위해서 데이터 송/수신을 위한 DQ(데이터 입/출력) 회로를 이용하여 자신이 수신한 커맨드를 컨트롤러로 피드백해야 한다.
이때 반도체 장치가 전송해야 할 피드백 신호의 수가 DQ 회로의 DQ 핀들의 수에 비해 많은 경우 정해진 제어신호를 이용하여 순차적으로 피드백 신호를 전달해야 한다.
종래의 기술에 따른 반도체 장치는 모드 레지스터 셋(MRS)의 설정 정보를 제어신호로 사용하여 순차적으로 피드백 신호를 전달했다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 반도체 장치는 커맨드 트레이닝을 라이징 엣지 모드(S1), 폴링 엣지 모드(S2) 및 라이징 및 폴링 엣지 모드(S3)와 같은 3 단계로 진행할 수 있다.
이때 라이징 엣지 모드(S1)는 메모리가 클럭 신호의 라이징 엣지를 기준으로 수신한 커맨드를 피드백하는 모드이다.
폴링 엣지 모드(S2)는 메모리가 클럭 신호의 폴링 엣지를 수신한 커맨드를 피드백하는 모드이다.
라이징 및 폴링 엣지 모드(S3)는 커맨드를 구성하는 신호 비트들 중에서 피드백하지 못한 신호 비트들에 대하여 클럭 신호의 라이징 엣지 및 폴링 엣지 각각을 기준으로 수신하여 피드백하는 모드이다.
라이징 엣지 모드(S1), 폴링 엣지 모드(S2) 및 라이징 및 폴링 엣지 모드(S3)는 각 단계별로 MRS 설정과 커맨드 송/수신을 수행해야 한다.
즉, 도 2와 같이, 라이징 엣지 모드(S1)는 컨트롤러의 명령에 따라 메모리가 클럭 신호의 라이징 엣지를 기준으로 커맨드를 수신하도록 MRS를 설정한다(S11).
이어서 컨트롤러가 커맨드(CMD)를 메모리로 송신한다(S12).
그리고 메모리가 커맨드를 수신한다(S13).
이어서 메모리가 수신한 커맨드를 컨트롤러에 피드백한다(S14).
이때 도 3과 같이, 커맨드(CMD)의 각 신호 비트들(CA0 ~)은 DQ0 - EDC0 핀들을 통해 피드백될 수 있다.
그리고 컨트롤러가 메모리로부터 피드백된 커맨드를 수신한다(S15).
이어서 컨트롤러가 트레이닝 종료 여부를 판단하고(S16), 트레이닝이 종료되지 않았으면 커맨드의 타이밍 또는 스윙(Swing) 폭을 조정하여(S17), 메모리에 송신한다(S12).
상술한 단계들(S12 - S16)을 반복하여 원하는 결과가 검출되면 트레이닝을 종료한다.
상술한 바와 같이, 종래의 기술은 라이징 엣지 모드(S1), 폴링 엣지 모드(S2) 및 라이징 및 폴링 엣지 모드(S3)를 수행함에 있어, 각 단계별로 MRS 설정과 커맨드 송/수신을 반복적으로 수행해야 한다.
기본적으로 커맨드 트래이닝이 완료되기 전까지는 MRS를 저속으로 전송해야하며, MRS 설정은 컨트롤러가 메모리를 제어하여 변경되므로 시간이 많이 소요되고 커맨드 송/수신 반복에 의해서도 많은 시간이 소요되므로 결국, 커맨드 트레이닝 시간이 크게 증가하는 문제가 있다.
본 발명의 실시예는 트레이닝 시간을 줄일 수 있는 반도체 장치, 커맨드 트레이닝 시스템 및 방법을 제공한다.
본 발명의 실시예는 커맨드의 각 신호 비트들을 클럭 신호에 래치하여 출력하도록 구성된 커맨드 수신 회로; 상기 커맨드 수신 회로의 출력 신호들을 내부적으로 생성한 플래그 신호에 따라 선택적으로 출력하도록 구성된 다중화 회로; 및 상기 다중화 회로의 출력 신호들과 상기 플래그 신호를 피드백 커맨드로서 복수의 DQ 핀들을 통해 외부로 출력하도록 구성된 DQ 회로를 포함할 수 있다.
본 발명의 실시예는 커맨드 및 클럭 신호를 생성하고, 피드백 커맨드에 따라 커맨드 트레이닝을 제어하도록 구성된 컨트롤러; 및 내부적으로 생성한 플래그 신호를 상기 커맨드의 각 신호 비트들을 상기 클럭 신호에 래치한 신호들에 부가하여 상기 피드백 커맨드로서 상기 컨트롤러에 제공하도록 구성된 반도체 장치를 포함할 수 있다.
본 발명의 실시예는 컨트롤러와 반도체 장치의 커맨드 트레이닝 방법으로서, 상기 컨트롤러가 상기 반도체 장치에 커맨드 및 클럭 신호를 제공하는 단계; 상기 반도체 장치가 상기 커맨드를 상기 클럭 신호에 따라 래치하여 래치 신호들을 생성하는 단계; 상기 반도체 장치가 정해진 주기로 플래그 신호의 값을 변경하고, 각 주기별로 변경된 각 플래그 신호에 상기 래치 신호들의 일부를 부가하여 피드백 커맨드로서 상기 컨트롤러에 제공하는 단계; 및 상기 컨트롤러가 상기 피드백 커맨드에 따라 커맨드 트레이닝을 제어하는 단계를 포함할 수 있다.
본 기술은 트레이닝 시간을 줄일 수 있다.
도 1 및 도 2는 종래의 기술에 따른 커맨드 트레이닝 방법을 나타낸 순서도,
도 3은 도 2에 따른 출력 핀 별 커맨드 매핑 테이블,
도 4는 본 발명의 실시예에 따른 커맨드 트레이닝 시스템(100)의 구성을 나타낸 도면,
도 5는 도 4의 플래그 신호 생성 회로(500)의 구성을 나타낸 도면,
도 6은 본 발명의 실시예에 따른 커맨드 트레이닝 방법을 나타낸 순서도이고,
도 7은 도 6에 따른 출력 핀 별 커맨드 매핑 테이블이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 커맨드 트레이닝 시스템(100)의 구성을 나타낸 도면이다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 커맨드 트레이닝 시스템(100)은 컨트롤러(메모리 컨트롤러 또는 마스터)(101) 및 반도체 장치(메모리 또는 슬레이브)(102)를 포함할 수 있다.
컨트롤러(101)는 GPU 또는 CPU 등을 포함할 수 있다.
컨트롤러(101)는 커맨드(CMD) 및 클럭 신호(CLK)를 생성하여 반도체 장치(102)에 제공할 수 있다.
컨트롤러(101)는 피드백 커맨드(FB_CMD)에 따라 커맨드 트레이닝을 제어할 수 있다.
컨트롤러(101)는 트레이닝 결과를 모니터링하고 그에 따라 타이밍 또는 스윙 폭이 조정된 커맨드(CMD)를 반도체 장치(102)에 제공함으로써 커맨드 트레이닝을 제어할 수 있다.
반도체 장치(102)는 커맨드 수신 회로(200), 다중화 회로(300), DQ(데이터 입/출력) 회로(400) 및 플래그 신호 생성 회로(500)를 포함할 수 있다.
커맨드 수신 회로(200)는 커맨드(CMD)의 각 신호 비트들(CA0 ~)을 클럭 신호(CLK)의 라이징 엣지와 폴링 엣지에 각각 래치하여 출력할 수 있다.
커맨드 수신 회로(200)는 복수의 버퍼를 포함할 수 있다.
복수의 버퍼는 커맨드(CMD)의 각 신호 비트들(CA0 ~)을 클럭 신호(CLK)의 라이징 엣지에 래치하도록 구성된 제 1 버퍼 그룹과, 커맨드(CMD)의 각 신호 비트들(CA0 ~)을 클럭 신호(CLK)의 폴링 엣지에 래치하도록 구성된 제 2 버퍼 그룹을 포함할 수 있다.
다중화 회로(300)는 커맨드 수신 회로(200)의 출력 신호들을 플래그 신호(FLG)에 따라 선택적으로 출력할 수 있다.
다중화 회로(300)는 복수의 다중화기(MUX)를 포함할 수 있다.
복수의 다중화기(MUX)는 각각 제 1 버퍼 그룹의 어느 하나의 버퍼의 출력과 제 2 버퍼 그룹의 어느 하나의 버퍼의 출력 중에서 하나를 플래그 신호(FLG)에 따라 선택하여 출력할 수 있다.
DQ 회로(400)는 다중화 회로(300)의 출력들과 플래그 신호(FLG)를 피드백 커맨드(FB_CMD)로서 복수의 DQ 핀들을 통해 컨트롤러(101)에 제공할 수 있다.
플래그 신호 생성 회로(500)는 플래그 신호(FLG)를 생성할 수 있다.
플래그 신호(FLG)는 다중화 회로(300)에서 출력된 신호들이 커맨드(CMD)의 각 신호 비트들(CA0 ~) 중에서 어떤 신호들인지 그리고 클럭 신호(CLK)의 라이징 엣지와 폴링 엣지 중에서 어느 엣지에 래치된 신호들인지를 정의하기 위한 신호이다.
도 5는 도 4의 플래그 신호 생성 회로(500)의 구성을 나타낸 도면이다.
도 5에 도시된 바와 같이, 플래그 신호 생성 회로(500)는 오실레이터(510) 및 카운터(520)를 포함할 수 있다.
오실레이터(510)는 발진 신호를 생성할 수 있다.
카운터(520)는 오실레이터(510)에서 출력된 발진 신호를 카운트하여 정해진 비트 수 예를 들어, 2 비트를 갖는 플래그 신호(FLG)로서 출력할 수 있다.
이때 도 5는 플래그 신호 생성 회로(500)의 일 실시예를 도시한 것일 뿐, 클럭 신호(CLK)를 직접 카운팅하여 플래그 신호(FLG)를 생성하도록 플래그 신호 생성 회로를 구성할 수도 있다.
본 발명의 실시예에 따른 커맨드 트레이닝 방법은 컨트롤러(101)가 반도체 장치(102)에 커맨드 및 클럭 신호(CLK)를 제공하는 단계, 반도체 장치(102)가 커맨드를 클럭 신호(CLK)에 따라 래치하여 래치 신호들을 생성하는 단계, 반도체 장치(102)가 정해진 주기로 플래그 신호(FLG)의 값을 변경하고, 각 주기별로 변경된 각 플래그 신호(FLG)에 클럭 신호(CLK)에 따라 래치하여 생성한 래치 신호들의 일부를 부가하여 피드백 커맨드(FB_CMD)로서 컨트롤러(101)에 제공하는 단계, 및 컨트롤러(101)가 피드백 커맨드(FB_CMD)에 따라 커맨드 트레이닝을 제어하여 이루어질 수 있으며, 이를 도 6 및 도 7을 참조하여 상세하게 설명하기로 한다.
도 6은 본 발명의 실시예에 따른 커맨드 트레이닝 방법을 나타낸 순서도이고, 도 7은 도 6에 따른 출력 핀 별 커맨드 매핑 테이블이다.
컨트롤러(101)가 커맨드를 반도체 장치(102)에 송신한다(S100).
그리고 반도체 장치(102)가 커맨드를 수신한다(S101).
이어서 반도체 장치(102)가 플래그 신호(FLG '01')를 생성한다(S102).
반도체 장치(102)는 클럭 신호(CLK)의 라이징 엣지에 래치한 커맨드에 플래그 신호(FLG '01')를 부가하여 피드백 커맨드(FB_CMD)로서 컨트롤러(101)에 피드백시킨다(S103).
이때 도 7과 같이, 단계(S103)에서 커맨드(CMD)의 각 신호 비트들(CA0 ~ CA7)과 플래그 신호(FLG '01')가 DQ0 - EDC0 핀들을 통해 피드백될 수 있다.
그리고 컨트롤러(102)가 메모리(101)로부터 제공된 피드백 커맨드(FB_CMD)를 수신한다(S104).
이때 컨트롤러(102)는 피드백 커맨드(FB_CMD) 중에서 플래그 신호(FLG '01')에 따라 나머지 신호들이 클럭 신호(CLK)의 라이징 엣지에 래치한 커맨드의 신호 비트들(CA0 - CA7)이라는 것을 알 수 있다.
이어서 반도체 장치(102)는 플래그 신호(FLG '01')를 변경한다(S105).
그리고 반도체 장치(102)는 클럭 신호(CLK)의 폴링 엣지에 래치한 커맨드에 변경된 플래그 신호(FLG '10')를 부가하여 피드백 커맨드(FB_CMD)로서 컨트롤러(101)에 피드백시킨다(S106).
이때 도 7과 같이, 단계(S106)에서 커맨드(CMD)의 각 신호 비트들(CA0 ~ CA7)과 변경된 플래그 신호(FLG '10')가 DQ0 - EDC0 핀들을 통해 피드백될 수 있다.
이어서 컨트롤러(102)가 메모리(101)로부터 제공된 피드백 커맨드(FB_CMD)를 수신한다(S107).
이때 컨트롤러(102)는 피드백 커맨드(FB_CMD) 중에서 플래그 신호(FLG '10')에 따라 나머지 신호들이 클럭 신호(CLK)의 폴링 엣지에 래치한 커맨드의 신호 비트들(CA0 - CA7)이라는 것을 알 수 있다.
그리고 반도체 장치(102)는 반도체 장치(102)는 커맨드의 신호 비트들 중에서 상술한 2 회의 피드백 과정을 통해 피드백되지 못한 나머지 신호 비트들(예를 들어, CA8 및 CA9)을 피드백하기 위해 플래그 신호(FLG '10')를 다시 한번 변경한다(S108).
이어서 반도체 장치(102)는 클럭 신호(CLK)의 라이징 엣지와 폴링 엣지 각각에 래치한 커맨드의 신호 비트들(CA8, CA9)에 변경된 플래그 신호(FLG '11')를 부가하여 피드백 커맨드(FB_CMD)로서 컨트롤러(101)에 피드백시킨다(S109).
이때 도 7과 같이, 단계(S109)에서 커맨드(CMD)의 각 신호 비트들(CA8, CA9)과 변경된 플래그 신호(FLG '11')가 DQ0 - EDC0 핀들을 통해 피드백될 수 있다.
그리고 데이터 버스 인버전(DBI)와 관련된 CABI 또한 클럭 신호(CLK)의 라이징 엣지와 폴링 엣지 각각에 래치되어 커맨드(CMD)의 신호 비트로서 피드백 커맨드(FB_CMD)에 포함될 수 있다.
이어서 컨트롤러(102)가 메모리(101)로부터 제공된 피드백 커맨드(FB_CMD)를 수신한다(S110).
이때 컨트롤러(102)는 피드백 커맨드(FB_CMD) 중에서 플래그 신호(FLG '11')에 따라 나머지 신호들이 클럭 신호(CLK)의 라이징 엣지와 폴링 엣지 각각에 래치한 커맨드의 신호 비트들(CA8, CA9)이라는 것을 알 수 있다.
그리고 컨트롤러(102)는 트레이닝 종료 여부를 판단하고(S111), 트레이닝이 종료되지 않았으면 커맨드의 타이밍 또는 스윙(Swing) 폭을 조정하여(S112), 메모리에 송신한다(S100).
컨트롤러(102)는 상술한 단계들(S100 - S111)을 반복하여 원하는 결과가 검출되면 트레이닝을 종료한다.
본 발명의 실시예는 도 1 및 2의 종래의 기술과 대비 시, 커맨드 수신 및 커맨드 송신 단계(S100, S101)가 한 번만 수행되며, MRS 설정단계가 생략되므로 커맨드 트레이닝 시간을 크게 줄일 수 있다.
본 발명의 실시예는 커맨드의 모든 신호 비트들을 클럭 신호(CLK)의 라이징 엣지와 폴링 엣지 각각에 래치하여 피드백하기 위해서 3 회의 피드백 과정(S102 - S109)이 필요한 경우의 예를 든 것일 뿐, 커맨드의 신호 비트의 수에 따라 피드백 과정의 횟수는 감소 또는 증가할 수 있다.
또한 플래그 신호(FLG)의 값들 '01', '10', '11'은 본 발명의 실시예에 따른 것일 뿐, 컨트롤러(101)와 반도체 장치(102)가 커맨드 트레이닝 관련하여 미리 플래그 신호(FLG) 관련 형식을 정하고, 정해진 비트 수(또는/및 값)에 해당하는 플래그 신호(FLG)를 사용할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (21)

  1. 커맨드의 각 신호 비트들을 클럭 신호에 래치하여 출력하도록 구성된 커맨드 수신 회로;
    상기 커맨드 수신 회로의 출력 신호들을 내부적으로 생성한 플래그 신호에 따라 선택적으로 출력하도록 구성된 다중화 회로; 및
    상기 다중화 회로의 출력 신호들과 상기 플래그 신호를 피드백 커맨드로서 복수의 DQ 핀들을 통해 외부로 출력하도록 구성된 DQ(데이터 입/출력) 회로를 포함하며,
    상기 플래그 신호는
    상기 다중화 회로에서 출력된 신호들이 상기 커맨드의 각 신호 비트들 중에서 어떤 신호들인지 그리고 상기 클럭 신호의 라이징 엣지와 폴링 엣지 중에서 어느 엣지에 래치된 신호들인지를 정의하기 위한 신호인 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 플래그 신호를 생성하도록 구성된 플래그 신호 생성 회로를 더 포함하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 플래그 신호 생성 회로는
    상기 클럭 신호를 카운트하여 상기 플래그 신호로서 출력하도록 구성된 카운터를 포함하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 플래그 신호 생성 회로는
    오실레이터, 및
    상기 오실레이터의 출력을 카운트하여 상기 플래그 신호로서 출력하도록 구성된 카운터를 포함하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 커맨드 수신 회로는
    상기 커맨드의 각 신호 비트들을 상기 클럭 신호의 라이징 엣지에 래치하도록 구성된 제 1 버퍼 그룹, 및
    상기 커맨드의 각 신호 비트들을 상기 클럭 신호의 폴링 엣지에 래치하도록 구성된 제 2 버퍼 그룹을 포함하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 다중화 회로는
    상기 제 1 버퍼 그룹의 출력과 상기 제 2 버퍼 그룹의 출력 중에서 하나를 상기 플래그 신호에 따라 선택하여 출력하도록 구성된 복수의 다중화기를 포함하는 반도체 장치.
  7. 삭제
  8. 커맨드 및 클럭 신호를 생성하고, 피드백 커맨드에 따라 커맨드 트레이닝을 제어하도록 구성된 컨트롤러; 및
    내부적으로 생성한 플래그 신호를 상기 커맨드의 각 신호 비트들을 상기 클럭 신호에 래치한 신호들에 부가하여 상기 피드백 커맨드로서 상기 컨트롤러에 제공하도록 구성된 반도체 장치를 포함하며,
    상기 플래그 신호는
    상기 클럭 신호에 래치한 신호들이 상기 커맨드의 각 신호 비트들 중에서 어떤 신호들인지 그리고 상기 클럭 신호의 라이징 엣지와 폴링 엣지 중에서 어느 엣지에 래치된 신호들인지를 정의하기 위한 신호인 커맨드 트레이닝 시스템.
  9. 삭제
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 컨트롤러는 상기 피드백 커맨드에 따라 트레이닝 결과를 모니터링하고 그에 따라 타이밍 또는 스윙 폭이 조정된 상기 커맨드를 상기 반도체 장치에 제공함으로써 상기 커맨드 트레이닝을 제어하도록 구성되는 커맨드 트레이닝 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 반도체 장치는
    상기 커맨드의 각 신호 비트들을 상기 클럭 신호에 래치하여 출력하도록 구성된 커맨드 수신 회로,
    상기 커맨드 수신 회로의 출력 신호들을 상기 플래그 신호에 따라 선택적으로 출력하도록 구성된 다중화 회로, 및
    상기 다중화 회로의 출력 신호들과 상기 플래그 신호를 상기 피드백 커맨드로서 복수의 DQ 핀들을 통해 상기 컨트롤러에 제공하도록 구성된 DQ 회로를 포함하는 커맨드 트레이닝 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 플래그 신호를 생성하도록 구성된 플래그 신호 생성 회로를 더 포함하는 커맨드 트레이닝 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 플래그 신호 생성 회로는
    상기 클럭 신호를 카운트하여 상기 플래그 신호로서 출력하도록 구성된 카운터를 포함하는 커맨드 트레이닝 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 플래그 신호 생성 회로는
    오실레이터, 및
    상기 오실레이터의 출력을 카운트하여 상기 플래그 신호로서 출력하도록 구성된 카운터를 포함하는 커맨드 트레이닝 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 커맨드 수신 회로는
    상기 커맨드의 각 신호 비트들을 상기 클럭 신호의 라이징 엣지에 래치하도록 구성된 제 1 버퍼 그룹, 및
    상기 커맨드의 각 신호 비트들을 상기 클럭 신호의 폴링 엣지에 래치하도록 구성된 제 2 버퍼 그룹을 포함하는 커맨드 트레이닝 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 다중화 회로는
    상기 제 1 버퍼 그룹의 출력과 상기 제 2 버퍼 그룹의 출력 중에서 하나를 상기 플래그 신호에 따라 선택하여 출력하도록 구성된 복수의 다중화기를 포함하는 커맨드 트레이닝 시스템.
  17. 컨트롤러와 반도체 장치의 커맨드 트레이닝 방법으로서,
    상기 컨트롤러가 상기 반도체 장치에 커맨드 및 클럭 신호를 제공하는 단계;
    상기 반도체 장치가 상기 커맨드를 상기 클럭 신호에 따라 래치하여 래치 신호들을 생성하는 단계;
    상기 반도체 장치가 정해진 주기로 플래그 신호의 값을 변경하고, 각 주기별로 변경된 각 플래그 신호에 상기 래치 신호들의 일부를 부가하여 피드백 커맨드로서 상기 컨트롤러에 제공하는 단계; 및
    상기 컨트롤러가 상기 피드백 커맨드에 따라 커맨드 트레이닝을 제어하는 단계를 포함하는 커맨드 트레이닝 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 반도체 장치는 상기 컨트롤러와 커맨드 트레이닝 관련하여 미리 정한 형식에 맞도록 상기 플래그 신호를 내부적으로 생성하는 커맨드 트레이닝 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 피드백 커맨드에 따라 커맨드 트레이닝을 제어하는 단계는
    상기 컨트롤러가 상기 피드백 커맨드에 따라 트레이닝 결과를 모니터링하고 그에 따라 타이밍 또는 스윙 폭이 조정된 상기 커맨드를 상기 반도체 장치에 제공함으로써 상기 커맨드 트레이닝을 제어하는 단계인 커맨드 트레이닝 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 다중화 회로는
    상기 커맨드 수신 회로의 출력 신호들 중에서 제 1 세트를 상기 반도체 장치의 내부에서 생성된 제 1 플래그 신호에 따라 선택적으로 출력하고, 상기 커맨드 수신 회로의 출력 신호들 중에서 제 2 세트를 상기 반도체 장치의 내부에서 생성된 제 2 플래그 신호에 따라 선택적으로 출력하며, 상기 커맨드 수신 회로의 출력 신호들 중에서 나머지 세트를 상기 반도체 장치의 내부에서 생성된 제 3 플래그 신호에 따라 선택적으로 출력하도록 구성되는 반도체 장치.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20 항에 있어서,
    상기 DQ 회로는
    상기 제 1 세트와 상기 제 1 플래그 신호를 제 1 피드백 커맨드로서 상기 복수의 DQ 핀들을 통해 상기 반도체 장치의 외부로 출력하고, 상기 제 2 세트와 상기 제 2 플래그 신호를 제 2 피드백 커맨드로서 상기 복수의 DQ 핀들을 통해 상기 반도체 장치의 외부로 출력하며, 상기 나머지 세트와 상기 제 3 플래그 신호를 제 3 피드백 커맨드로서 상기 복수의 DQ 핀들을 통해 상기 반도체 장치의 외부로 출력하도록 구성되는 반도체 장치.
KR1020180028470A 2018-03-12 2018-03-12 반도체 장치, 커맨드 트레이닝 시스템 및 방법 KR102518987B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180028470A KR102518987B1 (ko) 2018-03-12 2018-03-12 반도체 장치, 커맨드 트레이닝 시스템 및 방법
US16/113,846 US11210250B2 (en) 2018-03-12 2018-08-27 Semiconductor apparatus, command training system, and command training method
CN201811433583.1A CN110262987B (zh) 2018-03-12 2018-11-28 半导体装置、命令训练系统和命令训练方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180028470A KR102518987B1 (ko) 2018-03-12 2018-03-12 반도체 장치, 커맨드 트레이닝 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20190107339A KR20190107339A (ko) 2019-09-20
KR102518987B1 true KR102518987B1 (ko) 2023-04-07

Family

ID=67843973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180028470A KR102518987B1 (ko) 2018-03-12 2018-03-12 반도체 장치, 커맨드 트레이닝 시스템 및 방법

Country Status (3)

Country Link
US (1) US11210250B2 (ko)
KR (1) KR102518987B1 (ko)
CN (1) CN110262987B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120087194A1 (en) * 2010-10-11 2012-04-12 Tae-Young Oh Data write training method and semiconductor device performing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE755034A (fr) * 1969-08-19 1971-02-19 Siemens Ag Installation de traitement d'informations a commande centrale programmepar memoire
KR101218606B1 (ko) * 2011-02-28 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20130129785A (ko) * 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 반도체 메모리 장치
US9026725B2 (en) * 2012-12-27 2015-05-05 Intel Corporation Training for command/address/control/clock delays under uncertain initial conditions and for mapping swizzled data to command/address signals
KR102086629B1 (ko) * 2013-11-29 2020-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치
US9851744B2 (en) * 2014-12-10 2017-12-26 Advanced Micro Devices, Inc. Address and control signal training
KR102536657B1 (ko) * 2016-07-12 2023-05-30 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120087194A1 (en) * 2010-10-11 2012-04-12 Tae-Young Oh Data write training method and semiconductor device performing the same

Also Published As

Publication number Publication date
KR20190107339A (ko) 2019-09-20
US20190278726A1 (en) 2019-09-12
CN110262987A (zh) 2019-09-20
CN110262987B (zh) 2023-06-27
US11210250B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
KR102367967B1 (ko) 명령 지연 조절 회로를 포함하는 장치 및 방법
KR100219338B1 (ko) 반도체 메모리 디바이스
US8305838B2 (en) Semiconductor memory device for guaranteeing reliability of data transmission and semiconductor system including the same
US8436641B2 (en) Circuit and method for generating on-die termination signal and semiconductor apparatus using the same
US7068086B2 (en) Phase correction circuit
US9257968B2 (en) Duty cycle correction circuit and operation method thereof
US6504790B1 (en) Configurable DDR write-channel phase advance and delay capability
US9049057B2 (en) Duty cycle compensation of RAM transmitters
KR102518987B1 (ko) 반도체 장치, 커맨드 트레이닝 시스템 및 방법
CN115705876A (zh) 一种延迟校准电路、存储器和时钟信号校准方法
CN111162778B (zh) 包括时钟路径的半导体装置及包括该装置的半导体系统
US7058149B2 (en) System for providing a calibrated clock and methods thereof
US20160293238A1 (en) Semiconductor integrated circuit including cas latency setting circuit
CN110299161B (zh) 用于与时钟信号同步地发送和接收信号的半导体装置
US20020018539A1 (en) Multi-bit counter
TWI743638B (zh) 時序產生器、時序產生方法以及控制晶片
KR100670694B1 (ko) 고속메모리장치의 출력인에블신호 생성장치
TWI528724B (zh) 信號發送方法與相關之信號發送器
KR102033786B1 (ko) 반도체 장치와 이를 이용한 반도체 시스템
US20230206973A1 (en) Variable tick for dram interface calibration
KR102461322B1 (ko) 반도체 장치 및 이를 이용한 시스템
EP4354437A1 (en) Write leveling circuit applied to memory, and control method and control apparatus for write leveling circuit
US20150043702A1 (en) Counting circuit, delay value quantization circuit, and latency control circuit
KR20170127749A (ko) 버퍼, 이를 이용하는 멀티 페이즈 클럭 생성기, 반도체 장치 및 시스템
KR20090104160A (ko) 반도체 소자의 입력회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant