TW202037765A - 電化學電鍍的系統及製程方法與半導體結構製法 - Google Patents

電化學電鍍的系統及製程方法與半導體結構製法 Download PDF

Info

Publication number
TW202037765A
TW202037765A TW108143977A TW108143977A TW202037765A TW 202037765 A TW202037765 A TW 202037765A TW 108143977 A TW108143977 A TW 108143977A TW 108143977 A TW108143977 A TW 108143977A TW 202037765 A TW202037765 A TW 202037765A
Authority
TW
Taiwan
Prior art keywords
substrate
electroplating
plating
electrochemical plating
current
Prior art date
Application number
TW108143977A
Other languages
English (en)
Other versions
TWI730521B (zh
Inventor
粘耀仁
張簡旭珂
王廷君
彭郁仁
梁耀祥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202037765A publication Critical patent/TW202037765A/zh
Application granted granted Critical
Publication of TWI730521B publication Critical patent/TWI730521B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/08—Rinsing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C25D21/14—Controlled addition of electrolyte components
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/16—Regeneration of process solutions
    • C25D21/18—Regeneration of process solutions of electrolytes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一種用於執行電化學電鍍（ECP）製程的方法，包含：將基底的表面與包括待沉積的金屬離子的電鍍液接觸；電鍍基底的表面上的金屬；當ECP製程繼續時，原位監測流經陽極與浸入電鍍液中的基底之間的電鍍液的電鍍電流；以及回應於電鍍電流低於臨界電鍍電流而調整電鍍液的組成，從而防止孔隙形成於基底上方的金屬化層的多個導電線中具有最高線路末端密度的導電線的子集中。

Description

控制電化學沉積以避免互連結構的缺陷的方法
積體電路包含諸如電晶體、電容器、電阻器以及二極體的諸多裝置。原本彼此分離的這些裝置經由佈線互連在一起以形成功能電路。此類佈線經由多個金屬化層完成，所述金屬化層包含提供橫向電性連接的金屬線及在兩個鄰近堆疊金屬化層之間提供豎直電性連接的多個通孔。金屬線及通孔通常稱為內連線結構結構。內連線結構愈加決定先進積體電路的效能限制及密度。
以下揭露內容提供用於實施所提供的主題的不同特徵的許多不同實施例或實例。以下描述元件及佈置的具體實例以簡化本揭露。當然，這些元件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵形成於第二特徵上方或第二特徵上可包含第一特徵以及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可形成於第一特徵與第二特徵之間以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清晰的目的，且本身並不指示所論述的各種實施例與/或配置之間的關係。
此外，為易於描述，本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及其類似者的空間相對術語，以描述如諸圖中所說明的一個元件或特徵相對於另一元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
銅及銅合金已經廣泛用於填充半導體基底上的次微米（sub-Micro）、高縱橫比（aspect ratio）特徵。與諸如鋁的其他金屬相比，銅及銅合金具有較低電阻率及較高電遷移電阻。這些特性對於達成更高的電流密度及增加的裝置速度至關重要。在製造包含銅的內連線結構時，執行鑲嵌技術（即單鑲嵌或雙鑲嵌），其中介電層首先沉積在半導體基底上方。接著將介電層圖案化以在其中形成諸如溝槽及/或通孔的接觸開口。接著，將障壁層置於介電層上方，以防止隨後施加的銅擴散至介電層中，隨後物理或化學氣相沉積晶種層以為連續電鍍製程提供導電性。隨後用銅或銅合金填充接觸開口，接著使用例如化學機械拋光（chemical mechanical polishing；CMP）製程將所述銅或銅合金平坦化。
藉由電化學電鍍（electrochemical plating；ECP）製程實現鑲嵌製程中的銅沉積。在電化學電鍍期間，將半導體基底電偏壓以用作陰極。將具有圖案化介電層的半導體基底浸入至含有銅離子的電鍍液中。在晶種層的表面處還原銅離子以形成電沉積銅。ECP製程繼續進行直到銅將接觸開口填滿。
除了呈銅鹽（copper salt）形式的無機成分之外，電鍍液含有諸如抑制劑（suppressor）、加速劑（accelerator）以及平衡劑（leveler）的有機添加劑來達成預期的沉積特性。有機添加劑的關鍵功能之一為確保ECP製程在底部至頂部的方向上填充接觸開口，以避免形成降低裝置效能及可靠性的小孔（pin hole）或孔隙（void）。當以適當的濃度使用時，這些有機添加劑可經由加速接觸開口的底部的銅沉積且抑制接觸開口的上部邊角上的銅沉積而實現無孔隙金屬填充。
電路元件未均勻地分佈在半導體基底上，因此在半導體基底上的金屬化層中的金屬線的密度並不相同。舉例而言，在具有相對較高裝置密度的一個晶片區域中，由於需要較大數目的電性連接的較高裝置密度而存在密集的金屬線，而在具有相對較低裝置密度的另一晶片區域中，因為較低裝置密度需要較少數目的電性連接，故金屬線的密度亦較低。較高密度區域中的金屬線擁有較高線路末端（line-end）密度，而較低密度區域中的金屬線擁有較低線路末端密度。
線路末端密度在ECP製程期間影響金屬的間隙填充行為。在電鍍期間，由於半導體基底的總電鍍電流為固定的，因此較低線路末端密度區域中的局部電流密度高於較高線路末端密度區域中的局部電流密度。較高線路末端密度區域中的相對較低電流密度導致相對緩慢的由下而上的增長率。當沉積諸如銅的金屬時，若由下而上的增長率不夠快，則銅往往會更易於在較高線路末端密度區域中的接觸開口的入口處堆積。「堆積」（build-up）或「懸突物」（overhang）阻擋銅沉積的路徑，並且常導致在較高線路末端密度區域中的接觸開口中形成孔隙。孔隙常常導致金屬線的故障且降低積體電路的可靠性。
當電鍍銅中的碳與銅的原子比大於1%時，已觀測到良好的（即無孔隙的）金屬填充。然而，ECP操作的結果是有機添加劑隨時間推移而降解。當有機添加劑降解，尤其當用於抑制接觸開口的邊角處的電鍍速率的抑制劑降解時，電鍍電流減少且接觸開口的邊角處的銅電鍍速率增大。一旦降低一定量的有機添加劑致使電鍍銅中的碳與銅的原子比小於1%，亦即電鍍電流減小至一定值時，則在接觸開口處具有最高線路末端密度的區域開始出現懸突物。然而，在一些方法中，無法即時捕獲接觸開口的入口處的電鍍銅的懸垂物。僅能夠在已使用ECP製程處理一批半導體晶圓之後發現電鍍銅中的孔隙。因此，生產良率受到不利影響。
在一些實施例中，提供一種能夠防止在接觸開口中的金屬電化學沉積期間給定金屬化層的懸垂物形成的電化學電鍍（ECP）系統。ECP系統配置成允許在電化學沉積進行時原位監測電鍍電流。將電鍍電流的值與臨界電鍍電流值進行比較，在所述臨界電鍍電流值以下，具有特定金屬化層的最高線路末端密度的金屬線中開始出現孔隙。一旦觀測到電鍍電流低於臨界電鍍電流值，則ECP系統調整電鍍液中的有機添加劑的含量以增加電鍍電流直到電鍍電流高於臨界電鍍電流為止。據此，在基底上獲得具有不同線路末端密度的無孔隙電鍍金屬線。因此，在各種實施例中，本公開的ECP系統有助於防止內連線結構中的孔隙的形成，並改善積體電路的可靠性。
圖1為根據一些實施例的ECP系統100的頂部平面圖。
參照圖1，ECP系統100包含工廠介面110、處理主機120、退火室150、電鍍液供應系統160及控制系統170。處理主機（processing mainframe）120及退火室150與工廠介面110連通。
工廠介面110包含多個基底裝載站112，所述多個基底裝載站112被配置成與含基底的晶圓盒113介面連接且保留所述含基底的晶圓盒。工廠介面機器人114定位於工廠介面110中，並且被配置成存取基底並將所述基底轉移至基底裝載站112上的晶圓盒113及自所述晶圓盒轉移出來。工廠介面機器人114亦延伸至鏈接通道（link tunnel）118中，所述鏈接通道118將工廠介面110連接至處理主機120。工廠介面機器人114的位置允許機器人進入基底裝載站112，以自基底裝載站112上的晶圓盒113中的任一個中取出基底，接著將基底遞送至處理主機120。另外，工廠介面機器人114可經操作以將基底轉移至退火室150中或將基底從退火室150中轉移出來。此外，在完成ECP處理順序之後，操作工廠介面機器人114以將基底返回至定位於基底裝載站112上的晶圓盒113中的任一個以自ECP系統100中移除。
處理主機120包含主機機器人122及定位於處理主機120上的多個處理單元130。主機機器人122包含被配置以支撐並轉移基底的一個或多個機械手臂（robot blade）124。另外，主機機器人122及機械手臂124被配置以獨立地延伸、旋轉、樞轉及垂直移動，以使主機機器人122能同時將基底插入多個處理單元130/自多個處理單元130移除基底。在一些實施例中，主機機器人122為翻轉機器人（flipper robot），所述翻轉機器人有助於將基底自主機機器人122的機械手臂124上的正面朝上的位置轉移至需要對基底進行正面朝下處理的處理單元130的正面朝下的位置。
處理單元130被配置以用於ECP製程中，例如作為ECP單元、沖洗單元、基底斜面清潔（substrate bevel clean）單元、旋轉沖洗乾燥單元、基底表面清潔單元以及與電鍍平台結合使用的其他單元。在一些實施例中，處理單元130包含一個或多個ECP單元132、一個或多個旋轉沖洗乾燥（spin rinse dry；SRD）單元134以及一個或多個基底斜面清潔單元136。儘管在圖1的所示實施例中，兩個處理單元130被配置為ECP單元132，但應理解，ECP單元132的數目並不限於此，可採用任何數目的ECP單元132。下文參照圖2進一步描述ECP單元132。
ECP單元132中的每一者耦接至監測裝置140。各監測裝置140適於在ECP製程持續進行時原位量測（in situ measure）流經對應ECP單元132中的電極之間（例如圖2中的陽極201與基底202之間）的電鍍液的電鍍電流。將經原位量測的電鍍電流與臨界電鍍電流進行比較，一旦所量測的電鍍電流的值小於臨界電鍍電流值，則電鍍液（例如圖2中的電鍍液230）中的有機添加劑的濃度經調整以增加電鍍電流，藉此降低接觸開口入口處的金屬沉積速率且增加接觸開口內的金屬沉積速率。因此，監測裝置140有助於針對基底上的給定金屬化層獲得具有不同線路末端密度的金屬線的無孔隙電鍍的金屬。下文將參照圖2進一步描述監測裝置140。
退火室150適於在ECP製程之後將電鍍金屬膜退火（anneal）。退火有助於增加晶粒尺寸（grain size）、釋放雜質且降低所得金屬線的電阻。退火亦有助於穩定微觀結構以確保隨後執行的CMP移除速率為可再現的。在一些實施例中，退火室150為包含冷卻板152及位在鄰近於冷卻板152的加熱板154的兩位置退火室（two-position annealing chamber）。基底轉移機器人156定位於冷卻板152與加熱板154之間。基底轉移機器人156被配置成在冷卻板152與加熱板154之間移動基底。
電鍍液供應系統160單獨地連接至ECP單元132，並且被配置成在ECP製程期間藉由ECP單元132供應及循環電鍍液。另外，SRD單元134及基底斜面清潔單元136亦與流體遞送系統（未示出）連接，所述流體遞送系統被配置成在ECP製程期間將必要的清潔流體供應至相應的單元134及單元136。在一些實施例中，流體遞送系統亦可用以將電鍍液供應至ECP單元132。
ECP系統100中的元件與控制系統170連接。控制系統170被配置以自ECP系統100中的使用者及/或不同監測裝置兩者接收且根據輸入及/或預定處理配方（processing recipe）控制ECP系統100的操作。
圖2為根據一些實施例的ECP系統（例如ECP系統100）中的ECP單元132及監測裝置140的示意圖。
參照圖2，ECP單元132包含陽極201、安裝在可旋轉主軸205上的基底固持器203、耦接至陽極201及基底固持器203的電力供應器250以及電鍍槽（plating bath）222。電力供應器250耦接至控制系統170。電鍍槽222含有電鍍液230且陽極201安置在電鍍液230內。在一些實施例中，陽極201包含待電鍍至基底202上的金屬源（例如銅）。
在電化學電鍍循環期間，基底202安裝在基底固持器203中，所述基底固持器接著放置在電鍍槽222中。如由箭頭212及箭頭213所示，藉由泵240將電鍍液230不斷地施加至電鍍槽222。大體而言，電鍍液230朝上流動至基底202的中心，接著徑向朝外並在整個基底202上流動。接著，如由箭頭214及箭頭216所示，電鍍液230自電鍍槽222流動至溢流槽224。接著，電鍍液230經過濾（未示出）且如由箭頭218所示返回至泵240，從而完成再循環。電力供應器250（諸如DC電力供應器）具有經由基底固持器203電性連接至基底202的負輸出導線（negative output lead）。電力供應器250的正輸出導線（positive output lead）電性連接至定位在電鍍槽222中的陽極201。在ECP製程期間，電力供應器250使基底202偏壓，以提供相對於陽極201的負電位，從而產生自陽極201至基底202的電流。電流沿與淨正離子通量（net positive ion flux）相同且與淨電子通量（net electron flux）相反的方向流動。此導致在基底202上的電化學反應（例如Cu2+ +2e=Cu），所述反應導致金屬（例如銅）沉積在其上。在電鍍循環期間例如藉由陽極201的溶解（例如Cu=Cu2+ +2e）來補充電鍍液230的離子濃度。
電鍍液230包含含有待電鍍至基底202上的金屬的離子的金屬鹽。在待電鍍至基底202上的金屬為銅的情況下，陽極201由銅製成，電鍍液230包含銅鹽、酸、水以及改善沉積銅的特性的各種有機及無機添加劑的混合物。電鍍液230中的銅鹽的實例包含（但不限於）硫酸銅（copper sulfate）、氰化銅（copper cyanide）、胺基磺酸銅（copper sulfamate）、氯化銅（copper chloride）、氟化銅（copper fluoride）、硝酸銅（copper nitrate）、氧化銅（copper oxide）、氟硼酸銅（copper fluoroborate）、三氟乙酸銅（copper trifluoroacetate）、焦磷酸銅（copper pyrophosphate）以及甲烷磺酸銅（copper methane sulfonate）以及前述化合物中的任一者的水合物。用於電鍍液230中的銅鹽的濃度視所使用的具體銅鹽而變化。用於電鍍液中的酸的實例包含（但不限於）硫酸（sulfuric acid）、甲磺酸（methane sulfonic acid）、氟硼酸（fluoroboric acid）、氫氯酸（hydrochloric acid）、氫碘酸（hydroiodic acid）、硝酸（nitric acid）以及磷酸（phosphoric acid）。用於電鍍液230中的酸的濃度視所使用的特定的酸而變化。
電鍍液230更包括改善金屬的電鍍特性的有機添加劑。有機添加劑有助於藉由抑制基底202的表面中的突出區域處的電沉積速率及/或藉由加速基底202的表面中的凹陷區域中的電沉積速率來消除孔隙形成。在銅電鍍液中採用的有機添加劑包含抑制劑、加速劑以及平衡劑。抑制劑為大分子沉積抑制劑，其往往會吸附在基底202的表面上方，並降低局部沉積速率，從而增加沉積均勻性。抑制劑的實例包含（但不限於）聚醚（polyethers）、例如聚乙二醇（polyethylene glycol）以及其他聚合物諸如聚氧化丙烯（polypropylene oxide）。加速劑為有機分子，其往往會對抗抑制劑的抑制作用且在基底凹槽內提供加速沉積。加速劑的實例包含（但不限於）有機硫化物化合物，諸如雙（磺丙基鈉）-二硫化物（bis(sodium sulfopropyl)-disulfide）、3-氫硫基-1-丙烷磺酸鈉鹽（3-mercapto-1-propane sulfonic acid sodium salt）、N-二甲基-二硫代胺基甲醯丙基磺酸鈉鹽（N-dimethyl-dithiocarbamyl propylsulfonic acid sodium salt）以及3-S-異硫脲丙基磺酸鹽（3-S-isothiuronium propyl sulfonate）。平衡劑通常具有帶氮官能基的成分，在一些例子中以相對較低濃度添加至電鍍液230中。平衡包括強電流抑制物質擴散或遷移至接觸開口的邊角或邊緣，否則上述物質會因為電場及溶液質量轉移（solution mass transfer）效應的關係而以高於所欲之速率對接觸開口進行電鍍。平衡劑的實例包含（但不限於）聚醚表面活性劑（polyether surfactants）、聚乙二醇表面活性劑（polyethylene glycol surfactants）、聚丙烯酸（polyacrylic acids）、多胺（polyamines）、聚丙烯醯胺（polyacrylamides）、吩嗪偶氮染料（phenazine azo-dyes）、烷氧基化胺表面活性劑（alkoxylated amine surfactants）以及聚合物吡啶衍生物（polymer pyridine derivatives）。
然而，在ECP製程期間，這些有機添加劑與陽極反應。此反應導致有機添加劑分解，其使得有機添加劑無效。因而，歸因於電鍍製程中的消耗，電鍍液中的有機添加劑的濃度降低。陽極201與基底202之間的電鍍電流流動隨時間推移逐漸地減小。一旦電鍍電流降低至低於臨界電鍍電流值的值，由於接觸開口的邊角處的銅電鍍速率的增加而開始在具有最高線路末端密度的接觸開口中的電鍍銅中產生懸突物及所得孔隙。為了幫助在基底202上形成無孔隙電鍍的金屬填充物，在ECP製程持續進行時使用監測裝置140來原位量測流經基底202的電鍍電流以判定懸突物何時開始出現在具有最高線路末端密度的接觸開口的邊角處，並且在孔隙形成之前調整電鍍液中的有機添加劑的含量。舉例而言，在一些實施例中，有機添加劑的含量經調整以確保電鍍銅中的碳與銅的原子比大於1%。
監測裝置140設置在ECP單元132的外側。在一些實施例中，監測裝置140為電流計。監測裝置140包含適於部分浸入電鍍液230中的探針242。探針242與電鍍液230接觸以原位量測流經陽極201與基底之間的電鍍液的電流。在一些實施例中，探針242由待電鍍於基底202上的金屬或待電鍍於貴金屬上方的金屬製成。貴金屬的實例包含（但不限於）白金、金、鈀、銥及釕。在待電鍍至基底202上的金屬為銅的情況下，探針242為由銅或經銅電鍍的貴金屬製成的導線。應注意，儘管圖2示出探針242放置於電鍍槽222中，但也可將探針242放置於溢流槽224中。
ECP單元132及監測裝置140與控制系統170連接。控制系統170被配置成將控制訊號輸出至電力供應器250或ECP單元132中的其他可控制元件，以調整電場的局部強度，從而對電鍍製程執行控制。控制系統170亦被配置成自監測裝置140接收資訊。在一些實施例中，控制系統170自監測裝置140接收與電鍍電流有關的資訊。基於自監測裝置140接收的電鍍電流，控制系統170被配置成將原位量測的電鍍電流與臨界電鍍電流比較，在所述臨界電鍍電流以下，孔隙形成於具有給定金屬化層的最高線路末端密度的電鍍金屬線中。在一些實施例中，控制系統170被配置成在電鍍電流的值減小至低於臨界電鍍電流值的值時調整電鍍液230的組成，亦即電鍍液230中的諸如抑制劑、加速劑以及平衡劑的有機添加劑的濃度。
圖3為根據一些實施例的使用ECP系統100的方法300的流程圖。在一些實施例中，在方法300之前、期間及/或之後執行額外操作，或替換及/或消除所描述的一些操作。所屬領域中具通常知識者將理解，儘管藉由以特定次序執行的操作來論述一些實施例，但這些操作可以另一邏輯次序來執行。
參照圖3，方法300包含操作302，在所述操作中接收積體電路的佈局資料（layout data）。作為非限制性實例，佈局資料以GDSII格式提供，但可使用積體電路的其他格式的圖形設計資料。佈局資料包含積體電路中的金屬化層的佈局資料。
在方法300（圖3）的操作304中，基於佈局資料，計算給定金屬化層中的金屬線的線路末端密度。舉例而言，若待評估的金屬化層為最接近基底的第一金屬化層，則提取對應於第一金屬化層的金屬線的佈局資料。為了計算線路末端密度，將整個基底區域劃分為多個單位格線（unit grid）且計算給定金屬化層的各單位格線中的金屬線的線路末端密度。對於基底上方的各單位格線，按金屬線表面區域與單位格線區域之間的比例計算線路末端密度（line-end density；LeD）。
在方法300（圖3）的操作306中，識別給定金屬化層的具有最高線路末端密度的單位格線區域中的金屬線。
在方法300（圖3）的操作308中，判定ECP製程中的臨界電鍍電流值，在所述臨界電鍍電流值以下，孔隙形成於給定金屬化層的具有最高線路末端密度的金屬線中。在一些實施例中，使用憑經驗獲得的線性模型（圖4）判定與線路末端密度相對應的臨界電鍍電流。在判定對應於不同線路末端密度的臨界電鍍電流時，選擇若干具有已知的線路末端密度值的接觸開口。針對所選擇的線路末端密度中的每一者，施加不同電流以致使接觸開口中的金屬的沉積。在沉積之後，藉由晶圓檢測系統檢測所得金屬線以檢測金屬線中的缺陷（諸如孔隙）。在一些實施例中，使用掃描電子顯微鏡（scanning electron microscope；SEM）、穿透式電子顯微鏡（transmission electron microscopy；TEM）或電子反向散射繞射（electron backscatter diffraction）成像金屬線以檢測金屬線中的孔隙。對於給定線路末端密度，在其之下開始出現孔隙的電鍍電流設定為給定線路末端密度的臨界電鍍。據此建立臨界電鍍電流與線路末端密度之間的相關性。
圖4為根據本公開的一些實施例示出ECP單元（例如圖2的ECP單元132）中的臨界電鍍電流（A）與晶圓上的給定金屬化層的線路末端密度（LeD）之間的關係的曲線圖。如圖4中所示，臨界電鍍電流與線路末端密度（LeD）成正比例增大。
在方法300（圖3）的操作310中，在ECP系統，例如ECP系統100（圖1及圖2）中執行ECP製程。將待電鍍基底（例如基底202）固定至基底固持器（例如基底固持器203），並使基底202的電鍍表面與例如電鍍液230的電鍍液接觸。在與電鍍液接觸時，將電偏壓施加至沉積在基底202的電鍍表面上的晶種層。晶種層通常包含與待電鍍金屬相同的金屬。電偏壓一般為被配置成藉由陰極電荷偏壓基底表面/金屬晶種層的偏壓，其導致將電鍍液230中的金屬離子自電鍍液230解離並電鍍在陰極帶電的基底表面/金屬晶種層上。
在方法300（圖3）的操作312中，流經陽極201與基底202之間的電鍍液的電鍍電流被原位監測。在一些實施例中，使用監測裝置140監測電鍍電流。
在方法300（圖3）的操作314中，將電鍍電流的值與臨界電鍍電流的值進行比較。若電鍍電流的值高於臨界電鍍電流的值，則ECP製程繼續進行。另一方面，若電鍍電流的值小於臨界電鍍電流的值，則方法300繼續進行至操作316，其中例如由控制系統170來調整電鍍液230中的有機添加劑（例如抑制劑、加速劑以及平衡劑）的濃度，以增加在陽極201與基底202之間流動的電鍍電流，藉此降低對應於具有最高線路末端密度的金屬線的接觸開口的邊角處的金屬沉積速率。因此，可在整個基底202上實現無孔隙金屬填充。因此，本公開的ECP系統100有助於改善積體電路的可靠性且有助於提高製造良率。
圖5為根據一些實施例的用於製造半導體結構600的方法500的流程圖。圖6A至圖6D為根據一些實施例的方法500的各個階段的半導體結構600的剖視圖。下文參照圖6A至圖6D中的半導體結構詳細論述方法500。在一些實施例中，在方法500之前、期間及/或之後執行額外操作或替換及/或消除所描述的一些操作。在一些實施例中，將額外特徵添加至半導體結構600。在一些實施例中，替換或消除下文描述的一些特徵。所屬領域中具通常知識者將理解，儘管藉由以特定次序執行的操作來論述一些實施例，但這些操作可以另一邏輯次序來執行。
參照圖5及圖6A，方法500包含操作502，其中基底602上方的介電層610經蝕刻以形成多個接觸開口612、接觸開口614。圖6A為在蝕刻基底602上方的介電層610以形成多個接觸開口612、接觸開口614之後的半導體結構600的剖視圖。
首先，提供基底602。在一些實施例中，基底602為包含矽的塊狀半導體基底。替代地或另外，在一些實施例中，塊狀半導體基底包含例如鍺的另一元素半導體，包含砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦的化合物半導體，包含SiGe、GaAsP、AlinAs、AlGaAs、GaInAs、GaInP及/或GaInAsP的合金半導體，或其組合。在一些實施例中，基底602包含磊晶層。舉例而言，基底602具有上覆於塊狀半導體基底的磊晶層（epitaxial layer）。此外，在一些實施例中，基底602為絕緣層上半導體（semiconductor on insulator；SOI）基底。舉例而言，基底602包含埋入式氧化物（buried oxide；BOX）層，所述埋入式氧化物層藉由諸如氧離子植入矽晶隔離法（separation by implanted oxygen；SIMOX）的製程或諸如晶圓接合及研磨的其他合適的技術形成。
在一些實施例中，基底602更包含主動裝置，諸如p型場效電晶體（p-type field effect transistors；PFET）、n型場效電晶體（n-type field effect transistors；NFET）、金屬氧化物半導體（metal-oxide semiconductor；MOS）電晶體、互補金屬氧化物半導體（complementary metal-oxide semiconductor；CMOS）電晶體、雙極電晶體、高壓電晶體及/或高頻電晶體。在一些實施例中，電晶體為平面電晶體（planar transistor）或三維鰭式電晶體（three-dimensional fin-type transistor）。在一些實施例中，基底602更包含被動裝置，諸如電阻器、電容器及/或電感器。基底602更包含諸如淺槽隔離（shallow trench isolation；STI）結構的隔離結構以使各種主動裝置及/或被動裝置彼此分離。為方便起見，在圖6A中未示出任何此類電路元件。
介電層610沉積於基底602上方。在一些實施例及例如在圖6A中，介電層610直接沉積在基底602上方且與基底602接觸。在一些實施例中，其中含有接觸/內連線結構的一個或多個介電層安置在介電層610與基底602之間。
在一些實施例中，介電層610包含氧化矽。在一些實施例中，介電層610包含具有小於4的介電常數（k）的低k介電材料。在一些實施例中，低k介電材料具有約1.2至約3.5的介電常數。在一些實施例中，介電層610包含正矽酸四乙酯（tetraethylorthosilicate；TEOS）氧化物、未摻雜的矽玻璃或經摻雜的氧化矽，諸如硼磷矽玻璃（borophosphosilicate glass；BPSG）、氟矽玻璃（fluorosilica glass；FSG）、磷矽酸鹽玻璃（phosphosilicate glass；PSG）、經硼摻雜的矽玻璃（boron doped silicon glass；BSG）及/或其他合適的介電材料。在一些實施例中，介電層610藉由化學氣相沉積（chemical vapor deposition；CVD）、電漿增強式化學氣相沉積（plasma enhanced chemical vapor deposition；PECVD）、物理氣相沉積（physical vapor deposition；PVD）或旋塗來沉積。在一些實施例中，藉由平坦化製程將介電層610平坦化或以其他方式凹陷以得到平坦的頂部表面。在一些實施例中，使用CMP製程將介電層610的頂部表面平坦化。
隨後，蝕刻介電層610以在其中形成多個接觸開口612、接觸開口614。在一些實施例中，接觸開口612、接觸開口614為溝槽或溝槽與通孔的組合。多個第一接觸開口612在基底602的第一區域602A中形成且多個第二接觸開口614在基底602的第二區域602B中形成。歸因於電路元件在基底602中的封裝密度的不同，例如由於在第一區域602A中需要較多數目的電性連接，基底602的第一區域602A中的第一接觸開口612形成為具有較高密度與較高線路末端密度，而例如由於在第二區域602B中需要較少數目的電性連接，第二區域602B中的第二接觸開口614形成為具有較低密度與較低線路末端密度。
用微影及蝕刻製程蝕刻介電層610。在一些實施例中，微影製程包含在介電層610上方塗覆光阻層（未示出），將光阻層曝光於圖案，執行曝光後烘烤，以及顯影光阻層以形成圖案化光阻層（未示出）。圖案化光阻層暴露出介電層610的待形成的接觸開口612、接觸開口614的部分。接著，蝕刻由圖案化光阻層暴露的介電層610的部分，以形成接觸開口612、接觸開口614。在一些實施例中，使用例如反應性離子蝕刻（reactive ion etch；RIE）或電漿蝕刻（plasma etch）的乾式蝕刻來蝕刻介電層610。在一些實施例中，使用濕式蝕刻來蝕刻介電層610。在介電層610中形成接觸開口612、接觸開口614之後，例如藉由濕式剝離（wet stripping）或電漿灰化（plasma ashing）來移除圖案化光阻層。做為另一種選擇，在一些實施例中，使用硬式光罩以使得接觸開口圖案藉由第一蝕刻自經圖案化的光阻層轉移至硬式罩幕，接著藉由第二蝕刻轉移至介電層610。
參照圖5及圖6B，方法500繼續進行至操作504，其中障壁層620沿接觸開口612、接觸開口614的側壁及底部且在介電層610的頂部表面上方沉積，隨後在障壁層620上方沉積晶種層630。圖6B為在沿接觸開口612、接觸開口614的側壁及底部且在介電層610的頂部表面上方沉積障壁層620且在障壁層620上方沉積晶種層630之後圖6A的半導體結構的剖視圖。
障壁層620沉積在接觸開口612、接觸開口614以及介電層610的暴露表面上方。障壁層620適於防止填充在接觸開口612、接觸開口614中的金屬擴散至介電層610。障壁層620亦用以改善對介電層610的金屬的黏著性。在一些實施例中，障壁層620包含難熔金屬，諸如鈦（Ti）、鉭（Ta）或釕（Ru）；金屬氮化物，諸如氮化鈦（TiN）或氮化鉭（TiN）或兩者的雙層，諸如Ti/TiN或Ta/TaN。在一些實施例中，利用諸如CVD、PECVD、PVD或原子層沉積（atomic layer deposition；ALD）的共形沉積製程來沉積障壁層620。
接著，晶種層630沉積在障壁層620上方。在一些實施例中，晶種層630包含用於金屬化填充的相同金屬，以有助於將填充金屬沉積及接合至障壁層上。在一些實施例中，晶種層630包含用於銅金屬化的銅。在一些實施例中，使用諸如PVD或ALD的共形沉積製程來沉積晶種層630。
參照圖5及圖6C，方法500繼續進行至操作506，其中執行ECP製程以形成金屬層640，從而填充接觸開口612、接觸開口614。圖6C為在執行ECP製程以形成金屬層640從而填充接觸開口612、接觸開口614之後圖6B的半導體結構600的剖視圖。
在一些實施例中，採用ECP系統100（圖1及圖2）用以電鍍基底602以形成金屬層640。在ECP製程期間，藉由監測裝置140（圖1及圖2）監測在陽極201與浸入於電鍍液中的基底202之間流動的電鍍電流，並且調整電鍍液230中有機添加劑的濃度以確保ECP製程在第一接觸開口612及第二接觸開口614兩者內形成實質上無孔隙的金屬層640。在一些實施例中，金屬層640包含銅。在金屬層640及晶種層630由同一金屬構成的情況下，金屬層640與晶種層630之間的邊界為不可辨別的。應理解，儘管在描述各種實施例時以銅作為實例參考，但本文描述的電鍍製程能夠與其他金屬一起使用，所述其他金屬包含（但不限於）金（Au）、銀（Ag）、鎳（Ni）、鐵（Fe）、鈀（Pd）以及其合金電鍍。
參照圖5及圖6D，方法500繼續進行至操作508，其中內連線結構650形成於接觸開口612、接觸開口614內。圖6D為在接觸開口612、接觸開口614內形成內連線結構650之後的圖6C的半導體結構600的剖視圖。
內連線結構650中的每一者包含內襯對應於接觸開口612、接觸開口614的側壁及底部的障壁層部分620P、障壁層部分620P上方的晶種層部分630P以及晶種層部分630P上方的金屬層部分640P。內連線結構650藉由移除位在介電層610的頂部表面上方的金屬層640、晶種層630以及障壁層620的部分而形成。在一些實施例中，執行例如CMP的平坦化製程以自介電層610的頂部表面移除金屬層640、晶種層630以及障壁層620的部分。在平坦化之後，接觸開口612、接觸開口614內的障壁層620的剩餘部分構成障壁層部分620P，接觸開口612、接觸開口614內的晶種層630的剩餘部分構成晶種層部分630P，並且接觸開口612、接觸開口614內的金屬層640的剩餘部分構成金屬層部分640P。障壁層部分620P、晶種層部分630P以及金屬層部分640P具有與介電層610的頂部表面共面的頂部表面。
圖7為根據一些實施例的用於控制ECP系統100的操作的控制系統170的方塊圖。根據一些實施例，控制系統170生成用於控制ECP系統100的一個或多個元件的操作的輸出控制訊號。根據一些實施例，控制系統170自ECP系統100的一個或多個元件接收輸入訊號。控制系統170亦將在陽極201與浸入於具有臨界電鍍電流的值的電鍍液230中的基底202之間流動的電鍍電流的值進行比較，在所述臨界電鍍電流以下，孔隙形成於給定金屬化層的具有最高線路末端密度的金屬線中，並且在電鍍電流的值低於臨界電鍍電流的值時調整電鍍液230的組成。在一些實施例中，控制系統170位在鄰近於ECP系統100。在一些實施例中，控制系統170遠離ECP系統100。
控制系統170包含各自經由匯流排710或其他互連通訊機制進行通訊耦接的處理器702、輸入/輸出（input/output；I/O）裝置704、記憶體706以及網路介面708。
處理器702經配置以執行及/或解譯儲存於記憶體706中的一或多組指令712。在一些實施例中，處理器702為中央處理單元（central processing unit；CPU）、多處理器（multi-processor）、分佈式處理系統（distributed processing system）、特殊應用積體電路（application specific integrated circuit；ASIC）及/或合適的處理單元。
I/O介面704耦接至外部電路。在一些實施例中，I/O介面704包含用以將資訊及指令傳達至處理器702的鍵盤、鍵板、滑鼠、軌跡球、軌跡墊及/或游標方向按鍵。
記憶體706（亦稱為電腦可讀媒體）包含通訊耦接至匯流排710以用於儲存資料及/或指令以供處理器702執行的隨機存取記憶體或其他動態儲存裝置。在一些實施例中，記憶體706用於在執行待由處理器702執行的指令期間儲存暫存變數（temporary variable）或其他中間資訊。在一些實施例中，記憶體706亦包含耦接至匯流排710以用於為處理器702儲存靜態資訊及指令的唯讀記憶體或其他靜態儲存裝置。在一些實施例中，記憶體706為電子、磁性、光學、電磁、紅外光及/或半導體系統（設備或裝置）。舉例而言，記憶體706包含半導體或固態記憶體、磁帶、可移式電腦磁片、隨機存取記憶體（random access memory；RAM）、唯讀記憶體（read-only memory；ROM）、硬磁碟及/或光碟。在使用光碟的一些實施例中，記憶體706包含光碟唯讀記憶體（compact disk-read only memory；CD-ROM）、光碟讀取/寫入（compact disk-read/write；CD-R/W）及/或數位視訊光碟（digital video disc；DVD）。
記憶體706經編碼（即儲存）電腦程式碼，亦即一組可執行指令712，所述可執行指令712用於控制ECP系統100的一個或多個元件且使控制系統170執行ECP製程。在一些實施例中，記憶體706亦儲存執行ECP製程所需的資訊以及在執行ECP製程期間生成的資訊。在一些實施例中，記憶體706儲存對應於可自如圖4所示的線性模型外插的金屬線的線路末端密度的臨界電鍍電流，以及在執行ECP製程期間經原位量測的電鍍電流。
網路介面708包含用於連接至網路709的機構，所述網路709與一個或多個其他電腦系統連接。在一些實施例中，網路介面708包含有線及/或無線連接機構。網路介面708包含無線網路介面，諸如藍芽、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如乙太網路（ETHERNET）、USB或IEEE-1394。在一些實施例中，控制系統170經由網路介面708與ECP系統100的一個或多個元件耦接。在一些實施例中，控制系統170直接與ECP系統100的一個或多個元件耦接，例如不經由網路介面708與耦接至匯流排710的組件耦接。
本說明書的一個態樣是關於一種用於執行電化學電鍍（ECP）製程的方法。所述方法包含將基底的表面與包括待沉積金屬離子的電鍍液接觸。方法更包含電鍍基底的表面上的金屬。方法更包含當所述ECP製程繼續進行時，原位監測流經陽極與浸沒於電鍍液中的基底之間的電鍍液的電鍍電流。方法更包含回應於電鍍電流低於臨界電鍍電流而調整電鍍液的組成，在所述臨界電鍍電流以下，孔隙形成於在基底上方的金屬化層的多個導電線當中具有最高線路末端密度的導電線的子集中。在一些實施例中，調整電鍍液的組成包含調整電鍍液中的至少一種有機添加劑的含量。在一些實施例中，調整電鍍液的組成包含調整電鍍液中的至少一種抑制劑或至少一種加速劑的含量。在一些實施例中，方法更包含接收要在基底上製造的積體電路的佈局資料。在一些實施例中，方法更包含基於佈局資料計算基底中的多個單位格線區域中的多個導電線的線路末端密度。在一些實施例中，方法更包含在多個單位格線區域的單位格線區域中識別具有最高線路末端密度的導電線的子集。在一些實施例中，方法更包含使用將臨界電鍍電流於對應線路末端密度相關的線性模型判定臨界電鍍電流。
本說明書的另一態樣是關於一種形成半導體結構的方法。方法包含在基底上方的介電層中形成多個接觸開口。多個接觸開口包含在基底的第一區域中的多個第一接觸開口以及在基底的第二區域中的多個第二接觸開口。多個第一接觸開口在多個接觸開口中具有最高線路末端密度。方法更包含沿多個接觸開口的側壁及底部以及在介電層上方沉積障壁層。方法更包含在障壁層上方沉積晶種層。方法更包含執行電化學電鍍（ECP）製程以藉由導電層填充多個接觸開口。執行ECP製程包含：在ECP製程繼續進行時，原位監測流經陽極與浸入於電鍍液的基底之間的電鍍液的電鍍電流；以及回應於電鍍電流低於臨界電鍍電流而調整電鍍液的組成，這使得孔隙形成於多個第一接觸開口中。在一些實施例中，在介電層中形成多個接觸開口包含使用非等向性蝕刻（anisotropic etch）來蝕刻介電層。在一些實施例中，方法更包含自介電層的頂部表面移除導電層、晶種層以及障壁層的部分。在一些實施例中，執行ECP製程更包含在基底與定位在電鍍液中的陽極之間施加偏壓。在一些實施例中，執行ECP製程更包含在ECP製程繼續進行時將經原位量測的電鍍電流與臨界電鍍電流進行比較。在一些實施例中，沉積障壁層包括沉積鈦（Ti）、鉭（Ta）或釕（Ru）、氮化鈦（TiN）、氮化鉭（TiN）、Ti/TiN或Ta/TaN。在一些實施例中，沉積晶種層包括沉積銅。
本說明書的又一態樣是關於一種電化學電鍍（ECP）系統。ECP系統包含：ECP單元，包括用於ECP製程的電鍍液；監測裝置，被配置以在ECP製程繼續時原位量測流經陽極與待電鍍基底之間的電鍍液的電鍍電流；電鍍液供應系統，與ECP單元流體連通且被配置成將電鍍液供應至ECP單元；以及控制系統，可操作地耦接至ECP單元、監測裝置以及電鍍液供應系統。控制系統被配置成將電鍍電流於臨界電鍍電流進行比較，以及回應於電鍍電流低於臨界電鍍電流而調整電鍍液的組成。在一些實施例中，監測裝置包含適於部分地浸入於電鍍液中的探針。在一些實施例中，電鍍液包含金屬鹽及有機添加劑。控制系統被配置成調整電鍍液中的有機添加劑中的至少一種的含量。在一些實施例中，ECP系統更包含一個或多個旋轉沖洗乾燥單元及一個或多個基底斜面清潔單元。在一些實施例中，ECP系統更包含工廠介面，所述工廠介面包含多個基底裝載站。在一些實施例中，ECP系統更包含退火室。
前文概述若干具體實例的特徵，使得所屬領域中具通常知識者可更佳地理解本揭露的態樣。所屬領域中具通常知識者應瞭解，其可易於使用本揭露作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。所屬領域中具通常知識者亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且所屬領域中具通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中進行作出改變、替代以及更改。
100:ECP系統 110:工廠介面 112:基底裝載站 113:晶圓盒 114:工廠介面機器人 118:鏈接通道 120:處理主機 122:主機機器人 124:機械手臂 130:處理單元 132:ECP單元 134:旋轉沖洗乾燥單元 136:基底斜面清潔單元 140:監測裝置 150:退火室 152:冷卻板 154:加熱板 156:基底轉移機器人 160:電鍍液供應系統 170:控制系統 201:陽極 202、602:基底 203:基底固持器 205:旋轉主軸 222:電鍍槽 224:溢流槽 230:電鍍液 242:探針 250:電力供應器 300、400、500:方法 302、304、306、308、310、312、314、316、502、504、506、508:操作 600:半導體結構 602A:第一區域 602B:第二區域 610:介電層 612、614:接觸開口 620:障壁層 620P:障壁層部分 630:晶種層 630P:晶種層部分 640:金屬層 640P:金屬層部分 650:內連線結構 702:處理器 704:輸入/輸出裝置 706:記憶體 708:網路介面 709:網路 710:匯流排 712:指令
結合附圖閱讀以下詳細描述會最佳地理解本揭露的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，出於論述清晰起見，可任意地增大或縮減各種特徵的尺寸。 圖1為根據一些實施例的電化學電鍍（electrochemical plating；ECP）系統的平面圖。 圖2為根據一些實施例的ECP系統中的ECP單元及監測裝置的示意圖。 圖3為根據一些實施例的使用ECP系統的方法的流程圖。 圖4為示出臨界電鍍電流與線路末端密度之間的關係的曲線圖。 圖5為根據一些實施例的用於製造半導體結構的方法的流程圖。 圖6A至圖6D為在製造製程的各個階段期間的半導體結構的剖視圖。 圖7為根據一些實施例的用於控制ECP系統的操作的控制系統圖。
300:方法
302、304、306、308、310、312、314、316:操作

Claims (20)

  1. 一種用於執行電化學電鍍製程的方法，包括： 將基底的表面與包括待沉積金屬離子的電鍍液接觸； 在所述基底的所述表面上電鍍所述金屬； 當所述電化學電鍍製程繼續進行時，原位監測流經陽極與浸入所述電鍍液中的所述基底之間的所述電鍍液的電鍍電流；以及 回應於所述電鍍電流低於臨界電鍍電流，調整所述電鍍液的組成，所述電鍍電流在所述臨界電鍍電流以下，孔隙形成於在所述基底上方的金屬化層的多個導電線中具有最高線路末端密度的導電線子集中。
  2. 如申請專利範圍第1項所述的用於執行電化學電鍍製程的方法，其中調整所述電鍍液的所述組成包括調整所述電鍍液中的至少一種有機添加劑的含量。
  3. 如申請專利範圍第2項所述的用於執行電化學電鍍製程的方法，其中調整所述電鍍液的所述組成包括調整所述電鍍液中的至少一種抑制劑或至少一種加速劑的含量。
  4. 如申請專利範圍第1項所述的用於執行電化學電鍍製程的方法，更包括接收要在所述基底上製造的積體電路的佈局資料。
  5. 如申請專利範圍第4項所述的用於執行電化學電鍍製程的方法，更包括基於所述佈局資料計算所述基底中的多個單位格線區域中的所述多個導電線的線路末端密度。
  6. 如申請專利範圍第5項所述的用於執行電化學電鍍製程的方法，更包括在所述多個單位格線區域的單位格線區域中識別具有所述最高線路末端密度的所述導電線子集。
  7. 如申請專利範圍第6項所述的用於執行電化學電鍍製程的方法，更包括使用線性模型判定所述臨界電鍍電流，所述線性模型將多個不同的臨界電鍍電流與相應的線路末端密度相關聯。
  8. 一種形成半導體結構的方法，包括： 在基底上方的介電層中形成多個接觸開口，所述接觸開口包括在所述基底的第一區域中的多個第一接觸開口以及在所述基底的第二區域中的多個第二接觸開口，所述第一接觸開口在所述接觸開口中具有最高線路末端密度； 沿所述接觸開口的側壁及底部及在所述介電層上方沉積障壁層； 在所述障壁層上方沉積晶種層；以及 執行電化學電鍍製程以利用導電層填充所述接觸開口，其中執行所述電化學電鍍製程包括： 當所述電化學電鍍製程繼續進行時，原位監測流經陽極與浸入所述電鍍液中的所述基底之間的所述電鍍液的電鍍電流；及 回應於所述電鍍電流低於臨界電鍍電流會使孔隙形成於所述多個第一接觸開口中而調整所述電鍍液的組成。
  9. 如申請專利範圍第8項所述的形成半導體結構的方法，其中在所述介電層中形成所述多個接觸開口包括使用非等向性蝕刻來蝕刻所述介電層。
  10. 如申請專利範圍第8項所述的形成半導體結構的方法，更包括自所述介電層的頂部表面移除所述導電層、所述晶種層以及所述障壁層的部分。
  11. 如申請專利範圍第8項所述的形成半導體結構的方法，其中執行所述電化學電鍍製程更包括在所述陽極與所述基底之間施加偏壓。
  12. 如申請專利範圍第8項所述的形成半導體結構的方法，其中執行所述電化學電鍍製程更包括將經原位量測的所述電鍍電流與所述臨界電鍍電流進行比較。
  13. 如申請專利範圍第8項所述的形成半導體結構的方法，其中沉積所述障壁層包括沉積鈦、鉭或釕、氮化鈦、氮化鉭、鈦/氮化鈦或鉭/氮化鉭。
  14. 如申請專利範圍第8項所述的形成半導體結構的方法，其中沉積所述晶種層包括沉積銅。
  15. 一種電化學電鍍系統，包括： 電化學電鍍單元，包括用於電化學電鍍製程的電鍍液； 監測裝置，配置成在所述電化學電鍍製程繼續進行時，原位量測流經陽極與待電鍍基底之間的所述電鍍液的電鍍電流； 電鍍液供應系統，與所述電化學電鍍單元流體連通且被配置成將所述電鍍液供應至所述電化學電鍍單元；以及 控制系統，可操作地耦接至所述電化學電鍍單元、所述監測裝置以及所述電鍍液供應系統，所述控制系統被配置成比較所述電鍍電流與臨界電鍍電流以及回應於所述電鍍電流低於所述臨界電鍍電流而調整所述電鍍液的組成。
  16. 如申請專利範圍第15項所述的電化學電鍍系統，其中所述監測裝置包括探針，所述探針適於部分地浸入所述電鍍液中。
  17. 如申請專利範圍第15項所述的電化學電鍍系統，其中所述電鍍液包括金屬鹽及有機添加劑，其中所述控制系統配置成調整所述電鍍液中的所述有機添加劑中的至少一種的含量。
  18. 如申請專利範圍第15項所述的電化學電鍍系統，更包括一個或多個旋轉沖洗乾燥單元及一個或多個基底斜面清潔單元。
  19. 如申請專利範圍第15項所述的電化學電鍍系統，更包括工廠介面，所述工廠介面包括多個基底裝載站。
  20. 如申請專利範圍第15項所述的電化學電鍍系統，更包括退火室。
TW108143977A 2018-11-30 2019-12-02 電化學電鍍的系統及製程方法與半導體結構製法 TWI730521B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862774100P 2018-11-30 2018-11-30
US62/774,100 2018-11-30
US16/698,528 US11015260B2 (en) 2018-11-30 2019-11-27 Method for controlling electrochemical deposition to avoid defects in interconnect structures
US16/698,528 2019-11-27

Publications (2)

Publication Number Publication Date
TW202037765A true TW202037765A (zh) 2020-10-16
TWI730521B TWI730521B (zh) 2021-06-11

Family

ID=70848773

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108142497A TWI711724B (zh) 2018-11-30 2019-11-22 電化學鍍覆系統、執行電化學鍍覆製程的方法以及形成半導體結構的方法
TW108143977A TWI730521B (zh) 2018-11-30 2019-12-02 電化學電鍍的系統及製程方法與半導體結構製法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108142497A TWI711724B (zh) 2018-11-30 2019-11-22 電化學鍍覆系統、執行電化學鍍覆製程的方法以及形成半導體結構的方法

Country Status (4)

Country Link
US (2) US11015260B2 (zh)
KR (2) KR102275458B1 (zh)
CN (2) CN111254478B (zh)
TW (2) TWI711724B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI807907B (zh) * 2022-07-07 2023-07-01 國立雲林科技大學 電鍍銅析鍍於鋁摻雜氧化鋅電極的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112481662A (zh) * 2021-01-12 2021-03-12 广州妗枫科技有限公司 一种维持电镀液离子浓度的镀铬设备

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613214B2 (en) * 1998-11-30 2003-09-02 Applied Materials, Inc. Electric contact element for electrochemical deposition system and method
JP2001089896A (ja) 1999-09-20 2001-04-03 Hitachi Ltd めっき方法，めっき液，半導体装置及びその製造方法
US8475636B2 (en) * 2008-11-07 2013-07-02 Novellus Systems, Inc. Method and apparatus for electroplating
EP1470268A2 (en) * 2000-10-03 2004-10-27 Applied Materials, Inc. Method and associated apparatus for tilting a substrate upon entry for metal deposition
US6973712B2 (en) * 2002-03-07 2005-12-13 Headway Technologies, Inc. Lead plating method for GMR head manufacture
TWI267134B (en) 2002-04-12 2006-11-21 Acm Res Inc Electropolishing and electroplating methods
US6638409B1 (en) * 2002-05-21 2003-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stable plating performance in copper electrochemical plating
US6808611B2 (en) * 2002-06-27 2004-10-26 Applied Materials, Inc. Methods in electroanalytical techniques to analyze organic components in plating baths
US6890413B2 (en) * 2002-12-11 2005-05-10 International Business Machines Corporation Method and apparatus for controlling local current to achieve uniform plating thickness
JP2004263218A (ja) 2003-02-28 2004-09-24 Toppan Printing Co Ltd パターンめっき方法
US20060283716A1 (en) 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
US20070125657A1 (en) * 2003-07-08 2007-06-07 Zhi-Wen Sun Method of direct plating of copper on a substrate structure
US20050274621A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Method of barrier layer surface treatment to enable direct copper plating on barrier metal
CN1965110A (zh) * 2004-06-10 2007-05-16 应用材料公司 能够在阻挡金属上直接镀铜的阻挡层表面处理的方法
WO2006127320A2 (en) 2005-05-25 2006-11-30 Applied Materials, Inc. Electroplating apparatus based on an array of anodes
JP4676350B2 (ja) * 2006-02-14 2011-04-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9822461B2 (en) * 2006-08-16 2017-11-21 Novellus Systems, Inc. Dynamic current distribution control apparatus and method for wafer electroplating
US7837841B2 (en) * 2007-03-15 2010-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatuses for electrochemical deposition, conductive layer, and fabrication methods thereof
CN201258360Y (zh) * 2008-09-23 2009-06-17 江西蓝天学院 一种迫流化学镀装置
US10011917B2 (en) * 2008-11-07 2018-07-03 Lam Research Corporation Control of current density in an electroplating apparatus
US20120261254A1 (en) * 2011-04-15 2012-10-18 Reid Jonathan D Method and apparatus for filling interconnect structures
CN102054759B (zh) * 2009-11-10 2015-10-14 中芯国际集成电路制造(上海)有限公司 铜互连结构的形成方法
US9404194B2 (en) * 2010-12-01 2016-08-02 Novellus Systems, Inc. Electroplating apparatus and process for wafer level packaging
JP5504147B2 (ja) * 2010-12-21 2014-05-28 株式会社荏原製作所 電気めっき方法
US9518332B2 (en) * 2011-03-17 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Electrochemical plating
SG10201605902RA (en) * 2011-12-12 2016-09-29 Novellus Systems Inc Monitoring leveler concentrations in electroplating solutions
KR102020572B1 (ko) * 2012-10-23 2019-09-10 모세 레이크 인더스트리즈, 인코포레이티드 도금욕 계측의 개선
US9476135B2 (en) * 2013-03-12 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Electro chemical plating process
JP5826952B2 (ja) 2014-01-17 2015-12-02 株式会社荏原製作所 めっき方法およびめっき装置
JP6585434B2 (ja) 2014-10-06 2019-10-02 株式会社荏原製作所 めっき方法
US10094038B2 (en) 2015-04-13 2018-10-09 Lam Research Corporation Monitoring electrolytes during electroplating
US9870995B2 (en) * 2015-06-18 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of copper layer structure with self anneal strain improvement
US10861701B2 (en) * 2015-06-29 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10276397B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. CVD metal seed layer
US10329683B2 (en) * 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI807907B (zh) * 2022-07-07 2023-07-01 國立雲林科技大學 電鍍銅析鍍於鋁摻雜氧化鋅電極的方法

Also Published As

Publication number Publication date
CN111254478B (zh) 2021-07-13
KR102265825B1 (ko) 2021-06-17
CN111261585B (zh) 2023-11-10
TW202026467A (zh) 2020-07-16
CN111254478A (zh) 2020-06-09
US11015260B2 (en) 2021-05-25
KR20200066558A (ko) 2020-06-10
US20210238765A1 (en) 2021-08-05
US20200176310A1 (en) 2020-06-04
CN111261585A (zh) 2020-06-09
US11603602B2 (en) 2023-03-14
KR20200066580A (ko) 2020-06-10
KR102275458B1 (ko) 2021-07-13
TWI711724B (zh) 2020-12-01
TWI730521B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
US8691687B2 (en) Superfilled metal contact vias for semiconductor devices
CN113454766B (zh) 低温铜-铜直接接合
CN106245073B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
CN113260739A (zh) 纳米孪晶铜结构的电沉积
US11603602B2 (en) Method for controlling electrochemical deposition to avoid defects in interconnect structures
US20220415710A1 (en) Interconnect structure with selective electroplated via fill
US20130249096A1 (en) Through silicon via filling
US11598016B2 (en) Electrochemical plating system and method of using
US7229916B2 (en) Method of manufacturing a semiconductor device
US7125803B2 (en) Reverse tone mask method for post-CMP elimination of copper overburden
JP2004363422A (ja) めっき方法
DE102019132610B4 (de) Verfahren zum durchführen eines ecp-prozesses, verfahren zum herstellen einer halbleiterstruktur und ecp-anlage
US20240282628A1 (en) Semiconductor package redistribution structure and fabrication method thereof
KR100731082B1 (ko) 반도체 소자 제조 방법