CN111254478A - 电化学镀系统和工艺执行方法、形成半导体结构的方法 - Google Patents

电化学镀系统和工艺执行方法、形成半导体结构的方法 Download PDF

Info

Publication number
CN111254478A
CN111254478A CN201911207478.0A CN201911207478A CN111254478A CN 111254478 A CN111254478 A CN 111254478A CN 201911207478 A CN201911207478 A CN 201911207478A CN 111254478 A CN111254478 A CN 111254478A
Authority
CN
China
Prior art keywords
plating solution
plating
ecp
substrate
electrochemical plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911207478.0A
Other languages
English (en)
Other versions
CN111254478B (zh
Inventor
粘耀仁
张简旭珂
王廷君
李盈儒
彭郁仁
梁耀祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/677,563 external-priority patent/US11230784B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111254478A publication Critical patent/CN111254478A/zh
Application granted granted Critical
Publication of CN111254478B publication Critical patent/CN111254478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/08—Rinsing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C25D21/14—Controlled addition of electrolyte components
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/16—Regeneration of process solutions
    • C25D21/18—Regeneration of process solutions of electrolytes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

提供了电化学镀(ECP)系统。该ECP系统包括：ECP单元，该ECP单元包括用于ECP工艺的镀液；传感器，配置为随着ECP工艺的进行而原位测量镀液中的镀金属与电解质之间的界面电阻；镀液供应系统，与ECP单元流体连通，并且配置为向ECP单元供应镀液；以及控制系统，可操作地耦合到ECP单元、传感器和镀液供应系统。控制系统配置为将界面电阻与阈值电阻进行比较，并且响应于界面电阻低于阈值电阻而调节镀液的组分。本发明的实施例还涉及执行电化学镀工艺的方法、形成半导体结构的方法。

Description

电化学镀系统和工艺执行方法、形成半导体结构的方法
技术领域
本发明的实施例涉及电化学镀系统和工艺执行方法、形成半导体结构的方法。
背景技术
集成电路包括许多器件，诸如晶体管、电容器、电阻器和二极管。最初相互隔离的这些器件通过布线互连在一起，以形成功能电路。这样的布线通过包括金属线和多个通孔的多个金属化层来完成，金属线提供横向电连接，通孔在两个相邻的堆叠的金属化层之间提供垂直电连接。金属线和通孔通常称为互连结构。互连结构越来越多地决定了先进集成电路的性能和密度的极限。
发明内容
本发明的实施例提供了一种电化学镀(ECP)系统，包括：电化学镀单元，所述电化学镀单元包括用于电化学镀工艺的镀液；传感器，配置为随着所述电化学镀工艺的进行而原位测量所述镀液中的镀金属与电解质之间的界面电阻；镀液供应系统，与所述电化学镀单元流体连通，并且配置为向所述电化学镀单元供应所述镀液；以及控制系统，可操作地耦合到所述电化学镀单元、所述传感器和所述镀液供应系统，所述控制系统配置为：将所述界面电阻与阈值电阻进行比较；以及响应于所述界面电阻低于所述阈值电阻而调节所述镀液的组分。
本发明的另一实施例提供了一种用于执行电化学镀(ECP)工艺的方法，包括：使衬底的表面与包含要沉积的金属的离子的镀液接触；将所述金属电镀在所述衬底的表面上；随着所述电化学镀工艺的进行而原位监测所述镀液中的电镀金属与电解质之间的界面电阻；以及响应于所述界面电阻低于阈值电阻而调节所述镀液的组分，所述阈值电阻与所述衬底上方的金属化层的多条导线中具有最高线端密度的导线的子集相关联。
本发明的又一实施例提供了一种形成半导体结构的方法，包括：在衬底上方的介电层中形成多个接触开口，所述多个接触开口包括位于所述衬底的第一区域中的多个第一接触开口和位于所述衬底的第二区域中的多个第二接触开口，所述多个第一接触开口在所述多个接触开口中具有最高线端密度；沿着所述多个接触开口的侧壁和底部以及在所述介电层上方形成阻挡层；在所述阻挡层上方形成晶种层；以及执行电化学镀(ECP)工艺以用导电层填充所述多个接触开口，其中，执行所述电化学镀工艺包括：随着所述电化学镀工艺的进行，原位监测镀液中的电镀金属和电解质的界面电阻；以及响应于所述界面电阻低于与所述最高线端密度相关联的阈值电阻而调节所述镀液的组分。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例的电化学镀(ECP)系统的平面图。
图2是根据一些实施例的ECP系统中的ECP单元和传感器的示意图。
图3是根据一些实施例的使用ECP系统的方法的流程图。
图4是根据一些实施例的用于制造半导体结构的方法的流程图。
图5A至图5D是在制造工艺的各个阶段期间的半导体结构的截面图。
图6是根据一些实施例的用于控制ECP系统的操作的控制系统的图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明在各个示例中可以重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
铜和铜合金已广泛用于填充半导体衬底上的亚微米、高纵横比的部件。与诸如铝的其他金属相比，铜和铜合金具有较低的电阻率和较高的电迁移电阻。这些特性对于实现更高的电流密度和增大的器件速度至关重要。在制造包括铜的互连结构时，执行镶嵌技术(即，单镶嵌或双镶嵌)，其中首先在半导体衬底上方沉积介电层。然后图案化介电层以在其中形成接触开口，诸如沟槽和/或通孔。接下来，在介电层上方放置阻挡层，以防止随后施加的铜扩散到介电层中，随后进行晶种层的物理或化学气相沉积，以为后续的镀工艺提供导电性。随后用铜或铜合金填充接触开口，然后使用例如化学机械抛光(CMP)工艺平面化该铜或铜合金。
在镶嵌工艺中沉积铜是通过电化学镀(ECP)工艺完成的。在电化学镀期间，半导体衬底被电偏置以用作阴极。将具有图案化的介电层的半导体衬底浸入包含铜离子的镀液中。铜离子在晶种层的表面被还原以形成电沉积的铜。ECP工艺将继续进行，直到用铜填充接触开口为止。
除了铜盐形式的无机成分外，镀液包含有机添加剂，诸如抑制剂、促进剂和流平剂，以实现所需的沉积性能。有机添加剂的关键功能之一是确保ECP工艺从底部到顶部的方向填充接触开口，以避免形成会降低器件性能和可靠性的针孔或空隙。当以适当的浓度使用时，这些有机添加剂可通过加速接触开口底部的铜沉积并抑制接触开口的上部拐角上的铜沉积来实现无空隙金属填充。
电路组件没有均匀地分布在半导体衬底上，因此跨越半导体衬底的金属化层中的金属线的密度不同。例如，在具有相对较高的器件密度的一个芯片区域中，由于较高的器件密度需要大量的电连接而存在密集的金属线，而在具有相对较低的器件密度的另一个芯片区域中，由于较低的器件密度需要较少数量的电连接，金属线的密度也较低。较高密度区域中的金属线具有较高的线端密度，而较低密度区域中的金属线具有较低的线端密度。
线端密度会影响ECP工艺期间的金属的间隙填充行为。在镀期间，由于到半导体衬底的总镀电流是固定的，因此较低的线端密度区域中的局部电流密度高于较高的线端密度区域中的局部电流密度。较高的线端密度区域中的相对较低的电流密度导致相对缓慢的自下而上的增长率。当沉积诸如铜的金属时，如果自下而上的生长速度不够快，则趋于在较高的线端密度区域中的接触开口的入口处更容易积聚铜。“积聚”或“悬垂”阻碍了铜沉积的路径，并经常导致在较高的线端密度区域的接触开口中形成空隙。空隙通常会导致金属线的故障，并降低集成电路的可靠性。
当电镀铜中的碳和铜的原子比大于5％时，已经观察到良好的(即，无空隙的)金属填充。然而，ECP操作的结果是有机添加剂随时间降解。随着有机添加剂的降解，镀界面处(即镀液中的镀金属与电解质之间的界面处)的电阻趋于降低，这导致铜镀速率的增加。随着镀表面处的电阻增加到一定值，在接触开口具有最高线端密度的区域中开始出现悬垂。然而，在一些方法中，不能实时捕获接触开口的入口处的电镀铜的悬垂。仅在使用ECP工艺处理了一批半导体晶圆之后，才能发现电镀铜中的空隙。因此产量受到不利影响。
在一些实施例中，提供了一种电化学镀(ECP)系统，该系统能够随着ECP工艺的进行而原位监测镀液中的镀金属与电解质之间的界面电阻。将界面电阻的值与阈值电阻值进行比较，低于该阈值时，在特定金属化层的线端密度最高的金属线中开始出现空隙。一旦观察到界面电阻值低于阈值电阻值，ECP系统就会调节镀液中的有机添加剂的量，以将界面电阻维持在一定范围内，在接触开口内产生无空隙的电镀金属，该接触开口在衬底上具有不同的线端密度。因此，本发明的ECP系统有助于防止在互连结构中形成空隙并且提高集成电路的可靠性。
图1是根据一些实施例的ECP系统100的顶视平面图。
参考图1，ECP系统100包括工厂接口110、处理主机120、退火室150、镀液供应系统160和控制系统170。处理主机120和退火室150与工厂接口110连通。
工厂接口110包括多个衬底装载站112，衬底装载站112配置为与容纳衬底的盒子113连接并且保持容纳衬底的盒子113。工厂接口机械手114位于工厂接口110中，并且配置为访问衬底并将衬底传送到衬底装载站112上的盒子113中和外部。工厂接口机械手114还延伸到将工厂接口110连接至处理主机120的连接隧道118中。工厂接口机械手114的位置允许机械手访问衬底装载站112，以从衬底装载站112上的盒子113之一中取出衬底，然后将衬底传送到处理主机120。另外，工厂接口机械手114可操作以将衬底传送进或送出退火室150。此外，在完成ECP工艺顺序后，操作工厂接口机械手114以将衬底返回到位于衬底装载站112上的盒子113之一，以从ECP系统100中移除。
处理主机120包括主机机械手122和位于处理主机120上的多个处理单元130。主机机械手122包括一个或多个机械手刀片124，机械手刀片124配置为支撑和传送衬底。另外，主机机械手122和机械手刀片124配置为独立地延伸、旋转、枢转和垂直移动，使得主机机械手122能够同时向/从多个处理单元130插入和移除衬底。在一些实施例中，主机机械手122是翻转机械手，其有助于将衬底从主机机械手122的机械手刀片124上的正面朝上的位置传送到需要对衬底进行正面朝下处理的处理单元130的正面朝下的位置。
处理单元130配置为在ECP工艺中使用，例如，作为ECP单元、冲洗单元、衬底斜角清洁单元、旋转冲洗干燥单元、衬底表面清洁单元以及与镀平台结合使用的其他单元。在一些实施例中，处理单元130包括一个或多个ECP单元132、一个或多个旋转冲洗干燥(SRD)单元134以及一个或多个衬底斜面清洁单元136。虽然在图1的所示实施例中，两个处理单元130配置为ECP单元132，将理解的是，ECP单元132的数量不限于此，并且可以设想任何数量的ECP单元132。下面关于图2进一步描述ECP单元132。
每个ECP单元132耦合到传感器140。每个传感器140适于随着ECP工艺的进行而原位测量相应的ECP单元132中的镀液中的镀金属与电解质之间的界面电阻。将原位测量的界面电阻与阈值电阻进行比较，一旦界面电阻的值小于阈值电阻值，则调节镀液(例如，图2中的镀液230)中的有机添加剂的浓度以增大界面电阻，从而降低接触开口的入口处的金属沉积速率。因此，传感器140有助于获得用于跨越衬底的给定金属化层具有不同线端密度的金属线的无空隙电镀金属。下面关于2进一步描述传感器140。
退火室150适于在ECP工艺之后对电镀的金属膜进行退火。退火有助于增加晶粒尺寸，析出杂质并降低所得金属线的电阻。退火还有助于稳定微结构，以确保随后执行的CMP去除速率可再现。在一些实施例中，退火室150是两位置退火室，包括冷却板152和与冷却板152相邻定位的加热板154。衬底传送机械手156位于冷却板152和加热板154之间。衬底传送机械手156配置为在冷却板152和加热板154之间移动衬底。
镀液供应系统160单独地连接到ECP单元132，并且配置为在ECP工艺期间使镀液循环通过ECP单元132。另外，SRD单元134和衬底斜面清洁单元136也与流体输送系统(未示出)连通，该流体输送系统配置为在ECP工艺期间将必要的清洁流体供应到相应的单元134和136。在一些实施例中，流体输送系统还可以用于将镀液供应到ECP单元132。
ECP系统100中的组件与控制系统170通信。控制系统170配置为从用户和/或ECP系统100中的各种传感器两者接收输入和/或预定的处理配方并且根据输入和/或预定的处理配方控制ECP系统100的操作。
图2是根据一些实施例的在例如ECP系统100的ECP系统中的ECP单元132和传感器140的示意图。
参考图2，ECP单元132包括阳极201，安装在可旋转心轴205上的衬底保持器203、耦合至阳极201和衬底保持器203的电源250以及镀槽222。电源250耦合至控制系统170。镀槽222包含镀液230，并且阳极201设置在镀液230内。在一些实施例中，阳极201包括待镀在衬底202上的金属(例如，铜)源。
在电化学镀循环期间，将衬底202安装在衬底保持器203中，然后将衬底保持器203放置在镀槽222中。如箭头212和213所示，通过泵240将镀液230连续地施加到镀槽222。通常，镀液230向上流动到衬底202的中心，然后径向向外并跨越衬底202流动。然后，镀液230从镀槽222流到溢流池224，如由箭头214和216所示。然后将镀液230过滤(未示出)并如箭头218所示返回泵240，完成再循环。诸如DC电源的电源250具有经由衬底保持器203电连接至衬底202的负极输出引线。电源250的正极输出引线电连接至位于镀槽222中的阳极201。在ECP工艺期间，电源250使衬底202偏置以提供相对于阳极201的负电势，生成从阳极201到衬底202的电流。电流在与净正离子通量相同并且与净电子通量相反的方向上流动。这在衬底202上引起电化学反应(例如，Cu2++2e＝Cu)，这导致金属(例如，铜)沉积在衬底202上。在电镀循环期间，例如通过溶解阳极201(例如，Cu＝Cu2++2e)来补充镀液230的离子浓度。
镀液230包括含有要电镀在衬底202上的金属离子的金属盐。在要电镀到衬底202上的金属是铜的情况下，阳极201由铜制成，并且镀液230包括铜盐、酸、水和各种有机和无机添加剂的混合物，这些添加剂改善了沉积的铜的性能。镀液230中的铜盐的示例包括但不限于硫酸铜、氰化铜、氨基磺酸铜、氯化铜、氟化铜、硝酸铜、氧化铜、氟硼酸铜、三氟乙酸铜、焦磷酸铜和甲磺酸铜以及任何前述化合物的水合物。镀液230中使用的铜盐的浓度根据所使用的特定铜盐而变化。电镀液中使用的酸的示例包括但不限于硫酸、甲磺酸、氟硼酸、盐酸、氢碘酸、硝酸和磷酸。镀液230中所使用的酸的浓度根据所使用的特定酸而变化。
镀液230还包含改善金属的电镀特性的有机添加剂。有机添加剂通过抑制衬底202的表面中的突出区域处的电沉积速率和/或通过加速衬底202的表面中的凹进区域中的电沉积速率来帮助消除空隙的形成。在铜镀液中使用的有机添加剂包括抑制剂、促进剂和流平剂。抑制剂是大分子沉积抑制剂，其倾向于吸附在衬底202的表面上并降低局部沉积速率，增加沉积均匀性。抑制剂的示例包括但不限于聚醚(诸如聚乙二醇)和其他聚合物，诸如聚环氧丙烷。促进剂是有机分子，它倾向于抵消抑制剂的抑制作用，并在衬底凹槽内提供加速沉积。促进剂的示例包括但不限于有机硫化物、诸如双(磺丙基钠)-二硫化物、3-巯基-1-丙烷磺酸钠盐、N-二甲基-二硫代氨基甲酰基丙基磺酸钠盐和3-S-异硫脲丙基磺酸盐。流平剂通常具有带氮官能团的成分，并且在一些情况下以相对低的浓度添加到镀液230中。流平涉及强电流抑制物质扩散或迁移到接触开口的拐角或边缘，否则由于电场和溶液的质量转移效应，镀层速率比预期的要快。流平剂的示例包括但不限于聚醚表面活性剂、聚乙二醇表面活性剂、聚丙烯酸、多胺、聚丙烯酰胺、吩嗪偶氮染料、烷氧基化胺表面活性剂和聚合物吡啶衍生物。
然而，在ECP工艺期间，这些有机添加剂会与阳极发生反应。该反应使有机添加剂分解，这使有机添加剂无效。这样，由于镀工艺中的消耗，降低了镀液中的有机添加剂的浓度。因此，界面电阻通常随时间逐渐减小。一旦界面电阻减小到低于阈值电阻值的值，由于接触开口的拐角处的镀铜速率增加，在具有最高线端密度的接触开口中的电镀铜中开始产生悬垂和空隙。为了帮助在衬底202上形成无空隙的电镀金属填充物，随着ECP工艺的继续，使用传感器140原位测量镀液中的镀金属与电解质之间的界面电阻，以确定何时在具有最高的线端密度的接触开口的拐角处开始发生悬垂，并且在形成空隙之前调节镀液中的有机添加剂的量。
传感器140设置在ECP单元132的外部。在一些实施例中，传感器140是欧姆表。在一些实施例中，传感器140是阻抗计。传感器140包括适于部分浸入镀液230中的传感器探针242。传感器探针242与镀液230接触，以原位测量镀液230中的电镀金属与电解质之间的界面电阻。在一些实施例中，传感器探针242由要电镀在衬底202上的金属或要电镀在贵金属上的金属制成。贵金属的示例包括但不限于铂、金、钯、铱和钌。在要电镀到衬底202上的金属是铜的情况下，传感器探头242是由铜或镀铜的贵金属制成的布线。应该注意的是，尽管图2示出了将传感器探针242放置在镀槽222中，也预期将传感器探针242放置在溢流池224中。
ECP单元132和传感器140与控制系统170通信。控制系统170配置为将控制信号输出到电源250或ECP单元132中的其他可控组件，以调节电场的局部强度，从而控制镀工艺。控制系统170还配置为从传感器140接收信息。在一些实施例中，控制系统170从传感器140接收与界面电阻有关的信息。基于从传感器140接收的界面电阻，控制系统170配置为将原位测量的界面电阻与阈值电阻进行比较，该阈值电阻与给定金属化层的具有最高线端密度的无空隙电镀金属线的形成有关。在一些实施例中，控制系统170配置为一旦界面电阻的值减小至低于阈值电阻值的值，则调节镀液230的组分，即镀液230中的有机添加剂(诸如抑制剂、促进剂和流平剂)的浓度。
图3是根据一些实施例的使用ECP系统100的方法300的流程图。
参考图3，方法300包括操作302，其中，接收集成电路的布局数据。作为非限制性示例，布局数据以GDSII格式提供，尽管可以使用用于集成电路的其他图形设计数据格式。布局数据包括集成电路中金属化层的布局数据。
在操作304中，基于布局数据，计算给定的金属化层中的金属线的线端密度。例如，如果要评估的金属化层是最接近衬底的第一金属化层，则提取与用于第一金属化层的金属线对应的布局数据。为了计算线端密度，将整个衬底区划分为多个单位网格区，并计算给定金属化层的单位网格区中的金属线的线端密度。对于衬底上方的每个单位网格区，线端密度(LeD)计算为LeD＝1/(线宽+线间距)。
在操作306中，识别给定的金属化层中的具有最高线端密度的单位网格区中的金属线。
在操作308中，确定镀液中的镀金属和电解质的界面处的阈值电阻值，以获得具有最高线端密度的无空隙金属线。在一些实施例中，阈值电阻值是基于与ECP工艺的执行有关的经验数据来确定的。
在操作310中，在例如ECP系统100(图1和图2)的ECP系统中执行ECP工艺。将要镀的衬底(例如衬底202)固定到衬底保持器(例如衬底保持器203)，并使衬底202的镀表面与镀液(例如镀液230)接触。当与镀液接触时，将电偏压施加到沉积在衬底202的镀表面上的晶种层。晶种层通常包括与待镀金属相同的金属。电偏压通常是配置为利用阴极电荷偏置衬底表面/金属晶种层的偏压，这使得将镀液230中的金属离子从镀液230中驱除并镀在带阴极的衬底表面/金属晶种层上。
在操作312中，原位监测镀液中的镀金属与电解质之间的界面电阻。在一些实施例中，使用传感器140监测镀液中的镀金属与电解质之间的界面电阻。
在操作314中，将镀液中的镀金属与电解质之间的界面电阻值与阈值电阻值进行比较。如果界面电阻值在阈值电阻值之上，则继续进行ECP工艺。另一方面，如果界面电阻的值小于阈值电阻值，则方法300进行到操作316，在操作316中，例如，通过控制系统170调节镀液230中的有机添加剂(例如抑制剂、促进剂和流平剂)的浓度，以增加镀金属和电解质之间的界面电阻，并降低接触开口的拐角处的金属沉积速率。结果，可以在整个衬底202上实现无空隙的金属填充。因此，本发明的ECP系统100有助于提高集成电路的可靠性并提高制造良率。
图4是根据一些实施例的用于制造半导体结构500的方法400的流程图。图5A至图5D是根据一些实施例的在方法400的各个阶段中的半导体结构500的截面图。在下文中参考图5A至图5D中的半导体结构详细讨论方法400。在一些实施例中，在方法400之前、期间和/或之后执行附加操作，或者所描述的一些操作被替换和/或消除。在一些实施例中，在半导体结构500中添加附加部件。在一些实施例中，以下描述的一些部件被替换或消除。本领域的普通技术人员将理解，尽管以按特定顺序执行的操作讨论了一些实施例，但是可以以另一逻辑顺序执行这些操作。
参考图4和图5A，方法400包括操作402，其中蚀刻衬底502上方的介电层510以形成多个接触开口512、514。图5A是在蚀刻衬底502上方的介电层510以形成多个接触开口512、514之后的半导体结构500的截面图。
首先提供衬底502。在一些实施例中，衬底502是包括硅的体半导体衬底。可选地或额外地，在一些实施例中，体半导体衬底包括诸如锗的另一种元素半导体；包括砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlinAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。在一些实施例中，衬底502包括外延层。例如，衬底502具有位于体半导体衬底上面的外延层。此外，在一些实施例中，衬底502是绝缘体上半导体(SOI)衬底。例如，衬底502包括通过诸如通氧隔离(SIMOX)的工艺或诸如晶圆接合和研磨的其他合适技术形成的掩埋氧化物(BOX)层。
在一些实施例中，衬底502还包括有源器件，诸如p型场效应晶体管(PFET)、n型场效应晶体管(NFET)、金属氧化物半导体(MOS)晶体管、互补金属氧化物半导体(CMOS)晶体管、双极型晶体管、高压晶体管和/或高频晶体管。在一些实施例中，晶体管是平面晶体管或三维鳍式晶体管。在一些实施例中，衬底502还包括无源器件，诸如电阻器、电容器和/或电感器。衬底502还包括诸如浅沟槽隔离(STI)结构的隔离结构，以将各种有源和/或无源器件彼此分隔开。为了方便起见，在图5A中未示出任何这样的电路元件。
介电层510沉积在衬底502上方。在一些实施例中，并且如图5A所示，介电层510直接沉积在衬底502之上并与衬底502接触。在一些实施例中，其中包含接触/互连结构的一个或多个介电层设置在介电层510与衬底502之间。
在一些实施例中，介电层510包括氧化硅。在一些实施例中，介电层510包括介电常数(k)小于4的低k介电材料。在一些实施例中，低k介电材料具有约1.2至约3.5的介电常数。在一些实施例中，介电层510包括正硅酸乙酯(TEOS)氧化物、未掺杂硅酸盐玻璃或掺杂硅酸盐玻璃，诸如硼磷硅酸盐玻璃(BPSG)、氟硅玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼掺杂硅玻璃(BSG)和/或其他合适的介电材料。在一些实施例中，通过化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、物理气相沉积(PVD)或旋涂来沉积介电层510。在一些实施例中，介电层510通过平坦化工艺被平坦化或以其他方式凹进以提供平坦的顶面。在一些实施例中，使用CMP工艺平坦化介电层510的顶面。
随后蚀刻介电层510以在其中形成多个接触开口512、514。在一些实施例中，接触开口512、514是沟槽或沟槽与通孔的组合。在衬底502的第一区域502A中形成多个第一接触开口512，并且在衬底502的第二区域502B中形成多个第二接触开口514。由于衬底502中的电路元件的封装密度不同，例如，由于在第一区域502A中需要更多数量的电连接，而将衬底502的第一区域502A中的第一接触开口512形成为具有更高线端密度的更高的密度，例如，由于第二区域502B中所需的电连接的数量较少，第二区域502B中的第二接触开口514形成为具有更低线端密度的更低的密度。
利用光刻和蚀刻工艺蚀刻介电层510。在一些实施例中，光刻工艺包括在介电层510上方施加光刻胶层(未示出)，将光刻胶层暴露于图案，执行曝光后烘烤，以及显影光刻胶以形成图案化的光刻胶层(未示出)。图案化的光刻胶层暴露介电层510的将要形成接触开口512、514的部分。接下来，蚀刻由图案化的光刻胶层暴露的介电层510的部分以形成接触开口512、514。在一些实施例中，使用干蚀刻(例如，反应性离子蚀刻(RIE)或等离子蚀刻)来蚀刻介电层510。在一些实施例中，使用湿蚀刻来蚀刻介电层510。在介电层510中形成接触开口512、514之后，例如通过湿剥离或等离子体灰化去除图案化的光刻胶层。可选地，在一些实施例中，使用硬掩模，使得通过第一蚀刻将接触开口图案从图案化的光刻胶层转移至硬掩模，然后通过第二蚀刻将接触开口图案转移至介电层510。
参考图4和图5B，方法400进行到操作404，其中沿着接触开口512、514的侧壁和底部以及在介电层510的顶面上方沉积阻挡层520，然后在阻挡层520上方沉积晶种层530。图5B是在沿着接触开口512、514的侧壁和底部以及在介电层510的顶面上方沉积阻挡层520，并且在阻挡层520上方沉积晶种层530之后的图5A的半导体结构的截面图。
阻挡层520沉积在接触开口512、514和介电层510的暴露表面上方。阻挡层520适于防止填充在接触开口512、514中的金属扩散到介电层510。阻挡层520还用于改善金属对介电层510的粘附。在一些实施例中，阻挡层520包括诸如钛(Ti)、钽(Ta)或钌(Ru)的难熔金属；金属氮化物，诸如氮化钛(TiN)或氮化钽(TiN)；或两者的双层，诸如Ti/TiN或Ta/TaN。在一些实施例中，利用诸如CVD、PECVD、PVD或原子层沉积(ALD)的共形沉积工艺来沉积阻挡层520。
然后，将晶种层530沉积在阻挡层520上方。在一些实施例中，晶种层530包括用于金属化填充的相同金属，以便于将填充金属沉积和接合到阻挡层上。在一些实施例中，晶种层530包括用于铜金属化的铜。在一些实施例中，使用诸如PVD或ALD的共形沉积工艺来沉积晶种层530。
参考图4和图5C，方法400进行到操作406，其中执行ECP工艺以形成金属层540，填充接触开口512、514。图5C是在执行ECP工艺以形成金属层540，填充接触开口512、514之后的图5B的半导体结构500的截面图。
在一些实施例中，ECP系统100(图1和图2)用于对衬底502进行电化学镀，以形成金属层540。在ECP工艺期间，通过传感器140(图1和图2)监测镀液中的镀金属与电解质之间的界面电阻，并且调节镀液230中的有机添加剂的浓度，以确保ECP工艺在第一接触开口512和第二接触开口514中均形成基本上无空隙的金属层540。在一些实施例中，金属层540包括铜。在金属层540和晶种层530由相同金属组成的情况下，金属层540和晶种层530之间的边界是不可辨别的。将理解的是，尽管在描述各种实施例时参考铜作为示例，但是本文描述的镀工艺能够与其他金属一起使用，包括但不限于金(Au)、银(Ag)、镍(Ni)、铁(Fe)、钯(Pd)及其合金镀层。
参考图4和图5D，方法400进行到操作408，其中在接触开口512、514内形成互连结构550。图5D是在接触开口512、514内形成互连结构550之后的图5C的半导体结构500的截面图。
每个互连结构550包括衬里相应接触开口512、514的侧壁和底部的阻挡层部分520P、位于阻挡层部分520P上方的晶种层部分530P以及位于晶种层部分530P上方的金属层部分540P。通过去除金属层540、晶种层530和阻挡层520的位于介电层510的顶面之上的部分来形成互连结构550。在一些实施例中，执行平坦化工艺(例如，CMP)以从介电层510的顶面去除金属层540、晶种层530和阻挡层520的部分。在平坦化之后，接触开口512、514内的阻挡层520的剩余部分构成了阻挡层部分520P，接触开口512、514内的晶种层530的剩余部分构成晶种层部分530P，并且接触开口512、514内的金属层540的剩余部分构成金属层部分540P。阻挡层部分520P、晶种层部分530P和金属层部分540P具有与介电层510的顶面共面的顶面。
图6是根据一些实施例的用于控制ECP系统100的操作的控制系统170的框图。根据一些实施例，控制系统170生成用于控制ECP系统100的一个或多个组件的操作的输出控制信号。根据一些实施例，控制系统170从ECP系统100的一个或多个组件接收输入信号。控制系统170还比较镀液中的镀金属与电解质之间的界面处的界面电阻值与阈值电阻值，并且一旦界面电阻值低于阈值电阻值就调节镀液230的组分。在一些实施例中，控制系统170位于ECP系统100附近。在一些实施例中，控制系统170远离ECP系统100。
控制系统170包括处理器602、输入/输出(I/O)器件604、存储器606和网络接口608，每个都经由总线610或其他互连通信机制通信地耦合。
处理器602布置成执行和/或解释存储在存储器606中的一组或多组指令612。在一些实施例中，处理器602是中央处理单元(CPU)、多处理器、分布式处理系统、专用集成电路(ASIC)和/或合适的处理单元。
I/O接口604耦合到外部电路。在一些实施例中，I/O接口604包括键盘、小键盘、鼠标、轨迹球、轨迹板和/或光标方向键，用于将信息和命令传达给处理器602。
存储器606(也称为计算机可读介质)包括通信地耦合到总线610以存储数据和/或指令以供处理器602执行的随机存取存储器或其他动态存储器件。在一些实施例中，存储器606用于在执行要由处理器602执行的指令期间存储临时变量或其他中间信息。在一些实施例中，存储器606还包括耦合到总线610的只读存储器或其他静态存储器件，用于存储用于处理器602的静态信息和指令。在一些实施例中，存储器606是电子、磁性、光学、电磁、红外和/或半导体系统(或装置或器件)。例如，存储器606包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘和/或光盘。在使用光盘的一些实施例中，存储器606包括光盘只读存储器(CD-ROM)、光盘读/写(CD-R/W)和/或数字视频盘(DVD)。
存储器606被编码(即存储)计算机程序代码，即一组可执行指令612，用于控制ECP系统100的一个或多个组件，并使控制系统170执行ECP工艺。在一些实施例中，存储器606还存储执行ECP工艺所需的信息以及在执行ECP工艺期间生成的信息。在一些实施例中，存储器606存储阈值电阻值以及在执行ECP工艺期间生成的镀液230的电阻数据。
网络接口608包括用于连接到网络609的机制，一个或多个其他计算机系统连接到网络609。在一些实施例中，网络接口608包括有线和/或无线连接机制。网络接口608包括诸如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA的无线网络接口；或有线网络接口，诸如ETHERNET、USB或IEEE-1394。在一些实施例中，控制系统170经由网络接口608与ECP系统100的一个或多个组件耦合。在一些实施例中，控制系统170与ECP系统100的一个或多个组件直接耦合，例如，组件耦合到总线610，而不是通过网络接口608。
本说明书的一方面涉及电化学镀(ECP)系统。该ECP系统包括：ECP单元，该ECP单元包括用于ECP工艺的镀液；传感器，配置为随着ECP工艺的进行而原位测量镀液中的镀金属与电解质之间的界面电阻；镀液供应系统，与ECP单元流体连通，并且配置为向ECP单元供应镀液；以及控制系统，可操作地耦合到ECP单元、传感器和镀液供应系统。控制系统配置为将界面电阻与阈值电阻进行比较，并且响应于界面电阻低于阈值电阻而调节镀液的组分。在一些实施例中，传感器包括欧姆计或阻抗计。在一些实施例中，传感器包括适于部分浸入镀液中的探针。在一些实施例中，探针包括由铜或镀在贵金属上的铜组成的布线。在一些实施例中，贵金属包括铂、金、钯、铱或钌。在一些实施例中，镀液包括金属盐和有机添加剂。控制系统配置为调节镀液中的至少一种有机添加剂的量。在一些实施例中，ECP系统还包括一个或多个旋转冲洗干燥单元和一个或多个衬底斜面清洁单元。在一些实施例中，ECP系统还包括工厂接口，该工厂接口包括多个衬底装载站。在一些实施例中，ECP系统还包括退火室。
本说明书的另一方面涉及一种用于执行电化学镀(ECP)工艺的方法。该方法包括使衬底的表面与包含要沉积的金属离子的镀液接触。该方法还包括将金属电镀在衬底的表面上。该方法还包括随着ECP工艺的进行而原位监测镀液中的电镀金属与电解质之间的界面电阻。所述方法还包括响应于所述界面电阻低于阈值电阻而调节所述镀液的组分，所述阈值电阻与衬底上方的所述金属化层的多条导线中具有最高线端密度的导线的子集相关联。在一些实施例中，调节镀液的组分包括调节镀液中的至少一种有机添加剂的量。在一些实施例中，该方法还包括接收要在衬底上制造的集成电路的布局数据。在一些实施例中，该方法还包括基于布局数据计算衬底中的多个单位网格区中的多条导线的线端密度。在一些实施例中，该方法还包括在多个单位网格区中的单位网格区中识别具有最高线端密度的导线的子集。在一些实施例中，该方法还包括基于经验数据确定阈值电阻。
本说明书的另一方面涉及一种形成半导体结构的方法。该方法包括在衬底上方的介电层中形成多个接触开口。多个接触开口包括位于衬底的第一区域中的多个第一接触开口和位于衬底的第二区域中的多个第二接触开口。多个第一接触开口在多个接触开口中具有最高线端密度。该方法还包括沿着多个接触开口的侧壁和底部以及在介电层上方形成阻挡层。该方法还包括在阻挡层上方形成晶种层。该方法还包括执行电化学镀(ECP)工艺以用导电层填充多个接触开口。执行ECP工艺包括：随着ECP工艺的进行，原位监测镀液中的电镀金属和电解质的界面电阻；以及响应于界面电阻低于与最高线端密度相关联的阈值电阻而调节镀液的组分。在一些实施例中，在介电层中形成多个接触开口包括使用各向异性蚀刻来蚀刻介电层。在一些实施例中，该方法还包括从介电层的顶面去除导电层、晶种层和阻挡层的部分。在一些实施例中，执行ECP工艺还包括在衬底与位于镀液中的阳极之间施加偏压。在一些实施例中，执行ECP工艺还包括将界面电阻与阈值电阻进行比较。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种电化学镀(ECP)系统，包括：
电化学镀单元，所述电化学镀单元包括用于电化学镀工艺的镀液；
传感器，配置为随着所述电化学镀工艺的进行而原位测量所述镀液中的镀金属与电解质之间的界面电阻；
镀液供应系统，与所述电化学镀单元流体连通，并且配置为向所述电化学镀单元供应所述镀液；以及
控制系统，可操作地耦合到所述电化学镀单元、所述传感器和所述镀液供应系统，所述控制系统配置为：
将所述界面电阻与阈值电阻进行比较；以及
响应于所述界面电阻低于所述阈值电阻而调节所述镀液的组分。
2.根据权利要求1所述的电化学镀系统，其中，所述传感器包括欧姆计或阻抗计。
3.根据权利要求1所述的电化学镀系统，其中，所述传感器包括适于部分地浸入所述镀液中的探针。
4.根据权利要求3所述的电化学镀系统，其中，所述探针包括布线，所述布线包括铜或镀在贵金属上的铜。
5.根据权利要求4所述的电化学镀系统，其中，所述贵金属包括铂、金、钯、铱或钌。
6.根据权利要求1所述的电化学镀系统，其中，所述镀液包括金属盐和有机添加剂，其中，所述控制系统配置为调节所述镀液中的至少一种所述有机添加剂的量。
7.根据权利要求1所述的电化学镀系统，还包括一个或多个旋转冲洗干燥单元和一个或多个衬底斜面清洁单元。
8.根据权利要求1所述的电化学镀系统，还包括工厂接口，所述工厂接口包括多个衬底装载站。
9.一种用于执行电化学镀(ECP)工艺的方法，包括：
使衬底的表面与包含要沉积的金属的离子的镀液接触；
将所述金属电镀在所述衬底的表面上；
随着所述电化学镀工艺的进行而原位监测所述镀液中的电镀金属与电解质之间的界面电阻；以及
响应于所述界面电阻低于阈值电阻而调节所述镀液的组分，所述阈值电阻与所述衬底上方的金属化层的多条导线中具有最高线端密度的导线的子集相关联。
10.一种形成半导体结构的方法，包括：
在衬底上方的介电层中形成多个接触开口，所述多个接触开口包括位于所述衬底的第一区域中的多个第一接触开口和位于所述衬底的第二区域中的多个第二接触开口，所述多个第一接触开口在所述多个接触开口中具有最高线端密度；
沿着所述多个接触开口的侧壁和底部以及在所述介电层上方形成阻挡层；
在所述阻挡层上方形成晶种层；以及
执行电化学镀(ECP)工艺以用导电层填充所述多个接触开口，其中，执行所述电化学镀工艺包括：
随着所述电化学镀工艺的进行，原位监测镀液中的电镀金属和电解质的界面电阻；以及
响应于所述界面电阻低于与所述最高线端密度相关联的阈值电阻而调节所述镀液的组分。
CN201911207478.0A 2018-11-30 2019-11-29 电化学镀系统和工艺执行方法、形成半导体结构的方法 Active CN111254478B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862774100P 2018-11-30 2018-11-30
US62/774,100 2018-11-30
US16/677,563 US11230784B2 (en) 2018-11-30 2019-11-07 Electrochemical plating system and method of using
US16/677,563 2019-11-07

Publications (2)

Publication Number Publication Date
CN111254478A true CN111254478A (zh) 2020-06-09
CN111254478B CN111254478B (zh) 2021-07-13

Family

ID=70848773

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911207478.0A Active CN111254478B (zh) 2018-11-30 2019-11-29 电化学镀系统和工艺执行方法、形成半导体结构的方法
CN201911215056.8A Active CN111261585B (zh) 2018-11-30 2019-12-02 电化学镀系统和工艺执行方法、形成半导体结构的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201911215056.8A Active CN111261585B (zh) 2018-11-30 2019-12-02 电化学镀系统和工艺执行方法、形成半导体结构的方法

Country Status (4)

Country Link
US (2) US11015260B2 (zh)
KR (2) KR102275458B1 (zh)
CN (2) CN111254478B (zh)
TW (2) TWI711724B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112481662A (zh) * 2021-01-12 2021-03-12 广州妗枫科技有限公司 一种维持电镀液离子浓度的镀铬设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI807907B (zh) * 2022-07-07 2023-07-01 國立雲林科技大學 電鍍銅析鍍於鋁摻雜氧化鋅電極的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010000396A1 (en) * 1998-11-30 2001-04-26 Applied Materials Inc. Electric contact element for electrochemical deposition system
US20030167626A1 (en) * 2002-03-07 2003-09-11 Headway Technologies, Inc. Lead plating method for GMR head manufacture
CN1623012A (zh) * 2000-10-03 2005-06-01 应用材料有限公司 一旦进入金属沉积用来倾斜基片的方法和相关设备
CN201258360Y (zh) * 2008-09-23 2009-06-17 江西蓝天学院 一种迫流化学镀装置
CN106298931A (zh) * 2015-06-29 2017-01-04 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001089896A (ja) 1999-09-20 2001-04-03 Hitachi Ltd めっき方法，めっき液，半導体装置及びその製造方法
US8475636B2 (en) * 2008-11-07 2013-07-02 Novellus Systems, Inc. Method and apparatus for electroplating
TWI267134B (en) 2002-04-12 2006-11-21 Acm Res Inc Electropolishing and electroplating methods
US6638409B1 (en) * 2002-05-21 2003-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stable plating performance in copper electrochemical plating
US6808611B2 (en) * 2002-06-27 2004-10-26 Applied Materials, Inc. Methods in electroanalytical techniques to analyze organic components in plating baths
US6890413B2 (en) * 2002-12-11 2005-05-10 International Business Machines Corporation Method and apparatus for controlling local current to achieve uniform plating thickness
JP2004263218A (ja) 2003-02-28 2004-09-24 Toppan Printing Co Ltd パターンめっき方法
US20060283716A1 (en) 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
US20070125657A1 (en) * 2003-07-08 2007-06-07 Zhi-Wen Sun Method of direct plating of copper on a substrate structure
US20050274621A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Method of barrier layer surface treatment to enable direct copper plating on barrier metal
CN1965110A (zh) * 2004-06-10 2007-05-16 应用材料公司 能够在阻挡金属上直接镀铜的阻挡层表面处理的方法
WO2006127320A2 (en) 2005-05-25 2006-11-30 Applied Materials, Inc. Electroplating apparatus based on an array of anodes
JP4676350B2 (ja) * 2006-02-14 2011-04-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9822461B2 (en) * 2006-08-16 2017-11-21 Novellus Systems, Inc. Dynamic current distribution control apparatus and method for wafer electroplating
US7837841B2 (en) * 2007-03-15 2010-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatuses for electrochemical deposition, conductive layer, and fabrication methods thereof
US10011917B2 (en) * 2008-11-07 2018-07-03 Lam Research Corporation Control of current density in an electroplating apparatus
US20120261254A1 (en) * 2011-04-15 2012-10-18 Reid Jonathan D Method and apparatus for filling interconnect structures
CN102054759B (zh) * 2009-11-10 2015-10-14 中芯国际集成电路制造(上海)有限公司 铜互连结构的形成方法
US9404194B2 (en) * 2010-12-01 2016-08-02 Novellus Systems, Inc. Electroplating apparatus and process for wafer level packaging
JP5504147B2 (ja) * 2010-12-21 2014-05-28 株式会社荏原製作所 電気めっき方法
US9518332B2 (en) * 2011-03-17 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Electrochemical plating
SG10201605902RA (en) * 2011-12-12 2016-09-29 Novellus Systems Inc Monitoring leveler concentrations in electroplating solutions
KR102020572B1 (ko) * 2012-10-23 2019-09-10 모세 레이크 인더스트리즈, 인코포레이티드 도금욕 계측의 개선
US9476135B2 (en) * 2013-03-12 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Electro chemical plating process
JP5826952B2 (ja) 2014-01-17 2015-12-02 株式会社荏原製作所 めっき方法およびめっき装置
JP6585434B2 (ja) 2014-10-06 2019-10-02 株式会社荏原製作所 めっき方法
US10094038B2 (en) 2015-04-13 2018-10-09 Lam Research Corporation Monitoring electrolytes during electroplating
US9870995B2 (en) * 2015-06-18 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of copper layer structure with self anneal strain improvement
US10276397B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. CVD metal seed layer
US10329683B2 (en) * 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010000396A1 (en) * 1998-11-30 2001-04-26 Applied Materials Inc. Electric contact element for electrochemical deposition system
CN1623012A (zh) * 2000-10-03 2005-06-01 应用材料有限公司 一旦进入金属沉积用来倾斜基片的方法和相关设备
US20030167626A1 (en) * 2002-03-07 2003-09-11 Headway Technologies, Inc. Lead plating method for GMR head manufacture
CN201258360Y (zh) * 2008-09-23 2009-06-17 江西蓝天学院 一种迫流化学镀装置
CN106298931A (zh) * 2015-06-29 2017-01-04 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112481662A (zh) * 2021-01-12 2021-03-12 广州妗枫科技有限公司 一种维持电镀液离子浓度的镀铬设备

Also Published As

Publication number Publication date
CN111254478B (zh) 2021-07-13
KR102265825B1 (ko) 2021-06-17
CN111261585B (zh) 2023-11-10
TW202026467A (zh) 2020-07-16
TW202037765A (zh) 2020-10-16
US11015260B2 (en) 2021-05-25
KR20200066558A (ko) 2020-06-10
US20210238765A1 (en) 2021-08-05
US20200176310A1 (en) 2020-06-04
CN111261585A (zh) 2020-06-09
US11603602B2 (en) 2023-03-14
KR20200066580A (ko) 2020-06-10
KR102275458B1 (ko) 2021-07-13
TWI711724B (zh) 2020-12-01
TWI730521B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
US8691687B2 (en) Superfilled metal contact vias for semiconductor devices
CN102124551B (zh) 穿硅通孔填充工艺
KR101807313B1 (ko) 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충진
US10704158B2 (en) Electrochemical plating
US8080147B2 (en) Electrolytic plating method and semiconductor device manufacturing method
US11603602B2 (en) Method for controlling electrochemical deposition to avoid defects in interconnect structures
US20220415710A1 (en) Interconnect structure with selective electroplated via fill
US20130249096A1 (en) Through silicon via filling
KR100559041B1 (ko) 반도체 소자의 구리 배선 형성 방법
US11598016B2 (en) Electrochemical plating system and method of using
US7125803B2 (en) Reverse tone mask method for post-CMP elimination of copper overburden
DE102019132610B4 (de) Verfahren zum durchführen eines ecp-prozesses, verfahren zum herstellen einer halbleiterstruktur und ecp-anlage
TWI856786B (zh) 半導體裝置及其製備方法
US20240282628A1 (en) Semiconductor package redistribution structure and fabrication method thereof
US20160079116A1 (en) Wafer with improved plating current distribution
CN118629996A (zh) 半导体装置及其制备方法
KR100731082B1 (ko) 반도체 소자 제조 방법
TW200536965A (en) Copper plating of semiconductor devices using intermediate immersion step

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant