CN102054759B - 铜互连结构的形成方法 - Google Patents

Abstract

一种铜互连结构的形成方法，包括：提供半导体基底，所述半导体基底表面形成有介质层，所述介质层内有开口，在所述介质层表面和开口内形成有阻挡层和铜籽晶层；使用第一电流进行电镀工艺；使用第二电流进行除镀工艺；重复所述电镀工艺和除镀工艺至少1次；使用第三电流进行填充电镀，至填满所述开口。本发明通过多步电镀工艺和除镀工艺，消除了所述开口拐角处的凸起，避免或减少了空隙缺陷的形成，提高了器件的可靠性。

Description

铜互连结构的形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种铜互连结构的形成方法。

背景技术

随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电流密度不断增大，要求的响应时间不断减小，传统铝互连线已经不能满足要求，工艺尺寸小于130nm以后，铜互连线技术已经取代了铝互连线技术。与铝相比，金属铜的电阻率更低，铜互连线可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件的可靠性。

铜金属层或铜薄膜的形成方法包括：物理气相沉积(PVD)，化学气相沉积(CVD)，电镀法。由于电镀法成本较低且沉积速度较快，所以成为铜互连工艺中的主流方法。一般铜电镀过程是将半导体基底作为镀件连接至电源负极，将镀材金属铜连接至电源正极，并使所述半导体基底接触电镀溶液，利用电源正负极之间的电位差使电流从镀材金属流向半导体基底，从而使电镀溶液中的铜离子还原沉积至半导体基底上，而连接于电源正极的镀材金属铜则发生氧化电解，形成铜离子进入电镀溶液中，使得电镀溶液中铜离子的浓度维持平衡。在电镀过程中，金属铜的沉积速率与电场强度成正比，电源的输出功率越高，半导体基底上的电场强度也就越大，金属铜的电镀速率也就越快。因此，在实际生产中，往往通过控制电源的输出功率或者电流来控制电镀速率。

如图1所示，半导体基底102的表面具有接触孔/沟槽结构104，在常规的电镀工艺过程中，由于电镀液中的促进剂分布不均匀，使得接触孔/沟槽结构104上方的铜薄膜110的厚度比其他部分的铜薄膜108的厚度大。

已经公开的申请号为200510126140.4的中国专利申请中公开了一种改善电镀薄膜均匀性的电镀方法，主要解决了铜薄膜厚度不均匀的问题。该方法包括：先以顺向电流进行电镀步骤；接着以反向电流进行除镀步骤；接着再以顺向电流进行填充电镀步骤。上述方案通过使用反向电流除镀，改善了促进剂的分布，从而改善了铜薄膜的厚度均匀性。

但是，随着工艺水平的不断提高，器件的特征尺寸(CD，critical dimension)不断减小，所述接触孔/沟槽结构的宽度不断减小，其深宽比越来越大，发明人发现，在接触孔/沟槽结构内容易出现缺陷。如图2所示，随着电镀过程的继续，铜薄膜108提前封口，并没有完全填充，导致接触孔/沟槽结构104内部形成空隙(void)缺陷108b，从而降低器件的可靠性。

发明内容

本发明解决的问题是提供一种铜互连结构的形成方法，消除或减少空隙缺陷的形成，提高器件的可靠性。

本发明提供了一种铜互连结构的形成方法，包括：

提供半导体基底，所述半导体基底表面形成有介质层，所述介质层内有开口，在所述介质层表面和开口内形成有阻挡层和铜籽晶层；

使用第一电流进行电镀工艺；

使用第二电流进行除镀工艺；

重复所述电镀工艺和除镀工艺至少1次；

使用第三电流进行填充电镀，至填满所述开口。

可选的，重复所述电镀和除镀工艺1次至9次。

可选的，重复所述电镀和除镀工艺2次，其中第一步电镀工艺形成的铜金属层厚度占所述开口宽度的5％至15％，第二步电镀工艺形成的铜金属层厚度占所述开口宽度的10％至20％。

可选的，重复所述电镀和除镀工艺3次，其中第一步电镀工艺形成的铜金属层厚度占所述开口宽度的5％至15％，第二步电镀工艺形成的铜金属层厚度占所述开口宽度的10％至20％，第三步电镀工艺形成的铜金属层厚度占所述开口宽度的15％至30％。

可选的，所述第一电流的电流值为2.25A至6.75A。

可选的，所述电镀工艺的持续时间为1s至5s。

可选的，所述第二电流的电流值为2A至3A。

可选的，所述除镀工艺的持续时间为0.5s至3s。

可选的，所述电镀工艺和除镀工艺中半导体基底的转速为12转/分钟至120转/分钟。

可选的，所述第三电流逐步增大，其电流值的范围为6.75A至45A。

可选的，所述填充电镀过程的持续时间为30s至120s。

可选的，所述方法还包括对所述半导体基底进行平整化，去除所述介质层表面覆盖的阻挡层、铜籽晶层和金属铜，露出开口中的铜。

与现有技术相比，上述公开的技术方案有如下优点：

上述公开的铜互连结构的形成方法，在电镀的过程中使用多步电镀和除镀工艺，消除了所述开口拐角处的凸起，避免或减少了空隙缺陷的形成，提高了器件的可靠性。

附图说明

图1至图3是现有技术铜互连结构的形成方法的剖面结构示意图；

图4是本发明实施方式的铜互连结构的形成方法的流程示意图；

图5至图11是本发明实施例的铜互连结构的形成方法的剖面结构示意图。

具体实施方式

发明人研究发现，如图3所示，在电镀过程中，由于所述接触孔/沟槽结构104的拐角处构成尖端，其电场强度比底部和侧壁要大，因此金属铜的沉积速率较快，使得形成的铜薄膜108在接触孔/沟槽结构104的拐角处会形成凸起(overhang)108a。随着电镀过程的继续，所述铜薄膜108在拐角处提前封口，形成如图2所示的空隙缺陷，导致器件的可靠性下降。

本发明提供了一种铜互连结构的形成方法，在电镀的过程中使用多步电镀和除镀工艺，消除了所述开口拐角处的凸起，避免或减少了空隙缺陷的形成，提高了器件的可靠性。

为使本发明的方法、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

图4给出了本发明实施方式的铜互连结构的形成方法的流程示意图。

如图4所示，执行步骤S1，提供半导体基底，所述半导体基底表面形成有介质层，所述介质层内有开口，在所述介质层表面和开口内形成有阻挡层和铜籽晶层；执行步骤S2，使用第一电流进行电镀工艺；执行步骤S3，使用第二电流进行除镀工艺；执行步骤S4，重复所述电镀工艺和除镀工艺至少1次；执行步骤S5，使用第三电流对所述半导体基底进行填充电镀，至填满所述开口。

图5至图11给出了本发明实施例的铜互连结构的形成方法的剖面结构示意图，下面结合图4进行详细说明。

如图4和图5所示，执行步骤S1，首先提供半导体基底200，所述半导体基底200表面形成有介质层201，所述介质层201内有开口210，在所述介质层201的表面和开口210内依次形成有阻挡层202和铜籽晶层203。

所述半导体基底200的材质可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体基底200的材质也可以是硅锗化合物，所述半导体基底200还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构。在所述半导体基底200中形成有半导体器件(未示出)，例如具有栅极、源极和漏极的金属氧化物半导体器件。

所述介质层201可以是氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、掺碳氧化硅(CDO)，本实施例中介质层201采用的是氧化硅(SiO₂)，其形成方法为化学气相沉积(CVD)。

所述开口210可以是沟槽或是通孔结构，其形成方法包括：在介质层201表面旋涂光刻胶，并图案化；然后再以所述图案化后的光刻胶为掩膜，刻蚀形成开口210。刻蚀后通入氧气等离子体，灰化去除剩余的光刻胶。

所述开口210的深宽比为3∶1至6∶1，本实施例中为3∶1。

所述阻挡层202覆盖所述开口210的底部和侧壁并覆盖在所述介质层201的表面上。所述阻挡层202的材料选自钽、氮化钽、钛、或氮化钛，所述阻挡层202可以是单层结构也可以是叠层结构。本实施例中优选的阻挡层材料为钽，所述阻挡层202的形成方法为物理气相沉积(PVD)或化学气相沉积(CVD)，本实施例中选用的是物理气相沉积。所述阻挡层202的作用是防止所述铜籽晶层203中的金属铜向介质层201和半导体基底200中扩散，从而引起污染，降低器件的性能。

所述铜籽晶层203覆盖所述阻挡层202，包括所述开口210的底部和侧壁以及所述介质层201的表面。所述铜籽晶层203可以是单层结构，也可以是由晶粒直径不同的小晶粒层和大晶粒层构成的多层结构。选用多层结构的铜晶种层时，小晶粒层在大晶粒层之下，提高铜籽晶层203与阻挡层202之间的粘附性。所述铜籽晶层203的形成方法为物理气相沉积，与所述阻挡层203的沉积过程在同一物理气相沉积设备中完成。

所述阻挡层202和铜籽晶层203在形成过程中，在所述开口210的拐角处也会形成一定的凸起，在一定程度上增大了开口210拐角处的电场强度，使得金属铜在该区域的沉积速率变得更快，更容易形成空隙缺陷。

如图4和图6所示，执行步骤S2，使用第一电流进行电镀工艺。将所述半导体基底200转移至电镀装置中，所述电镀装置主要包括有电镀溶液和电源正负极，所述电镀溶液中包含促进剂、抑制剂、调整剂(leveler)等多种添加剂。在本步骤中，将所述半导体基底200连接于电源负极，电源正极连接有铜镀材，使用流入半导体基底200的第一电流对其进行第一步电镀工艺。本实施例中，将流入所述半导体基底200的电流定义为正向电流，将流出所述半导体基底200的电流定义为负向电流。所述第一步电镀工艺过程中使用的第一电流为正向电流，为2.25A至6.75A，持续时间为1s至5s，为了能够在所述半导体基底200上形成均匀的铜镀层，在所述第一步电镀工艺中半导体基底200保持旋转，其转速为12转/分钟至120转/分钟。在所述第一步电镀工艺之后，连接于电源正极的铜镀材发生氧化电解形成铜离子进入电镀液，并在连接与电源负极的半导体基底200处还原形成金属铜，从而在所述铜籽晶层203上形成了第一铜金属层204，所述第一铜金属层204的厚度d占开口210的宽度L的比例为5％至15％。在所述第一步电镀工艺过程中，由于所述开口210拐角处的电场强度较大，如图6所示，所述第一铜金属层204在开口210的拐角处会形成凸起。本实施例中所述第一步电镀工艺中优选的第一电流为4.5A，持续时间为3s，半导体基底200的转速为30转/分钟。

如图4和图7所示，执行步骤S3，使用第二电流进行除镀工艺。控制所述电镀装置中电源的输出电流，使得输出电流为负向电流，由所述半导体基底200流出，流入所述铜镀材。所述第二电流为-2A至-3A，持续时间为0.5s至3s，为了保持所述除镀过程在整个半导体基底200上的均匀性，第一步除镀工艺中所述半导体基底200依然保持旋转，转速为12转/分钟至120转/分钟。在所述第一步除镀工艺中使用的第二电流是负向电流，电流由半导体基底200流出，相当于半导体基底200连接在电源正极上充当镀材，而原本的铜镀材则相当于充当镀件。因此，在所述第一步除镀工艺中，所述第一铜金属层204发生电解，其中的金属铜电解成为铜离子溶入电解溶液中，使得第一金属层204的厚度变薄。与所述第一步电镀工艺过程类似，由于所述开口210拐角处的电场强度较大，因此该区域的金属铜的电解速率也相应较高，在除镀工艺过程中损失的厚度也较大，开口210拐角处的凸起在除镀过程中被消除，使得所述第一铜金属层204的总体厚度变得均匀，如图7所示。在所述第一步除镀工艺过程中，为了防止除镀过度导致所述第一铜金属层204全部被除去，甚至损伤到所述铜籽晶层203，一般的，所使用的电流小于所述第一步电镀工艺中的电流，持续时间小于所述第一步电镀工艺的持续时间。本实施例中所述第一步除镀工艺中优选的第二电流为-2.5A，持续时间为1.5s，所述半导体基底200的转速依然保持30转/分钟。

需要说明的是，本发明通过电流的流向来控制电镀工艺和除镀工艺，本实施例中是将所述半导体基底200连接于电源负极，将铜镀材连接于电源正极，在本发明的其他实施例中，可以将所述半导体基底200连接于电源正极，将铜镀材连接于电源负极，通过控制电源的输出电流，使用流入半导体基底200的电流进行电镀工艺，使用流出半导体基底200的电流进行除镀工艺。

经过上述第一步电镀工艺和第一步除镀工艺之后，开口210拐角处的凸起被消除，形成的所述第一铜金属层204的厚度基本均匀，但是，在接下来的再次电镀填充工艺中，所述开口210的拐角处仍会形成凸起，容易造成空隙缺陷，因此，需要进行多步的电镀和除镀工艺来解决此问题。

如图4、图8和图9所示，执行步骤S4，重复所述电镀工艺和除镀工艺至少1次。本实施例中，包括使用第一电流的第二步电镀工艺和之后的使用第二电流的第二步除镀工艺。所述第二步电镀工艺过程中的第一电流为正向电流，其大小为2.25A至6.75A，持续时间为1s至5s，半导体基底200的转速为12转/分钟至120转/分钟。本实施例中优选的第一电流为4.5A，持续时间为3s，半导体基底200的转速为30转/分钟。所述第二步电镀工艺之后，在所述第一铜金属层204上形成了第二铜金属层205，所述第一铜金属层205的厚度d占开口210的宽度L的比例为10％至20％。如图8所述，经过所述第二部电镀工艺之后，形成的第二铜金属层205在开口210的拐角处仍然形成了凸起。

如图9所示，在所述第二步电镀工艺之后，使用第二电流对所述半导体基底200进行第二步除镀工艺。所述第二步除镀工艺过程中的第二电流为负向电流，其大小为-2A至-3A，持续时间为0.5s至3s，半导体基底200的转速为12转/分钟至120转/分钟。类似的，为了防止除镀过度，所述第二步除镀工艺中的电流的大小应小于所述第二步电镀工艺的电流，持续时间也应小于第二步电镀工艺的时间。本实施例中优选的第二电流为-2.5A，持续时间为1.5s，半导体基底200的转速为30转/分钟。所述第二步除镀工艺之后，如图9所示，和第一步除镀工艺过程的机理类似，所述铜金属层205在开口210拐角处的凸起被消除，其整体厚度基本均匀。

本实施例中所述电镀工艺和除镀工艺的重复次数为1次，在实际生产过程中，所述电镀工艺和除镀工艺的重复次数可以更多，优选为1次至9次，如3次，5次，9次，至所述开口210接近填满。从效果上来看，每一次电镀和除镀工艺之后，都相当于在所述开口210的底部和侧壁形成了一层厚度均匀的铜金属层，使得累积形成的铜金属层的总厚度始终保持均匀，由于通过多次电镀和除镀工艺逐步形成所述铜金属层，开口拐角处的凸起被及时消除，避免了由所述凸起造成的空隙缺陷。

本发明选择的第一步电镀工艺会在开口壁上形成的金属铜的厚度范围占整个开口宽度的比例为5％至15％，第二步电镀工艺会在开口壁上形成的金属铜的厚度范围占整个开口宽度的比例为10％至20％，发明人发现选择这样的厚度范围可以有利于后续的除镀工艺，而且，对应地，选择的第一步除镀工艺和第二步除镀工艺可以有效地去除拐角处的突起，有利于后续电镀过程中继续在开口内填充铜。

若更为有效地高质量地填充开口，还可以再次重复电镀和除镀工艺，但是，发明人发现，所述多次重复电镀和除镀工艺并非简单重复，为了达到更好的填充开口的效果，随着重复次数的不同，电镀工艺和除镀工艺相应会发生变化，若重复次数为3次，与上述重复2次的实施例不同，第一步电镀工艺要在开口壁上形成的金属铜的厚度范围占整个开口宽度的比例为5％至15％，第二步电镀工艺要在开口壁上形成的金属铜的厚度范围占整个开口宽度的比例为10％至20％，第三步电镀工艺要在开口壁上形成的金属铜的厚度范围占整个开口宽度的比例为15％至30％，对应地，第一步除镀工艺时间为1.5s，电流为-2.5A；第二步除镀工艺时间为1.5s，电流为-2.5A；第三步除镀工艺时间为1.5s，第三步除镀电流为-2.5A。

如图4和图10所示，执行步骤S5，使用第三电流对所述半导体基底200进行填充电镀，至填满所述开口。所述填充电镀过程中使用的第三电流为正向电流，其电流值逐步增大，为6.75A至45A，所述填充电镀的持续时间为30s至120s。本实施例中，所述填充电镀过程中首先使用6.75A的正向电流进行电镀，持续时间为45s，使得所述开口210被填满；之后使用40.5A的正向电流进行电镀，持续时间为66s，对所述开口210进行过填充，如图10所示，使得形成的铜金属层206填满所述开口210并覆盖在所述第二铜金属层205的表面。所述填充电镀过程中使用的电流逐步增大，先使用较小的电流进行开口填充，在较小电流下形成的铜金属层的质量较高；之后用较大的电流进行过填充，填满整个开口并使部分金属铜溢出开口覆盖在半导体基底表面。

在所述填充电镀过程之后，对所述半导体基底200表面的铜金属层206进行平整化，本实施例中使用化学机械抛光(CMP)进行研磨，去除覆盖在所述介质层201表面的阻挡层202、铜籽晶层203、第一铜金属层204、第二铜金属层205和铜金属层206，露出所述介质层201以及开口内的金属铜，得到的结构如图11所示。

综上，本发明提供了一种铜互连结构的形成方法，使用多步骤的电镀工艺和除镀工艺对开口进行逐步填充，防止了在开口拐角处形成凸起，避免或减少了空隙缺陷的形成，提高了器件的可靠性。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种铜互连结构的形成方法，其特征在于，包括：

提供半导体基底，所述半导体基底表面形成有介质层，所述介质层内有开口，在所述介质层表面和开口内形成有阻挡层和铜籽晶层；

使用第一电流进行电镀工艺，在铜籽晶层上形成均匀的铜金属层，所述铜金属层在开口拐角处具有凸起，所述第一电流的电流值为2.25A至6.75A，电镀工艺的持续时间为1s至5s，半导体基底的转速为12转/分钟至120转/分钟；

使用第二电流进行除镀工艺，使铜金属层厚度变薄，凸起消除，所述第二电流的电流值为-2A至-3A，除镀工艺持续时间为0.5s至3s，半导体基底的转速为12转/分钟至120转/分钟；

重复所述电镀工艺和除镀工艺至少1次；

使用第三电流进行填充电镀，至填满所述开口。

2.根据权利要求1所述的铜互连结构的形成方法，其特征在于，重复所述电镀和除镀工艺1次至9次。

3.根据权利要求1所述的铜互连结构的形成方法，其特征在于，重复所述电镀和除镀工艺2次，其中第一步电镀工艺形成的铜金属层厚度占所述开口宽度的5%至15%，第二步电镀工艺形成的铜金属层厚度占所述开口宽度的10%至20%。

4.根据权利要求1所述的铜互连结构的形成方法，其特征在于，重复所述电镀和除镀工艺3次，其中第一步电镀工艺形成的铜金属层厚度占所述开口宽度的5%至15%，第二步电镀工艺形成的铜金属层厚度占所述开口宽度的10%至20%，第三步电镀工艺形成的铜金属层厚度占所述开口宽度的15%至30%。

5.根据权利要求1所述的铜互连结构的形成方法，其特征在于，所述填充电镀过程中使用的第三电流逐步增大，其电流值的范围为6.75A至45A。

6.根据权利要求5所述的铜互连结构的形成方法，其特征在于，所述填充电镀过程的持续时间为30s至120s。

7.根据权利要求1所述的铜互连结构的形成方法，其特征在于，所述方法还包括对所述半导体基底进行平整化，去除所述介质层表面覆盖的阻挡层、铜籽晶层和金属铜，露出开口中的铜。