TW202037557A - 微機電系統裝置及其形成方法 - Google Patents

微機電系統裝置及其形成方法 Download PDF

Info

Publication number
TW202037557A
TW202037557A TW108122331A TW108122331A TW202037557A TW 202037557 A TW202037557 A TW 202037557A TW 108122331 A TW108122331 A TW 108122331A TW 108122331 A TW108122331 A TW 108122331A TW 202037557 A TW202037557 A TW 202037557A
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
piezoelectric
electrode
contact
Prior art date
Application number
TW108122331A
Other languages
English (en)
Other versions
TWI739121B (zh
Inventor
王怡人
林宏樺
謝元智
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202037557A publication Critical patent/TW202037557A/zh
Application granted granted Critical
Publication of TWI739121B publication Critical patent/TWI739121B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H04R17/02—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025—Protection against chemical alteration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00166—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Abstract

本揭露實施例有關於一種微機電系統裝置的形成方法，所述方法包括在第一壓電層之上沉積第一電極層。接著在第一電極層之上沉積硬罩幕層。在硬罩幕層上形成具有第一電極圖案的光阻罩幕。使用光阻罩幕對硬罩幕層進行第一蝕刻，以將第一電極圖案轉移到硬罩幕層。接著移除光阻罩幕。使用硬罩幕層進行第二蝕刻，以將第一電極圖案轉移到第一電極層，以及移除硬罩幕層。

Description

在微機電系統裝置中保護電極不被氧化的方法
微機電系統（microelectromechanical system，MEMS）麥克風在現代聲音啟動（sound-activated）裝置（例如，智慧揚聲器、助聽器及麥克風）中正變得越來越普遍。MEMS麥克風感測聲波的存在並將聲波轉換成電訊號以進行處理。壓電微機電系統（piezomicroelectromechanical system，piezoMEMS）麥克風利用將機械應變（mechanical strain）轉換成電訊號的壓電結構。壓電MEMS麥克風是下一代MEMS麥克風的有希望的候選裝置，因為與其他類型的MEMS麥克風相比，壓電MEMS麥克風提供高訊噪比（signal to noise ratio）並對顆粒物（particles）及水氣（moisture）不敏感。
以下揭露內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及排列的具體實例以簡化本揭露。當然，這些僅為實例而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露在各種實例中可重複使用參考編號和/或字母。此種重複使用是為了簡明及清晰起見，且自身並不表示所論述的各個實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在…之下（beneath）”、“在…下方（below）”、“下部的（lower）”、“在…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外還囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所用的空間相對性描述語可同樣相應地進行解釋。
壓電微機電系統（piezoMEMS）麥克風可例如包括第一電極層、第二電極層以及壓電結構。第一電極層及第二電極層嵌置在壓電結構中，且第二電極層上覆在第一電極層之上且與第一電極層間隔開。壓電結構以及第一電極層及第二電極層至少部分地定義第一板（plate）及第二板。第一板與第二板藉由中心空腔分隔開且被支撐在壓電MEMS麥克風的周邊處，以允許第一板及第二板回應於聲波偏轉（deflect）。所述偏轉在壓電結構中形成電訊號，所述電訊號表示偏轉的程度且可在第一電極層及第二電極層處被感測到。
一種形成壓電MEMS麥克風的方法可例如包括：在第一壓電層上沉積第一電極層，以及在所述第一電極層上形成具有第一電極圖案的光阻罩幕。在所述光阻罩幕就位的情況下對所述第一電極層進行蝕刻以將所述第一電極圖案轉移到所述第一電極層，並移除所述光阻罩幕。所述光阻罩幕的移除可例如藉由氧電漿灰化來進行。然而，氧電漿灰化沿第一電極層的頂表面對所述第一電極層進行氧化，且因此部分地消耗第一電極層。此會增大所述第一電極層的頂表面粗糙度且導致第一電極層的厚度的不均勻性。增大的頂表面粗糙度可例如降低壓電效應（piezoelectric effect）的效力，因而壓電MEMS麥克風可能對聲波較不敏感。舉例來說，當在具有增大的頂表面粗糙度的第一電極層之上沉積第二壓電層時，第二壓電層的晶體結構可能受到不利影響。因此，不均勻的厚度可例如導致在大規模製造（bulk manufacturing）期間壓電MEMS麥克風的操作參數的不均勻性且可能因此導致低良率。
本揭露的各種實施例提供一種製造圖案化電極層的方法以生產可靠的壓電MEMS麥克風和/或其他壓電MEMS裝置。在一些實施例中，新方法包括：在電極層上沉積阻擋層，以及隨後在阻擋層上形成光阻罩幕。在光阻罩幕就位的情況下對阻擋層進行第一蝕刻，並剝離（strip）光阻罩幕。光阻罩幕可例如藉由基於氧的電漿灰化來剝離。在光阻罩幕被剝離後，在阻擋層就位的情況下向電極層中進行第二蝕刻，且隨後移除阻擋層。
阻擋層可例如用作氧阻擋件以防止在對電極層進行圖案化期間電極層發生氧化。因此，阻擋層可例如防止在基於氧的電漿灰化以移除光阻罩幕期間電極層發生氧化。藉由防止電極層氧化，電極層具有整體而言實質上均勻的厚度、低表面粗糙度以及實質上均勻的薄層電阻。這繼而會增強壓電MEMS裝置的壓電效應，當壓電MEMS裝置是麥克風或某一其他合適的感測器時，此可例如引起增強的敏感度。
圖1A示出包括多個圖案化電極層的壓電MEMS麥克風的一些實施例的剖視圖100A。
壓電MEMS麥克風的剖視圖100A包括嵌置在壓電結構106中的第一電極層107及第二電極層108。第一電極層107與第二電極層108在垂直方向上被壓電結構106間隔開。在一些實施例中，第一電極層107及第二電極層108二者的頂表面的表面粗糙度均比其至少一個側壁的表面粗糙度小。壓電結構106由基底102支撐。基底102支撐壓電結構106的周邊部分。基底102具有一對內側壁102a及一對外側壁102b。在一些實施例中，在基底102與壓電結構106之間設置有前側介電層104。前側介電層104具有一對內側壁104a及一對外側壁104b。在一些實施例中，前側介電層104的所述一對內側壁104a在側向上相對於基底102的所述一對內側壁102a偏移。
在壓電結構106的中心部分中，空腔（cavity）110從壓電結構106的頂表面延伸到壓電結構106的底表面。空腔110還延伸穿過第一電極層107及第二電極層108。在一些實施例中，空腔110具有錐形（tapered）側壁。在一些實施例中，在空腔110的第一側110a上有第一接觸件112。接觸件又可稱為接觸通孔或導電接觸件。第一接觸件112可例如從壓電結構106的頂表面延伸到第一電極層107的頂表面，由此延伸穿過第二電極層108。在一些實施例中，第一電極層107的與第一接觸件112接觸的頂表面的表面粗糙度可比第一電極層107的與壓電結構106接觸的其他頂表面的表面粗糙度高。在一些實施例中，在空腔110的第二側110b上有第二接觸件116。在其他實施例中，第二接觸件116位於空腔110的第一側110a上。第二接觸件116可例如從壓電結構106的頂表面延伸到第二電極層108的頂表面。在一些實施例中，第二電極層108的與第二接觸件116接觸的頂表面的表面粗糙度可比第二電極層108的與壓電結構106接觸的其他頂表面的表面粗糙度高。在一些實施例中，第一接觸件112及第二接觸件116可分別具有周邊部分112p及116p，周邊部分112p及116p懸垂（overhang）於壓電結構106的頂表面且與壓電結構106的頂表面間隔開。
在一些實施例中，由於第一接觸件112電耦合到第二電極層108，且第二接觸件116電耦合到第二電極層108，因此可在第二電極層108內存在間斷部（discontinuity）114，以使第一接觸件112與第二接觸件116電性隔離。在一些實施例中，間斷部114的位置比第二接觸件116的位置更靠近第一接觸件112。在一些實施例中，間斷部114位於空腔110的與第二接觸件116相對的側上。
在一些實施例中，第一電極層107及第二電極層108各自具有實質上低的表面粗糙度且因此具有實質上均勻的厚度。這繼而使得在壓電結構106中形成更均勻的晶格（crystalline lattice），且因此會增強壓電MEMS麥克風用於感測聲波的壓電效應，以使壓電MEMS麥克風對聲波具有增強的敏感度。如在下文中所看到的，低的表面粗糙度及均勻的厚度可例如歸因於使用防止第一電極層107及第二電極層108的頂表面氧化的阻擋層對第一電極層107及第二電極層108進行圖案化。
圖1B示出圖1A的壓電MEMS麥克風的一些替代實施例的剖視圖100B，其中省略壓電結構106的頂部部分。因此，暴露出第二電極層108。
圖2示出包括多個圖案化電極層的壓電MEMS麥克風的一些附加實施例的剖視圖200。
壓電MEMS麥克風的剖視圖200包括與圖1A的剖視圖100A中的壓電MEMS麥克風相同的特徵。然而，在剖視圖200中，壓電MEMS麥克風具有帶有不同特性的第一接觸件112及第二接觸件116。在一些實施例中，由於不同的製造順序，第一接觸件112可具有與壓電結構106的頂表面直接接觸的周邊部分112p。類似地，在一些實施例中，第二接觸件116可具有與壓電結構106的頂表面直接接觸的周邊部分116p。間斷部114使第一接觸件112與第二接觸件116電性隔離。第二電極層108中的間斷部114將第二電極層108分成被第二接觸件116感測的感測區段（或稱為感測電極區段）108s及與第一接觸件112接觸的虛設區段（或稱為虛設電極區段）108d。在一些實施例中，虛設區段108d不向第一接觸件112提供電訊息。在一些實施例中，感測區段108s比虛設區段108d更長。
在一些實施例中，基底102的所述一對內側壁102a可間隔開第一距離d1。另外，前側介電層104的所述一對內側壁104a可間隔開第二距離d2。在一些實施例中，第二距離d2大於第一距離d1。
在一些實施例中，第一電極層107及第二電極層108各自具有實質上低的表面粗糙度且因此具有實質上均勻的厚度。在一些實施例中，可藉由測量平均表面粗糙度來量化表面粗糙度。在一些實施例中，為測量平均表面粗糙度，粗糙度測量工具（例如，輪廓儀（profilometer）、原子力顯微鏡（atomic force microscope，AFM））計算沿表面的平均線（mean line），且測量表面上的峰（peak）或谷（valley）的高度與平均線之間的偏差。在測量整個表面上的許多峰及谷處的許多偏差之後，藉由取所述許多個偏差的平均值來計算平均表面粗糙度，其中偏差是絕對值。在其他實施例中，藉由測量總厚度變化（total thickness variation，TTV）來量化表面粗糙度。層的TTV是指層的最小厚度與最大厚度之差。TTV是在層的整個長度上測量的。
在一些實施例中，第一電極層107的頂表面及第二電極層108的頂表面各自的平均表面粗糙度小於約1奈米。類似地，在一些實施例中，第一電極層107及第二電極層108各自的TTV可小於約1奈米。然而，其他值可適用於平均表面粗糙度及TTV。在一些實施例中，第一電極層107及第二電極層108二者的頂表面的平均表面粗糙度均比其最外側壁的平均表面粗糙度小。因此，在一些實施例中，第一電極層107的最外側壁及第二電極層108的最外側壁各自的平均表面粗糙度和/或TTV可大於約1奈米。在一些實施例中，第一電極層107的平均表面粗糙度及TTV以及第二電極層108的平均表面粗糙度及TTV可受到第一電極層107及第二電極層108的圖案化順序的影響。由於第一電極層107的頂表面及第二電極層108的頂表面具有低的平均表面粗糙度和/或低的TTV，因此第一電極層107的薄層電阻及第二電極層108的薄層電阻各自實質上是均勻的。在一些實施例中，第一電極層107的薄層電阻及第二電極層108的薄層電阻各自的範圍為約1歐姆/平方至約20歐姆/平方。然而，其他值也是可適用的。
圖3示出包括多個圖案化電極層的壓電MEMS麥克風的一些實施例的剖視圖300。
壓電MEMS麥克風的剖視圖300包括與剖視圖100A中的壓電MEMS麥克風相同的特徵，其中增加了第三電極層109及第三接觸件118。在一些實施例中，如圖所示，壓電MEMS麥克風除了第一電極層107及第二電極層108之外更包括第三電極層109。在其他實施例中，壓電MEMS麥克風包括多於三個電極層。在一些實施例中，接觸件的數目等於電極層的數目。在一些實施例中，第三電極層109位於第一電極層107下方，且在垂直方向上藉由壓電結構106與第一電極層107間隔開。在一些實施例中，第三接觸件118從壓電結構106的頂表面延伸到第三電極層109的頂表面。第三接觸件118完全延伸穿過第一電極層107及第二電極層108。在一些實施例中，第一接觸件112及第三接觸件118位於空腔110的第一側110a上，而第二接觸件116位於空腔110的第二側110b上。在一些實施例中，第三接觸件118直接接觸第一電極層107、第二電極層108及第三電極層109。在一些實施例中，第一接觸件112直接接觸第一電極層107及第二電極層108。為使第一接觸件112、第二接觸件116及第三接觸件118電性隔離，在第一電極層107及第二電極層108內形成間斷部114。
圖4示出包括多個圖案化電極層的壓電MEMS麥克風的一些附加實施例的剖視圖400。
壓電MEMS麥克風的剖視圖400包括與圖1A的剖視圖100A中的壓電MEMS麥克風相似的特徵。然而，圖4的剖視圖400中的實施例利用介電襯裡（liner）402而不是圖1A的間斷部114來使第一接觸件112與第二電極層108電性隔離。在一些實施例中，介電襯裡（或稱為介電層）402沿第一接觸件112的外側壁延伸。介電襯裡402將第一接觸件112與第二電極層108分隔開，且也將第一接觸件112的外側壁與壓電結構106分隔開。在一些實施例中，介電襯裡402的底表面直接接觸第一電極層107。第一接觸件112的底表面仍直接接觸第一電極層107的頂表面。在一些實施例中，第二接觸件116不接觸介電襯裡402。在其他實施例中，介電襯裡402也沿第二接觸件116的外側壁延伸，進而使第二接觸件116的外側壁與壓電結構106分隔開。此外，在一些實施例中，第一電極層107及第二電極層108具有與壓電結構106的最外側壁間隔開的最外側壁。在其他實施例中，第一電極層107及第二電極層108具有與壓電結構106的最外側壁實質上共面的最外側壁。
圖5示出包括多個圖案化電極層的壓電MEMS麥克風的一些附加實施例的剖視圖500。
壓電MEMS麥克風的剖視圖500包括與圖4的剖視圖400中的壓電MEMS麥克風相似的特徵，其中增加了第三電極層109及第三接觸件118。第三接觸件118從壓電結構106的頂表面延伸到第三電極層109的頂表面。第三接觸件118直接接觸第三電極層109。在一些實施例中，介電襯裡402也沿第三接觸件118的外側壁延伸，進而使第三接觸件118的外側壁與壓電結構106、第一電極層107及第二電極層108分隔開。在一些實施例中，第一電極層107、第二電極層108及第三電極層109不包括間斷部（例如，圖1到圖3的114）。舉例來說，在一些實施例中，第二電極層108的一部分502在第一接觸件112與第三接觸件118之間連續地延伸。在一些實施例中，介電襯裡402將第二電極層108的所述一部分502與第一接觸件112及第三接觸件118分隔開，而第二接觸件116直接接觸第二電極層108。
圖6A示出耦合到積體電路（integrated circuit，IC）晶片602中的電晶體的壓電MEMS麥克風的一些實施例的剖視圖600A。
壓電MEMS麥克風的剖視圖600A包括與剖視圖400中的壓電MEMS麥克風相同的特徵，其中具有將壓電MEMS麥克風耦合到電晶體132的附加特徵。電晶體132設置在基底130上及基底130內。電晶體132可為例如金屬氧化物半導體場效應電晶體（metal oxide semiconductor field-effect transistor，MOSFET），和/或可例如包括基底130內的源極及汲極以及位於基底130上的閘極氧化物上方且位於源極與汲極之間的閘極電極。在基底130上方有介電結構128，介電結構128中嵌置有內連線通孔126及內連線124。在一些實施例中，支撐壓電結構106的基底102的至少一部分靠（rest）在介電結構128上。內連線124及內連線通孔126耦合到電晶體132的源極或電晶體132的汲極。在一些實施例中，導電凸塊121耦合到內連線124中的一者且位於介電結構128上方。在一些實施例中，焊料凸塊120耦合到第一接觸件112及第二接觸件116。在一些實施例中，焊料凸塊120不接觸第一接觸件112的底部內表面。類似地，在一些實施例中，如在第二接觸件116處所示，焊料凸塊120接觸第二接觸件116的底部內表面及第二接觸件116的內側壁。在一些實施例中，導電線122將焊料凸塊120連接到導電凸塊121。
圖6B示出耦合到電晶體的壓電MEMS麥克風的一些實施例的俯視圖600B。
圖6B的俯視圖600B可來自與圖6A的剖視圖600A的壓電MEMS麥克風相同的實施例。如在俯視圖600B中所看到的，在一些實施例中，空腔110並不完全分隔壓電結構106。在一些實施例中，第一接觸件112及第二接觸件116可為矩形形狀，且從俯視角度來看，焊料凸塊120可實質上位於第一接觸件112及第二接觸件116的中心處。第一接觸件112及第二接觸件116各自耦合到內連線124中的一者，內連線124中的所述一者可耦合到圖6A的IC晶片602中的多於一個電晶體132。
圖7示出具有多個圖案化電極層的壓電裝置的一些實施例的剖視圖700。
剖視圖700包括與圖3的剖視圖300相同的特徵中的一些特徵。在一些實施例中，剖視圖700可為例如壓電感測器（piezoelectric sensor）、壓電致動器（piezoelectric actuator）或一些其他合適的壓電裝置中的部分。剖視圖700的壓電裝置包括由基底102支撐的壓電結構106。在一些實施例中，壓電結構106直接接觸基底102。在一些實施例中，剖視圖700包括第一電極層107、第二電極層108以及第三電極層109。在其他實施例中，可使用多於三個電極層或少於三個電極層。間斷部114將第一接觸件112、第二接觸件116以及第三接觸件118彼此電性隔離。在一些實施例中，作為剖視圖700中的最底部電極層的第三電極層109無間斷部114。在一些實施例中，第一電極層107、第二電極層108及第三電極層109具有實質上相等的薄層電阻，和/或各自在其整個長度上具有實質上均勻的薄層電阻。如在下文中所看到的，此可例如歸因於在對電極層進行圖案化時使用阻擋/硬罩幕層。
圖8示出具有多個圖案化電極層的壓電裝置的一些附加實施例的剖視圖800。
除了不包括圖7的間斷部114之外，剖視圖800包括與剖視圖700相似的特徵，剖視圖800包括介電襯裡402以提供第一接觸件112、第二接觸件116以及第三接觸件118之間的電性隔離。在一些實施例中，介電襯裡402沿第一接觸件112及第三接觸件118的最外側壁延伸。在其他實施例中，介電襯裡402還沿第二接觸件116的最外側壁延伸。
儘管圖2到圖5、圖6A、圖6B、圖7及圖8示出被壓電結構106覆蓋的第二電極層108，但是作為另外一種選擇，在圖2到圖5、圖6A、圖6B、圖7及圖8中的任一者或組合中可省略壓電結構106的頂部部分，且因此第二電極層108未被覆蓋。此實例可例如藉由比較圖1A與圖1B看到。
圖9到圖29示出形成壓電MEMS麥克風的方法的一些實施例的剖視圖900到剖視圖2800。儘管圖9到圖28是關於方法來闡述，然而將理解，圖9到圖28中所揭露的結構並不僅限於這種方法，而是可單獨作為獨立於所述方法的結構。
如圖9的剖視圖900中所示，提供基底102。在各種實施例中，基底102可為或可包括塊狀基底（例如，塊狀矽基底）、單晶矽、P摻雜矽、N摻雜矽或其類似物。在基底102的前側102f上設置前側介電層104。在一些實施例中，在基底102的背側102c上設置背側介電層903。在一些實施例中，前側介電層104與背面介電層903包括相同的介電材料（例如，氧化物、氮化物、碳化物等）。在前側介電層104之上沉積第一壓電層906a。在一些實施例中，第一壓電層906a包括壓電材料，例如氮化鋁、氧化鋅等。在一些實施例中，第一壓電層906a的厚度的範圍可為約5奈米至約50奈米。
在第一壓電層906a之上設置第一電極層107。在一些實施例中，使用相同的處理工具來沉積第一壓電層906a及第一電極層107，其中基底102至少從第一壓電層906a的沉積直到第一電極層107的沉積之後保留在處理工具中。在各種實施例中，第一電極層107可包括導電材料，例如鉬、鎳等。在一些實施例中，第一電極層107的厚度的範圍可為約10奈米至約100奈米。在一些實施例中，第一電極層107具有實質上低的第一表面粗糙度，在一些實施例中，第一表面粗糙度可藉由小於約1奈米的平均表面粗糙度和/或總厚度變化來量化。通常，實際平均表面粗糙度根據第一電極層107的厚度而變化。在一些實施例中，第一電極層107也可具有範圍為約1歐姆/平方至約20歐姆/平方的實質上均勻的薄層電阻。實質上均勻的薄層電阻歸因於由實質上低的表面粗糙度而引起的均勻的厚度。
如圖10的剖視圖1000中所示，在第一電極層107之上沉積硬罩幕層1002。硬罩幕層1002用作阻擋件（barrier），以防止在隨後的處理期間第一電極層107發生氧化。在一些實施例中，硬罩幕層1002包括二氧化矽、氮化矽、氮氧化矽或其他類似介電質的材料。在一些實施例中，使用脈衝直流（direct current，DC）濺鍍或一些其他合適的物理氣相沉積（physical vapor deposition，PVD）製程來沉積硬罩幕層1002。由於氧化在某種程度上是不可控制的，因此PVD製程能夠在第一電極層107不發生氧化或最少氧化的情況下沉積硬罩幕層1002，且因此能夠控制硬罩幕層1002的厚度。在第一電極層107不發生氧化的情況下，第一電極層107的表面粗糙度實質上保持不變。使用化學氣相沉積（chemical vapor deposition，CVD）來沉積硬罩幕層1002可例如導致第一電極層107的頂表面氧化，且因此可能使得無法控制硬罩幕層1002的厚度。當硬罩幕層1002的厚度可控時，硬罩幕層1002的移除也更可控，硬罩幕層1002的移除是在下文的圖15與圖16之間進行。在一些實施例中，硬罩幕層1002的PVD在與第一電極層107的沉積相同的處理工具中進行，以防止第一電極層107發生氧化。舉例來說，第一電極層107在處理工具的第一處理室中沉積，且硬罩幕層1002隨後在處理工具的第二處理室中沉積，其中直到沉積硬罩幕層1002之後才從處理工具移除第一電極層107。
在一些實施例中，硬罩幕層1002的厚度的範圍可為約1奈米至約20奈米。如果硬罩幕層1002的厚度太薄（例如，小於約1奈米或某一其他合適的值），則硬罩幕層1002可能不能用作第一電極層107的氧化阻擋件。如果硬罩幕層1002的厚度太厚（例如，大於約20奈米或某一其他合適的值），則在硬罩幕層1002上，可能浪費材料，且在移除硬罩幕層1002時可能浪費時間。硬罩幕層1002完全覆蓋第一電極層107的頂表面。
如圖11的剖視圖1100中所示，在硬罩幕層1002之上沉積光阻層1102。在一些實施例中，光阻層1102是可例如藉由旋轉塗佈製程形成的感光性材料。光阻層1102完全覆蓋硬罩幕層1002的頂表面。
如圖12的剖視圖1200中所示，對圖11的光阻層1102進行圖案化以形成圖案化光阻層1202。使用微影及蝕刻製程（例如，濕式蝕刻或乾式蝕刻）形成圖案化光阻層1202。圖案化光阻層1202定義至少開口1204以暴露出硬罩幕層1002。圖案化光阻層1202包括將被轉移到第一電極層107的圖案。在一些實施例中，圖案化光阻層1202中的開口1204的寬度的範圍可為約1微米至約5微米。圖案化光阻層1202具有位於開口1204的一側上的第一側1202a以及位於開口1204的另一側上的第二側1202b。圖案化光阻層1202的第一側1202a及第二側1202b可例如具有實質上相等的寬度。在一些實施例中，圖案化光阻層1202的第一側1202a及第二側1202b各自的寬度的範圍可為約300微米至約600微米。
如圖13的剖視圖1300中所示，對圖12的硬罩幕層1002進行圖案化以形成圖案化硬罩幕層1302。圖案化硬罩幕層1302可藉由使用圖案化光阻層1202作為罩幕進行蝕刻（例如，濕式蝕刻或乾式蝕刻）來形成。因此，在一些實施例中，圖案化硬罩幕層1302與圖案化光阻層1202二者共用具有至少開口1204的同一圖案。由於蝕刻效應，定義開口1204的圖案化硬罩幕層1302的內側壁可為錐形或傾斜角（angled）的。
如圖14的剖視圖1400中所示，將圖13的圖案化光阻層1202剝離。在一些實施例中，使用氧電漿灰化及溶劑（例如，EKC）剝離圖13的圖案化光阻層1202。在一些實施例中，第一電極層107的被暴露部分由於其暴露於氧電漿灰化而被氧化。因此，在一些實施例中，在剝離圖13的圖案化光阻層1202之後，第一電極層107具有位於開口1204內的被暴露頂表面部分1402上的氧化頂層1404以及位於第一電極層107的最外側壁1407上的氧化側層1406。被圖案化硬罩幕層1302覆蓋的第一電極層107的受保護頂表面部分107f不會氧化，這是因為受保護頂表面部分107f被圖案化硬罩幕層1302保護。由於在移除圖案化光阻層1202之後第一電極層107的被暴露部分發生氧化，因此被暴露頂表面部分1402的表面粗糙度可比第一電極層107的受保護頂表面部分107f的表面粗糙度大。在一些實施例中，第一電極層107的最外側壁1407的表面粗糙度也比第一電極層107的受保護頂表面部分107f的表面粗糙度大。如上所述，表面粗糙度可例如藉由平均表面粗糙度和/或TTV來量化。在一些實施例中，被暴露頂表面部分1402及最外側壁1407的表面粗糙度的範圍可各自為第一電極層107的受保護頂表面部分107f的表面粗糙度的約2倍至約7倍。
如圖15的剖視圖1500中所示，對圖14的第一電極層107進行圖案化。注意，省略圖14的氧化側層1406以示出一些替代實施例。使用圖案化硬罩幕層1302作為罩幕進行蝕刻（例如，濕式蝕刻或乾式蝕刻）來對第一電極層107進行圖案化。蝕刻在第一電極層107內形成開口1507，進而移除圖14的氧化頂層1404及圖14的第一電極層107的被暴露頂表面部分1402。第一電極層107內的開口1507延伸穿過第一電極層107以暴露出第一壓電層906a的一部分。第一電極層107與圖12的圖案化光阻層1202共用同一圖案。
如圖16的剖視圖1600中所示，移除圖15的圖案化硬罩幕層1302及背側介電層903。在一些實施例中，藉由氬（Ar）濺鍍製程移除圖案化硬罩幕層1302。在一些實施例中，由於圖案化硬罩幕層1302具有可藉由PVD製程控制的厚度，因此也可很好地控制所使用的Ar濺鍍製程，進而減輕Ar濺鍍製程對第一電極層107的受保護頂表面部分107f的表面粗糙度的影響。在一些實施例中，在所述移除之後，第一電極層107的受保護頂表面部分107f具有可藉由約小於1奈米的平均表面粗糙度來量化的表面粗糙度。在一些實施例（未示出）中，Ar濺鍍製程還移除圖14的位於第一電極層107的最外側壁1407上的氧化側層1406。在一些實施例（未示出）中，圖14的氧化側層1406中的一些保留在第一電極層107的最外側壁1407上。在一些實施例中，第一電極層107的受保護頂表面部分107f的表面粗糙度實質上小於第一電極層107的最外側壁1407處的表面粗糙度。
如圖17的剖視圖1700中所示，在第一電極層107之上沉積第二壓電層906b。由於第一電極層107的受保護頂表面部分107f的表面粗糙度實質上為低的，因此第二壓電層906b具有幾乎無缺陷的晶體結構，進而提高第二壓電層906b中的壓電效應的可靠度。在一些實施例中，第二壓電層906b包括與第一壓電層906a相同的材料。第二壓電層906b填充在第一電極層107的開口1507（參見圖16）中，並且在一些實施例中，第二壓電層906b還可覆蓋第一電極層107的最外側壁1407。在一些實施例中，第二壓電層906b比第一壓電層906a厚。第二壓電層906b的厚度的範圍可為約100奈米至約1000奈米。在第二壓電層906b的頂部上，沉積第二電極層108。在一些實施例中，第二電極層108包括與第一電極層107相同的材料，和/或具有與第一電極層107相同的厚度。此外，在一些實施例中，第二電極層108具有與第一電極層107的受保護頂表面部分107f的表面粗糙度相同的實質上低的表面粗糙度。
如圖18A的剖視圖1800A中所示，根據一些實施例，對圖17的第二電極層108進行圖案化。可例如使用與圖10到圖16中所示相同的步驟來對第二電極層108進行圖案化。第二電極層108在第二電極層108的中心定義開口1807，開口1807與圖15所示第一電極層107中的開口1507實質上對準。在一些實施例中，還在第二電極層108中形成位於開口1807的第一側1807a上的附加開口1802。第二電極層108的開口1807及附加開口1802可在相同的圖案化步驟中同時形成。在一些實施例中，儘管第二電極層108顯現出在橫截面中具有三個離散區段，然而當從頂部向下觀察時，所述三個離散區段可彼此連續（且因此彼此電耦合）。在一些實施例（未示出）中，第二電極層108的最外側壁（或稱為電極側壁）1808的表面粗糙度可比第二電極層108的受保護頂表面部分108f的表面粗糙度高。在一些實施例中，第二電極層108的受保護頂表面部分108f具有與第一電極層107的受保護頂表面部分107f的表面粗糙度相同的實質上低的表面粗糙度。因此，第二電極層108及第一電極層107二者均具有範圍為約1歐姆/平方至約120歐姆/平方的實質上均勻的薄層電阻。
如圖18B的剖視圖1800B中所示，根據其他實施例對第二電極層108進行圖案化，以使第二電極層108定義間斷部114。第二電極層108定義與圖18A的第二電極層108相同的開口1807及附加開口1802。在一些實施例中，間斷部114形成在開口1807與附加開口1802之間，且與開口1807及附加開口1802同時形成。間斷部114提供接觸件之間的電性隔離，例如在圖1到圖3中所示的實施例中所示。在一些實施例中，間斷部114將第二電極層108分成虛設區段108d及感測區段108s。
如圖19的剖視圖1900中所示，在一些實施例中，在圖18A的第二電極層108之上沉積第三壓電層906c。在替代實施例中，在圖18B的第二電極層108之上沉積第三壓電層906c，且接著所述方法進行到圖20處的動作，且從圖20處的動作進行到圖23到圖29處的動作（跳過圖21及圖22處的動作）。在一些實施例中，第三壓電層906c包括與第一壓電層906a及第二壓電層906b相同的材料。第三壓電層906c填充圖18A的第二電極層108的開口1807及附加開口1802。在一些實施例中，第三壓電層906c還覆蓋第二電極層108的頂表面。在一些實施例中，第三壓電層906c的厚度比第二壓電層906b的厚度小。由於第二電極層108的受保護頂表面部分108f的表面粗糙度實質上為低的，因此第三壓電層906c具有幾乎無缺陷的晶體結構，進而提高第三壓電層906c中的壓電效應的可靠度。
如圖20的剖視圖2000中所示，在第三壓電層906c之上沉積罩幕層2002。罩幕層2002可包括介電質（例如氧化物或氮化物等）或者感光性材料（例如，光阻）。使用微影及蝕刻（例如，濕式蝕刻或乾式蝕刻）來對罩幕層2002進行圖案化，以形成第一開口2004及第二開口2006。根據罩幕層2002中的第一開口2004及第二開口2006對第二壓電層906b及第三壓電層906c進行圖案化，以在第二壓電層906b及第三壓電層906c中形成第一開口2004及第二開口2006。在一些實施例中，在第二壓電層906b及第三壓電層906c中形成第一開口2004及第二開口2006可在第一電極層107及第二電極層108用作蝕刻停止件（etch stop）的情況下使用相同的蝕刻步驟進行。第一開口2004暴露出第一電極層107的頂表面。第二開口2006暴露出第二電極層108的頂表面。在其他實施例中，可進行多個微影及蝕刻步驟以在第二壓電層906b及第三壓電層906c中形成第一開口2004及第二開口2006。在一些實施例中，壓電層906a到906c的中心區域2010保持完整並被罩幕層2002覆蓋。在其他實施例中，藉由蝕刻移除壓電層906a到906c的中心區域2010。
在一些實施例中，使用光阻來對罩幕層2002進行圖案化，且隨後在形成第一開口2004及第二開口2006之後移除光阻。可使用氧電漿灰化來移除光阻，且接著可使用Ar濺鍍製程來進行清潔。因此，在一些實施例中，第一開口2004及第二開口2006中的第一電極層107及第二電極層108的被暴露表面可在光阻移除期間發生氧化。在一些實施例中，這些被暴露表面可包括第二電極層108的內側壁2012、第二電極層108的上部暴露表面2014和/或第一電極層107的上部暴露表面2016。因此，在Ar濺鍍製程之後，第一電極層107及第二電極層108各自的被暴露表面的表面粗糙度可大於第一電極層107的受保護頂表面部分107f的頂表面的表面粗糙度及第二電極層108的受保護頂表面部分108f的頂表面的表面粗糙度。在替代實施例中，可進行不同的處理步驟（例如，舉例來說，類似於圖10到圖16的步驟）以保護第一電極層107及第二電極層108不受氧電漿灰化影響，且因此減輕第一電極層107及第二電極層108上的表面粗糙度的變化。
如圖21的剖視圖2100中所示，在一些實施例中，在罩幕層2002之上沉積共形介電襯層2102。共形介電襯層2102覆蓋第一開口2004及第二開口2006的側壁及底表面。在一些實施例中，可藉由沉積技術（例如，PVD、CVD、電漿增強型CVD（Plasma Enhanced-CVD，PE-CVD）、原子層沉積（atomic layer deposition，ALD）、濺鍍等）來沉積共形介電襯層2102。共形介電襯層2102可包括介電材料，例如氮化物（例如，氮化矽）、氧化物（例如，氧化矽）、碳化物（例如，碳化矽）等。
如圖22的剖視圖2200中所示，進行垂直蝕刻製程（例如，回蝕刻製程）以移除圖21的共形介電襯層2102的水平部分。在一些實施例中，垂直蝕刻製程利用乾式蝕刻。在垂直蝕刻製程完成之後，保留介電襯裡402。介電襯裡402覆蓋第一開口2004的內側壁。在一些實施例中，介電襯裡402還覆蓋第二開口2006的內側壁。在第一開口2004中，介電襯裡402直接接觸第二壓電層906b及第三壓電層906c。介電襯裡402還完全覆蓋第一開口2004中的第二電極層108的側壁。第一電極層107的頂表面在第一開口2004中未被覆蓋。在一些實施例中，在第二開口2006中，介電襯裡402直接接觸第三壓電層906c。第二電極層108的頂表面在第二開口2006中未被覆蓋。
如圖23的剖視圖2300中所示，在罩幕層2002之上沉積導電層2302。導電層2302直接接觸第一電極層107及第二電極層108。在一些實施例中，導電層2302包括導電材料，例如鋁、銅等。
如圖24的剖視圖2400中所示，對圖23的導電層2302進行圖案化（即，移除導電層2302的選定部分），以形成彼此隔離的第一接觸件112與第二接觸件116。可藉由選擇性蝕刻來移除導電層2302。在一些實施例中，罩幕層2002不受形成第一接觸件112及第二接觸件116的選擇性蝕刻的影響。在一些實施例中，介電襯裡402將第一接觸件112與第二壓電層906b及第三壓電層906c分隔開。在一些實施例中，介電襯裡402還將第二接觸件116與第三壓電層906c分隔開。
如圖25的剖視圖2500中所示，使用微影及蝕刻進一步對圖24的罩幕層2002進行圖案化，以使用圖案化罩幕層2502藉由蝕刻形成空腔110。藉由移除壓電層906a到壓電層906c的中心區域2010（參見圖24）來形成空腔110。在一些實施例中，形成空腔110的蝕刻對於壓電層906a到壓電層906c具有選擇性，且不影響第一電極層107及第二電極層108。然而，第一電極層107及第二電極層108的內側壁（或稱為內腔側壁）2504可例如在形成空腔110時被暴露出。
在一些實施例中，使用光阻來形成空腔110。因此，在一些實施例中，如果在第一電極層107及第二電極層108的內腔側壁2504被暴露時使用氧電漿蝕刻來移除光阻，則第一電極層107及第二電極層108的內側壁2504可能發生氧化。在一些實施例中，使用Ar濺鍍製程進行清潔，且第一電極層107及第二電極層108的內腔側壁2504的表面粗糙度可高於第一電極層107的受保護頂表面部分107f的頂表面的表面粗糙度以及第二電極層108的受保護頂表面部分108f的頂表面的表面粗糙度。在替代實施例中，可進行不同的處理步驟（例如，舉例來說，類似於圖10到圖16的步驟）以保護第一電極層107及第二電極層108的內腔側壁2504不受氧電漿灰化影響。在一些實施例中，空腔110的寬度的範圍為約1微米至約5微米。
如圖26的剖視圖2600中所示，在基底102的前側102f之上沉積保護介電層（或稱為鈍化層）2602，以使保護介電層2602覆蓋圖案化罩幕層2502、第一接觸件112、第二接觸件116及空腔110的頂表面。保護介電層2602可包括氧化物、氮化物、碳化物等。
如圖27的剖視圖2700中所示，將剖視圖2600中的實施例翻轉（flip over），以使圖26的基底102的背側102c可被圖案化。在一些實施例中，將基底102的背側102c向下研磨（ground）以對基底102進行薄化。在一些實施例中，可進行平坦化製程（planarization process）（例如，化學機械平坦化製程）以對基底102進行薄化。在圖27中，圖26的第一壓電層906a、第二壓電層906b及第三壓電層906c一起由壓電結構106表示。
如圖28的剖視圖2800中所示，對圖27的基底102進行圖案化。在基底102內形成附加空腔2802，且附加空腔2802具有由基底102的一對內側壁102a定義的外側壁。在一些實施例中，使用停止在背側介電層104處的乾式蝕刻對基底102進行圖案化以形成附加空腔2802。基底102支撐位於空腔110的第一側110a上及空腔110的第二側110b上的壓電結構106的周邊部分。
如圖29的剖視圖2900中所示，將剖視圖2800中的實施例翻轉，並移除圖28的圖案化罩幕層2502、保護介電層2602以及前側介電層104的部分以形成壓電MEMS麥克風的實施例。在一些實施例中，使用氣相氫氟酸乾式蝕刻（vapor hydrofluoric dry etch）來移除圖案化罩幕層2502、保護介電層2602以及前側介電層104的部分。空腔110完全延伸穿過剖視圖2900的壓電結構106。前側介電層104保留在空腔110的第一側110a及空腔110的第二側110b的周邊部分處以及基底102與壓電結構106的底表面之間。在一些實施例中，由於氣相氫氟酸乾式蝕刻，前側介電層104的內側壁104a在側向上相對於基底102的內側壁102a偏移。在一些實施例中，空腔110的第一側110a上的壓電結構106的長度與空腔的第二側110b上的壓電結構106的長度實質上相等，且各自處於約300微米至約600微米的範圍內。在一些實施例中，壓電結構106的最外側壁、第一電極層107的最外側壁、第二電極層108的最外側壁、前側介電層104的最外側壁及基底102的最外側壁實質上對準。此外，在一些實施例中，第一接觸件112的周邊部分112p的最底表面及第二接觸件116的周邊部分116p的最底表面與壓電結構106間隔開，原因是在形成此壓電MEMS麥克風的方法中使用圖案化罩幕層2502。在一些實施例中，第一電極層107的最外側壁1407及第二電極層108的最外側壁1808各自的表面粗糙度可高於第一電極層107的受保護頂表面部分107f及第二電極層108的受保護頂表面部分108f的表面粗糙度。在一些實施例中，第二電極層108的內側壁2012、第二電極層108的上部暴露表面2014、第一電極層107的上部暴露表面2016和/或第一電極層107及第二電極層108的內腔側壁2504各自的表面粗糙度可高於第一電極層107的受保護頂表面部分107f及第二電極層108的受保護頂表面部分108f的表面粗糙度。
圖30示出形成壓電MEMS麥克風的方法3000的一些實施例的流程圖，所述壓電MEMS麥克風具有在其整個長度上具有實質上均勻的薄層電阻的電極。
儘管方法3000在以下被示出並闡述為一系列動作或事件，然而將理解，此類動作或事件的所示出的次序不應被解釋為具有限制性意義。舉例來說，一些動作可以不同的次序進行和/或與除本文中所示出和/或闡述的動作或事件以外的其他動作或事件同時進行。另外，可能並不需要所有所示出的動作來實施本文中所作說明的一個或多個方面或實施例。此外，本文中所繪示的一個或多個動作可在一個或多個單獨的動作和/或階段中施行。
在動作3002處，在基底之上沉積第一壓電層。
在動作3004處，在第一壓電層之上沉積第一電極層。圖9示出對應於動作3002及3004的一些實施例的剖視圖900。
在動作3006處，藉由物理氣相沉積在第一電極層之上沉積硬罩幕層。圖10示出對應於動作3006的一些實施例的剖視圖1000。
在動作3008處，在硬罩幕層之上沉積光阻層。圖11示出對應於動作3008的一些實施例的剖視圖1100。
在動作3010處，對光阻層進行圖案化以在光阻層中形成開口。圖12示出對應於動作3010的一些實施例的剖視圖1200。
在動作3012處，根據光阻層中的開口對硬罩幕層進行圖案化。圖13示出對應於動作3012的一些實施例的剖視圖1300。
在動作3014處，移除光阻層。圖14示出對應於動作3014的一些實施例的剖視圖1400。
在動作3016處，使用圖案化硬罩幕層作為罩幕來對第一電極層進行圖案化。圖15示出對應於動作3016的一些實施例的剖視圖1500。
在動作3018處，移除圖案化硬罩幕層。圖16示出對應於動作3018的一些實施例的剖視圖1600。
在動作3020處，在第一電極層之上沉積第二壓電層。圖19示出對應於動作3020的一些實施例的剖視圖1900。
在動作3022處，對第二壓電層進行圖案化以暴露出第一電極層的頂表面。圖20示出對應於動作3022的一些實施例的剖視圖2000。
在動作3024處，在圖案化第二壓電層內形成接觸件，以使接觸件直接接觸第一電極層的頂表面。圖23到圖24示出對應於動作3024的一些實施例的剖視圖2300及2400。
因此，本揭露涉及製造壓電MEMS裝置的新方法，以在圖案化期間保護電極層不被氧化。
因此，在一些實施例中，本揭露涉及一種形成微機電系統（MEMS）裝置的方法，所述方法包括：在第一壓電層之上沉積第一電極層；在所述第一電極層之上沉積硬罩幕層；在所述硬罩幕層上形成具有第一電極圖案的光阻罩幕；在所述光阻罩幕就位的情況下對所述硬罩幕層進行第一蝕刻，以將所述第一電極圖案轉移到所述硬罩幕層；移除所述光阻罩幕；在所述硬罩幕層就位的情況下對所述第一電極層進行第二蝕刻，以將所述第一電極圖案轉移到所述第一電極層；以及移除所述硬罩幕層。
在其他實施例中，本揭露涉及一種形成壓電微機電系統（piezoMEMS）裝置的方法，所述方法包括：在基底的前側之上沉積第一壓電層；在所述第一壓電層之上沉積第一電極層；在所述第一電極層之上沉積第一介電層；使用第一光阻罩幕對所述第一介電層進行圖案化且在所述第一介電層中形成暴露出所述第一電極層的一部分的開口；穿過所述第一介電層向所述第一電極層內進行第一蝕刻，以移除所述第一電極層的被所述開口暴露出的所述部分；以及移除所述第一介電層。
在再一些實施例中，本揭露涉及一種壓電微機電系統（piezoMEMS）裝置，所述裝置包括：壓電結構；第一電極層及第二電極層，嵌置在所述壓電結構中，其中所述第二電極層上覆在所述第一電極層之上且與所述第一電極層間隔開，其中所述第二電極層具有電極側壁，所述電極側壁的平均表面粗糙度比所述第二電極層的頂表面的平均表面粗糙度高；第一接觸件，上覆在所述壓電結構之上且延伸穿過所述壓電結構並延伸到所述第一電極層，其中所述第一接觸件毗鄰所述電極側壁；以及第二接觸件，上覆在所述壓電結構之上且延伸穿過所述壓電結構並延伸到所述第二電極層。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本揭露的方面。所屬領域中的技術人員應理解，其可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不悖離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100A、100B、200、300、400、500、600A、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800A、1800B、1900、2000、2100、2200、2300、2400、2500、2600、2700、2800、2900:剖視圖 102:基底 102a、104a、2012:內側壁 102b、104b:外側壁 102c:背側 102f:前側 104:前側介電層 106:壓電結構 107:第一電極層 107f、108f:受保護頂表面部分 108:第二電極層 108d:虛設區段 108s:感測區段 109:第三電極層 110:空腔 110a:第一側 110b:第二側 112:第一接觸件 112p、116p:周邊部分 114:間斷部 116:第二接觸件 118:第三接觸件 120:焊料凸塊 121:導電凸塊 122:導電線 124:內連線 126:內連線通孔 128:介電結構 130:基底 132:電晶體 402:介電襯裡 502:第二電極層 602:積體電路晶片 600B:俯視圖 903:背側介電層 906a:第一壓電層 906b:第二壓電層 906c:第三壓電層 1002:硬罩幕層 1102:光阻層 1202:圖案化光阻層 1202a、1807a:第一側 1202b:第二側 1204、1507、1807:開口 1302:圖案化硬罩幕層 1402:被暴露頂表面部分 1404:氧化頂層 1406:氧化側層 1407、1808:最外側壁 1802:附加開口 2002:罩幕層 2004:第一開口 2006:第二開口 2010:中心區域 2014、2016:上部暴露表面 2102:共形介電襯層 2302:導電層 2502:圖案化罩幕層 2504:內側壁 2602:保護介電層 2802:附加空腔 3000:方法 3002、3004、3006、3008、3010、3012、3014、3016、3018、3020、3022、3024:動作 d1:第一距離 d2:第二距離
結合附圖閱讀以下詳細說明，會最好地理解本揭露的方面。注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1A及圖1B示出具有多個圖案化電極層的壓電微機電系統（piezoMEMS）麥克風的各種實施例的剖視圖，所述多個圖案化電極層在其整個長度上具有實質上均勻的薄層電阻（sheet resistance）。 圖2示出圖1A的壓電MEMS麥克風的一些替代實施例的剖視圖，其中接觸件直接接觸壓電結構的頂表面。 圖3示出具有多個圖案化電極層的壓電MEMS麥克風的一些替代實施例的剖視圖，所述多個圖案化電極層在其整個長度上具有實質上均勻的薄層電阻。 圖4示出具有部分地被介電襯裡（dielectric lining）包圍的接觸件的壓電MEMS麥克風的一些實施例的剖視圖。 圖5示出具有三個接觸件的壓電MEMS麥克風的一些替代實施例的剖視圖，所述三個接觸件中的至少兩個接觸件被介電襯裡包圍。 圖6A及6B示出耦合到電晶體的壓電MEMS麥克風的一些實施例的各種視圖。 圖7到圖8示出具有多個圖案化電極層的壓電裝置的一些實施例的剖視圖，所述多個圖案化電極層在其整個長度上具有實質上均勻的薄層電阻。 圖9到圖29示出形成壓電MEMS麥克風的方法的一些實施例的剖視圖，所述壓電MEMS麥克風具有帶有低平均表面粗糙度的電極。 圖30示出圖9到圖29的方法的一些實施例的流程圖。
3000:方法
3002、3004、3006、3008、3010、3012、3014、3016、3018、3020、3022、3024:動作

Claims (20)

  1. 一種形成微機電系統裝置的方法，包括： 在第一壓電層之上沉積第一電極層； 在所述第一電極層之上沉積硬罩幕層； 在所述硬罩幕層上形成具有第一電極圖案的光阻罩幕； 在所述光阻罩幕就位的情況下，對所述硬罩幕層進行第一蝕刻，以將所述第一電極圖案轉移到所述硬罩幕層； 移除所述光阻罩幕； 在所述硬罩幕層就位的情況下，對所述第一電極層進行第二蝕刻，以將所述第一電極圖案轉移到所述第一電極層；以及 移除所述硬罩幕層。
  2. 如申請專利範圍第1項所述的形成微機電系統裝置的方法，其中所述第一電極層的所述沉積與所述硬罩幕層的所述沉積是在相同的處理工具處進行。
  3. 如申請專利範圍第1項所述的形成微機電系統裝置的方法，其中所述硬罩幕層是使用物理氣相沉積進行沉積。
  4. 如申請專利範圍第1項所述的形成微機電系統裝置的方法，其中所述光阻罩幕是使用氧電漿灰化來移除。
  5. 如申請專利範圍第1項所述的形成微機電系統裝置的方法，其中所述移除所述光阻罩幕包括氧化所述第一電極層的未被所述硬罩幕層覆蓋的部分。
  6. 如申請專利範圍第1項所述的形成微機電系統裝置的方法，更包括： 在所述第一電極層上形成第二壓電層； 在所述第二壓電層上形成第二電極層； 在所述第二電極層上形成第三壓電層； 形成第一接觸通孔，所述第一接觸通孔延伸穿過所述第二壓電層及所述第三壓電層且延伸到所述第一電極層；以及 形成第二接觸通孔，所述第二接觸通孔延伸穿過所述第三壓電層且延伸到所述第二電極層。
  7. 如申請專利範圍第1項所述的形成微機電系統裝置的方法，更包括： 在所述第一電極層上沉積第二壓電層； 在所述第二壓電層上沉積第二電極層； 進行穿過所述第二電極層及所述第二壓電層的蝕刻，以形成開口，所述開口暴露出所述第一電極層及所述第二電極層的側壁； 沉積介電襯層，所述介電襯層覆蓋所述第一電極層及所述第二電極層並襯於所述開口； 對所述介電襯層進行回蝕刻，以暴露出所述第一電極層；以及 在所述開口中形成導電接觸件，其中所述導電接觸件電耦合到所述第一電極層，且藉由所述介電襯層與所述第二電極層的所述側壁電性隔離。
  8. 如申請專利範圍第1項所述的形成微機電系統裝置的方法，更包括： 在所述第一電極層上沉積第二壓電層； 在所述第二壓電層上沉積第二電極層； 對所述第二電極層進行圖案化，以形成感測電極區段及虛設電極區段，其中所述感測電極區段與所述虛設電極區段電性隔離； 進行穿過所述虛設電極區段及所述第二壓電層的蝕刻，以形成開口，所述開口暴露出所述第一電極層及所述虛設電極區段的側壁；以及 在所述開口中形成導電接觸件，其中所述導電接觸件電耦合到所述第一電極層及所述虛設電極區段。
  9. 一種形成壓電微機電系統裝置的方法，包括： 在基底的前側之上沉積第一壓電層； 在所述第一壓電層之上沉積第一電極層； 在所述第一電極層之上沉積第一介電層； 使用第一光阻罩幕對所述第一介電層進行圖案化且在所述第一介電層中形成開口，所述開口暴露出所述第一電極層的部分； 穿過所述第一介電層向所述第一電極層內進行第一蝕刻，以移除所述第一電極層的被所述開口暴露出的所述部分；以及 移除所述第一介電層。
  10. 如申請專利範圍第9項所述的形成壓電微機電系統裝置的方法，更包括： 在所述第一電極層之上沉積第二壓電層； 在所述第二壓電層之上沉積第二電極層；以及 對所述第一壓電層及所述第二壓電層進行圖案化，以形成延伸穿過所述第一壓電層及所述第二壓電層的第一空腔。
  11. 如申請專利範圍第10項所述的形成壓電微機電系統裝置的方法，更包括： 在所述第二電極層之上沉積鈍化層，且所述鈍化層襯於所述第一空腔； 對所述基底的背側進行薄化； 從所述基底的所述背側對所述基底進行圖案化，以形成與所述第一空腔對準的第二空腔；以及 進行第二蝕刻，以移除所述鈍化層。
  12. 如申請專利範圍第11項所述的形成壓電微機電系統裝置的方法，更包括： 在所述基底的所述前側上沉積第二介電層，其中所述第一壓電層沉積在所述第二介電層上，其中所述第一空腔延伸到所述第二介電層，且其中所述第二蝕刻移除所述第一空腔中的所述第二介電層的部分。
  13. 如申請專利範圍第9項所述的形成壓電微機電系統裝置的方法，其中所述第一介電層藉由物理氣相沉積進行沉積且藉由氬濺鍍來移除。
  14. 一種壓電微機電系統裝置，包括： 壓電結構； 第一電極層及第二電極層，嵌置在所述壓電結構中，其中所述第二電極層上覆在所述第一電極層之上且與所述第一電極層間隔開，其中所述第二電極層具有電極側壁，所述電極側壁的平均表面粗糙度比所述第二電極層的頂表面的平均表面粗糙度高； 第一接觸件，上覆在所述壓電結構之上且延伸穿過所述壓電結構並延伸到所述第一電極層，其中所述第一接觸件毗鄰所述電極側壁；以及 第二接觸件，上覆在所述壓電結構之上且延伸穿過所述壓電結構並延伸到所述第二電極層。
  15. 如申請專利範圍第14項所述的壓電微機電系統裝置，其中所述第一接觸件延伸穿過所述第二電極層，且其中所述壓電微機電系統裝置更包括： 介電層，將所述第一接觸件與所述第二電極層分隔開，其中所述介電層在側向上從所述電極側壁延伸到所述第一接觸件。
  16. 如申請專利範圍第15項所述的壓電微機電系統裝置，其中所述介電層將所述第一接觸件與所述壓電結構分隔開，且其中所述介電層的最底表面直接接觸所述第一電極層。
  17. 如申請專利範圍第14項所述的壓電微機電系統裝置，其中所述壓電結構以及所述第一電極層及所述第二電極層定義空腔，所述空腔延伸穿過所述壓電微機電系統裝置的中心，從所述壓電結構的頂表面延伸到所述壓電結構的底表面。
  18. 如申請專利範圍第14項所述的壓電微機電系統裝置，更包括： 介電層，位於所述壓電結構的底側上；以及 半導體基底，藉由所述介電層接合到所述壓電結構的所述底側，其中空腔延伸穿過所述介電層及所述半導體基底，以暴露出所述壓電結構。
  19. 如申請專利範圍第18項所述的壓電微機電系統裝置，其中所述介電層具有在所述空腔中的第一側壁，其中所述半導體基底具有在所述空腔中的第二側壁，以及其中所述第一側壁與所述第二側壁相鄰且在側向上彼此偏移。
  20. 如申請專利範圍第18項所述的壓電微機電系統裝置，其中當在橫截面中觀察時，所述半導體基底具有在所述空腔中的一對內側壁，其中所述第一電極層在側向上從與所述內側壁中的一者大致齊平的位置到與所述內側壁中的另一者大致齊平的位置具有小於1奈米的總厚度變化，且其中所述總厚度變化是所述第一電極層的最小厚度與最大厚度之差。
TW108122331A 2019-04-01 2019-06-26 微機電系統裝置及其形成方法 TWI739121B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/371,421 2019-04-01
US16/371,421 US11050012B2 (en) 2019-04-01 2019-04-01 Method to protect electrodes from oxidation in a MEMS device

Publications (2)

Publication Number Publication Date
TW202037557A true TW202037557A (zh) 2020-10-16
TWI739121B TWI739121B (zh) 2021-09-11

Family

ID=72604892

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122331A TWI739121B (zh) 2019-04-01 2019-06-26 微機電系統裝置及其形成方法

Country Status (3)

Country Link
US (3) US11050012B2 (zh)
CN (1) CN111762753B (zh)
TW (1) TWI739121B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825982B1 (en) * 2014-09-11 2020-11-03 Vesper Technologies Inc. Piezoelectric micro-electro-mechanical systems (MEMS) device with a beam strengthening physical element
US11522119B2 (en) * 2019-04-01 2022-12-06 Brother Kogyo Kabushiki Kaisha Piezoelectric actuator
TWI729605B (zh) * 2019-12-04 2021-06-01 茂丞科技股份有限公司 晶圓級超聲波裝置及其製造方法
US11527700B2 (en) 2019-12-20 2022-12-13 Vanguard International Semiconductor Singapore Pte. Ltd. Microphone device with single crystal piezoelectric film and method of forming the same
CN113438588B (zh) * 2021-07-28 2023-04-28 成都纤声科技有限公司 微机电系统麦克风、耳机和电子设备
CN114143687A (zh) * 2021-11-08 2022-03-04 歌尔微电子股份有限公司 微机电系统压电麦克风、其制造方法及电子设备
CN114390413B (zh) * 2021-12-30 2023-08-22 深圳市鑫启辉科技发展有限公司 一种具有高灵敏度的压电式麦克风
CN117750285B (zh) * 2024-02-07 2024-05-07 山东博华电子科技发展有限公司 微型压电换能器的制备方法及微型压电换能器

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236337A (ja) * 2001-05-11 2005-09-02 Ube Ind Ltd 薄膜音響共振器及びその製造方法
JP2003059905A (ja) * 2001-07-31 2003-02-28 Applied Materials Inc エッチング方法、キャパシタの製造方法、および半導体装置
US6806541B2 (en) * 2001-10-25 2004-10-19 Texas Instruments Incorporated Field effect transistor with improved isolation structures
DE10348007B4 (de) * 2003-10-15 2008-04-17 Infineon Technologies Ag Verfahren zum Strukturieren und Feldeffekttransistoren
JP2005130068A (ja) * 2003-10-22 2005-05-19 Tdk Corp 圧電共振器の製造方法
US7192868B2 (en) * 2005-02-08 2007-03-20 International Business Machines Corporation Method of obtaining release-standing micro structures and devices by selective etch removal of protective and sacrificial layer using the same
EP1764830B1 (en) * 2005-09-16 2012-01-25 Imec A method to create narrow trenches in dielectric materials
JP4896542B2 (ja) * 2006-02-24 2012-03-14 富士フイルム株式会社 パターン膜の製造方法
US7556978B2 (en) 2006-02-28 2009-07-07 Freescale Semiconductor, Inc. Piezoelectric MEMS switches and methods of making
JP2008061313A (ja) * 2006-08-29 2008-03-13 Seiko Epson Corp 静電アクチュエータ、液滴吐出ヘッド、液滴吐出装置及び静電デバイス並びにそれらの製造方法
EP2096191B1 (en) * 2006-11-02 2015-04-01 Asahi Glass Company, Limited Ethylene-tetrafluoroethylene copolymer molded product and method for producing the same
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
US8258591B2 (en) * 2008-01-16 2012-09-04 Solid State System Co., Ltd. Micro-electro-mechanical systems (MEMS) device
WO2011068344A2 (ko) * 2009-12-01 2011-06-09 (주)세미로드 멤스 마이크로폰 및 그 제조방법
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US8357981B2 (en) * 2010-05-28 2013-01-22 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transducer devices having different frequencies based on layer thicknesses and method of fabricating the same
JP5751026B2 (ja) * 2011-05-31 2015-07-22 セイコーエプソン株式会社 超音波トランスデューサー、生体センサー、及び超音波トランスデューサーの製造方法
US8415771B1 (en) * 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
EP2682363A1 (en) * 2012-07-06 2014-01-08 Imec Method for producing a mems device including a vapour release step
US10726231B2 (en) * 2012-11-28 2020-07-28 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US9114977B2 (en) * 2012-11-28 2015-08-25 Invensense, Inc. MEMS device and process for RF and low resistance applications
US20140264632A1 (en) * 2013-03-18 2014-09-18 Globalfoundries Inc. Semiconductor structure including a transistor having a layer of a stress-creating material and method for the formation thereof
JP6178172B2 (ja) * 2013-08-29 2017-08-09 住友化学株式会社 ニオブ酸アルカリ系圧電体薄膜素子の製造方法
US9889472B2 (en) * 2014-03-21 2018-02-13 Koninklijke Philips N.V. CMUT device and manufacturing method
CN105502280B (zh) * 2014-09-24 2017-05-24 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
US9728597B2 (en) * 2014-12-04 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure and method for forming the same
US10864553B2 (en) * 2015-01-16 2020-12-15 The Regents Of The University Of California Piezoelectric transducers and methods of making and using the same
US10490728B2 (en) 2016-04-15 2019-11-26 Globalfoundries Singapore Pte. Ltd. Fabrication methods for a piezoelectric micro-electromechanical system (MEMS)
US20170355591A1 (en) * 2016-06-08 2017-12-14 Infineon Technologies Ag Microelectromechanical device and a method of manufacturing a microelectromechanical device
US10161898B2 (en) * 2017-01-30 2018-12-25 International Business Machines Corporation Nanopatterned biosensor electrode for enhanced sensor signal and sensitivity
US10886455B2 (en) * 2017-07-31 2021-01-05 Vanguard International Semiconductor Singapore Pte. Ltd. Piezoelectric microphone with deflection control and method of making the same
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features

Also Published As

Publication number Publication date
CN111762753A (zh) 2020-10-13
US20210265557A1 (en) 2021-08-26
TWI739121B (zh) 2021-09-11
US20200313073A1 (en) 2020-10-01
US11812664B2 (en) 2023-11-07
CN111762753B (zh) 2024-04-12
US20230371383A1 (en) 2023-11-16
US11050012B2 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
TWI739121B (zh) 微機電系統裝置及其形成方法
JP3553535B2 (ja) 容量素子及びその製造方法
JP5101575B2 (ja) 半導体装置およびその製造方法
JP6422991B2 (ja) Ｃｍｕｔデバイス及び製造方法
TWI544808B (zh) 整合式麥克風結構及製造麥克風之方法
TWI439140B (zh) 具有單層多晶矽薄膜之微機電系統麥克風
TWI658739B (zh) 具有偏向控制之壓電麥克風及其製造方法
TW202115850A (zh) 半導體元件結構及其形成方法
CN113130343B (zh) 芯片间的导电桥及其制造方法、芯片测试方法
US6194318B1 (en) Manufacturing multiple layered structures of large scale integrated semiconductor devices
TW201508930A (zh) 感測器及其製造方法
KR20200028853A (ko) Mems 변환기 및 mems 변환기의 제조 방법
CN109534277B (zh) Mems麦克风及其形成方法
TWI814443B (zh) 微機電系統結構及其形成方法
TWI823495B (zh) 圖案化金屬層的檢測方法及其半導體結構
TWI715967B (zh) 半導體結構及其製造方法
KR100645459B1 (ko) 반도체 장치 제조 방법
TW202347617A (zh) 積體晶片及其形成方法
JPH08330250A (ja) 半導体装置の製造方法
JP4302929B2 (ja) 半導体基板の製造方法
TWI468027B (zh) 微機電麥克風的製作方法
TW202412274A (zh) 半導體結構
KR100688700B1 (ko) 반도체 소자 제조 방법
JP2001102570A (ja) 半導体トランジスタ及びその製造方法
JP2006013142A (ja) 半導体装置の製造方法