CN111762753B - 微机电系统装置及其形成方法 - Google Patents

微机电系统装置及其形成方法 Download PDF

Info

Publication number
CN111762753B
CN111762753B CN201910629444.4A CN201910629444A CN111762753B CN 111762753 B CN111762753 B CN 111762753B CN 201910629444 A CN201910629444 A CN 201910629444A CN 111762753 B CN111762753 B CN 111762753B
Authority
CN
China
Prior art keywords
layer
piezoelectric
electrode layer
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910629444.4A
Other languages
English (en)
Other versions
CN111762753A (zh
Inventor
王怡人
林宏桦
谢元智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111762753A publication Critical patent/CN111762753A/zh
Application granted granted Critical
Publication of CN111762753B publication Critical patent/CN111762753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H04R17/02—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025—Protection against chemical alteration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00166—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Abstract

本公开实施例涉及一种微机电系统装置及其形成方法，所述方法包括在第一压电层之上沉积第一电极层。接着在第一电极层之上沉积硬掩模层。在硬掩模层上形成具有第一电极图案的光刻胶掩模。使用光刻胶掩模向硬掩模层中进行第一刻蚀，以将第一电极图案转移到硬掩模层。接着移除光刻胶掩模。使用硬掩模层进行第二刻蚀，以将第一电极图案转移到第一电极层，以及移除硬掩模层。

Description

微机电系统装置及其形成方法
技术领域
本发明实施例涉及一种微机电系统装置及其形成方法，且特别是涉及一种压电微机电系统装置及其形成方法。
背景技术
微机电系统(microelectromechanical system，MEMS)麦克风在现代声音激活(sound-activated)装置(例如，智能扬声器、助听器及麦克风)中正变得越来越普遍。MEMS麦克风感测声波的存在并将声波转换成电信号以进行处理。压电微机电系统(piezomicroelectromechanical system，piezoMEMS)麦克风利用将机械应变(mechanicalstrain)转换成电信号的压电结构。压电MEMS麦克风是下一代MEMS麦克风的有希望的候选装置，因为与其他类型的MEMS麦克风相比，压电MEMS麦克风提供高信噪比(signal tonoise ratio)并对颗粒物(particles)及水气(moisture)不敏感。
发明内容
本发明实施例提供一种形成微机电系统装置的方法，其包括以下步骤。在第一压电层之上沉积第一电极层；在第一电极层之上沉积硬掩模层；在硬掩模层上形成具有第一电极图案的光刻胶掩模；在光刻胶掩模就位的情况下，对硬掩模层进行第一刻蚀，以将第一电极图案转移到硬掩模层；移除光刻胶掩模；在硬掩模层就位的情况下，对第一电极层进行第二刻蚀，以将第一电极图案转移到第一电极层；以及移除硬掩模层。
本发明实施例提供一种形成压电微机电系统装置的方法，其包括以下步骤。在衬底的前侧之上沉积第一压电层；在第一压电层之上沉积第一电极层；在第一电极层之上沉积第一介电层；使用第一光刻胶掩模对第一介电层进行图案化且在第一介电层中形成开口，开口暴露出第一电极层的部分；穿过第一介电层向第一电极层内进行第一刻蚀，以移除第一电极层的被开口暴露出的部分；以及移除第一介电层。
本发明实施例提供一种压电微机电系统装置，其包括压电结构、第一电极层、第二电极层、第一接触件及第二接触件。第一电极层及第二电极层嵌置在压电结构中。第二电极层上覆在第一电极层之上且与第一电极层间隔开。第二电极层具有电极侧壁，电极侧壁的平均表面粗糙度比第二电极层的顶表面的平均表面粗糙度高。第一接触件上覆在压电结构之上且延伸穿过压电结构并延伸到第一电极层。第一接触件毗邻电极侧壁。第二接触件上覆在压电结构之上且延伸穿过压电结构并延伸到第二电极层。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的方面。注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1A及图1B示出具有多个图案化电极层的压电微机电系统(piezoMEMS)麦克风的各种实施例的剖视图，所述多个图案化电极层在其整个长度上具有实质上均匀的薄层电阻(sheet resistance)。
图2示出图1A的压电MEMS麦克风的一些替代实施例的剖视图，其中接触件直接接触压电结构的顶表面。
图3示出具有多个图案化电极层的压电MEMS麦克风的一些替代实施例的剖视图，所述多个图案化电极层在其整个长度上具有实质上均匀的薄层电阻。
图4示出具有部分地被介电衬里(dielectric lining)包围的接触件的压电MEMS麦克风的一些实施例的剖视图。
图5示出具有三个接触件的压电MEMS麦克风的一些替代实施例的剖视图，所述三个接触件中的至少两个接触件被介电衬里包围。
图6A及6B示出耦合到晶体管的压电MEMS麦克风的一些实施例的各种视图。
图7到图8示出具有多个图案化电极层的压电装置的一些实施例的剖视图，所述多个图案化电极层在其整个长度上具有实质上均匀的薄层电阻。
图9到图29示出形成压电MEMS麦克风的方法的一些实施例的剖视图，所述压电MEMS麦克风具有带有低平均表面粗糙度的电极。
图30示出图9到图29的方法的一些实施例的流程图。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所论述的各个实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
压电微机电系统(piezoMEMS)麦克风可例如包括第一电极层、第二电极层以及压电结构。第一电极层及第二电极层嵌置在压电结构中，且第二电极层上覆在第一电极层之上且与第一电极层间隔开。压电结构以及第一电极层及第二电极层至少部分地界定第一板(plate)及第二板。第一板与第二板通过中心空腔分隔开且被支撑在压电MEMS麦克风的外围处，以允许第一板及第二板响应于声波偏转(deflect)。所述偏转在压电结构中形成电信号，所述电信号表示偏转的程度且可在第一电极层及第二电极层处被感测到。
一种形成压电MEMS麦克风的方法可例如包括：在第一压电层上沉积第一电极层，以及在所述第一电极层上形成具有第一电极图案的光刻胶掩模。在所述光刻胶掩模就位的情况下对所述第一电极层进行刻蚀以将所述第一电极图案转移到所述第一电极层，并移除所述光刻胶掩模。所述光刻胶掩模的移除可例如通过氧等离子体灰化来进行。然而，氧等离子体灰化沿第一电极层的顶表面对所述第一电极层进行氧化，且因此部分地消耗第一电极层。此会增大所述第一电极层的顶表面粗糙度且导致第一电极层的厚度的不均匀性。增大的顶表面粗糙度可例如降低压电效应(piezoelectric effect)的效力，因而压电MEMS麦克风可能对声波较不敏感。举例来说，当在具有增大的顶表面粗糙度的第一电极层之上沉积第二压电层时，第二压电层的晶体结构可能受到不利影响。因此，不均匀的厚度可例如导致在大规模制造(bulk manufacturing)期间压电MEMS麦克风的操作参数的不均匀性且可能因此导致低良率。
本公开的各种实施例提供一种制造图案化电极层的方法以生产可靠的压电MEMS麦克风和/或其他压电MEMS装置。在一些实施例中，新方法包括：在电极层上沉积阻挡层，以及随后在阻挡层上形成光刻胶掩模。在光刻胶掩模就位的情况下对阻挡层进行第一刻蚀，并剥离(strip)光刻胶掩模。光刻胶掩模可例如通过基于氧的等离子体灰化来剥离。在光刻胶掩模被剥离后，在阻挡层就位的情况下向电极层中进行第二刻蚀，且随后移除阻挡层。
阻挡层可例如用作氧阻挡件以防止在对电极层进行图案化期间电极层发生氧化。因此，阻挡层可例如防止在基于氧的等离子体灰化以移除光刻胶掩模期间电极层发生氧化。通过防止电极层氧化，电极层具有整体而言实质上均匀的厚度、低表面粗糙度以及实质上均匀的薄层电阻。这继而会增强压电MEMS装置的压电效应，当压电MEMS装置是麦克风或某一其他合适的传感器时，此可例如引起增强的敏感度。
图1A示出包括多个图案化电极层的压电MEMS麦克风的一些实施例的剖视图100A。
压电MEMS麦克风的剖视图100A包括嵌置在压电结构106中的第一电极层107及第二电极层108。第一电极层107与第二电极层108在垂直方向上被压电结构106间隔开。在一些实施例中，第一电极层107及第二电极层108二者的顶表面的表面粗糙度均比其至少一个侧壁的表面粗糙度小。压电结构106由衬底102支撑。衬底102支撑压电结构106的外围部分。衬底102具有一对内侧壁102a及一对外侧壁102b。在一些实施例中，在衬底102与压电结构106之间设置有前侧介电层104。前侧介电层104具有一对内侧壁104a及一对外侧壁104b。在一些实施例中，前侧介电层104的所述一对内侧壁104a在侧向上相对于衬底102的所述一对内侧壁102a偏移。
在压电结构106的中心部分中，空腔(cavity)110从压电结构106的顶表面延伸到压电结构106的底表面。空腔110还延伸穿过第一电极层107及第二电极层108。在一些实施例中，空腔110具有锥形(tapered)侧壁。在一些实施例中，在空腔110的第一侧110a上有第一接触件112。接触件又可称为接触通孔或导电接触件。第一接触件112可例如从压电结构106的顶表面延伸到第一电极层107的顶表面，由此延伸穿过第二电极层108。在一些实施例中，第一电极层107的与第一接触件112接触的顶表面的表面粗糙度可比第一电极层107的与压电结构106接触的其他顶表面的表面粗糙度高。在一些实施例中，在空腔110的第二侧110b上有第二接触件116。在其他实施例中，第二接触件116位于空腔110的第一侧110a上。第二接触件116可例如从压电结构106的顶表面延伸到第二电极层108的顶表面。在一些实施例中，第二电极层108的与第二接触件116接触的顶表面的表面粗糙度可比第二电极层108的与压电结构106接触的其他顶表面的表面粗糙度高。在一些实施例中，第一接触件112及第二接触件116可分别具有外围部分112p及116p，外围部分112p及116p悬垂(overhang)于压电结构106的顶表面且与压电结构106的顶表面间隔开。
在一些实施例中，由于第一接触件112电耦合到第二电极层108，且第二接触件116电耦合到第二电极层108，因此可在第二电极层108内存在间断部(discontinuity)114，以使第一接触件112与第二接触件116电隔离。在一些实施例中，间断部114的位置比第二接触件116的位置更靠近第一接触件112。在一些实施例中，间断部114位于空腔110的与第二接触件116相对的侧上。
在一些实施例中，第一电极层107及第二电极层108各自具有实质上低的表面粗糙度且因此具有实质上均匀的厚度。这继而使得在压电结构106中形成更均匀的晶格(crystalline lattice)，且因此会增强压电MEMS麦克风用于感测声波的压电效应，以使压电MEMS麦克风对声波具有增强的敏感度。如在下文中所看到的，低的表面粗糙度及均匀的厚度可例如归因于使用防止第一电极层107及第二电极层108的顶表面氧化的阻挡层对第一电极层107及第二电极层108进行图案化。
图1B示出图1A的压电MEMS麦克风的一些替代实施例的剖视图100B，其中省略压电结构106的顶部部分。因此，暴露出第二电极层108。
图2示出包括多个图案化电极层的压电MEMS麦克风的一些附加实施例的剖视图200。
压电MEMS麦克风的剖视图200包括与图1A的剖视图100A中的压电MEMS麦克风相同的特征。然而，在剖视图200中，压电MEMS麦克风具有带有不同特性的第一接触件112及第二接触件116。在一些实施例中，由于不同的制造顺序，第一接触件112可具有与压电结构106的顶表面直接接触的外围部分112p。类似地，在一些实施例中，第二接触件116可具有与压电结构106的顶表面直接接触的外围部分116p。间断部114使第一接触件112与第二接触件116电隔离。第二电极层108中的间断部114将第二电极层108分成被第二接触件116感测的感测区段(或称为感测电极区段)108s及与第一接触件112接触的虚设区段(或称为虚设电极区段)108d。在一些实施例中，虚设区段108d不向第一接触件112提供电信息。在一些实施例中，感测区段108s比虚设区段108d更长。
在一些实施例中，衬底102的所述一对内侧壁102a可间隔开第一距离d1。另外，前侧介电层104的所述一对内侧壁104a可间隔开第二距离d2。在一些实施例中，第二距离d2大于第一距离d1。
在一些实施例中，第一电极层107及第二电极层108各自具有实质上低的表面粗糙度且因此具有实质上均匀的厚度。在一些实施例中，可通过测量平均表面粗糙度来量化表面粗糙度。在一些实施例中，为测量平均表面粗糙度，粗糙度测量工具(例如，轮廓仪(profilometer)、原子力显微镜(atomic force microscope，AFM))计算沿表面的平均线(mean line)，且测量表面上的峰(peak)或谷(valley)的高度与平均线之间的偏差。在测量整个表面上的许多峰及谷处的许多偏差之后，通过取所述许多个偏差的平均值来计算平均表面粗糙度，其中偏差是绝对值。在其他实施例中，通过测量总厚度变化(total thicknessvariation，TTV)来量化表面粗糙度。层的TTV是指层的最小厚度与最大厚度之差。TTV是在层的整个长度上测量的。
在一些实施例中，第一电极层107的顶表面及第二电极层108的顶表面各自的平均表面粗糙度小于约1纳米。类似地，在一些实施例中，第一电极层107及第二电极层108各自的TTV可小于约1纳米。然而，其他值可适用于平均表面粗糙度及TTV。在一些实施例中，第一电极层107及第二电极层108二者的顶表面的平均表面粗糙度均比其最外侧壁的平均表面粗糙度小。因此，在一些实施例中，第一电极层107的最外侧壁及第二电极层108的最外侧壁各自的平均表面粗糙度和/或TTV可大于约1纳米。在一些实施例中，第一电极层107的平均表面粗糙度及TTV以及第二电极层108的平均表面粗糙度及TTV可受到第一电极层107及第二电极层108的图案化顺序的影响。由于第一电极层107的顶表面及第二电极层108的顶表面具有低的平均表面粗糙度和/或低的TTV，因此第一电极层107的薄层电阻及第二电极层108的薄层电阻各自实质上是均匀的。在一些实施例中，第一电极层107的薄层电阻及第二电极层108的薄层电阻各自的范围为约1欧姆/平方至约20欧姆/平方。然而，其他值也是可适用的。
图3示出包括多个图案化电极层的压电MEMS麦克风的一些实施例的剖视图300。
压电MEMS麦克风的剖视图300包括与剖视图100A中的压电MEMS麦克风相同的特征，其中增加了第三电极层109及第三接触件118。在一些实施例中，如图所示，压电MEMS麦克风除了第一电极层107及第二电极层108之外还包括第三电极层109。在其他实施例中，压电MEMS麦克风包括多于三个电极层。在一些实施例中，接触件的数目等于电极层的数目。在一些实施例中，第三电极层109位于第一电极层107下方，且在垂直方向上通过压电结构106与第一电极层107间隔开。在一些实施例中，第三接触件118从压电结构106的顶表面延伸到第三电极层109的顶表面。第三接触件118完全延伸穿过第一电极层107及第二电极层108。在一些实施例中，第一接触件112及第三接触件118位于空腔110的第一侧110a上，而第二接触件116位于空腔110的第二侧110b上。在一些实施例中，第三接触件118直接接触第一电极层107、第二电极层108及第三电极层109。在一些实施例中，第一接触件112直接接触第一电极层107及第二电极层108。为使第一接触件112、第二接触件116及第三接触件118电隔离，在第一电极层107及第二电极层108内形成间断部114。
图4示出包括多个图案化电极层的压电MEMS麦克风的一些附加实施例的剖视图400。
压电MEMS麦克风的剖视图400包括与图1A的剖视图100A中的压电MEMS麦克风相似的特征。然而，图4的剖视图400中的实施例利用介电衬里(liner)402而不是图1A的间断部114来使第一接触件112与第二电极层108电隔离。在一些实施例中，介电衬里(或称为介电层)402沿第一接触件112的外侧壁延伸。介电衬里402将第一接触件112与第二电极层108分隔开，且也将第一接触件112的外侧壁与压电结构106分隔开。在一些实施例中，介电衬里402的底表面直接接触第一电极层107。第一接触件112的底表面仍直接接触第一电极层107的顶表面。在一些实施例中，第二接触件116不接触介电衬里402。在其他实施例中，介电衬里402也沿第二接触件116的外侧壁延伸，从而使第二接触件116的外侧壁与压电结构106分隔开。此外，在一些实施例中，第一电极层107及第二电极层108具有与压电结构106的最外侧壁间隔开的最外侧壁。在其他实施例中，第一电极层107及第二电极层108具有与压电结构106的最外侧壁实质上共面的最外侧壁。
图5示出包括多个图案化电极层的压电MEMS麦克风的一些附加实施例的剖视图500。
压电MEMS麦克风的剖视图500包括与图4的剖视图400中的压电MEMS麦克风相似的特征，其中增加了第三电极层109及第三接触件118。第三接触件118从压电结构106的顶表面延伸到第三电极层109的顶表面。第三接触件118直接接触第三电极层109。在一些实施例中，介电衬里402也沿第三接触件118的外侧壁延伸，从而使第三接触件118的外侧壁与压电结构106、第一电极层107及第二电极层108分隔开。在一些实施例中，第一电极层107、第二电极层108及第三电极层109不包含间断部(例如，图1A、图1B、图2及图3的114)。举例来说，在一些实施例中，第二电极层108的一部分502在第一接触件112与第三接触件118之间连续地延伸。在一些实施例中，介电衬里402将第二电极层108的所述一部分502与第一接触件112及第三接触件118分隔开，而第二接触件116直接接触第二电极层108。
图6A示出耦合到集成电路(integrated circuit，IC)芯片602中的晶体管的压电MEMS麦克风的一些实施例的剖视图600A。
压电MEMS麦克风的剖视图600A包括与剖视图400中的压电MEMS麦克风相同的特征，其中具有将压电MEMS麦克风耦合到晶体管132的附加特征。晶体管132设置在衬底130上及衬底130内。晶体管132可为例如金属氧化物半导体场效应晶体管(metal oxidesemiconductor field-effect transistor，MOSFET)，和/或可例如包括衬底130内的源极及漏极以及位于衬底130上的栅极氧化物上方且位于源极与漏极之间的栅极电极。在衬底130上方有介电结构128，介电结构128中嵌置有内连线通孔126及内连线124。在一些实施例中，支撑压电结构106的衬底102的至少一部分依靠(rest)在介电结构128上。内连线124及内连线通孔126耦合到晶体管132的源极或晶体管132的漏极。在一些实施例中，导电凸块121耦合到内连线124中的一者且位于介电结构128上方。在一些实施例中，焊料凸块120耦合到第一接触件112及第二接触件116。在一些实施例中，焊料凸块120不接触第一接触件112的底部内表面。类似地，在一些实施例中，如在第二接触件116处所示，焊料凸块120接触第二接触件116的底部内表面及第二接触件116的内侧壁。在一些实施例中，导电线122将焊料凸块120连接到导电凸块121。
图6B示出耦合到晶体管的压电MEMS麦克风的一些实施例的俯视图600B。
图6B的俯视图600B可来自与图6A的剖视图600A的压电MEMS麦克风相同的实施例。如在俯视图600B中所看到的，在一些实施例中，空腔110并不完全分隔压电结构106。在一些实施例中，第一接触件112及第二接触件116可为矩形形状，且从俯视角度来看，焊料凸块120可实质上位于第一接触件112及第二接触件116的中心处。第一接触件112及第二接触件116各自耦合到内连线124中的一者，内连线124中的所述一者可耦合到图6A的IC芯片602中的多于一个晶体管132。
图7示出具有多个图案化电极层的压电装置的一些实施例的剖视图700。
剖视图700包括与图3的剖视图300相同的特征中的一些特征。在一些实施例中，剖视图700可为例如压电传感器(piezoelectric sensor)、压电致动器(piezoelectricactuator)或一些其他合适的压电装置中的部分。剖视图700的压电装置包括由衬底102支撑的压电结构106。在一些实施例中，压电结构106直接接触衬底102。在一些实施例中，剖视图700包括第一电极层107、第二电极层108以及第三电极层109。在其他实施例中，可使用多于三个电极层或少于三个电极层。间断部114将第一接触件112、第二接触件116以及第三接触件118彼此电隔离。在一些实施例中，作为剖视图700中的最底部电极层的第三电极层109无间断部114。在一些实施例中，第一电极层107、第二电极层108及第三电极层109具有实质上相等的薄层电阻，和/或各自在其整个长度上具有实质上均匀的薄层电阻。如在下文中所看到的，此可例如归因于在对电极层进行图案化时使用阻挡/硬掩模层。
图8示出具有多个图案化电极层的压电装置的一些附加实施例的剖视图800。
除了不包括图7的间断部114之外，剖视图800包括与剖视图700相似的特征，剖视图800包括介电衬里402以提供第一接触件112、第二接触件116以及第三接触件118之间的电隔离。在一些实施例中，介电衬里402沿第一接触件112及第三接触件118的最外侧壁延伸。在其他实施例中，介电衬里402还沿第二接触件116的最外侧壁延伸。
尽管图2到图5、图6A、图6B、图7及图8示出被压电结构106覆盖的第二电极层108，但是作为另外一种选择，在图2到图5、图6A、图6B、图7及图8中的任一者或组合中可省略压电结构106的顶部部分，且因此第二电极层108未被覆盖。此实例可例如通过比较图1A与图1B看到。
图9到图29示出形成压电MEMS麦克风的方法的一些实施例的剖视图900到剖视图2800。尽管图9到图28是关于方法来阐述，然而将理解，图9到图28中所公开的结构并不仅限于这种方法，而是可单独作为独立于所述方法的结构。
如图9的剖视图900中所示，提供衬底102。在各种实施例中，衬底102可为或可包括块状衬底(例如，块状硅衬底)、单晶硅、P掺杂硅、N掺杂硅或其类似物。在衬底102的前侧102f上设置前侧介电层104。在一些实施例中，在衬底102的背侧102c上设置背侧介电层903。在一些实施例中，前侧介电层104与背面介电层903包含相同的介电材料(例如，氧化物、氮化物、碳化物等)。在前侧介电层104之上沉积第一压电层906a。在一些实施例中，第一压电层906a包含压电材料，例如氮化铝、氧化锌等。在一些实施例中，第一压电层906a的厚度的范围可为约5纳米至约50纳米。
在第一压电层906a之上设置第一电极层107。在一些实施例中，使用相同的处理工具来沉积第一压电层906a及第一电极层107，其中衬底102至少从第一压电层906a的沉积直到第一电极层107的沉积之后保留在处理工具中。在各种实施例中，第一电极层107可包含导电材料，例如钼、镍等。在一些实施例中，第一电极层107的厚度的范围可为约10纳米至约100纳米。在一些实施例中，第一电极层107具有实质上低的第一表面粗糙度，在一些实施例中，第一表面粗糙度可通过小于约1纳米的平均表面粗糙度和/或总厚度变化来量化。通常，实际平均表面粗糙度根据第一电极层107的厚度而变化。在一些实施例中，第一电极层107也可具有范围为约1欧姆/平方至约20欧姆/平方的实质上均匀的薄层电阻。实质上均匀的薄层电阻归因于由实质上低的表面粗糙度而引起的均匀的厚度。
如图10的剖视图1000中所示，在第一电极层107之上沉积硬掩模层1002。硬掩模层1002用作阻挡件(barrier)，以防止在随后的处理期间第一电极层107发生氧化。在一些实施例中，硬掩模层1002包含二氧化硅、氮化硅、氮氧化硅或其他类似介电质的材料。在一些实施例中，使用脉冲直流(direct current，DC)溅射或一些其他合适的物理气相沉积(physical vapor deposition，PVD)工艺来沉积硬掩模层1002。由于氧化在某种程度上是不可控制的，因此PVD工艺能够在第一电极层107不发生氧化或最少氧化的情况下沉积硬掩模层1002，且因此能够控制硬掩模层1002的厚度。在第一电极层107不发生氧化的情况下，第一电极层107的表面粗糙度实质上保持不变。使用化学气相沉积(chemical vapordeposition，CVD)来沉积硬掩模层1002可例如导致第一电极层107的顶表面氧化，且因此可能使得无法控制硬掩模层1002的厚度。当硬掩模层1002的厚度可控时，硬掩模层1002的移除也更可控，硬掩模层1002的移除是在下文的图15与图16之间进行。在一些实施例中，硬掩模层1002的PVD在与第一电极层107的沉积相同的处理工具中进行，以防止第一电极层107发生氧化。举例来说，第一电极层107在处理工具的第一处理室中沉积，且硬掩模层1002随后在处理工具的第二处理室中沉积，其中直到沉积硬掩模层1002之后才从处理工具移除第一电极层107。
在一些实施例中，硬掩模层1002的厚度的范围可为约1纳米至约20纳米。如果硬掩模层1002的厚度太低(例如，小于约1纳米或某一其他合适的值)，则硬掩模层1002可能不能用作第一电极层107的氧化阻挡件。如果硬掩模层1002的厚度太高(例如，大于约20纳米或某一其他合适的值)，则在硬掩模层1002上，可能浪费材料，且在移除硬掩模层1002时可能浪费时间。硬掩模层1002完全覆盖第一电极层107的顶表面。
如图11的剖视图1100中所示，在硬掩模层1002之上沉积光刻胶层1102。在一些实施例中，光刻胶层1102是可例如通过旋转涂布工艺形成的感光性材料。光刻胶层1102完全覆盖硬掩模层1002的顶表面。
如图12的剖视图1200中所示，对图11的光刻胶层1102进行图案化以形成图案化光刻胶层1202。使用光刻及刻蚀工艺(例如，湿式刻蚀或干式刻蚀)形成图案化光刻胶层1202。图案化光刻胶层1202定义至少开口1204以暴露出硬掩模层1002。图案化光刻胶层1202包括将被转移到第一电极层107的图案。在一些实施例中，图案化光刻胶层1202中的开口1204的宽度的范围可为约1微米至约5微米。图案化光刻胶层1202具有位于开口1204的一侧上的第一侧1202a以及位于开口1204的另一侧上的第二侧1202b。图案化光刻胶层1202的第一侧1202a及第二侧1202b可例如具有实质上相等的宽度。在一些实施例中，图案化光刻胶层1202的第一侧1202a及第二侧1202b各自的宽度的范围可为约300微米至约600微米。
如图13的剖视图1300中所示，对图12的硬掩模层1002进行图案化以形成图案化硬掩模层1302。图案化硬掩模层1302可通过使用图案化光刻胶层1202作为掩模进行刻蚀(例如，湿式刻蚀或干式刻蚀)来形成。因此，在一些实施例中，图案化硬掩模层1302与图案化光刻胶层1202二者共享具有至少开口1204的同一图案。由于刻蚀效应，界定开口1204的图案化硬掩模层1302的内侧壁可为锥形或成角(angled)的。
如图14的剖视图1400中所示，将图13的图案化光刻胶层1202剥离。在一些实施例中，使用氧等离子体灰化及溶剂(例如，EKC)剥离图13的图案化光刻胶层1202。在一些实施例中，第一电极层107的被暴露部分由于其暴露于氧等离子体灰化而被氧化。因此，在一些实施例中，在剥离图13的图案化光刻胶层1202之后，第一电极层107具有位于开口1204内的被暴露顶表面部分1402上的氧化顶层1404以及位于第一电极层107的最外侧壁1407上的氧化侧层1406。被图案化硬掩模层1302覆盖的第一电极层107的受保护顶表面部分107f不会氧化，这是因为受保护顶表面部分107f被图案化硬掩模层1302保护。由于在移除图案化光刻胶层1202之后第一电极层107的被暴露部分发生氧化，因此被暴露顶表面部分1402的表面粗糙度可比第一电极层107的受保护顶表面部分107f的表面粗糙度大。在一些实施例中，第一电极层107的最外侧壁1407的表面粗糙度也比第一电极层107的受保护顶表面部分107f的表面粗糙度大。如上所述，表面粗糙度可例如通过平均表面粗糙度和/或TTV来量化。在一些实施例中，被暴露顶表面部分1402及最外侧壁1407的表面粗糙度的范围可各自为第一电极层107的受保护顶表面部分107f的表面粗糙度的约2倍至约7倍。
如图15的剖视图1500中所示，对图14的第一电极层107进行图案化。注意，省略图14的氧化侧层1406以示出一些替代实施例。使用图案化硬掩模层1302作为掩模进行刻蚀(例如，湿式刻蚀或干式刻蚀)来对第一电极层107进行图案化。刻蚀在第一电极层107内形成开口1507，从而移除图14的氧化顶层1404及图14的第一电极层107的被暴露顶表面部分1402。第一电极层107内的开口1507延伸穿过第一电极层107以暴露出第一压电层906a的一部分。第一电极层107与图12的图案化光刻胶层1202共享同一图案。
如图16的剖视图1600中所示，移除图15的图案化硬掩模层1302及背侧介电层903。在一些实施例中，通过氩(Ar)溅射工艺移除图案化硬掩模层1302。在一些实施例中，由于图案化硬掩模层1302具有可通过PVD工艺控制的厚度，因此也可很好地控制所使用的Ar溅射工艺，从而减轻Ar溅射工艺对第一电极层107的受保护顶表面部分107f的表面粗糙度的影响。在一些实施例中，在所述移除之后，第一电极层107的受保护顶表面部分107f具有可通过约小于1纳米的平均表面粗糙度来量化的表面粗糙度。在一些实施例(未示出)中，Ar溅射工艺还移除图14的位于第一电极层107的最外侧壁1407上的氧化侧层1406。在一些实施例(未示出)中，图14的氧化侧层1406中的一些保留在第一电极层107的最外侧壁1407上。在一些实施例中，第一电极层107的受保护顶表面部分107f的表面粗糙度实质上小于第一电极层107的最外侧壁1407处的表面粗糙度。
如图17的剖视图1700中所示，在第一电极层107之上沉积第二压电层906b。由于第一电极层107的受保护顶表面部分107f的表面粗糙度实质上为低的，因此第二压电层906b具有几乎无缺陷的晶体结构，从而提高第二压电层906b中的压电效应的可靠度。在一些实施例中，第二压电层906b包含与第一压电层906a相同的材料。第二压电层906b填充在第一电极层107的开口1507(参见图16)中，并且在一些实施例中，第二压电层906b还可覆盖第一电极层107的最外侧壁1407。在一些实施例中，第二压电层906b比第一压电层906a厚。第二压电层906b的厚度的范围可为约100纳米至约1000纳米。在第二压电层906b的顶部上，沉积第二电极层108。在一些实施例中，第二电极层108包含与第一电极层107相同的材料，和/或具有与第一电极层107相同的厚度。此外，在一些实施例中，第二电极层108具有与第一电极层107的受保护顶表面部分107f的表面粗糙度相同的实质上低的表面粗糙度。
如图18A的剖视图1800A中所示，根据一些实施例，对图17的第二电极层108进行图案化。可例如使用与图10到图16中所示相同的步骤来对第二电极层108进行图案化。第二电极层108在第二电极层108的中心界定开口1807，开口1807与图15所示第一电极层107中的开口1507实质上对准。在一些实施例中，还在第二电极层108中形成位于开口1807的第一侧1807a上的附加开口1802。第二电极层108的开口1807及附加开口1802可在相同的图案化步骤中同时形成。在一些实施例中，尽管第二电极层108显现出在横截面中具有三个分立区段，然而当从顶部向下观察时，所述三个分立区段可彼此连续(且因此彼此电耦合)。在一些实施例(未示出)中，第二电极层108的最外侧壁(或称为电极侧壁)1808的表面粗糙度可比第二电极层108的受保护顶表面部分108f的表面粗糙度高。在一些实施例中，第二电极层108的受保护顶表面部分108f具有与第一电极层107的受保护顶表面部分107f的表面粗糙度相同的实质上低的表面粗糙度。因此，第二电极层108及第一电极层107二者均具有范围为约1欧姆/平方至约120欧姆/平方的实质上均匀的薄层电阻。
如图18B的剖视图1800B中所示，根据其他实施例对第二电极层108进行图案化，以使第二电极层108界定间断部114。第二电极层108界定与图18A的第二电极层108相同的开口1807及附加开口1802。在一些实施例中，间断部114形成在开口1807与附加开口1802之间，且与开口1807及附加开口1802同时形成。间断部114提供接触件之间的电隔离，例如如在图1到图3中所示的实施例中所示。在一些实施例中，间断部114将第二电极层108分成虚设区段108d及感测区段108s。
如图19的剖视图1900中所示，在一些实施例中，在图18A的第二电极层108之上沉积第三压电层906c。在替代实施例中，在图18B的第二电极层108之上沉积第三压电层906c，且接着所述方法进行到图20处的动作，且从图20处的动作进行到图23到图29处的动作(跳过图21及图22处的动作)。在一些实施例中，第三压电层906c包含与第一压电层906a及第二压电层906b相同的材料。第三压电层906c填充图18A的第二电极层108的开口1807及附加开口1802。在一些实施例中，第三压电层906c还覆盖第二电极层108的顶表面。在一些实施例中，第三压电层906c的厚度比第二压电层906b的厚度小。由于第二电极层108的受保护顶表面部分108f的表面粗糙度实质上为低的，因此第三压电层906c具有几乎无缺陷的晶体结构，从而提高第三压电层906c中的压电效应的可靠度。
如图20的剖视图2000中所示，在第三压电层906c之上沉积掩模层2002。掩模层2002可包含介电质(例如氧化物或氮化物等)或者感光性材料(例如，光刻胶)。使用光刻及刻蚀(例如，湿式刻蚀或干式刻蚀)来对掩模层2002进行图案化，以形成第一开口2004及第二开口2006。根据掩模层2002中的第一开口2004及第二开口2006对第二压电层906b及第三压电层906c进行图案化，以在第二压电层906b及第三压电层906c中形成第一开口2004及第二开口2006。在一些实施例中，在第二压电层906b及第三压电层906c中形成第一开口2004及第二开口2006可在第一电极层107及第二电极层108用作刻蚀停止件(etch stop)的情况下使用相同的刻蚀步骤进行。第一开口2004暴露出第一电极层107的顶表面。第二开口2006暴露出第二电极层108的顶表面。在其他实施例中，可进行多个光刻及刻蚀步骤以在第二压电层906b及第三压电层906c中形成第一开口2004及第二开口2006。在一些实施例中，压电层906a到906c的中心区域2010保持完整并被掩模层2002覆盖。在其他实施例中，通过刻蚀移除压电层906a到906c的中心区域2010。
在一些实施例中，使用光刻胶来对掩模层2002进行图案化，且随后在形成第一开口2004及第二开口2006之后移除光刻胶。可使用氧等离子体灰化来移除光刻胶，且接着可使用Ar-溅射工艺来进行清洁。因此，在一些实施例中，第一开口2004及第二开口2006中的第一电极层107及第二电极层108的被暴露表面可在光刻胶移除期间发生氧化。在一些实施例中，这些被暴露表面可包括第二电极层108的内侧壁2012、第二电极层108的上部暴露表面2014和/或第一电极层107的上部暴露表面2016。因此，在Ar溅射工艺之后，第一电极层107及第二电极层108各自的被暴露表面的表面粗糙度可大于第一电极层107的受保护顶表面部分107f的顶表面的表面粗糙度及第二电极层108的受保护顶表面部分108f的顶表面的表面粗糙度。在替代实施例中，可进行不同的处理步骤(例如，举例来说，类似于图10到图16的步骤)以保护第一电极层107及第二电极层108不受氧等离子体灰化影响，且因此减轻第一电极层107及第二电极层108上的表面粗糙度的变化。
如图21的剖视图2100中所示，在一些实施例中，在掩模层2002之上沉积共形介电衬里层2102。共形介电衬里层2102覆盖第一开口2004及第二开口2006的侧壁及底表面。在一些实施例中，可通过沉积技术(例如，PVD、CVD、等离子体增强型CVD(Plasma Enhanced-CVD，PE-CVD)、原子层沉积(atomic layer deposition，ALD)、溅射等)来沉积共形介电衬里层2102。共形介电衬里层2102可包含介电材料，例如氮化物(例如，氮化硅)、氧化物(例如，氧化硅)、碳化物(例如，碳化硅)等。
如图22的剖视图2200中所示，进行垂直刻蚀工艺(例如，回蚀工艺)以移除图21的共形介电衬里层2102的水平部分。在一些实施例中，垂直刻蚀工艺利用干式刻蚀。在垂直刻蚀工艺完成之后，保留介电衬里402。介电衬里402覆盖第一开口2004的内侧壁。在一些实施例中，介电衬里402还覆盖第二开口2006的内侧壁。在第一开口2004中，介电衬里402直接接触第二压电层906b及第三压电层906c。介电衬里402还完全覆盖第一开口2004中的第二电极层108的侧壁。第一电极层107的顶表面在第一开口2004中未被覆盖。在一些实施例中，在第二开口2006中，介电衬里402直接接触第三压电层906c。第二电极层108的顶表面在第二开口2006中未被覆盖。
如图23的剖视图2300中所示，在掩模层2002之上沉积导电层2302。导电层2302直接接触第一电极层107及第二电极层108。在一些实施例中，导电层2302包含导电材料，例如铝、铜等。
如图24的剖视图2400中所示，对图23的导电层2302进行图案化(即，移除导电层2302的选定部分)，以形成彼此隔离的第一接触件112与第二接触件116。可通过选择性刻蚀来移除导电层2302。在一些实施例中，掩模层2002不受形成第一接触件112及第二接触件116的选择性刻蚀的影响。在一些实施例中，介电衬里402将第一接触件112与第二压电层906b及第三压电层906c分隔开。在一些实施例中，介电衬里402还将第二接触件116与第三压电层906c分隔开。
如图25的剖视图2500中所示，使用光刻及刻蚀进一步对图24的掩模层2002进行图案化，以使用图案化掩模层2502通过刻蚀形成空腔110。通过移除压电层906a到压电层906c的中心区域2010(参见图24)来形成空腔110。在一些实施例中，形成空腔110的刻蚀对于压电层906a到压电层906c具有选择性，且不影响第一电极层107及第二电极层108。然而，第一电极层107及第二电极层108的内侧壁(或称为内腔侧壁)2504可例如在形成空腔110时被暴露出。
在一些实施例中，使用光刻胶来形成空腔110。因此，在一些实施例中，如果在第一电极层107及第二电极层108的内腔侧壁2504被暴露时使用氧等离子体刻蚀来移除光刻胶，则第一电极层107及第二电极层108的内侧壁2504可能发生氧化。在一些实施例中，使用Ar溅射工艺进行清洁，且第一电极层107及第二电极层108的内腔侧壁2504的表面粗糙度可高于第一电极层107的受保护顶表面部分107f的顶表面的表面粗糙度以及第二电极层108的受保护顶表面部分108f的顶表面的表面粗糙度。在替代实施例中，可进行不同的处理步骤(例如，举例来说，类似于图10到图16的步骤)以保护第一电极层107及第二电极层108的内腔侧壁2504不受氧等离子体灰化影响。在一些实施例中，空腔110的宽度的范围为约1微米至约5微米。
如图26的剖视图2600中所示，在衬底102的前侧102f之上沉积保护介电层(或称为钝化层)2602，以使保护介电层2602覆盖图案化掩模层2502、第一接触件112、第二接触件116及空腔110的顶表面。保护介电层2602可包含氧化物、氮化物、碳化物等。
如图27的剖视图2700中所示，将剖视图2600中的实施例翻转(flip over)，以使图26的衬底102的背侧102c可被图案化。在一些实施例中，将衬底102的背侧102c向下研磨(ground)以对衬底102进行薄化。在一些实施例中，可进行平坦化工艺(planarizationprocess)(例如，化学机械平坦化工艺)以对衬底102进行薄化。在图27中，图26的第一压电层906a、第二压电层906b及第三压电层906c一起由压电结构106表示。
如图28的剖视图2800中所示，对图27的衬底102进行图案化。在衬底102内形成附加空腔2802，且附加空腔2802具有由衬底102的一对内侧壁102a界定的外侧壁。在一些实施例中，使用停止在背侧介电层104处的干式刻蚀对衬底102进行图案化以形成附加空腔2802。衬底102支撑位于空腔110的第一侧110a上及空腔110的第二侧110b上的压电结构106的外围部分。
如图29的剖视图2900中所示，将剖视图2800中的实施例翻转，并移除图28的图案化掩模层2502、保护介电层2602以及前侧介电层104的部分以形成压电MEMS麦克风的实施例。在一些实施例中，使用气相氢氟酸干式刻蚀(vaporhydrofluoric dry etch)来移除图案化掩模层2502、保护介电层2602以及前侧介电层104的部分。空腔110完全延伸穿过剖视图2900的压电结构106。前侧介电层104保留在空腔110的第一侧110a及空腔110的第二侧110b的外围部分处以及衬底102与压电结构106的底表面之间。在一些实施例中，由于气相氢氟酸干式刻蚀，前侧介电层104的内侧壁104a在侧向上相对于衬底102的内侧壁102a偏移。在一些实施例中，空腔110的第一侧110a上的压电结构106的长度与空腔的第二侧110b上的压电结构106的长度实质上相等，且各自处于约300微米至约600微米的范围内。在一些实施例中，压电结构106的最外侧壁、第一电极层107的最外侧壁、第二电极层108的最外侧壁、前侧介电层104的最外侧壁及衬底102的最外侧壁实质上对准。此外，在一些实施例中，第一接触件112的外围部分112p的最底表面及第二接触件116的外围部分116p的最底表面与压电结构106间隔开，原因是在形成此压电MEMS麦克风的方法中使用图案化掩模层2502。在一些实施例中，第一电极层107的最外侧壁1407及第二电极层108的最外侧壁1808各自的表面粗糙度可高于第一电极层107的受保护顶表面部分107f及第二电极层108的受保护顶表面部分108f的表面粗糙度。在一些实施例中，第二电极层108的内侧壁2012、第二电极层108的上部暴露表面2014、第一电极层107的上部暴露表面2016和/或第一电极层107及第二电极层108的内腔侧壁2504各自的表面粗糙度可高于第一电极层107的受保护顶表面部分107f及第二电极层108的受保护顶表面部分108f的表面粗糙度。
图30示出形成压电MEMS麦克风的方法3000的一些实施例的流程图，所述压电MEMS麦克风具有在其整个长度上具有实质上均匀的薄层电阻的电极。
尽管方法3000在以下被示出并阐述为一系列动作或事件，然而将理解，此类动作或事件的所示出的次序不应被解释为具有限制性意义。举例来说，一些动作可以不同的次序进行和/或与除本文中所示出和/或阐述的动作或事件以外的其他动作或事件同时进行。另外，可能并不需要所有所示出的动作来实施本文中所作说明的一个或多个方面或实施例。此外，本文中所绘示的一个或多个动作可在一个或多个单独的动作和/或阶段中施行。
在动作3002处，在衬底之上沉积第一压电层。
在动作3004处，在第一压电层之上沉积第一电极层。图9示出对应于动作3002及3004的一些实施例的剖视图900。
在动作3006处，通过物理气相沉积在第一电极层之上沉积硬掩模层。图10示出对应于动作3006的一些实施例的剖视图1000。
在动作3008处，在硬掩模层之上沉积光刻胶层。图11示出对应于动作3008的一些实施例的剖视图1100。
在动作3010处，对光刻胶层进行图案化以在光刻胶层中形成开口。图12示出对应于动作3010的一些实施例的剖视图1200。
在动作3012处，根据光刻胶层中的开口对硬掩模层进行图案化。图13示出对应于动作3012的一些实施例的剖视图1300。
在动作3014处，移除光刻胶层。图14示出对应于动作3014的一些实施例的剖视图1400。
在动作3016处，使用图案化硬掩模层作为掩模来对第一电极层进行图案化。图15示出对应于动作3016的一些实施例的剖视图1500。
在动作3018处，移除图案化硬掩模层。图16示出对应于动作3018的一些实施例的剖视图1600。
在动作3020处，在第一电极层之上沉积第二压电层。图19示出对应于动作3020的一些实施例的剖视图1900。
在动作3022处，对第二压电层进行图案化以暴露出第一电极层的顶表面。图20示出对应于动作3022的一些实施例的剖视图2000。
在动作3024处，在图案化第二压电层内形成接触件，以使接触件直接接触第一电极层的顶表面。图23到图24示出对应于动作3024的一些实施例的剖视图2300及2400。
因此，本公开涉及制造压电MEMS装置的新方法，以在图案化期间保护电极层不被氧化。
因此，在一些实施例中，本公开涉及一种形成微机电系统(MEMS)装置的方法，所述方法包括：在第一压电层之上沉积第一电极层；在所述第一电极层之上沉积硬掩模层；在所述硬掩模层上形成具有第一电极图案的光刻胶掩模；在所述光刻胶掩模就位的情况下对所述硬掩模层进行第一刻蚀，以将所述第一电极图案转移到所述硬掩模层；移除所述光刻胶掩模；在所述硬掩模层就位的情况下对所述第一电极层进行第二刻蚀，以将所述第一电极图案转移到所述第一电极层；以及移除所述硬掩模层。
在上述形成微机电系统装置的方法中，所述第一电极层的所述沉积与所述硬掩模层的所述沉积是在相同的处理工具处进行。
在上述形成微机电系统装置的方法中，所述硬掩模层是使用物理气相沉积进行沉积。
在上述形成微机电系统装置的方法中，所述光刻胶掩模是使用氧等离子体灰化来移除。
在上述形成微机电系统装置的方法中，所述移除所述光刻胶掩模包括氧化所述第一电极层的未被所述硬掩模层覆盖的部分。
在上述形成微机电系统装置的方法中，还包括：在所述第一电极层上形成第二压电层；在所述第二压电层上形成第二电极层；在所述第二电极层上形成第三压电层；形成第一接触通孔，所述第一接触通孔延伸穿过所述第二压电层及所述第三压电层且延伸到所述第一电极层；以及形成第二接触通孔，所述第二接触通孔延伸穿过所述第三压电层且延伸到所述第二电极层。
在上述形成微机电系统装置的方法中，还包括：在所述第一电极层上沉积第二压电层；在所述第二压电层上沉积第二电极层；进行穿过所述第二电极层及所述第二压电层的刻蚀，以形成开口，所述开口暴露出所述第一电极层及所述第二电极层的侧壁；沉积介电衬里层，所述介电衬里层覆盖所述第一电极层及所述第二电极层并衬于所述开口；对所述介电衬里层进行回蚀，以暴露出所述第一电极层；以及在所述开口中形成导电接触件，其中所述导电接触件电耦合到所述第一电极层，且通过所述介电衬里层与所述第二电极层的所述侧壁电隔离。
在上述形成微机电系统装置的方法中，还包括：在所述第一电极层上沉积第二压电层；在所述第二压电层上沉积第二电极层；对所述第二电极层进行图案化，以形成感测电极区段及虚设电极区段，其中所述感测电极区段与所述虚设电极区段电隔离；进行穿过所述虚设电极区段及所述第二压电层的刻蚀，以形成开口，所述开口暴露出所述第一电极层及所述虚设电极区段的侧壁；以及在所述开口中形成导电接触件，其中所述导电接触件电耦合到所述第一电极层及所述虚设电极区段。
在其他实施例中，本公开涉及一种形成压电微机电系统(piezoMEMS)装置的方法，所述方法包括：在衬底的前侧之上沉积第一压电层；在所述第一压电层之上沉积第一电极层；在所述第一电极层之上沉积第一介电层；使用第一光刻胶掩模对所述第一介电层进行图案化且在所述第一介电层中形成暴露出所述第一电极层的一部分的开口；穿过所述第一介电层向所述第一电极层内进行第一刻蚀，以移除所述第一电极层的被所述开口暴露出的所述部分；以及移除所述第一介电层。
在上述形成压电微机电系统装置的方法中，还包括：在所述第一电极层之上沉积第二压电层；在所述第二压电层之上沉积第二电极层；以及对所述第一压电层及所述第二压电层进行图案化，以形成延伸穿过所述第一压电层及所述第二压电层的第一空腔。
在上述形成压电微机电系统装置的方法中，还包括：在所述第二电极层之上沉积钝化层，且所述钝化层衬于所述第一空腔；对所述衬底的背侧进行薄化；从所述衬底的所述背侧对所述衬底进行图案化，以形成与所述第一空腔对准的第二空腔；以及进行第二刻蚀，以移除所述钝化层。
在上述形成压电微机电系统装置的方法中，还包括：在所述衬底的所述前侧上沉积第二介电层，其中所述第一压电层沉积在所述第二介电层上，其中所述第一空腔延伸到所述第二介电层，且其中所述第二刻蚀移除所述第一空腔中的所述第二介电层的部分。
在上述形成压电微机电系统装置的方法中，所述第一介电层通过物理气相沉积进行沉积且通过氩溅射来移除。
在再一些实施例中，本公开涉及一种压电微机电系统(piezoMEMS)装置，所述装置包括：压电结构；第一电极层及第二电极层，嵌置在所述压电结构中，其中所述第二电极层上覆在所述第一电极层之上且与所述第一电极层间隔开，其中所述第二电极层具有电极侧壁，所述电极侧壁的平均表面粗糙度比所述第二电极层的顶表面的平均表面粗糙度高；第一接触件，上覆在所述压电结构之上且延伸穿过所述压电结构并延伸到所述第一电极层，其中所述第一接触件毗邻所述电极侧壁；以及第二接触件，上覆在所述压电结构之上且延伸穿过所述压电结构并延伸到所述第二电极层。
在上述压电微机电系统装置中，所述第一接触件延伸穿过所述第二电极层，且其中所述压电微机电系统装置还包括：介电层，将所述第一接触件与所述第二电极层分隔开，其中所述介电层在侧向上从所述电极侧壁延伸到所述第一接触件。
在上述压电微机电系统装置中，所述介电层将所述第一接触件与所述压电结构分隔开，且其中所述介电层的最底表面直接接触所述第一电极层。
在上述压电微机电系统装置中，所述压电结构以及所述第一电极层及所述第二电极层界定空腔，所述空腔延伸穿过所述压电微机电系统装置的中心，从所述压电结构的顶表面延伸到所述压电结构的底表面。
在上述压电微机电系统装置中，还包括：介电层，位于所述压电结构的底侧上；以及半导体衬底，通过所述介电层接合到所述压电结构的所述底侧，其中空腔延伸穿过所述介电层及所述半导体衬底，以暴露出所述压电结构。
在上述压电微机电系统装置中，所述介电层具有在所述空腔中的第一侧壁，其中所述半导体衬底具有在所述空腔中的第二侧壁，以及其中所述第一侧壁与所述第二侧壁相邻且在侧向上彼此偏移。
在上述压电微机电系统装置中，当在横截面中观察时，所述半导体衬底具有在所述空腔中的一对内侧壁，其中所述第一电极层在侧向上从与所述内侧壁中的一者大致齐平的位置到与所述内侧壁中的另一者大致齐平的位置具有小于1纳米的总厚度变化，且其中所述总厚度变化是所述第一电极层的最小厚度与最大厚度之差。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。

Claims (26)

1.一种形成微机电系统装置的方法，其特征在于，包括：
在第一压电层之上沉积第一电极层；
在所述第一电极层之上沉积硬掩模层；
在所述硬掩模层上形成具有第一电极图案的光刻胶掩模；
在所述光刻胶掩模就位的情况下，对所述硬掩模层进行第一刻蚀，以将所述第一电极图案转移到所述硬掩模层；
移除所述光刻胶掩模；
在所述硬掩模层就位的情况下，对所述第一电极层进行第二刻蚀，以将所述第一电极图案转移到所述第一电极层；
移除所述硬掩模层；
在所述第一电极层上沉积第二压电层；
在所述第二压电层上沉积第二电极层；
在所述第二电极层上沉积第三压电层；
进行穿过所述第二电极层及所述第二压电层的刻蚀，以形成第一开口，所述第一开口暴露出所述第一电极层、所述第二电极层的侧壁及所述第二压电层的压电侧壁；
进行穿过所述第三压电层的刻蚀，以形成第二开口，所述第二开口暴露出所述第二电极层；
沉积介电衬里层，所述介电衬里层覆盖所述第一电极层及所述第二电极层并衬于所述第一开口及所述第二开口；
对所述介电衬里层进行回蚀，以暴露出所述第一开口中的所述第一电极层及所述第二开口中的所述第二电极层；以及
在所述第一开口中形成第一导电接触件并在所述第二开口中形成第二导电接触件，其中所述第一导电接触件电耦合到所述第一电极层，且通过所述介电衬里层与所述第二电极层的所述侧壁电隔离，
其中所述第二电极层的所述侧壁的平均表面粗糙度比所述第二电极层的顶表面和所述压电侧壁的平均表面粗糙度高。
2.根据权利要求1所述的形成微机电系统装置的方法，其特征在于，所述第一电极层的所述沉积与所述硬掩模层的所述沉积是在相同的处理工具处进行。
3.根据权利要求1所述的形成微机电系统装置的方法，其特征在于，所述硬掩模层是使用物理气相沉积进行沉积。
4.根据权利要求1所述的形成微机电系统装置的方法，其特征在于，所述光刻胶掩模是使用氧等离子体灰化来移除。
5.根据权利要求1所述的形成微机电系统装置的方法，其特征在于，移除所述光刻胶掩模包括氧化所述第一电极层的未被所述硬掩模层覆盖的部分。
6.根据权利要求1所述的形成微机电系统装置的方法，其特征在于，
所述第二导电接触件延伸穿过所述第三压电层且延伸到所述第二电极层，以电耦合到所述第二电极层。
7.一种形成压电微机电系统装置的方法，其特征在于，包括：
在衬底的前侧之上沉积第一压电层；
在所述第一压电层之上沉积第一电极层；
在所述第一电极层之上沉积第一介电层；
使用第一光刻胶掩模对所述第一介电层进行图案化且在所述第一介电层中形成开口，所述开口暴露出所述第一电极层的部分；
穿过所述第一介电层向所述第一电极层内进行第一刻蚀，以移除所述第一电极层的被所述开口暴露出的所述部分；
移除所述第一介电层；
在所述第一电极层上沉积第二压电层；
在所述第二压电层上沉积第二电极层；
对所述第二电极层进行图案化，以形成感测电极区段及虚设电极区段，其中所述感测电极区段与所述虚设电极区段电隔离；
在所述第二电极层上沉积第三压电层；
进行穿过所述虚设电极区段及所述第二压电层的刻蚀，以形成第一开口，所述第一开口暴露出所述第一电极层、所述虚设电极区段的侧壁及所述第二压电层的压电侧壁；
进行穿过所述第三压电层的刻蚀，以形成第二开口，所述第二开口暴露出所述第二电极层；以及
在所述第一开口中形成第一导电接触件并在所述第二开口中形成第二导电接触件，其中所述第一导电接触件电耦合到所述第一电极层及所述虚设电极区段，
其中所述虚设电极区段的所述侧壁的平均表面粗糙度比所述第二电极层的顶表面和所述压电侧壁的平均表面粗糙度高。
8.根据权利要求7所述的形成压电微机电系统装置的方法，其特征在于，还包括：
对所述第一压电层及所述第二压电层进行图案化，以形成延伸穿过所述第一压电层及所述第二压电层的第一空腔。
9.根据权利要求8所述的形成压电微机电系统装置的方法，其特征在于，还包括：
在所述第二电极层之上沉积钝化层，且所述钝化层衬于所述第一空腔；
对所述衬底的背侧进行薄化；
从所述衬底的所述背侧对所述衬底进行图案化，以形成与所述第一空腔对准的第二空腔；以及
进行第三刻蚀，以移除所述钝化层。
10.根据权利要求9所述的形成压电微机电系统装置的方法，其特征在于，还包括：
在所述衬底的所述前侧上沉积第二介电层，其中所述第一压电层沉积在所述第二介电层上，其中所述第一空腔延伸到所述第二介电层，且其中所述第三刻蚀移除所述第一空腔中的所述第二介电层的部分。
11.根据权利要求7所述的形成压电微机电系统装置的方法，其特征在于，所述第一介电层通过物理气相沉积进行沉积且通过氩溅射来移除。
12.根据权利要求7所述的形成压电微机电系统装置的方法，其特征在于，还包括：在将所述第一介电层图案化之后且在进行所述第一刻蚀之前，移除所述第一光刻胶掩模。
13.根据权利要求12所述的形成压电微机电系统装置的方法，其特征在于，其中所述第一光刻胶掩模通过氧等离子体灰化来移除。
14.一种压电微机电系统装置，其特征在于，包括：
压电结构，具有压电侧壁；
第一电极层及第二电极层，嵌置在所述压电结构中，其中所述第二电极层上覆在所述第一电极层之上且与所述第一电极层间隔开，其中所述第二电极层具有电极侧壁，所述电极侧壁的平均表面粗糙度比所述第二电极层的顶表面和所述压电侧壁的平均表面粗糙度高；
第一接触件，上覆在所述压电结构之上且延伸穿过所述压电结构并延伸到所述第一电极层，其中所述第一接触件毗邻所述电极侧壁和所述压电侧壁；以及
第二接触件，上覆在所述压电结构之上且延伸穿过所述压电结构并延伸到所述第二电极层。
15.根据权利要求14所述的压电微机电系统装置，其特征在于，所述第一接触件延伸穿过所述第二电极层，且其中所述压电微机电系统装置还包括：
介电层，将所述第一接触件与所述第二电极层分隔开，其中所述介电层在侧向上从所述第二电极层的所述电极侧壁延伸到所述第一接触件。
16.根据权利要求15所述的压电微机电系统装置，其特征在于，所述介电层将所述第一接触件与所述压电结构分隔开，且其中所述介电层的最底表面直接接触所述第一电极层。
17.根据权利要求14所述的压电微机电系统装置，其特征在于，所述压电结构以及所述第一电极层及所述第二电极层界定空腔，所述空腔延伸穿过所述压电微机电系统装置的中心，从所述压电结构的顶表面延伸到所述压电结构的底表面。
18.根据权利要求14所述的压电微机电系统装置，其特征在于，还包括：
介电层，位于所述压电结构的底侧上；以及
半导体衬底，通过所述介电层接合到所述压电结构的所述底侧，其中空腔延伸穿过所述介电层及所述半导体衬底，以暴露出所述压电结构。
19.根据权利要求18所述的压电微机电系统装置，其特征在于，所述介电层具有在所述空腔中的第一侧壁，其中所述半导体衬底具有在所述空腔中的第二侧壁，以及其中所述第一侧壁与所述第二侧壁相邻且在侧向上彼此偏移。
20.一种形成压电微机电系统装置的方法，其特征在于，包括：
在衬底之上沉积第一压电层；
在所述第一压电层之上沉积第一电极层；
在所述第一电极层之上沉积硬掩模层；
在所述硬掩模层之上沉积光刻胶层；
将所述光刻胶层图案化，以在所述光刻胶层中形成开口；
根据所述光刻胶层的所述开口将所述硬掩模层图案化；
移除所述光刻胶层；
使用经图案化的所述硬掩模层作为掩模结构，将所述第一电极层图案化；
移除经图案化的所述硬掩模层；
在所述第一电极层之上沉积第二压电层；
在所述第二压电层之上沉积第二电极层；
将所述第二压电层及所述第二电极层图案化，以暴露出所述第一电极层的顶表面、所述第二电极层的内侧壁及所述第二压电层的压电侧壁；
形成第一接触件，所述第一接触件延伸穿过经图案化的所述第二压电层及所述第二电极层，其中所述第一接触件直接接触所述第一电极层的所述顶表面；以及
在所述第二电极层之上形成第二接触件，且所述第二接触件电耦合到所述第二电极层，其中所述第二接触件与所述第一接触件电隔离，
其中所述第二电极层的所述内侧壁的平均表面粗糙度比所述第二电极层的顶表面和所述压电侧壁的平均表面粗糙度高。
21.根据权利要求20所述的形成压电微机电系统装置的方法，还包括：
在经图案化的所述第二压电层及所述第二电极层之上沉积共形介电衬里层，且所述共形介电衬里层接触所述第一电极层的所述顶表面；以及进行垂直刻蚀工艺移除所述共形介电衬里层的水平部分，以形成介电衬里，所述介电衬里覆盖经图案化的所述第二压电层及所述第二电极层的所述内侧壁，其中形成所述第一接触件及所述第二接触件是在形成所述介电衬里之后进行的。
22.根据权利要求20所述的形成压电微机电系统装置的方法，其特征在于，所述第一电极层的所述顶表面具有第一平均表面粗糙度，其中所述第一电极层的被经图案化的所述第二压电层覆盖的其它顶表面具有第二平均表面粗糙度，所述第二平均表面粗糙度小于所述第一平均表面粗糙度。
23.根据权利要求20所述的形成压电微机电系统装置的方法，其特征在于，还包括：
在所述第二压电层及所述第一接触件及所述第二接触件之上沉积钝化层；
薄化所述衬底的背侧；
从所述衬底的所述背侧移除所述衬底的部分，以形成空腔；以及
移除所述钝化层。
24.根据权利要求20所述的形成压电微机电系统装置的方法，其特征在于，所述光刻胶层通过氧等离子体灰化移除，且其中经图案化的所述硬掩模层被氩溅射移除。
25.根据权利要求20所述的形成压电微机电系统装置的方法，其特征在于，还包括：
在沉积所述第一压电层之前，在所述衬底之上形成介电层，其中所述第一压电层直接接触所述介电层。
26.根据权利要求20所述的形成压电微机电系统装置的方法，其特征在于，所述第一接触件与所述第二电极层电隔离。
CN201910629444.4A 2019-04-01 2019-07-12 微机电系统装置及其形成方法 Active CN111762753B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/371,421 US11050012B2 (en) 2019-04-01 2019-04-01 Method to protect electrodes from oxidation in a MEMS device
US16/371,421 2019-04-01

Publications (2)

Publication Number Publication Date
CN111762753A CN111762753A (zh) 2020-10-13
CN111762753B true CN111762753B (zh) 2024-04-12

Family

ID=72604892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910629444.4A Active CN111762753B (zh) 2019-04-01 2019-07-12 微机电系统装置及其形成方法

Country Status (3)

Country Link
US (3) US11050012B2 (zh)
CN (1) CN111762753B (zh)
TW (1) TWI739121B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825982B1 (en) * 2014-09-11 2020-11-03 Vesper Technologies Inc. Piezoelectric micro-electro-mechanical systems (MEMS) device with a beam strengthening physical element
US11522119B2 (en) * 2019-04-01 2022-12-06 Brother Kogyo Kabushiki Kaisha Piezoelectric actuator
TWI729605B (zh) * 2019-12-04 2021-06-01 茂丞科技股份有限公司 晶圓級超聲波裝置及其製造方法
US11527700B2 (en) 2019-12-20 2022-12-13 Vanguard International Semiconductor Singapore Pte. Ltd. Microphone device with single crystal piezoelectric film and method of forming the same
CN113438588B (zh) * 2021-07-28 2023-04-28 成都纤声科技有限公司 微机电系统麦克风、耳机和电子设备
CN114143687A (zh) * 2021-11-08 2022-03-04 歌尔微电子股份有限公司 微机电系统压电麦克风、其制造方法及电子设备
CN114390413B (zh) * 2021-12-30 2023-08-22 深圳市鑫启辉科技发展有限公司 一种具有高灵敏度的压电式麦克风
CN117750285B (zh) * 2024-02-07 2024-05-07 山东博华电子科技发展有限公司 微型压电换能器的制备方法及微型压电换能器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005130068A (ja) * 2003-10-22 2005-05-19 Tdk Corp 圧電共振器の製造方法
JP2007225950A (ja) * 2006-02-24 2007-09-06 Fujifilm Corp パターン膜の製造方法
JP2008061313A (ja) * 2006-08-29 2008-03-13 Seiko Epson Corp 静電アクチュエータ、液滴吐出ヘッド、液滴吐出装置及び静電デバイス並びにそれらの製造方法
CN101373790A (zh) * 2003-10-15 2009-02-25 英飞凌科技股份公司 图案化方法和场效应晶体管
WO2011068344A2 (ko) * 2009-12-01 2011-06-09 (주)세미로드 멤스 마이크로폰 및 그 제조방법
US8415771B1 (en) * 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
EP2682363A1 (en) * 2012-07-06 2014-01-08 Imec Method for producing a mems device including a vapour release step
CN107473176A (zh) * 2016-06-08 2017-12-15 英飞凌科技股份有限公司 微机电器件和制作微机电器件的方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236337A (ja) * 2001-05-11 2005-09-02 Ube Ind Ltd 薄膜音響共振器及びその製造方法
JP2003059905A (ja) * 2001-07-31 2003-02-28 Applied Materials Inc エッチング方法、キャパシタの製造方法、および半導体装置
US6806541B2 (en) * 2001-10-25 2004-10-19 Texas Instruments Incorporated Field effect transistor with improved isolation structures
US7192868B2 (en) * 2005-02-08 2007-03-20 International Business Machines Corporation Method of obtaining release-standing micro structures and devices by selective etch removal of protective and sacrificial layer using the same
EP1764830B1 (en) * 2005-09-16 2012-01-25 Imec A method to create narrow trenches in dielectric materials
US7556978B2 (en) * 2006-02-28 2009-07-07 Freescale Semiconductor, Inc. Piezoelectric MEMS switches and methods of making
CA2668153A1 (en) * 2006-11-02 2008-05-08 Asahi Glass Company, Limited Ethylene/tetrafluoroethylene copolymer molded product and method for its production
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
US8258591B2 (en) * 2008-01-16 2012-09-04 Solid State System Co., Ltd. Micro-electro-mechanical systems (MEMS) device
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US8357981B2 (en) * 2010-05-28 2013-01-22 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transducer devices having different frequencies based on layer thicknesses and method of fabricating the same
JP5751026B2 (ja) * 2011-05-31 2015-07-22 セイコーエプソン株式会社 超音波トランスデューサー、生体センサー、及び超音波トランスデューサーの製造方法
US10726231B2 (en) * 2012-11-28 2020-07-28 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US9114977B2 (en) * 2012-11-28 2015-08-25 Invensense, Inc. MEMS device and process for RF and low resistance applications
US20140264632A1 (en) * 2013-03-18 2014-09-18 Globalfoundries Inc. Semiconductor structure including a transistor having a layer of a stress-creating material and method for the formation thereof
JP6178172B2 (ja) * 2013-08-29 2017-08-09 住友化学株式会社 ニオブ酸アルカリ系圧電体薄膜素子の製造方法
WO2015139979A1 (en) * 2014-03-21 2015-09-24 Koninklijke Philips N.V. Cmut device and manufacturing method
CN105502280B (zh) * 2014-09-24 2017-05-24 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
US9728597B2 (en) * 2014-12-04 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure and method for forming the same
US10864553B2 (en) * 2015-01-16 2020-12-15 The Regents Of The University Of California Piezoelectric transducers and methods of making and using the same
US10490728B2 (en) 2016-04-15 2019-11-26 Globalfoundries Singapore Pte. Ltd. Fabrication methods for a piezoelectric micro-electromechanical system (MEMS)
US10161898B2 (en) * 2017-01-30 2018-12-25 International Business Machines Corporation Nanopatterned biosensor electrode for enhanced sensor signal and sensitivity
US10886455B2 (en) * 2017-07-31 2021-01-05 Vanguard International Semiconductor Singapore Pte. Ltd. Piezoelectric microphone with deflection control and method of making the same
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373790A (zh) * 2003-10-15 2009-02-25 英飞凌科技股份公司 图案化方法和场效应晶体管
JP2005130068A (ja) * 2003-10-22 2005-05-19 Tdk Corp 圧電共振器の製造方法
JP2007225950A (ja) * 2006-02-24 2007-09-06 Fujifilm Corp パターン膜の製造方法
JP2008061313A (ja) * 2006-08-29 2008-03-13 Seiko Epson Corp 静電アクチュエータ、液滴吐出ヘッド、液滴吐出装置及び静電デバイス並びにそれらの製造方法
WO2011068344A2 (ko) * 2009-12-01 2011-06-09 (주)세미로드 멤스 마이크로폰 및 그 제조방법
US8415771B1 (en) * 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
EP2682363A1 (en) * 2012-07-06 2014-01-08 Imec Method for producing a mems device including a vapour release step
CN107473176A (zh) * 2016-06-08 2017-12-15 英飞凌科技股份有限公司 微机电器件和制作微机电器件的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
The Application of Diamond-based Electrodes for Efficient EDMing of Silicon Wafers for Freeform MEMS Device Fabrication;P. Fonda等;《P. Fonda》;20131231;第6卷;第 280-285页 *
带封装的压电麦克风声电模型;华晴等;《传感器与微系统》;第37卷(第11期);第42-44页 *
电容式微机械超声传感器的工艺综述;刘杰、陈全芳;《仪器仪表学报》;20181231;第39卷(第08期);第98-109页 *

Also Published As

Publication number Publication date
TWI739121B (zh) 2021-09-11
US20210265557A1 (en) 2021-08-26
US20230371383A1 (en) 2023-11-16
US20200313073A1 (en) 2020-10-01
CN111762753A (zh) 2020-10-13
US11050012B2 (en) 2021-06-29
TW202037557A (zh) 2020-10-16
US11812664B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
CN111762753B (zh) 微机电系统装置及其形成方法
US20190185315A1 (en) Comb MEMS Device and Method of Making a Comb MEMS Device
TWI647172B (zh) 壓電微機電系統
US20100194407A1 (en) MEMS sensor
JP5101575B2 (ja) 半導体装置およびその製造方法
TWI439140B (zh) 具有單層多晶矽薄膜之微機電系統麥克風
JP6422991B2 (ja) Ｃｍｕｔデバイス及び製造方法
US10927000B2 (en) MEMS structure with an etch stop layer buried within inter-dielectric layer
JP6016003B2 (ja) 不揮発性メモリのゲートのパターニング方法
KR101406276B1 (ko) 반도체 장치의 금속 배선 및 그 형성 방법
US7041593B2 (en) Method for manufacturing thin-film structure
TWI715967B (zh) 半導體結構及其製造方法
US8409938B2 (en) Method for fabricating semiconductor device
US7824946B1 (en) Isolated metal plug process for use in fabricating carbon nanotube memory cells
JPH08330250A (ja) 半導体装置の製造方法
JP2001102570A (ja) 半導体トランジスタ及びその製造方法
US8502328B2 (en) Micro electronic mechanical system structure
JP2006013142A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant