TW201508930A - 感測器及其製造方法 - Google Patents

Abstract

本揭露提供一種感測器，包括：第一基板，包括導電接點結構，導電接點結構自第一基板之面向外凸出且電性耦合至第一基板上之感壓微機電結構；第二基板，包括具有導電表面之接收結構，接收結構自第二基板之第一面沿著界定導電表面之複數個側壁凹陷，其中導電表面電性耦合至第二基板上之互補式金氧半導體裝置；及導電接合材料，將導電接點結構物理性黏附至導電表面，且將微機電結構電性耦合至互補式金氧半導體裝置。本揭露亦提供此感測器之製造方法。

Description

感測器及其製造方法

本揭露係有關於半導體技術，且特別係有關於一種感測器及其製造方法。

為了效率化(streamline)此裝置於單一積體電路上之製造流程，發明人提出了改良的製造流程。

本揭露提供一種感測器，包括：第一基板，包括導電接點結構(conductive contact structure)，導電接點結構自第一基板之面向外凸出且電性耦合至第一基板上之感壓微機電結構(pressure-sensitive micro-electrical-mechanical structure)；第二基板，包括具有導電表面之接收結構(receiving structure)，接收結構自第二基板之第一面沿著界定導電表面之複數個側壁凹陷，其中導電表面電性耦合至第二基板上之互補式金氧半導體裝置(complementary metal oxide semiconductor device)；及導電接合材料(conductive bonding material)，將導電接點結構物理性黏附(physically adhere)至導電表面，且將微機電結構電性耦合(electrically couple)至互補式金氧半導體裝置。

本揭露更提供一種感測器之製造方法，包括：加工第一基板以形成感壓微機電結構(pressure-sensitive micro-electrical-mechanical structure)，其中第一基板之第一面包括實質水平的介電區，實質水平的介電區具有導電接點結構(conductive contact structure)，而導電接點結構延伸穿過實質水平的介電區且向外凸出於實質水平的介電區；加工具有相反面的第二基板以形成互補式金氧半導體裝置(complementary metal oxide semiconductor device)，其中第二基板之相反面中的第一面包括導電接收結構(conductive receiving structure)，導電接收結構相對於第二基板之第一面凹陷；以及接合第一基板之第一面至第二基板之第一面，以使第一基板之導電接點結構被接收(received)於導電接收結構中。

本揭露又提供一種感測器，包括：第一基板，包 括導電接點結構(conductive contact structure)，導電接點結構自第一基板之面向外凸出且電性耦合至導電膜，導電膜係作為第一電容板(capacitive plate)且設於第一基板上；第二基板，包括具有導電表面之接收結構(receiving structure)，接收結構自第二基板之第一面沿著界定導電表面之複數個側壁凹陷，其中導電表面電性耦合至金屬層，金屬層係作為第二電容板(capacitive plate)且設於第二基板上；以及電路(circuit)，設於第二基板上，且係設定以提供預定電荷至導電膜，並將導電膜與金屬層間電壓變化視為預定電荷之函數，且監測電壓的變化方式。

為讓本揭露之特徵、和優點能更明顯易懂，下文 特舉出較佳實施例，並配合所附圖式，作詳細說明如下。

102‧‧‧第一基板

104‧‧‧第二基板

106‧‧‧導電膜

108‧‧‧導電懸臂支撐結構

110‧‧‧導電錨樁結構

112‧‧‧導電接點

113‧‧‧孔洞

114‧‧‧實質水平表面

116‧‧‧導電接收結構

118‧‧‧實質水平表面

120‧‧‧最上層金屬層

122‧‧‧聲音

300‧‧‧單晶矽晶圓

302、304‧‧‧相反面

306‧‧‧周圍邊緣

308‧‧‧保護氧化層

310‧‧‧保護氧化層

312‧‧‧對準特徵

402‧‧‧凹口或溝槽

500‧‧‧氧化物

502‧‧‧氣隙

600‧‧‧骨架氧化層

702‧‧‧骨架凹口

800‧‧‧接觸開口

900‧‧‧厚複晶矽層

1000‧‧‧薄複晶矽層

1100‧‧‧孔隙特徵

1200‧‧‧導電膜

1202‧‧‧薄導電膜

1204‧‧‧厚牆區

1300‧‧‧氧化層

1400‧‧‧介層窗

1500‧‧‧複晶矽層

1502‧‧‧鍺層

1600‧‧‧鍺墊

1700‧‧‧第一基板/晶圓

1702‧‧‧導電接點

1704‧‧‧第一基板之表面

1800‧‧‧第二基板

1802‧‧‧最上層金屬層

1804‧‧‧鈍化層

1806‧‧‧保護層

1900‧‧‧凸塊

2000‧‧‧開口

2002‧‧‧導電墊區

2100‧‧‧空穴

2200‧‧‧氣態氫氟酸阻障層

2300‧‧‧厚氧化物

2400‧‧‧光阻塗料

2600‧‧‧第二基板/晶圓

2602‧‧‧開口

2902‧‧‧背側

3002‧‧‧薄氧化層

3100‧‧‧孔洞

3200‧‧‧背側

第1圖係本揭露實施例之以兩個彼此接合之基板製得之感測器100的剖面圖；第2圖係本揭露實施例之製造方法之流程圖；及第3-33圖係本揭露實施例之製造方法中各階段的一系列剖面圖。

以下針對本揭露之感測器作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本揭露之不同樣態。以下所述特定的元件及排列方式儘為簡單描述本揭露。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

第1圖為本揭露實施例之以兩個彼此接合之基板製得之感測器100的剖面圖。亦即，包括微機電結構(micro-electrical-mechanical structure)感測器之第一基板102以及包括一或多個互補式金氧半導體裝置(complementary metal oxide semiconductor device)之第二基板104。於第一基板102上，此微機電結構裝置包括導電膜106，此導電膜106係由導電懸臂支撐結構108(conductive cantilever support structure) 及導電錨樁結構110(conductive anchor structure)支撐。導電接點112(conductive contact)自第一基板102之實質水平表面114向外凸出。於第二基板104上，孔洞113(aperture)對準導電膜且使聲音可穿過第一基板102到達導電膜106。相對於實質水平表面118凹陷之導電接收結構116使導電膜106電性接觸(electrical contact)第二基板104上的互補式金氧半導體裝置。 例如，在一些實施例中，導電接點112電性接觸第二基板104上的最上層金屬層120(uppermost metal layer)，金屬層120例如可為銅層或鋁層。

在一些實施例中，感測器100可作為將聲音轉換為 電訊號的麥克風。然而感測器100亦可應用於其它方面。在麥克風運作時，具有隨時間而變化之壓力波的形式的聲音(例如122)可穿過孔洞113並觸及(strike)導電膜106，藉此造成導電膜106相對於最上層金屬層120之微小位移。此位移之量值(magnitude)及頻率(frequency)對應於擠壓聲波(impingent pressure wave)之音量及音調(pitch)。為了將此位移轉換為電訊號，第二基板104上的互補式金氧半導體電路量測導電膜106與最上層金屬層120之間隨時間變化之電容。例如，此互補式金氧半導體電路可即時(in time)提供預定電荷至導電膜106(例如，經由最上層金屬層120、導電接點112、錨樁110、懸臂支撐結構108提供預定電荷)，將導電膜106與最上層金屬層120間之電壓變化視為此預定電荷之函數，且監測此電壓的變化方式。藉由定期量測此電流跟電壓，此互補式金氧半導體電路可藉由電壓/電流之關係追蹤(track)電容。

其中C為電容。由於隨時間變化之電容可反應導電膜106與最上層金屬層120之間隨時間變化的距離(且此距離係根據擠壓聲波而隨時間變化)，此互補式金氧半導體電路可藉此提供可代表導電膜106上之擠壓聲波的電訊號。

為了提供效率化之方案(streamlined solution)給終端客戶，在一些實施例中，第二基板104可包括用以處理電訊號之電路。例如，第二基板104可包括類比數位轉換器(Analog-to-Digital Converter，ADC)及/或類比或數位聲波濾波器(acoustic filter)以自訊號中移除雜訊及/或其它訊號處理電路。

為了說明在一些實施例中如何製造此感測器，第2圖繪示本揭露實施例之製造方法之流程圖，而第3-33圖繪示本揭露實施例較詳細的製造方法中各階段的一系列剖面圖。應瞭解的是，雖然此製造方法說明了數個步驟，然而並非所有步驟皆為必要步驟，而其它未說明之步驟亦可包括於本揭露中。此外，本揭露在一些實施例中的製造方法的步驟順序亦可與圖式所示不同。再者，在一些實施例中，本揭露繪示之步驟可更進一步分為子步驟，而在其它實施例中，某些步驟可與其它步驟同時進行。

第2圖之製造方法200始於步驟202，此步驟提供第一基板。在步驟204中，一感壓微機電結構(pressure-sensitive micro-electrical-mechanical structure)形成於第一基板上。在一些實施例中，感壓微機電結構可為導電膜，例如第1圖所示之導電膜。在步驟206中，形成導電接點結構(conductive contact structure)。此導電接點結構自第一基板之第一面向外凸出。在步驟208中，提供第二基板。在步驟210中，互補式金氧半導體結構(complementary metal oxide semiconductor structure)形成於第二基板上。在步驟212中，導電接收結構(conductive receiving structure)形成於第二基板之第一面中的凹口上。在步驟214中，以例如為凹口中的共晶接合材料之導電接合材料黏附第一基板及鄰近之地二基板，且將微機電結構電性耦合(electrically couple)至互補式金氧半導體裝置。此製造方法200提供了效率化之微機電結構與互補式金氧半導體裝置的整合技術，故生產者可提供具有良好性能之單一封裝體給末端客戶。

第3-33圖繪示本揭露實施例較詳細的製造方法中 各階段的一系列剖面圖。總體而言，第3-17圖繪示於第一基板上形成感壓微機電結構之步驟。第18-26圖繪示製造互補式金氧半導體裝置之步驟。第27-33圖繪示接合第一基板與第二基板之步驟以及在接合此第一、第二基板時對此基板進行之加工步驟。

詳細而言，第3圖繪示單晶矽晶圓300(monolithic silicon wafer)具有相反面302、304，且以周圍邊緣306(perimetric edge或circumferential edge)為邊界。保護氧化層308、310設於相反面302、304上，且對準特徵312形成於第一 面302上。

參見第4圖，翻轉晶圓300，且移除保護氧化層 310。形成一系列凹口或溝槽400於第二面上。在一些實施例中，每一凹口之長度為約2微米，寬度為約4微米，深度為約30微米至約50微米。

參見第5圖，形成氧化物500於第二面。當其形成 後，此氧化物會傾向夾斷(pinch off)凹口之上部，藉此在每一凹口之中間區留下氣隙(air gap)。此氣隙的優點為其使後續之蝕刻步驟(參見第32-33圖)可容易地移除此氧化物以將微機電裝置之導電膜自其周圍之晶圓元件鬆開(free)。在形成此氧化物後，可對其進行化學機械研磨，使約1微米之氧化物留在矽晶圓之第二面上。

參見第6圖，沈積骨架氧化層600(frame oxide layer) 於晶圓之第二面上。

參見第7圖，以微影技術圖案化一罩幕(未顯示) 於此骨架氧化層上，進行蝕刻步驟以形成一系列骨架凹口702(frame recess)。

參見第8圖，進行另一圖案化步驟，並於矽晶圓之 階梯區(step-region)附近蝕穿骨架氧化層以形成接觸開口800。

參見第9圖，沈積厚複晶矽層900於晶圓之第二面 上，接著對其進行化學機械研磨。此方法可於接觸開口上形成複晶錨樁(polysilicon anchor)。

參見第10圖，沈積薄複晶矽層於晶圓之第二面 上。於後續之圖案化步驟厚，此複晶矽薄層將作為導電膜，此 導電膜組成微機電裝置之電容板。

參見第11圖，進行另一圖案化步驟，且蝕刻孔洞或窄溝槽以形成孔隙特徵於移動部與靜止部之間。

參見第12圖，進行另一圖案化步驟，且形成孔洞以定義導電膜1200。此導電膜1200包括以第一方向(亦即水平方向)延伸之薄導電膜1202及鄰近其外部邊緣之厚牆區1204。在一些實施例中，厚牆區1204可以圓形或多邊形(例如正方形或矩形)之形狀延伸圍繞整個導電膜1202之周圍，此可幫助壓力之感測。

參見第13圖，形成另一氧化層1300於導電膜1202上，且進行化學機械研磨。

參見第14圖，形成介層窗1400(vias)穿過氧化層1300以向下延伸至複晶錨樁區900(polysilicon anchor region)之上部(upper region)。

參見第15圖，沈積另一複晶矽層1500，接著形成鍺層1502。在一些實施例中，可濺鍍此鍺層1502。於後續之步驟中，此複晶矽層及鍺層可幫助與另一表面(例如另一晶圓)形成導電密封環。

參見第16圖，圖案化鍺層1502以形成鍺墊1600。參見第17圖，圖案化並蝕刻位於鍺墊下之複晶矽以形成導電接點1702。此導電接點1702自第一基板之表面1704向外凸出。因此，形成第一基板/晶圓1700。

第18圖為第二基板1800。此第二基板1800包括主動裝置元件以及最上層金屬層1802(uppermost metal layer)，最 上層金屬層1802例如可為銅層或鋁層。為了簡明起見，裝置元件並未繪示於第18圖，然而，裝置(例如金氧半場效電晶體、鰭式場效電晶體、雙極性接面電晶體、二極體或接面場效電晶體)可包括形成於基板1800中的導電區(例如N摻雜區或P摻雜區)以及位於最上層金屬層1802下之其它導電層或絕緣層。鈍化層1804，其可保護互補式金氧半導體裝置不受環境條件影響，且可為第二基板之第一(例如最上層)表面。而保護層1806(例如氧化物)設於第二基板之第二(例如底層)表面。

參見第19圖，進行一圖案化步驟，且當罩幕層設 於正確之位置時，進行一蝕刻步驟以形成凸塊1900於第一基板表面。凸塊1900之功用為當膜層106以較大的形變震動時，可防止膜層之摩擦(stiction)。

參見第20圖，進行一圖案化步驟以留下對應至最 上層金屬層中的墊區的開口2000。進行蝕刻步驟以移除此區域之鈍化層，藉此露出導電墊區2002。

參見第21圖，圖案化另一罩幕層，且進行對鈍化 層1804與矽具有選擇性之蝕刻步驟以形成空穴2100(cavity)於第二基板中。

參見第22圖，形成氣態氫氟酸阻障層2200(vapor hydro-fluoric barrier)於第二表面上。

參見第23圖，形成厚氧化物2300於氣態氫氟酸阻障層2200以及其餘之第二表面上。

參見第24圖，圖案化一光阻塗料2400。參見第25圖，以設於正確位置之圖案化光阻塗料蝕刻氧化物。

參見第26圖，進行選擇性蝕刻以移除氧化物以形 成開口2602。因此，形成第二基板/晶圓2600。

第27-28圖繪示接合第一及第二晶圓(分別為第17 圖之1700以及第26圖之2600)。在此接合步驟中，設於凹口中的導電接合材料係用以將第一基板置於鄰近第二基板之地方，且將微機電結構電性耦合(electrically couple)至互補式金氧半導體裝置。例如，在一些實施例中，可藉由濺鍍、雙源蒸鍍(dual source evaporation)或電鍍於凹口中形成共晶合金。亦可藉由純材料之擴散反應以及後續此共晶成分之融熔來形成共晶合金。當使用共晶接合步驟時，此共晶接合步驟可形成密封之封裝結構且可於單一步驟中形成電性互連(electrical interconnection)。此外，共晶接合步驟可於低製程溫度下提供導電傳導(conductive conduct)，故其於最終組裝時只會引起些許應力。且此共晶接合步驟可提供具有良好製程可靠度之高強度接合。應注意的是，第27圖繪示於共晶接合步驟前之第一及第二晶圓1700、2600，而第28圖繪示於共晶接合步驟厚之第一及第二晶圓1700、2600。

參見第29圖，薄化第二(互補式金氧半導體)晶圓之 背側2902。參見第30圖，沈積薄氧化層3002。

參見第31圖，進行一蝕刻步驟以移除氧化物及 矽，以形成對準導電膜1202之孔洞3100於第二晶圓中。此導電膜1202尚未自其周圍之氧化物/保護層鬆開(free)。

參見第32圖，研磨或蝕刻第一(微機電結構)晶圓之 背側3200。

參見第33圖，進行氣態氫氟酸蝕刻以將導電膜 1202自其周圍之氧化物/保護層釋放。因此，於氣態氫氟酸蝕刻後，導電膜1202之上方及下方暴露於周圍環境條件。

因此，應瞭解的是，某些實施例係關於由兩個彼 此接合之基板製得之感測器。第一基板，包括感壓微機電結構及自第一基板之面向外凸出之導電接點結構。第二基板，包括互補式金氧半導體裝置及接收結構，此接收結構係由接觸導電表面之側壁組成。此導電表面係自第二基板之第一面凹陷。導電接合材料，將導電接點結構物理性黏附(physically adhere)至導電表面，且將微機電結構電性耦合(electrically couple)至互補式金氧半導體裝置。

另一實施例係關於一種感測器之製造方法，包 括：加工第一基板以形成感壓微機電結構(pressure-sensitive micro-electrical-mechanical structure)，其中第一基板之第一面包括實質水平的介電區，實質水平的介電區具有導電接點結構(conductive contact structure)，而導電接點結構延伸穿過實質水平的介電區且向外凸出於實質水平的介電區；加工具有相反面的第二基板以形成互補式金氧半導體裝置(complementary metal oxide semiconductor device)，其中第二基板之相反面中的第一面包括導電接收結構(conductive receiving structure)，導電接收結構相對於第二基板之第一面凹陷；以及接合第一基板之第一面至第二基板之第一面，以使第一基板之導電接點結構被接收(received)於導電接收結構中。

本揭露又一實施例係關於一種感測器，包括：第 一基板，包括導電接點結構(conductive contact structure)，導電接點結構自第一基板之面向外凸出且電性耦合至導電膜，導電膜係作為第一電容板(capacitive plate)且設於第一基板上；第二基板，包括具有導電表面之接收結構(receiving structure)，接收結構自第二基板之第一面沿著界定導電表面之複數個側壁凹陷，其中導電表面電性耦合至金屬層，金屬層係作為第二電容板(capacitive plate)且設於第二基板上；以及電路(circuit)，設於第二基板上，且係設定以提供預定電荷至導電膜，並將導電膜與金屬層間電壓變化視為預定電荷之函數，且監測電壓的變化方式。

能理解的是，在此使用之用語「第一」、「第二」 並未暗示任何元件間形式之順序、位置或暫時之關係。用語「第一」、「第二」或其它相似之用語僅為通常之符號，表示這些元件可於其它應用中被置換。因此，當本揭露描述之製造方法描述一系列之步驟或事件時，應瞭解本揭露描述之步驟或事件之順序並非用以限定本揭露之範圍。例如，某些步驟及其它步驟可以與本揭露描述不同之順序及/或同時進行。此外，並非所有步驟皆為必要步驟。

再者，應瞭解本揭露之「半導體基板」或「晶圓」 可包括任何種類之半導體材料，例如主體矽晶圓(bulk silicon wafer)、二元化合物基板(例如GaAs晶圓)、三元化合物基板(例如AlGaAs晶圓)或更多元素之化合物晶圓。此基板可具有或不具有形成於其上之額外之絕緣層或導電層。此外，此半導體基板亦可包括非半導體材料例如絕緣層上覆矽中的氧、部分絕緣 層上覆矽基板、複晶矽、絕緣材料、氧化物、金屬、非晶矽(amorphous silicon)或有機材料。在一些實施例中，此半導體基板亦可包括彼此堆疊或黏結之多重晶圓或晶片。此半導體基底可包括切割自矽晶鑄錠(silicon ingot)之晶圓、及/或任何其它形式之半導體/非半導體、及/或形成於基板上之沈積的或成長的(例如磊晶)膜層。

雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。

102‧‧‧第一基板

104‧‧‧第二基板

106‧‧‧導電膜

108‧‧‧導電懸臂支撐結構

110‧‧‧導電錨樁結構

112‧‧‧導電接點

113‧‧‧孔洞

114‧‧‧實質水平表面

116‧‧‧導電接收結構

118‧‧‧實質水平表面

120‧‧‧最上層金屬層

Claims (10)

1. 一種感測器，包括：一第一基板，包括一導電接點結構，該導電接點結構自該第一基板之一面向外凸出且電性耦合至該第一基板上之一感壓微機電結構(pressure-sensitive micro-electrical-mechanical structure)；一第二基板，包括具有一導電表面之一接收結構(receiving structure)，該接收結構自該第二基板之一第一面沿著界定該導電表面之複數個側壁凹陷，其中該導電表面電性耦合至該第二基板上之一互補式金氧半導體裝置(CMOS device)；以及一導電接合材料，將該導電接點結構物理性黏附(physically adhere)至該導電表面，且將該微機電結構電性耦合(electrically couple)至該互補式金氧半導體裝置。
2. 如申請專利範圍第1項所述之感測器，其中該感測器更包括一電容感測元件(capacitive sensing element)，包括：一導電膜，作為一第一電容板且設於該第一基板上；以及一金屬層，作為一第二電容板且設於該第二基板上。
3. 如申請專利範圍第2項所述之感測器，其中該第一基板更包括：一導電懸臂支撐結構，物理性支撐且電性耦合至該導電膜；以及一導電錨樁結構(conductive anchor structure)，物理性支撐該導電懸臂支撐結構且將該導電懸臂支撐結構電性耦合至 該導電接點結構；其中該第二基板更包括：一孔洞(aperture)，於該第一基板與該第二基板彼此物理性黏附時對準該導電膜；以及一互補式金氧半導體電路，係設定以提供一預定電荷至該導電膜，並將該導電膜與該金屬層間電壓變化視為該預定電荷之函數，且監測該電壓的變化方式。
4. 如申請專利範圍第2項所述之感測器，其中該第二基板更包括一類比數位轉換器(Analog-to-Digital Converter)，以數位化一電訊號，該電訊號係關於該導電膜之即時(in time)位置；以及一類比或數位聲波濾波器(acoustic filter)。
5. 如申請專利範圍第1項所述之感測器，其中該接收結構包括：一氫氟酸阻障層，沿著該第二基板之一表面橫向延伸，且自該第二基板之該表面沿著該側壁垂直延伸至該凹陷的導電表面。
6. 如申請專利範圍第1項所述之感測器，其中該導電接點結構包括：一複晶矽本體，自該第一基板之該表面凸出，其中一導孔將該複晶矽本體耦合至該導電錨樁結構；以及一鍺墊，將該複晶矽本體耦合至該第二基板之該導電表面。
7. 一種感測器之製造方法，包括：加工一第一基板以形成一感壓微機電結構(pressure-sensitive micro-electrical-mechanical structure)，其中該第 一基板之一第一面包括一實質水平的介電區，該實質水平的介電區具有一導電接點結構，而該導電接點結構延伸穿過該實質水平的介電區且向外凸出於該實質水平的介電區；加工一具有相反面的第二基板以形成一互補式金氧半導體裝置，其中該第二基板之相反面中的一第一面包括一導電接收結構(conductive receiving structure)，該導電接收結構相對於該第二基板之第一面凹陷；以及接合該第一基板之第一面至該第二基板之第一面，以使該第一基板之導電接點結構被接收(received)於該導電接收結構中。
8. 如申請專利範圍第7項所述之感測器之製造方法，其中於該接合步驟前，固定(fasten)該感壓微機電結構之一導電膜至該實質水平的介電區，而於該接合步驟後，進行一蝕刻步驟以將該導電膜自該實質水平的介電區鬆開(free)，使該導電膜可根據一擠壓壓力波(impingent pressure wave)而移動或震動。
9. 如申請專利範圍第7項所述之感測器之製造方法，其中於接合該第一基板之第一面至該第二基板之第一面前，該第一基板上之導電接點結構係藉由以下步驟形成：形成一複晶矽層於一導孔上，該導孔延伸穿過該實質水平的介電區，其中該導孔耦合至設於該實質水平的介電區下之一複晶矽錨樁結構(polysilicon anchor structure)；形成一鍺墊於該複晶矽層上；以及 圖案化該複晶矽層及該鍺墊以形成該導電接點結構；而形成該接收結構之步驟包括進行一蝕刻步驟以於該第二基板上之一介電層中形成一凹口，其中該圖案化複晶矽層及鍺墊於該接合步驟後被接收(received)於該接收結構中。
10. 如申請專利範圍第7項所述之感測器之製造方法，其中形成該感壓微機電結構之步驟包括：形成一導電膜於該第一基板中，且在接合該第一基板及該第二基板前以一保護層覆蓋該導電膜；以及在接合該第一基板及該第二基板後，進行一蝕刻步驟以將該導電膜自該保護層釋放(release)；而加工該第二基板的步驟更包括：在接合該第一基板及該第二基板前，形成一氣態氫氟酸阻障層(vapor hydro-fluoric barrier)；其中進行該蝕刻步驟以將該導電膜自該保護層釋放(release)之步驟包括將該第一基板及該第二基板浸入(immerse)氣態氫氟酸中。