TW202013679A - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TW202013679A
TW202013679A TW108102232A TW108102232A TW202013679A TW 202013679 A TW202013679 A TW 202013679A TW 108102232 A TW108102232 A TW 108102232A TW 108102232 A TW108102232 A TW 108102232A TW 202013679 A TW202013679 A TW 202013679A
Authority
TW
Taiwan
Prior art keywords
memory device
semiconductor memory
conductive layer
layer
metal
Prior art date
Application number
TW108102232A
Other languages
English (en)
Other versions
TWI692082B (zh
Inventor
大鳥博之
背戸暁志
福島崇
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202013679A publication Critical patent/TW202013679A/zh
Application granted granted Critical
Publication of TWI692082B publication Critical patent/TWI692082B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

實施形態提供一種可提高動作性能之半導體記憶裝置。 實施形態之半導體記憶裝置具備：複數個第1導電層34、35_0～35_3、36，其等於第1方向上積層，並分別沿著與第1方向交叉之第2方向及第3方向延伸；複數個記憶柱MP，其等設置於複數個第1導電層之矽部，且於矽部分別沿著第1方向延伸；及複數個接觸插塞CP1，其等設置於複數個第1導電層之第2金屬部，並分別沿著第1方向延伸；上述複數個第1導電層34、35_0～35_3、36分別具有：一對第1金屬部，其等分別沿著第2方向延伸且相互隔開地設置，且包含金屬；矽部，其設置於一對第1金屬部之間，且包含矽；及第2金屬部，其設置於矽部之第2方向之至少一端，於一對第1金屬部之間沿著第3方向延伸並電性連接於第1金屬部，且包含金屬。

Description

半導體記憶裝置
實施形態係關於一種半導體記憶裝置。
已知有記憶胞三維排列而成之半導體記憶裝置。
實施形態提供一種可提高動作可靠性之半導體記憶裝置。
實施形態之半導體記憶裝置具備：複數個第1導電層，其等於第1方向上積層，並分別沿著與上述第1方向交叉之第2方向及第3方向延伸；複數個記憶柱，其等設置於上述複數個第1導電層之上述矽部，並分別於上述矽部沿著上述第1方向延伸；及複數個接觸插塞，其等設置於上述複數個第1導電層之上述第2金屬部，並分別沿著上述第1方向延伸；上述複數個第1導電層分別具有：一對第1金屬部，其等分別沿著上述第2方向延伸並相互隔開地設置，且包含金屬；矽部，其設置於上述一對第1金屬部之間，且包含矽；及第2金屬部，其設置於上述矽部之上述第2方向之至少一端，於上述一對第1金屬部之間沿著上述第3方向延伸並電性連接於上述第1金屬部，且包含金屬。
以下，參照圖式對實施形態進行說明。於以下之說明中，對於具有相同功能及構成之構成要素，標註共通之參照符號。又，以下所示之各實施形態例示用以使該實施形態之技術思想具體化之裝置及方法，並非將構成零件之材質、形狀、構造、配置等限定於下述情況。
各功能區塊可作為硬體、電腦軟體中之任一個或將兩者組合而成之部件來實現。各功能區塊並非必須如以下之例子般進行區別。例如，一部分功能可藉由與例示之功能區塊不同之功能區塊執行。進而，亦可將例示之功能區塊進而分割成精細功能子區塊。此處，作為非揮發性半導體記憶裝置，列舉將記憶胞電晶體積層於半導體基板之上方而成之三維積層型NAND(NOT AND，反及)型快閃記憶體為例進行說明。
1.第1實施形態 以下，對第1實施形態之半導體記憶裝置進行說明。
1.1半導體記憶裝置之電路區塊構成 首先，對第1實施形態之半導體記憶裝置之電路區塊構成進行說明。圖1係表示第1實施形態之半導體記憶裝置之電路構成之方塊圖。作為半導體記憶裝置之NAND型快閃記憶體10具備記憶胞陣列11、列解碼器12、驅動器13、讀出放大器14、位址寄存器15、指令寄存器16、及定序器17。又，例如於NAND型快閃記憶體10，經由NAND匯流排將控制器20連接於外部。控制器20對NAND型快閃記憶體10進行存取，並控制NAND型快閃記憶體10。
1.1.1各區塊之構成 記憶胞陣列11具備包含與列及行建立對應之複數個非揮發性記憶胞之複數個區塊BLK0、BLK1、BLK2、…BLKn(n為0以上之整數)。以下，於記為區塊BLK之情形時，表示各區塊BLK0～BLKn。記憶胞陣列11記憶由控制器20提供之資料。以下對記憶胞陣列11及區塊BLK之詳細內容進行說明。
列解碼器12選擇區塊BLK中之任一個，進而選擇已選擇之區塊BLK中之字元線。以下對列解碼器12之詳細內容進行說明。
驅動器13經由列解碼器12對已選擇之區塊BLK供給電壓。
讀出放大器14於讀出資料時，對自記憶胞陣列11讀出之資料DAT進行感測，並進行必要之運算。接下來，將該資料DAT輸出至控制器20。讀出放大器14於寫入資料時，將自控制器20接收到之寫入資料DAT傳送至記憶胞陣列11。
位址寄存器15保持自控制器20接收到之位址ADD。位址ADD包含指定動作對象之區塊BLK之區塊位址、及指示經指定之區塊內之動作對象之字元線之頁位址。指令寄存器16保持自控制器20接收到之指令CMD。指令CMD例如包含命令定序器17進行寫入動作之寫入指令、及命令定序器17進行讀出動作之讀出指令等。
定序器17基於指令寄存器16中所保持之指令CMD，控制NAND型快閃記憶體10之動作。具體而言，定序器17基於指令寄存器16中所保持之寫入指令控制列解碼器12、驅動器13、及讀出放大器14，對由位址ADD所指定之複數個記憶胞電晶體進行寫入。又，定序器17基於指令寄存器16中所保持之讀出指令控制列解碼器12、驅動器13、及讀出放大器14，自經位址ADD指定之複數個記憶胞電晶體進行讀出。
如上所述，於NAND型快閃記憶體10，經由NAND匯流排連接有控制器20。NAND匯流排進行依據NAND介面之信號之發送及接收。具體而言，NAND匯流排例如包含對晶片賦能信號CEn、指令鎖存賦能信號CLE、位址鎖存賦能信號ALE、寫入賦能信號WEn、讀出賦能信號REn、輸入輸出信號I/O、及就緒/忙碌信號R/Bn進行通信之匯流排。輸入輸出信號I/O係以8位元之匯流排寬(一次可同時傳送資料量)進行傳輸。輸入輸出信號I/O對指令CMD、位址ADD、及資料DAT等進行通信。
1.1.2記憶胞陣列11之電路構成 如上所述，記憶胞陣列11具備區塊BLK0～BLKn。區塊BLK0～BLKn分別具有相同之構成。以下，對1個區塊BLK之電路構成進行說明。
圖2係記憶胞陣列11所具有之區塊BLK之電路圖。如圖示所示，區塊BLK例如包含4個串單元SU0～SU3。以下，於記為串單元SU之情形時，表示各串單元SU0～SU3。串單元SU包含複數個NAND串NS。
NAND串NS例如分別包含8個記憶胞電晶體MT0～MT7及選擇電晶體ST1、ST2。以下，於記為記憶胞電晶體MT之情形時，表示各記憶胞電晶體MT0～MT7。記憶胞電晶體(以下亦記為記憶胞)MT具備控制閘極與電荷累積層，且非易失地保持資料。記憶胞電晶體MT串聯連接於選擇電晶體ST1之源極與選擇電晶體ST2之汲極之間。
各串單元SU0～SU3中之選擇電晶體ST1之閘極分別連接於選擇閘極線SGD0～SGD3。相對於此，各串單元SU0～SU3中之選擇電晶體ST2之閘極例如連接於1條選擇閘極線SGS。選擇電晶體ST2之閘極亦可針對各串單元連接於不同之選擇閘極線SGS0～SGS3。又，位於區塊BLK內之串單元SU0～SU3之記憶胞電晶體MT0～MT7之控制閘極分別連接於字元線WL0～WL7。
又，記憶胞陣列11於複數個區塊BLK0～BLKn間共有位元線BL0～BL(L－1)。其中，L為2以上之自然數。於區塊BLK內之複數個串單元SU0～SU3中，各位元線BL共同連接於位於同一行之NAND串NS之選擇電晶體ST1之汲極。即各位元線BL於同一列行之複數個串單元SU0～SU3間將NAND串NS共同連接。進而，複數個選擇電晶體ST2之源極共同連接於源極線SL。即串單元SU包含複數個連接於不同位元線BL且連接於相同選擇閘極線SGD之NAND串NS。
又，區塊BLK包含共用字元線WL之複數個串單元SU。
於串單元SU內連接於共用字元線WL之複數個記憶胞電晶體MT被稱為晶胞CU。晶胞CU根據記憶胞電晶體MT所記憶之資料之位元數而記憶容量變化。例如，晶胞CU於各記憶胞電晶體MT記憶1位元資料時，記憶1頁資料，於記憶2位元資料時，記憶2頁資料，於記憶3位元資料時，記憶3頁資料。
再者，記憶胞陣列11之構成並不限定於上述構成。例如，各區塊BLK所包含之串單元SU可設定成任意個數。各NAND串NS所包含之記憶胞電晶體MT、及選擇閘極電晶體ST1及ST2亦可分別設定成任意個數。
關於記憶胞陣列11之構成，例如記載於名為“THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY(三維積層型非揮發性半導體記憶體)”之於2009年3月19日提出申請之美國專利申請12/407,403號中。又，記載於名為“THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY(三維積層型非揮發性半導體記憶體)”之於2009年3月18日提出申請之美國專利申請12/406,524號、名為“NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE AND METHOD OF MANUFACTURING THE SAME(非揮發性半導體記憶裝置及非揮發性半導體記憶裝置之製造方法)”之於2010年3月25日提出申請之美國專利申請12/679,991號、及名為“SEMICONDUCTOR MEMORY AND METHOD FOR MANUFACTURING SAME(半導體記憶裝置及半導體記憶裝置之製造方法)”之於2009年3月23日提出申請之美國專利申請12/532,030號中。該等專利申請案係藉由參照而將其整體內容援用至本案說明書中。
1.2半導體記憶裝置之構造 繼而，對第1實施形態之半導體記憶裝置之構造進行說明。圖3係表示第1實施形態之半導體記憶裝置之一部分之俯視圖。圖4係沿著圖3中之A-A'線之剖視圖。圖5係沿著圖3中之B-B'線之剖視圖。於包含圖3～圖5之其他圖式中，將相互正交(或交叉)且與半導體基板面平行之2方向設為X方向(A-A'線方向)及Y方向(B-B'線方向)，將相對於X方向及Y方向(XY面)正交(或交叉)之方向設為Z方向。再者，於圖3～圖5中省略位元線。
如圖3所示，半導體記憶裝置具有記憶陣列區域100及拾取區域200。記憶陣列區域100及拾取區域200沿著Y方向排列有複數個。各記憶陣列區域100及拾取區域200係藉由沿著X方向延伸之狹縫(分離區域)SLT而被分離。再者，將記憶陣列區域100及拾取區域200分離之狹縫SLT之數量任意。
於記憶陣列區域100及拾取區域200設置有沿著X方向延伸且於Z方向上積層之複數個導電層34、35_0、35_1、35_2、35_3、36。於複數個導電層之X方向之兩端及Y方向之兩端、即複數個導電層之周圍分別設置有電極層34H、35_0H、35_1H、35_2H、35_3H、36H。
記憶陣列區域100具有複數個記憶柱MP。複數個記憶柱MP例如相對於XY方向以鋸齒狀排列。記憶柱MP之數量任意。
引出區域200具有設置於複數個導電層34、35_0、35_1、35_2、35_3、36之端部之電極層34H、35_0H、35_1H、35_2H、35_3H、36H。於電極層34H、35_0H～35_3H、36H上分別設置有複數個接觸插塞CP1。接觸插塞CP1沿著Z方向延伸，並沿著X方向排列。再者，於圖3中示出於記憶陣列區域100之兩端側設置有拾取區域200之例，但並不限定於此，亦存在僅於記憶陣列區域100之一側設置有拾取區域200之情形。
以下，參照圖4及圖5對半導體記憶裝置之截面構造進行說明。於半導體基板(例如單晶矽基板)30上設置有絕緣層31。於絕緣層31上設置有導電層32。導電層32係作為源極線SL發揮功能。絕緣層31例如包含矽氧化層。導電層32例如包含多晶矽或者鎢(W)。
於導電層32上設置有將複數個絕緣層33與複數個導電層34、35_0、35_1、35_2、35_3、36沿著Z方向交替地積層而成之積層體。導電層34、35_0～35_3、36具有與半導體基板30面平行之平板形狀，並沿著X方向延伸。絕緣層33例如包含矽氧化層。導電層34、35_0～35_3、36例如包含添加了雜質之多晶矽。
於複數個絕緣層33、及複數個導電層34、35_0～35_3、36設置有沿著Z方向延伸之柱狀體之記憶柱MP。記憶柱MP之一端連接於導電層(源極線SL)32。記憶柱MP之另一端到達最上層之絕緣層33之上表面。即，記憶柱MP自絕緣層33上表面經過選擇閘極線SGD、複數個字元線WL0～WL3、選擇閘極線SGS、及複數個絕緣層33到達至源極線SL。以下對記憶柱MP之詳細內容進行說明。
於絕緣層33上設置有絕緣層37。於記憶柱MP之另一端上之絕緣層37設置有沿著Z方向延伸之接觸插塞CP2。接觸插塞CP2例如連接於位元線BL(未圖示)。絕緣層37例如包含矽氧化層。接觸插塞CP2例如包含鎢(W)。
又，如圖4所示，於拾取區域200，導電層34、35_0～35_3、36分別具有沿著X方向依序設置成階梯狀之區域(以下記為階梯區域或連接區域)。於導電層34、35_0～35_3、36之階梯區域分別設置有電極層34H、35_0H～35_3H、36H。換言之，如圖4所示，於導電層34、35_0～35_3、36之X方向之兩端分別設置有電極層34H、35_0H～35_3H、36H。進而，如圖5所示，亦於導電層34、35_0～35_3、36之Y方向之兩端分別設置有電極層34H、35_0H～35_3H、36H。即，電極層34H、35_0H～35_3H、36H分別設置於導電層34、35_0～35_3、36之周圍。電極層34H、35_0H～35_3H、36於Z方向上之厚度分別與導電層34、35_0～35_3、36於Z方向之厚度相同。
導電層34及電極層34H係作為選擇閘極線SGS發揮功能。導電層35_0及電極層35_0H係作為多條字元線WL0發揮功能，導電層35_1及電極層35_1H係作為多條字元線WL1發揮功能，導電層35_2及電極層35_2H係作為多條字元線WL2發揮功能，導電層35_3及電極層35_3H係作為多條字元線WL3發揮功能，導電層36及電極層36H係作為選擇閘極線SGD發揮功能。
於拾取區域200之導電層34、35_0～35_3、36及階梯區域上設置有絕緣層37。於電極層34H、35_0H～35_3H、36H上之絕緣層內37設置有沿著Z方向延伸之接觸插塞CP1。接觸插塞CP1自絕緣層37之上表面分別到達至電極層34H、35_0H～35_3H、36H。即，接觸插塞CP1經由電極層34H、35_0H～35_3H、36H分別電性連接於導電層34、35_0～35_3、36。再者，電極層34H、35_0H～35_3H、36H於X方向上之長度長於接觸插塞CP1之外徑。接觸插塞CP1例如包含鎢(W)。
於記憶陣列區域100及拾取區域200之Y方向之兩端設置有具有與XZ面平行之平板形狀且沿著X方向延伸之狹縫SLT。狹縫SLT將於Y方向上排列之複數個記憶陣列區域100及拾取區域200各自之間分離。即，狹縫SLT針對各記憶陣列區域100及拾取區域200將字元線WL0～WL3、及選擇閘極線SGS、SGD分離。
1.2.1記憶胞陣列之構造 繼而，對記憶胞陣列(複數個記憶柱MP)之構造進行詳細說明。圖6係記憶胞陣列中之沿著Y方向之記憶柱之剖視圖。此處省略絕緣層。
記憶胞陣列具有複數個NAND串NS。NAND串NS之一端連接於導電層(源極線SL)32，NAND串NS之另一端連接於接觸插塞CP2。NAND串NS具有選擇電晶體ST1、記憶胞電晶體MT0～MT3、及選擇電晶體ST2。
於導電層32上設置有相互隔開地積層之導電層(選擇閘極線SGS)34、導電層(字元線WL0～WL3)35_0～35_3、及導電層(選擇閘極線SGD)36、以及貫通導電層34、35_0～35_3、36之記憶柱MP。複數個NAND串NS形成於導電層34、35_0～35_3、36與記憶柱MP之交叉部。
記憶柱MP例如具有單元絕緣膜40、半導體層41、及芯體絕緣層42。單元絕緣膜40包含阻擋絕緣膜40A、電荷累積膜40B、及穿隧絕緣膜(或者穿隧氧化膜)40C。具體而言，於用以形成記憶柱MP之記憶孔之內壁設置有阻擋絕緣膜40A。於阻擋絕緣膜40A之內壁設置有電荷累積膜40B。於電荷累積膜40B之內壁設置有穿隧絕緣膜40C。於穿隧絕緣膜40C之內壁設置有半導體層41。進而，於半導體層41之內側設置有芯體絕緣層42。
於此種記憶柱MP之構成中，記憶柱MP與導電層34交叉之部分係作為選擇電晶體ST2發揮功能。記憶柱MP與導電層35_0～35_3交叉之部分分別係作為記憶胞電晶體MT0～MT3發揮功能。記憶柱MP與導電層36交叉之部分係作為選擇電晶體ST1發揮功能。以下，於記為記憶胞電晶體MT之情形時，表示各記憶胞電晶體MT0～MT3。
半導體層41係作為記憶胞電晶體MT、選擇電晶體ST1、ST2之通道層發揮功能。
電荷累積膜40B於記憶胞電晶體MT中係作為累積自半導體層41注入之電荷之電荷累積膜發揮功能。電荷累積膜40B例如包含矽氮化膜。
穿隧絕緣膜40C於自半導體層41向電荷累積膜40B注入電荷時或電荷累積膜40B所累積之電荷向半導體層41擴散時作為電位障壁發揮功能。穿隧絕緣膜40C例如包含矽氧化膜。
阻擋絕緣膜40A防止電荷累積膜40B所累積之電荷向導電層(字元線WL)35_0～35_3擴散。阻擋絕緣膜40A例如包含矽氧化膜及矽氮化膜。
1.2.2字元線及選擇閘極線之構造 繼而，對字元線WL0～WL3及選擇閘極線SGD、SGS之平面構造進行詳細說明。關於字元線WL0～WL3及選擇閘極線SGD、SGS之平面構造，X方向之長度分別不同，但其他相同。此處，取字元線WL0～WL3及選擇閘極線SGD、SGS中之字元線WL3為例來進行說明。
圖7係第1實施形態中之字元線WL3之俯視圖。如圖7所示，於導電層35_3設置有沿著Z方向延伸之複數個記憶柱MP。於導電層35_3之X方向之兩端、及Y方向之兩端設置有電極層35_3H。即，電極層35_3H配置於導電層35_3之周圍。電極層35_3H與導電層35_3接觸而電性連接於導電層35_3。
電極層35_3H具有低於導電層35_3之電阻。具體而言，電極層35_3H包含電阻低於導電層35_3之導電材料、例如鎢(W)、銅(Cu)或者鋁(Al)等金屬材料。
於在X方向上配置於導電層35_3之一端(階梯區域或連接區域)之電極層35_3H上設置有沿著Z方向延伸之接觸插塞CP1。接觸插塞CP1與電極層35_3H接觸而經由電極層35_3H電性連接於導電層35_3。
於進行寫入及讀出等動作時，經由接觸插塞CP1對包含導電層35_3及電極層35_3H之字元線WL3施加特定電壓。同樣地，於進行寫入及讀出等動作時，經由其他接觸插塞CP1亦分別對包含導電層及電極層之字元線WL0～WL2、及選擇閘極線SGD、SGS施加特定電壓。
再者，設置於導電層35_3之X方向之兩端及Y方向之兩端之電極層35_3H可為相同之導電材料(或者金屬材料)，或者導電層35_3之X方向之兩端與Y方向之兩端亦可為不同之導電材料(或者金屬材料)，或者導電層35_3之X方向之一端、另一端、Y方向之一端、另一端亦可分別選擇使用導電材料(或者金屬材料)。
1.3半導體記憶裝置之製造方法 繼而，對第1實施形態之半導體記憶裝置之製造方法進行說明。圖8A、圖8B～圖16A、圖16B係第1實施形態之半導體記憶裝置之各製造步驟中之構造之剖視圖。圖8A、圖9A～圖16A係半導體記憶裝置之各製造步驟中之構造之沿著A-A'線之剖視圖。圖8B、圖9B～圖16B係各製造步驟中之構造之沿著B-B'線之剖視圖。
首先，如圖8A及圖8B所示，於半導體基板(例如單晶矽基板)30之上方形成導電層32，進而形成複數個絕緣層33與複數個導電層34、35_0～35_3、36之積層體。具體而言，例如藉由CVD(Chemical vapor deposition，化學氣相沈積)法(或者ALD(Atomic layer deposition，原子層沈積)法)如圖8A及圖8B所示，於半導體基板30上形成絕緣層31。進而，於絕緣層31上形成導電層32。接下來，例如藉由CVD(或者ALD)法於導電層32上交替地積層複數個絕緣層33與複數個導電層34、35_0～35_3、36。
繼而，如圖9A及圖9B所示，於拾取區域200，於積層體之導電層34、35_0～35_3、36形成用以獲得接點之階梯區域。具體而言，藉由光微影法將積層體之導電層34、35_0～35_3、36蝕刻成階梯狀，並如圖9A所示，於各導電層34、35_0～35_3、36形成沿著X方向依序伸出之階梯區域。再者，於該步驟中，如圖9B所示，沿著B-B'線之截面構造維持前面步驟之狀態。
繼而，如圖10A及圖10B～圖12A及圖12B所示，於導電層34、35_0～35_3、36之端部(階梯區域)形成電極層34H、35_0～35_3H、36H。具體而言，例如藉由使用硝酸與氫氟酸之混合液之濕式蝕刻，如圖10A所示般將導電層(多晶矽層)34、35_0～35_3、36之端部去除。藉此，於絕緣層33間形成凹部51。再者，於該步驟中，如圖10B所示，沿著B-B'線之截面構造維持前面步驟之狀態。
接下來，例如藉由CVD(或者ALD)法，於圖10A及圖10B所示之構造上、即包含凹部51之絕緣層33上，如圖11A及圖11B所示般形成金屬層、例如鎢層52。藉此，將鎢層52埋入凹部51中。
接下來，例如藉由RIE(Reactive Ion Etching，反應性離子蝕刻)法將凹部51以外之多餘之鎢層52去除，使鎢層52殘留於凹部51。藉此，如圖12A所示，於導電層34、35_0～35_3、36之階梯區域分別形成電極層34H、35_0H～35_3H、36H。
繼而，如圖13A及圖13B所示，於積層體形成記憶柱MP。具體而言，例如藉由RIE法於複數個絕緣層33及複數個導電層34、35_0～35_3、36內形成記憶孔。接下來，例如藉由CVD(或者ALD)法於記憶孔之內壁形成單元絕緣膜40，進而於單元絕緣膜40之內壁形成半導體層41。記憶柱之詳細內容如圖6所示。
繼而，如圖14A及圖14B所示，形成於X方向上將積層體分離之狹縫SLT。具體而言，例如藉由RIE法於複數個絕緣層33及複數個導電層34、35_0～35_3、36形成沿著X方向延伸之狹縫用之槽53。
繼而，如圖15A、圖50B、圖16A及圖16B所示，於導電層34、35_0～35_3、36之Y方向之端部形成電極層34H、35_0～35_3H、36H。具體而言，例如藉由使用硝酸與氫氟酸之混合液之濕式蝕刻，如圖15B所示般經由狹縫用槽53將導電層(多晶矽層)34、35_0～35_3、36之端部去除。藉此，於絕緣層33間形成凹部54。再者，於該步驟中，如圖13A所示，沿著A-A'線之截面構造維持前面步驟之狀態。
接下來，例如藉由CVD(或者ALD)法於圖15A及圖15B所示之構造上形成金屬層、例如鎢層。藉此，將鎢層埋入凹部54中。接下來，例如藉由RIE法將凹部54以外之多餘之鎢層去除，使鎢層殘留於凹部54。藉此，如圖16B所示，於導電層34、35_0～35_3、36之端部分別形成電極層34H、35_0H～35_3H、36H。
繼而，如圖4及圖5所示，於形成於拾取區域200中之階梯區域之電極層34H、35_0H～35_3H、36H上形成接觸插塞CP1。具體而言，利用絕緣層填埋狹縫用槽53而形成狹縫SLT。進而，於記憶柱MP、積層體、及階梯區域上形成絕緣層37。
接下來，藉由RIE法對電極層34H、35_0H～35_3H、36H上之絕緣層33、37進行蝕刻來開設接觸插塞用之孔。接下來，藉由CVD法將鎢分別埋入接點用孔中。藉此，於電極層34H、35_0H～35_3H、36H上形成接觸插塞CP1。同樣地，藉由RIE法對記憶柱MP上之絕緣層37進行蝕刻來開設接觸插塞用之孔。接下來，藉由CVD法將鎢分別埋入接點用孔中。藉此，於記憶柱MP上形成接觸插塞CP2。再者，接觸插塞CP1、CP2之形成可單獨進行，亦可同時進行。
其後，形成位元線、其他配線、及絕緣層等，結束半導體記憶裝置之製造。
1.4實施形態之效果 根據第1實施形態，可提供一種可提高寫入及讀出等之動作可靠性之半導體記憶裝置。
以下，參照相對於第1實施形態之比較例，對第1實施形態之效果進行詳細說明。
圖17係表示第1實施形態、及比較例1、2中之字元線之平面構造之模式意圖及電路圖。此處，示出字元線WL3為例，但其他字元線及選擇閘極線亦相同。又，圖17所示之電路圖係用以研究字元線WL3之電阻之簡易等效電路，表示配置於X方向之兩端之接觸插塞CP1間之電阻。
圖17(a)與圖7相同，表示第1實施形態中之字元線WL3之平面構造，圖17(b)表示圖17(a)所示之字元線WL3之等效電路。圖17(c)表示比較例1中之字元線WL3之平面構造，圖17(d)表示圖17(c)所示之字元線WL3之等效電路。進而，圖17(e)表示比較例2中之字元線WL3之平面構造，圖17(f)表示圖17(e)所示之字元線WL3之等效電路。
圖17(a)所示之第1實施形態之字元線WL3於中央部例如設置有導電層(多晶矽層)35_3，於Y方向之兩端及X方向之兩端設置有電極層(鎢)35_3H。此時，成為如圖17(b)所示般之等效電路。Rm表示電極層35_3H之電阻，Rp表示導電層35_3之電阻。電阻Rm低於電阻Rp，而Rm＜Rp成立。於圖17(a)之構造中，配置於兩端之接觸插塞CP1間之電阻由Rm表示。
圖17(c)所示之比較例1之字元線WL於中央部及兩端設置有包含多晶矽層之導電層35_3。即，字元線WL之整個區域係由導電層35_3形成。此時，成為如圖17(d)所示之等效電路。於該等效電路中，與圖17(b)所示之電路相比，兩端之電阻自Rm變成Rp。於圖17(c)之構造中，配置於兩端之接觸插塞CP1間之電阻係由Rp表示。
圖17(e)所示之比較例2之字元線WL於中央部設置有包含多晶矽層之導電層35_3，於Y方向之兩端設置有電極層(鎢)35_3H。此時，成為如圖17(f)所示之等效電路。Rpm表示導電層35_3與電極層35_3H之界面電阻，比電阻Rp低且比電阻Rm高。再者，電阻Rpm亦可設定為低於電阻Rm，此處，以Rm＜Rpm＜Rp來進行說明。於圖17(e)之構造中，配置於兩端之接觸插塞CP1間之電阻由“Rm＋2・Rpm”表示。因此，圖17(a)所示之構造之配置於字元線之X方向之兩端之接觸插塞CP1間之電阻最低。
又，此處，實際對藉由字元線施加電壓之路徑、例如配置於一端之接觸插塞CP1至配置於另一端側之記憶柱MP之電阻進行說明。
於圖17(a)所示之構造中，接觸插塞CP1至記憶柱MP間之電阻由“Rm＋Rpm”表示。於圖17(c)所示之構造中，接觸插塞CP1至記憶柱MP間之電阻由Rp表示。於圖17(e)所示之構造中，接觸插塞CP1至記憶柱MP間之電阻由“Rm＋2・Rpm”表示。此處，電阻Rp充分高於“Rm＋Rpm”。因此，圖17(a)之構造之接觸插塞CP1至記憶柱MP之電阻最低。
因此，第1實施形態中之選擇閘極SGS、字元線WL0～WL3、及選擇閘極SGD之電路電阻低於比較例1、2之電路電阻。藉此，可降低字元線及選擇閘極線之電阻，故而可抑制因字元線及選擇閘極線中之電阻而導致之電壓降下，亦可縮短於字元線及選擇閘極線中電壓穩定之前之時間。該結果為於第1實施形態之半導體記憶裝置中可提高寫入及讀出等之動作可靠性。
2.第2實施形態 繼而，對第2實施形態之半導體記憶裝置進行說明。於第2實施形態中，對於選擇閘極線SGS與字元線WL0間、字元線WL0～WL3間、及字元線WL3與選擇閘極SGD間設置有空腔之半導體記憶裝置進行說明。
第2實施形態之半導體記憶裝置之俯視圖與圖3相同。圖18係第2實施形態之半導體記憶裝置之沿著A-A'線之剖視圖。圖19係沿著B-B'線之剖視圖。再者，於圖18及圖19中省略位元線。
於圖4及圖5所示之第1實施形態中，將導電層34與導電層35_0間、導電層35_0～35_3間、及導電層35_0與導電層36間之絕緣層33如圖18及圖19所示般替換成空腔61。其他構造與第1實施形態相同。
即，於圖4及圖5所示之第1實施形態中，於導電層32上設置有將絕緣層33與導電層34、35_0～35_3、36積層而成之積層體，但於第2實施形態中，製成將積層體內之絕緣層33去除而隔著空腔61將導電層35_0～35_3、36積層而成之構造。
第2實施形態之製造方法追加針對圖16A及圖16B所示之構造將絕緣層33去除之步驟。具體而言，於圖16A及圖16B所示之步驟之後，例如藉由使用氫氟酸之蝕刻液之濕式蝕刻，經由狹縫SLT用槽將絕緣層33去除。再者，於會因絕緣層33之去除而導致產生導電層34、35_0～35_3、36間接觸之情形時，可形成將導電層34、35_0～35_3、36支撐於拾取區域200之構造體、例如與記憶柱相同之構造體。其他步驟與第1實施形態相同。
根據第2實施形態，藉由使導電層34、35_0～35_3、36間之絕緣層33空腔化，可降低導電層34、35_0～35_3、36間、即選擇閘極SGS、字元線WL0～WL3、及選擇閘極SGD間之介電常數。藉此，可降低多條字元線間、及字元線與選擇閘極間產生之配線間電容，從而可改善配線延遲等。其他效果與上述第1實施形態相同。
3.其他變化例等 上述實施形態以作為半導體記憶裝置之NAND型快閃記憶體為例進行了說明，但並不限定於NAND型快閃記憶體，可應用於字元線、選擇閘極線等信號線具有平板形狀並具有連接於接觸插塞之連接區域之其他所有半導體記憶體，進而可應用於半導體記憶體以外之各種記憶裝置。
對本發明之若干實施形態進行了說明，但該等實施形態係作為例提出，並無意圖限定發明之範圍。該等實施形態可以其他各種方式加以實施，且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，同樣地包含於權力要求書所記載之發明與其均等之範圍內。
[相關申請案] 本案享有以日本專利申請案2018-175627號(申請日：2018年9月20日)為基礎申請案之優先權。本案藉由參照該基礎申請案而包含基礎申請案之全部內容。
10:NAND型快閃記憶體 11:記憶胞陣列 12:列解碼器 13:驅動器 14:讀出放大器 15:位址寄存器 16:指令寄存器 17:定序器 20:控制器 30:半導體基板 31:絕緣層 32:導電層 33:絕緣層 34:導電層 35_0:導電層 35_1:導電層 35_2:導電層 35_3:導電層 36:導電層 34H:電極層 35_0H:電極層 35_1H:電極層 35_2H:電極層 35_3H:電極層 36H:電極層 37:絕緣層 40:單元絕緣膜 40A:阻擋絕緣膜 40B:電荷累積膜 40C:穿隧絕緣膜 41:半導體層 42:芯體絕緣層 51:凹部 52:鎢層 53:狹縫用槽 54:凹部 61:空腔 100:記憶陣列區域 200:拾取區域 BL:位元線 BL0:位元線 BL1:位元線 BL(L－1):位元線 BLK:區塊 BLK0:區塊 BLK1:區塊 BLK2:區塊 BLKn:區塊 CP1:接觸插塞 CP2:接觸插塞 CU:晶胞 MP:記憶柱 MT0:記憶胞電晶體 MT1:記憶胞電晶體 MT2:記憶胞電晶體 MT3:記憶胞電晶體 MT4:記憶胞電晶體 MT5:記憶胞電晶體 MT6:記憶胞電晶體 MT7:記憶胞電晶體 NS:NAND串 Rm:電阻 Rp:電阻 Rpm:界面電阻 SGD0:選擇閘極線 SGD1:選擇閘極線 SGD2:選擇閘極線 SGD3:選擇閘極線 SGS:選擇閘極線 SL:源極線 SLT:狹縫 SU0:串單元 SU1:串單元 SU2:串單元 SU3:串單元 ST1:選擇電晶體 ST2:選擇電晶體 WL0:字元線 WL1:字元線 WL2:字元線 WL3:字元線 WL4:字元線 WL5:字元線 WL6:字元線 WL7:字元線
圖1係表示第1實施形態之半導體記憶裝置之電路構成之方塊圖。 圖2係表示第1實施形態中之區塊之電路圖。 圖3係第1實施形態之半導體記憶裝置之俯視圖。 圖4係沿著圖3中之A-A'線之剖視圖。 圖5係沿著圖3中之B-B'線之剖視圖。 圖6係第1實施形態中之記憶柱之剖視圖。 圖7係第1實施形態中之字元線之俯視圖。 圖8A係第1實施形態之半導體記憶裝置之各製造步驟中之沿著A-A'線之剖視圖。 圖8B係第1實施形態之半導體記憶裝置之各製造步驟中之沿著B-B'線之剖視圖。 圖9A係第1實施形態之半導體記憶裝置之各製造步驟中之沿著A-A'線之剖視圖。 圖9B係第1實施形態之半導體記憶裝置之各製造步驟中之沿著B-B'線之剖視圖。 圖10A係第1實施形態之半導體記憶裝置之各製造步驟中之沿著A-A'線之剖視圖。 圖10B係第1實施形態之半導體記憶裝置之各製造步驟中之沿著B-B'線之剖視圖。 圖11A係第1實施形態之半導體記憶裝置之各製造步驟中之沿著A-A'線之剖視圖。 圖11B係第1實施形態之半導體記憶裝置之各製造步驟中之沿著B-B'線之剖視圖。 圖12A係第1實施形態之半導體記憶裝置之各製造步驟中之沿著A-A'線之剖視圖。 圖12B係第1實施形態之半導體記憶裝置之各製造步驟中之沿著B-B'線之剖視圖。 圖13A係第1實施形態之半導體記憶裝置之各製造步驟中之沿著A-A'線之剖視圖。 圖13B係第1實施形態之半導體記憶裝置之各製造步驟中之沿著B-B'線之剖視圖。 圖14A係第1實施形態之半導體記憶裝置之各製造步驟中之沿著A-A'線之剖視圖。 圖14B係第1實施形態之半導體記憶裝置之各製造步驟中之沿著B-B'線之剖視圖。 圖15A係第1實施形態之半導體記憶裝置之各製造步驟中之沿著A-A'線之剖視圖。 圖15B係第1實施形態之半導體記憶裝置之各製造步驟中之沿著B-B'線之剖視圖。 圖16A係第1實施形態之半導體記憶裝置之各製造步驟中之沿著A-A'線之剖視圖。 圖16B係第1實施形態之半導體記憶裝置之各製造步驟中之沿著B-B'線之剖視圖。 圖17(a)～(f)係第1實施形態、及比較例1、2中之字元線之俯視圖及電路圖。 圖18係第2實施形態之半導體記憶裝置之沿著A-A'線之剖視圖。 圖19係第2實施形態之半導體記憶裝置之沿著B-B'線之剖視圖。
34:導電層
34H:電極層
35_0:導電層
35_1:導電層
35_2:導電層
35_3:導電層
35_0H:電極層
35_1H:電極層
35_2H:電極層
35_3H:電極層
36:導電層
36H:電極層
100:記憶陣列區域
200:拾取區域
CP1:接觸插塞
MP:記憶柱
SLT:狹縫

Claims (10)

  1. 一種半導體記憶裝置，其具備： 複數個第1導電層，其等於第1方向上積層，並沿著與上述第1方向交叉之第2方向及第3方向分別延伸，且分別具有：一對第1金屬部，其等分別沿著上述第2方向延伸且相互隔開地設置，且包含金屬；矽部，其設置於上述一對第1金屬部之間，且包含矽；及第2金屬部，其設置於上述矽部之上述第2方向之至少一端，於上述一對第1金屬部之間沿著上述第3方向延伸並電性連接於所第1金屬部，且包含金屬； 複數個記憶柱，其等設置於上述複數個第1導電層之上述矽部，並分別於上述矽部沿著上述第1方向延伸；及 複數個接觸插塞，其等設置於上述複數個第1導電層之上述第2金屬部，並分別沿著上述第1方向延伸。
  2. 如請求項1之半導體記憶裝置，其中上述第1導電層之上述第2金屬部於第2方向上之長度長於上述接觸插塞之外徑。
  3. 如請求項1或2之半導體記憶裝置，其中上述第1導電層之上述第2金屬部於上述第1方向上之厚度與上述第1導電層之上述矽部於上述第1方向上之厚度相同。
  4. 如請求項1或2之半導體記憶裝置，其中上述第2金屬部電性連接於上述矽部，並具有低於上述矽部之電阻。
  5. 如請求項1或2之半導體記憶裝置，其中上述第1導電層之上述第2金屬部於上述第2方向上配置成階梯狀。
  6. 如請求項1或2之半導體記憶裝置，其中上述記憶柱具有電荷累積膜、穿隧絕緣膜、及半導體層。
  7. 如請求項6之半導體記憶裝置，其中上述第1導電層之上述矽部與上述記憶柱之交叉部係作為記憶胞電晶體發揮功能。
  8. 如請求項7之半導體記憶裝置，其中上述第1導電層係作為連接於上述記憶胞電晶體之閘極之字元線發揮功能。
  9. 如請求項1之半導體記憶裝置，其中上述第1導電層之上述矽部包含多晶矽。
  10. 如請求項1之半導體記憶裝置，其中上述金屬包含鎢。
TW108102232A 2018-09-20 2019-01-21 半導體記憶裝置 TWI692082B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-175627 2018-09-20
JP2018175627A JP2020047806A (ja) 2018-09-20 2018-09-20 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202013679A true TW202013679A (zh) 2020-04-01
TWI692082B TWI692082B (zh) 2020-04-21

Family

ID=69855728

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102232A TWI692082B (zh) 2018-09-20 2019-01-21 半導體記憶裝置

Country Status (4)

Country Link
US (1) US10784280B2 (zh)
JP (1) JP2020047806A (zh)
CN (1) CN110931496B (zh)
TW (1) TWI692082B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021260792A1 (ja) * 2020-06-23 2021-12-30 キオクシア株式会社 半導体記憶装置
CN113889478A (zh) * 2020-09-29 2022-01-04 长江存储科技有限责任公司 一种三维存储器及其制作方法
KR20230073791A (ko) * 2021-11-19 2023-05-26 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP4660566B2 (ja) 2008-03-17 2011-03-30 株式会社東芝 不揮発性半導体記憶装置
KR101065140B1 (ko) 2008-03-17 2011-09-16 가부시끼가이샤 도시바 반도체 기억 장치
JP2009238874A (ja) 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
JP5283960B2 (ja) 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5202161B2 (ja) 2008-07-28 2013-06-05 株式会社東芝 原子炉内作業装置
JP5330017B2 (ja) * 2009-02-17 2013-10-30 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2011035237A (ja) 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP5550604B2 (ja) 2011-06-15 2014-07-16 株式会社東芝 三次元半導体装置及びその製造方法
KR20130072522A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자 및 그 제조 방법
JP2014053447A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 不揮発性半導体記憶装置
JP2015176910A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体メモリ
US9401309B2 (en) * 2014-08-26 2016-07-26 Sandisk Technologies Llc Multiheight contact via structures for a multilevel interconnect structure
US20160322379A1 (en) * 2015-04-28 2016-11-03 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
CN107690703B (zh) * 2015-05-01 2021-07-13 东芝存储器株式会社 半导体存储装置
US9419013B1 (en) * 2015-10-08 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
JP2017098428A (ja) * 2015-11-25 2017-06-01 株式会社東芝 半導体記憶装置
US10790332B2 (en) * 2015-12-24 2020-09-29 Intel Corporation Techniques for integrating three-dimensional islands for radio frequency (RF) circuits
US9917098B2 (en) * 2016-01-12 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and manufacturing the same
SG11201802573UA (en) * 2016-01-13 2018-04-27 Toshiba Memory Corp Semiconductor memory device
US10483277B2 (en) * 2016-09-13 2019-11-19 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
JP2018148071A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置

Also Published As

Publication number Publication date
CN110931496A (zh) 2020-03-27
JP2020047806A (ja) 2020-03-26
TWI692082B (zh) 2020-04-21
CN110931496B (zh) 2023-10-03
US10784280B2 (en) 2020-09-22
US20200098783A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
TWI717680B (zh) 半導體記憶裝置
TWI819090B (zh) 半導體記憶裝置
TWI707458B (zh) 半導體記憶體裝置
JP2020107673A (ja) 半導体記憶装置
TWI692082B (zh) 半導體記憶裝置
TWI777089B (zh) 半導體記憶裝置
JP2020155624A (ja) 半導体記憶装置
TWI780515B (zh) 半導體記憶裝置
TWI717794B (zh) 半導體記憶體
TWI759811B (zh) 記憶體裝置
TWI733306B (zh) 半導體記憶裝置
JP2021048189A (ja) 半導体記憶装置
TWI762991B (zh) 半導體記憶裝置
JP2021136279A (ja) 半導体記憶装置
TWI812333B (zh) 半導體記憶體裝置
TWI820599B (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
TWI723485B (zh) 半導體記憶裝置
TWI834083B (zh) 記憶體元件
US20240096416A1 (en) Semiconductor memory device
JP2024041541A (ja) メモリデバイス
TW202114169A (zh) 半導體記憶裝置
JP2024025464A (ja) メモリデバイス