TW202013490A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202013490A
TW202013490A TW108120584A TW108120584A TW202013490A TW 202013490 A TW202013490 A TW 202013490A TW 108120584 A TW108120584 A TW 108120584A TW 108120584 A TW108120584 A TW 108120584A TW 202013490 A TW202013490 A TW 202013490A
Authority
TW
Taiwan
Prior art keywords
isolation structure
trench
layer
semiconductor
semiconductor device
Prior art date
Application number
TW108120584A
Other languages
English (en)
Other versions
TWI713108B (zh
Inventor
古爾巴格 辛格
蔡宗翰
莊坤蒼
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202013490A publication Critical patent/TW202013490A/zh
Application granted granted Critical
Publication of TWI713108B publication Critical patent/TWI713108B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

負斜率隔離結構形成於半導體基板之上，以將裝置彼此隔離。負斜率隔離結構具有小於底部臨界尺寸的頂部臨界尺寸。負斜率隔離結構可以穿透絕緣體上覆矽結構配置的絕緣層。

Description

半導體裝置及其形成方法
本發明實施例係關於半導體技術，且特別關於一種在半導體裝置中的負斜率隔離結構及其形成方法。
由於各種電子元件（例如，電晶體，二極管，電阻，電容等）的積體密度（integration density）不斷地改善，半導體工業經歷了快速成長。在大多數情況下，積體密度的這種改善來自於最小特徵尺寸的不斷地縮減，這使得將更多元件可整合（integrated）到給定的區域中。隨著最近對更小的電子裝置的需求增長，對半導體晶粒（die）更小和更有創意的封裝技術的需求日益增長。
隨著半導體技術的密度增加，電子元件之間不希望的串擾（cross-talk）的風險也隨之增加。因此，越來越需要更具創意的方法來避免相鄰裝置的雜訊耦合（noise coupling）以保持隔離，同時允許製造更小的裝置。
一種形成半導體裝置的方法，包括：於基板的半導體層上圖案化遮罩；穿過遮罩蝕刻溝槽，其中溝槽具有頂部開口及底部，且頂部開口具有第一寬度且底部具有一第二寬度，其中第二寬度大於第一寬度；於溝槽中沉積絕緣材料，其中絕緣材料從第一寬度擴大到第二寬度。
一種形成半導體裝置的方法，包括：在半導體基板中蝕刻第一溝槽和第二溝槽，第一溝槽與第二溝槽被半導體基板的第一裝置區域隔開；以及在第一溝槽和第二溝槽中沉積絕緣材料，以分別形成第一隔離結構和第二隔離結構，其中第一隔離結構的第一側壁和第一隔離結構的頂表面之間的角度大於90度。
一種半導體裝置，包括：半導體材料層；第一隔離結構，嵌入於半導體材料層之中；第二隔離結構，嵌入於半導體材料層之中，其中第一隔離結構和第二隔離結構皆具有頂部寬度和底部寬度，其中底部寬度大於頂部寬度；以及裝置區域，設置於第一隔離結構和第二隔離結構之間，其中裝置區域具有裝置，裝置形成於裝置區域中。
以下內容提供了很多不同的實施例或範例，用於實現本發明實施例的不同部件。組件和配置的具體實施例或範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，元件尺寸並未限於所揭露的範圍或數值，而可取決於製程條件及/或裝置期望的特性。再者，敘述中若提及第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。另外，本發明實施例可能在許多範例中重複元件符號及/或字母。這些重複是為了簡化和清楚的目的，其本身並非代表所討論各種實施例及/或配置之間有特定的關係。
再者，此處可能使用空間上的相關用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他類似的用語可用於此，以便描述如圖所示之一元件或部件與其他元件或部件之間的關係。此空間上的相關用語除了包含圖式繪示的方位外，也包含使用或操作中的裝置的不同方位。當裝置被轉至其他方位時（旋轉90度或其他方位），則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。
實施例在形成於半導體基板之上的裝置之間，提供負斜率隔離結構（negatively sloped isolation structure），例如淺溝槽隔離（Shallow Trench Isolation，STI）。在形成具有正斜率隔離結構的裝置中，隨著隔離結構往基板中逐漸變細（taper），相鄰的裝置逐漸靠近。本發明實施例的負斜率隔離結構，允許所形成的裝置靠近彼此，而不會增加耦合效應（coupling effects）與產生洩漏（leakage），或者允許在改善裝置之間的隔離性能時，使裝置能以相同的臨界尺寸（Critical Dimension，CD）形成。在這裡描述的負斜率隔離結構可以是在射頻（Radio Frequency，RF）裝置中的一種應用。強效的隔離對於射頻（RF）裝置的應用特別重要，因為此時裝置對其他附近裝置的近擾（close-talk）（也稱為串擾）特別敏感。
根據一些實施例，第1圖至第7圖繪示出製造半導體裝置的中間步驟的剖面圖。第1圖繪示出基板102。儘管下述的技術是在絕緣層上覆矽（Silicon On Insolator，SOI）的配置完成，本領域技術人員將能理解這些技術可以應用於其他基板配置，例如塊狀（bulk）半導體。
基板102可以是半導體基板或玻璃基板。也可以使用其他基板，例如多層（multi-layered）或梯度（gradient）基板。基板102可以是晶圓，例如矽晶圓。絕緣層104形成在基板102之上，並且可以是如埋入式氧化物（buried oxide，BOX）層，氧化矽層等等。頂部半導體層106形成在絕緣層104上。頂部半導體層106可以摻雜（例如，用p型或n型摻雜劑）或未摻雜。在一些實施例中，頂部半導體層106的半導體材料可包括矽（Si）；鍺（Ge）；化合物半導體，包括碳化矽（SiC）、砷化鎵（GaAs）、磷化鎵（GaP）、磷化銦（InP），砷化銦（InAs）及／或銻化銦（InSb）；合金半導體，包括矽鍺（SiGe）、磷砷化鎵（GaAsP）、砷化鋁銦（AlInAs）、砷化鋁鎵（AlGaAs）、砷化銦鎵（GaInAs）、磷化銦鎵（GaInP）及／或磷砷化銦鎵（GaInAsP）或其組合等等。
在一些實施例中，頂部半導體層106的材料可以與基板102的材料相同，然而在其他實施例中，頂部半導體層106的材料可以與基板102的材料不同。絕緣層104可以通過任何適合的方式形成。例如，絕緣層104可以在基板102頂部上形成為分別的膜層，或者可以藉由氧化技術形成，例如藉由氧的離子束植入，然後進行高溫退火，或者藉由氧化半導體晶圓並將氧化的晶圓接合到基板102。
在一些實施例中，可以在頂部半導體層106中形成適當的井（wells）（未顯示）。在所得裝置是n型裝置的一些實施例中，井是p型井。在所得的裝置是p型裝置的一些實施例中，井是n型井。在其他實施例中，p型井和n型井都形成在頂部半導體層106中。在一些實施例中，將p型雜質（impurities）植入頂部半導體層106中以形成p型井。p型雜質可以是硼（B），二氟化硼（BF2 ）等等，並且可以植入到等於或小於1018 cm-3 的濃度，例如約在1017 cm-3 到1018 cm-3 的範圍內 。在一些實施例中，將n型雜質植入頂部半導體層106中以形成n型井。n型雜質可以是磷（P），砷（As）等等，並且可以植入到等於或小於1018 cm-3 的濃度，例如約在1017 cm-3 到1018 cm-3 的範圍。在植入適當的雜質之後，可以在基板上進行退火以活化植入的p型和n型雜質。
第2圖繪示出在頂部半導體層106上形成遮罩108。遮罩108用於隨後的蝕刻步驟以圖案化頂部半導體層106（參見第3圖）。在一些實施例中，遮罩108可包括一個或多個遮罩層。例如，在一些實施例中，遮罩108可以包括三層或雙層遮罩，其具有光可圖案化（photo-patternable）的最頂層。遮罩層108的最底層可以是硬罩幕層，其包括氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、或其組合等等，並且可以使用任何適合的製程形成，例如熱氧化（thermal oxidation）、熱氮化（thermal nitridation）、原子層沉積（Atomic Layer Depostion，ALD）、物理氣相沉積（Physical Vapor Deposition，PVD）、化學氣相沉積（Chemical Vapor Deposition ，CVD）、或其組合等等。遮罩108的最底層可在隨後的蝕刻步驟中，防止或最小化其下方的頂部半導體層106的蝕刻（參見第3圖）。遮罩108的最頂層可包括光阻，並且在一些實施例中，可用來圖案化遮罩108的最底層，以用於隨後的蝕刻步驟。遮罩108的最頂層可藉由使用旋轉塗佈（spin-on）技術形成並且可藉由可接受的微影（photolithography）技術圖案化。在一些實施例中，遮罩108可包括額外的遮罩層。
藉由一或多個圖案化製程16圖案化遮罩108，以提供圖案化遮罩12和開口14。開口14對應於頂部半導體層106將形成隔離結構的區域。保留圖案化遮罩12以遮蔽頂部半導體層106，以避免經歷將在頂部半導體層106中形成溝槽的蝕刻製程。圖案化製程16可包括光可圖案化製程和蝕刻製程的組合，這取決於遮罩108的材料和膜層組成，如上面所討論過的。舉例而言，為了在遮罩108的最上面的光可圖案化層中形成開口，可以使用光可圖案化製程。接著，可以使用蝕刻製程以延伸最頂層中的開口的圖案到下方層，同時使用最頂層作為遮罩來保護下方層不應被蝕刻的部分。可以選擇圖案化製程16，使將被圖案化的材料具有選擇性（selective），使得很少甚至不發生過度圖案化（over patterning）。
現在參見第3圖，第3圖繪示出在頂部半導體層106中的裝置區域22的形成。使用圖案化遮罩12（參見第2圖）作為遮罩來進行蝕刻製程26，以轉移圖案化遮罩12的圖案到下面的頂部半導體層106。延伸開口14（參見第2圖）以形成溝槽24。蝕刻可以藉由任何適合的蝕刻製程完成，例如活性離子蝕刻（Reactive Ion Etch，RIE）、中性粒子束蝕刻（Neutral Beam Etch，NBE）或其組合等等。蝕刻製程可以是非等向性（anisotropic）的。
在一些實施例中，蝕刻製程26可以包括調整蝕刻（tuned etch）以在頂部半導體層106中提供負斜率的溝槽24。在這樣的實施例中，例如，蝕刻可以是乾蝕刻，其中參數調整到實現負斜率的溝槽24。舉例來說，可以根據需要，調整製程氣體（process gas）的選擇、蝕刻時間、腔室壓力、製程氣體的流速、溫度、電漿源功率（plasma source power）、偏壓功率（bias power）以提供一蝕刻結果，前述蝕刻結果產生具有比頂部尺寸（例如，下面討論的d1 ）更大的底部尺寸（例如，下面討論的d2 ）的溝槽。在一些實施例中，蝕刻製程26可包括約介於20秒至60秒之間的蝕刻時間，例如約35秒，約介於3mTorr至約45mTorr之間的壓力，例如約8mTorr，製程氣體的流速約介於20sccm和800sccm之間，例如約60sccm，溫度約介於15°C和約65°C之間，例如約30℃，電源功率約介於500 Watts 和700 Watts之間，以及偏壓功率（期可施加於各自的（respective）蝕刻工具的卡盤（chuck））約介於100V和500V之間，例如約300V。這些僅包括示例的數值和範圍。可以使用其他數值以實現特定的期望蝕刻輪廓（profile），而無特別的限制。這些數值也至少部分地基於所選的蝕刻劑。可以使用對頂部半導體層106的材料具有選擇性的任何適合的蝕刻劑。例如，在一些實施例中，製程氣體可以包括氧基、氮基、氫基、氟基、氯基或其組合的蝕刻劑。舉例來說，這種製程氣體可包括O2 、N2 、H2 、CF4 、NF3 、NH3 或Cl2 中的一種或多種。可以使用其他適合的蝕刻劑氣體。另外，可以使用其他製程或者混合氣體。
在一些實施例中，蝕刻製程26可包括多個蝕刻製程。舉例來說，在一些實施例中，可以執行乾蝕刻，然後進行濕蝕刻。乾蝕刻可以是類似於上述的調整蝕刻，或者可以是非等向性蝕刻，或其他適合的蝕刻。蝕刻劑氣體可選自與上述所列相同的蝕刻劑氣體。濕蝕刻可以是使用包括含氟物質（species）和金屬抑制劑（inhibitor）的化學物質，例如稀釋的氟化氫（HF）蝕刻。乾蝕刻可以產生具有負斜率、基本上垂直或正斜率的側壁的溝槽。濕蝕刻可以使溝槽擴張（expand）以產生負斜率的側壁。
在一些實施例中，蝕刻製程26可導致溝槽24延伸到絕緣層104中。在一些實施例中，溝槽24可不延伸到絕緣層104中。在蝕刻製程26的期間，絕緣層104可作為蝕刻停止，且隨後的蝕刻可以藉由去除絕緣層104的一些材料而穿過絕緣層104，使得溝槽24延伸到絕緣層104中。在一些實施例中，取決於所選的製程氣體和蝕刻化學品，蝕刻製程26可以在單一乾蝕刻步驟中或在乾蝕刻搭配後續蝕刻的組合蝕刻步驟中，部分地蝕刻絕緣層104。在一些實施例中，溝槽24可以延伸到絕緣層104中約5nm至60nm的距離，例如約30nm。
蝕刻製程26產生具有負斜率側壁的溝槽24。也就是說，溝槽24可以從底部到頂部逐漸變細，或者相反地從頂部到底部逐漸擴大（flare），使得溝槽24的開口，在溝槽24的頂部處比在溝槽24的底部處更窄。在側壁是負斜率的情況下，溝槽24的側壁和溝槽24的底部水平表面的角度β1 小於90°。相反地，溝槽24的側壁和溝槽24的頂部水平線的角度α1 大於90°。舉例來說，在一些實施例中，角度α1 可以在大於90°和135°之間，例如大約110°，並且角度β1 可以約在65°以上到小於90°之間，例如約80°。
在溝槽24的頂部處，溝槽24具有約介於80nm和500nm之間的尺寸d1 ，例如約220nm。在一些實施例中，尺寸d1 可以大於500nm。在溝槽24的底部的尺寸d2 可以使得d1 ：d2 的比例約在0.6和0.95之間，例如約0.85。可以使用其他尺寸。溝槽24的每個溝槽可以根據期望的佈局單獨地形成和設計，使得一個溝槽可以具有與另一個溝槽不同的尺寸。溝槽24還具有長度方向，其參見第23圖如下所示。長度可以根據設計佈局而大幅變化。尺寸d1 對應於沉積在溝槽24中的隔離結構的頂部臨界尺寸（top critical dimension，TCD），而尺寸d2 對應於沉積在溝槽24中的隔離結構的底部臨界尺寸（bottom critical dimension， BCD）。相較於底部臨界尺寸（BCD）小於頂部臨界尺寸（TCD）的情況，例如在典型的隔離結構中的情況，由於溝槽24為負斜率側壁，溝槽24的頂部臨界尺寸（TCD）小於溝槽24的底部臨界尺寸（BCD），這可以在隨後形成的隔離結構中提供更好的隔離。或者，可以減小裝置的頂部臨界尺寸（TCD），同時藉由隨後形成的隔離結構，提供相同或更好的有效隔離。舉例來說，典型裝置的底部臨界尺寸（BCD）可以用作如這裡所述的負斜率側壁的裝置的頂部臨界尺寸（TCD）。
現在參見第4圖，第4圖繪示出藉由沉積製程36，在溝槽24中沉積絕緣材料以形成隔離結構110。絕緣材料可以是氧化物如氧化矽、氮化物如氮化矽、或其組合等等，並且可以藉由高密度電漿化學氣相沉積（High-Density Plasma Chemical Vapor Deposition，HDP-CVD）、可流動化學氣相沉積（Flowable Chemical Vapor Deposition，FCVD）（例如，遠端電漿系統中基於化學氣相沉積（CVD-based）的材料沉積和後硬化（post curing）以使之轉化為另一種材料，例如氧化物）、或其組合等等。也可以使用藉由任何可接受的製程形成其他的絕緣材料。
在一些實施例中，隔離結構110可包括在以隔離結構110的絕緣材料填充溝槽24之前，在溝槽24（參照第3圖）的側壁和底表面上形成共形襯層（conformal liner）（未顯示）。在一些實施例中，襯層（liner）可包括半導體（例如，矽）氮化物、半導體（例如，矽）氧化物、熱半導體（例如，矽）氧化物、半導體（例如，矽）氮氧化物，或其組合等等。襯層的形成可包括任何適合的方法，例如原子層沉積（ALD）、化學氣相沉積（CVD）、高密度電漿化學氣相沉積（HDP-CVD）、物理氣相沉積（PVD）或其組合等等。在這樣的實施例中，襯層可以在隔離結構110隨後的退火期間，防止（或至少減少）半導體材料從頂部半導體層106（例如，矽（Si）及／或鍺（Ge））的裝置區域22，擴散到周圍的隔離結構110中。在一些實施例中，在沉積隔離結構110的絕緣材料之後，可以對隔離結構110的絕緣材料進行退火製程。
在一些實施例中，如第4圖所示，隔離結構110的頂表面可以從頂部半導體層106突出，使得隔離結構110的頂表面高於頂部半導體層106的裝置區域22的頂表面。在一些實施例中，平坦化製程（參見例如第17圖），例如化學機械研磨（Chemical Mechanical Polishing，CMP），可以去除隔離結構110任何多餘的絕緣材料，使得隔離結構110的頂表面和頂部半導體層106的裝置區域22的頂表面基本上是水平的（level）（或共平面的（coplanar））。
第5圖至第7圖繪示出更深的溝槽和隨後更高的隔離結構的形成。在第5圖和第6圖的實施例中，形成完全穿過（traverse）絕緣層104的隔離結構。在一些實施例中，隔離結構可以穿透（penetrate）到基板102中。在第5圖和第7圖的實施例中，形成類似於第6圖中的隔離結構，但是由於溝槽中的深寬比（high aspect ratio）和溝槽中的頂部臨界尺寸（TCD）和底部臨界尺寸（BCD）的差異，在隔離結構中形成嵌入的氣隙（air gap），進一步改善了隔離特性。
參見第5圖，第5圖繪示出溝槽24（參見第3圖）更進一步地凹陷（recess）進入並穿過絕緣層104以及進入基板102的製程。藉由蝕刻製程46更進一步地凹陷溝槽24以形成溝槽44。蝕刻製程46可包括先蝕刻絕緣層104的一個或多個蝕刻步驟，其使用基板102作為蝕刻停止層。隨後的蝕刻可以更進一步地凹陷溝槽44到基板102中。在一些實施例中，溝槽44可以不延伸到基板102中。在一些實施例中，可以在絕緣層104和基板102之間提供單獨的蝕刻停止（未顯示），以幫助控制蝕刻製程46。類似於蝕刻製程26，蝕刻製程46可以包括乾蝕刻，接著濕蝕刻。在一些實施例中，蝕刻製程26和46可以組合以執行蝕刻製程26和蝕刻製程46的乾蝕刻，接著執行蝕刻製程26和蝕刻製程46的濕蝕刻。在一些實施例中，蝕刻製程26和蝕刻過程46的濕蝕刻之中可以省略其中一個。
蝕刻製程46產生具有負斜率側壁的溝槽44。也就是說，溝槽44可以從底部到頂部逐漸變細，或者相反地從頂部到底部逐漸擴大，使得溝槽44的開口在溝槽44的頂部處比在溝槽44的底部處更窄。在側壁是負斜率的情況下，溝槽44的側壁與溝槽44的底部水平表面的角度β2 小於90°。相反地，溝槽44的側壁與溝槽44的頂部水平線的角度α2 大於90°。舉例來說，在一些實施例中，角度α2 可以在大於90°和135°之間，例如大約110°，並且角度β2 可以約在60°以上到小於90°之間，例如大約80°。
在溝槽44的頂部處，溝槽44具有約在80nm和500nm之間的尺寸d3 ，例如約220nm。在一些實施例中，尺寸d3 可以大於500nm。溝槽44的底部尺寸d4 可以使得d3 ：d4 的比例約在0.6和0.95之間，例如約0.85。可以使用其他尺寸。溝槽44的每個溝槽都可以根據期望的佈局單獨形成和設計，使得一個溝槽可以具有與另一個溝槽不同的尺寸。溝槽44還具有長度方向，其參見第23圖如下所示。尺寸d3 對應於沉積在溝槽44中的隔離結構的頂部臨界尺寸（TCD），而尺寸d4 對應於沉積在溝槽44中的隔離結構的底部臨界尺寸（BCD）。由於溝槽44為負斜率側壁，溝槽44的頂部臨界尺寸（TCD）小於溝槽44的底部臨界尺寸（BCD）。
現在參見第6圖，第6圖繪示出藉由沉積製程56，在溝槽44中（參見第5圖）沉積絕緣材料以形成隔離結構210。用於沉積隔離結構210的絕緣材料的材料和製程，可以類似於上面關於隔離結構110所討論的那些，並且不再重複描述。
回頭參見第3圖和第5圖，溝槽24或溝槽44的深度可以約在50nm和500nm之間，例如對於溝槽24約為100nm或對於溝槽44約為300nm，如從溝槽開口的頂部測量到溝槽開口的底部。在一些實施例中，溝槽24或溝槽44的深度對溝槽24或溝槽44的頂部臨界尺寸（TCD）的深寬比可以約在0.5和10之間，例如約2。
現在參見第7圖，第7圖繪示出藉由沉積製程66，在溝槽44中（參見第5圖）沉積絕緣材料以形成隔離結構310。當溝槽44的深度（參見第5圖）對溝槽44的頂部臨界尺寸（TCD）的深寬比約大於4且約小於或等於10的時候，可在隔離結構310內形成氣隙130。氣隙130提供進一步的隔離強度並且更進一步地減少裝置間的近擾（close-talk），其發生在接近或相鄰於裝置區域22的裝置之間。
氣隙130可具有擴張方式類似於隔離結構310的側壁的形狀，前述隔離結構310具有較窄的頂部和較寬的底部。氣隙130的形成，取決於隔離結構310的絕緣材料的沉積製程66。舉例來說，在一些實施例中，絕緣材料的沉積可以共形地（conformally）（在製程變化內）形成於溝槽44的底部和側壁上，直到氣隙130的頂部，在氣隙130的空間內被夾止（pinch off），以防止其進一步形成。所形成的氣隙130的形狀可以為具有彎曲或平坦的底部並且在氣隙130的頂部合為一點。氣隙130可以嵌入於隔離結構310中，使得氣隙130的側壁到從隔離結構310和裝置區域22之間的介面，和氣隙130的側壁到隔離結構310和裝置區域22的下面的絕緣層104之間的介面，基本上等距（equidistant）。
氣隙130可具有約30％至80％之間的溝槽44的高度，例如約50％的溝槽44的高度。氣隙130可具有最大寬度W1 （朝向氣隙的底部）約介於20％到80％之間的溝槽44的底部臨界尺寸（BCD）。在氣隙130最寬的地方，從氣隙130到隔離結構310的側壁的最小距離d5 可以約在這個位置的溝槽的臨界尺寸（CD）（或寬度）W2 的約10%到40%之間。在這裡也可以理解為隔離結構310之牆壁（wall）的絕緣材料的厚度。
如第7圖所示，在一些實施例中，氣隙130可以延伸到頂部半導體層106中或延伸到基板102中。在一些實施例中，氣隙130可以僅設置在絕緣層104中，或者可以僅設置在基板102中，或者可以設置在絕緣層104和基板102中，而不設置在頂部半導體層106中。
根據一些實施例，第8圖至第16圖繪示出的製造半導體裝置的中間步驟的剖面圖。第8圖至第16圖繪示出形成具有負斜率側壁的隔離結構以及具有非負斜率（例如，正斜率）側壁的隔離結構的實施例。
第8圖繪示出在圖案化遮罩12上方形成三層遮罩109。三層遮罩109包括下層109A、中層109B於下層109A上方和上層109C於中層109B上方。在一些實施例中，下層109A可以包括有機材料，例如旋塗碳（spin-on carbon，SOC）材料等等，並且可以藉由使用旋轉塗佈、化學氣相沉積（CVD）、原子層沉積（ALD）等等形成。中層109B可以包括無機材料，其可以是氮化物（如氮化矽（SiN）、氮化鈦（TiN）、氮化鉭（TaN）等等）、氮氧化物（如氮氧化矽（SiON））、氧化物（如氧化矽）等等，且可以藉由使用化學氣相沉積（CVD）或原子層沉積（ALD）等等形成。上層109C可以包括有機材料，例如光阻材料，且可以藉由使用旋轉塗佈等等形成。在一些實施例中，使用適合的微影技術圖案化三層遮罩109的上層109C，以暴露中層109B的一部分，且隨後使用上層109C作為遮罩來蝕刻中層109B的一部分。
第9圖繪示出去除三層遮罩109的下層109A的一部分。中層109B用作遮罩以保護下層109A不應被去除的其他部分。在去除下層109A的一部分時，可以消耗上層109C。去除下層109A的一部分，暴露出部分的圖案化遮罩12以及形成在109A的開口14。
第10圖繪示出藉由蝕刻製程26蝕刻出具有負斜率側壁的溝槽24，如以上關於第3圖所討論的，在此不再重複。在蝕刻製程26的期間，下層109A保護未被蝕刻形成溝槽的頂部半導體層106的部分。
現在參照第11圖，藉由任何適合的技術去除下層109A，並且在圖案化遮罩12上形成另一個三層遮罩111。三層遮罩111類似於三層遮罩109並且可以藉由使用與上述三層遮罩109相同的製程和材料形成，因此不再重複描述。可以圖案化三層遮罩111的上層111C，以暴露中層111B的一部分，且隨後使用上層111C作為遮罩來蝕刻中層111B的一部分。
第12圖繪示出去除三層遮罩111的下層111A的一部分。中層111B用作遮罩以保護下層111A不應被去除的其他部分。在去除下層111A的一部分時，可以消耗上層111C。去除下層111A的一部分，暴露出部分的圖案化遮罩12以及形成在109A中的開口14。
現在參見第13圖，第13圖繪示出藉由蝕刻製程27蝕刻出具有非負斜率（例如，正斜率）側壁的溝槽25。蝕刻製程27可以包括任何適合的蝕刻製程，例如使用適合的蝕刻劑的乾蝕刻或濕蝕刻，其對頂部半導體層106的材料具有選擇性。蝕刻製程27可包括多個蝕刻步驟。舉例來說，第一蝕刻可以形成溝槽25到絕緣層104，並且隨後的蝕刻可以穿過絕緣層104，以延伸溝槽25到絕緣層104中。溝槽25可以延伸到絕緣層104中約5nm至60nm的深度，例如約30nm。在一些實施例中，溝槽25可以不延伸到絕緣層104中。具有非負斜率（例如，正斜率）側壁的隔離結構將形成於裝置區域23的任一側的溝槽25中。
現在參見第14圖，第14圖繪示出隔離結構110和隔離結構112的形成。使用任何適合的製程去除三層遮罩111。隨後，可以藉由沉積製程在溝槽24和溝槽25（參見第10圖和第13圖）中沉積絕緣材料，以形成隔離結構110和隔離結構112。用於沉積隔離結構110和隔離結構112的絕緣材料的材料和製程，可以類似於上面關於第4圖的隔離結構110所討論的那些，並且不再重複描述。所得到的隔離結構110具有負斜率側壁，而所得的隔離結構112具有非負斜率側壁（例如，正斜率側壁）。以這種方式，可以為一個晶圓上的不同裝置中，形成不同類型的隔離結構。
第15圖和第16圖繪示出第14圖所形成的隔離結構110的對應部分（counterparts）。第15圖繪示出第14圖的對應部分，其中藉由修改第8圖至第14圖中的製程形成第6圖的隔離結構210，以如第5圖所示進一步凹陷溝槽。第16圖繪示出第14圖的對應部分，其中藉由修改第8圖至第14圖中的製程形成第7圖的隔離結構310，以如第5圖所示進一步凹陷溝槽，並形成具有氣隙嵌入的隔離結構。這些實施例更詳細地於下面描述。
根據一些實施例，第15圖繪示出隔離結構210和隔離結構212。隔離結構210為負斜率隔離結構，如上面關於第6圖所討論的隔離結構210。隔離結構212是非負斜率隔離結構，可以藉由組合上面關於第8圖至第14圖所討論的技術和關於第6圖所討論的技術形成，進一步使溝槽44凹陷並且穿過絕緣層104。同樣地，可以修改蝕刻製程27（參見第13圖）以進一步使第13圖的溝槽25凹陷並且穿過絕緣層104。在一些實施例中，溝槽可以進一步凹陷以穿過基板102。
使用與上面關於第4圖所討論的那些類似的材料和製程，藉由沉積製程沉積絕緣材料，在所得溝槽中形成隔離結構210和212，並且不再重複描述。
根據一些實施例，第16圖繪示出隔離結構310和隔離結構212。隔離結構310是負斜率隔離結構，例如上面關於第7圖所討論的隔離結構310。隔離結構310具有形成在其中的氣隙130。隔離結構212是非負斜率隔離結構，其可以以類似於上面第15圖所討論的方式形成。因為隔離結構212的頂部臨界尺寸（TCD）大於隔離結構212的底部臨界尺寸（BCD），所以在對應於隔離結構212的溝槽中，不會形成氣隙。然而，因為隔離結構310的頂部臨界尺寸（TCD）小於隔離結構310的底部臨界尺寸（BCD），所以可以在隔離結構310中形成氣隙130，例如上面關於第7圖所討論的。
儘管在第8圖至第16圖中所描述的製程是以特定順序（order）描述的，但是本領域技術人員將理解這些步驟可能已經以另一順序執行。舉例來說，參見第14圖，用於隔離結構112的溝槽可以形成在用於隔離結構110的溝槽之前。此外，在一些實施例中，隔離結構112和隔離結構110可以完全獨立地形成，並且在隔離結構110或112完全形成時，留下各自的下層109A或下層111A在適合的位置。可以適當地使用其他順序。
在一些實施例中，可以混合上面關於第1圖至第16圖所描述的技術，以實現不同深度和不同側壁斜率的不同隔離結構。
根據一些實施例，第17圖至第18圖繪示出處於形成的中間階段的裝置。可以根據上面第1圖至第5圖所討論的製程，形成第17圖的隔離結構110。
在相鄰的隔離結構110之間所得到的裝置區域22，可以與隔離結構110的形狀相反，逐漸變細。從裝置區域22的頂表面到裝置區域22的側壁，測量到的裝置區域22的頂角γ1 ，可以小於90°，例如約在65°和90°之間。從裝置區域22的底表面到裝置區域22的側壁，測量到的裝置區域22的底角δ1 ，可以大於90°，例如約在90°和135°之間。可以使用其他角度。在裝置區域22的頂部臨界尺寸（TCD）的地方，裝置區域22的寬度d6 可以約在100nm和400nm之間。在裝置區域22的底部臨界尺寸（BCD）的地方，裝置區域22的寬度d7 可以約在65nm和300nm之間。可以使用大於或小於這些的其他尺寸。裝置區域22的頂部臨界尺寸（TCD）大於裝置區域22的底部臨界尺寸（BCD）。裝置區域22的頂部臨界尺寸（TCD）與底部臨界尺寸（BCD）的比例可以約在1.05和1.5之間。
在形成隔離結構110之後，可以在裝置區域22中形成裝置（參見第5圖）。舉例來說，可以形成電晶體120，以在裝置區域22中形成通道區域122。可以使用適合的技術形成源極／汲極區域124和閘極結構，其中閘極結構包括閘極電極128和閘極間隔物126。
在一些實施例中，可以形成閒置閘極（dummy gate），並且隨後以取代閘極（replacement gate）替換。舉例來說，可以藉由沉積閒置閘極介電質層（dummy gate dielectric layer）和閒置閘極電極層（dummy gate electrode layer）來形成閒置閘極。可以圖案化閘極介電質層和閒置閘極電極層，以形成閒置閘極結構。可以在閒置閘極結構上沉積間隔物層，並且非等向性地蝕刻間隔物層以留下間隔物層的垂直部分，得到閘極間隔物126。
可以藉由使用閒置閘極，以定義植入區域，來形成源極／汲極區域124，其中，取決於裝置的類型，可以植入p型或n型摻質。在一些實施例中，可以在閒置閘極旁邊蝕刻出凹槽（recess），並且在前述凹槽中磊晶生長摻雜或未摻雜的源極／汲極區域124。
在使用閒置閘極的實施例中，可以執行取代閘極製程以將閒置閘極取代成永久閘極，例如金屬閘極。蝕刻停止層（未顯示）和層間介電質（interlayer dielectric，ILD）（未顯示）沉積在閒置閘極上和源極／汲極區域124上。在一些實施例中，層間介電質（ILD）可以是藉由可流動化學氣相沉積（FCVD）形成的可流動膜層（flowable film）。在一些實施例中，層間介電質（ILD）可以由介電材料形成，例如磷矽玻璃（Phospho-Silicate Glass， PSG）、硼矽玻璃（Boron-Silicon Glass，BSG）、硼磷矽玻璃（Boron-Doped Phospho-Silicate Glass，BPSG）、未摻雜的矽玻璃（Undoped Silicate Glass，USG）等等，並且可以藉由任何適合的沉積方法沉積，例如化學氣相沉積（CVD）、電漿化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition ，PECVD）、或其組合等等。在一些實施例中，當圖案化層間介電質（ILD）的時候，蝕刻停止層作為停止層，以形成開口用於在隨後形成接點（contact）。因此，可以選擇用於蝕刻停止層的材料，使得蝕刻停止層的材料，具有比層間介電質（ILD）材料更低的蝕刻速率。
可以執行平坦化製程，例如化學機械研磨（CMP），以使層間介電質（ILD）的頂表面與閒置閘極的頂表面齊平，暴露閒置閘極。在閒置閘極中形成凹槽，去除閒置閘極電極和可選地去除閒置閘極電介質，暴露下面的通道區域。
閘極介電質層（參見第24圖的閘極電介質129）和閘極電極128形成在閒置閘極的凹槽中。在一些實施例中，閘極介電質層包括氧化矽、氮化矽或其多層膜。在其他實施例中，閘極介電質層包括高k介電材料，並且在這些實施例中，閘極介電質層可具有約大於7.0的k值，並且可包括金屬氧化物或鉿（Hf）、鋁（Al）、鋯（Zr）、鑭（La）、鎂（Mg）、鋇（Ba）、鈦（Ti）、鉛（Pb）的矽酸鹽或其組合。閘極介電質層的形成方法可以包括分子束沉積（Molecular-Beam Deposition，MBD）、原子層沉積（ALD）、化學氣相沉積（CVD）、電漿化學氣相沉積（PECVD）或其組合等等。在一些實施例中，前述的形成可以得到具有水平部分和垂直（或非水平）部分的共形沉積層，前述的水平部分和前述的垂直部分基本上具有相同厚度，例如，閘極介電質層的垂直部分的垂直厚度和閘極介電質層水平部分的水平厚度，具有小於20％的差異。在一些實施例中，可以熱生長閘極介電質層。
接下來，閘極電極128沉積在閘極介電質層上方並填充閒置閘極的凹陷的剩餘部分。閘極電極128可以由含金屬的材料製成，例如氮化鈦（TiN）、氮化鉭（TaN）、碳化鉭（TaC）、碳化鈦（TiC）、一氧化鈦（TiO）、鈷（Co）、銣（Ru）、鋁（Al）、銀（Ag）、金（Au）、鎢（W）、鎳（Ni）、鈦（Ti）、銅（Cu）、其組合或其多層膜。在填充閘極電極之後，可以執行如化學機械研磨（CMP）的平坦化製程，以去除閘極電介質層和閘極電極128的多餘部分，其中多餘部分在層間介電質（ILD）的頂表面上方。閘極電極128可以包括一系列的一個或多個堆疊層（stacked layer）（未顯示）。堆疊層可以包括擴散阻障層和在擴散阻障層上的一個或多個功函數層。擴散阻障層可以由氮化鈦（TiN）或氮化鉈形成。功函數層決定閘極的功函數，並且可以包括至少一個膜層，或由不同材料形成的多個膜層。可以根據正在形成的電晶體120的類型，來選擇功函數層的具體材料。舉例來說，當電晶體120是n型時，功函數層可以包括鋁鈦碳（AlTiC）層。當電晶體120是p型時，功函數層可以包括氮化鋁鈦（AlTiN）及／或鋁鈦碳（AlTiC）層。在沉積功函數層之後，可以形成阻障層（barrier layer）（未顯示），前述阻障層可以是另一個氮化鈦（TiN）層。
再次參見第17圖，λ1 、λ2 、λ3 和λ4 皆表示近擾或串擾效應。例如，λ1 可以包括在隔離結構110的頂部臨界尺寸（TCD）的地方，穿過隔離結構110 的電容耦合（capacitance coupling）。λ2 可以包括在隔離結構110的底部臨界尺寸（BCD）的地方，穿過隔離結構110的電容耦合。由於負斜率隔離結構110的頂部臨界尺寸（TCD）小於隔離結構的底部臨界尺寸（BCD），所以λ2 中的電容耦合低於λ1 中的電容耦合，而在具有正斜率側壁的隔離結構中，λ2 中的電容耦合將大於λ1 中的電容耦合。因此，藉由使用負斜率隔離結構110，可以避免在典型隔離結構中增加電容耦合而增加的雜訊（noise）。同樣地，λ3 和λ4 可以包括分別穿過絕緣層104和基板102的電容耦合。
λ1 、λ2 、λ3 和λ4 中的每一個還可以包括近擾或串擾效應的電阻面向，其中較低的電阻導致從一個裝置到另一個裝置的較大的洩漏效應（leakage effect）。由於負斜率隔離結構110的頂部臨界尺寸（TCD）小於隔離結構的底部臨界尺寸（BCD），所以λ2 中的電阻洩漏（resistive leakage）低於λ1 的電阻洩漏，而在具有正斜率側壁的隔離結構中，λ2 中的電阻洩漏將大於λ1 中的電阻洩漏。
參見第18圖，其為根據一些實施例所繪示的第17圖的裝置的透視圖。如電晶體120的裝置形成在頂部半導體層106中，並且由具有負斜率側壁的隔離結構110隔開。可以使用隔離結構110取代正斜率隔離結構，而不會對電晶體120的通道長度或其他方面產生負面影響。因此，實現了更有效的隔離結構。由於隔離結構110的頂部臨界尺寸（TCD）可以與通常使用的隔離結構的頂部臨界尺寸（TCD）相同，因此可以在主動裝置120的相同臨界尺寸（CD）中，實現隔離強度的增強。隔離強度隨著進入隔離結構110的深度增加而增加。
參見第19圖和第20圖，根據一些實施例，第19圖和第20圖繪示出處於形成的中間階段的裝置。可以根據上面關於第6圖所討論的製程，形成第19圖中的隔離結構210。
在相鄰的隔離結構210之間所得到的裝置區域22，可以與隔離結構210的形狀相反，逐漸變細。從裝置區域22的頂表面到裝置域22的側壁，測量到的裝置區域22的頂角γ2 ，可以小於90°，例如約在65°和90°之間。從裝置區域22的底表面到裝置區域22的側壁，測量到的裝置區域22的底角δ2 ，可以大於90°，例如約在90°和135°之間。可以使用其他角度。在裝置區域22的頂部臨界尺寸（TCD）的地方，裝置區域22的寬度d8 可以約在100nm和400nm之間。在裝置區域22的底部臨界尺寸（BCD）的地方，裝置區域22的寬度d9 可以約在65nm和300nm之間。可以使用大於或小於這些的其他尺寸。裝置區域22的頂部臨界尺寸（TCD）大於裝置區域22的底部臨界尺寸（BCD）。裝置區域22的頂部臨界尺寸（TCD）與底部臨界尺寸（BCD）的比例可以約在1.05和1.5之間。
隨後，可以在頂部半導體層106的裝置區域22中，形成如電晶體120的裝置，得到電晶體120的通道區域122。電晶體120可以與類似於上面關於第17圖所討論的材料和方式形成。
類似於上面關於第17圖所討論的，第19圖的λ1 、λ2 、λ3 和λ4 皆代表在隔離結構210的不同區域的地方的近擾或串擾效應。λ1 包括在隔離結構210的頂部臨界尺寸（TCD）的近擾效應，例如電容耦合和電阻洩漏。λ2 包括在隔離結構210的中間部分的近擾效應。λ3 包括在隔離結構210的底部臨界尺寸（BCD）的近擾效應。λ4 包括穿過基板102的近擾效應。由於隔離結構210的底部臨界尺寸（BCD）大於頂部臨界尺寸（TCD），因此近擾效應隨著更深入隔離結構而減少。相反地，在正斜率隔離結構中，隨著隔離結構逐漸變細，近擾效應增加，導致相鄰裝置的裝置區域變得彼此更接近。
參見第20圖，其為根據一些實施例所繪示的第19圖的裝置的透視圖。如電晶體120的裝置形成在頂部半導體層106中，並且由具有負斜率側壁的隔離結構210隔開。可以使用隔離結構210取代正斜率隔離結構，而不會對電晶體120的通道長度或其他方面產生負面影響。因此，實現了更有效的隔離結構。由於隔離結構210的頂部臨界尺寸（TCD）可以與通常使用的隔離結構的頂部臨界尺寸（TCD）相同，因此可以在主動裝置120的相同臨界尺寸中，實現隔離強度的增加。隔離強度隨著進入隔離結構210的深度增加而增加。
參見第21圖和第22圖，根據一些實施例，第21圖和第22圖繪示出處於形成的中間階段的裝置。可以根據上面關於參見第7圖所討論的製程，可以形成第21圖的隔離結構310。
在相鄰的隔離結構210之間所得到的裝置區域22，可以與隔離結構210的形狀相反，逐漸變細。從裝置區域22的頂表面到裝置區域22的側壁，測量到的裝置區域22的頂角γ3 ，可以小於90°，例如約在65°和90°之間。從裝置區域22的底表面到裝置區域22的側壁，測量到的裝置區域22的底角δ3 ，可以大於90°，例如約在90°和135°之間。可以使用其他角度。在裝置區域22的頂部臨界尺寸（TCD）的地方，裝置區域22的寬度d10 可以約在100nm和400nm之間。在裝置區域22的底部臨界尺寸（BCD）的地方，裝置區域22的寬度d11 可以約在65nm和300nm之間。可以使用大於或小於這些的其他尺寸。裝置區域22的頂部臨界尺寸（TCD）大於裝置區域22的底部臨界尺寸（BCD）。裝置區域22的頂部臨界尺寸（TCD）與底部臨界尺寸（BCD）的比例可以在約1.05和1.5之間。
隨後，可以在頂部半導體層106的裝置區域22中，形成如電晶體120的裝置，到電晶體120的通道區域122。電晶體120可以與類似於上面關於第17圖所討論的材料和方式形成。
類似於上面關於第17圖所討論的，第21圖的λ1 、λ2 、λ3 和λ4 皆代表在隔離結構310的不同區域的地方的近擾或串擾效應。λ1 包括在隔離結構310的頂部臨界尺寸（TCD）的近擾效應，例如電容耦合和電阻洩漏。λ2 包括在隔離結構310的中間部分的近擾效應。λ3 包括隔離結構310的底部臨界尺寸（BCD）的近擾效應。λ4 包括穿過基板102的近擾效應。由於隔離結構310的底部臨界尺寸（BCD）大於頂部臨界尺寸（TCD），因此近擾效應隨著更深入隔離結構而減少。相反地，在正斜率隔離結構中，隨著隔離結構逐漸變細，近擾效應增加，導致相鄰裝置的裝置區域變得彼此更接近。此外，氣隙130更進一步地抑制了近擾效應，導致穿過隔離結構310的電阻洩漏路徑（resistive leakage path）的長度不按比例地增加，從而增加了電阻並相應地減少了洩漏。相反地，在正斜率隔離結構中，由於隔離結構的頂部臨界尺寸（TCD）大於底部臨界尺寸（BCD），因此難以實現氣隙。
參見第22圖，其為根據一些實施例所繪示的第21圖的裝置的透視圖。如電晶體120的裝置形成在頂部半導體層106中，並且由具有負斜率側壁的隔離結構310隔開。可以使用隔離結構310取代正斜率隔離結構，而不會對電晶體120的通道長度或其他方面產生負面影響。因此，實現了更有效的隔離結構。由於隔離結構310的頂部臨界尺寸（TCD）可以與通常使用的隔離結構的頂部臨界尺寸（TCD）相同，因此可以在主動裝置120的相同臨界尺寸（CD）中，實現隔離強度的增加。隔離強度隨著進入隔離結構310的深度增加而增加。
根據一些實施例，第23圖繪示出第17圖、第19圖和第21圖的裝置的局部俯視圖。應該理解的是，第23圖的局部俯視圖可以是晶圓的一部分。隔離結構110、210或310圍繞裝置120，其中包括源極／汲極區域124、閘極間隔物126和閘極電極128。溝槽24（參見第3圖）或溝槽44（參見第5圖）的長度和隨後形成在溝槽中的隔離結構，可以基於電晶體120或其他形成的裝置的設計而變化。如第23圖所示，隔離結構110、210或310可以繼續圍繞裝置區域22的末端。在裝置區域22的末端，隔離結構110、210或310可以具有負斜率側壁。然而，在一些實施例中，隔離結構110、210或310可在裝置區域22的末端的地方，具有基本上筆直（straight）的側壁或正斜率的側壁。
在一些實施例中，由於在傳統形成的隔離區域上增加隔離強度，可能會減少裝置的臨界尺寸（CD）。在一些實施例中，使用隔離結構110、210或310的裝置的臨界尺寸（CD），可以與使用傳統形成的隔離區域的裝置中的臨界尺寸（CD）保持相同，但是改善了隔離。然而，由於製程實施例產生的隔離更大，所以可以選擇成本較低的絕緣材料，以在隔離結構110、210或310中實現隔離效果，其中，前述隔離結構與在傳統形成的隔離區域中實現的隔離效果相當，但是傳統形成的隔離區域是以較貴的絕緣材料形成。換句話說，實施例可以使用成本較低的絕緣材料，同時實現與傳統形成的隔離區域類似的隔離效果。
根據一些實施例，第24圖係繪示出電晶體裝置120的部分剖面圖，其中，前述電晶體裝置使用負斜率隔離結構。通道122由頂部半導體層106形成。在裝置的任一側上提供隔離結構110、210或310，並且至少部分地延伸到絕緣層104中。電晶體120包括源極／汲極區域124、源極／汲極矽化物區域125、閘極間隔物126、閘極電介質129和閘極電極128。在電晶體120上形成層間介電質（ILD） 140。可以藉由層間介電質（ILD）140形成接點（未顯示），以接觸閘極電極128和源極／汲極矽化物區域125。
本發明實施例放大了在隔離結構、源極／汲極區域和源極／汲極矽化物區域之間的介面。角度α大於90°，代表隔離結構是負斜率的。在與實施例一致的測試裝置（具有負斜率的隔離結構）中，已觀察到其隔離效果相較於在不具有負斜率隔離結構的裝置，具有更進一步的改善。
實施例提供了一種改善裝置中隔離結構的隔離強度的方法，而不以更高的成本選擇更強的隔離材料，或者不增加裝置的臨界尺寸（CD）。在某些裝置中的隔離比其他裝置更重要，例如射頻（RF）裝置。實施例提供了負斜率的隔離結構，當前述隔離結構更深地穿透到絕緣體上覆矽（SOI）基底的頂部半導體層中時，其擴大得更寬，從而隨著隔離結構更深地進入周圍材料的時候，增加了隔離結構的隔離強度。
儘管實施例是根據絕緣體上覆矽（SOI）基板上所描述的半導體裝置，但是本領域技術人員將理解，包括負斜率隔離區域的本揭露的各方面可以用在其他裝置和基板類型中。
一實施例為一種方法，包括於基板的半導體層上圖案化遮罩；穿過遮罩蝕刻溝槽，其中溝槽具有頂部開口及底部，且前述頂部開口具有第一寬度且前述底部具有第二寬度，其中第二寬度大於第一寬度；於溝槽中沉積絕緣材料，其中絕緣材料從第一寬度擴大到第二寬度。
在一實施例中，溝槽具有底部表面，其中底部表面較基板的半導體層更深。在一實施例中，其中溝槽延伸穿過在半導體層下的絕緣層。在一實施例中，其中溝槽比絕緣層更深地延伸到基板中。在一實施例中，其中沉積絕緣材料的步驟中，形成氣隙於絕緣材料中。
在一實施例中，其中蝕刻溝槽的步驟包括：執行第一蝕刻，第一蝕刻為乾蝕刻製程；以及執行第二蝕刻，第二蝕刻為濕蝕刻製程。在一實施例中，更包括：在沉積絕緣材料之後，平坦化絕緣材料的頂表面與半導體層的頂表面。在一實施例中，更包括：在與絕緣材料相鄰的半導體層中形成射頻（RF）裝置，其中射頻裝置具有與絕緣材料的第一介面。在一實施例中，其中溝槽之側壁與溝槽之底表面之間的角度小於90度。
另一實施例為一種方法，包括在半導體基板中蝕刻第一溝槽和第二溝槽，前述第一溝槽與前述第二溝槽被半導體基板的第一裝置區域隔開；以及在第一溝槽和第二溝槽中沉積絕緣材料，以分別形成第一隔離結構和第二隔離結構，其中第一隔離結構的第一側壁和第一隔離結構的頂表面之間的角度大於90度。
在一實施例中，蝕刻的步驟包括：以乾蝕刻技術蝕刻半導體基板；以及在以乾蝕刻技術蝕刻半導體基板之後，以濕蝕刻技術蝕刻半導體基板。在一實施例中，半導體基板包括第一基板、絕緣層於第一基板上以及第一半導體層於絕緣層上，以形成絕緣層上覆矽配置，其中第一溝槽和第二溝槽完全穿過半導體基板的第一半導體層以及絕緣層。在一實施例中，其中第一溝槽和第二溝槽穿過第一基板的頂表面。
在一實施例中，其中第一隔離結構的高度和第一隔離結構的頂表面的寬度之比例為0.5到10之間。在一實施例中，其中比例為4到10之間。在一實施例中，其中第一隔離結構和第二隔離結構皆具有氣隙，氣隙嵌入於第一隔離結構和第二隔離結構中。
另一實施例是一種裝置，包括半導體材料層；第一隔離結構，嵌入於半導體材料層之中；第二隔離結構，嵌入於半導體材料層之中，其中第一隔離結構和第二隔離結構皆具有頂部寬度和底部寬度，其中底部寬度大於頂部寬度；以及裝置區域，設置於第一隔離結構和第二隔離結構之間，其中裝置區域具有裝置，前述裝置形成於裝置區域中。
在一實施例中，其中第一隔離結構延伸到半導體材料層下方。在一實施例中，其中第一隔離結構延伸穿過在半導體材料層下方的絕緣層。在一實施例中，更包括：氣隙，氣隙嵌入於第一隔離結構中。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
102:基板； 104:絕緣層； 106:頂部半導體層； 108:遮罩； 109:三層遮罩； 109A:下層； 109B:中層； 109C:上層； 110:隔離結構； 111:三層遮罩； 111A:下層； 111B:中層； 111C:上層； 112:隔離結構； 12:圖案化遮罩； 120:電晶體／主動裝置／電晶體裝置； 122:通道區域／通道； 124:源極／汲極區域； 125:源極／汲極矽化物區域； 126:閘極間隔物； 128:閘極電極； 129:閘極介電質； 130:氣隙； 14:開口； 140:層間介電質； 16:圖案化製程； 210:隔離結構； 212:隔離結構； 22:裝置區域； 24:溝槽； 25:溝槽； 26:蝕刻製程； 27:蝕刻製程； 310:隔離結構； 36:沉積製程； 44:溝槽； 46:蝕刻製程； 56:沉積製程； 66:沉積製程； d1:尺寸； d2:尺寸； d3:尺寸； d4:尺寸； d5:從隔離結構的側壁到氣隙的最短距離； d6:在裝置區域的寬度； d7:在裝置區域的寬度； d8:在裝置區域的寬度； d9:在裝置區域的寬度； d10:在裝置區域的寬度； d11:在裝置區域的寬度； W1:寬度； W2:溝槽的臨界尺寸（寬度）； α:角度； α1:角度； α2:角度； β1:角度； β2:角度； γ1:頂角； γ2:頂角； γ3:頂角； δ1:底角； δ2:底角； δ3:底角； λ1:在隔離結構的頂部的近擾效應； λ2:在隔離結構的中間部分（或底部）的近擾效應； λ3:在隔離結構的底部（或穿過絕緣層）的近擾效應； λ4:穿過基板的近擾效應。
藉由以下的詳細描述配合所附圖式，可以更加理解本揭露實施例的內容。需強調的是，根據產業上的標準慣例，許多部件（feature）並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地放大或縮小。 第1圖至第7圖係根據一些實施例繪示出製造半導體裝置的中間步驟的剖面圖。 第8圖至第16圖係根據一些實施例繪示出製造半導體裝置的中間步驟的剖面圖。 第17圖至第18圖係根據一些實施例繪示出處於形成的中間階段的裝置。 第19圖至第20圖係根據一些實施例繪示出處於形成的中間階段的裝置。 第21圖至第22圖係根據一些實施例繪示出處於形成的中間階段的裝置。 第23圖係根據一些實施例繪示出第17圖、第19圖和第21圖的裝置的局部俯視圖。 第24圖係根據一些實施例繪示出使用負斜率隔離結構的電晶體裝置的部分剖面圖。
102:基板
104:絕緣層
106:頂部半導體層
110:隔離結構
22:裝置區域
36:沉積製程

Claims (20)

  1. 一種形成半導體裝置的方法，包括： 於一基板的一半導體層上圖案化一遮罩； 穿過該遮罩蝕刻一溝槽，其中該溝槽具有一頂部開口及一底部，且該頂部開口具有一第一寬度且該底部具有一第二寬度，其中該第二寬度大於該第一寬度；以及 於該溝槽中沉積一絕緣材料，其中該絕緣材料從該第一寬度擴大（flare）到該第二寬度。
  2. 如申請專利範圍第1項所述之形成半導體裝置的方法，其中該溝槽具有一底部表面，其中該底部表面較該基板的該半導體層更深。
  3. 如申請專利範圍第2項所述之形成半導體裝置的方法，其中該溝槽延伸穿過在該半導體層下的一絕緣層。
  4. 如申請專利範圍第3項所述之形成半導體裝置的方法，其中該溝槽比該絕緣層更深地延伸到該基板中。
  5. 如申請專利範圍第3項所述之形成半導體裝置的方法，其中沉積該絕緣材料的步驟中，形成一氣隙（air gap）於該絕緣材料中。
  6. 如申請專利範圍第1項所述之形成半導體裝置的方法，其中蝕刻該溝槽的步驟包括： 執行一第一蝕刻，該第一蝕刻為一乾蝕刻製程；以及 執行一第二蝕刻，該第二蝕刻為一濕蝕刻製程。
  7. 如申請專利範圍第1項所述之形成半導體裝置的方法，更包括： 在沉積該絕緣材料之後，平坦化該絕緣材料的一頂表面與該半導體層的一頂表面。
  8. 如申請專利範圍第7項所述之形成半導體裝置的方法，更包括： 在與該絕緣材料相鄰的該半導體層中形成一射頻（radio frequency）裝置，其中該射頻裝置具有與該絕緣材料的一第一介面。
  9. 如申請專利範圍第1項所述之形成半導體裝置的方法，其中該溝槽之側壁與該溝槽之底表面之間的角度小於90度。
  10. 一種形成半導體裝置的方法，包括： 在一半導體基板中蝕刻一第一溝槽和一第二溝槽，該第一溝槽與該第二溝槽被該半導體基板的一第一裝置區域隔開；以及 在該第一溝槽和該第二溝槽中沉積一絕緣材料，以分別形成一第一隔離結構和一第二隔離結構，其中該第一隔離結構的一第一側壁和該第一隔離結構的一頂表面之間的角度大於90度。
  11. 如申請專利範圍第10項所述之形成半導體裝置的方法，其中該蝕刻的步驟包括： 以一乾蝕刻技術蝕刻該半導體基板；以及 在以該乾蝕刻技術蝕刻該半導體基板之後，以濕蝕刻技術蝕刻該半導體基板。
  12. 如申請專利範圍第10項所述之形成半導體裝置的方法，其中該半導體基板包括一第一基板、一絕緣層於該第一基板上以及一第一半導體層於該絕緣層上，以形成一絕緣層上覆矽（silicon-on-insulator）配置，其中該第一溝槽和該第二溝槽完全穿過（traverse）該半導體基板的該第一半導體層以及該絕緣層。
  13. 如申請專利範圍第12項所述之形成半導體裝置的方法，其中該第一溝槽和該第二溝槽穿過（break through）該第一基板的一頂表面。
  14. 如申請專利範圍第10項所述之形成半導體裝置的方法，其中該第一隔離結構的高度和該第一隔離結構的頂表面的寬度之比例為0.5到10之間。
  15. 如申請專利範圍第14項所述之形成半導體裝置的方法，其中該比例為4到10之間。
  16. 如申請專利範圍第15項所述之形成半導體裝置的方法，其中該第一隔離結構和該第二隔離結構皆具有一氣隙，該氣隙嵌入（embed）於該第一隔離結構和該第二隔離結構中。
  17. 一種半導體裝置，包括： 一半導體材料層； 一第一隔離結構，嵌入於該半導體材料層之中； 一第二隔離結構，嵌入於該半導體材料層之中，其中該第一隔離結構和該第二隔離結構皆具有一頂部寬度和一底部寬度，其中該底部寬度大於該頂部寬度；以及 一裝置區域，設置於該第一隔離結構和該第二隔離結構之間，其中該裝置區域具有一裝置，該裝置形成於該裝置區域中。
  18. 如申請專利範圍第17項所述之半導體裝置，其中該第一隔離結構延伸到該半導體材料層下方。
  19. 如申請專利範圍第18項所述之半導體裝置，其中該第一隔離結構延伸穿過在該半導體材料層下方的一絕緣層。
  20. 如申請專利範圍第19項所述之半導體裝置，更包括： 一氣隙，該氣隙嵌入於該第一隔離結構中。
TW108120584A 2018-06-15 2019-06-14 半導體裝置及其形成方法 TWI713108B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/009,450 2018-06-15
US16/009,450 US10886165B2 (en) 2018-06-15 2018-06-15 Method of forming negatively sloped isolation structures

Publications (2)

Publication Number Publication Date
TW202013490A true TW202013490A (zh) 2020-04-01
TWI713108B TWI713108B (zh) 2020-12-11

Family

ID=68724908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108120584A TWI713108B (zh) 2018-06-15 2019-06-14 半導體裝置及其形成方法

Country Status (5)

Country Link
US (2) US10886165B2 (zh)
KR (1) KR102365317B1 (zh)
CN (1) CN110610896B (zh)
DE (1) DE102019116370A1 (zh)
TW (1) TWI713108B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829376B (zh) * 2022-07-12 2024-01-11 大陸商長鑫存儲技術有限公司 半導體結構的製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309433B2 (en) * 2020-03-18 2022-04-19 Winbond Electronics Corp. Non-volatile memory structure and manufacturing method thereof
TWI733412B (zh) * 2020-04-13 2021-07-11 華邦電子股份有限公司 具有氣隙之半導體元件及其製造方法
CN115841982A (zh) * 2021-08-12 2023-03-24 长鑫存储技术有限公司 浅槽隔离结构的制备方法、浅槽隔离结构和半导体结构

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
KR100328265B1 (ko) * 1999-06-02 2002-03-16 황인길 반도체 소자 분리를 위한 트렌치 제조 방법
JP2001057383A (ja) * 1999-06-07 2001-02-27 Toshiba Corp 半導体装置用素子分離絶縁膜、これを用いた半導体装置およびその製造方法
US6514805B2 (en) * 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
KR100529632B1 (ko) * 2003-10-01 2005-11-17 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
KR20050117330A (ko) * 2004-06-10 2005-12-14 삼성전자주식회사 반도체소자의 소자분리막 형성방법
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
JP5132928B2 (ja) 2006-12-25 2013-01-30 パナソニック株式会社 半導体装置
US8120094B2 (en) 2007-08-14 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation with improved structure and method of forming
JP5669251B2 (ja) * 2010-01-20 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5670669B2 (ja) 2010-08-30 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN102694007B (zh) * 2011-03-22 2014-11-19 中国科学院微电子研究所 半导体结构及其制造方法
US8525292B2 (en) 2011-04-17 2013-09-03 International Business Machines Corporation SOI device with DTI and STI
CN102751229B (zh) * 2011-04-20 2015-09-30 中国科学院微电子研究所 浅沟槽隔离结构、其制作方法及基于该结构的器件
US8445356B1 (en) * 2012-01-05 2013-05-21 International Business Machines Corporation Integrated circuit having back gating, improved isolation and reduced well resistance and method to fabricate same
US9000555B2 (en) 2012-08-21 2015-04-07 Stmicroelectronics, Inc. Electronic device including shallow trench isolation (STI) regions with bottom nitride liner and upper oxide liner and related methods
US9406710B2 (en) 2013-11-11 2016-08-02 United Microelectronics Corp. Semiconductor device and manufacturing method of the same
US9887165B2 (en) * 2014-12-10 2018-02-06 Stmicroelectronics S.R.L. IC with insulating trench and related methods
JP6097269B2 (ja) 2014-12-10 2017-03-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10546937B2 (en) * 2017-11-21 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for noise isolation in semiconductor devices
US10546770B2 (en) * 2018-05-02 2020-01-28 Varian Semiconductor Equipment Associates, Inc. Method and device isolation structure in finFET

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829376B (zh) * 2022-07-12 2024-01-11 大陸商長鑫存儲技術有限公司 半導體結構的製造方法

Also Published As

Publication number Publication date
US10886165B2 (en) 2021-01-05
KR20190142272A (ko) 2019-12-26
TWI713108B (zh) 2020-12-11
US20200006114A1 (en) 2020-01-02
CN110610896B (zh) 2022-10-25
US10636695B2 (en) 2020-04-28
KR102365317B1 (ko) 2022-02-22
DE102019116370A1 (de) 2019-12-19
US20190385892A1 (en) 2019-12-19
CN110610896A (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
KR102010133B1 (ko) 저저항 컨택트 플러그 및 그 형성 방법
US11923251B2 (en) Methods of cutting metal gates and structures formed thereof
KR102209949B1 (ko) 반도체 구조물 커팅 프로세스 및 그로 인하여 형성된 구조물
TWI713108B (zh) 半導體裝置及其形成方法
TWI755106B (zh) 半導體結構及其形成方法
US20220029002A1 (en) Method of fabricating a semiconductor device
TWI746141B (zh) 半導體裝置及其形成方法
CN111696859B (zh) 使用等离子体刻蚀进行超窄沟道图案化
US20230378182A1 (en) Extended Side Contacts for Transistors and Methods Forming Same
TW202131389A (zh) 半導體結構及其形成方法
TWI762265B (zh) 半導體裝置與其製造方法
TW202213539A (zh) 製造半導體裝置的方法和半導體裝置
TWI818420B (zh) 半導體裝置及其形成方法
TWI785590B (zh) 積體電路裝置及其製造方法
US20220359709A1 (en) Processes for Removing Spikes from Gates
US20230154992A1 (en) Isolation Layers for Reducing Leakages Between Contacts
KR20230069785A (ko) 소스/드레인 콘택 형성에서의 듀얼 다마신 구조물
TW202310409A (zh) 半導體裝置
TW202147436A (zh) 半導體裝置及其形成方法
TW202243111A (zh) 半導體晶片
TW202331934A (zh) 半導體裝置結構之形成方法
TW202209569A (zh) 半導體結構及其形成的方法
TW202232603A (zh) 半導體裝置的製造方法
TW202316514A (zh) 半導體裝置之形成方法
KR20210143642A (ko) 게이트들로부터 스파이크들을 제거하는 공정들