JP2001057383A

JP2001057383A - 半導体装置用素子分離絶縁膜、これを用いた半導体装置およびその製造方法

Info

Publication number: JP2001057383A
Application number: JP2000170746A
Authority: JP
Inventors: Daishin Fukui; 井大伸福; Takashi Yamaguchi; 口崇山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-06-07
Filing date: 2000-06-07
Publication date: 2001-02-27

Abstract

(57)【要約】【課題】半導体装置の微細化に対しても素子間分離特
性の良好な素子分離絶縁膜、これを含む半導体装置、お
よびその製造方法を提供する。【解決手段】本発明にかかる素子分離絶縁膜によれ
ば、その底面を通るリーク経路を延ばす構造、すなわち
素子分離絶縁膜の底部（１０２，１０３）の幅が上部の
幅（１０２）より大きく形成されたものあるいは素子分
離絶縁膜の底部に形成されたさらに深い溝（２１０，３
０９）内に素子分離絶縁膜（２１３，３１１）を有する
ものを備えている。半導体装置はこのような素子分離絶
縁膜を備えており、半導体装置の製造方法は、素子分離
絶縁膜の底部幅を増加させるために溝形成後に溝の側壁
に対して斜めに酸素イオンを注入したり、溝形成後に側
壁に耐酸化性の膜（２０９，３０６）を形成して底部に
さらに深い溝（２１０，３０９）を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置におい
て半導体基板上に形成される素子分離絶縁膜の構造、こ
れを含む半導体装置およびその製造方法に関するもので
ある。

【０００２】

【従来の技術】従来、素子間を電気的に分離する方法と
して、浅いトレンチによる分離法（ＳｈａｌｌｏｗＴ
ｒｅｎｃｈＩｓｏｌａｔｉｏｎ；ＳＴＩ）が用い
られている。このトレンチ分離法は半導体基板上の素子
分離領域にトレンチを形成し、このトレンチ内に酸化膜
などの絶縁膜を埋め込む方法である。素子分離法により
形成された素子分離領域の断面を図１２に示す。シリコ
ン基板１１上に拡散層１２と拡散層１３を有し、拡散層
間に酸化物を埋め込んだ素子分離領域１４を形成してい
る。素子の動作時に流れるリーク電流１５は拡散層１２
から素子分離領域の周辺に沿って流れ、もう一方の拡散
層１３に到達する。この電流経路が短いほど、リーク電
流１５は増加する。

【０００３】

【発明が解決しようとする課題】近年、半導体装置の高
集積化に伴い、素子の微細化も進んできている。

【０００４】従来の半導体装置は微細化により拡散層の
間隔を狭くする必要上ＳＴＩのトレンチ幅の狭小化を招
いている。これに伴い、トレンチ１４の周辺長も短くな
り、電流経路の短縮を招いてリーク電流は増加する。す
なわち、微細化に伴ってリーク電流の増加を引き起こ
し、素子間を電気的に分離することが困難となる。

【０００５】リーク電流防止のためにはリーク電流経路
長を長くすれば良く、これはトレンチを深くすることで
解決される。ところが、トレンチと幅の深さの比（アス
ペクト比）が増加すると、絶縁膜でトレンチを埋め込む
ことが難しくなる。

【０００６】図１３（ａ）〜（ｃ）はこのような問題を
示す工程別断面図である。

【０００７】半導体基板２１の上に熱酸化膜２２、シリ
コン窒化膜２３，シリコン酸化膜２４を順次積層し、そ
の上にレジストを塗布して素子分離領域形成予定領域の
み選択的にレジストを除去し、ＲＩＥ等の異方性エッチ
ングを行うことにより半導体基板２１内に達するトレン
チ２５を形成する（図１３（ａ））。このトレンチ２５
に絶縁膜２６を埋め込むが、アスペクト比が増加する
と、埋め込んだ絶縁膜２６中にボイド２７が発生する
（図１３（ｂ））。このようなボイド２７は熱酸化膜２
２、シリコン窒化膜２３，シリコン酸化膜２４とともに
絶縁膜２６を基板表面と一致するまでエッチバックした
際露出し、素子分離機能を低下させる（図１３
（ｃ））。

【０００８】従来はこのようなボイドの発生のおそれが
あるため、十分な深さのＳＴＩを形成することができ
ず、素子間を電気的に分離することが困難となってい
た。

【０００９】本発明はこのような問題に鑑み、よりアス
ペクト比が高い、あるいはリーク電流が低減されたトレ
ンチ構造を有する半導体装置用素子分離絶縁膜、これを
用いた半導体装置およびその製造方法を提供することを
目的とする。

【００１０】

【課題を解決するための手段】本発明にかかる半導体装
置用素子分離絶縁膜によれば、素子領域を分離するため
の素子分離絶縁膜において、素子分離膜は溝内に形成さ
れ、その底面を通るリーク経路を延ばす構造を有するこ
とを特徴とする。

【００１１】具体的には前記リーク経路を延ばす構造
は、素子分離絶縁膜の底部の幅が上部の幅より大きく形
成されたものであり、また、素子分離絶縁膜の底部に形
成されたさらに深い溝内に素子分離絶縁膜を有するもの
である。

【００１２】このような素子分離絶縁膜では拡散層間の
リーク電流の経路が長くなるため、深い溝を形成する必
要がなくなるか、アスペクト比を問題にすることなく深
い溝を形成することが可能となる。したがって、高いア
スペクト比に伴うボイド等の問題も発生しない。

【００１３】また、本発明にかかる半導体装置は、半導
体基板と、前記基板上に形成された複数の素子と、前記
素子間に形成され、前記素子に隣接した素子分離領域と
を具備し、前記素子分離領域は前述したような構成とな
っている。

【００１４】また、前記素子分離領域はトレンチ内部に
形成された酸化膜と、トレンチ側面の外側に形成された
下部に広い形状の酸化膜とからなることを特徴とする。

【００１５】更に、前記素子分離領域はシリコン酸化
膜、あるいはシリコン窒化膜、あるいは他の絶縁膜から
なることを特徴とする。

【００１６】さらに、本発明にかかる半導体装置の製造
方法によれば、半導体基板上の素子分離予定領域に溝を
形成する工程と、前記溝の側面に酸素イオンを照射して
溝の側面に底部ほど厚い酸化膜層を形成する工程と、前
記溝内に絶縁膜を充填する工程とを備えた半導体装置の
製造方法および半導体基板上の素子分離予定領域に溝を
形成する工程と、前記溝の側壁に耐酸化性の膜を形成す
る工程と、酸化を行って前記溝の底面に酸化膜を形成す
る工程と、前記側壁の耐酸化性膜を剥離する工程と、絶
縁膜を埋め込む工程と、前記溝の上端と一致するまで前
記絶縁膜をエッチバックして平坦化を行う工程と、を備
えたことを特徴とする半導体装置の製造方法が提供され
る。

【００１７】

【発明の実施の形態】本発明の実施の形態を以下の実施
例によって説明する。

【００１８】図１は本発明の第１の実施の形態における
半導体装置の構造を示す断面図である。ここではＭＯＳ
トランジスタを例として素子分離領域の構造を示してい
るが、素子分離領域の構造はＭＯＳトランジスタ以外の
半導体装置にも利用可能であることは言うまでもない。

【００１９】本実施例の半導体装置は、トレンチ側面の
外側に下部に広い形状のシリコン酸化膜を形成して、リ
ーク電流経路を長くすることにより、リーク電流の低減
を行っいる。

【００２０】この半導体装置の構造について詳しく説明
する。半導体装置はシリコン基板１０１上に形成された
複数のトレンチの内部にＴＥＯＳ（Ｔｅｔｒａｅｔｈｙ
ｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜１０２を充填してお
り、トレンチの側面の外側にはシリコン酸化膜１０３を
形成して素子分離領域１０４、１０５、１０６を形成し
ている。シリコン酸化膜１０３下部の幅は上部よりも広
くなっている。従って素子分離領域１０４、１０５、１
０６は全体として素子領域との接続部より下の部分にお
いて、下部のほうが上部よりも広い形状となっている。
素子分離領域１０４及び素子分離領域１０５の間の半導
体基板上と、素子分離領域１０５及び素子分離領域１０
６の間の半導体基板表面部にはソース、ドレイン領域１
０７が形成されている。これら２組の素子領域上にはそ
れぞれゲート酸化膜１０８が形成され、ゲート酸化膜１
０８上にはゲート電極１０９が所定位置に形成されてい
る。

【００２１】次にこのような半導体装置の製造方法につ
いて説明する。図２（ａ）（ｂ）、図３（ａ）〜
（ｃ）、図４（ａ）（ｂ）は第１の実施の形態にかかる
半導体装置の製造方法を示す工程別断面図である。

【００２２】まず、図２（ａ）に示すように、面方位
（１００）のシリコン基板１０１の表面全体上に膜厚１
５ｎｍのシリコン酸化膜１０８を熱酸化法により形成す
る。このシリコン酸化膜１０８上に膜厚１５０ｎｍのシ
リコン窒化膜１１２を減圧ＣＶＤ法により形成する。更
にシリコン窒化膜１１２上にＣＶＤ法により膜厚１００
ｎｍのシリコン酸化膜１１３を形成する。ついで、シリ
コン酸化膜１１３上にフォトレジスト１１４をスピンコ
ーティング法等で塗布する。

【００２３】次に図２（ｂ）に示すように、フォトリソ
グラフィによりフォトレジスト１１４を素子領域に対応
する部分のみかが残存するようにパターニングする。こ
の派ターニングされたフォトレジスト１１４をマスクと
して、シリコン酸化膜１１３、シリコン窒化膜１１２、
シリコン酸化膜１０８を順次エッチングし、シリコン基
板１０１を露出させる。

【００２４】その後、フォトレジスト１１４は酸素アッ
シャ等を用いて除去し、次にシリコン酸化膜１１３をマ
スクとして、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔ
ｃｈｉｎｇ）法によりシリコン基板１０１のエッチング
を行い、深さ１μｍのトレンチ１１５ａ、１１５ｂ、１
１５ｃを形成し、続いてシリコン酸化膜１１３をＮＨ
_４Ｆの溶液により除去する（図３（ａ））。この際、
シリコン酸化膜８も横方向にエッチングされるため横方
向のエッチング量を適宜選択する必要がある。

【００２５】次に図３（ｂ）に示すようにシリコン窒化
膜１１２をマスクとして、酸素イオンをトレンチ１１５
ａ、１１５ｂ、１１５ｃの右斜め上と左斜め上から照射
してイオン注入する。この工程により、トレンチ１１５
ａ、１１５ｂ、１１５ｃのそれぞれの側面にシリコン酸
化膜１０３が形成される。ここで側面のシリコン酸化膜
１０３の下部の幅は上部よりも広くなるように形成す
る。

【００２６】次に図３（ｃ）に示すように、トレンチ１
１５ａ、１１５ｂ、１１５ｃ内及びシリコン窒化膜１１
２上に有機系酸化膜であるＴＥＯＳ酸化膜１０２を１．
１μｍ〜１．５μｍの膜厚に堆積させる。

【００２７】次に、シリコン窒化膜１１２をストッパと
して、ＣＭＰ法（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａ
ｌＰｏｌｉｓｈｉｎｇ：ＣＭＰ化学的機械研磨法）に
よりＴＥＯＳ酸化膜１０２を平坦化して、シリコン窒化
膜１１２の表面高さに等しくする。なお、ＣＭＰ法にお
ける研磨剤としては例えば酸化セリウム（ＣｅＯ_２）等
を用いる。これにより素子分離領域１０４、１０５、１
０６を形成する図４（ａ）。

【００２８】続いて図４（ｂ）に示すように、シリコン
窒化膜１１２を熱燐酸（Ｈ_３ＰＯ_４）によるウェットエ
ッチングにより除去する。次いで、例えば温度１１９０
℃の窒素雰囲気で約１時間程度、熱処理を行う。また、
この熱処理により酸素イオンの照射により形成されたシ
リコン酸化膜１０３が緻密になり、膜質が改善され、そ
のエッチングレートも減少する。

【００２９】前述したシリコン酸化膜１０８はゲート酸
化膜１０８となるので、ゲート酸化膜１０８上に図１で
説明したゲート電極１０９を形成する。更に素子領域内
にソース、ドレイン領域１０７を自己整合的に形成し、
図１に示すＭＯＳトランジスタの半導体装置が得られ
る。

【００３０】このようにして得られた半導体装置におい
ては、トレンチの側面にシリコン酸化膜１０３を形成す
ることにより、素子動作時のリーク電流を低減すること
ができる。すなわち、図５は本実施の形態における素子
形成後の素子分離領域の断面を示している。素子の動作
時にはリーク電流１１５は拡散層１０７から素子分離領
域１０２の周辺に沿って流れ、もう一方の拡散層１０７
に到達する。素子分離領域１０２は側面に下部の広い形
状のシリコン酸化膜１０３を有しているため、従来の方
法で製造した同じトレンチ深さと幅を持つ半導体装置
（図１２）と比べてリーク電流経路長が長い。従って半
導体装置の微細化により生じていたリーク電流の増加を
防止することができる。

【００３１】本実施例における半導体装置の製造方法は
上記の方法にのみ限定されるものではない。例えばフォ
トレジスト１１４は酸素アッシャにより剥離したが、硫
酸と過酸化水素水の混合液を用いて剥離することも可能
である。また、シリコン酸化膜１０３は酸素をイオン注
入することにより形成したが、絶縁膜を形成できる他の
原子をイオン注入して形成しても良い。たとえば窒素を
イオン注入してシリコン窒化膜を形成することが可能で
ある。

【００３２】本発明の第２の実施の形態にかかる半導体
装置の製造方法を図６〜９に示す。

【００３３】まず、シリコン基板２０１上表面に熱酸化
により膜厚１５nmのシリコン酸化膜２０２を形成し、そ
の後、減圧ＣＶＤ法により、膜厚１５０nmのシリコン窒
化膜２０３、膜厚１００nmのシリコン酸化膜２０４を順
次堆積させる（図６（ａ））。

【００３４】次いでレジスト膜２０５をスピンコート法
等により塗布し、活性化領域のみが残存するようにレジ
スト膜のパターニングを行う（図６（ｂ））このパターニングされたレジスト膜２０５をマスク材に
してシリコン酸化膜２０４、シリコン窒化膜２０３、及
びシリコン酸化膜２０２をエッチングし、基板２０１の
上面を露出させる（図６（ｃ））。

【００３５】次いでレジスト膜２０５を剥離した後、シ
リコン酸化膜２０４をマスク材としてシリコン基板２０
１をエッチングし、トレンチ２０６を形成する（図６
（ｄ））。

【００３６】次に、その上に減圧ＣＶＤ法により、厚さ
数nm程度の薄いシリコン酸化膜２０７、及びシリコン窒
化膜２０８を順次堆積する（図７（ａ））。

【００３７】その後、異方性の高い条件でシリコン窒化
膜２０８をエッチングする。このエッチングにより、ト
レンチ側面に堆積されたシリコン窒化膜２０９のみ残る
（図７（ｂ））。

【００３８】次いで、フッ酸ＨＦ等を用いたウエットエ
ッチングにより薄いシリコン酸化膜２０７をエッチング
する（図７（ｃ））。

【００３９】その後シリコン窒化膜２０９、及びシリコ
ン酸化膜２０８をマスク材としてトレンチ底面のシリコ
ンを更にＲＩＥでエッチングしてさらに深いトレンチ２
１０を形成する（図７（ｄ））。この領域の幅は元のト
レンチの幅よりも側壁の分だけ狭くなっている。例え
ば、図７（ｃ）の工程においてトレンチ底部の幅が０．
２５μｍであったとすれば、図７（ｄ）の工程で形成さ
れるトレンチの幅は０．１ミクロン以下である。

【００４０】次に熱酸化を行い、トレンチの深くなった
部分を酸化する。この部分のトレンチ幅は狭くなってお
り、トレンチの両側で酸化により体積が増加するため、
トレンチが酸化膜２１１によって埋まる。また、このと
きシリコン窒化膜で覆われたトレンチ側面は酸化されな
いため素子分離幅は広がらない（図８（ａ））。

【００４１】その後、ホットリン酸（Ｈ３ＰＯ４）など
を用いて側壁のシリコン窒化膜２０９を、フッ酸などを
用いて側壁の薄いシリコン酸化膜を順次エッチングする
（図８（ｂ）。

【００４２】この状態で、従来工程と同様に、トレンチ
部分のシリコンを酸化するとトレンチ側壁にシリコン酸
化膜２１２が形成されると共に、底部のシリコン酸化膜
２１１の形状も変化して２１１’で示すような状態とな
る（図８（ｃ））。

【００４３】この状態で一旦シリコン酸化膜２１１’、
２１２をエッチング除去し、改めてこのトレンチにシリ
コン酸化膜等の絶縁膜２１３を埋め込む（図８
（ｄ））。

【００４４】続いてシリコン窒化膜２０３をストッパー
膜としてＣＭＰを用いて平坦化を行うことにより、素子
分離領域２１３が形成される（図９）。

【００４５】図１０および１１を参照して本発明にかか
る半導体装置の製造方法の第３の実施の形態を説明する
工程別断面図である。

【００４６】まず、シリコン基板３０１上表面に熱酸化
により膜厚１５nmのシリコン酸化膜３０２を形成し、そ
の後、減圧ＣＶＤ法により、膜厚１５０nmのシリコン窒
化膜３０３、膜厚１００nmのシリコン酸化膜３０４を順
次堆積させる（図１０（ａ））。その後図６の（ｂ）
（ｃ）（ｄ）と同様の工程によりトレンチ３０８を形成
する。

【００４７】そして、さらにトレンチの側壁に薄いシリ
コン酸化膜３０５、シリコン窒化膜３０６を形成した
後、レジスト膜３０７を塗布し、パターニングを行う
（図１０（ａ））。

【００４８】この説明図ではトレンチは２つ示されてお
り、左側は通常のトレンチ素子分離、右側は本発明にか
かる構造のトレンチ素子分離を採用している。以下、右
側の構造を形成する方法を説明する。

【００４９】パターニングされたレジスト３０７を用い
てシリコン窒化膜３０６をＲＩＥによりエッチングする
と、第１の実施の形態と同様にトレンチ底面のシリコン
窒化膜３０６が除去され、また、シリコン酸化膜３０５
上のシリコン窒化膜はパターニングされる（図１０
（ｂ））。すなわち、レジスト３０７で覆われた部分は
シリコン窒化膜３０６がエッチングされない。

【００５０】その後、図７（ｃ）に示したのと同様にフ
ッ酸ＨＦ等を用いたウエットエッチングにより薄いシリ
コン酸化膜３０５をエッチングする（図１０（ｃ））。

【００５１】続いてシリコン窒化膜３０６、及びシリコ
ン酸化膜３０５をマスク材としてトレンチ底面のシリコ
ンを更にエッチングすることにより、さらに深いトレン
チ３０９を形成する。この領域の幅は元のトレンチの幅
よりも側壁の分だけ狭くなっている点は図７（ｄ）の場
合と同様である（図１０（ｄ））。

【００５２】次に熱酸化を行い、トレンチの深くなった
部分を酸化する。この部分のトレンチ幅は狭くなってお
り、トレンチの両側で酸化により体積が増加するため、
トレンチが酸化膜３１０によって埋まる。また、このと
きシリコン窒化膜で覆われたトレンチ側面は酸化されな
いため素子分離幅は広がらない（図１１（ａ））。

【００５３】その後、ホットリン酸（Ｈ３ＰＯ４）など
を用いて側壁のシリコン窒化膜３０６を、フッ酸などを
用いて側壁の薄いシリコン酸化膜３０５をフッ酸などを
用いて順次エッチングする。この状態で、トレンチ部分
のシリコンを酸化するとトレンチ側壁にシリコン酸化膜
２１１が形成されると共に、底部のシリコン酸化膜３１
１０の形状も変化して３１０’で示すような状態となる
（図１１（ｂ））。

【００５４】この状態で一旦シリコン酸化膜３１０’、
３１１をエッチング除去し、改めてこのトレンチにシリ
コン酸化膜等の絶縁膜３１２を埋め込む（図１１
（ｃ））。

【００５５】続いてシリコン窒化膜３０３をストッパー
膜としてＣＭＰを用いて平坦化を行うことにより、素子
分離領域３１２が形成される（図１１（ｄ））。

【００５６】この実施の形態ではトレンチ表面にシリコ
ン酸化膜とシリコン窒化膜を堆積した後にその除去を必
要に応じて選択的に行うことにより、通常のトレンチ素
子分離膜と本発明で特徴的な２重トレンチによる深いト
レンチ素子分離膜とを同じ素子内で選択的に形成するこ
とができる。

【００５７】

【発明の効果】本発明における半導体装置用素子分離絶
縁膜によれば、リーク電流の経路を長くする構造が採用
されるので、リーク電流を抑制することができる。下部
ほど広幅の絶縁膜とすることによりトレンチ深さを深く
する必要がなくなり、ボイド等による劣化がなくなる。
また、段階形状のトレンチではボイド等を招くことなく
高アスペクト比のトレンチ絶縁膜を得ることができる。
また、選択的に深い形状のものを形成でき、種々の電源
電圧に対応させることができる。

【００５８】本発明にかかる半導体装置は上記素子分離
絶縁膜を有しており、優れた素子分離特性を得ることが
できる。

【００５９】本発明にかかる半導体装置の製造方法によ
れば、このような半導体装置を容易に製造する事が可能
となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかる半導体装置
の構造を示す断面図。

【図２】図１の構成を得るための製造方法を示す工程別
断面図である。

【図３】図１の構成を得るための製造方法の続きを示す
工程別断面図である。

【図４】図１の構成を得るための製造方法のさらに続き
を示す工程別断面図である。

【図５】本発明の第１の実施の形態におけるリーク電流
経路の延長効果を説明する断面図である。

【図６】本発明の第２の実施の形態にかかる半導体装置
の製造方法を示す工程別断面図へである。

【図７】図６に続く工程を示す工程別断面図である。

【図８】図７に続く工程を示す工程別断面図である。

【図９】図８に続く工程を示す工程別断面図である。

【図１０】本発明の第３の実施の形態にかかる半導体装
置の製造方法を示す工程別断面図である。

【図１１】図１０に続く工程を示す工程別断面図であ
る。

【図１２】従来技術による素子分離領域の断面図であ
る。

【図１３】従来技術による素子分離領域の製造方法およ
びその問題点を示す工程別断面である。

【符号の説明】

１０１シリコン基板１０２ＴＥＯＳ膜１０３シリコン酸化膜１０４，１０５，１０６素子分離領域１０７ソース、ドレイン領域１０８ゲート酸化膜１０９ゲート電極２０１シリコン基板２０２熱酸化膜２０３シリコン窒化膜２０４シリコン酸化膜２０５レジスト膜２０６トレンチ２０７シリコン酸化膜２０８，２０９シリコン窒化膜２１０，２１１トレンチ２１２シリコン酸化膜２１３シリコン酸化膜３０１シリコン基板３０２熱酸化膜３０３シリコン窒化膜３０４シリコン酸化膜３０５シリコン酸化膜３０６シリコン窒化膜３０７レジスト膜３０８，３０９，３１０トレンチ３１１シリコン酸化膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ３０１Ｒ

Claims

【特許請求の範囲】

【請求項１】半導体装置に用いられる、素子領域を分離
するための素子分離絶縁膜において、素子分離膜は溝内
に形成され、その底面を通るリーク経路を延ばす構造を
有することを特徴とする半導体装置用素子分離絶縁膜。
【請求項２】前記リーク経路を延ばす構造は、素子分離
絶縁膜の底部の幅が上部の幅より大きく形成されたもの
であることを特徴とする請求項１に記載の素子分離絶縁
膜。
【請求項３】前記リーク経路を延ばす構造は、素子分離
絶縁膜の底部に形成されたさらに深い溝内に素子分離絶
縁膜を有するものであることを特徴とする請求項１に記
載の素子分離絶縁膜。
【請求項４】前記素子分離絶縁膜はシリコン酸化膜、あ
るいはシリコン窒化膜、あるいは他の絶縁膜からなるこ
とを特徴とする請求項１に記載の素子分離絶縁膜。
【請求項５】前記素子分離絶縁膜は、半導体基板表面部
に形成された溝内に充填された酸化膜と、トレンチ側面
の外側に形成された下部に広い形状の酸化膜とからなる
ことを特徴とする請求項２に記載の素子分離絶縁膜。
【請求項６】半導体基板と、前記半導体基板上に形成された複数の素子と、前記素子間に形成され、前記素子に隣接した溝内に形成
された素子分離領域とを具備し、前記素子分離領域は、その両側の素子領域間でその素子
分離領域の下を通るリーク電流経路が長く形成されたこ
とを特徴とする半導体装置。
【請求項７】前記素子分離領域は前記素子と隣接した部
分より下において、下部に広い形状を有することを特徴
とする請求項６に記載の半導体装置。
【請求項８】前記素子分離領域は第１の溝内に充填され
た第１の素子分離絶縁膜と、前記第１の溝の底部に形成
されたさらに深い第２の溝内に充填された第２の素子分
離絶縁膜を有するものであることを特徴とする請求項６
に記載の半導体装置。
【請求項９】前記素子分離領域はシリコン酸化膜、ある
いはシリコン窒化膜、あるいは他の絶縁膜からなること
を特徴とする請求項６に記載の半導体装置。
【請求項１０】前記素子分離領域はトレンチ内部に形成
された酸化膜と、トレンチ側面の外側に形成された下部
に広い形状の酸化膜とからなることを特徴とする請求項
７に記載の半導体装置。
【請求項１１】半導体基板上の素子分離予定領域に溝を
形成する工程と、前記溝の側面に酸素イオンを照射して溝の側面に底部ほ
ど厚い酸化膜層を形成する工程と、前記溝内に絶縁膜を充填する工程とを備えた半導体装置
の製造方法。
【請求項１２】絶縁膜が酸化膜であることを特徴とする
請求項１１に記載の半導体装置の製造方法。
【請求項１３】半導体基板上の素子分離予定領域に溝を
形成する工程と、前記溝の側壁に耐酸化性の膜を形成する工程と、酸化を行って前記溝の底面に酸化膜を形成する工程と、前記側壁の耐酸化性膜を剥離する工程と、絶縁膜を埋め込む工程と、前記溝の上端と一致するまで前記絶縁膜をエッチバック
して平坦化を行う工程と、を備えたことを特徴とする半
導体装置の製造方法。