TW202209569A - 半導體結構及其形成的方法 - Google Patents

半導體結構及其形成的方法 Download PDF

Info

Publication number
TW202209569A
TW202209569A TW110127138A TW110127138A TW202209569A TW 202209569 A TW202209569 A TW 202209569A TW 110127138 A TW110127138 A TW 110127138A TW 110127138 A TW110127138 A TW 110127138A TW 202209569 A TW202209569 A TW 202209569A
Authority
TW
Taiwan
Prior art keywords
etch stop
dielectric layer
semiconductor structure
layer
stop layer
Prior art date
Application number
TW110127138A
Other languages
English (en)
Other versions
TWI843957B (zh
Inventor
周孟翰
劉書豪
陳國儒
陳亮吟
張惠政
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202209569A publication Critical patent/TW202209569A/zh
Application granted granted Critical
Publication of TWI843957B publication Critical patent/TWI843957B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一種半導體結構的形成方法，包括：形成金屬部件；在金屬部件之上形成蝕刻停止層；以摻質佈植金屬部件；形成介電質層在蝕刻停止層上；執行第一蝕刻製程以蝕刻介電質層和蝕刻停止層以形成第一開口，執行第二蝕刻製程以蝕刻金屬部件並在金屬部件中形成第二開口，其中第二開口與第一開口相連，並以金屬材料填充第一開口及第二開口以形成接觸插塞。

Description

半導體結構及其形成的方法
本發明實施例係關於半導體配置及其形成方法，且特別關於半導體的接觸插塞。
在積體電路的製造中，接觸插塞用於電性耦合至電晶體的源極和汲極區以及閘極。源極／汲極接觸插塞通常連接至源極／汲極矽化物區，其形成製程包括形成接觸開口以露出源極／汲極區，沉積金屬層，在金屬層上方沉積阻障層，執行退火製程以使金屬層與源極／汲極區反應，在剩餘的接觸開口中填充金屬（例如鎢或鈷），並執行化學機械研磨製程以去除多餘的金屬。可能會形成一層以上的接觸插塞。
按照常規做法，當形成上層接觸插塞時，會擴大（expanded）上層接觸插塞的底部以解決諸如下層接觸插塞腐蝕的問題。底部延伸進入下層接觸插塞中。然而，由於橫向延伸將導致在其中形成上層接觸插塞的開口變深，因此難以實現橫向延伸。
本發明實施例提供了一種半導體配置的形成方法，包括：形成金屬部件；形成蝕刻停止層於金屬部件上；以摻質佈植金屬部件；形成介電層於蝕刻停止層上；執行第一蝕刻製程以蝕刻介電層及蝕刻停止層以形成第一開口；執行第二蝕刻製程以蝕刻金屬部件以在金屬部件中形成第二開口，其中第二開口與第一開口相連；以及以金屬材料填充第一開口及第二開口，以形成接觸插塞。
本發明實施例提供了一種半導體結構，包括：第一介電層；金屬部件，位於第一介電層中，其中金屬部件的上部包括具有第一摻雜濃度的摻質，且金屬部件的下部具有小於第一摻雜濃度的第二摻雜濃度的摻質；第二介電層，位於金屬部件上方；以及接觸插塞，包括：第一部分，穿透第二介電層；以及第二部分，位於金屬部件中，其中第二部分橫向延伸超該第一部分的邊緣，且第二部分具有底端(bottom)，位於金屬部件的上部中。
本發明實施例提供了一種半導體結構，包括：源極／汲極區；矽化物區，位於源極／汲極區上方且與其接觸；第一層間介電層；第一接觸插塞，位於矽化物區上方且與其接觸，且第一接觸插塞位於第一層間介電層中；蝕刻停止層，位於第一接觸插塞上方且與其接觸；第二層間介電層，位於蝕刻停止層上方且與其接觸；以及第二接觸插塞，包括：第一部分，位於第二層間介電層中，第二部分，位於蝕刻停止層中，其中第二部分的至少下部橫向延伸超過第一部分的邊緣；以及第三部分，延伸進入第一接觸插塞，其中第三部分橫向延伸超過第二部分的邊緣。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
根據一些實施例，提供了一種接觸插塞及其形成方法。形成上層接觸插塞於下層接觸插塞上。執行佈植製程以將摻質摻雜到下層接觸插塞的頂部。形成介電層於下層接觸插塞上，並在介電層中形成接觸開口。接著將下層接觸插塞垂直和橫向凹蝕。在下層接觸插塞的頂部具有摻質的情況下，相對於垂直凹蝕率，橫向凹蝕率增加。因此，上層接觸插塞的底部在橫向上的擴大遠大於在垂直方向上的擴大。本文討論的實施例將提供示例，以使得能夠進行或使用本揭露的標的，且所屬技術領域中具有通常知識者容易理解而可以進行的修改，同時保持在不同實施例的預期範圍內。在各種視圖和說明性實施例中，相似的參考標號用於指示相似的元件。儘管方法實施例可以特定順序執行進行討論，但其他方法實施例可以任何邏輯次序執行。
第1-7圖、第8A圖、第8B圖、第9A圖、第9B圖、第10A圖、第10B圖、第11圖、第12A圖、第12B圖和第13-17圖根據本揭露的一些實施例，繪示出了鰭式場效應電晶體（Fin Field-Effect Transistor， FinFET）和相應的接觸插塞。相應的流程也示意性地反映在第22圖所示的製程流程中。
第1圖繪示出了形成在晶片10上的初始結構的透視圖。晶片10包括基板20。基板20可以是半導體基板，其可以是矽基板、矽鍺基板或由其他半導體材料形成的基板。基板20可摻雜p型或n型雜質。可以形成諸如淺溝槽隔離區的隔離區22以從基板20的頂表面延伸進入基板20中。相應的製程在第22圖繪示的製程流程200中被繪示為製程202。基板20在相鄰淺溝槽隔離區22之間的部分被稱為半導體條（semiconductor strips）24。半導體條24的頂表面和淺溝槽隔離區22的頂表面可以大抵彼此齊平。根據本揭露的一些實施例，半導體條24是原始基板20的一部分，因此半導體條24的材料與基板20的材料相同。根據本揭露的其他一些實施例，半導體條24為替代條，其通過蝕刻在淺溝槽隔離區22之間的基板20的部分以形成凹槽，並執行磊晶製程以在凹槽中再生長另一半導體材料而形成。因此，半導體條24由不同於基板20的半導體材料形成。根據一些實施例，半導體條24由矽鍺、矽碳或III-V族化合物半導體材料形成。
淺溝槽隔離區22可以包括襯氧化物（linear oxides）（未示出），該襯氧化物可以是通過基板20表層的熱氧化而形成的熱氧化物。襯氧化物也可以是使用以下方法形成的沉積氧化矽層(deposited silicon oxide)：例如，原子層沉積（Atomic Layer Deposition, ALD）、高密度電漿化學氣相沉積（High-Density Plasma Chemical Vapor Deposition, HDPCVD）、化學氣相沉積（Chemical Vapor Deposition, CVD）或類似方法。淺溝槽隔離區22還可包括在襯氧化物上方的介電材料，其中可使用可流動化學氣相沉積（Flowable Chemical Vapor Deposition, FCVD）、旋塗(spin-on coating)或類似方法形成上述介電材料。
參照第2圖，凹蝕淺溝槽隔離區22，使半導體條24的頂部突出高於淺溝槽隔離區22其餘部分的頂部表面22A，以形成突出鰭片24’。相應的製程在第22圖所示的製程流程200中被繪示為製程204。可使用將NF3 和NH3 作為刻蝕氣體的乾式刻蝕製程來執行刻蝕。在蝕刻製程中，可能會產生電漿。也可包括氬氣。根據本揭露替代的實施例，利用濕式蝕刻製程執行淺溝槽隔離區22的凹蝕。蝕刻化學品可以包括例如HF。
在上述實施例中，可以通過任何合適的方法來圖案化鰭片。 例如，可以使用一道或多道光學微影製程來圖案化鰭片，包括雙重圖案化或多重圖案化製程。一般來說，雙重圖案化或多重圖案化製程結合了微影製程與自對準製程，以創建出例如，比使用單一、直接微影製程所得的節距更小的圖案。例如，在一個實施例中，在基板上方形成犧牲層，並使用微影製程對其進行圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。之後去除犧牲層，然後可以使用剩餘的間隔物或心軸作為遮罩以圖案化鰭片。
參照第3圖，形成虛置閘極堆疊30以在（突出的）鰭片24’的頂表面和側壁上延伸。相應的製程在第22圖繪示的製程流程200中被繪示為製程206。虛置閘極堆疊30可包括虛置閘介電質32和在各個虛置閘介電質32上方的虛置閘電極34。虛置閘電極34可藉由例如多晶矽(polysilicon)而形成，也可以使用其他材料。每個虛置閘極堆疊30還可在虛置閘電極34上方包括一個（或多個）硬遮罩層36。硬遮罩層36可由氮化矽、氧化矽、氮氧化矽或多層上述材料而形成。虛置閘極堆疊30可以跨過單個或多個突出鰭片24’及／或淺溝槽隔離區22。虛置閘極堆疊30還具有與突出鰭片24’的長度方向垂直的長度方向。
接著，在虛置閘極堆疊30的側壁上形成閘極隔離物38。相應的製程在第22圖繪示的製程流程200中被繪示為製程206。根據本揭露的一些實施例，閘極隔離物38由諸如氮化矽、碳氮化矽或類似的介電材料形成，並且可以具有包括多個介電層的單層結構或多層結構。
然後，執行蝕刻步驟以蝕刻未被虛置閘極堆疊30和閘極間隔物38覆蓋的突出鰭片24’的部分，從而得到第4圖所示的結構。相應的製程在第22圖繪示的製程流程200中被繪示為製程208。凹蝕可以是非等向性的，因此在虛置閘極堆疊30和閘極間隔物38正下方的鰭片24’的部分受到保護，並且未被蝕刻。根據一些實施例，凹蝕的半導體條24的頂表面可以低於淺溝槽隔離區22的頂表面22A。被蝕刻的突出鰭片24’及半導體條24留下的空間被稱為凹槽40。凹槽40位於虛置閘極堆疊30的相對側。
接著，如第5圖所示，通過在凹槽40中（藉由磊晶）選擇性地生長半導體材料來形成磊晶區（源／漏區）42。相應的製程在第22圖繪示的製程流程200中被繪示為製程210。取決於所得的鰭式場效電晶體是p型鰭式場效電晶體或是n型鰭式場效電晶體，隨著磊晶的進行，可以原位摻雜p型或n型雜質。例如，當所得的鰭式場效電晶體是p型鰭式場效電晶體時，可以生長矽鍺硼（SiGeB）、矽硼（SiB）或類似物。相反，當所得的鰭式場效電晶體是n型鰭式場效電晶體時，可以生長矽磷（SiP）、矽碳磷（SiCP）或類似物。根據本揭露的替代實施例，磊晶區42包括III-V族化合物半導體，例如GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、AlP、GaP、其組合或其多層。在凹槽40中填充磊晶區42之後，磊晶區42進一步的磊晶生長導致磊晶區42水平延伸，且可能形成晶面(facets)。磊晶區42進一步的生長還可以引起相鄰的磊晶區42彼此融合。可能產生空隙（voids）（氣隙（air gaps））44。根據本揭露的一些實施例，可以當磊晶區42的頂表面仍然是波浪形時完成磊晶區42的形成，或者當合併的磊晶區42的頂表面已經變得平坦時完成磊晶區42的形成，這可以通過在磊晶區42上進一步的生長達成，如第6圖所示。
在磊晶步驟之後，磊晶區42可以p型或n型雜質進一步佈植以形成源極及汲極區，其也用元件符號42表示。在本揭露中替代的實施例中，當在磊晶期間磊晶區42原位摻雜p型或n型雜質時，跳過上述佈植步驟。
第7圖繪示出了在形成接觸蝕刻停止層46及層間介電質48之後的結構的透視圖。相應的製程在第22圖繪示的製程流程200中被繪示為製程212。接觸蝕刻停止層46可以由氧化矽、氮化矽、碳氮化矽或類似物形成，且可以使用化學氣相沉積、原子層沉積或類似方法形成。層間介電層48可包括使用例如可流動化學氣相沉積、旋塗、化學氣相沉積或另一種沉積方法形成的介電材料。層間介電層48可由含氧的介電材料形成，上述含氧的介電材料可以是基於氧化矽的介電材料，例如氧化矽（例如，使用原矽酸四乙酯（Tetra Ethyl Ortho Silicate, TEOS）作為製程氣體（process gas）而形成），磷矽酸鹽玻璃（Phospho-Silicate Glass, PSG）、硼矽玻璃（Boro-Silicate Glass, BSG）、摻硼磷矽玻璃（Boron-Doped Phospho-Silicate Glass, BPSG）或類似物。可以執行諸如化學機械研磨製程或機械拋光（mechanical grinding）製程之類的平坦化製程，以使層間介電層48、虛置閘極堆疊30及閘極間隔物38的頂表面彼此齊平。
接下來，用包括金屬閘電極54和閘介電質52的替代閘極堆疊56替代包括硬遮罩層36、虛置閘電極34及虛置閘介電質32的虛置閘極堆疊30，如第8A-8B圖所示。相應的製程在第22圖繪示的製程流程200中被繪示為製程214。在形成替代閘極堆疊56時，首先在一道或多道的蝕刻製程中，去除如第7圖所示的硬遮罩層36、虛置閘電極34和虛置閘介電質32，以使閘極隔離物38之間形成溝槽／開口。突出的半導體鰭片24’的頂表面和側壁露出於所得的溝槽中。
接著，如分別繪示出了透視圖及剖面圖的第8A圖及第8B圖所示，形成替代閘介質層52，其延伸進入閘極間隔物38之間的溝槽中。第8B圖繪示出了如第8A圖所示的剖面8B-8B的剖面圖。淺溝槽隔離區的頂表面22A和底表面22B在第8B圖中示出，以表示所繪示的部件相對於淺溝槽隔離區的位置。根據本揭露的一些實施例，每個閘介電層52包括界面層（Interfacial Layer）作為其下部，該界面層接觸對應的突出鰭片24’所露出的表面。 界面層可以包括諸如氧化矽層的氧化物層，上述氧化矽層通過突出鰭片24’的熱氧化、化學氧化製程或沉積製程而形成。閘極介電質層52還可包括形成在界面層上方的高介電常數介電層。高介電常數介電質層可以包括高介電常數介電質材料，例如氧化鉿、氧化鑭、氧化鋁、氧化鋯、氮化矽或類似物。高介電常數介電材料的介電常數（k值）高於3.9，且可高於約7.0。形成高介電常數介電質層作為順應層，並且在突出鰭片24’的側壁和閘極間隔物38的側壁上延伸。根據本揭露的一些實施例，高介電常數介電質層藉由原子層沉積或化學氣相沉積形成。
進一步參考第8A圖及第8B圖，在閘介電質52上方形成閘電極54。閘電極54包括堆疊的導電層。堆疊的導電層未單獨示出，儘管堆疊的導電層可以彼此區分。可以藉由諸如原子層沉積或化學氣相沉積的順應性沉積方法來執行堆疊的導電層的沉積。上述堆疊的導電層可包括擴散阻障層和在擴散阻障層上方的一個（或多個）功函數層。擴散阻障層可以由氮化鈦（TiN）形成，該氮化鈦可（或可不）摻雜矽。功函數層決定閘極的功函數，且包括至少一層或由不同材料形成的多層。根據各個鰭式場效電晶體為n型或鰭式場效電晶體為p型鰭式場效電晶體來選擇功函數層的材料。例如，當鰭式場效電晶體為n型鰭式場效電晶體時，功函數層可以包括TaN層和在TaN層上方的鈦鋁（TiAl）層。當鰭式場效電晶體為p型鰭式場效電晶體時，功函數層可以包括TaN層和在TaN層上方的TiN層。在沉積功函數層之後，形成阻擋（膠）層，其可為另一TiN層。阻障層可以或可以不完全填充由去除的虛置閘極堆疊留下的溝槽。
形成沉積的閘極介電層及導電層為延伸進入溝槽中的順應層，且包括在層間介電層48上的一些形成部分。接著，如果阻障層沒有完全填充溝槽，則沉積金屬材料以填充剩餘的溝槽。金屬材料例如可由鎢或鈷形成。隨後，執行諸如化學機械研磨製程或機械拋光製程的平坦化製程，以去除層間介電層48上方的閘極介電質層、堆疊的導電層及金屬材料的部分。從而，形成了閘電極54及閘介電質52。閘電極54及閘介電質52統稱為替代閘極堆疊56。替代閘極堆疊56、閘極間隔物38、接觸蝕刻停止層46和層間介電層48的頂表面此時可大抵共面。
根據一些實施例，第8A圖和第8B圖還繪示出了（自對準）硬遮罩58的形成。相應的製程在第22圖繪示的製程流程200中被繪示為製程216。硬遮罩58的形成可以包括執行蝕刻製程以凹蝕閘極堆疊56，以在閘極隔離物38之間形成凹槽，用介電材料填充凹槽，且接著執行例如化學機械研磨製程或機械拋光製程的平坦化製程，以去除介電材料的多餘部分。硬遮罩58可由氮化矽、氧氮化矽、氧碳氮化矽或類似物形成。
第9A圖和9B分別繪示出了形成源極／汲極接觸開口60的透視圖和剖面圖。相應的製程在第22圖所示的製程流200中被示為製程218。接觸開口60的形成包括蝕刻層間介電層48以露出下方接觸蝕刻停止層46的部分，接著蝕刻接觸蝕刻停止層46露出的部分以露出磊晶區42。根據本揭露的一些實施例，如第9A圖所示，閘極間隔物38通過層間介電層48的一些剩餘部分與最近的接觸開口60隔開。根據其他實施例，閘極間隔物或接觸蝕刻停止層46的側壁在接觸開口60中露出。
參照第10A圖和10B，形成矽化物區66和源／漏接觸插塞70。根據一些實施例，例如使用物理氣相沉積（Physical Vapor Deposition, PVD）或類似方法來沉積金屬層62（例如，鈦層或鈷層，第10B圖）。金屬層62為順應性膜層，且延伸至源／漏區42的頂表面上及層間介電層48及接觸蝕刻停止層46的側壁上。接著沉積金屬氮化物層（例如氮化鈦層）64作為蓋層。然後執行退火製程以形成源極／汲極矽化物區66，如第10A圖和10B所示。相應的製程在第22圖所示的製程流程200中被示為製程220。接著，將諸如鈷、鎢或類似的金屬材料68填充至接觸開口的剩餘部分中。然後執行諸如化學機械研磨製程或機械拋光製程的平坦化製程以去除金屬層62及金屬材料的多餘部分，而留下接觸插塞70。相應的製程在第22圖繪示的製程流程200中也被繪示為製程220。
參考第11圖，沉積蝕刻停止層72。相應的製程在第22圖所繪示的製程流程200中被繪示為製程222。蝕刻停止層72可以由諸如SiN、SiCN、SiC、SiOCN或類似的含矽材料形成。形成方法可以包括電漿增強化學氣相沉積、原子層沉積、化學氣相沉積或類似方法。
接下來，參考第12A圖，執行佈植製程74。相應的製程在第22圖所繪示的製程流程200中被繪示為製程224。在佈植製程中，佈植可改變金屬區68蝕刻特性(etching characteristic)的摻質，這將在後面詳細討論。根據一些實施例，摻質包括Ge、Xe、Ar、Si或其組合。選擇佈植的能量在不會過高且不會過低的範圍內。如果佈植能量過高，則摻質可能穿透蝕刻停止層72、層間介電層48和接觸蝕刻停止層46且到達源極／汲極區42。這可能會以不可控的方式不利地改變所得的鰭式場效電晶體的特性。此外，摻質可能太深地延伸到金屬區68中。這將導致所得的凹槽82（第15圖）太深，有違佈植的目的。如果佈植能量過低，則摻質不能充分地延伸進入金屬區68中，這再次使得凹槽82（第15圖）的橫向擴張變得困難，因為當凹槽82太淺時難以橫向擴張。根據一些實施例，可以在大約2keV至大約50keV之間的範圍內的能量來執行佈植。同時選擇摻質的劑量，以使它不會太高而過多的改變蝕刻停止層、佈植的層間介電層48、接觸蝕刻停止層46的特性，也不會太低，以使得金屬區68的佈植部分的蝕刻特性改變不充分。根據一些實施方案，所述劑量在約1E14 /cm2 至1E16 /cm2 之間的範圍內。佈植可以垂直地進行，或者以小於約60度的傾斜角傾斜。在佈植期間，晶片10可被冷卻或加熱，或可處於室溫。例如，在佈植期間溫度可以在約-100℃至約500℃之間的範圍內。
在第12A圖及第12B圖中，用虛線描繪蝕刻停止層72以顯示蝕刻停止層72可在佈植製程的之前或是之後形成。因此，當執行佈植製程74時，蝕刻停止層72可能或可能沒有形成。
參照第12A圖，作為佈植的結果，摻雜區76A形成在金屬區68中，且摻雜區76B形成在例如層間介電層48、閘極間隔物38和硬遮罩58的介電層中。在整個說明中，摻雜區76A及摻雜區78B統稱為摻雜區76。摻雜區76B的頂表面被繪製為低於摻雜區76A的頂表面以顯示摻質更傾向堆積在金屬區68的頂表面。 應當理解的是，後續製程可包括退火製程，其導致摻雜區76A及76B向外擴散。因此，由於植入物質的擴散，摻雜區76A及摻雜區76B的位置及深度在退火之前／之後可能改變。但是，摻雜區76A及76B實際上可延伸超過蝕刻停止層72的整個厚度。因此，繪示出的摻雜區76A及76B可能代表相對高濃度的區域，例如，其濃度小於相對峰值的差小於兩個數量級（或可能是三個數量級）。摻質穿透蝕刻停止層72。應當理解的是，摻雜區78B在閘極間隔物38中的部分及在硬遮罩層58的部分中的何者延伸較深取決於閘極間隔物38及硬遮罩層58的密度值的比較，且摻雜區在較高密度材料中延伸得較淺。因此，摻雜區76B在閘極間隔物38中的部分與在硬遮罩層58中的部分具有相同的深度。此外，摻雜區76B在閘極間隔物38中的部分的底端可能比摻雜區76B在硬遮罩層58中的部分的底端更高、齊平或更低。在第12A圖及第12B圖中，繪示了摻雜區76A及76B可能的頂表面。頂表面76BT及頂表面76AT與蝕刻停止層72的頂表面齊平，代表了摻雜區76A及76B延伸至蝕刻停止層頂表面的實施例。此外，如第18圖及第19圖中所示，在靠近金屬區68與其上層的蝕刻停止層72之間的邊界，摻雜濃度有突然的改變，而在層間介電層48與其上層的蝕刻停止層72之間摻雜濃度突然的改變較少。同時參照第12A圖及第12B圖，在摻雜區76A及鄰近的摻雜區76B之間的邊界，摻雜濃度有突然的變化。
由於金屬區68較緻密（denser），介電層相對較稀疏(sparse)，摻雜區76A的深度D1較在介電層中的摻雜區76B的深度D2小。根據一些實施例，深度D1小於接觸插塞70的總厚度T1。此外，深度D2小於接觸蝕刻停止層46及層間介電層48的總厚度T2。例如，比例D1/T1可能在約0.05至約0.2之間的範圍內。比例D2/T2可能在約0.1至約1之間的範圍內。此外，比例D1/D2可能在約0.05至約0.5之間的範圍內。根據一些實施例，深度D1在約1nm至約10nm之間的範圍內，且深度D2在約5nm至20nm之間的範圍內。
根據一些實施例，如第12A圖所示，佈植在晶圓10不具有任何佈植遮罩時執行，所以晶圓10的整體皆受到佈植，且晶圓10的所有表面部件（features）皆接受了摻質。根據替代的實施例，如第12B圖所示，在不需佈植區域形成佈植遮罩75以執行佈植。例如，假設閘極54的材料由於後續平坦化製程中用的漿料，不傾向損失或腐蝕，佈植遮罩75可覆蓋閘極54及其上層的硬遮罩58，且可覆蓋閘極間隔物38。此外，佈植遮罩75可覆蓋非電晶體區。第20圖示意地繪示了在使用遮罩層時的摻雜區76A及周圍的摻雜區76B，相對於下方的接觸插塞70。
由於金屬層68緻密，摻質堆積在(高於和低於)金屬區68的頂表面周圍。此外，摻質可能具有位於金屬區68正上方並延伸進入至少蝕刻停止層72的底部。這造成了摻雜區76A至少延伸進入蝕刻停止層72的底部，且可能延伸進入其整體。第18圖，根據一些實施例，繪示了摻質在金屬區68及蝕刻停止層72的分布輪廓。上述分布剖繪藉由二次離子質譜法（Secondary-Ion Mass Spectrometry, SIMS）在樣品晶圓上測量。X軸顯示從蝕刻停止層72頂表面沿第12A圖中箭頭77A所標示的方向測量的深度。Y軸顯示標準化的摻雜濃度(normalized dopant concentration)。可看出摻雜區的摻雜濃度峰值在蝕刻停止層72與金屬層68之間的介面，顯示了摻質在介面的堆積。此外，在蝕刻停止層72中有高濃度的摻質，其可能由來自金屬區68的反向散射（back-scattering）造成。因此，如第12圖所示，摻雜區76A被繪示為延伸進入蝕刻停止層72。根據一些實施例，在金屬區68及蝕刻停止層72中的摻雜濃度可能在約1E17 /cm3 至約1E22 /cm3 之間的範圍內。在金屬區68及蝕刻停止層72的摻質峰值可能在約1E20 /cm3 至約1E22 /cm3 之間的範圍內。
第19圖根據一些實施例，繪示出了的層間介電層48和蝕刻停止層72中的摻質的分佈輪廓（distribution profile）。還使用SIMS從樣品晶圓測量了分佈曲線。X軸示出了從蝕刻停止層72的頂表面沿圖12A中的箭頭77B所標示的方向測量的深度。Y軸顯示標準化的摻雜濃度。由於介電層是相對稀疏的，所以摻雜區76B的峰值濃度在層間介電層48內部，而不是在蝕刻停止層72和層間介電層48之間的界面處。層間介電層48中的摻質比摻雜區76A延伸更深，但其改變較不陡峭。根據一些實施例，蝕刻停止層和層間介電層48中的摻雜濃度可以在大約1E17 / cm3 至大約1E22 / cm3 之間的範圍內。蝕刻停止層72和層間介電層48中的峰值摻雜濃度可以在大約1E17 / cm3 和大約1E22 / cm3 之間的範圍內。
根據一些實施例，金屬區68的底部具有比在金屬區68與蝕刻停止層72之間的峰值摻雜濃度小至少三個級別（小1000倍）的（佈植摻質的）摻雜濃度。根據一些實施例，金屬區68的底部可能不具有佈植的摻質。根據一些實施例，金屬層間介電層48的底部及其下層的接觸蝕刻停止層46的部分具有比層間介電層48中峰值摻雜濃度小至少三個級別（小1000倍）或四個級別的（佈植摻質的）摻雜濃度。根據一些實施例，層間介電層48的底部可能不具有佈植的摻質。
參照第13圖，形成層間介電層78在蝕刻停止層72之上。相應的製程在第22圖繪示的製程流程200中被繪示為製程226。層間介電層78的材料和形成方法可以與形成層間介電層48相同的候選材料及形成方法中選擇。例如，層間介電層78可以包括其中含有矽的氧化矽、PSG、BSG、BPSG或類似物。根據一些實施例，層間介電層78可藉由使用電漿增強化學氣相沉積、可流動化學氣相沉積、旋塗或類似方法而形成。
第14圖示出了蝕刻層間介電層78以形成源極／汲極接觸開口80。相應的製程在第22圖繪示的製程流程200中被繪示為製程228。根據一些實施例，藉由製程氣體蝕刻層間介電層78，製程氣體包括C2 F6 、CF4 、SO2 、或HBr、Cl2 、O2 的混合物、或HBr、Cl2 、O2 及CF2 的混合物等。蝕刻製程為非等向性的。
接下來，同樣如第14圖所示，在非等向性製程中蝕刻蝕刻停止層72。相應的製程在第22圖繪示的製程流程200中也被繪示為製程228。因此，源極／汲極接觸插塞70露出於源極／汲極開口80中。蝕刻停止層72可以使用含氟氣體蝕刻，例如CF4 、O2 及N2 的混合物、NF3 、O2 、SF6 的混合物或SF6 及O2 的混合物。蝕刻可以是非等向性的或等向性的。因此，在蝕刻停止層72中的開口80的部分可能或可能不比層間介電層78中的開口80的部分寬。
參照第15圖，使用攻擊金屬區68的蝕刻劑執行等向性蝕刻。相應的製程在第22圖繪示的製程流程200中被繪示為製程230。因此，凹槽(開口)82在金屬區68中形成。凹槽82包括：較大的向上碗形凹槽、在較大的向上碗形凹槽之上的較小的向下碗形凹槽，以及在較小的向下碗形凹槽之上的通孔(through-hole)。較大的向上碗形凹槽具有彎曲的底表面。較小的相下碗形凹槽具有彎曲的頂表面。通孔具有大抵筆直的邊緣。蝕刻可包括乾式蝕刻或濕式蝕刻。此外，選擇蝕刻化學劑以不蝕刻層間介電層78及蝕刻停止層72(儘管蝕刻停止層72包括摻質的部分可能被蝕刻)。同時還選擇與形成摻雜區76A的摻質相應的蝕刻化學劑，使在金屬區68中的摻雜區76A具有比金屬區68中未摻雜的部分具有更高的蝕刻速率。例如，當使用乾式蝕刻製程時，蝕刻氣體可包括O2 、Ar、C4 F6 或類似物。當使用濕式蝕刻時，蝕刻溶液可包括去離子水、苯並三唑（Benzotriazole，BTA）、HF或類似物。摻雜區76A的蝕刻速率與金屬區68未摻雜(或較少摻雜)底部的蝕刻速率的比值大於1，且可能在約1至約5之間的範圍內。
由於摻雜區76A比其下層金屬區68未摻雜(或較少摻雜)的部分具有較高的蝕刻速率，蝕刻一開始在金屬區68摻雜濃度高的表面部分較快。當蝕刻延伸進入金屬區68的低層部分，其摻雜濃度降低，向下的蝕刻速率開始降低。在另一方面，由於隨著橫向蝕刻的進行，新蝕刻的部分與之前蝕刻的部分具有相同的摻雜濃度，所以橫向蝕刻的速率不會降低。根據一些實施例，凹槽82的橫向蝕刻距離L1可能在約1 nm至約 15nm之間的範圍內，且凹槽82的深度D3可能在大約1 nm至約20 nm之間的範圍內。比例L1/D3大於0.5，並且可以大於大約1。比例L1/D3可能在約0.5至約1.5之間的範圍內。
繼續參照第15圖，由於摻質可能自金屬區68反向散射進入蝕刻停止層72並堆積在至少蝕刻停止層72的底部，蝕刻停止層72在金屬層68正上方的部分可能在等向性蝕刻中被蝕刻，且開口80橫向延伸進入蝕刻停止層72以形成開口80’。根據一些實施例，開口80’在蝕刻停止層72的底部，而蝕刻停止層72的頂部在等向性蝕刻中未被橫向凹蝕，如第15圖所示。根據另一些實施例，開口80’也延伸進入蝕刻停止層72的頂表面。根據一些實施例，開口80’的橫向延伸距離L2可能在約0.5 nm至約3 nm之間的範圍內。由於蝕刻劑是為了專門蝕刻金屬區76A而選擇，不是為了橫向延伸蝕刻停止層72，比例L2/L1小於1，且可能在約0.05至約0.5之間的範圍內。
根據又一些實施例，比如，當蝕刻停止層72在佈植製程74（第12A圖及第12B圖）後形成，蝕刻停止層72本身具有很少或不具摻質，且開口部分80’沒有形成。
第15圖也根據一些實施例，繪示了閘極接觸開口84的形成，其藉由蝕刻層間介電層78、蝕刻停止層72及硬遮罩58而形成。相應的製程在第22圖繪示的製程流程200中被繪示為製程232。在如第16圖和第17圖所示的以下討論的示例實施例中，形成共享通用的金屬填充製程的閘極接觸插塞87和源極／汲極接觸插塞86。應當理解的是，閘極接觸插塞87也可以在形成源極／汲極接觸插塞86之前或之後形成。因此，如第22圖中所示的處理流程所示的製程232被畫為虛線框，以表明它此時可以或可以不被執行。
第16圖繪示出了金屬材料85的沉積，其可以使用物理氣相沉積、化學氣相沉積、電鍍、其組合或類似方法進行沉積。相應的製程在第22圖繪示的製程流程200中被繪示為製程234。金屬材料85可以包括鎢、鈷、鉬、銅或它們的合金。此外，金屬材料85可與金屬區68的材料不同。例如，當金屬區68由鈷形成或包括鈷時，金屬材料85可以由鎢形成或包括鎢。金屬材料85的整體可以是均質的（且不形成膠層）。金屬材料85可以被填充為具有略高於或低於層間介電層78頂表面的頂表面。
在隨後的製程中，執行諸如化學機械研磨製程或機械拋光製程的平坦化製程以去除金屬材料85的多餘部分，從而形成閘極接觸插塞87和源極／汲極接觸插塞86。相應的製程在第22圖繪示的製程流程200中被繪示為製程236。所得到的結構繪示於第17圖中。根據一些實施例，化學機械研磨的執行使用酸性漿料。根據其他實施例，化學機械研磨的執行使用鹼性漿料。根據一些實施例，所選漿料不會腐蝕閘極接觸插塞87和源極／汲極接觸插塞86，但是可能會腐蝕接觸插塞70。
接觸插塞86包括在層間介電層78中的頂部86A，86A具有大抵筆直的邊緣。底部86C在金屬區68中，且包括在接觸插塞部分86A正下方的部分86C1，及在部分86A相對側且在層間介電層78正下方的86C2。當從接觸插塞86的頂部觀察時，部分86C2形成圍繞部分86C1的完整圓環(如第20圖所示)。另外，接觸插塞86包括在蝕刻停止層72中的部分86B，且接觸插塞部分86B也包括在接觸插塞86A正下方的部分86B1，及在部分86B1相對側的且在層間介電層78正下方的86B2。當從接觸插塞86的頂部觀察時，部分86B2形成圍繞部分86B1的完整的圓環(如第20圖所示)。接觸插塞部分86A、86B、86C的尺寸與對應的開口80和凹槽82相同(第15圖)，因此形狀及尺寸不在此贅述。
根據另一些實施例，例如，當蝕刻停止層72在佈植製程74(第12A圖及第12B圖)之後形成時，蝕刻停止層72本身具有很少或不具有摻質，且部分86B2未形成。
閘極接觸插塞87和源極／汲極接觸插塞86是無膠層的接觸插塞，沒有形成膠層以將金屬材料85（第16圖）粘合到層間介電層78。因此，由於接觸插塞87/86與層間介電層78及蝕刻停止層72的較差附著性，可能會有接縫(seams)（未示出）將接觸插塞87/86及層間介電層78與蝕刻停止層72分開。用於將金屬材料85平坦化的漿料可能通過上述接縫。如果沒有延伸的部分86C或延伸的86C部分不夠大，漿料88可能到達金屬區68。根據一些實施例，金屬區68以不同於接觸插塞87及86材料(例如鎢)的材料(例如鈷)形成。根據一些實施例，接觸插塞87及86可能不會受到(可能為酸性的)漿料的腐蝕，而金屬區68可能會受到漿料88的腐蝕。由於加大的接觸延伸部分86C，漿料被阻住進入金屬區68，而腐蝕至少會減少且可能消除。
第21圖繪示了橫向凹蝕距離(例如，第15圖中的L1)作為凹蝕深度(例如，第15圖中的D3)的函數。點90為未利用摻雜摻質的佈植製程而形成開口80及82(第15圖)所得的實驗結果。點92為利用摻雜鍺的佈植製程而形成開口80及82所得的實驗結果。結果顯示凹蝕深度為10 nm時，當本揭露的實施例被採用時，橫向凹蝕距離增了50%。線94及96為橫向凹蝕距離作為凹蝕深度函數的期望圖（expected plot）。
本揭露的實施例具有一些有利的特徵。通過佈植下層(lower level)接觸插塞的頂部，下層接觸插塞頂部及相應底部之間的蝕刻選擇率增加。在凹蝕下層接觸插塞以形成上層接觸插塞中，橫向凹蝕在垂直凹蝕不增加的情況下增加。上層接觸插塞底部因此橫向延伸，且提升了阻擋漿料的能力，上述漿料可能導致下層接觸插塞的腐蝕。
根據本揭露的一些實施例，一種半導體結構的形成方法包括：形成金屬部件；形成蝕刻停止層於金屬部件上；以摻質佈植金屬部件；形成介電層於蝕刻停止層上；執行第一蝕刻製程以蝕刻介電層及蝕刻停止層以形成第一開口；執行第二蝕刻製程以蝕刻金屬部件以在金屬部件中形成第二開口，其中第二開口與第一開口相連；以及以金屬材料填充第一開口及第二開口，以形成接觸插塞。
根據本揭露的一些實施例，其中在該佈植中，佈植一元素，元素係擇自Ge、Xe、Ar、Si及其組合所組成之群組。
根據本揭露的一些實施例，其中在佈植中，佈植鍺。
根據本揭露的一些實施例，其中在金屬部件的佈植中，金屬部件的頂部被佈植，且金屬部件的底部未被佈植。
根據本揭露的一些實施例，其中金屬部件形成在附加介電層中，且其中附加介電層的頂部被佈植，且附加介電層的底部未被佈植。
根據本揭露的一些實施例其中佈植在蝕刻停止層形成之後執行，摻質穿透蝕刻停止層。
根據本揭露的一些實施例，其中佈植在蝕刻停止層形成之前執行。
根據本揭露的一些實施例，一種半導體結構包括：第一介電層；金屬部件，位於第一介電層中，其中金屬部件的上部包括具有第一摻雜濃度的摻質，且金屬部件的下部具有小於第一摻雜濃度的第二摻雜濃度的摻質；第二介電層，位於金屬部件上方；以及接觸插塞，包括：第一部分，穿透第二介電層；以及第二部分，位於金屬部件中，其中第二部分橫向延伸超該第一部分的邊緣，且第二部分具有底端(bottom)，位於金屬部件的上部中。
根據本揭露的一些實施例，其中摻質包括鍺。
根據本揭露的一些實施例，其中下部大抵上不具有該摻質。
根據本揭露的一些實施例，更包括蝕刻停止層，位於金屬部件及第二介電層之間，且接觸插塞更包括第三部分，位於蝕刻停止層中。
根據本揭露的一些實施例，其中接觸插塞的第三部分包括：第一子部分，位於接觸插塞的第一部分正下方且與其重疊；以及第二子部分，形成圓環圍繞第一子部分，其中第二子部分橫向延伸超過接觸插塞的第一子部分的邊緣。
根據本揭露的一些實施例，其中第二子部分的高度小於蝕刻停止層的厚度。
根據本揭露的一些實施例，其中第三部分包括具有圓化頂表面的部分。
根據本揭露的一些實施例，其中蝕刻停止層更包括摻質。
根據本揭露的一些實施例，其中第二部分具有圓化的底表面，圓化的底表面該金屬部件的頂表面延伸進入金屬部件。
根據本揭露的一些實施例，其中金屬部件包括鈷，且接觸插塞包括鎢，鎢與金屬部件及第二介電層實體接觸。
根據本揭露的一些實施例，一種半導體結構包括：源極／汲極區；矽化物區，位於源極／汲極區上方且與其接觸；第一層間介電層；第一接觸插塞，位於矽化物區上方且與其接觸，且第一接觸插塞位於第一層間介電層中；蝕刻停止層，位於第一接觸插塞上方且與其接觸；第二層間介電層，位於蝕刻停止層上方且與其接觸；以及第二接觸插塞，包括：第一部分，位於第二層間介電層中，第二部分，位於蝕刻停止層中，其中第二部分的至少下部橫向延伸超過第一部分的邊緣；以及第三部分，延伸進入第一接觸插塞，其中第三部分橫向延伸超過第二部分的邊緣。
根據本揭露的一些實施例，其中蝕刻停止層及第一接觸插塞的上部包括摻質，且第三部分及第二部分的至少下部位於摻質中。
根據本揭露的一些實施例，其中第二接觸插塞的第二部分的一上部具有與第一部分齊平的邊緣。
以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且可在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替代。
10:晶片； 20:基板； 22:淺溝槽隔離區； 22A:頂表面； 22B:底表面； 24:半導體條； 24’:突出鰭片； 30:閘極堆疊； 32:虛置閘介電質； 34:虛置閘電極； 36:硬遮罩層； 38:閘極隔離物； 40:凹槽； 42:磊晶區； 44:空隙（氣隙）； 46:接觸蝕刻停止層； 48:層間介電質； 52:閘介電質； 54:金屬閘電極； 56:替代閘極堆疊； 58:硬遮罩； 60:接觸開口； 62:金屬層； 64:金屬氮化物層； 66:矽化物區； 68:金屬材料； 70:接觸插塞； 72:蝕刻停止層； 74:佈植製程； 75:佈植遮罩； 76:摻雜區； 76A:摻雜區； 76AT:頂表面； 76B:摻雜區； 76BT:頂表面； 78:層間介電層； 80:開口； 80’:開口； 82:凹槽； 84:閘極接觸開口； 85:金屬材料； 86:源極／汲極接觸插塞； 86A:頂部； 86B:部分； 86B1:部分； 86B2:部分； 86C:底部； 86C1:部分； 86C2:部分； 87:閘極接觸插塞； 88:漿料； 90:點； 92:點； 94:圖； 93:圖； 200:製程流程； 202:製程； 204:製程 206:製程； 208:製程； 210:製程； 212:製程； 214:製程； 216:製程； 218:製程； 220:製程； 222:製程； 224:製程； 226:製程； 228:製程； 230:製程； 232:製程； 234:製程； 236:製程； T1:厚度； T2:厚度； D1:深度； D2:深度； D3:深度； L1:距離； L2:距離。
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1圖至第7圖、第8A圖、第8B圖、第9A圖、第9B圖、第10A圖、第10B圖、第11圖、第12A圖、第12B圖、第13圖至第17圖係根據一些實施列，為一電晶體及對應的接觸插塞在形成的中間階段之透視圖及剖面圖。 第18圖及第19圖係根據一些實施列，分別為接觸插塞及層間介電層中的佈質的輪廓（profiles）。 第20圖係根據一些實施列，繪示出接觸插塞的俯視圖。 第21圖係根據一些實施列，繪示出橫向蝕刻距離比蝕刻深度的圖。 第22圖係根據一些實施列，繪示出形成鰭式場效電晶體及相應接觸插塞的製程流程。
10:晶圓
20:基板
22A:頂表面
22B:底表面
24’:突出鰭片
38:閘極隔離物
42:磊晶區
46:接觸蝕刻停止層
48:層間介電層
52:閘介電質
54:閘電極
56:替代閘極堆疊
58:硬遮罩
62:金屬層
64:金屬氮化物層
66:矽化物區
68:金屬層
70:接觸插塞
72:蝕刻停止層
76:摻雜區
76A:摻雜區
76AT:頂表面
76B:摻雜區
76BT:頂表面
78:層間介電層
86:源極/汲極接觸插塞
86A:頂部
86B:部分
86B1:部分
86B2:部分
86C:部分
86C1:部分
86C2:部分
87:閘極接觸插塞
L1:距離
L2:距離
D3:深度

Claims (20)

  1. 一種半導體結構的形成方法，包括： 形成一金屬部件； 形成一蝕刻停止層於該金屬部件上； 以一摻質佈植該金屬部件； 形成一介電層於該蝕刻停止層上； 執行一第一蝕刻製程以蝕刻該介電層及該蝕刻停止層以形成一第一開口； 執行一第二蝕刻製程以蝕刻該金屬部件以在該金屬部件中形成一第二開口，其中該第二開口與該第一開口相連；以及 以一金屬材料填充該第一開口及該第二開口，以形成一接觸插塞。
  2. 如請求項1之半導體結構的形成方法，其中在該佈植中，佈植一元素，該元素係擇自Ge、Xe、Ar、Si及其組合所組成之群組。
  3. 如請求項2之半導體結構的形成方法，其中在該佈植中，佈植鍺。
  4. 如請求項1之半導體結構的形成方法，其中在該金屬部件的該佈植中，該金屬部件的一頂部被佈植，且該金屬部件的一底部未被佈植。
  5. 如請求項1之半導體結構的形成方法，其中該金屬部件形成在一附加介電層中，且其中該附加介電層的一頂部被佈植，且該附加介電層的一底部未被佈植。
  6. 如請求項1之半導體結構的形成方法，其中該佈植在該蝕刻停止層形成之後執行，該摻質穿透該蝕刻停止層。
  7. 如請求項1之半導體結構的形成方法，其中該佈植在該蝕刻停止層形成之前執行。
  8. 一種半導體結構，包括： 一第一介電層； 一金屬部件，位於該第一介電層中，其中該金屬部件的一上部包括具有一第一摻雜濃度的一摻質，且該金屬部件的一下部具有小於該第一摻雜濃度的一第二摻雜濃度的該摻質； 一第二介電層，位於該金屬部件上方；以及 一接觸插塞，包括： 一第一部分，穿透該第二介電層；以及 一第二部分，位於該金屬部件中，其中該第二部分橫向延伸超過該第一部分的邊緣，且該第二部分具有一底端(bottom)，位於該金屬部件的該上部中。
  9. 如請求項8之半導體結構，其中該摻質包括鍺。
  10. 如請求項8之半導體結構，其中該下部大抵上不具有該摻質。
  11. 如請求項8之半導體結構，更包括一蝕刻停止層，位於該金屬部件及該第二介電層之間，且該接觸插塞更包括一第三部分，位於該蝕刻停止層中。
  12. 如請求項11之半導體結構，其中該接觸插塞的該第三部分包括： 一第一子部分，位於該接觸插塞的該第一部分正下方且與其重疊；以及 一第二子部分，形成一圓環圍繞該第一子部分，其中該第二子部分橫向延伸超過該接觸插塞的該第一子部分的邊緣。
  13. 如請求項12之半導體結構，其中該第二子部分的高度小於該蝕刻停止層的厚度。
  14. 如請求項11之半導體結構，其中該第三部分包括具有一圓化頂表面的一部分。
  15. 如請求項11之半導體結構，其中該蝕刻停止層更包括該摻質。
  16. 如請求項8之半導體結構，其中該第二部分具有一圓化的底表面，該圓化的底表面從該金屬部件的頂表面延伸進入該金屬部件。
  17. 如請求項8之半導體結構，其中該金屬部件包括鈷，且該接觸插塞包括鎢，該鎢與該金屬部件及該第二介電層實體接觸。
  18. 一種半導體結構，包括： 一源極／汲極區； 一矽化物區，位於該源極／汲極區上方且與其接觸； 一第一層間介電層； 一第一接觸插塞，位於該矽化物區上方且與其接觸，且該第一接觸插塞位於該第一層間介電層中； 一蝕刻停止層，位於該第一接觸插塞上方且與其接觸； 一第二層間介電層，位於該蝕刻停止層上方且與其接觸；以及 一第二接觸插塞，包括： 一第一部分，位於該第二層間介電層中， 一第二部分，位於該蝕刻停止層中，其中該第二部分的至少一下部橫向延伸超過該第一部分的邊緣；以及 一第三部分，延伸進入該第一接觸插塞，其中該第三部分橫向延伸超過該第二部分的邊緣。
  19. 如請求項18之半導體結構，其中該蝕刻停止層及該第一接觸插塞的一上部包括一摻質，且該第三部分及該第二部分的至少該下部位於該摻質中。
  20. 如請求項18之半導體結構，其中該第二接觸插塞的該第二部分的一上部具有與該第一部分齊平的邊緣。
TW110127138A 2020-08-24 2021-07-23 半導體結構及其形成的方法 TWI843957B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/001,247 US11502000B2 (en) 2020-08-24 2020-08-24 Bottom lateral expansion of contact plugs through implantation
US17/001,247 2020-08-24

Publications (2)

Publication Number Publication Date
TW202209569A true TW202209569A (zh) 2022-03-01
TWI843957B TWI843957B (zh) 2024-06-01

Family

ID=79181190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127138A TWI843957B (zh) 2020-08-24 2021-07-23 半導體結構及其形成的方法

Country Status (5)

Country Link
US (2) US11502000B2 (zh)
KR (1) KR102587147B1 (zh)
CN (1) CN113793834B (zh)
DE (1) DE102020122407B4 (zh)
TW (1) TWI843957B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810131B (zh) * 2022-03-07 2023-07-21 南亞科技股份有限公司 具有接觸栓塞之半導體結構的製備方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652171B2 (en) * 2021-02-22 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Contact for semiconductor device and method of forming thereof

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436672B2 (ja) * 1997-11-26 2003-08-11 松下電器産業株式会社 半導体装置及びその製造方法
KR100413828B1 (ko) 2001-12-13 2004-01-03 삼성전자주식회사 반도체 장치 및 그 형성방법
KR100524801B1 (ko) * 2002-10-05 2005-11-02 주식회사 하이닉스반도체 이중 도핑 프로파일을 갖는 반도체 소자의 콘택플러그형성 방법
JP4764606B2 (ja) * 2004-03-04 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006165454A (ja) 2004-12-10 2006-06-22 Sony Corp 半導体装置の製造方法および半導体装置
DE102006035645B4 (de) * 2006-07-31 2012-03-08 Advanced Micro Devices, Inc. Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
KR100791345B1 (ko) * 2006-10-02 2008-01-03 삼성전자주식회사 리세스된 구형 실리사이드 접촉부를 포함하는 반도체 소자및 그 제조 방법
KR20090022802A (ko) * 2007-08-31 2009-03-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7867895B2 (en) * 2007-09-20 2011-01-11 International Business Machines Corporation Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
US7767583B2 (en) 2008-03-04 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Method to improve uniformity of chemical mechanical polishing planarization
US8134234B2 (en) * 2009-06-18 2012-03-13 Kabushiki Kaisha Toshiba Application of Mn for damage restoration after etchback
KR101902402B1 (ko) * 2012-04-05 2018-09-28 삼성전자 주식회사 반도체 장치의 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US10032712B2 (en) * 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
US9583483B2 (en) * 2013-09-03 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain stressors with recessed top surfaces
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
KR102307633B1 (ko) * 2014-12-10 2021-10-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US9881834B1 (en) * 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Contact openings and methods forming same
US10153198B2 (en) * 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
US10083863B1 (en) * 2017-05-30 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
US10510751B2 (en) * 2017-08-25 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US10269803B2 (en) * 2017-08-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid scheme for improved performance for P-type and N-type FinFETs
CN115274616A (zh) 2017-11-14 2022-11-01 台湾积体电路制造股份有限公司 通孔结构及其方法
US10763168B2 (en) * 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same
US10177038B1 (en) 2017-11-30 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Prevention of contact bottom void in semiconductor fabrication
US11031286B2 (en) * 2018-03-01 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US10475702B2 (en) * 2018-03-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure using bottom-up filling deposition
US10804140B2 (en) 2018-03-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect formation and structure
US11145751B2 (en) * 2018-03-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped contact plug and method for forming the same
US10361119B1 (en) * 2018-04-30 2019-07-23 International Business Machines Corporation Enlarged contact area structure using noble metal cap and noble metal liner
US11107902B2 (en) * 2018-06-25 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric spacer to prevent contacting shorting
US11217479B2 (en) 2018-07-31 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metallization scheme
US11121025B2 (en) 2018-09-27 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Layer for side wall passivation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810131B (zh) * 2022-03-07 2023-07-21 南亞科技股份有限公司 具有接觸栓塞之半導體結構的製備方法

Also Published As

Publication number Publication date
KR20220025633A (ko) 2022-03-03
DE102020122407B4 (de) 2024-10-10
KR102587147B1 (ko) 2023-10-06
CN113793834A (zh) 2021-12-14
US20220059405A1 (en) 2022-02-24
DE102020122407A1 (de) 2022-02-24
CN113793834B (zh) 2024-05-24
US20220359286A1 (en) 2022-11-10
US11502000B2 (en) 2022-11-15
TWI843957B (zh) 2024-06-01

Similar Documents

Publication Publication Date Title
US11728221B2 (en) Air spacers in transistors and methods forming same
US11075279B2 (en) Metal gate and contact plug design and method forming same
TWI668744B (zh) 半導體裝置及其形成方法
US11139211B2 (en) Selective NFET/PFET recess of source/drain regions
TWI755106B (zh) 半導體結構及其形成方法
US12062710B2 (en) Increasing source/drain dopant concentration to reduced resistance
US20220359286A1 (en) Bottom Lateral Expansion of Contact Plugs Through Implantation
US11837603B2 (en) Extended side contacts for transistors and methods forming same
KR20220134410A (ko) 날카로운 모서리를 갖는 상호접속 피처 및 이를 형성하는 방법
TWI847254B (zh) 半導體裝置之形成方法
US20230154992A1 (en) Isolation Layers for Reducing Leakages Between Contacts
TWI817115B (zh) 半導體元件及其形成方法
US12112977B2 (en) Reducing spacing between conductive features through implantation
US12125897B2 (en) Air spacers in transistors and methods forming same