TW202002205A - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TW202002205A
TW202002205A TW107138865A TW107138865A TW202002205A TW 202002205 A TW202002205 A TW 202002205A TW 107138865 A TW107138865 A TW 107138865A TW 107138865 A TW107138865 A TW 107138865A TW 202002205 A TW202002205 A TW 202002205A
Authority
TW
Taiwan
Prior art keywords
connection
pad
under
metallurgical
bump
Prior art date
Application number
TW107138865A
Other languages
English (en)
Other versions
TWI692847B (zh
Inventor
朴美珍
朴智恩
河兆富
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202002205A publication Critical patent/TW202002205A/zh
Application granted granted Critical
Publication of TWI692847B publication Critical patent/TWI692847B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體封裝包括：連接構件，包括多個連接墊及重佈線層；半導體晶片，設置於連接構件上；包封體，密封半導體晶片；鈍化層，設置於連接構件上；多個凸塊下冶金接墊，設置於鈍化層上；以及多個凸塊下冶金通孔，將所述多個凸塊下冶金接墊分別連接至所述多個連接墊，其中所述多個凸塊下冶金接墊包括在堆疊方向上與半導體晶片交疊的第一凸塊下冶金接墊及位於交疊的區域之外的第二凸塊下冶金接墊，且第一連接墊的面積大於相關聯的第一凸塊下冶金接墊的面積同時在堆疊方向上與相關聯的第一凸塊下冶金接墊交疊，且其面積大於第二連接墊的面積。

Description

半導體封裝
本申請案主張2018年6月22日在韓國智慧財產局中申請的韓國專利申請案第10-2018-0071968號的優先權的權益，所述韓國申請案全文併入本案供參考。
本揭露是有關於一種半導體封裝。
近年來，已積極地研究用於達成重量輕且簡化的產品的封裝技術，但在製造製程或使用環境中的熱循環或影響可靠性（impact reliability）是顯著的。
詳言之，此種可靠性問題可能在不同材料之間的接觸點處集中引起。通常在例如導電凸塊等電性連接結構中以及在電性連接結構周圍發生裂縫，且此種裂縫可能傳佈至配備有重佈線層的連接構件，此可能嚴重降低半導體封裝的可靠性。
本揭露的態樣提供一種能夠減少由電性連接結構中及/或凸塊下冶金（under bump metallurgy，UBM）層周圍的裂縫造成的可靠性降低的半導體封裝。
根據本揭露的態樣，一種半導體封裝包括：連接構件，具有彼此相對的第一表面及第二表面，且包括位於所述第二表面上的多個連接墊及連接至所述多個連接墊的重佈線層；半導體晶片，設置於所述連接構件的所述第一表面上，且具有連接至所述重佈線層的連接電極；包封體，設置於所述連接構件的所述第一表面上，且密封所述半導體晶片；鈍化層，設置於所述連接構件的所述第二表面上；多個凸塊下冶金（UBM）接墊，設置於所述鈍化層上；多個凸塊下冶金通孔，穿過所述鈍化層且將所述多個凸塊下冶金接墊分別連接至所述多個連接墊；以及多個電性連接結構，分別設置於所述多個凸塊下冶金接墊上。所述多個凸塊下冶金接墊包括位於在所述半導體晶片及所述連接構件的堆疊方向上與所述半導體晶片交疊的區域中的第一凸塊下冶金接墊以及位於交疊的區域之外的第二凸塊下冶金接墊，所述多個連接墊包括與所述第一凸塊下冶金接墊相關聯的第一連接墊以及與所述第二凸塊下冶金接墊相關聯的第二連接墊，且所述第一連接墊的面積大於相關聯的第一凸塊下冶金接墊的面積同時在所述堆疊方向上與所述相關聯的第一凸塊下冶金接墊交疊，並且所述第一連接墊的面積大於所述第二連接墊的面積。
根據本揭露的態樣，一種半導體封裝包括：連接構件，具有彼此相對的第一表面及第二表面，且包括位於所述第二表面上的多個連接墊及連接至所述多個連接墊的重佈線層；半導體晶片，設置於所述連接構件的所述第一表面上，且具有連接至所述重佈線層的連接電極；包封體，設置於所述連接構件的所述第一表面上，且密封所述半導體晶片；絕緣層，設置於所述連接構件的所述第二表面上；多個凸塊下冶金層，設置於所述絕緣層上且電性連接至所述連接墊；以及多個電性連接結構，分別設置於所述多個凸塊下冶金層上。所述多個連接墊中的每一者的面積大於相關聯的凸塊下冶金層的面積同時所述相關聯的凸塊下冶金層在所述半導體晶片及所述連接構件的堆疊方向上與所述多個連接墊中的一者交疊，所述多個凸塊下冶金層包括位於在所述堆疊方向上與所述半導體晶片交疊的區域中的第一凸塊下冶金層以及位於交疊的所述區域之外的第二凸塊下冶金層，所述多個連接墊包括與所述第一凸塊下冶金層相關聯的第一連接墊及與所述第二凸塊下冶金層相關聯的第二連接墊，且所述第一連接墊的面積大於所述第二連接墊的面積。
根據本揭露的態樣，一種半導體封裝包括：連接構件，具有彼此相對的第一表面及第二表面，且包括位於所述第二表面上的多個連接墊及連接至所述多個連接墊的重佈線層；半導體晶片，設置於所述連接構件的所述第一表面上，且具有連接至所述重佈線層的連接電極；包封體，設置於所述連接構件的所述第一表面上，且密封所述半導體晶片；鈍化層，設置於所述連接構件的所述第二表面上；多個凸塊下冶金（UBM）接墊，設置於所述鈍化層上；多個凸塊下冶金通孔，穿過所述鈍化層且將所述多個凸塊下冶金接墊分別連接至所述多個連接墊；以及多個電性連接結構，分別設置於所述多個凸塊下冶金接墊上。所述多個凸塊下冶金接墊包括位於在所述半導體晶片及所述連接構件的堆疊方向上與所述半導體晶片交疊的區域中的第一凸塊下冶金接墊以及位於交疊的區域之外的第二凸塊下冶金接墊，所述多個連接墊包括與所述第一凸塊下冶金接墊相關聯的第一連接墊以及與所述第二凸塊下冶金接墊相關聯的第二連接墊，所述第一連接墊具有自與相關聯的第一凸塊下冶金接墊交疊的第二區域的邊界向外延伸的第一區域，且所述第二連接墊具有自與相關聯的第二凸塊下冶金接墊交疊的第四區域的邊界向外延伸的第三區域，並且所述第一連接墊的所述第一區域的寬度大於所述第二連接墊的所述第三區域的寬度。
在下文中，將參照附圖對本揭露的實施例闡述如下。
然而，本揭露可以許多不同的形式舉例說明，並且不應該被解釋為僅限於本文闡述的具體實施例。相反的，提供該些實施例是為了使本揭露將透徹及完整，並將本揭露的範圍完全傳達給熟習此項技術者。
在本說明書通篇中，應理解，當稱元件（例如，層、區域或晶圓（基板））位於另一元件「上」、「連接至」或「耦合至」另一元件時，所述元件可直接位於所述另一元件「上」、直接「連接至」或直接「耦合至」所述另一元件或可存在位於所述兩個元件之間的其他元件。相比之下，當稱元件「直接位於」另一元件「上」、「直接連接至」或「直接耦合至」另一元件時，則可不存在位於所述兩個元件之間的其他元件或層。相同的編號自始至終指代相同的元件。本文中所使用的用語「及/或」包括相關列出項中的一或多項的任意組合及所有組合。
將顯而易見，儘管本文中可能使用「第一」、「第二」、「第三」等用語來闡述各種構件、組件、區域、層及/或區段，然而任何此種構件、組件、區域、層及/或區段不應受限於該些用語。該些用語僅用於區分各個構件、組件、區域、層或區段。因此，在不背離例示性實施例的教示內容的條件下，以下所論述的第一構件、第一組件、第一區域、第一層或第一區段可被稱為第二構件、第二組件、第二區域、第二層或第二區段。
在本文中，為便於說明，可使用例如「在……上方」、「上部的」、「在……下方」及「下部的」等空間相對性用語來闡述圖中所示的一個元件相對於另一（其他）元件的關係。應理解，除了圖式中所示的定向以外，空間相對性用語旨在囊括裝置在使用或操作中的不同定向。舉例而言，若翻轉圖中的裝置，則被闡述為在其他元件「上方」或「上部」的元件此時將被定向為在其他元件或特徵「下方」或「下部」。因此，用語「在……上方」可端視圖中的特定方向而囊括上方及下方兩種定向。所述裝置可另外定向（旋轉90度或處於其他定向），且本文中所用的空間相對性描述語可相應地進行解釋。
本文所用術語僅用於闡述特定實施例，且本揭露不以此為限。除非上下文中另外清晰地指出，否則本文中所使用的單數形式「一」及「所述」旨在亦包括多數形式。更應理解，用語「包括」當用於本說明書中時，具體說明所陳述的特徵、整數、步驟、操作、構件、元件及/或其群組的存在，但不排除一或多個其他特徵、整數、步驟、操作、構件、元件及/或其群組的存在或添加。
在下文中，將參照示出本揭露的實施例的示意圖來闡述本揭露的實施例。在圖式中，例如，由於製造技術及/或容差，可以估計所示形狀的修改。因此，本揭露的實施例不應被解釋為僅限於本文所示區域的特定形狀，而是例如包括製造導致的形狀變化。以下實施例亦可單獨構成、以組合形式構成或以部分組合形式構成。
下述本揭露的內容可具有各式構型，且在本文中僅提出所需構型，但並非僅限於此。電子裝置
圖1為示出電子裝置系統的實例的示意性方塊圖。
參照圖1，電子裝置1000中可容置主板1010。主板1010可包括物理連接或電性連接至主板1010的晶片相關組件1020、網路相關組件1030、其他組件1040等。該些組件可連接至以下將闡述的其他組件以形成各種訊號線1090。
晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體（例如動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如唯讀記憶體（read only memory，ROM））、快閃記憶體等；應用處理器晶片，例如中央處理器（例如，中央處理單元（central processing unit，CPU））、圖形處理器（例如，圖形處理單元（graphics processing unit，GPU））、數位訊號處理器、密碼處理器（cryptographic processor）、微處理器、微控制器等；及邏輯晶片，例如類比至數位轉換器、應用專用積體電路（application-specific integrated circuit，ASIC）等；等等。然而，晶片相關組件1020並非僅限於此，而是可包括其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。
網路相關組件1030可包括例如以下協定：無線保真（wireless fidelity，Wi-Fi）（電氣及電子工程師學會（Institute of Electrical And Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅支援資料的演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料GSM環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（global system for mobile communications，GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、分碼多重存取（code division multiple access，CDMA）、分時多重存取（time division multiple access，TDMA）、數位增強型無線電訊（digital enhanced cordless telecommunications，DECT）、藍芽® 、3G協定、4G協定及5G協定以及繼上述協定之後指定的任何其他無線協定或有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括各種其他無線標準或協定或者有線標準或協定。另外，網路相關組件1030可與上文所述的晶片相關組件1020一起彼此組合。
其他組件1040可包括高頻電感器、鐵氧體電感器（ferrite inductor）、功率電感器（power inductor）、鐵氧體珠粒（ferrite beads）、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electromagnetic interference，EMI）濾波器、多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與上文所述的晶片相關組件1020或網路相關組件1030一起彼此組合。
端視電子裝置1000的類型而定，電子裝置1000包括可物理連接至或電性連接至主板1010的其他組件，或可不物理連接至或不電性連接至主板1010的其他組件。該些其他組件可包括例如照相機模組1050、天線1060、顯示器裝置1070、電池1080、音訊編解碼器（圖中未示出）、視訊編解碼器（圖中未示出）、功率放大器（圖中未示出）、羅盤（圖中未示出）、加速度計（圖中未示出）、陀螺儀（圖中未示出）、揚聲器（圖中未示出）、大容量儲存單元（例如硬碟驅動機）（圖中未示出）、光碟（compact disk，CD）驅動機（圖中未示出）、數位多功能光碟（digital versatile disk，DVD）驅動機（圖中未示出）等。然而，該些其他組件並非僅限於此，而是亦可端視電子裝置1000的類型等而包括用於各種目的的其他組件。
電子裝置1000可為智慧型電話、個人數位助理（personal digital assistant，PDA）、數位攝影機、數位照相機（digital still camera）、網路系統、電腦、監視器、平板個人電腦（tablet PC）、筆記型個人電腦、隨身型易網機個人電腦（netbook PC）、電視、視訊遊戲機（video game machine）、智慧型手錶、汽車組件等。然而，電子裝置1000並非僅限於此，且可為能夠處理資料的任何其他電子裝置。
圖2為示出電子裝置的實例的示意性立體圖。
參照圖2，半導體封裝可於上文所述的各種電子裝置1000中用於各種目的。舉例而言，母板1110可容置於智慧型電話1100的本體1101中，且各種電子組件1120可物理連接至或電性連接至母板1110。另外，可物理連接或電性連接至主板1010的其他組件或可不物理連接或不電性連接至主板1010的其他組件（例如照相機模組1130）可容置於本體1101中。電子組件1120中的一些電子組件可為晶片相關組件，且半導體封裝100可例如為晶片相關組件之中的應用處理器，但並非僅限於此。所述電子裝置不必僅限於智慧型電話1100，而是可為如上所述的其他電子裝置。半導體封裝
一般而言，在半導體晶片中整合有許多精細的電路。然而，半導體晶片自身可能不能充當已完成的半導體產品，且可能因外部物理或化學影響而受損。因此，半導體晶片可能無法單獨使用，但可以封裝狀態在電子裝置等中封裝並使用。
此處，由於半導體晶片與電子裝置的主板之間存在電性連接方面的電路寬度差異，因而需要半導體封裝。詳言之，半導體晶片的連接墊的尺寸及半導體晶片的各連接墊之間的間隔極為精細，但電子裝置中所使用的主板的組件安裝墊的尺寸及主板的各組件安裝墊之間的間隔顯著大於半導體晶片的連接墊的尺寸及間隔。因此，可能難以將半導體晶片直接安裝於主板上，而需要用於緩衝半導體晶片與主板之間的電路寬度差異的封裝技術。
藉由封裝技術所製造的半導體封裝可端視半導體封裝的結構及目的而分類為扇入型半導體封裝或扇出型半導體封裝。
將在下文中參照附圖更詳細地闡述扇入型半導體封裝及扇出型半導體封裝。扇入型半導體封裝
圖3A及圖3B為示出扇入型半導體封裝在封裝前及封裝後的狀態的示意性剖視圖，且圖4為示出扇入型半導體封裝的封裝製程的示意性剖視圖。
參照圖3A、圖3B及圖4，半導體晶片2220可例如是處於裸露狀態下的積體電路（integrated circuit，IC），半導體晶片2220包括：本體2221，包含矽（Si）、鍺（Ge）、砷化鎵（GaAs）等；連接墊2222，形成於本體2221的一個表面上且包含例如鋁（Al）等導電材料；以及鈍化層2223，例如氧化物層、氮化物層等，形成於本體2221的一個表面上且覆蓋連接墊2222的至少部分。由於連接墊2222可為顯著小的，因此可能難以將積體電路（IC）安裝於中級印刷電路板（printed circuit board，PCB）上以及電子裝置的主板等上。
因此，可端視半導體晶片2220的尺寸而在半導體晶片2220上形成連接構件2240以對連接墊2222進行重佈線。連接構件2240可藉由以下步驟來形成：利用例如感光成像介電（photoimagable dielectric，PID）樹脂等絕緣材料在半導體晶片2220上形成絕緣層2241，形成暴露連接墊2222的通孔孔洞2243h，並接著形成配線圖案2242及通孔2243。接著，可形成保護連接構件2240的鈍化層2250，可形成開口2251，且可形成凸塊下金屬層2260等。亦即，可藉由一系列製程來製造包括例如半導體晶片2220、連接構件2240、鈍化層2250及凸塊下金屬層2260的扇入型半導體封裝2200。
如上所述，扇入型半導體封裝可具有半導體晶片的所有連接墊（例如輸入/輸出（input/output，I/O）端子）皆設置於半導體晶片內的一種封裝形式，且可具有優異的電性質並可以低成本進行生產。因此，已以扇入型半導體封裝的形式製造諸多安裝於智慧型電話中的元件。詳言之，已開發出諸多安裝於智慧型電話中的元件以在具有緊湊尺寸的同時進行快速的訊號傳輸。
然而，由於扇入型半導體封裝中的所有輸入/輸出端子皆需要設置在半導體晶片內，因此扇入型半導體封裝具有顯著的空間限制。因此，難以將此結構應用於具有大量輸入/輸出端子的半導體晶片或具有緊湊尺寸的半導體晶片。另外，由於上述缺點，扇入型半導體封裝可能無法在電子裝置的主板上直接安裝並使用。此處，即使在藉由重佈線製程增大半導體晶片的輸入/輸出端子的尺寸及半導體晶片的各輸入/輸出端子之間的間隔的情形中，半導體晶片的輸入/輸出端子的尺寸及半導體晶片的各輸入/輸出端子之間的間隔可能仍不足以使扇入型半導體封裝直接安裝於電子裝置的主板上。
圖5為示出扇入型半導體封裝安裝於中介基板上且最終安裝於電子裝置的主板上之情形的示意性剖視圖，且圖6為示出扇入型半導體封裝嵌入中介基板中且最終安裝於電子裝置的主板上之情形的示意性剖視圖。
參照圖5及圖6，在扇入型半導體封裝2200中，半導體晶片2220的連接墊2222（亦即，輸入/輸出端子）可經由中介基板2301進行重佈線，且扇入型半導體封裝2200可在扇入型半導體封裝2200安裝於中介基板2301上的狀態下安裝於電子裝置的主板2500上。在此種情形中，可藉由底部填充樹脂2280等來固定低熔點金屬或合金球2270等，且半導體晶片2220的外側面可以包封體2290等覆蓋。或者，扇入型半導體封裝2200可嵌入單獨的中介基板2302中，半導體晶片2220的連接墊2222（亦即，輸入/輸出端子）可在扇入型半導體封裝2200嵌入中介基板2302中的狀態下，由中介基板2302進行重佈線，且扇入型半導體封裝2200可最終安裝於電子裝置的主板2500上。
如上所述，可能難以在電子裝置的主板上直接安裝並使用扇入型半導體封裝。因此，扇入型半導體封裝可安裝於單獨的中介基板上，並接著藉由封裝製程安裝於電子裝置的主板上，或者扇入型半導體封裝可在扇入型半導體封裝嵌入中介基板中的狀態下在電子裝置的主板上安裝並使用。扇出型半導體封裝
圖7為示出扇出型半導體封裝的示意性剖視圖。
參照圖7，在扇出型半導體封裝2100中，舉例而言，半導體晶片2120的外側面可由包封體2130保護，且半導體晶片2120的連接墊2122可藉由連接構件2140而朝半導體晶片2120之外進行重佈線。在此種情形中，可在連接構件2140上進一步形成鈍化層2150，且可在鈍化層2150的開口中進一步形成凸塊下金屬層2160。可在凸塊下金屬層2160上進一步形成低熔點金屬或合金球2170。半導體晶片2120可為包括本體2121、連接墊2122、鈍化層（圖中未示出）等的積體電路（IC）。連接構件2140可包括絕緣層2141、形成在絕緣層2141上的重佈線層2142及將連接墊2122電性連接至重佈線層2142的通孔2143。
在上述製造製程中，在半導體晶片2120的外側面形成包封體2130之後，可提供連接構件2140。在此種情形中，由於在密封半導體晶片2120之後執行形成連接構件2140，因此連接至重佈線層的通孔2143可被形成為具有朝向半導體晶片2120變得更小的寬度（參見放大的區域）。
如上所述，扇出型半導體封裝可具有其中半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件朝半導體晶片之外進行重佈線並設置的一種形式。如上所述，在扇入型半導體封裝中，半導體晶片的所有輸入/輸出端子皆需要設置於半導體晶片內。因此，當半導體晶片的尺寸減小時，需減小球的尺寸及間距，進而使得標準化球佈局（standardized ball layout）可能無法在扇入型半導體封裝中使用。另一方面，扇出型半導體封裝具有如上所述的其中半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件朝半導體晶片之外進行重佈線並設置的形式。因此，即使在半導體晶片的尺寸減小的情形中，標準化球佈局亦可照樣用於扇出型半導體封裝中，使得扇出型半導體封裝無需使用單獨的中介基板即可安裝於電子裝置的主板上，如下所述。
圖8為示出扇出型半導體封裝安裝於電子裝置的主板上之情形的示意性剖視圖。
參照圖8，扇出型半導體封裝2100可經由低熔點金屬或合金球2170等安裝於電子裝置的主板2500上。亦即，如上所述，扇出型半導體封裝2100包括連接構件2140，連接構件2140形成於半導體晶片2120上且能夠將連接墊2122重佈線至半導體晶片2120的尺寸之外的扇出區域，進而使得標準化球佈局可照樣用於扇出型半導體封裝2100中。因此，扇出型半導體封裝2100無需使用單獨的中介基板等即可安裝於電子裝置的主板2500上。
如上所述，由於扇出型半導體封裝無需使用單獨的中介基板即可安裝於電子裝置的主板上，因此扇出型半導體封裝可被實作成具有較使用中介基板的扇入型半導體封裝的厚度小的厚度。因此，可使扇出型半導體封裝小型化且薄化。另外，扇出型半導體封裝具有優異的熱特性及電性特性，進而使得扇出型半導體封裝尤其適合用於行動產品。因此，扇出型半導體封裝可以較使用印刷電路板（PCB）的一般疊層封裝（package-on-package，POP）類型的形式更緊湊的形式實施，且可解決因翹曲（warpage）現象出現而產生的問題。
同時，扇出型半導體封裝是指一種封裝技術，如上所述用於將半導體晶片安裝於電子裝置的主板等上且保護半導體晶片免受外部影響，並且扇出型半導體封裝是與例如中介基板等印刷電路板（PCB）的概念不同的概念，印刷電路板具有與扇出型半導體封裝的規格、目的等不同的規格、目的等，且有扇入型半導體封裝嵌入其中。
在下文中，將參照附圖更詳細地闡述本揭露的例示性實施例。
圖9為示出根據例示性實施例的半導體封裝的示意性剖視圖，圖10為闡述防止裂縫在根據本揭露例示性實施例的半導體封裝中傳佈的原理的示意圖，圖11A及圖11B分別為示出根據例示性實施例的半導體封裝的部分A及部分B的放大剖視圖，且圖12為示出圖11A所示半導體封裝的部分C的重疊圖。
參照圖9，根據例示性實施例的半導體封裝100可包括：連接構件140，具有彼此相對的第一表面140A及第二表面140B，且包括重佈線層（redistribution layer，RDL）145；半導體晶片120，設置於連接構件140的第一表面140A上且具有連接至重佈線層145的連接電極120P；以及包封體130，設置於連接構件140的第一表面140A上且密封半導體晶片120。
連接構件140可包括絕緣構件141及形成於絕緣構件141中的重佈線層145。重佈線層145可包括重佈線圖案142及重佈線通孔143，重佈線通孔143將重佈線圖案142連接至連接墊143或與其相鄰的另一重佈線圖案142。
應用於例示性實施例的重佈線層145被示出為例如具有位於絕緣構件141中的三個不同水平高度上的三層結構，但可包括除三層結構外的單層結構或多層結構。重佈線層145可藉由重佈線通孔143直接連接至半導體晶片120的連接墊120P（或根據另一例示性實施例的支撐構件的配線結構）。
連接構件140可包括位於第二表面140B上且連接至重佈線層145的多個連接墊142P。半導體封裝100可包括鈍化層150，設置於連接構件140的第二表面140B上；以及凸塊下冶金（UBM）層160，連接至鈍化層150中的所述多個連接墊142P。應用於例示性實施例的UBM層160可包括多個UBM接墊162，設置於鈍化層150上；以及多個UBM通孔163，在穿過鈍化層150的同時分別將所述多個UBM接墊162連接至所述多個連接墊142P。所述多個連接墊142P可具有與所述多個UBM接墊162所在的位置對應的形式。
此外，可分別在所述多個UBM接墊162上設置多個電性連接結構170。半導體封裝100可使用電性連接結構170安裝於例如主板等基板的接墊上。此處，UBM層160可抑制由電性連接結構170與重佈線層145之間的熱衝擊造成的電性連接結構170發生裂縫，因而提高可靠性。
無論上述結構如何，由於在半導體封裝中使用由各種材料形成的組件，因此可能由於不同材料之間的熱膨脹係數差異而發生熱應力。上述熱應力會是例如不同材料之間的分層或裂縫等缺陷的成因。詳言之，UBM層160周圍的熱應力問題會是顯著的。
詳言之，如圖10所示，可能在UBM層的邊緣中存在三相點TP，即UBM層160連接至由不同的材料形成的鈍化層150及電性連接結構170的接觸點。由於溫度變化而發生的熱應力集中在UBM層160、鈍化層150及電性連接結構170的三相點TP上。因此，可能易於出現裂縫C1。自三相點TP出現的裂縫C1會沿鈍化層150傳佈至連接構件140，因而對重佈線層145造成損壞。因此，可能由此造成致命缺陷。
如上所述，為防止自與UBM層160相鄰的三相點TP出現的裂縫C1對重佈線層145造成損壞，本發明人提出了使連接墊142P擴展成具有足夠的尺寸。如圖10所示，當在堆疊方向上與UBM層160交疊，詳言之使UBM接墊162擴展「d」時，連接墊142P可阻止裂縫C1在堆疊方向上傳佈。
就阻止裂縫傳佈而言，可能較佳的是設計擴展成具有較大面積的連接墊142P。然而，連接墊的擴展可能受另一相鄰的電路（例如，相鄰的連接墊）限制。然而，本發明人提出了一種指定可能發生相對大量熱應力的區域且在上述區域內選擇性地容許連接墊142P進行足夠擴展的方法。
詳言之，如圖9所示，UBM層160及電性連接結構170的一個部分位於與半導體晶片150交疊的扇入區域FI中，而UBM層160及電性連接結構170的其他部分可設置於扇出區域FO中。
半導體晶片120（例如應用處理器（application processor，AP））充當熱源，因此相較於扇出區域FO而言與半導體晶片120相鄰的扇入區域FI可能由於熱膨脹係數的差異而被更多地暴露於應力。
圖11A及圖11B分別為示出根據本揭露例示性實施例的半導體封裝的扇入區域「A」及扇出區域「B」的放大剖視圖。
一起參照圖11A及圖11B以及圖9，所述多個UBM接墊163可包括在堆疊方向上與半導體晶片120交疊的區域，即第一UBM層160-1，位於扇入區域FI中；以及交疊的區域之外的區域，即第二UBM層160-2，位於扇出區域FO中。第一UBM層160-1可包括第一UBM接墊162-1及第一UBM通孔163-1，且第二UBM層160-2可包括第二UMB接墊162-2及第二UBM通孔163-2。
所述多個連接墊142P可包括與第一UBM接墊163-1相關聯的第一連接墊142P-1以及與第二UBM接墊163-2相關聯的第二連接墊142P-2。在本說明書中，「與UBM接墊相關聯的」連接墊是指與將連接至連接墊的特定UBM接墊交疊的連接墊。
在將被顯著地暴露於熱應力的影響的與半導體晶片120（即熱源）相鄰的扇入區域FI中，如圖11A所示，第一連接墊142P-1的面積可較相關聯的第一UBM接墊162-1的面積大第一擴展寬度d1，同時在堆疊方向上與相關聯的第一UBM接墊162-1交疊。
此外，第一連接墊142P-1的面積可較第二連接墊142P-2的面積大第二擴展寬度d2（＜d1）。或者，第一連接墊142P-1相對於第一UBM接墊162-1的擴展程度可大於第二連接墊142P-2相對於第一UBM接墊162-1的擴展程度，即，d2＜d1。
如上所述，由於第一連接墊142P-1被設置成選擇性地具有足夠的面積，因此可更有效地阻止相對容易地在扇入區域FI中發生的裂縫。第一連接墊142P-1的第一擴展寬度d1可被界定為自與相關聯的第一UBM接墊162-1交疊的區域的邊界延伸的半徑要素，且可為至少20微米。
第一連接墊142P-1的擴展程度可端視第一連接墊周圍的另一重佈線層145的設計而變化。舉例而言，端視在相鄰的第一連接墊之間是否設置有另一重佈線層145（詳言之，重佈線圖案142）而定，第一連接墊142P-1的擴展範圍可為有限的。
當在相鄰的第一連接墊142P-1之間設置有重佈線層145時，第一連接墊142P-1的直徑Da可為相關聯的第一UBM接墊162-1的直徑Db的1.4倍至1.75倍（參見圖12）。
另一方面，當在相鄰的第一連接墊142P-1之間不設置重佈線層145時，第一連接墊142P-1的直徑Da可為相關聯的第一UBM接墊162-1的直徑Db的1.5倍至2倍（參見圖12）。
以下，將更詳細地闡述根據例示性實施例的半導體封裝的每一組件。
連接構件140可如先前所述包括絕緣構件141及形成於絕緣構件141中的重佈線層145。舉例而言，除了先前闡述的絕緣樹脂外，絕緣構件141可包含感光性絕緣材料，例如PID樹脂。當使用感光性絕緣材料時，絕緣層141可被設置成進一步更薄，且可更容易地達成重佈線通孔143的精細間距。舉例而言，在形成絕緣構件141的每一絕緣層的情形中，除重佈線圖案142外的各圖案之間的厚度可為約1微米至10微米。
重佈線圖案142可端視其對應層的設計而執行各種功能。舉例而言，重佈線圖案142可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，S圖案可包括除了GND圖案、PWR圖案等之外的各種訊號，例如資料訊號等。此外，S圖案可包括通孔接墊圖案、電性連接結構接墊圖案等。舉例而言，重佈線圖案142可包含導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。舉例而言，重佈線圖案142的厚度可為約0.5微米至15微米。
重佈線通孔143可用作在垂直方向上對位於不同水平高度上的導電元件（例如，導電跡線及重佈線圖案或者另一絕緣層的重佈線圖案）進行連接的元件（層間連接元件）。舉例而言，重佈線通孔143可包含導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。
重佈線通孔143可利用導電材料完全填充，或者導電材料可沿通孔的壁形成。舉例而言，重佈線通孔143可具有各種形狀，例如錐形形狀或圓柱形狀。
半導體晶片120的數十至數百個連接墊120P可被重佈線，且可根據其功能而藉由電性連接結構170物理連接及/或電性連接至外部源。UBM層160可提高電性連接結構170的連接可靠性，以提高半導體封裝100的板級可靠性。UBM層160設置於鈍化層150中以連接至連接構件140的重佈線圖案142。電性連接結構170使半導體封裝100能夠物理連接及/或電性連接至外部源。舉例而言，半導體封裝100可經由電性連接結構170安裝於電子裝置的主板上。
電性連接結構170可由導電材料（例如，例如錫（Sn）-鋁（Al）-銅（Cu）合金等低熔點合金）形成，但例示性實施例並非僅限於此。電性連接結構170可為接腳、球、引腳等。電性連接結構170包括單層或多個層。當電性連接結構包括多個層時，電性連接結構可包含銅（Cu）柱及低熔點合金。電性連接結構170的數目、間隔設置等無特別限制，但可由熟習此項技術者端視設計特定細節而進行充分修改。
圖13為示出根據例示性實施例的半導體封裝的示意性剖視圖，且圖14為沿線I-I'截取的圖13所示半導體封裝的平面圖。
參照圖13及圖14，除了包括具有配線結構的支撐構件110以外，根據例示性實施例的半導體封裝100A可被理解為類似於圖9所示結構。除非另外具體闡釋，否則根據例示性實施例的組件的說明可參照圖9所示半導體封裝100的相同或類似組件的說明。
根據例示性實施例的半導體封裝100A可包括支撐構件110，支撐構件110具有用於嵌入半導體晶片120的空腔110H。支撐構件110設置於連接構件140上方，且具有連接至重佈線層145的配線結構。
應用於例示性實施例的支撐構件110可包括第一介電層111a，其一個表面接觸連接構件140；第一配線層112a，嵌入第一介電層111a的一個表面中；第二配線層112b，設置於第一介電層111a的另一表面上；第二介電層111b，設置於第一介電層111a的另一表面上以覆蓋第二配線層112b；以及第三配線層112c，設置於第二介電層111b上。第一配線層112a、第二配線層112b及第三配線層112c亦可藉由重佈線層145電性連接至半導體晶片的連接墊120P。
第一配線層112a與第二配線層112b以及第二配線層112b與第三配線層112c可經由分別穿過第一介電層111a及第二介電層111b的第一通孔113a及第二通孔113b彼此電性連接。
當第一配線層112a嵌入第一介電層111a中時，因第一配線層112a的厚度而產生的台階可顯著地減小，且連接構件140的絕緣距離可因而成為固定。換言之，在自連接構件140的重佈線圖案142至第一介電層111a的下表面的距離與自連接構件140的重佈線圖案142至半導體晶片120的連接墊120P的距離之間的差異可小於第一配線層112a的厚度。因此，可易於執行連接構件140的高密度配線設計。
支撐構件110的第一配線層112a的下表面可位於半導體晶片120的連接墊120P的下表面上方。第一配線層112a可如先前所述向介電層111的內部凹陷。如上所述，當第一配線層112a向第一介電層111a的內部凹陷且在第一介電層111a的下表面與第一配線層112a的下表面之間提供台階時，可防止第一配線層112a由於包封體130的形成材料滲漏而被污染。
第一介電層111a及第二介電層111b可包含絕緣材料。舉例而言，所述絕緣材料可包括例如環氧樹脂等熱固性樹脂或例如聚醯亞胺樹脂等熱塑性樹脂。或者，所述絕緣材料可包括與無機填料混合或者與無機填料一起浸入例如玻璃纖維等核心材料中的樹脂，例如預浸體、味之素構成膜（Ajinomoto Build up Film，ABF）、FR-4、雙馬來醯亞胺三嗪（Bismaleimide Triazine，BT）等。在具體實例中，亦可使用PID樹脂。
在熱應力的影響顯著的扇入區域FI中，如圖15所示，第一連接墊142P-1的面積可較相關聯的第一UBM接墊162-1的面積大第一擴展寬度d1，同時在堆疊方向上與相關聯的第一UBM接墊162-1交疊。如先前所述，第一連接墊142P-1的面積可大於位於扇出區域FO中的第二連接墊的面積。
參照圖15，重佈線層145可不設置在相鄰的第一連接墊142P-1之間，且第一連接墊142P-1可被充分擴展以使得能夠確保與相鄰的第一連接墊142P-1的距離S為至少10微米。第一連接墊142P-1的直徑並非僅限於此，而是可為相關聯的第一UBM接墊162-1的直徑的1.4倍至1.75倍。
圖16為示出根據例示性實施例的半導體封裝的示意性剖視圖，且圖17為示出圖16所示半導體封裝的一部分D的放大剖視圖。
參照圖16，除了包括具有配線結構的支撐構件110'且UBM通孔被設置成雙重通孔以外，根據例示性實施例的半導體封裝100B可被理解為類似於圖9所示結構。除非另外具體闡釋，否則根據例示性實施例的組件的說明可參照圖9所示半導體封裝100的相同或類似組件的說明。
根據例示性實施例的半導體封裝100B可包括支撐構件110'，支撐構件110'具有用於嵌入半導體晶片120的空腔110H。支撐構件110'設置於連接構件140上方，且具有連接至重佈線層145的配線結構。
應用於例示性實施例的支撐構件110'可包括：第一介電層111a；第一配線層112a及第二配線層112b，設置於第一介電層111a的兩個表面上；第二介電層111b，設置於第一介電層112a上並覆蓋第一配線層112a；第三配線層112c，設置於第二介電層111b上；第三介電層111c，設置於第一介電層111a上並覆蓋第二配線層112b；以及第四配線層112d，設置於第三介電層111c上。第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d可藉由重佈線層145電性連接至半導體晶片的連接墊120P。
支撐構件110'可包括更大數目的配線層（例如，第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d），因此連接構件140可被進一步簡化。因此，因形成連接構件140的製程中出現的缺陷而導致的良率下降問題可獲得抑制。
同時，第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d可經由分別穿過第一通孔111a、第二通孔111b及第三通孔111c的第一通孔113a、第二通孔113b及第三通孔113c彼此電性連接。
第一介電層111a的厚度可大於第二介電層111b的厚度及第三介電層111c的厚度。第一介電層111a基本上可為相對厚的以維持剛性，且第二介電層111b及第三介電層111c可被引入以形成更大數目的配線層112c及配線層112d。第一介電層111a可包含與第二介電層111b的絕緣材料及第三介電層111c的絕緣材料不同的絕緣材料。舉例而言，第一介電層111a可例如為包含核心、填料及絕緣樹脂的預浸體，且第二介電層111b及第三介電層111c可為包含填料及絕緣樹脂的味之素構成膜或PID膜。然而，第一介電層111a的材料、第二介電層111b的材料及第三介電層111c的材料並非僅限於此。
穿過第一介電層111a的第一通孔113a的直徑可大於穿過第二介電層111b及第三介電層111c的第二通孔113b及第三通孔113c的直徑。
支撐構件110'的第三配線層112c的下表面可位於半導體晶片120的連接墊120P的下表面下方。另外，連接構件140的重佈線層142與支撐構件110'的第三配線層112c之間的距離可小於連接構件140的重佈線層142與半導體晶片120的連接墊120P之間的距離。
在例示性實施例中，第三配線層112c可被設置成自第二介電層111b突出。因此，第三配線層可接觸連接構件140。支撐構件110'的第一配線層112a及第二配線層112b可位於半導體晶片120的主動面與非主動面之間。由於支撐構件110'可被設置成與半導體晶片120的厚度對應，因此位於支撐構件110'中的第一配線層112a及第二配線層112b可設置在半導體晶片120的主動面與非主動面之間的水平高度上。
如圖17所示，應用於例示性實施例的UBM層160可包括將UBM接墊162連接至相關聯的連接墊142P的兩個UBM通孔163a及UBM通孔163b。在另一例示性實施例中，每一UMB層160的UBM通孔163可被設置為多個UBM通孔，例如三或更多個UBM通孔。
在例示性實施例中，位於與半導體晶片120交疊的扇入區域FI中的連接墊142P的面積可較相關聯的UBM接墊162的面積大第一擴展寬度d1，同時在堆疊方向上與相關聯的UBM接墊162交疊。連接墊142P的寬度d1可為20微米或大於20微米。連接墊142P的直徑可較相關聯的UBM接墊的直徑大40%或大於40%。另一方面，位於扇出區域FO中的連接墊142P可延伸較第一擴展寬度d1小的第二擴展寬度d2，因此其面積可甚至小於扇入區域FI的連接墊142P的面積。
在扇入區域FI而非扇出區域FO中，連接墊142P可充分擴展。如上所述，藉由使連接墊根據其他熱環境選擇性地不同地擴展，在有限的設計區域內可有效地減少裂縫傳佈及缺陷。
如上所述，根據例示性實施例，位於扇入區域中的連接墊的面積被擴展，因而可阻止自UBM接墊（或UBM層）、電性連接結構及鈍化層的三相接觸點發生的裂縫傳佈至重佈線層。因此，可顯著提高半導體封裝的熱可靠性。
儘管以上已示出並闡述了例示性實施例，然而對於熟習此項技術者而言將顯而易見的是，在不背離由隨附申請專利範圍所界定的本發明的範圍的條件下，可作出修改及變型。
100、100A、100B‧‧‧半導體封裝 110、110'‧‧‧支撐構件 110H‧‧‧空腔 111‧‧‧介電層 111a‧‧‧第一介電層 111b‧‧‧第二介電層 111c‧‧‧第三介電層 112a‧‧‧第一配線層 112b‧‧‧第二配線層 112c‧‧‧第三配線層 112d‧‧‧第四配線層 113a‧‧‧第一通孔 113b‧‧‧第二通孔 113c‧‧‧第三通孔 120、2120、2220‧‧‧半導體晶片 120P‧‧‧連接電極 130、2130、2290‧‧‧包封體 140、2140、2240‧‧‧連接構件 140A‧‧‧第一表面 140B‧‧‧第二表面 141‧‧‧絕緣構件 142‧‧‧重佈線圖案 142P、2122、2222‧‧‧連接墊 142P-1‧‧‧第一連接墊 142P-2‧‧‧第二連接墊 143‧‧‧重佈線通孔 145、2142‧‧‧重佈線層 150、2150、2223、2250‧‧‧鈍化層 160‧‧‧凸塊下冶金（UBM）層 160-1‧‧‧第一UBM層 160-2‧‧‧第二UBM層 162 ‧‧‧UBM接墊 162-1‧‧‧第一UBM接墊 162-2‧‧‧第二UMB接墊 163、163a、163b‧‧‧UBM通孔 163-1‧‧‧第一UBM通孔 163-2‧‧‧第二UBM通孔 170‧‧‧電性連接結構 1000‧‧‧電子裝置 1010、2500‧‧‧主板 1020‧‧‧晶片相關組件 1030‧‧‧網路相關組件 1040‧‧‧組件 1050、1130‧‧‧照相機模組 1060‧‧‧天線 1070‧‧‧顯示器裝置 1080‧‧‧電池 1090‧‧‧訊號線 1100‧‧‧智慧型電話 1101、2121、2221‧‧‧本體 1110‧‧‧母板 1120‧‧‧電子組件 2100‧‧‧扇出型半導體封裝 2141、2241‧‧‧絕緣層 2143、2243‧‧‧通孔 2160、2260‧‧‧凸塊下金屬層 2170、2270‧‧‧合金球 2200‧‧‧扇入型半導體封裝 2242‧‧‧配線圖案 2243h‧‧‧通孔孔洞 2251‧‧‧開口 2280‧‧‧底部填充樹脂 2301、2302‧‧‧中介基板 A、B、C、D‧‧‧部分 C1‧‧‧裂縫 d‧‧‧寬度 d1‧‧‧第一擴展寬度 d2‧‧‧第二擴展寬度 Da、Db‧‧‧直徑 FI‧‧‧扇入區域 FO‧‧‧扇出區域 I-I'‧‧‧線 S‧‧‧距離 TP‧‧‧三相點
結合附圖閱讀以下詳細說明，將更清晰地理解本揭露的以上及其他態樣、特徵及優點，在附圖中： 圖1為示出電子裝置系統的實例的示意性方塊圖。 圖2為示出電子裝置的實例的示意性立體圖。 圖3A及圖3B為示出扇入型半導體封裝在封裝前及封裝後的狀態的示意性剖視圖。 圖4為示出扇入型半導體封裝的封裝製程的示意性剖視圖。 圖5為示出扇入型半導體封裝安裝於中介基板上且最終安裝於電子裝置的主板上之情形的示意性剖視圖。 圖6為示出扇入型半導體封裝嵌入中介基板中且最終安裝於電子裝置的主板上之情形的示意性剖視圖。 圖7為示出扇出型半導體封裝的示意性剖視圖。 圖8為示出扇出型半導體封裝安裝於電子裝置的主板上之情形的示意性剖視圖。 圖9為根據本揭露例示性實施例的半導體封裝的示意性剖視圖。 圖10為闡述防止裂縫在根據本揭露例示性實施例的半導體封裝中傳佈的原理的示意圖。 圖11A及圖11B分別為示出根據本揭露例示性實施例的半導體封裝的部分A及部分B的放大剖視圖。 圖12為示出圖11A所示半導體封裝的一部分的重疊圖。 圖13為根據本揭露例示性實施例的半導體封裝的示意性剖視圖。 圖14為沿線I-I'截取的圖13所示半導體封裝的平面圖。 圖15為示出圖13所示半導體封裝的一部分C的放大剖視圖。 圖16為根據本揭露例示性實施例的半導體封裝的示意性剖視圖。 圖17為示出圖16所示半導體封裝的一部分D的放大剖視圖。
100‧‧‧半導體封裝
120‧‧‧半導體晶片
120P‧‧‧連接電極
130‧‧‧包封體
140‧‧‧連接構件
140A‧‧‧第一表面
140B‧‧‧第二表面
141‧‧‧絕緣構件
142‧‧‧重佈線圖案
142P‧‧‧連接墊
143‧‧‧重佈線通孔
145‧‧‧重佈線層
150‧‧‧鈍化層
160‧‧‧凸塊下冶金(UBM)層
162‧‧‧UBM接墊
163‧‧‧UBM通孔
170‧‧‧電性連接結構
A、B‧‧‧部分/扇入區域
FI‧‧‧扇入區域
FO‧‧‧扇出區域

Claims (20)

  1. 一種半導體封裝，包括： 連接構件，具有彼此相對的第一表面及第二表面，且包括位於所述第二表面上的多個連接墊及連接至所述多個連接墊的重佈線層； 半導體晶片，設置於所述連接構件的所述第一表面上，且具有連接至所述重佈線層的連接電極； 包封體，設置於所述連接構件的所述第一表面上且密封所述半導體晶片； 鈍化層，設置於所述連接構件的所述第二表面上； 多個凸塊下冶金接墊，設置於所述鈍化層上； 多個凸塊下冶金通孔，穿過所述鈍化層，且將所述多個凸塊下冶金接墊分別連接至所述多個連接墊；以及 多個電性連接結構，分別設置於所述多個凸塊下冶金接墊上， 其中所述多個凸塊下冶金接墊包括位於在所述半導體晶片及所述連接構件的堆疊方向上與所述半導體晶片交疊的區域中的第一凸塊下冶金接墊以及位於交疊的所述區域之外的第二凸塊下冶金接墊， 所述多個連接墊包括與所述第一凸塊下冶金接墊相關聯的第一連接墊以及與所述第二凸塊下冶金接墊相關聯的第二連接墊，且 所述第一連接墊的面積大於相關聯的所述第一凸塊下冶金接墊的面積，同時相關聯的所述第一凸塊下冶金接墊在所述堆疊方向上與所述第一連接墊交疊，且所述第一連接墊的面積大於所述第二連接墊的面積。
  2. 如申請專利範圍第1項所述的半導體封裝，其中所述第一連接墊具有自與相關聯的所述第一凸塊下冶金接墊交疊的區域的邊界延伸至少20微米的區域。
  3. 如申請專利範圍第1項所述的半導體封裝，其中所述第一連接墊的直徑較相關聯的所述第一凸塊下冶金接墊的直徑大40%或大於40%。
  4. 如申請專利範圍第1項所述的半導體封裝，其中當所述重佈線層設置在所述多個連接墊中相鄰的連接墊的間隙中時，所述第一連接墊的直徑是相關聯的所述第一凸塊下冶金接墊的直徑的1.4倍至1.75倍。
  5. 如申請專利範圍第1項所述的半導體封裝，其中當所述重佈線層不設置在所述多個連接墊中相鄰的連接墊的間隙中時，所述第一連接墊的直徑是相關聯的所述第一凸塊下冶金接墊的直徑的1.5倍至2倍。
  6. 如申請專利範圍第1項所述的半導體封裝，其中所述第一連接墊被設置成與相鄰的所述第一連接墊具有為至少10微米的距離。
  7. 如申請專利範圍第1項所述的半導體封裝，其中所述第二連接墊的面積大於相關聯的所述第二凸塊下冶金接墊的面積，同時相關聯的所述第二凸塊下冶金接墊在所述堆疊方向上與所述第二連接墊交疊。
  8. 如申請專利範圍第1項所述的半導體封裝，其中所述電性連接結構連接至所述第一凸塊下冶金接墊與所述鈍化層的接觸點。
  9. 如申請專利範圍第8項所述的半導體封裝，其中與所述第一凸塊下冶金接墊相關聯的所述第一連接墊具有在所述堆疊方向上與所述接觸點交疊的區域。
  10. 如申請專利範圍第1項所述的半導體封裝，其中所述連接構件更包括絕緣構件，且所述重佈線層包括位於與所述絕緣構件的水平高度不同的水平高度上的多個重佈線層。
  11. 如申請專利範圍第1項所述的半導體封裝，其中所述多個凸塊下冶金通孔被設置成二或更多個凸塊下冶金通孔且設置於單一凸塊下冶金接墊中。
  12. 如申請專利範圍第1項所述的半導體封裝，更包括：設置於所述連接構件的所述第一表面上且具有容置所述半導體晶片的空腔的支撐構件。
  13. 如申請專利範圍第12項所述的半導體封裝，其中所述支撐構件具有將所述支撐構件的上表面連接至下表面的配線結構，且 所述配線結構連接至所述連接構件的所述重佈線層。
  14. 一種半導體封裝，包括： 連接構件，具有彼此相對的第一表面及第二表面，且包括位於所述第二表面上的多個連接墊及連接至所述多個連接墊的重佈線層； 半導體晶片，設置於所述連接構件的所述第一表面上，且具有連接至所述重佈線層的連接電極； 包封體，設置於所述連接構件的所述第一表面上且密封所述半導體晶片； 絕緣層，設置於所述連接構件的所述第二表面上； 多個凸塊下冶金層，設置於所述絕緣層上且電性連接至所述連接墊；以及 多個電性連接結構，分別設置於所述多個凸塊下冶金層上， 其中所述多個連接墊中的每一者的面積大於相關聯的凸塊下冶金層的面積，同時所述相關聯的凸塊下冶金層在所述半導體晶片及所述連接構件的堆疊方向上與所述多個連接墊中的一者交疊， 所述多個凸塊下冶金層包括位於在所述堆疊方向上與所述半導體晶片交疊的區域中的第一凸塊下冶金層以及位於交疊的所述區域之外的第二凸塊下冶金層， 所述多個連接墊包括與所述第一凸塊下冶金層相關聯的第一連接墊以及與所述第二凸塊下冶金層相關聯的第二連接墊，且 所述第一連接墊的面積大於所述第二連接墊的面積。
  15. 一種半導體封裝，包括： 連接構件，具有彼此相對的第一表面及第二表面，且包括位於所述第二表面上的多個連接墊及連接至所述多個連接墊的重佈線層； 半導體晶片，設置於所述連接構件的所述第一表面上，且具有連接至所述重佈線層的連接電極； 包封體，設置於所述連接構件的所述第一表面上且密封所述半導體晶片； 鈍化層，設置於所述連接構件的所述第二表面上； 多個凸塊下冶金接墊，設置於所述鈍化層上； 多個凸塊下冶金通孔，穿過所述鈍化層，且將所述多個凸塊下冶金接墊分別連接至所述多個連接墊；以及 多個電性連接結構，分別設置於所述多個凸塊下冶金接墊上， 其中所述多個凸塊下冶金接墊包括位於在所述半導體晶片及所述連接構件的堆疊方向上與所述半導體晶片交疊的區域中的第一凸塊下冶金接墊以及位於交疊的所述區域之外的第二凸塊下冶金接墊， 所述多個連接墊包括與所述第一凸塊下冶金接墊相關聯的第一連接墊以及與所述第二凸塊下冶金接墊相關聯的第二連接墊， 所述第一連接墊具有自與相關聯的所述第一凸塊下冶金接墊交疊的第二區域的邊界向外延伸的第一區域，且所述第二連接墊具有自與相關聯的所述第二凸塊下冶金接墊交疊的第四區域的邊界向外延伸的第三區域，且 所述第一連接墊的所述第一區域的寬度大於所述第二連接墊的所述第三區域的寬度。
  16. 如申請專利範圍第15項所述的半導體封裝，其中所述第一連接墊的所述第一區域的所述寬度為至少20微米。
  17. 如申請專利範圍第15項所述的半導體封裝，其中所述第一連接墊的直徑較相關聯的所述第一凸塊下冶金接墊的直徑大40%或大於40%。
  18. 如申請專利範圍第15項所述的半導體封裝，其中當所述重佈線層設置在所述多個連接墊中相鄰的連接墊的間隙中時，所述第一連接墊的直徑是相關聯的所述第一凸塊下冶金接墊的直徑的1.4倍至1.75倍。
  19. 如申請專利範圍第15項所述的半導體封裝，其中當所述重佈線層不設置在所述多個連接墊中相鄰的連接墊的間隙中時，所述第一連接墊的直徑是相關聯的所述第一凸塊下冶金接墊的直徑的1.5倍至2倍。
  20. 如申請專利範圍第15項所述的半導體封裝，其中所述第一連接墊被設置成與相鄰的第一連接墊具有為至少10微米的距離。
TW107138865A 2018-06-22 2018-11-01 半導體封裝 TWI692847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180071968A KR102073295B1 (ko) 2018-06-22 2018-06-22 반도체 패키지
KR10-2018-0071968 2018-06-22

Publications (2)

Publication Number Publication Date
TW202002205A true TW202002205A (zh) 2020-01-01
TWI692847B TWI692847B (zh) 2020-05-01

Family

ID=68968439

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138865A TWI692847B (zh) 2018-06-22 2018-11-01 半導體封裝

Country Status (4)

Country Link
US (2) US10559541B2 (zh)
KR (1) KR102073295B1 (zh)
CN (1) CN110634827B (zh)
TW (1) TWI692847B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102073295B1 (ko) * 2018-06-22 2020-02-04 삼성전자주식회사 반도체 패키지
US11239193B2 (en) * 2020-01-17 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
TWI734545B (zh) * 2020-07-03 2021-07-21 財團法人工業技術研究院 半導體封裝結構
JP2022092661A (ja) * 2020-12-11 2022-06-23 日本航空電子工業株式会社 デバイス及びデバイスの製造方法
US11658134B2 (en) * 2021-03-30 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor structure, semiconductor package and fabrication method thereof
KR20230123034A (ko) 2022-02-14 2023-08-23 송연 주식회사 메타버스를 이용하여 사용자의 신체활동에 대한 지능적인 훈련 및 교정이 가능한 지능형 신체활동 훈련 및 교정 플랫폼 시스템
KR20240003851A (ko) * 2022-07-04 2024-01-11 삼성전자주식회사 반도체 패키지

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116845A1 (en) * 2001-12-21 2003-06-26 Bojkov Christo P. Waferlevel method for direct bumping on copper pads in integrated circuits
JP2006511938A (ja) 2002-12-20 2006-04-06 アギア システムズ インコーポレーテッド 銅相互接続構造に結合するための構造および方法
US8350385B2 (en) * 2007-07-30 2013-01-08 Nxp B.V. Reduced bottom roughness of stress buffering element of a semiconductor component
US8343809B2 (en) * 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8017515B2 (en) * 2008-12-10 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming compliant polymer layer between UBM and conformal dielectric layer/RDL for stress relief
JP5497392B2 (ja) * 2009-09-25 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
US8084871B2 (en) * 2009-11-10 2011-12-27 Maxim Integrated Products, Inc. Redistribution layer enhancement to improve reliability of wafer level packaging
JP2011222738A (ja) * 2010-04-09 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
US8304867B2 (en) * 2010-11-01 2012-11-06 Texas Instruments Incorporated Crack arrest vias for IC devices
US8384227B2 (en) * 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
TWI449141B (zh) * 2011-10-19 2014-08-11 Richtek Technology Corp 晶圓級晶片尺度封裝元件以及其製造方法
US20130299966A1 (en) * 2012-05-10 2013-11-14 Texas Instruments Incorporated Wsp die with offset redistribution layer capture pad
US9355978B2 (en) * 2013-03-11 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
US8877554B2 (en) * 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
JP2015056458A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
US9824990B2 (en) * 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
JP5976073B2 (ja) * 2014-11-07 2016-08-23 日東電工株式会社 半導体装置の製造方法
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US9490192B1 (en) * 2015-12-30 2016-11-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102045235B1 (ko) 2016-03-31 2019-11-15 삼성전자주식회사 전자부품 패키지 및 그 제조방법
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
KR101952861B1 (ko) * 2016-06-23 2019-02-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10043772B2 (en) 2016-06-23 2018-08-07 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102016491B1 (ko) 2016-10-10 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
KR102004801B1 (ko) * 2016-11-17 2019-07-29 삼성전기주식회사 팬-아웃 반도체 패키지
US10529671B2 (en) * 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
KR102073295B1 (ko) * 2018-06-22 2020-02-04 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
TWI692847B (zh) 2020-05-01
KR102073295B1 (ko) 2020-02-04
US20190393168A1 (en) 2019-12-26
KR20200000096A (ko) 2020-01-02
CN110634827B (zh) 2023-08-11
US10559541B2 (en) 2020-02-11
US20200235058A1 (en) 2020-07-23
US10854561B2 (en) 2020-12-01
CN110634827A (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
US10643919B2 (en) Fan-out semiconductor package
TWI645526B (zh) 扇出型半導體裝置
TWI692847B (zh) 半導體封裝
TWI651818B (zh) 扇出型半導體封裝
TWI651823B (zh) 扇出型半導體封裝
TWI670822B (zh) 扇出型半導體封裝
TWI709179B (zh) 半導體封裝
TWI683409B (zh) 半導體封裝
TWI705551B (zh) 半導體封裝
TWI683406B (zh) 扇出型半導體封裝
US20190139920A1 (en) Fan-out semiconductor package
TWI702697B (zh) 半導體封裝
TW202011538A (zh) 半導體封裝
TWI667757B (zh) 扇出型半導體封裝
US20190172793A1 (en) Fan-out semiconductor package
TWI689051B (zh) 扇出型半導體封裝
TW202008533A (zh) 半導體封裝
TW202005008A (zh) 半導體封裝
TW202018900A (zh) 半導體封裝
TWI685934B (zh) 扇出型半導體封裝
TW201818517A (zh) 扇出型半導體封裝
TW201909349A (zh) 扇出型半導體封裝以及包含該封裝的封裝基板
TWI706522B (zh) 扇出型半導體封裝
TW202021063A (zh) 半導體封裝
TW201839949A (zh) 扇出型指紋感測器封裝