TW201939884A - 振盪電路 - Google Patents

振盪電路 Download PDF

Info

Publication number
TW201939884A
TW201939884A TW108101057A TW108101057A TW201939884A TW 201939884 A TW201939884 A TW 201939884A TW 108101057 A TW108101057 A TW 108101057A TW 108101057 A TW108101057 A TW 108101057A TW 201939884 A TW201939884 A TW 201939884A
Authority
TW
Taiwan
Prior art keywords
circuit
empty
capacitor
pmos transistor
charging
Prior art date
Application number
TW108101057A
Other languages
English (en)
Inventor
渡邊考太郎
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201939884A publication Critical patent/TW201939884A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Control Of Electrical Variables (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本發明提供一種電路規模小、溫度對振盪頻率的影響小的振盪電路。一種振盪電路，其特徵在於包括：定電流電路，供給基於第一空乏型的MOS電晶體的電流；充放電電路，具有第一電容、第二電容、設置於對第一電容進行充電的電流路徑上的第二空乏型的MOS電晶體、及設置於對第二電容進行充電的電流路徑上的第三空乏型的MOS電晶體，第一空乏型的MOS電晶體～第三空乏型的MOS電晶體的臨限電壓相同且臨限電壓的溫度特性相同，當以基於定電流電路的電流對第一電容進行充電而第一電容的充電完成時輸出重設訊號，當以基於定電流電路的電流對第二電容進行充電而第二電容的充電完成時輸出設置訊號；以及RS鎖存電路，輸出藉由重設訊號的輸入而下降、藉由設置訊號的輸入而上升的波形。

Description

振盪電路
本發明是有關於一種振盪電路。
先前的振盪電路已知有如專利文獻1所示般的構成。圖6是表示先前的振盪電路700的圖。
MOS電晶體702及704構成電流鏡（current mirror）電路。MOS電晶體706藉由控制電壓V1來控制流經電流鏡電路的電流I1。將MOS電晶體704的汲極設為節點N6。
電阻708連接於第一電源VDD與節點N6之間，流通電流I2。電容710連接於節點N6與第二電源VSS（GND）之間。
差動放大器712中輸入節點N6的電壓及基準電壓VREF，將輸出連接於脈衝產生器716。脈衝產生器716輸出重設訊號及振盪輸出訊號OUT，將重設訊號輸出連接於重設電晶體714的閘極，將振盪輸出訊號OUT輸出至外部。
電容710藉由電流I1與電流I2合計的電流I3而充電。電流I1具有若溫度上升則電流增加的特性。電流I2具有若溫度上升則電流減少的特性。若推進電容710的充電而使節點N6的電壓達到基準電壓VREF，則差動放大器712使輸出反轉，經由脈衝產生器716而使重設電晶體714導通（on）。重設電晶體714若導通則使電容710放電。若節點N6的電壓低於基準電壓VREF，則差動放大器712使輸出再次反轉，經由脈衝產生器716而使重設電晶體714關斷（off）。脈衝產生器716同時輸出振盪輸出訊號OUT而作為振盪電路發揮功能。
電流I3是由相對於溫度而具有相反的依存性的電流I1與電流I2的和構成，因此電流I3可成為不依存於溫度的電流，藉此可獲得具有振盪頻率不依存於溫度的特性的振盪電路。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利特開平11-168358號公報
[發明所欲解決之課題]
然而，先前的振盪電路700需要相對於溫度而具有相反的特性的兩個電流源與比較器（comparator）以及不依存於溫度的帶隙參考（Band Gap Reference，BGR）電路般的基準電壓VREF，電路規模大。另外，於電阻708的溫度特性因製造偏差而變動的情況下，存在振盪頻率因溫度而變動的課題。
本發明是為解決如上所述的課題而成，目的在於提供一種電路規模小、溫度對振盪頻率的影響小的振盪電路。
[解決課題之手段]
本發明的振盪電路的特徵在於包括定電流電路、充放電電路及重設/設置（reset-set，RS）鎖存電路，所述定電流電路具有第一空乏型的MOS電晶體，供給基於第一空乏型的MOS電晶體的電流；所述充放電電路具有：第一電容、第二電容，設置於對第一電容進行充電的電流路徑且臨限電壓及臨限電壓的溫度特性與第一空乏型的MOS電晶體相同的第二空乏型的MOS電晶體，及設置於對第二電容進行充電的電流路徑且臨限電壓及臨限電壓的溫度特性與第一空乏型的MOS電晶體相同的第三空乏型的MOS電晶體，當以基於第一空乏型的MOS電晶體的定電流電路的電流對第一電容進行充電而第一電容的充電完成時輸出重設訊號，當以基於第一空乏型的MOS電晶體的定電流電路的電流對第二電容進行充電而第二電容的充電完成時輸出設置訊號；所述RS鎖存電路輸出藉由重設訊號的輸入而下降、藉由設置訊號的輸入而上升的波形。
[發明的效果]
根據本發明，電路規模小於先前的振盪電路，且即便藉由溫度上升而定電流電路的電流增加，充放電電路的MOS電晶體的臨限電壓亦上升，因此可獲得溫度對振盪頻率的影響小的振盪電路。
以下，參照圖式來對本實施形態進行說明。
＜第一實施形態＞
圖1是表示第一實施形態的振盪電路100的圖，包括定電流電路1、充放電電路2、控制電路3。
定電流電路1包括：作為電流源的空乏型的P型通道金屬氧化物半導體（P-channel Metal Oxide Semiconductor，PMOS）電晶體30；作為電流鏡電路的增強（enhancement）型的PMOS電晶體11、12；同樣地作為電流鏡電路的增強型的N型通道金屬氧化物半導體（N-channel Metal Oxide Semiconductor，NMOS）電晶體21、22。空乏型的PMOS電晶體30的源極（source）及閘極（gate）連接於第一電源VDD，汲極（drain）連接於PMOS電晶體11的源極。PMOS電晶體11的閘極連接於PMOS電晶體12的閘極，汲極連接於NMOS電晶體21的汲極及閘極。將PMOS電晶體11的汲極稱為節點N1。PMOS電晶體12的源極連接於第一電源VDD，汲極及閘極連接於NMOS電晶體22的汲極。NMOS電晶體21的源極連接於第二電源VSS。NMOS電晶體22的閘極連接於節點N1，源極連接於第二電源VSS。
充放電電路2在內部包括構成相同的兩個充放電電路，例如第一充放電電路2A及第二充放電電路2B。第一充放電電路2A包括：空乏型的PMOS電晶體31、增強型的PMOS電晶體13、增強型的NMOS電晶體23、27、電容C1。
電容C1的一端連接於第一電源VDD，另一端連接於空乏型的PMOS電晶體31的源極及PMOS電晶體13的汲極。即，空乏型的PMOS電晶體31設置於對電容C1進行充電的電流路徑。空乏型的PMOS電晶體31的閘極連接於第一電源VDD，汲極連接於NMOS電晶體27的汲極且經由節點N2而連接於RS鎖存電路40的輸入NR。NMOS電晶體27的閘極連接於PMOS電晶體13的閘極且經由節點N4而連接於RS鎖存電路40的其中一個輸出Q，源極連接於NMOS電晶體23的汲極。NMOS電晶體23的閘極連接於定電流電路1的節點N1，源極連接於第二電源VSS。NMOS電晶體23與NMOS電晶體21構成電流鏡電路。PMOS電晶體13的源極連接於第一電源VDD。
第二充放電電路2B包括：空乏型的PMOS電晶體32、增強型的PMOS電晶體14、增強型的NMOS電晶體24、28、電容C2。
電容C2的一端連接於第一電源VDD，另一端連接於空乏型的PMOS電晶體32的源極及PMOS電晶體14的汲極。即，空乏型的PMOS電晶體32設置於對電容C2進行充電的電流路徑。空乏型的PMOS電晶體32的閘極連接於第一電源VDD，汲極連接於NMOS電晶體28的汲極且經由節點N3而連接於RS鎖存電路40的輸入NS。NMOS電晶體28的閘極連接於PMOS電晶體14的閘極且經由節點N5而連接於反相器（inverter）50的輸出，源極連接於NMOS電晶體24的汲極。NMOS電晶體24的閘極連接於定電流電路1的節點N1，源極連接於第二電源VSS。NMOS電晶體24與NMOS電晶體21構成電流鏡電路。PMOS電晶體14的源極連接於第一電源VDD。
控制電路3包括RS鎖存電路40及反相器50。
RS鎖存電路40的其中一個輸入NR如上所述經由節點N2而連接於第一充放電電路2A，另一個輸入NS如上所述經由節點N3而連接於第二充放電電路2B，其中一個輸出Q連接於反相器50的輸入且經由節點N4而連接於PMOS電晶體13的閘極。反相器50的輸出經由節點N5而連接於PMOS電晶體14的閘極。
接下來，對第一實施形態的振盪電路100的動作進行說明。
定電流電路1將基於空乏型的PMOS電晶體30的電流供給至充放電電路2。定電流電路1中，NMOS電晶體21、22構成電流鏡電路，將NMOS電晶體21、22的W/L值設定為同一值。此處，W是指MOS電晶體的通道寬度，L是指MOS電晶體的通道長度。PMOS電晶體11、12同樣地構成電流鏡電路，將PMOS電晶體11、12的W/L值設定為PMOS電晶體11的W/L大於PMOS電晶體12的W/L，且將空乏型的PMOS電晶體30的源極•汲極間電壓VDS調整為適當的值。PMOS電晶體11、12中，使用臨限電壓相同且臨限電壓的溫度特性相同的MOS電晶體，NMOS電晶體21、22中亦同樣地使用臨限電壓相同且臨限電壓的溫度特性相同的MOS電晶體，藉此，空乏型的PMOS電晶體30的源極•汲極間電壓VDS幾乎不依存於溫度而為固定。因此，定電流電路1中，依存於空乏型的PMOS電晶體30的W/L值來決定所流通的電流I的大小，依存於空乏型的PMOS電晶體30的溫度特性來決定所流通的電流I的溫度特性。空乏型的PMOS電晶體30為空乏型的電晶體的一例，呈現出當源極•汲極間電壓VDS為固定時，若溫度上升則電流I增加的特性。
圖2示出第一實施形態的節點N2～N5的時序圖。使用圖2來對第一實施形態的振盪電路100的動作進行說明。圖2中，橫軸表示時間，縱軸中節點N2、N3表示各節點的電壓，節點N4、N5表示各節點的邏輯位準（logic level）。初始狀態呈節點N4為低（Low）、節點N5為高（High）的狀態。第二充放電電路2B為充電動作狀態，若推進電容C2的充電，且藉由後述的動作而使節點N3的電壓低於作為RS鎖存電路40的負邏輯輸入的輸入NS的臨限電壓Vth（NS），則與RS鎖存電路40的輸出Q相連的節點N4、N5將各邏輯位準反轉。第二充放電電路2B中，節點N5為低（Low），因而PMOS電晶體14導通，NMOS電晶體28關斷，節點N3為VDD位準，呈放電狀態（時刻t1）。此時，於PMOS電晶體14的驅動能力足夠高的情況下，可去除NMOS電晶體28來減小電路面積。另一方面，節點N4為高（High），因而第一充放電電路2A中，PMOS電晶體13關斷，NMOS電晶體27導通，開始向電容C1的充電，第一充放電電路2A呈充電動作狀態。NMOS電晶體23與NMOS電晶體21一起構成電流鏡電路，因而向電容C1的充電電流為基於定電流電路1且依存於定電流電路1中的空乏型的PMOS電晶體30的電流。
第一充放電電路2A為充電動作狀態，若設置於電容C1的充電路徑上的空乏型的PMOS電晶體31的閘極•源極間電壓大於空乏型的PMOS電晶體31的臨限電壓的絕對值，則空乏型的PMOS電晶體31關斷（時刻t2）。
第一充放電電路2A中，若空乏型的PMOS電晶體31關斷，則節點N2的電壓急劇地向VSS側變化。第一充放電電路2A中，若節點N2的電壓低於控制電路3中的作為RS鎖存電路40的負邏輯輸入的輸入NR的臨限電壓Vth（NR），則將節點N2的電壓作為重設訊號輸入至RS鎖存電路40的輸入NR，與RS鎖存電路40的輸出Q相連的節點N4、N5將各邏輯位準反轉。第一充放電電路2A中，節點N4為低（Low），因而PMOS電晶體13導通，NMOS電晶體27關斷，節點N2為VDD位準，呈放電狀態（時刻t3）。
第二充放電電路2B中，節點N5為高（High），因而PMOS電晶體14關斷，NMOS電晶體28導通而開始向電容C2的充電，呈充電動作狀態。
此處（時刻t3時），與初始狀態相同，第一充放電電路2A呈放電狀態，第二充放電電路2B呈充電動作狀態。控制電路3在時刻t5將節點N3的電壓作為設置訊號輸入至作為RS鎖存電路40的負邏輯輸入的輸入NS，連接於RS鎖存電路40的輸出Q上的節點N4的邏輯位準變化為高（High），連接於反相器50的輸出上的節點N5的邏輯位準變化為低（Low）。以後亦反覆地進行相同的動作，本實施形態的振盪電路100進行振盪動作。再者，為了說明而將t2至t3間的時間強調表示為長時間，但實際上，與t1至t2間的時間相比為十分短的時間。t4至t5間的時間亦同樣如此。
定電流電路1的電流I基於空乏型的PMOS電晶體30的電氣特性，具有若溫度上升則電流I增加的特性。空乏型的PMOS電晶體31、32為空乏型的PMOS電晶體，具有若溫度上升則空乏型的PMOS電晶體31、32的臨限電壓增加的特性。關於自開始對電容C1、C2的充電至空乏型的PMOS電晶體31、32關斷為止的時間，因空乏型的PMOS電晶體30與空乏型的PMOS電晶體31、32的臨限電壓相同且臨限電壓的溫度特性相同，故雖然於溫度上升的情況下基於空乏型的PMOS電晶體30的電氣特性的對電容C1、C2的充電電流增加，空乏型的PMOS電晶體31、32的臨限電壓亦上升，因此所述時間不依存於溫度而為固定。如上所述，依據本實施形態的振盪電路100，可與先前相比縮小電路規模，獲得振盪頻率不依存於溫度的振盪電路100。
以下，關於本實施形態的振盪電路100的動作的詳細情況，分為使空乏型的PMOS電晶體30於飽和區域進行動作的情況、及於非飽和區域進行動作的情況，使用數式進行說明。
第一充放電電路2A中，開始電容C1的充電至空乏型的PMOS電晶體31關斷為止的時間T是由以下式子表示。
[數式1]

・・・（1）
C為電容C1的電容值，VTPD為空乏型的PMOS電晶體31的臨限電壓，I’為基於空乏型的PMOS電晶體30的對電容C1的充電電流。第二充放電電路2B中，時間T亦由相同的式子表示。此處，如上文所述，空乏型的PMOS電晶體31與空乏型的PMOS電晶體30、32的臨限電壓VTPD相等。
空乏型的PMOS電晶體30於飽和區域進行動作的情況下的對電容C1的充電電流是使用空乏型的PMOS電晶體30的臨限電壓VTPD，由以下式子表示。
[數式2]

・・・（2）
根據式1及式2，時間T是由以下式子表示。
[數式3]

・・・（3）
如式1所示，時間T與空乏型的PMOS電晶體31的臨限電壓VTPD成比例。如式2所示，充電電流與空乏型的PMOS電晶體30的臨限電壓VTPD的二次方成比例。如式3所示，時間T可由消去分母中的空乏型的PMOS電晶體30的臨限電壓VTPD及分子中的空乏型的PMOS電晶體31的臨限電壓VTPD而使臨限電壓VTPD位於分母的簡化的式子來表示。
電容C不依存於溫度而為固定。關於溫度對時間T的影響，空乏型的PMOS電晶體30、31的臨限電壓VTPD視溫度而變化，但與空乏型的PMOS電晶體30、31的臨限電壓VTPD相抵消，從而所述影響變小。但是，溫度對時間T的影響仍依存於式（3）的分母中所示的空乏型的PMOS電晶體30、31的臨限電壓VTPD的溫度變化。
若適當地調整構成電流鏡電路的PMOS電晶體11、12的W/L值，則空乏型的PMOS電晶體30能夠進行非飽和區域中的動作。空乏型的PMOS電晶體30於非飽和區域進行動作的情況下的電流I’是由以下式子表示。
[數式4]

・・・（4）
VDS為空乏型的PMOS電晶體30的源極•汲極間電壓。於非飽和區域進行動作時的空乏型的PMOS電晶體30的源極•汲極間電壓VDS的值足夠小，故可省略關於空乏型的PMOS電晶體30的源極•汲極間電壓VDS的二次式這一項，而可將式4如式5般變形。
[數式5]

・・・（5）
根據式1及式5，時間T是由以下式子表示。
[數式6]

・・・（6）
空乏型的PMOS電晶體30的源極•汲極間電壓VDS不依存於溫度而為固定，因此時間T為不依存於溫度的值。第二充放電電路中同樣地，開始電容C2的充電至空乏型的PMOS電晶體32關斷為止的時間是由相同的式子表示。如上所述，藉由使空乏型的PMOS電晶體30於非飽和區域進行動作，可獲得振盪頻率不依存於溫度的振盪電路100。
＜第二實施形態＞
圖3是表示第二實施形態的振盪電路的充放電電路2、控制電路3及波形整形電路4的圖。第二實施形態中，不同點為在第一實施形態的振盪電路100中包括波形整形電路4，其他與第一實施形態相同。省略對與第一實施形態相同的部分的說明。
波形整形電路4包括：增強型的PMOS電晶體15、16；增強型的NMOS電晶體25、26；反相器51、52。
PMOS電晶體15的源極連接於第一電源VDD，閘極連接於節點N2，汲極連接於NMOS電晶體25及反相器51的輸入。NMOS電晶體25的閘極連接於定電流電路的節點N1，源極連接於第二電源VSS。NMOS電晶體25與NMOS電晶體21（圖1）一起構成電流鏡電路。反相器51的輸出連接於控制電路3中的RS鎖存電路40的其中一個輸入NR。PMOS電晶體16的源極連接於第一電源VDD，閘極連接於節點N3，汲極連接於NMOS電晶體26及反相器52的輸入。NMOS電晶體26的閘極連接於定電流電路的節點N1，源極連接於第二電源VSS。NMOS電晶體26與NMOS電晶體21（圖1）一起構成電流鏡電路。反相器52的輸出連接於控制電路3中的RS鎖存電路40的另一個輸入NR。
波形整形電路4以作為充放電電路2的輸出的重設訊號及設置訊號更急劇地變化的方式進行動作。省略對波形整形電路的動作原理的說明。
與第一實施形態的振盪電路100相比，本實施形態的振盪電路在充放電電路2與控制電路3之間包括波形整形電路4，藉此而使輸入至控制電路3的RS鎖存電路40中的波形更加急劇。本實施形態的振盪電路能夠降低訊號變化時的直通電流（through current），可減少耗電。波形整形電路亦可設為不限於圖3所示的構成的其他形態。
＜第三實施形態＞
圖4是表示第三實施形態的振盪電路的充放電電路2、控制電路3及電壓升壓電路5的圖。第三實施形態中，不同點為在第一實施形態的振盪電路100中包括電壓升壓電路5，其他與第一實施形態相同。省略對與第一實施形態相同的部分的說明。
電壓升壓電路5包括增強型的PMOS電晶體17、18。
PMOS電晶體17的源極連接於第一電源VDD，閘極連接於節點N4，汲極連接於節點N2。PMOS電晶體18的源極連接於第一電源VDD，閘極連接於節點N5，汲極連接於節點N3。
對本實施形態的動作進行說明。於對第一實施形態的動作進行說明的圖2的時刻t1～時刻t3中，將充放電電路2B（圖1）的節點N3的電壓表示為VDD位準，但嚴格而言，藉由空乏型的PMOS電晶體32而為電壓稍許下降的電壓。因空乏型的PMOS電晶體32產生的電壓下降量依存於溫度，藉此，時刻t3的充電開始時的節點N3的電壓依存於溫度。本實施形態的振盪電路中，在PMOS電晶體14導通的同時，PMOS電晶體18導通而使節點N3的電壓直接上升至VDD位準，藉此而可獲得振盪頻率不依存於溫度的振盪電路。空乏型的PMOS電晶體31及節點N2的動作亦與空乏型的PMOS電晶體32及節點N3的動作相同，因而省略說明。
＜第四實施形態＞
圖5是表示第四實施形態的振盪電路的定電流電路1a的圖。第四實施形態的定電流電路1a為第一實施形態的定電流電路1中包括疊接電路（cascode circuit）6者。具體而言，本實施形態的振盪電路為在PMOS電晶體11與NMOS電晶體21之間、及PMOS電晶體12與NMOS電晶體22之間包括疊接電路6，呈疊接電流鏡電路構成的定電流電路1a。疊接電路6包括：增強型的PMOS電晶體601～605；增強型的NMOS電晶體反相器611～614。
PMOS電晶體605的源極連接於第一電源VDD，閘極連接於PMOS電晶體11、12的閘極及PMOS電晶體604的汲極與NMOS電晶體614的汲極，汲極連接於PMOS電晶體601的源極。PMOS電晶體601的閘極連接於PMOS電晶體602～604與PMOS電晶體602的汲極及NMOS電晶體612的汲極，汲極連接於NMOS電晶體611的汲極及閘極。PMOS電晶體602的源極連接於第一電源VDD。PMOS電晶體603的源極連接於PMOS電晶體11的汲極，汲極連接於NMOS電晶體613的汲極及NMOS電晶體21、22的閘極。PMOS電晶體604的源極連接於PMOS電晶體12的汲極。NMOS電晶體611的源極連接於第二電源VSS，閘極分別連接於NMOS電晶體612～614的閘極。NMOS電晶體612的源極連接於第二電源VSS。NMOS電晶體613的源極連接於NMOS電晶體21的汲極。NMOS電晶體614的源極連接於NMOS電晶體22的汲極。疊接電路6的構成為一般者，因而省略動作的說明。
第一實施形態的定電流電路1中，若第一電源VDD變動則受電壓變動的影響，定電流輸出的電流值發生些許變化。定電流電路1a藉由包括疊接電路6，而可改善因第一電源VDD的變動產生的振盪頻率的變化。
第一實施形態～第四實施形態可適當組合而實施。第一實施形態～第四實施形態的振盪電路的構成為一例，可在不脫離申請範圍的範圍內進行變形。
本申請案發明的振盪電路的構成的變形的一例並未圖示，有時會為了在不使用電路功能的情況下削減消耗電流而適當追加賦能開關（enable switch），或為了使定電流電路1穩定地動作而追加起動電路等。另外，另一變形的一例中，針對空乏型的PMOS電晶體30因製造偏差而定電流電路1的電流I的值變動的情況，有時可選定如下般的組合等，即，將為與空乏型的PMOS電晶體30相同的空乏型且W/L值相同的多個空乏型的PMOS電晶體群即第一群，或為與空乏型的PMOS電晶體30相同的空乏型且W/L值不同的多個空乏型的PMOS電晶體群即第二群的其中一者或兩者並聯連接於空乏型的PMOS電晶體30，以抵消空乏型的PMOS電晶體30的變動般的組合。另外，該變形中，亦可選定代替空乏型的PMOS電晶體30而連接第一群及第二群的其中一者或兩者，以抵消空乏型的PMOS電晶體30的變動般的組合。同樣地，針對電容C1、C2的電容值因製造偏差而變動的情況，有時可選定與C1、C2並聯地排列電容值不同的電容，以抵消C1、C2的電容值的變動般的組合等。
1、1a‧‧‧定電流電路
2‧‧‧充放電電路
2A‧‧‧第一充放電電路
2B‧‧‧第二充放電電路
3‧‧‧控制電路
4‧‧‧波形整形電路
5‧‧‧電壓升壓電路
6‧‧‧疊接電路
11～18、601～605‧‧‧增強型的PMOS電晶體
21～28、611～614‧‧‧增強型的NMOS電晶體
30～32‧‧‧空乏型的PMOS電晶體
40‧‧‧RS鎖存電路
50、51、52‧‧‧反相器
100‧‧‧振盪電路
700‧‧‧先前的振盪電路
702、704、706‧‧‧MOS電晶體
708‧‧‧電阻
710‧‧‧電容
712‧‧‧差動放大器
714‧‧‧重設電晶體
716‧‧‧脈衝產生器
C1、C2‧‧‧電容
I、I1、I2、I3‧‧‧電流
N1～N6‧‧‧節點
NR、NS‧‧‧輸入
OUT‧‧‧振盪輸出訊號
Q‧‧‧輸出
t1～t5‧‧‧時刻
V1‧‧‧控制電壓
VDD‧‧‧第一電源
VDS‧‧‧源極•汲極間電壓
VREF‧‧‧基準電壓
VSS（GND）‧‧‧第二電源
Vth（NR）‧‧‧輸入NR的臨限電壓
Vth（NS）‧‧‧輸入NS的臨限電壓
圖1是表示第一實施形態的振盪電路的圖。
圖2是表示第一實施形態的振盪電路的動作的時序圖。
圖3是表示第二實施形態的振盪電路的圖。
圖4是表示第三實施形態的振盪電路的圖。
圖5是表示第四實施形態的振盪電路的圖。
圖6是表示先前的振盪電路的圖。

Claims (8)

  1. 一種振盪電路，其特徵在於包括定電流電路、充放電電路及重設/設置鎖存電路， 所述定電流電路具有第一空乏型的金屬氧化物半導體電晶體，供給基於所述第一空乏型的金屬氧化物半導體電晶體的電流； 所述充放電電路具有：第一電容、第二電容、第二空乏型的金屬氧化物半導體電晶體，所述第二空乏型的金屬氧化物半導體電晶體設置於對所述第一電容進行充電的電流路徑且臨限電壓及所述臨限電壓的溫度特性與所述第一空乏型的金屬氧化物半導體電晶體相同，及第三空乏型的金屬氧化物半導體電晶體，所述第三空乏型的金屬氧化物半導體電晶體設置於對所述第二電容進行充電的電流路徑且臨限電壓及所述臨限電壓的溫度特性與所述第一空乏型的金屬氧化物半導體電晶體相同，當以基於所述第一空乏型的金屬氧化物半導體電晶體的電流對所述第一電容進行充電而所述第一電容的充電完成時輸出重設訊號，當以基於所述第一空乏型的金屬氧化物半導體電晶體的電流對所述第二電容進行充電而所述第二電容的充電完成時輸出設置訊號； 所述重設/設置鎖存電路輸出藉由所述重設訊號的輸入而下降，藉由所述設置訊號的輸入而上升的波形。
  2. 如申請專利範圍第1項所述的振盪電路，其中在所述充放電電路的所述重設訊號的輸出與所述重設/設置鎖存電路的所述重設訊號的輸入之間包括第一波形整形電路，在所述充放電電路的所述設置訊號的輸出與所述重設/設置鎖存電路的所述設置訊號的輸入之間包括第二波形整形電路。
  3. 如申請專利範圍第1項所述的振盪電路，其中所述充放電電路更包括電壓升壓電路。
  4. 如申請專利範圍第2項所述的振盪電路，其中所述充放電電路更包括電壓升壓電路。
  5. 如申請專利範圍第1項所述的振盪電路，其中所述定電流電路更包括電壓升壓電路。
  6. 如申請專利範圍第2項所述的振盪電路，其中所述定電流電路更包括電壓升壓電路。
  7. 如申請專利範圍第3項所述的振盪電路，其中所述定電流電路更包括電壓升壓電路。
  8. 如申請專利範圍第4項所述的振盪電路，其中所述定電流電路更包括電壓升壓電路。
TW108101057A 2018-03-12 2019-01-10 振盪電路 TW201939884A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018043933A JP7101499B2 (ja) 2018-03-12 2018-03-12 発振回路
JP2018-043933 2018-03-12

Publications (1)

Publication Number Publication Date
TW201939884A true TW201939884A (zh) 2019-10-01

Family

ID=67843532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101057A TW201939884A (zh) 2018-03-12 2019-01-10 振盪電路

Country Status (5)

Country Link
US (1) US10651831B2 (zh)
JP (1) JP7101499B2 (zh)
KR (1) KR20190107564A (zh)
CN (1) CN110266270A (zh)
TW (1) TW201939884A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6886544B1 (ja) * 2020-04-20 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 発振回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0561469A3 (en) * 1992-03-18 1993-10-06 National Semiconductor Corporation Enhancement-depletion mode cascode current mirror
JP3186267B2 (ja) * 1992-12-07 2001-07-11 日本電気株式会社 クロック発生回路
US5699024A (en) * 1996-05-06 1997-12-16 Delco Electronics Corporation Accurate integrated oscillator circuit
US5870345A (en) * 1997-09-04 1999-02-09 Siemens Aktiengesellschaft Temperature independent oscillator
JP2006222524A (ja) * 2005-02-08 2006-08-24 Rohm Co Ltd 発振回路
JP4610608B2 (ja) 2005-02-28 2011-01-12 富士通株式会社 電流制御発振器
US8232846B1 (en) * 2009-03-02 2012-07-31 Marvell International Ltd. Resistor capacitor (RC) oscillator
CN103312265B (zh) * 2012-03-12 2017-07-04 飞思卡尔半导体公司 振荡器电路
JP6177719B2 (ja) 2014-04-02 2017-08-09 新電元工業株式会社 点火装置および点火システム
CN105071803A (zh) * 2015-08-21 2015-11-18 东南大学 一种温度和工艺补偿型环形振荡器

Also Published As

Publication number Publication date
US10651831B2 (en) 2020-05-12
US20190280677A1 (en) 2019-09-12
JP7101499B2 (ja) 2022-07-15
KR20190107564A (ko) 2019-09-20
CN110266270A (zh) 2019-09-20
JP2019161379A (ja) 2019-09-19

Similar Documents

Publication Publication Date Title
US20050258911A1 (en) Ring oscillation circuit
JP2008092489A (ja) 発振回路
CN110719102A (zh) 振荡电路及时钟电路
US5545941A (en) Crystal oscillator circuit
CN108347242B (zh) 环形振荡器
KR102371785B1 (ko) 수정 발진 회로 및 전자 시계
JP4459043B2 (ja) 半導体素子のオシレータ回路
TW201939884A (zh) 振盪電路
US20070290751A1 (en) Regulator circuit
JPH10242812A (ja) 半導体回路
US20130328636A1 (en) VDD-Independent Oscillator Insensitive to Process Variation
TW202408161A (zh) 具有溫度補償的低功耗振盪電路及電子裝置
JPH0661801A (ja) 発振器
JP7534590B2 (ja) 放電制御回路
CN211352180U (zh) 振荡电路及时钟电路
US10873305B2 (en) Voltage follower circuit
US20120306549A1 (en) Semiconductor integrated circuit
JP2022156805A (ja) 遅延回路、及び遅延回路の制御方法
JP4882474B2 (ja) 発振器
US20240223127A1 (en) Rc oscillator
JP2017118323A (ja) 発振回路
JP4551862B2 (ja) 温度制御発振器
JPH05268002A (ja) 電圧制御発振器
TW202306314A (zh) 振盪電路
JP2000196421A (ja) 電圧比較器