JP4610608B2 - 電流制御発振器 - Google Patents

電流制御発振器 Download PDF

Info

Publication number
JP4610608B2
JP4610608B2 JP2007505762A JP2007505762A JP4610608B2 JP 4610608 B2 JP4610608 B2 JP 4610608B2 JP 2007505762 A JP2007505762 A JP 2007505762A JP 2007505762 A JP2007505762 A JP 2007505762A JP 4610608 B2 JP4610608 B2 JP 4610608B2
Authority
JP
Japan
Prior art keywords
current
transistor
capacitor
transistors
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007505762A
Other languages
English (en)
Other versions
JPWO2006092842A1 (ja
Inventor
大輔 山崎
アンジェイ ラデツキ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006092842A1 publication Critical patent/JPWO2006092842A1/ja
Application granted granted Critical
Publication of JP4610608B2 publication Critical patent/JP4610608B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Pulse Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は電流制御発振器に関し、特に制御電流によって発振周波数が変化する電流制御発振器に関する。
電流や電圧によって制御される発振器は、データ通信システムの基本的な部分であるクロック復元や、ビット同期ブロックにおけるＰＬＬ（Phase Locked Loop）で広く利用されている。このような発振器に、二重コンデンサを利用した電流制御発振器、電圧制御発振器がある（例えば、非特許文献１，２、特許文献１参照）。
図９は、従来の二重コンデンサによる電流制御発振器の回路図である。図に示すように電流制御発振器は、ＰＭＯＳのトランジスタＭ１０１，Ｍ１０３，Ｍ１０５〜Ｍ１０７、ＮＭＯＳのトランジスタＭ１０２，Ｍ１０４、コンデンサＣ１０１，Ｃ１０２、電流源Ｉ１０１、コンパレータ１０１，１０２、およびＲＳのフリップフロップ１０３を有している。
トランジスタＭ１０１，Ｍ１０２，Ｍ１０６とコンデンサＣ１０１とで１つの遅延回路を構成し、トランジスタＭ１０３，Ｍ１０４，Ｍ１０７とコンデンサＣ１０２とで１つの遅延回路を構成している。各遅延回路のコンデンサＣ１０１，Ｃ１０２が、交互に充放電を行うことによって、発振信号を発生する。
トランジスタＭ１０５，Ｍ１０６，Ｍ１０７は、カレントミラー回路を構成している。このカレントミラー回路は、電流源Ｉ１０１の電流を、トランジスタＭ１０６，Ｍ１０７へ折り返している。
遅延回路を構成しているトランジスタＭ１０１，Ｍ１０２は、ゲートにＬ状態の信号が入力されると、トランジスタＭ１０１がオンし、トランジスタＭ１０２がオフする。これにより、コンデンサＣ１０１には、トランジスタＭ１０６からの電流（電荷）が充電されることになる。また、トランジスタＭ１０１，Ｍ１０２は、ゲートにＨ状態の信号が入力されると、トランジスタＭ１０１がオフし、トランジスタＭ１０２がオンする。これにより、コンデンサＣ１０１は、電圧Ｖｓｓ（電圧Ｖｄｄの電源のグランド電圧）のノードにショートされ、充電していた電荷を放電する。もう１つの遅延回路を構成しているトランジスタＭ１０３，Ｍ１０４およびコンデンサＣ１０２も、上記のトランジスタＭ１０１，Ｍ１０２およびコンデンサＣ１０１と同様に、トランジスタＭ１０７から流れる電流を充放電する。
コンデンサＣ１０１，Ｃ１０２の電圧は、コンパレータ１０１，１０２に入力される。コンパレータ１０１，１０２は、基準電圧Ｖｒｅｆが入力されており、この基準電圧ＶｒｅｆとコンデンサＣ１０１，Ｃ１０２の電圧を比較し、比較結果をフリップフロップ１０３へ出力する。例えば、コンパレータ１０１，１０２は、コンデンサＣ１０１，Ｃ１０２の電圧が基準電圧Ｖｒｅｆより大きくなると、Ｈ状態の信号を出力する。
フリップフロップ１０３のＳ端子には、コンパレータ１０１からの信号が入力され、Ｒ端子には、コンパレータ１０２からの信号が入力される。フリップフロップ１０３は、Ｓ端子に入力される信号がＨ状態になると、Ｑ端子からＨ状態の信号を出力する。すなわち、フリップフロップ１０３は、コンデンサＣ１０１に電荷が充電され、コンデンサＣ１０１の電圧が基準電圧Ｖｒｅｆを超えると、Ｑ端子からＨ状態の信号を出力する。Ｑ端子から出力されるＨ状態の信号は、トランジスタＭ１０１，Ｍ１０２のゲートに出力される。これによって、トランジスタＭ１０２がオンし、コンデンサＣ１０１の電荷が放電される。
一方、フリップフロップ１０３のＸＱ端子からは、Ｓ端子に入力されるＨ状態の信号により、Ｌ状態の信号が出力される。これによって、トランジスタＭ１０３がオンし、コンデンサＣ１０２に電荷が充電される。コンデンサＣ１０２の電圧が充電によって基準電圧Ｖｒｅｆを超えると、コンパレータ１０２からＨ状態の信号が出力される。フリップフロップ１０３は、Ｒ端子にＨ状態の信号が入力されることにより、Ｑ端子からＬ状態、ＸＱ端子からＨ状態の信号を出力する。これによって、今度はコンデンサＣ１０１に電荷が充電され、コンデンサＣ１０２が放電を行う。
このように、コンデンサＣ１０１，Ｃ１０２が交互の充放電を繰り返すことにより、図に示すノードＮ１０１，Ｎ１０２から発振信号が得られる。また、電流源Ｉ１０１の電流量を制御することにより、コンデンサＣ１０１，Ｃ１０２の充電速度を変えることができ、発振信号の周波数を変えることができる。
図１０は、コンデンサの充放電を説明する図である。図に示す波形Ｗ１０１，Ｗ１０２は、コンデンサＣ１０１（ノードＮ１０１）の電圧の変化を示している。波形Ｗ１０３，Ｗ１０４は、コンデンサＣ１０２（ノードＮ１０２）の電圧の変化を示している。
波形Ｗ１０１に示すように、コンデンサＣ１０１は、トランジスタＭ１０６からの電流により、電圧が上昇する。そして、コンデンサＣ１０１の電圧がコンパレータ１０１に入力されている基準電圧Ｖｒｅｆに達すると、波形Ｗ１０２に示すように電荷の放電が行われ、波形Ｗ１０３に示すように、コンデンサＣ１０２の電荷の充電が行われる。充電によってコンデンサＣ１０２の電圧が基準電圧Ｖｒｅｆに達すると、波形Ｗ１０４に示すように電荷の放電が行われる。このように、コンデンサＣ１０１，Ｃ１０２が充放電を繰り返すことにより、発振信号が得られる。
ところで、図に示す電流制御発振器の周期Ｔは、次の式（１）で示される。
Ｔ＝２（Ｃ＊Ｖｒｅｆ／Ｉｃ＋Ｔｄ）……（１）
ここで、ＣはコンデンサＣ１０１，Ｃ１０２の容量、ＩｃはコンデンサＣ１０１，Ｃ１０２に流れる電流、Ｔｄはコンパレータ１０１，１０２による遅れ時間（電圧比較をするのに生じる時間）である。従って、発振信号の周波数ｆは、次の式（２）で示される。
ｆ＝Ｉｃ／２＊｛（Ｃ＊Ｖｒｅｆ＋Ｔｄ＊Ｉｃ）｝……（２）
図１１は、コンデンサに充電される電流と発振信号の周波数の関係を示した図である。図の波形Ｗ１１１は、電流源Ｉ１０１の電流と周波数の理想の関係を示している。波形Ｗ１１２は、電流源Ｉ１０１の電流と周波数の実際の関係を示している。波形Ｗ１１１に示すように、電流源Ｉ１０１の電流を増加させると、それに比例して発振信号の周波数が増加するのが望ましい。
式（２）の分子のＩｃにより、電流源Ｉ１０１の電流を増加させると、周波数も大きくなる。しかし、分母にもＩｃが存在するため、波形Ｗ１１２に示すように非線形となる。すなわち、コンパレータ１０１，１０２の遅れによる時間Ｔｄによって、電流と周波数の関係は非線形となる。そのため、電流源Ｉ１０１の電流を増加しても、周波数の高域が伸びず、周波数レンジが狭くなってしまう。なお、コンパレータ１０１，１０２の遅れは、コンパレータ１０１，１０２自身が持つ遅れと、入力段に接続されているトランジスタＭ１０１〜Ｍ１０４の寄生容量、コンデンサＣ１０１，Ｃ１０２の容量によって生じる遅れとがある。
M. Flynn, and S. Lidholm, "A 1.2-um CMOS Current-Controlled Oscillator," In IEEE Journal of Solid State Circuits, Vol. 27, No. 7, pp. 982-987, July 1992. M. Banu, "MOS oscillators with multi-decade tuning range and gigahertz maximum speed," IEEE J. Solid-State Circuits, vol. 23, pp. 1386-1393, Dec. 1988. 特開平８−２６５１０８号公報
このように、コンパレータ１０１，１０２の遅れによって、発振信号の周波数レンジが狭いという問題点があった。
また、コンパレータ１０１，１０２の比較を速くして周波数レンジを広くしようとすると、消費電力が大きくなるという問題点があった。
本発明はこのような点に鑑みてなされたものであり、消費電力を大きくすることなく、発振信号の周波数レンジを広くすることができる電流制御発振器を提供することを目的とする。
本発明では上記問題を解決するために、制御電流によって発振周波数が変化する電流制御発振器において、前記制御電流に基づく充電電流を出力する２つの電流回路と、前記電流回路に対応して設けられ、前記充電電流が供給されるコンデンサと、前記コンデンサに対応して設けられ、前記コンデンサの電荷を放電する放電トランジスタと、前記電流回路と前記コンデンサとの間に接続され、前記コンデンサの電圧に応じて、前記電流回路と前記コンデンサとの間を開閉する開閉トランジスタと、前記電流回路に対応して設けられ、前記電流回路から前記開閉トランジスタに出力される前記充電電流に応じて、信号を出力する信号出力トランジスタと、前記信号に応じて、前記放電トランジスタを交互に駆動するフリップフロップと、を備え、前記信号出力トランジスタのゲートは、前記電流回路と前記開閉トランジスタとの間に接続される、ことを特徴とする電流制御発振器が提供される。
このような電流制御発振器によれば、充放電を行うコンデンサの電圧に応じて、開閉トランジスタが電流回路とコンデンサとの間を開閉する。そして、ゲートが電流回路と開閉トランジスタとの間に接続された信号出力トランジスタは、コンデンサと電流回路との間が切り離されると、電流回路の充電電流によって直ちに信号をフリップフロップに出力する。これにより、信号の遅れが解消される。また、コンパレータを用いずに、コンデンサの電圧に応じた信号をフリップフロップに出力する。
また、本発明では上記課題を解決するために、制御電流によって発振周波数が変化する電流制御発振器において、前記制御電流に基づく充電電流を出力する電流回路と、前記充電電流が供給されるコンデンサと、前記コンデンサの電荷を放電する放電トランジスタと、前記電流回路と前記コンデンサとの間に接続され、前記コンデンサの電圧に応じて、前記電流回路と前記コンデンサとの間を開閉する開閉トランジスタと、を有する遅延回路と、前記電流回路から前記開閉トランジスタに出力される前記充電電流に応じて、信号を出力する信号出力トランジスタと、を備え、前記信号出力トランジスタのゲートは、前記電流回路と前記開閉トランジスタとの間に接続される、ことを特徴とする電流制御発振器が提供される。
このような電流制御発振器によれば、遅延回路の充電電流が供給されるコンデンサと充電電流を供給する電流回路との間に、コンデンサの電圧に応じて、電流回路とコンデンサとの間を開閉する開閉トランジスタを設けるようにした。そして、電流回路から開閉トランジスタに出力される充電電流に応じて信号を出力する、ゲートが電流回路と開閉トランジスタとの間に接続される信号出力トランジスタを設けるようにした。これによって、信号の遅れが解消される。また、コンパレータを用いずに、コンデンサの電圧に応じた信号を出力する。
本発明の電流制御発振器では、充放電を行うコンデンサの電圧に応じて、電流回路とコンデンサとを切り離し、ゲートが電流回路と開閉トランジスタとの間に接続された信号出力トランジスタが電流回路の充電電流に応じて直ちに信号を出力するようにした。これによって、コンデンサによる信号の遅れが解消され、また、コンパレータを用いずに、信号出力トランジスタによって信号をフリップフロップに出力するので、消費電力を増加させることなく、周波数レンジを広くすることができる。
また、本発明の電流制御発振器では、遅延回路を、充放電を行うコンデンサの電圧に応じて、電流回路とコンデンサとを切り離すように構成し、ゲートが電流回路と開閉トランジスタとの間に接続された信号出力トランジスタが電流回路の充電電流に応じて直ちに信号を出力するようにした。これによって、コンデンサによる信号の遅れが解消され、また、コンパレータを用いずに、信号出力トランジスタによって信号を出力するので、消費電力を増加させることなく、周波数レンジを広くすることができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
電流制御発振器の概要を示した図である。 第１の実施の形態に係る電流制御発振器の回路図である。 図２の遅延回路の回路図である。 電流制御発振器の各部の電圧変化を示した図である。 フリップフロップの回路図である。 図５のＮＡＮＤ回路の詳細な回路図である。 図２の電流制御発振器における制御電流と発振信号の周波数の関係を示した図である。 第２の実施の形態に係る電流制御発振器の回路図である。 従来の二重コンデンサによる電流制御発振器の回路図である。 コンデンサの充放電を説明する図である。 コンデンサに充電される電流と発振信号の周波数の関係を示した図である。
以下、本発明の原理を図面を参照して詳細に説明する。
図１は、電流制御発振器の概要を示した図である。図に示すように電流制御発振器は、ＮＭＯＳの放電トランジスタＭ１，Ｍ３、ＮＭＯＳの開閉トランジスタＭ２，Ｍ４、ＮＭＯＳの信号出力トランジスタＭ５，Ｍ６、ＰＭＯＳのトランジスタＭ７，Ｍ８、電流源Ｉ１、電流回路１ａ，１ｂ、およびフリップフロップ２を有している。
電流回路１ａ，１ｂは、電流源Ｉ１の制御電流に基づいて、充電電流を出力する。コンデンサＣ１，Ｃ２は、電流回路１ａ，１ｂに対応して設けられ、電流回路１ａ，１ｂから充電電流が供給される。放電トランジスタＭ１，Ｍ３は、コンデンサＣ１，Ｃ２に対応して設けられ、コンデンサＣ１，Ｃ２に充電されている電荷を放電する。
開閉トランジスタＭ２，Ｍ４は、電流回路１ａ，１ｂに対応して設けられ、コンデンサＣ１，Ｃ２の電圧に応じて、電流回路１ａ，１ｂとコンデンサＣ１，Ｃ２との間を開閉する。例えば、開閉トランジスタＭ２，Ｍ４は、ゲートに基準電圧Ｖｒｅｆが入力され、基準電圧ＶｒｅｆとコンデンサＣ１，Ｃ２の電圧の差がしきい値電圧以下になるとオフし、電流回路１ａ，１ｂとコンデンサＣ１，Ｃ２との間をハイインピーダンスにして切り離す。
信号出力トランジスタＭ５，Ｍ６は、電流回路１ａ，１ｂに対応して設けられ、ゲートが電流回路１ａ，１ｂと開閉トランジスタＭ２，Ｍ４との間に接続されている。信号出力トランジスタは、電流回路１ａ，１ｂから出力される充電電流に応じて、Ｈ状態およびＬ状態の信号をフリップフロップ２に出力する。例えば、コンデンサＣ１，Ｃ２が所定の電圧になり、開閉トランジスタＭ２，Ｍ４によって電流回路１ａ，１ｂとコンデンサＣ１，Ｃ２との間が切り離されると、充電電流は、信号出力トランジスタＭ５，Ｍ６のゲートに流れ込むことになる。これにより、信号出力トランジスタＭ５，Ｍ６のゲートの電圧は直ちに上昇し（ゲートのインピーダンスは非常に大きいため）、オンすることになる。
フリップフロップ２は、信号出力トランジスタＭ５，Ｍ６からの信号に応じて、交互に放電トランジスタＭ１，Ｍ３を駆動する。トランジスタＭ７，Ｍ８は、信号出力トランジスタＭ５，Ｍ６と接続されてインバータを構成している。トランジスタＭ７，Ｍ８は、ゲートにバイアス電圧Ｖｂｉａｓが入力され、常時オンしている。
このように、充放電を行うコンデンサＣ１，Ｃ２の電圧に応じて、電流回路１ａ，１ｂとコンデンサＣ１，Ｃ２とを切り離し、信号出力トランジスタＭ５，Ｍ６が充電電流によって直ちに信号を出力するようにした。これによって、信号の遅れが解消され、また、コンパレータを用いずに、信号出力トランジスタＭ５，Ｍ６によって信号をフリップフロップ２に出力するので、消費電力を増加させることなく、周波数レンジを広くすることができる。
次に、本発明の第１の実施の形態を図面を参照して詳細に説明する。
図２は、第１の実施の形態に係る電流制御発振器の回路図である。図に示すように電流制御発振器は、ＮＭＯＳのトランジスタＭ１１〜Ｍ１４，Ｍ１８，Ｍ１９、ＰＭＯＳのトランジスタＭ１５〜Ｍ１７，Ｍ２０，Ｍ２１、コンデンサＣ１１，Ｃ１２、電流源Ｉ１１、およびＲＳのフリップフロップ１１を有している。これらの素子は、例えば、１つの半導体チップ上に形成される。なお、トランジスタＭ１１のドレインのノードをノードＮ１１、トランジスタＭ１２のドレインのノードをノードＮ１２、トランジスタＭ１３のドレインのノードをノードＮ１３、およびトランジスタＭ１４のドレインのノードをノードＮ１４とする。
トランジスタＭ１５，Ｍ１６のソースは、電圧Ｖｄｄの電源のノードと接続されている。トランジスタＭ１５，Ｍ１６のゲートは、互いに接続され、トランジスタＭ１５のドレインおよび電流源Ｉ１１と接続されている。トランジスタＭ１６のドレインは、トランジスタＭ１２のドレインと接続されている。
トランジスタＭ１２のゲートには、基準電圧Ｖｒｅｆが入力される。トランジスタＭ１２のソースは、トランジスタＭ１１のドレインと接続されている。
トランジスタＭ１１のゲートは、フリップフロップ１１のＱ端子と接続されている。トランジスタＭ１１のソースは、電圧Ｖｓｓ（電圧Ｖｄｄの電源のグランド電圧）のノードと接続されている。トランジスタＭ１１のドレイン−ソース間には、コンデンサＣ１１が接続されている。
トランジスタＭ１７のゲートは、トランジスタＭ１５，Ｍ１６のゲートと接続されている。トランジスタＭ１７のソースは、電圧Ｖｄｄのノードと接続されている。トランジスタＭ１７のドレインは、トランジスタＭ１４のドレインと接続されている。
トランジスタＭ１４のゲートには、基準電圧Ｖｒｅｆが入力される。トランジスタＭ１４のソースは、トランジスタＭ１３のドレインと接続されている。
トランジスタＭ１３のゲートは、フリップフロップ１１のＸＱ端子と接続されている。トランジスタＭ１３のソースは、電圧Ｖｓｓのノードと接続されている。トランジスタＭ１３のドレイン−ソース間には、コンデンサＣ１２が接続されている。
トランジスタＭ２０，Ｍ２１のゲートには、バイアス電圧Ｖｂｉａｓが入力されている。トランジスタＭ２０，Ｍ２１のソースは、電圧Ｖｄｄのノードと接続されている。トランジスタＭ２０，Ｍ２１のドレインは、トランジスタＭ１８，Ｍ１９のドレインと接続され、また、フリップフロップ１１のＸＳ端子、ＸＲ端子と接続されている。
トランジスタＭ１８，Ｍ１９のゲートは、トランジスタＭ１２，Ｍ１４のドレインと接続されている。トランジスタＭ１８，Ｍ１９のソースは、電圧Ｖｓｓのノードと接続されている。
トランジスタＭ１５〜Ｍ１７は、カレントミラー回路を構成している。このカレントミラー回路は、電流源Ｉ１１の電流を、トランジスタＭ１６，Ｍ１７へ折り返している。
電流源Ｉ１１の電流は制御することができるようになっている。電流源Ｉ１１の電流量を制御することによって、コンデンサＣ１１，Ｃ１２の充電の速さを変え、発振信号の周波数を変えることができる。
トランジスタＭ１１，Ｍ１２，Ｍ１６とコンデンサＣ１１とで１つの遅延回路を構成し、トランジスタＭ１３，Ｍ１４，Ｍ１７とコンデンサＣ１２とで１つの遅延回路を構成している。各遅延回路のコンデンサＣ１１，Ｃ１２が、交互に充放電を行うことによって、発振信号を発生する。ここで、トランジスタＭ１１，Ｍ１２，Ｍ１６とコンデンサＣ１１とで構成される遅延回路について詳細に説明する。
図３は、図２の遅延回路の回路図である。図２と同じものには同じ符号を付し、その説明を省略する。
トランジスタＭ１１は、フリップフロップ１１のＸＱ端子から出力される信号に応じてオン／オフする。トランジスタＭ１１は、ゲートにＨ状態の信号が入力されるとオンし、コンデンサＣ１１に充電されている電荷を放電する。トランジスタＭ１１は、ゲートにＬ状態の信号が入力されるとオフし、電流源Ｉ１１ａの電流（電荷）をコンデンサＣ１１に充電するようにする。なお、電流源Ｉ１１ａは、図２で示したトランジスタＭ１６より流れる電流を示している。
トランジスタＭ１２は、コンデンサＣ１１の電圧に応じてオン／オフし、電流源Ｉ１１ａが接続されているノードＮ１２と、コンデンサＣ１１が接続されているノードＮ１１を接続した状態および切り離した状態にする。例えば、コンデンサＣ１１の電荷が放電され、ノードＮ１１の電圧が電圧Ｖｓｓとする。ノードＮ１１とトランジスタＭ１２のゲートの電位差は、しきい値電圧以上であり、トランジスタＭ１２はオンし、ノードＮ１２とノードＮ１１を接続した状態にする。一方、コンデンサＣ１１に電流源Ｉ１１ａの電流が充電され、ノードＮ１１の電圧が上昇すると、ノードＮ１１とトランジスタＭ１２のゲート電位差は、しきい値電圧より小さくなる。すると、トランジスタＭ１２はオフし、ノードＮ１２とノードＮ１１の間をハイインピーダンスにして切り離した状態にする。
例えば、トランジスタＭ１２のしきい値電圧を０．６Ｖ、トランジスタＭ１２のゲートに入力されている基準電圧Ｖｒｅｆの電圧を１．２Ｖとする。コンデンサＣ１１は、トランジスタＭ１１によって放電され、ノードＮ１１の電圧は、電圧Ｖｓｓ（０Ｖ）とする。この場合、トランジスタＭ１２のソース−ゲート間の電圧は、１．２Ｖであり、トランジスタＭ１２はオンする。トランジスタＭ１２のオンにより、ノードＮ１２とノードＮ１１は接続された状態になり、コンデンサＣ１１には、電流源Ｉ１１ａの電流が充電される。
コンデンサＣ１１の充電により、ノードＮ１１の電圧が上昇し、０．６Ｖ以上になると、トランジスタＭ１２のソース−ゲート間の電位差は、０．６Ｖより小さくなる。これにより、トランジスタＭ１２はオフし、ノードＮ１２とノードＮ１１は切り離された状態になる。
なお、図２のトランジスタＭ１３，Ｍ１４，Ｍ１７とコンデンサＣ１２とで構成される遅延回路も同様に、トランジスタＭ１４が、コンデンサＣ１２の電圧に応じてオン／オフし、トランジスタＭ１７が接続されているノードＮ１４と、コンデンサＣ１２が接続されているノードＮ１３とを接続した状態および切り離した状態にする。
図２の説明に戻る。トランジスタＭ１２がオフすると、上述したように、ノードＮ１２とノードＮ１１は切り離された状態になる。これによって、トランジスタＭ１８のゲートの電圧は、トランジスタＭ１６からの電流によって上昇し、トランジスタＭ１８はオンする。同様に、トランジスタＭ１４がオフすると、ノードＮ１４とノードＮ１３は切り離された状態になる。これによって、トランジスタＭ１９のゲートの電圧は、トランジスタＭ１７からの電流によって上昇し、トランジスタＭ１９はオンする。
トランジスタＭ２０，Ｍ１８で１つのインバータを構成し、トランジスタＭ２１，Ｍ１９で１つのインバータを構成している。トランジスタＭ２０，Ｍ２１は、ゲートにバイアス電圧Ｖｂｉａｓが入力され、常時オンするようになっている。これによって、トランジスタＭ１８，Ｍ１９がオフすると、トランジスタＭ１８，Ｍ１９のドレインのノードはＨ状態となる。トランジスタＭ１８，Ｍ１９がオンすると、Ｌ状態となる。
トランジスタＭ１８がオンすると、ドレインのノードがＬ状態となり、フリップフロップ１１のＸＳ端子には、Ｌ状態の信号が入力される。すなわち、コンデンサＣ１１に電荷が充電され、コンデンサＣ１１が所定の電圧になると、トランジスタＭ１２がオフし、トランジスタＭ１８がオンする。そして、フリップフロップ１１のＸＳ端子にＬ状態の信号が入力される。フリップフロップ１１は、ＸＳ端子にＬ状態の信号が入力されると、Ｑ端子からＨ状態の信号を出力し、ＸＱ端子からＬ状態の信号を出力する。
トランジスタＭ１１は、フリップフロップ１１のＱ端子から出力されるＨ状態の信号によりオンし、コンデンサＣ１１に充電されている電荷を放電する。一方、トランジスタＭ１３は、ＸＱ端子から出力されるＬ状態の信号によりオフし、トランジスタＭ１７からの電流をコンデンサＣ１２に充電するようにする。コンデンサＣ１２の電圧が所定の電圧になると、トランジスタＭ１４はオフし、トランジスタＭ１９がオンする。そして、フリップフロップ１１のＸＲ端子にＬ状態の信号が入力される。フリップフロップ１１は、ＸＲ端子にＬ状態の信号が入力されると、Ｑ端子からＬ状態の信号を出力し、ＸＱ端子からＨ状態の信号を出力する。
トランジスタＭ１１は、フリップフロップ１１のＱ端子から出力されるＬ状態の信号によりオフし、トランジスタＭ１６からの電流をコンデンサＣ１１に充電する。一方、トランジスタＭ１３は、フリップフロップ１１のＸＱ端子から出力されるＨ状態の信号によりオンし、コンデンサＣ１２に充電されている電荷を放電する。このようにして、コンデンサＣ１１，Ｃ１２は交互に充放電を繰り返す。
図２の電流制御発振器では、トランジスタＭ１２は、コンデンサＣ１１の電圧が所定の電圧になると、ノードＮ１１とノードＮ１２とを切り離す。これによって、トランジスタＭ１８は、トランジスタＭ１２，Ｍ１６の寄生容量と自身のゲート容量の影響によってのみオン／オフの遅れが生じ、コンデンサＣ１１の容量の影響を受けずにオン／オフすることができる。トランジスタＭ１２，Ｍ１６の寄生容量と、自身のゲート容量は非常に小さいため、トランジスタＭ１８でのオン／オフの遅れは、非常に小さいものとなる。また、図９で示したように、コンパレータ１０１を用いないで、コンデンサＣ１１の電圧の比較判断を行うので、その判断の遅れは非常に小さいものとなる。同様に、トランジスタＭ１４も、コンデンサＣ１２の電圧が所定の電圧になると、ノードＮ１３とノードＮ１４とを切り離す。これによって、トランジスタＭ１９は、トランジスタＭ１４，Ｍ１７の寄生容量と自身のゲート容量の影響によってのみオン／オフの遅れが生じ、コンデンサＣ１２の容量の影響を受けずにオン／オフすることができる。トランジスタＭ１４，Ｍ１７の寄生容量と、自身のゲート容量は非常に小さいため、トランジスタＭ１９でのオン／オフの遅れは、非常に小さいものとなる。また、図９で示したように、コンパレータ１０２を用いないで、コンデンサＣ１２の電圧の比較判断を行うので、その判断の遅れは非常に小さいものとなる。
次に、各部の電圧変化について説明する。
図４は、電流制御発振器の各部の電圧変化を示した図である。図に示す波形Ｗ１は、図２のノードＮ１１の電圧変化を示している。波形Ｗ２は、ノードＮ１２の電圧変化を示している。波形Ｗ３は、フリップフロップ１１のＸＳ端子に入力される信号の電圧変化を示している。図に示すＶｒｅｆは、トランジスタＭ１２のゲートに入力される基準電圧Ｖｒｅｆ、ＶｔｓｅｎｓはトランジスタＭ１２のしきい値電圧、Ｖｒｅｆ−Ｖｔｓｅｎｓは、トランジスタＭ１２がオン／オフするノードＮ１１の電圧を示している。Ｖｔｉｎｖは、トランジスタＭ１８がオン／オフする電圧を示している。
コンデンサＣ１１には、最初、電荷はなく、ノードＮ１１の電圧は電圧Ｖｓｓ（０Ｖ）であるとする。トランジスタＭ１１がオフし、コンデンサＣ１１にトランジスタＭ１６からの電流が充電される。
コンデンサＣ１１にトランジスタＭ１６からの電流が充電されると、ノードＮ１１の電圧は波形Ｗ１に示すように上昇してくる。ノードＮ１１の電圧が、Ｖｒｅｆ−Ｖｔｓｅｎｓまで上昇すると、トランジスタＭ１２はオフする。すると、ノードＮ１１の電圧上昇は、波形Ｗ１に示すように緩やかとなって止まる。一方、ノードＮ１２の電圧は、コンデンサＣ１１への電流の供給がストップしたことにより、波形Ｗ２に示すように急激に上昇する。
ノードＮ１２の電圧が、Ｖｔｉｎｖを超えると、トランジスタＭ１８はオンする。これによって、フリップフロップ１１のＸＳ端子に入力される信号は、波形Ｗ３に示すように電圧Ｖｄｄ（Ｈ状態）から電圧Ｖｓｓ（Ｌ状態）になる。フリップフロップ１１は、ＸＳ端子にＬ状態の信号が入力されたことにより、Ｑ端子からＨ状態を出力する。
トランジスタＭ１１は、フリップフロップ１１のＱ端子からＨ状態の信号が出力されることにより、オンする。これによって、コンデンサＣ１１は放電し、ノードＮ１１の電圧は、波形Ｗ１に示すように電圧Ｖｓｓとなる。また、ノードＮ１１の電圧が電圧Ｖｓｓになったことにより、トランジスタＭ１２はオンし、ノードＮ１２の電圧は、波形Ｗ２に示すように電圧Ｖｓｓとなる。また、ノードＮ１２の電圧が電圧Ｖｓｓになったことにより、トランジスタＭ１８はオフし、フリップフロップ１１のＸＳ端子に入力される信号は、波形Ｗ３に示すようにＨ状態となる。
ところで、トランジスタＭ１２，Ｍ１４のしきい値電圧は、製造プロセスに依存し、ばらつきが発生する。そのため、電流制御発振器によって、コンデンサＣ１１，Ｃ１２の充放電の時間が異なり、同じ電流であっても周波数が異なる場合がある。そこで、トランジスタＭ１２，Ｍ１８が同じ特性を有するように形成し、トランジスタＭ１４，Ｍ１９が同じ特性を有するように形成する。このとき、トランジスタＭ１２，Ｍ１８が近くとなるように形成し、トランジスタＭ１４，Ｍ１９が近くとなるように形成する。これによって、トランジスタＭ１２，Ｍ１４のしきい値電圧のばらつきによる充放電時間のばらつきを補償することができる。
例えば、トランジスタＭ１２のしきい値電圧が、設計していた値より大きかったとする。この場合、トランジスタＭ１２は、ノードＮ１１の電圧が設計していた電圧になる前にオンしてしまう。しかし、トランジスタＭ１８のしきい値電圧も、トランジスタＭ１２と同様に大きくなっているため、トランジスタＭ１８のオン時間が遅れる。すなわち、トランジスタＭ１２が速くオンしてしまうのを、トランジスタＭ１８で補償している。このように、トランジスタＭ１２，Ｍ１８およびトランジスタＭ１４，Ｍ１９が同じ特性を有するように形成することによって、トランジスタＭ１２，Ｍ１４のしきい値電圧のばらつきによる、充放電時間のばらつきを補償することができる。
次に、フリップフロップ１１の詳細な回路について説明する。
図５は、フリップフロップの回路図である。図に示すようにフリップフロップ１１は、ＮＡＮＤ回路１２，１３によって構成されている。ＮＡＮＤ回路１２の一方の入力は、トランジスタＭ１８のドレインと接続されている。ＮＡＮＤ回路１３の一方の入力は、トランジスタＭ１９のドレインと接続されている。ＮＡＮＤ回路１２の他方の入力は、ＮＡＮＤ回路１３の出力と接続され、ＮＡＮＤ回路１３の他方の入力は、ＮＡＮＤ回路１２の出力と接続されている。ＮＡＮＤ回路１２の出力は、トランジスタＭ１１のゲートと接続され、ＮＡＮＤ回路１３の出力は、トランジスタＭ１３のゲートと接続されている。なお、ＮＡＮＤ回路１２の一方の入力は、ＸＳ端子に対応し、ＮＡＮＤ回路１３の一方の入力は、ＸＲ端子に対応する。また、ＮＡＮＤ回路１２の出力は、Ｑ端子に対応し、ＮＡＮＤ回路１３の出力は、ＸＱ端子に対応する。
図６は、図５のＮＡＮＤ回路の詳細な回路図である。図に示すようにＮＡＮＤ回路１２は、ＰＭＯＳのトランジスタＭ２１，Ｍ２４およびＮＭＯＳのトランジスタＭ２２，Ｍ２３を有している。なお、ＮＡＮＤ回路１３も図６と同様の回路構成を有し、その説明は省略する。
トランジスタＭ２１のソースは、電圧Ｖｄｄのノードに接続されている。トランジスタＭ２１のゲートは、トランジスタＭ２２のゲートと接続され、ドレインは、トランジスタＭ２２のドレインと接続されている。トランジスタＭ２２のソースは、トランジスタＭ２３のドレインと接続されている。
トランジスタＭ２３のソースは、電圧Ｖｓｓのノードに接続されている。トランジスタＭ２３のゲートは、トランジスタＭ２４のゲートと接続されている。トランジスタＭ２４のソースは、電圧Ｖｄｄのノードに接続され、ドレインは、トランジスタＭ２１，Ｍ２２のドレインと接続されている。
トランジスタＭ２１，Ｍ２２のゲートは、図５で示したＮＡＮＤ回路１２の一方の入力に対応する。トランジスタＭ２３のゲートは、ＮＡＮＤ回路１２の他方の入力に対応する。トランジスタＭ２１，Ｍ２２のドレインは、ＮＡＮＤ回路１２の出力に対応する。すなわち、トランジスタＭ１８からの信号は、トランジスタＭ２１，Ｍ２２に入力される。
ここで、トランジスタＭ２１，Ｍ２２のゲート長を大きくし、しきい値電圧を大きくするようにする。すなわち、インバータを構成しているトランジスタＭ２１，Ｍ２２が同時にオンしないようにし、トランジスタＭ２１，Ｍ２２に流れる貫通電流を防止する。これによって、フリップフロップ１１での消費電力を低減する。
次に、電流源Ｉ１１の電流と発振信号の周波数の関係について説明する。
図７は、図２の電流制御発振器における制御電流と発振信号の周波数の関係を示した図である。図の横軸は、電流源Ｉ１１から流れる電流を示す。縦軸は、ノードＮ１１，Ｎ１３から取り出される発振信号の周波数を示す。図７に示すように、図２の電流制御発振器においては、電流源Ｉ１１の電流の増加に比例して、発振信号の周波数も増加する。これによって、発振信号の周波数レンジを広くすることができる。
このように、充放電を行うコンデンサＣ１１，Ｃ１２の電圧に応じて、電流を供給するトランジスタＭ１６，Ｍ１７とコンデンサＣ１１，Ｃ１２とを切り離し、トランジスタＭ１８，Ｍ１９がトランジスタＭ１６，Ｍ１７からの電流によって直ちにＨ状態およびＬ状態の信号を出力するようにした。これによって、信号の遅れが解消され、また、コンパレータを用いずに、トランジスタＭ１８，Ｍ１９によって信号をフリップフロップ１１に出力するので、消費電力を増加させることなく、周波数レンジを広くすることができる。
また、トランジスタＭ１２とトランジスタＭ１８、トランジスタＭ１４とトランジスタＭ１９が同じ特性を有するように形成することによって、トランジスタＭ１２，Ｍ１４のしきい値電圧のばらつきによる充放電時間のばらつきを補償することができる。
また、トランジスタＭ１８，Ｍ１９を、トランジスタＭ２０，Ｍ２１によってインバータとなるように構成することにより、フリップフロップ１１に出力する信号のスイッチングパルスを急峻にすることができる。
次に、本発明の第２の実施の形態を図面を参照して詳細に説明する。
図８は、第２の実施の形態に係る電流制御発振器の回路図である。図に示すように、電流制御発振器は、ＮＭＯＳのトランジスタＭ３１，Ｍ３２，Ｍ３５，Ｍ３７，Ｍ３８，Ｍ４０，Ｍ４２，Ｍ４３，Ｍ４５、ＰＭＯＳのトランジスタＭ３３，Ｍ３４，Ｍ３６，Ｍ３９，Ｍ４１，Ｍ４４，Ｍ４６、コンデンサＣ２１〜Ｃ２３、およびインバータ２１〜２３を有している。
トランジスタＭ３１，Ｍ３２，Ｍ３４とコンデンサＣ２１は、図２のトランジスタＭ１１，Ｍ１２，Ｍ１６とコンデンサＣ１１と同様に、遅延回路を構成している。また、トランジスタＭ３７，Ｍ３８，Ｍ３９とコンデンサＣ２２も同様に、遅延回路を構成している。また、トランジスタＭ４２，Ｍ４３，Ｍ４４とコンデンサＣ２３も同様に遅延回路を構成している。
トランジスタＭ３３，Ｍ３４，Ｍ３９，Ｍ４４は、カレントミラー回路を構成している。このカレントミラー回路は、電流源Ｉ２１の電流を、トランジスタＭ３４，Ｍ３９，Ｍ４４へ折り返している。
電流源Ｉ２１の電流は、図２の電流源Ｉ１１と同様に制御することができるようになっている。電流源Ｉ２１の電流量を制御することによって、コンデンサＣ２１〜Ｃ２３の充電の速さを変え、発振信号の周波数を変えることができる。
トランジスタＭ３５，Ｍ３６は、図２のトランジスタＭ１８，Ｍ２０に対応し、インバータを構成している。すなわち、コンデンサＣ２１の電圧が上昇し、トランジスタＭ３２がオフすると、トランジスタＭ３５はオンしてＬ状態の信号をインバータ２１に出力する。インバータ２１は、コンデンサＣ２１が充電される場合、コンデンサＣ２２が放電し、コンデンサＣ２１が放電される場合、コンデンサＣ２２が充電されるようにするため、トランジスタＭ３５から出力される信号を反転している。トランジスタＭ４０，Ｍ４１、トランジスタＭ４５，Ｍ４６も同様にインバータを構成し、インバータ２２，２３は、トランジスタＭ４０，Ｍ４５から出力される信号を反転している。
すなわち、第２の実施の形態では、充放電が反転するように遅延回路を奇数段接続し、発振するようにしている。なお、第２の実施の形態の電流制御発振器は、第１の実施の形態で説明した遅延回路（例えば、図２のトランジスタＭ１１，Ｍ１２，Ｍ１６とコンデンサＣ１１）とインバータ（例えば、図２のトランジスタＭ１８，Ｍ２０）を奇数段接続して、発振するようにしたものである。よって、各素子の接続関係や各回路ブロックでの動作は第１の実施の形態と同様であり、それらの説明は省略する。
このように、遅延回路を、充放電を行うコンデンサの電圧に応じて、充電電流を出力するトランジスタとコンデンサとを切り離すように構成し、信号出力するトランジスタが充電電流によって直ちに信号を出力するようにした。これによって、コンデンサによる信号の遅れが解消され、また、コンパレータを用いずに、トランジスタによって信号を出力するので、消費電力を増加させることなく、周波数レンジを広くすることができる。
なお、第１の実施の形態と同様に、トランジスタＭ３２とトランジスタＭ３５、トランジスタＭ３８とトランジスタＭ４０、トランジスタＭ４３とトランジスタＭ４５が同じ特性を有するように形成することによって、しきい値電圧のばらつきによる充放電時間のばらつきを補償することができる。
また、トランジスタＭ３５，Ｍ４０，Ｍ４５を、トランジスタＭ３６，Ｍ４１，Ｍ４６によってインバータとなるように構成することにより、インバータ２１〜２３に出力する信号のスイッチングパルスを急峻にすることができる。
なお、図８では、３段の遅延回路を接続した例を示しているが、もちろん、３段以上、奇数段接続して、電流制御発振器を構成するようにしてもよい。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
 符号の説明
Ｍ１，Ｍ３ 放電トランジスタ
Ｍ２，Ｍ４ 開閉トランジスタ
Ｍ５，Ｍ６ 信号出力トランジスタ
Ｍ７，Ｍ８ トランジスタ
Ｃ１，Ｃ２ コンデンサ
１ａ，１ｂ 電流回路
２ フリップフロップ
Ｉ１ 電流源

Claims (7)

  1. 制御電流によって発振周波数が変化する電流制御発振器において、
    前記制御電流に基づく充電電流を出力する２つの電流回路と、
    前記電流回路に対応して設けられ、前記充電電流が供給されるコンデンサと、
    前記コンデンサに対応して設けられ、前記コンデンサの電荷を放電する放電トランジスタと、
    前記電流回路と前記コンデンサとの間に接続され、前記コンデンサの電圧に応じて、前記電流回路と前記コンデンサとの間を開閉する開閉トランジスタと、
    前記電流回路に対応して設けられ、前記電流回路から前記開閉トランジスタに出力される前記充電電流に応じて、信号を出力する信号出力トランジスタと、
    前記信号に応じて、前記放電トランジスタを交互に駆動するフリップフロップと、を備え、
    前記信号出力トランジスタのゲートは、前記電流回路と前記開閉トランジスタとの間に接続される、
    ことを特徴とする電流制御発振器。
  2. 前記開閉トランジスタと前記信号出力トランジスタは、同じ特性を有するように形成されることを特徴とする請求項１記載の電流制御発振器。
  3. 前記信号出力トランジスタは、インバータを構成していることを特徴とする請求項１記載の電流制御発振器。
  4. 前記電流回路は、カレントミラー回路によって構成されることを特徴とする請求項１記載の電流制御発振器。
  5. 前記フリップフロップの入力は、インバータによって構成されており、前記インバータを構成している２つのトランジスタは、しきい値が異なっていることを特徴とする請求項１記載の電流制御発振器。
  6. 制御電流によって発振周波数が変化する電流制御発振器において、
    前記制御電流に基づく充電電流を出力する電流回路と、前記充電電流が供給されるコンデンサと、前記コンデンサの電荷を放電する放電トランジスタと、前記電流回路と前記コンデンサとの間に接続され、前記コンデンサの電圧に応じて、前記電流回路と前記コンデンサとの間を開閉する開閉トランジスタと、を有する遅延回路と、
    前記電流回路から前記開閉トランジスタに出力される前記充電電流に応じて、信号を出力する信号出力トランジスタと、を備え、
    前記信号出力トランジスタのゲートは、前記電流回路と前記開閉トランジスタとの間に接続される、
    ことを特徴とする電流制御発振器。
  7. 前記遅延回路と前記信号出力トランジスタは、奇数段ループ接続されていることを特徴とする請求項６記載の電流制御発振器。
JP2007505762A 2005-02-28 2005-02-28 電流制御発振器 Expired - Fee Related JP4610608B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/003341 WO2006092842A1 (ja) 2005-02-28 2005-02-28 電流制御発振器

Publications (2)

Publication Number Publication Date
JPWO2006092842A1 JPWO2006092842A1 (ja) 2008-08-07
JP4610608B2 true JP4610608B2 (ja) 2011-01-12

Family

ID=36940888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007505762A Expired - Fee Related JP4610608B2 (ja) 2005-02-28 2005-02-28 電流制御発振器

Country Status (5)

Country Link
US (1) US7808331B2 (ja)
EP (2) EP2381577B1 (ja)
JP (1) JP4610608B2 (ja)
KR (1) KR100963308B1 (ja)
WO (1) WO2006092842A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287387A (ja) * 2007-05-16 2008-11-27 Renesas Technology Corp 非接触電子装置
KR101060443B1 (ko) 2008-07-16 2011-08-29 주식회사 하이볼릭 Ｒｃ 발진기
US8981857B2 (en) 2012-11-15 2015-03-17 Freescale Semiconductor, Inc. Temperature dependent timer circuit
WO2015093594A1 (ja) 2013-12-20 2015-06-25 株式会社日本触媒 ポリアクリル酸（塩）系吸水剤及びその製造方法
JP7101499B2 (ja) * 2018-03-12 2022-07-15 エイブリック株式会社 発振回路
CN109981081B (zh) * 2019-04-01 2022-12-02 湘潭大学 振荡电路及振荡器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206308A (ja) * 1985-03-11 1986-09-12 Seiko Instr & Electronics Ltd 電圧制御発振器
JPH03182115A (ja) * 1989-12-12 1991-08-08 Tdk Corp 発振回路
JPH06177719A (ja) * 1992-12-07 1994-06-24 Nec Corp クロック発生回路
JPH09294068A (ja) * 1996-04-25 1997-11-11 Nec Ic Microcomput Syst Ltd Ｅｃｌ回路
JPH11103239A (ja) * 1997-05-30 1999-04-13 St Microelectron Inc 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法
JP2002135086A (ja) * 2000-10-27 2002-05-10 Asahi Kasei Microsystems Kk 発振器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3023591B2 (ja) * 1995-01-25 2000-03-21 日本プレシジョン・サーキッツ株式会社 電圧制御発振回路
US5594388A (en) * 1995-06-07 1997-01-14 American Microsystems, Inc. Self-calibrating RC oscillator
US5565817A (en) * 1995-07-31 1996-10-15 Lucent Technologies Inc. Ring oscillator having accelerated charging and discharging of capacitors
JPH1070440A (ja) * 1996-08-27 1998-03-10 Mitsubishi Electric Corp Ｃｒ発振回路
JP2002504296A (ja) * 1998-04-09 2002-02-05 コーニンクレッカ、フィリップス、エレクトロニクス、エヌ、ヴィ 連結された鋸歯状波発振器
KR100277500B1 (ko) 1998-10-20 2001-01-15 김덕중 슈미트 트리거의 응답지연을 보상하는 주파수 발생 회로
TW550447B (en) 2000-10-30 2003-09-01 Realtek Semiconductor Corp Signal generator with adjustable oscillation frequency and its method
US7034627B1 (en) 2004-04-01 2006-04-25 National Semiconductor Corporation Oscillator circuit with variable reference voltage and current
US7236061B2 (en) * 2005-05-03 2007-06-26 Macronix International Co., Ltd. Temperature compensated refresh clock circuit for memory circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206308A (ja) * 1985-03-11 1986-09-12 Seiko Instr & Electronics Ltd 電圧制御発振器
JPH03182115A (ja) * 1989-12-12 1991-08-08 Tdk Corp 発振回路
JPH06177719A (ja) * 1992-12-07 1994-06-24 Nec Corp クロック発生回路
JPH09294068A (ja) * 1996-04-25 1997-11-11 Nec Ic Microcomput Syst Ltd Ｅｃｌ回路
JPH11103239A (ja) * 1997-05-30 1999-04-13 St Microelectron Inc 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法
JP2002135086A (ja) * 2000-10-27 2002-05-10 Asahi Kasei Microsystems Kk 発振器

Also Published As

Publication number Publication date
KR20070098943A (ko) 2007-10-05
EP1855380B1 (en) 2013-10-02
JPWO2006092842A1 (ja) 2008-08-07
EP1855380A1 (en) 2007-11-14
EP2381577A3 (en) 2013-04-10
EP1855380A4 (en) 2011-02-23
EP2381577B1 (en) 2014-06-04
WO2006092842A1 (ja) 2006-09-08
US7808331B2 (en) 2010-10-05
KR100963308B1 (ko) 2010-06-11
EP2381577A2 (en) 2011-10-26
US20080007352A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
KR100629196B1 (ko) 전압 제어 발진 회로
JP4610608B2 (ja) 電流制御発振器
US5726588A (en) Differential-to-CMOS level converter having cross-over voltage adjustment
US10530297B2 (en) Semiconductor device and control method of semiconductor device
US7911282B2 (en) Voltage-controlled oscillator including plurality of delay cells
JP2005536923A (ja) 多相発振器およびそのための方法
US5545941A (en) Crystal oscillator circuit
US8130608B2 (en) Coupled ring oscillator and method for initializing the same
JP4149968B2 (ja) 電圧レベル変換回路
JP2007043691A (ja) デューティ補正機能を有する電圧制御発振機
JP6083503B2 (ja) 温度周波数変換回路及び温度補償型発振回路
CN114978115A (zh) 一种电容交叉充放电型振荡电路
CN110391801B (zh) 用于产生25％工作周期的时钟的装置
WO2005039051A1 (ja) 半導体装置及び電圧制御発振回路
JP4829724B2 (ja) 発振回路
JP2003283307A (ja) Ｃｒ発振回路
EP1894299A1 (en) Integrated relaxation voltage controlled oscillator and method of voltage controlled oscillation
JPH05327425A (ja) 発振回路
JP2019161379A (ja) 発振回路
JP2002353783A (ja) 発振回路およびそれを用いたｐｌｌ回路
KR0139906B1 (ko) 신호지연회로 및 그 회로를 이용한 클럭신호발생회로
KR100624508B1 (ko) 네거티브 기판전압 발생회로
JP6690427B2 (ja) 信号変換回路及び信号変換方法
JPH1141069A (ja) Ｃｒ発振回路
JP2001060850A (ja) オシレータ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4610608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees