KR100624508B1 - 네거티브 기판전압 발생회로 - Google Patents

네거티브 기판전압 발생회로 Download PDF

Info

Publication number
KR100624508B1
KR100624508B1 KR1020050022399A KR20050022399A KR100624508B1 KR 100624508 B1 KR100624508 B1 KR 100624508B1 KR 1020050022399 A KR1020050022399 A KR 1020050022399A KR 20050022399 A KR20050022399 A KR 20050022399A KR 100624508 B1 KR100624508 B1 KR 100624508B1
Authority
KR
South Korea
Prior art keywords
voltage
clock signal
node
receiving
pumping
Prior art date
Application number
KR1020050022399A
Other languages
English (en)
Inventor
김길수
김수원
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020050022399A priority Critical patent/KR100624508B1/ko
Application granted granted Critical
Publication of KR100624508B1 publication Critical patent/KR100624508B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

네거티브 기판전압 발생회로가 개시된다. 제1전압발생블록은 소정의 제1레벨의 네거티브전압을 발생한다. 제2전압발생블록은 제1전압발생블록으로부터 제1레벨의 네거티브전압을 공급받아 소정의 제2레벨의 네거티브 전압을 출력한다. 제1전압발생블록은, 외부로부터 공급되는 클록 신호를 반전시켜 출력하는 제1인버터, 클록 신호를 수신하여 제1노드를 접지전압으로 프리차지하는 제1프리차지수단, 클록 신호를 수신하여 제2노드를 접지전압으로 프리차지하는 제2프리차지수단, 클록 신호를 수신하여 제1노드에 제1펌핑전압을 발생시키는 제1펌핑수단, 및 인버터에 의해 반전된 클록 신호를 수신하여 제2노드에 제2펌핑전압을 발생시키는 제2펌핑수단을 구비한다. 이에 의해, 기판 전압을 극대화하여 0.5V 이하의 전원 전압에서 구동되는 논리 회로의 누설 전류 억제에 효과적으로 이용될 수 있다.

Description

네거티브 기판전압 발생회로{Circuit for generation negative substrate voltage}
도 1은 종래의 하이브리드 펌핑 회로를 도시한 도면,
도 2는 종래의 크로스 커플 하이브리드 펌핑 회로를 도시한 도면,
도 3은 본 발명에 따른 더블 하이브리드 펌핑 회로를 도시한 도면,
도 4는 본 발명에 따른 더블 하이브리드 펌핑 회로의 타이밍도, 그리고,
도 5는 본 발명에 따른 더블 크로스 커플 펌핑 회로를 도시한 도면이다.
본 발명은 네거티브 전압을 발생시키는 기판전압 발생회로에 관한 것으로, 보다 상세하게는, 저전압 구동 논리 회로의 누설 전류 억제를 위한 네거티브 기판전압 발생회로에 관한 것이다.
도 1은 종래의 하이브리드 펌핑 회로를 도시한 도면이다. 종래의 하이브리드 펌핑 회로에서, 트랜지스터 M2은 PMOS이고, 트랜지스터 M3는 NMOS이다. 클록 신호가 로우(Low) 레벨일 때, 노드 A의 전압은 캐패시터 커플링에 의해
Figure 112005014125901-pat00001
가 되고, 노드 B의 전압은 0V 레벨이 된다. 클록이 하이(High)레벨에 도달할 때, 노드 A의 전압은 캐패시터의 커플링에 의해
Figure 112005014125901-pat00002
가 되고, 노드 B의 전압은
Figure 112005014125901-pat00003
레벨에 도달한다. 따라서 이상적인 경우,
Figure 112005014125901-pat00004
레벨에 근접한 기판 전압을 얻을 수 있다. 그러나 이러한 종래의 하이브리드 펌핑 회로는 diode-connected 트랜지스터 M1에 의한 전압 손실이 발생하는 문제점이 있다. 또한, start-up 동안에, 즉, 클록 신호가 로우(Low) 레벨에 도달했을 때. 노드 B가 트랜지스터 M2를 온시킬 만큼 충분히 낮지 않기 때문에, 이 회로는 최종 값에 도달하는데 오랜 시간이 걸리는 문제점이 있다.
이러한 문제점을 개선하기 위해서 도 2에 도시된 크로스 커플 방식의 하이브리드 펌핑 회로가 제안되었다. 크로스 커플 방식의 하이브리드 펌핑 회로가 종래의 하이브리드 펌핑 회로의 전압 손실 문제와 펌핑 강하 속도의 문제를 개선하는데 성공하였지만, 두 회로에서 생성되는 기판 바이어스 전압은 0.5V 이하의 전원 전압에서 구동되는 논리회로의 누설 전류를 억제하기에는 충분하지 않다.
본 발명이 이루고자 하는 기술적 과제는, 기판 전압을 극대화하여 0.5V 이하의 전원 전압에서 구동되는 논리 회로의 누설 전류 억제에 효과적으로 이용될 수 있는 네거티브 기판전압 발생회로를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 네거티브 기판전압 발 생회로는, 소정의 제1레벨의 네거티브전압을 발생하는 제1전압발생블록; 및 상기 제1전압발생블록으로부터 상기 제1레벨의 네거티브전압을 공급받아 소정의 제2레벨의 네거티브 전압을 출력하는 제2전압발생블록;을 포함하며, 상기 제1전압발생블록은, 외부로부터 공급되는 클록 신호를 반전시켜 출력하는 제1인버터; 상기 클록 신호를 수신하여 제1노드를 접지전압으로 프리차지하는 제1프리차지수단; 상기 클록 신호를 수신하여 제2노드를 접지전압으로 프리차지하는 제2프리차지수단; 상기 클록 신호를 수신하여 상기 제1노드에 제1펌핑전압을 발생시키는 제1펌핑수단; 및 상기 인버터에 의해 반전된 클록 신호를 수신하여 상기 제2노드에 제2펌핑전압을 발생시키는 제2펌핑수단을 구비한다.
이에 의해, 기판 전압을 극대화하여 0.5V 이하의 전원 전압에서 구동되는 논리 회로의 누설 전류 억제에 효과적으로 이용될 수 있다.
도 3은 본 발명에 따른 네거티브 기판전압 발생회로의 일 실시예인 더블 하이브리드 펌핑 회로를 도시한 도면이다.
도 3을 참조하면, 더블 하이브리드 펌핑 회로는 제1전압발생블록(310) 및 제2전압발생블록(350)으로 구성된다. 제1전압발생블록(310)은
Figure 112005014125901-pat00005
레벨의 네거티브전압을 발생하여 제2전압발생블록(350)에 공급한다. 제2전압발생블록(350)은
Figure 112005014125901-pat00006
레벨의 네거티브 기판전압을 출력한다.
제1전압발생블록(310)은 인버터(IN), 제1펌핑수단(C1), 제2펌핑수단(C2), 제1프리차지수단(M1), 및 제2프리차지수단(M2)로 구성된다. 인버터(IN)는 클록 신호 (CLOCK)를 반전시켜 출력한다. 제1펌핑수단(C1)은 클록 신호(CLOCK)를 수신하여 노드 A에 펌핑전압을 발생시킨다. 제2펌핑수단(C2)은 인버터(IN)에 의해 반전된 클록 신호(CL0CK)를 수신하여 노드 B에 펌핑전압을 발생시킨다. 제1프리차지수단(M1)은 클록 신호(CLOCK)를 수신하여 노드 A에 출력을 발생시키는 PMOS 트랜지스터로 구성되며, 노드 A를 접지전압으로 프리차지한다. 제2프리차지수단(M2)은 클록 신호(CLOCK)를 수신하여 노드 B에 출력을 발생시키는 PMOS 트랜지스터로 구성되며, 노드 B를 접지전압으로 프리차지한다.
제2전압발생블록(350)은 인버터(IN), 제1펌핑수단(C3), 제2펌핑수단(C4), 제1프리차지수단(M4), 및 제2프리차지수단(M5)로 구성된다. 인버터(IN)는 클록 신호(CLOCK)를 반전시켜 출력한다. 제1펌핑수단(C3)은 클록 신호(CLOCK)를 수신하여 노드 C에 펌핑전압을 발생시킨다. 제2펌핑수단(C4)은 인버터(IN)에 의해 반전된 클록 신호(CL0CK)를 수신하여 노드 D에 펌핑전압을 발생시킨다. 제1프리차지수단(M4)은 클록 신호(CLOCK)를 수신하여 노드 C에 출력을 발생시키는 PMOS 트랜지스터로 구성되며, 노드 C를 제1전압발생블록(310)의 출력전압인
Figure 112005014125901-pat00007
레벨의 네거티브전압으로 프리차지한다. 제2프리차지수단(M5)은 클록 신호(CLOCK)를 수신하여 노드 D에 출력을 발생시키는 PMOS 트랜지스터로 구성되며, 노드 D를
Figure 112005014125901-pat00008
레벨의 네거티브전압으로 프리차지한다.
제1전압발생블록(310)은 제2전압발생블록(350)에 구비된 두개의 PMOS 트랜지스터(M4, M5)의 드래인 노드에 0V 레벨 대신 네거티브 전압(즉,
Figure 112005014125901-pat00009
레벨의 네거 티브전압)을 공급한다. 본 발명에 따른 더블 하이브리드 펌핑 회로에서 제1전압발생블록(310)의 출력 전압은 도 1에 도시된 종래의 하이브리드 펌핑 회로의 출력 전압과 동일하다.
도 4는 도 3에 도시된 더블 하이브리드 펌핑 회로에 입력되는 클록 신호(CLOCK)과 각각의 노드 전압의 관계를 도시한 타이밍도이다. 도 4를 참조하면, 클록 신호(CLOCK)가 로우(Low) 레벨일 때, 노드 A의 전압은 캐패시터 커플링에 의해
Figure 112005014125901-pat00010
가 되고, 노드 B의 전압은 0V 레벨이 된다. 또한, 노드 C의 전압은
Figure 112005014125901-pat00011
레벨이 되고, 노드 D의 전압은
Figure 112005014125901-pat00012
레벨이 된다. 클록 신호(CLOCK)가 하이(High)레벨에 도달할 때, 노드 A의 전압은 캐패시터의 커플링에 의해
Figure 112005014125901-pat00013
가 되고, 노드 B의 전압은
Figure 112005014125901-pat00014
레벨에 도달한다. 또한, 노드 C의 전압은
Figure 112005014125901-pat00015
레벨에 도달하고, 노드 D의 전압은
Figure 112005014125901-pat00016
레벨이 된다. 결국, 본 발명에 따른 더블 하이브리드 펌핑 회로의 기판 전압은
Figure 112005014125901-pat00017
레벨까지 도달할 수 있다.
도 5는 본 발명에 따른 네거티브 기판전압 발생회로의 다른 실시예인 더블 크로스 커플 방식의 하이브리드 펌핑 회로를 도시한 도면이다.
도 5를 참조하면, 더블 크로스 커플 하이브리드 펌핑 회로는 제1전압발생블록(410) 및 제2전압발생블록(450)으로 구성된다. 제1전압발생블록(410)은
Figure 112005014125901-pat00018
레벨의 네거티브전압을 발생하여 제2전압발생블록(450)에 공급한다. 제2전압발생블록 (450)은
Figure 112005014125901-pat00019
레벨의 네거티브 기판전압을 출력한다.
제1전압발생블록(410)은 도 3에 도시된 더블 하이브리드 펌핑 회로의 제1전압발생블록(310)의 구성 및 기능과 동일하므로, 상세한 설명은 생략한다.
제2전압발생블록(450)은 제1전압발생부(460) 및 제2전압발생부(480)로 구성된다. 제2전압발생부(480)에는 제1전압발생부(460)에 공급되는 클록 신호(CLOCK)가 인버터에 의해 반전되어 공급된다. 제1전압발생부(460) 및 제2전압발생부(480)는 출력단자가 커플링되어 있다. 또한, 제1전압발생부(460)의 노드 C는 제2전압발생부(480)의 프리차지수단(M6)의 구동단자와 연결되며, 제2전압발생부(480)의 펌핑수단(C4)과 프리차지수단(M6)이 접속되는 노드는 제1전압발생부(460)의 프리차지수단(M5)의 구동단자와 연결된다. 제1전압발생부(460) 및 제2전압발생부(480) 각각은 도 3에 도시된 제2전압발생블록(350)의 구성 및 기능과 동일하다.
도 5에 도시된 더블 크로스 커플 하이브리드 펌핑 회로의 제2전압발생블록(450)에 구비되는 트랜지스터(M3 내지 M6)의 드래인 노드에는 0V 레벨 대신 제1전압발생블록(410)에서 생성된 네거티브 전압
Figure 112005014125901-pat00020
가 공급된다. 더블 크로스 커플 하이브리드 펌핑 회로에서 Vss 전압 발생기, 즉, 제1전압발생블록(410)의 출력 전압은 종래의 크로스 커플 하이브리드 펌핑 회로의 출력 전압과 동일하다. 클록 신호가 로우(Low)레벨일 때, 노드 C의 전압은
Figure 112005014125901-pat00021
레벨이 되고, 노드 D의 전압은
Figure 112005014125901-pat00022
레벨이 된다. 클록 신호가 하이(High) 레벨에 도달할 때, 노드 C의 전압은
Figure 112005014125901-pat00023
레벨에 도달하고, 노드 D의 전압은
Figure 112005014125901-pat00024
레벨이 된다. 결국, 본 발명에 따른 더블 크로스 커플 하이브리드 펌핑 회로의 기판 전압은
Figure 112005014125901-pat00025
레벨까지 도달할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
본 발명에 따른 네거티브 기판전압 발생회로는 종래의 하이브리드 펌핑 회로와 크로스 커플 하이브리드 펌핑 회로의 기판 전압을 이중 펌핑 기법을 이용하여 극대화함으로써 0.5V 이하의 낮은 전원 전압에서도 구동되는 논리 회로의 누설 전류를 효과적으로 억제하는데 사용될 수 있다.

Claims (5)

  1. 소정의 제1레벨의 네거티브전압을 발생하는 제1전압발생블록; 및
    상기 제1전압발생블록으로부터 상기 제1레벨의 네거티브전압을 공급받아 소정의 제2레벨의 네거티브 전압을 출력하는 제2전압발생블록;을 포함하며,
    상기 제1전압발생블록은,
    외부로부터 공급되는 클록 신호를 반전시켜 출력하는 제1인버터;
    상기 클록 신호를 수신하여 제1노드를 접지전압으로 프리차지하는 제1프리차지수단;
    상기 클록 신호를 수신하여 제2노드를 접지전압으로 프리차지하는 제2프리차지수단;
    상기 클록 신호를 수신하여 상기 제1노드에 제1펌핑전압을 발생시키는 제1펌핑수단; 및
    상기 인버터에 의해 반전된 클록 신호를 수신하여 상기 제2노드에 제2펌핑전압을 발생시키는 제2펌핑수단;을 포함하는 것을 특징으로 하는 네거티브 기판전압 발생회로.
  2. 제 1항에 있어서,
    상기 제1프리차지수단 및 상기 제2프리차지수단은 PMOS 트랜지스터인 것을 특징으로 하는 네거티브 기판전압 발생회로.
  3. 제 1항에 있어서,
    상기 제1펌핑수단은 상기 클록 신호를 수신하여 상기 제1노드에 하이 또는 로우 상태를 발생시키는 캐패시터이고,
    상기 제2펌핑수단은 상기 인버터에 의해 반전된 클록 신호를 수신하여 상기 제2노드에 하이 또는 로우 상태를 발생시키는 캐패시터인 것을 특징으로 하는 네거티브 기판전압 발생회로.
  4. 제 1항에 있어서,
    상기 제2전압발생블록은,
    상기 클록 신호를 반전시켜 출력하는 제2인버터;
    상기 클록 신호를 수신하여 제3노드를 상기 제1전압발생블록으로부터 공급되는 상기 제1레벨의 네거티브전압으로 프리차지하는 제3프리차지수단;
    상기 클록 신호를 수신하여 제4노드를 상기 제1전압발생블록으로부터 공급되는 상기 제1레벨의 네거티브전압으로 프리차지하는 제4프리차지수단;
    상기 클록 신호를 수신하여 상기 제3노드에 제3펌핑전압을 발생시키는 제3펌핑수단; 및
    상기 제2인버터에 의해 반전된 클록 신호를 수신하여 상기 제4노드에 제4펌핑전압을 발생시키는 제4펌핑수단;을 포함하는 것을 특징으로 하는 네거티브 기판전압 발생회로.
  5. 제 1항에 있어서,
    상기 제2전압발생블록은,
    상기 클록 신호 및 상기 제1전압발생블록으로부터 상기 제1레벨의 네거티브전압을 공급받아 상기 제2네거티브전압을 출력하는 제1전압발생부;
    상기 클록 신호를 반전하여 출력하는 제2인버터; 및
    상기 제2인버터에 의해 반전된 클록 신호 및 상기 제1전압발생블록으로부터 상기 제1레벨의 네거티브전압을 공급받아 상기 제2네거티브전압을 출력하는 제2전압발생부;를 포함하고,
    상기 제1전압발생부는,
    상기 클록 신호를 반전시켜 출력하는 제3인버터;
    상기 클록 신호를 수신하여 제3노드를 상기 제1전압발생블록으로부터 공급되는 상기 제1레벨의 네거티브전압으로 프리차지하는 제3프리차지수단;
    상기 클록 신호를 수신하여 제4노드를 상기 제1전압발생블록으로부터 공급되는 상기 제1레벨의 네거티브전압으로 프리차지하는 제4프리차지수단;
    상기 클록 신호를 수신하여 상기 제3노드에 제3펌핑전압을 발생시키는 제3펌핑수단; 및
    상기 제3인버터에 의해 반전된 클록 신호를 수신하여 상기 제4노드에 제4펌핑전압을 발생시키는 제4펌핑수단;을 포함하고,
    상기 제2전압발생부는,
    상기 제2인버터에 의해 반전된 클록 신호를 반전시켜 출력하는 제4인버터;
    상기 제2인버터에 의해 반전된 클록 신호를 수신하여 제5노드를 상기 제1전압발생블록으로부터 공급되는 상기 제1레벨의 네거티브전압으로 프리차지하는 제5프리차지수단;
    상기 제2인버터에 의해 반전된 클록 신호를 수신하여 제6노드를 상기 제1전압발생블록으로부터 공급되는 상기 제1레벨의 네거티브전압으로 프리차지하는 제6프리차지수단;
    상기 제2인버터에 의해 반전된 클록 신호를 수신하여 상기 제5노드에 제5펌핑전압을 발생시키는 제5펌핑수단; 및
    상기 제4인버터에 의해 반전된 클록 신호를 수신하여 상기 제6노드에 제6펌핑전압을 발생시키는 제6펌핑수단;을 포함하며,
    상기 제1전압발생부의 상기 제3프리차지수단의 구동단자는 상기 제2전압발생부의 상기 제5노드와 연결되고, 상기 제2전압발생부의 상기 제5프리차지수단의 구동단자는 상기 제1전압발생부의 상기 제3노드와 연결되며,
    상기 제1전압발생부 및 상기 제2전압발생부의 신호출력단자는 서로 커플링되는 것을 특징으로 하는 네거티브 기판전압 발생회로.
KR1020050022399A 2005-03-17 2005-03-17 네거티브 기판전압 발생회로 KR100624508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050022399A KR100624508B1 (ko) 2005-03-17 2005-03-17 네거티브 기판전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050022399A KR100624508B1 (ko) 2005-03-17 2005-03-17 네거티브 기판전압 발생회로

Publications (1)

Publication Number Publication Date
KR100624508B1 true KR100624508B1 (ko) 2006-09-19

Family

ID=37631594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050022399A KR100624508B1 (ko) 2005-03-17 2005-03-17 네거티브 기판전압 발생회로

Country Status (1)

Country Link
KR (1) KR100624508B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05205468A (ja) * 1992-01-23 1993-08-13 Mitsubishi Electric Corp ダイナミックｒａｍの基板電圧発生回路
KR970029746A (ko) * 1995-11-09 1997-06-26 김광호 듀얼 백 바이어스 공급 장치
KR19980029375A (ko) * 1996-10-25 1998-07-25 김광호 Vpp 펌핑 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05205468A (ja) * 1992-01-23 1993-08-13 Mitsubishi Electric Corp ダイナミックｒａｍの基板電圧発生回路
KR970029746A (ko) * 1995-11-09 1997-06-26 김광호 듀얼 백 바이어스 공급 장치
KR19980029375A (ko) * 1996-10-25 1998-07-25 김광호 Vpp 펌핑 회로

Similar Documents

Publication Publication Date Title
KR100900965B1 (ko) 고전압용 씨모스 전하 펌프
US7777522B2 (en) Clocked single power supply level shifter
US6914462B2 (en) Power-on reset circuit and method
US20060028245A1 (en) Level shifter with low leakage current
US20070236272A1 (en) Level shifter with low leakage current
US9843325B2 (en) Level shifter and parallel-to-serial converter including the same
US8742790B1 (en) Circuits and methods for level shifting a signal
US7795946B2 (en) Level shifter capable of improving current drivability
WO2018187022A1 (en) Apparatus and method for data level shifting with boost assisted inputs for high speed and low voltage applications
US6677798B2 (en) High speed voltage level shifter
TWI401890B (zh) 電壓位準轉換電路
US20080001628A1 (en) Level conversion circuit
US8421522B2 (en) High voltage generator and method of generating high voltage
US7463054B1 (en) Data bus charge-sharing technique for integrated circuit devices
JP4149968B2 (ja) 電圧レベル変換回路
KR100624508B1 (ko) 네거티브 기판전압 발생회로
JP6056632B2 (ja) データ保持回路、及び、半導体集積回路装置
US6249151B1 (en) Inverter for outputting high voltage
KR100281281B1 (ko) 고전압 발생기
CN110739958B (zh) 电平转换电路
KR100349349B1 (ko) 승압 전압 발생기
KR101155853B1 (ko) 고 전압의 레벨 시프팅을 구현하는 레벨 시프터
KR100313085B1 (ko) 데이터 출력 버퍼
JP2007221507A (ja) フリップフロップ回路
KR100373370B1 (ko) 저전력클럭드라이버및그를이용한래치회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110615

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee