TW201939629A - 接合裝置 - Google Patents

接合裝置 Download PDF

Info

Publication number
TW201939629A
TW201939629A TW108106928A TW108106928A TW201939629A TW 201939629 A TW201939629 A TW 201939629A TW 108106928 A TW108106928 A TW 108106928A TW 108106928 A TW108106928 A TW 108106928A TW 201939629 A TW201939629 A TW 201939629A
Authority
TW
Taiwan
Prior art keywords
wafer
bonding
cleaning
section
substrate
Prior art date
Application number
TW108106928A
Other languages
English (en)
Other versions
TWI727271B (zh
Inventor
井口勝次
前川真澄
澤井敬一
東坂浩由
松尾孝信
Original Assignee
日商夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商夏普股份有限公司 filed Critical 日商夏普股份有限公司
Publication of TW201939629A publication Critical patent/TW201939629A/zh
Application granted granted Critical
Publication of TWI727271B publication Critical patent/TWI727271B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67718—Changing orientation of the substrate, e.g. from a horizontal position to a vertical position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本發明的接合裝置包括：層流生成部；晶片處理部；清洗部，其清洗該晶片；接合部，其將該晶片與基板接合；以及搬運機構，其將該晶片從該晶片處理部向該接合部搬運。它們之中的、至少該接合部及該清洗部配設於層流生成部所生成的層流中。

Description

接合裝置
本申請根據日本專利法第119條（a）項，請求基於2018年3月6日在日本申請的日本特願2018-40056的優先權。通過引用，將其全部內容包括在本申請中。
本發明涉及將晶片接合到被接合板（substrate）上的接合裝置。
以大規模積體電路（Large Scale Integrated Circuit；以下稱爲LSI）爲代表的半導體裝置通常安裝於印刷電路基板等來使用。使在矽晶圓上形成的LSI上搭載其他的半導體晶片並將LSI與半導體晶片組合的設備作爲系統來發揮功能，由此能夠讓一個設備有更複雜的功能。作爲在這樣的晶圓上安裝半導體晶片的技術，已知有倒裝晶片安裝技術。例如，國際公開第2013/161891號公報中，公開了在晶圓上將半導體晶片通過倒裝晶片黏接來進行接合的接合裝置。
將微型LED黏貼（bond）到形成驅動電路（driving circuit）的LSI上，製造微小的投影用顯示裝置（display device for image projection）的工序中，有時在形成有驅動電路LSI的晶圓上，黏貼作爲發光部的微型LED組（micro LED array），進而形成用於彩色顯示的波長變換圖案（wavelength conversion pattern）、濾色圖案。一個微型LED的大小是50μm到幾μm左右，黏貼的微型LED的數量爲幾萬個到幾百萬個。因此，在一個LSI上的接合點個數至少爲幾萬個到幾百萬個，對於小的而言，其大小爲1μm到10μm左右。
如果打算形成這樣的晶片/晶圓，則會發生如以下的問題。即，微型LED需要以顯示元件單位來進行晶片化，晶片化工序包含生長基板的背面研磨、裂片等工序，無法避免塵埃産生。因而，在經過了晶片化工序的微型LED上附著了許多塵埃。晶片被收納在托盤的情況較多，在托盤內無法將晶片完全固定，因此在托盤的搬運等過程中容易産生灰塵，附著塵埃增加。在晶圓狀態下管理晶片的情況中，也有晶片黏貼在黏合片上，黏合用的漿糊附著於晶片的情況。在任何情況下，都有在達到晶片狀態的工序中塵埃管理較難，無法避免各種異物的附著的問題。
此外，如果用現有的接合裝置將附著了許多塵埃、異物的晶片向晶圓黏接，則塵埃附著於接合面，接合不良大量發生，成爲接合成品率降低的主要因素。電極尺寸越小或接合數量越增多，接合不良就越顯著化，因此在生成微型LED的顯示元件時成爲大的問題。
本發明的目的在於，提供在接合的電極數較多，且其電極尺寸較小的晶片、基板等的接合時，抑制塵埃對接合面的附著並能夠進行良好的接合，能夠實現高成品率的接合裝置。
爲了達成前述的目的，本發明的解決手段爲將具備第一電極（first electrode）的晶片與具備第二電極（second electrode）的被接合板以該第一電極與該第二電極電連接的方式接合的接合裝置，該接合裝置的特徵在於，包括：層流生成部（laminar flow source），其生成去除了塵埃的層流（laminar flow）；晶片處理部（chip handling portion），其拾取該晶片；清洗部（cleaning portion），其清洗該晶片；接合部（bonding portion），其具有將該晶片與該被接合板接合的接合台（bonding stage）；以及搬運機構（transfer mechanism），其將該晶片從該晶片處理部向該接合部搬運，至少該清洗部及該接合部配設於該層流中。
根據前述特定事項，對塵埃附著於晶片的情況進行抑制，能夠使晶片與被接合板的良好的接合成爲可能。
舉出以下的構成作爲該接合裝置的更具體的構成。即，較佳為該搬運機構具有吸附（chucking）該晶片的接合頭（bonding head），該清洗部設置於從該晶片處理部至該接合部的搬運區間中，該晶片在吸附於該接合頭的狀態下被清洗。
由此，能夠不僅清洗晶片，也一並清洗作爲搬運機構的接合頭，能夠大幅減少介入於被接合板與晶片的接合面而使接合不良産生的塵埃數量。
在該接合裝置中，較佳為在該接合台設置吸附該被接合板的保持面，該層流生成部生成相對於該保持面平行的層流。
由此，在接合台上的被接合板與晶片的接合時，能夠通過層流使塵埃流走，能夠進行接合而不使塵埃介入。
該層流在該被接合板沿水平面移動時較佳為水平層流，在該被接合板沿垂直面移動時較佳為垂直層流。
由此，能夠大幅減少介入於所涉及的被接合板與晶片的接合面而使接合不良産生的塵埃數量。
根據本發明，即使是進行接合的電極數較多，且其電極尺寸較小的晶片、基板等的接合，也能夠防止塵埃對其接合面的附著並進行良好的接合，能夠實現高成品率。
以下，參照附圖，對本實施形態所涉及的接合裝置進行說明。
＜第一實施形態＞
圖1示出本發明的第一實施形態所涉及的接合裝置100，是接合裝置100的正面說明圖。圖2是接合裝置100的俯視說明圖，圖3（a）及圖3（b）是示出接合裝置100的清洗部4的構成的截面說明圖。此外，圖12（a）～圖12（d）是示意性地示出基板與晶片的接合形態的例子的截面說明圖。
另外，在以下的說明中所參照的各附圖是表示本發明所涉及的接合裝置100的構成的示意性的說明圖，爲簡明起見而將殼體、搬運部等的具體形態省略來進行圖示。圖3（a）及圖3（b）等中，通過截面來示意性地圖示出接合裝置100的清洗部4，爲了使附圖容易觀察，對於構成部件省略表示截面的截面線。圖12（a）～圖12（d）的各圖中也是同樣的。
接合裝置100用於將半導體晶片等晶片50接合到作爲被接合板的晶圓等的基板15上。在基板15形成有許多未圖示的電路元件。在基板15的表面，許多電極（圖12（a）中示出的基板電極15E、第二電極）露出。晶片15具備電極（圖12（a）中示出的晶片電極50E、第一電極），並相對於基板15的各電路元件而被接合。晶片電極50E相對於基板電極15E而被電連接（倒裝晶片連接）。
如圖1所示，接合裝置100被構成爲包含：基板處理部（substrate handling portion）2、接合部（bonding portion）3、清洗部（cleaning portion）4、晶片處理部（chip handling portion）5、殼體6等。
基板處理部2接受進行接合的基板15，供給到接合部3，將接合完成的基板15送出。通常來說，基板15以被收進基板卡匣13中的狀態被布置到接合裝置100中，在基板卡匣13內的規定的基板15被處理後，取出基板卡匣13內。雖未圖示，但基板處理部2中包含：使基板15移動的基板移動部（substrate transfer tool）14、決定基板15的位置、朝向的對準裝置（alignment tool）。
晶片處理部5包括：具備許多晶片50的晶片載體40、用於拾取晶片50的晶片拾取台45、以及轉交晶片50的拾取頭46等。晶片處理部5是用於接受用來運送晶片保持材料（chip holding material）41的晶片載體40，並將晶片載體40中的晶片50向接合部3供給的前級部（preparation portion）。晶片保持材料41是保持多個晶片50的部件，例如使用托盤、黏合片材料（adhesive sheet）等。例如使用托盤卡匣、卷盤、或黏合片卡匣等作爲晶片載體40。
接合部3是將晶片50推抵到布置於接合台17的基板15上並進行接合的裝置。利用搬運機構12將從晶片50晶片處理部5向接合部3搬運。
作爲搬運機構12，具備吸附晶片50的接合頭20及移動手（transfer hand）25。在晶片處理部5，接合頭20保持晶片50，利用移動手25從晶片處理部5搬運。接合部3中，接合頭20與驅動它的頭驅動部18連接。
接合頭20具有吸附晶片50的吸附部（chucking means），並且也可以具有用於加熱晶片50的熱源、對晶片50供給超聲波的天線功能等。頭驅動部（head driving portion）18除了具備使接合頭20移動的功能以外，還具備用於保持接合頭20，並進行驅動的電源以及真空機構（vacuum source）等應用設備。
接合頭20爲了從頭驅動部18接受電源、真空機構等的應用設備的供給，在吸附晶片50的面的相反側的面具有應用設備連接部。具體而言，應用設備連接部是用於連接電源的連接器、用於連接真空的耦合器等。吸附於接合頭20的晶片50通過頭驅動部18而被接合到接合台17上的基板15。
接合台17具備將基板15吸附固定於真空吸盤（vacuum chuck）、靜電吸盤（electro-static chuck）的保持面（hold surface）。這種情況下，接合台17的保持面在水平方向上布置，使基板15能夠在水平方向上移動，並且，接合台17也可以具有將基板15進行加熱或冷卻的功能。
接合部3需要將基板15與晶片50精密地對準，包含測量基板15與晶片50的對應的電極間的位置偏差的位置傳感器。由此，接合部3具備反饋位置傳感器的信號並微調接合台17和頭驅動部18的位置的功能。通常來說，位置傳感器通過處理從用可見光、紅外線的攝像頭得到的圖像，能夠計測位置偏差。攝像頭有設於接合台17側從下側來對基板15進行監測的情況、設於接合台17上方的情況等。
在接合部3與晶片處理部5之間設有清洗部4。清洗部4清洗並去除附著於晶片50的塵埃等附著物。清洗部4具備清洗室30。如圖3（a）及圖3（b）所示，清洗室30具有：碗狀或有底箱狀的清洗杯31、關閉清洗杯31的上部的門35。
在清洗杯31具備：供給清洗劑的清洗劑噴嘴（cleaning agent nozzle）33、將清洗後的清洗劑（cleaning agent）和塵埃排出的排出口。例示的形態中，設置第一清洗劑排出口32及第二清洗劑排出口34作爲排出口。它們中的、第一清洗劑排出口32被設爲用來排出積留在清洗杯31的底部的清洗劑，此外第二清洗劑排出口34被設爲用來排出被接合頭20反濺的清洗劑。在清洗杯31與門35的抵接部配設有密封圈36。
接合裝置100的這些各構成部件被收進殼體6內的內部空間中。殼體6以把接合裝置100的外周部圍起來的方式設置，並且具有用於讓基板15、晶片50進出的未圖示的開關門。在接合裝置100的維護時，能夠打開開關門並部分性地開放。殼體6較佳為利用防止靜電産生的材料來形成。
此外，在接合裝置100設有生成去除了塵埃的層流11的層流生成部1。如圖1所示，層流生成部1配設於接合裝置100的天花板部。在殼體6內設置的基板處理部2、接合部3、清洗部4、晶片處理部5都以設置於層流生成部1的下方被層流生成部1覆蓋的方式來配置。
層流生成部1具有HEPA過濾器10，將通過了HEPA過濾器10的、去除了塵埃的層流11供給到基板處理部2等的前述各部。如圖1所示，本實施形態所涉及的接合裝置100中，在層流生成部1的向下流的層流中，設置從基板處理部2到晶片處理部5的各構成部件。
較佳為層流生成部1中設置的HEPA過濾器10至少完全去除1μm以上大小的塵埃，並將0.1μm以上的塵埃也去除。另外，只要塵埃不從晶片處理部5進入清洗部4，則並不一定向晶片處理部5供給層流11。
（接合裝置100的動作）
在這樣構成的接合裝置100中，晶片處理部5中，晶片保持材料41被晶片保持材料移動部（chip holding material transfer portion）42從晶片載體40取出並放置到晶片拾取台45上。晶片50被拾取頭46從晶片保持材料41拿起，並轉交給被保持於移動手25的接合頭20。晶片拾取台45具有將晶片保持材料41上的各晶片50搬動到拾取頭46的位置的移動功能。
如圖1所示，在晶片拾取台45上，晶片50將具有晶片電極50E（參照圖12（a））的電極面相對於晶片保持材料41而朝上配置（面朝上）。這種情況下，拾取頭46利用開口夾等與晶片50的電極面抵接並保持晶片50。此外，拾取頭46保持住晶片50向上移動並且旋轉180度。
接合頭20吸附與晶片50的電極面相反側的面（非電極面（non-electrode surface））。由此，晶片50被轉交給接合頭20。另外，在晶片保持材料41上，晶片50的電極面朝下配置的情況下（面朝下），作爲拾取頭46，也可以構成爲直接使用接合頭20將晶片50的非電極面吸附並且按原樣不變拿起。在晶片處理部5，通過移動手20將保持了晶片50的接合頭20運送到清洗室30。
當晶片50被運送到清洗部4時，如圖3（b）所示，清洗室30的門35被舉起，移動手25將接合頭20運入清洗室30內。接著，從移動手25向門35轉交接合頭20。門35利用真空吸盤或靜電吸盤等吸附並保持接合頭20。另外，爲了在清洗中旋轉接合頭20，也可以在門35上設置旋轉台，在旋轉臺上吸附接合頭20，由此門35保持接合頭20。
當晶片移載至門35時，關閉門35。如圖3（a）所示，把門35壓在密封圈36上，清洗室30密閉，開始晶片50的清洗。從清洗劑噴嘴33向晶片50及接合頭20噴射清洗劑，去除附著於表面的塵埃等，由此實行清洗。清洗劑和塵埃等被吸引至第一清洗劑排出口32及第二清洗劑排出口34並排出。清洗後，也可以用潔淨空氣、氮氣等來淨化清洗室30。
能夠將具備塵埃去除能力的各種材料、方法應用於清洗部4的清洗劑及清洗法。例如，噴射乾冰粒子的乾冰擦洗、潔淨空氣的噴吹、鹼性藥液與超聲波的組合、或有機溶劑等、或者能夠將它們多個組合來使用。因而，沒有限定清洗室30中設置的清洗劑噴嘴33是一個，而可以設有多個，或者也可以包含淨化用的噴嘴。第一清洗劑排出口32及第二清洗劑排出口34也同樣地可以分別設有多個。
當晶片50的清洗結束時，通過與前述移載時的路徑相反的路徑，把接合頭20從清洗室30搬出。由此，能夠去除附著於晶片50與接合頭20雙方的塵埃等。
保持了晶片50的接合頭20被移動手25運到接合部3。如圖1及圖2所示，在接合部3，接合頭20安裝於頭驅動部18，實行晶片50與基板15的接合處理。
接合處理期間，接合頭20需要持續保持晶片50。例如，在晶片50的保持基於真空吸盤的情況下，移動手25一直保持接合頭20，並能夠從移動手25持續供給真空。或者，也可以對接合頭20直接連接真空供給用的管子。晶片50的保持基於靜電吸盤的情況也相同，可以從移動手25供給靜電，也可以通過將電容器安裝到接合頭20並對電容器充電，從而以接合頭20單獨地使靜電吸盤發揮功能。
在接合台17上，電極15的基板電極15E與晶片50的晶片電極50E連接，基板15與晶片50接合。作爲連接方法，如以下的各種連接方法可能的：將金突起與金電極連接的金-金連接、將各向異性導電膜（ACF）、各向異性導電樹脂配置於兩電極間的連接、突起與非電導性聚合物（NCP）的組合、或者基於納米粒子的連接等。在基板15的基板電極15E上，根據這樣的各種連接方法，準備突起和納米粒子的排列、ACF的黏貼、或者NCP的塗布等的連接材料（connection material）60。
基板處理部2中，也可以實行連接材料60的形成工序。通過基板處理部2具有連接材料60的形成功能，從而能夠縮短從連接材料60形成到連接爲止的時間。因此，能夠抑制連接材料60的隨時間變化。因而，連接材料60的品質管理變得容易。此外，也能夠使用壽命短的連接材料60，擴大連接材料60的選擇範圍。其結果是，例如，獲得通過使用廉價的連接材料60從而能夠降低製造成本這樣的優點。
（塵埃管理）
接著，對接合裝置100的、用於抑制塵埃對接合面的附著並使良好的接合成爲可能的塵埃管理進行說明。
基板15在製造過程中實行了塵埃管理，因此在基板15的表面最初附著的塵埃數不多，基板15的塵埃難以成爲大的問題。與之相對，晶片50在被拿入到晶片處理部5的階段，由於各種原因而附著有塵埃，如果直接轉進到接合工序則會發生接合不良，有基板15與晶片50的接合成爲低成品率的擔憂。
在此，參照圖12（a）～圖12（d），對塵埃的類型和不良模式進行說明。
圖12表示基板15與晶片50的良好的接合形態。分別根據電極尺寸L，在基板15上形成基板電極15E，在晶片50上形成晶片電極50E，並確保電極空間S作爲相鄰的電極彼此的間隔。基板電極15E與晶片電極50E經由連接材料60連接。基板15與晶片50以空出間隙G的距離的狀態接合。理想的間隙G爲連接材料60的厚度、基板電極15E距基板15表面的高度、以及晶片電極50E距晶片50表面的高度之和。
圖12（b）表示塵埃70附著於晶片50的情況下的接合形態。這種情況下，與電極尺寸（短邊或短直徑）L相比，與其相同或比其更大的尺寸的絕緣性塵埃附著於晶片50與基板15之間。由此，基板電極15E與晶片電極50E發生連接不良。
圖12（c）表示塵埃70附著於晶片電極50E彼此之間的情況下的接合形態。因爲塵埃70具有比間隙G更大的直徑，所以在基板15與晶片50之間形成必要以上的空間。由此，在許多基板電極15E與晶片電極50E之間發生連接不良，或發生晶片50的斷裂。
圖12（d）表示具有電極空間S以上的寬度的導電性塵埃70附著於晶片50E的情況下的接合形態。這種情況下，由於導電性塵埃70，基板電極15E彼此之間短路，發生連接不良。
爲了防止如圖12（b）～圖12（d）所示那樣的連接不良，需要以電極尺寸L、電極空間S及間隙G的最小值爲基準，減少比它大的塵埃。電極尺寸L和電極空間S大致爲1μm到幾十μm左右，間隙G爲幾百nm到幾十μm左右。因而，在接合裝置100中，希望對小到幾百nm尺寸的塵埃做出對策。此外，通過在降低這樣的塵埃後將基板15與晶片50接合，能夠提高接合成品率。
因此，如以下的技術事項（1）～（3）爲重要的。
（1）保持接合裝置100內的空氣清潔，防止來自接合裝置100外部的、對基板15和晶片50的塵埃附著。
（2）在清洗部4去除附著於晶片50的電極面的塵埃。
（3）抑制在接合裝置100內部的塵埃産生，並且防止産生的塵埃向基板15表面附著。
當進行研究時，在本實施形態的接合裝置100中，整體被殼體6圍住，其內部浸泡在層流11中，因此來自外部的塵埃向接合裝置100內的侵入被防止。因而，達成前述技術事項（1）。
此外，通過設置清洗部4，能夠去除附著於晶片50的塵埃及附著於保持了晶片50的接合頭20的塵埃。因而，達成前述技術事項（2）。
接著，對在接合裝置100內部的塵埃産生進行研究。通常來說，晶片50的側面是斷裂面，非電極面沒有被研磨得光滑。因此，如果有與晶片50接觸的物體，則處於容易産生塵埃的狀態，每當保持晶片50或使之脫離時就有可能産生塵埃。
本實施形態中，將晶片50以吸附於接合頭20的狀態搬運，因此在通過拾取頭46拿起晶片50，並轉交給接合頭20後，沒有與晶片50新接觸的物體。像這樣，晶片50本身不直接接觸而用接合頭20來使晶片50移動，由此，能夠大幅抑制塵埃産生。例如能夠通過鏡面研磨等來使接合頭20的材質、表面狀態成爲塵埃難以産生的構成。並且對於與接合頭20接觸的移動手25的接觸部，也能夠通過使用塵埃難以産生的樹脂材料等的對策，與直接保持晶片50的情況相比大幅降低塵埃産生。
拾取頭46通過開口夾等直接保持晶片50，向接合頭20轉交晶片50，因此無法避免塵埃附著。接合頭20也在接受晶片50時容易附著塵埃，因此可以說對接合頭20進行清洗是重要的事項。
本實施形態中，在清洗部4不僅清洗晶片50，還將接合頭20也一起清洗，因此也能夠降低在晶片處理部5中附著於接合頭20的塵埃。
接合頭20的表面存在由於與晶片50的接觸而附著有塵埃的情況，並有在晶片50的接合後使塵埃落下到基板15的擔憂。因此，較佳為以規定的頻度清洗接合頭20的表面。在這個方面，本實施形態中，在清洗部4也能夠清洗接合後的接合頭20的表面。因而，前述技術事項（3）也被達成。
根據以上說明，在本本實施形態所涉及的接合裝置100中，因爲前述的塵埃管理被達成，所以可抑制塵埃對基板15與晶片50的接合面的附著，使它們的良好的接合成爲可能。
此外，以往的接合裝置是以與這種基板的電路元件或晶片的連接有關的電極數爲幾千個爲止的晶片、基板爲接合對象的裝置，與之相對，本接合裝置100中，與基板15的電路元件或晶片50的連接有關的電極數超過一萬個，且即使是如圖12（a）所示的電極尺寸L較小的晶片、基板也能夠作爲接合對象。本實施形態所涉及的接合裝置100中，例如在電極尺寸L爲20μm以下的情況下也能夠作爲接合對象。
另外，本實施形態中，構成爲包含一台移動手25作爲晶片50的搬運機構12，但也可以構成爲以在清洗部4與晶片處理部5之間設一台，在清洗部4與接合部3之間設一台的方式具備多台移動手25。此外，也可以設置具有多個移動手25的傳送帶等的連續搬運機構作爲晶片50的搬運機構12。
圖1中，示出了並排地配置基板處理部2、接合部3、清洗部4、以及晶片處理部5的構成，但考慮到裝置的緊凑化、移載機器的減少、維護簡便性等，圖2中例示的平面配置以外的各種平面配置是可能的。此外，爲了提高生産量，也可在清洗部4設置多個清洗室30，防止因清洗工序的限速而導致的生産量下降。或者，也可以構成爲在一個清洗室30內同時處理多個接合頭20與晶片50的組合。此外，本實施形態所涉及的接合裝置100中，因爲需要多個接合頭20，所以也可以構成爲在殼體6內設置接合頭20的台座（stock）部。
＜第二實施形態＞
圖4及圖5示出本發明的第二實施形態所涉及的接合裝置100，圖4是接合裝置100的正面說明圖，圖5是接合裝置100的俯視說明圖。
以下說明的實施形態中，與第一實施形態在基本構成是共通的，因此對於這些共通的構成，用與第一實施形態共通的參照附圖標記來表示，並省略其詳細說明。
第一實施形態中層流生成部1設於天花板部，在向下流的層流中配置各構成部件。與此相對，本實施形態所涉及的接合裝置100中，在層流生成部1具有特徵，各構成部件配置於水平層流11中。
如圖4及圖5所示，層流生成部1配設於接合裝置100的側方的一面。基板處理部2、接合部3、清洗部4、晶片處理部5及搬運機構12的各構成部件與第一實施形態所涉及的接合裝置100共通。
這種情況下，較佳為從水平層流11h的上游側按順序配置基板處理部2、接合部3、清洗部4。在殼體6內形成水平層流11h。在接合工序中的頭驅動部18的上下運動、接合結束後使接合頭20從頭驅動部18脫離的移動時，塵埃容易落下。但是，在本實施形態所涉及的接合裝置100中，因爲在水平層流11h中配置接合部3等，所以即使塵埃落下，也使塵埃流走，能夠防止塵埃向基板15表面落下、附著。此外，從晶片處理部5通過清洗部4向接合部3移動期間，晶片50的電極面（朝下）流動有水平層流11h。因此，也能夠防止晶片50的移動中的塵埃附著。
根據本實施形態所涉及的接合裝置100，能夠大幅減少介入於基板15與晶片50的接合面而使接合不良産生的塵埃數量，能夠提高基板15與晶片50的接合成品率。
＜第三實施形態＞
圖6、圖7（a）及圖7（b）示出本發明的第三實施形態所涉及的接合裝置100，圖6是正面說明圖，圖7（a）及圖7（b）是示出清洗部4的截面說明圖。
第三實施形態所涉及的接合裝置100相對於第一實施形態的接合裝置100在晶片50的搬運方法和清洗室30上具有特徵。即，第一實施形態中，構成爲晶片50以被吸附於接合頭20的狀態被移動及清洗，但在本實施形態中，構成爲晶片50以單體被移動及清洗。這樣的構成適合於晶片50比較大的情況、晶片的非電極面被研磨得光滑且塵埃産生較少的情況。
該接合裝置100中，具備移動手（第二移動手）26作爲搬運機構12。如圖6的a部分放大圖所示，移動手26具有吸附晶片50的非電極面（沒有晶片電極50E的面）的吸附部（chucking part）261。
吸附部261設置於移動手26的前端部，以比晶片寬度（圖12各圖中的左右方向的長度）窄的寬度形成。例示的形態中，移動手26具有細且薄的刮刀狀的整體形狀，以通過吸附部261利用真空吸盤或靜電吸盤吸附晶片50的方式構成。
移動手26將晶片50保持並移動，或在規定的場所使晶片50脫離。晶片50的移動以吸附於細微的刮刀狀的移動手26的狀態進行。移動手26在晶片處理部5、清洗部4、以及接合部3之間移動，使已搬運的晶片50脫離（dechuck）。
與移動手26對應地，在晶片處理部5的拾取頭46設置移動手26的前端部可插入的槽部（groove）461。此外，在配置於接合部3的接合頭20也設置移動手26的前端部可插入的槽部201。
在清洗部4，在清洗室30中，晶片50從移動手26脫離，被直接清洗。清洗部4的清洗室30如圖7（a）所示那樣從移動手26接受晶片50，並具備進行保持的清洗台39、在清洗室30內支承清洗台39的支柱38。清洗台39配置於清洗杯31內，對清洗台39上的晶片50提供清洗。在清洗台39的上表面，設置移動手26的前端部可插入的槽部391。支柱38竪立設置於清洗杯31的底部，並設置成可在上下方向上伸縮。
當晶片50被搬運至清洗部4時，如圖7（b）所示那樣門35開放，清洗台39被支柱38向清洗杯31的上方舉起。通過移動手26移動到清洗台39上的晶片50從移動手26脫離，並被布置於清洗台39上。清洗台39吸附晶片50的非電極面並進行固定。
當晶片50的移載結束時，清洗台39返回到清洗室30的底部，門35關閉，開始清洗。清洗室30通過密封圈36密封的構成、具有清洗劑噴嘴33、第一及第二清洗劑排出口32、34的構成等與第一實施形態共通，但與在清洗杯31的底部實行清洗對應地，較佳為變更清洗劑噴嘴33及第二清洗劑排出口34的配設方向。另外，支柱38也可以除了具有使清洗台39上下的功能以外，還具有旋轉功能。
從晶片處理部5到清洗部4，移動手26插入到拾取頭46的槽部461，吸附於晶片50的非電極面，拿起晶片50並向清洗部4的清洗室30運送。這時，晶片50的電極面是朝上的。在清洗部4的清洗後，從清洗室30向接合頭20轉交晶片50。這時，移動手26進行水平移動並且旋轉180度，使晶片50翻轉而將電極面變爲朝下。在接合部3，移動手26向固定於頭驅動部18的接合頭20的槽部201插入，向接合頭20轉交晶片50後，移動手26脫離。
根據本實施形態所涉及的接合裝置100，能夠大幅減少介入於基板15與晶片50的接合面而使接合不良産生的塵埃數量，能夠提高基板15與晶片50的接合成品率。
＜第四實施形態＞
圖8是示出本發明的第四實施形態所涉及的接合裝置100的正面說明圖，圖9是俯視說明圖。圖10（a）及圖10（b）是示出清洗部4的構成的截面說明圖。
第四實施形態所涉及的接合裝置100相對於第一實施形態的接合裝置100在將基板15以竪立的狀態與晶片50接合的方面具有特徵。即，本實施形態中，例如，利用第一實施形態所示的層流生成部1的向下流的層流11，同時想要實現第二實施形態所示的塵埃降低功能。
如圖8及圖9所示，基板處理部2具備使基板15從水平方向（圖8的Y軸方向）向垂直方向（圖8的Z軸方向）旋轉的基板旋轉部16。基板移動部14在基板處理部2與接合部3之間，使向竪直方向立起的狀態的基板15向接合部3的接合台17移動。
在接合台3，接合台17的保持面布置於垂直方向（與Y-Z平面平行的方向），基板15與Z軸平行地被保持，並且能夠使基板15向垂直方向移動。如圖9所示，頭驅動部18配設於X軸方向，設爲能夠向X軸方向移動。
如圖8所示，在清洗部4與接合部3之間，設有垂直移動手27。與移動手25在水平方向上運送接合頭20相對地，垂直移動手27將接合頭20在垂直方向上以竪立的狀態運送。其他的垂直移動手27的構成與移動手25共通。
在清洗部4，如圖10（b）所示，門35構成爲從向上方垂直移動的狀態轉動90度並能夠開放。即，門39能夠從水平方向向垂直方向旋轉。如圖10（a）所示，清洗室30接受被移動手25保持的接合頭20，向門35吸附並加以保持。
在清洗晶片50及接合頭20後，如圖10（b）所示，以門35打開了的狀態，垂直移動手27將接合頭20保持，向接合部3的頭驅動部18運送。本構成中，接合頭20的朝向在接合部3/清洗部4間爲垂直方向、在清洗部4/晶片處理部5間爲水平方向而不相同，因此，需要變更接合頭20的朝向的機構。本實施形態中，通過利用清洗部4的開關動作，來變更接合頭20的朝向，具有不需要設置另外的機構的優點。
基板15、晶片50的電極面一直流動有向下流的層流11，從而防止塵埃附著並正常地被保持。即使從頭驅動部18、接合頭20的表面産生塵埃，也由於向下流的層流11而向下方流動，能夠防止對基板15表面的附著。
因而，根據本實施形態所涉及的接合裝置100,也能夠大幅減少介入於基板15與晶片50的接合面而使接合不良産生的塵埃數量，能夠提高基板15與晶片50的接合成品率。對於受到重力影響的較大的塵埃，本實施形態所涉及的構成也有效地起作用。
＜第五實施形態＞
圖11是示出本發明的第五實施形態所涉及的接合裝置的正面說明圖。第五實施形態所涉及的接合裝置100與第二實施形態同樣地通過層流生成部1形成水平層流11h。此外，該接合裝置100在如以下方面具有特徵：在接合台17的下表面具有保持面，將接合頭20從接合台17的下方推抵並接合。
在基板處理部2除了具備使基板15移動的基板移動部14，還具備使該移動的基板15旋轉180度的基板翻轉部19。基板翻轉部19雖然旋轉角不同，但具有與基板旋轉部16同樣的使基板向垂直方向旋轉的功能。基板15讓電極面朝上並被布置於基板卡匣13中。
在基板處理部2，實施從基板卡匣13通過基板移動部14取出並通過基板翻轉部19將電極面從上朝向下的翻轉操作。其後，基板15以電極面朝下的狀態從基板處理部2向接合部3被搬運。在接合部3，接合台17讓保持面朝向下方並配置於水平層流11h中。
對於這樣的接合台17，晶片50在晶片處理部5從拾取頭46被轉交給接合頭20。晶片50在從清洗部4向接合部3被搬運期間，通過翻轉部28與接合頭20依舊一體地上下翻轉。接合頭20在讓晶片50爲上面的狀態下被移動手25保持，並安裝到設置於接合台17的下方的頭驅動部18。頭驅動部18對接合頭20從下方連接並驅動接合頭20。
根據本實施形態所涉及的接合裝置100,也能夠大幅減少介入於基板15與晶片50的接合面而使接合不良産生的塵埃數量，能夠提高基板15與晶片50的接合成品率。尤其是在本實施形態所涉及的構成中，即使從基板處理部2到接合部3，由於頭驅動部18的上下運動而産生塵埃，也能夠防止該塵埃掉落到基板15上。同時，也能夠去除殘存於基板15的塵埃。
另外，本發明不限定於上述各實施形態，能夠在權利要求所示的範圍內進行各種變更，將不同實施形態分別公開的技術手段適當組合得到的實施形態也包含在本發明的技術範圍內。並且，通過將各實施形態分別公開的技術手段組合，能夠形成新的技術特徵。
此外，前述各實施形態所涉及的說明中，對半導體晶片等晶片與晶圓等基板的接合進行了說明，但不限定於此，也能夠應用於晶片與晶片的接合。此外，這種情況下的晶片沒有被限定爲微型LED等。
＜實施例＞
作爲實施例，通過本發明所涉及的接合裝置100，製作如以下的顯示元件：像素數240×427（大約100K像素）、像素尺寸10μm見方的藍色微型LED顯示元件（單色），顯示部的大小爲2.4mm×4.3mm，驅動電路LSI的大小爲4mm×6mm的顯示元件。驅動電路LSI在8英寸晶圓上形成，數量是1080個。
另外，作爲比較例，相對於對測試中判明爲良品的驅動電路LSI的918個，通過以往一般的倒裝晶片黏貼製作了顯示元件，全像素進行發光的良品數爲128個，成品率極低爲約14%。
在接合裝置100中，實施如以下的兩種清洗法。
（A）鹼性溶液清洗（晶圓清洗中使用的清洗）
作爲清洗劑使用混合了氨（NH4OH）和過氧化氫（H2O2）的鹼性清洗液，經由清洗劑噴嘴並施加超聲波，並且實行了清洗、純水清洗、以及氮氣噴吹乾燥的工序。
（B）乾冰爆破
作爲清洗劑，將使液化碳酸氣體隔熱膨脹而形成的乾冰雪搭上氮氣噴吹，使乾冰的微粒子以高速與晶片表面衝撞。乾冰發生氣化，因此沒有乾燥殘渣，也不需要如使用水溶液、溶劑的情況那樣的乾燥工序，有處理時間短的優點。
分別實施前述清洗法（A）及前述清洗法（B）的清洗的情況下的成品率爲61%和67%，無論利用上述哪種清洗法都能夠使成品率提高4倍到4.8倍。像這樣，通過使用接合裝置100，能夠使獲得無缺陷的顯示元件的成品率大幅提高。如果縮小像素，進而進行彩色顯示，則電極尺寸變小，電極數也增加，因此想到本效果會進一步擴大。
因而，根據本發明所涉及的接合裝置100，能夠大幅減少介入於基板與晶片的接合面而使接合不良産生的塵埃數量，能夠提高基板與晶片的接合成品率。
本發明能夠在不脫離其精神或主要特徵的情況下以其它各種形式實施。因此，上述實施形態在所有方面僅僅爲例示而已，不要進行限定性地解釋。本發明的範圍是權利要求書所示的範圍，不受說明書正文的任何約束。並且，屬權利要求範圍的均等範圍的變形、變更也全部包含在本發明的範圍內。
圖1是示出本發明的第一實施形態所涉及的接合裝置的正面說明圖。
圖2是示出本發明的第一實施形態所涉及的接合裝置的俯視說明圖。
圖3（a）及圖3（b）是示出本發明的第一實施形態所涉及的接合裝置的清洗部的構成的截面說明圖。
圖4是示出本發明的第二實施形態所涉及的接合裝置的正面說明圖。
圖5是示出本發明的第二實施形態所涉及的接合裝置的俯視說明圖。
圖6是示出本發明的第三實施形態所涉及的接合裝置的正面說明圖。
圖7（a）及圖7（b）是示出本發明的第三實施形態所涉及的接合裝置的清洗部的構成的截面說明圖。
圖8是示出本發明的第四實施形態所涉及的接合裝置的正面說明圖。
圖9是示出本發明的第四實施形態所涉及的接合裝置的俯視說明圖。
圖10（a）及圖10（b）是示出本發明的第四實施形態所涉及的接合裝置的清洗部的構成的截面說明圖。
圖11是示出本發明的第五實施形態所涉及的接合裝置的正面說明圖。
圖12（a）、圖12（b）、圖12（c）、及圖12（d）是示意性地示出基板與晶片的接合狀態的例子的截面說明圖。

Claims (20)

  1. 一種接合裝置，將具備第一電極的晶片與具備第二電極的被接合板以該第一電極與該第二電極電連接的方式接合，其特徵在於，包括： 層流生成部，生成去除了塵埃的層流； 晶片處理部，拾取該晶片； 清洗部，清洗該晶片； 接合部，具有將該晶片與該被接合板接合的接合台；以及 搬運機構，將該晶片從該晶片處理部向該接合部搬運， 至少該清洗部及該接合部設置於該層流中。
  2. 如申請專利範圍第1項的接合裝置，其中， 該搬運機構具有吸附該晶片的至少一個接合頭， 該清洗部設置於從該晶片處理部至該接合部的搬運區間中，該晶片在吸附於該接合頭的狀態下被清洗。
  3. 如申請專利範圍第2項的接合裝置，其中， 該搬運機構具有多個該接合頭。
  4. 如申請專利範圍第2項的接合裝置，其中， 該清洗部具有清洗杯、和關閉該清洗杯的上部的門，該門保持該接合頭。
  5. 如申請專利範圍第2項的接合裝置，其中， 該接合頭在吸附該晶片的面的相反側的面具有應用設備連接部。
  6. 如申請專利範圍第2項的接合裝置，其中， 該搬運機構具有保持該接合頭並使該接合頭移動的第一移動手。
  7. 如申請專利範圍第1項的接合裝置，其中， 該搬運機構具備將該晶片保持並移動的第二移動手，該第二移動手使在該晶片處理部、該清洗部、以及該接合部的各部中已搬運的該晶片脫離。
  8. 如申請專利範圍第7項的接合裝置，其中， 該清洗部包括：清洗杯、關閉該清洗杯的上部的門、以及保持該晶片的清洗台。
  9. 如申請專利範圍第7項的接合裝置，其中， 該第二移動手通過在該清洗部與該接合部之間旋轉180度來使該晶片翻轉。
  10. 如申請專利範圍第7項的接合裝置，其中， 該第二移動手的前端部具有對沒有該晶片的第一電極的面進行吸附的吸附部，該吸附部小於該晶片的大小。
  11. 如申請專利範圍第1項的接合裝置，其中， 在該接合台設置吸附該被接合板的保持面，該層流生成部生成相對於該保持面平行的層流。
  12. 如申請專利範圍第11項的接合裝置，其中， 該被接合板沿水平面移動，該層流是水平層流。
  13. 如申請專利範圍第11項的接合裝置，其中， 該被接合板沿垂直面移動，該層流是垂直層流。
  14. 如申請專利範圍第8項的接合裝置，其中， 該清洗部包括：清洗杯、和關閉該清洗杯的上部的門，該門從水平方向向垂直方向旋轉，該門保持該接合頭。
  15. 如申請專利範圍第11項的接合裝置，其中， 在該接合台將該保持面朝向下方設置，該接合頭具備使保持的該晶片翻轉的翻轉部。
  16. 如申請專利範圍第1項的接合裝置，其中， 在該層流中，設有將該被接合板接受、並向該接合部供給、以及送出的基板處理部。
  17. 如申請專利範圍第16項的接合裝置，其中， 該基板處理部具有將連接材料形成於該被接合板上的功能，其中，該連接材料將該第一電極與該第二電極電連接。
  18. 如申請專利範圍第16項的接合裝置，其中， 該基板處理部具有使該基板向垂直方向旋轉的功能。
  19. 如申請專利範圍第1～18項中的任一項的接合裝置，其中， 該清洗部具有噴出用於清洗該晶片的清洗劑的噴嘴。
  20. 如申請專利範圍第19項的接合裝置，其中， 該清洗劑中包含乾冰。
TW108106928A 2018-03-06 2019-02-27 接合裝置 TWI727271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018040056A JP7129793B2 (ja) 2018-03-06 2018-03-06 接合装置
JP2018-040056 2018-03-06

Publications (2)

Publication Number Publication Date
TW201939629A true TW201939629A (zh) 2019-10-01
TWI727271B TWI727271B (zh) 2021-05-11

Family

ID=67843465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106928A TWI727271B (zh) 2018-03-06 2019-02-27 接合裝置

Country Status (4)

Country Link
US (1) US11145618B2 (zh)
JP (1) JP7129793B2 (zh)
CN (1) CN110233121B (zh)
TW (1) TWI727271B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205633B2 (en) * 2019-01-09 2021-12-21 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
TWI797461B (zh) * 2019-07-26 2023-04-01 日商新川股份有限公司 封裝裝置
US11935770B2 (en) 2021-02-17 2024-03-19 Applied Materials, Inc. Modular mainframe layout for supporting multiple semiconductor process modules or chambers
US11935771B2 (en) * 2021-02-17 2024-03-19 Applied Materials, Inc. Modular mainframe layout for supporting multiple semiconductor process modules or chambers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353137B (en) * 1996-03-28 1999-02-21 Matsushita Electric Ind Co Ltd Manufacturing apparatus with cleaning mechanism and cleaning method
JP2002252251A (ja) 2001-02-22 2002-09-06 Sony Corp 半導体チップの実装装置及び実装方法
WO2004030078A1 (ja) 2002-09-26 2004-04-08 Toray Engineering Co., Ltd. 接合装置
CN100470767C (zh) * 2004-03-26 2009-03-18 富士胶片株式会社 接合衬底的装置及方法
JP4243573B2 (ja) 2004-09-17 2009-03-25 パナソニック株式会社 ボンディング装置及び方法、並びに電子部品洗浄装置
JP4505378B2 (ja) 2005-04-27 2010-07-21 パナソニック株式会社 ボンディング装置及び方法
KR101079946B1 (ko) 2006-11-28 2011-11-04 파나소닉 주식회사 전자 부품 실장 구조체와 그 제조 방법
JP4896899B2 (ja) 2007-01-31 2012-03-14 東京エレクトロン株式会社 基板処理装置およびパーティクル付着防止方法
US8387674B2 (en) * 2007-11-30 2013-03-05 Taiwan Semiconductor Manufacturing Comany, Ltd. Chip on wafer bonder
JP5478565B2 (ja) * 2011-07-15 2014-04-23 東京エレクトロン株式会社 接合システム
US9142532B2 (en) 2012-04-24 2015-09-22 Bondtech Co., Ltd. Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer
WO2015023232A1 (en) * 2013-08-14 2015-02-19 Orion Systems Integration Pte Ltd Apparatus And Method For Bonding A Plurality Of Semiconductor Chips Onto A Substrate
JP6367672B2 (ja) 2014-09-29 2018-08-01 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
KR102059421B1 (ko) 2016-01-06 2019-12-26 야마하 모터 로보틱스 홀딩스 가부시키가이샤 전자 부품 실장 장치
JP6389988B2 (ja) * 2016-06-14 2018-09-19 株式会社新川 異物除去装置

Also Published As

Publication number Publication date
US20190279956A1 (en) 2019-09-12
US11145618B2 (en) 2021-10-12
CN110233121B (zh) 2023-04-07
CN110233121A (zh) 2019-09-13
JP2019153761A (ja) 2019-09-12
JP7129793B2 (ja) 2022-09-02
TWI727271B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
TWI727271B (zh) 接合裝置
TWI529778B (zh) 基板反轉裝置、基板反轉方法、剝離系統及電腦記憶媒體
JP7233079B2 (ja) 部品実装システム、部品供給装置および部品実装方法
JP4363756B2 (ja) チップ実装方法及びこれに用いられる基板洗浄装置
TW201234444A (en) Peeling system, peeling method, and computer storage medium
JP2019153761A5 (zh)
JP2001168127A (ja) 微小球体移載装置
WO2013011806A1 (ja) 接合システム、基板処理システム及び接合方法
KR101805964B1 (ko) 박리 시스템, 박리 방법 및 컴퓨터 기억 매체
JP4289102B2 (ja) 組立装置および組立方法ならびに端子洗浄装置
TWI584362B (zh) Stripping system and stripping method
TW201320225A (zh) 剝離系統、剝離方法及電腦記憶媒體
TWI517203B (zh) 剝離方法、電腦記憶媒體及剝離系統
JP4544776B2 (ja) チップ供給装置およびチップ実装装置
CN114730714A (zh) 部件安装系统、部件供给装置以及部件安装方法
JP2017092228A (ja) 基板搬送装置及び剥離システム
CN115741291A (zh) 一种晶圆边缘处理装置
JP5563530B2 (ja) 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
WO2021112156A1 (ja) 基板処理装置、および基板処理方法
TW202223982A (zh) 清洗單元、焊接模組以及焊接設備
JP2007311687A (ja) 半導体接合方法及び装置
JP6025759B2 (ja) 剥離システム
JP2003303854A (ja) チップ実装方法およびそれを用いた装置
JP2013219390A (ja) 剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP2007311689A (ja) 半導体超音波接合方法及び装置