TW201937595A - 製造半導體結構的方法 - Google Patents

製造半導體結構的方法 Download PDF

Info

Publication number
TW201937595A
TW201937595A TW107139885A TW107139885A TW201937595A TW 201937595 A TW201937595 A TW 201937595A TW 107139885 A TW107139885 A TW 107139885A TW 107139885 A TW107139885 A TW 107139885A TW 201937595 A TW201937595 A TW 201937595A
Authority
TW
Taiwan
Prior art keywords
cycle
etching
duration
passivation
semiconductor substrate
Prior art date
Application number
TW107139885A
Other languages
English (en)
Other versions
TWI687998B (zh
Inventor
孟慶豪
許志賢
陳智聖
李安基
黃琳清
江煜培
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201937595A publication Critical patent/TW201937595A/zh
Application granted granted Critical
Publication of TWI687998B publication Critical patent/TWI687998B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一種包括以下步驟的製造半導體結構的方法。罩幕層形成於半導體基底上。各向異性地蝕刻由罩幕層顯露的半導體基底直至凹穴形成於半導體基底中為止，其中各向異性地蝕刻由罩幕層顯露的半導體基底包括執行多個第一循環及在執行第一循環之後執行多個第二循環，第一循環及第二循環之中的每一循環分別包括執行鈍化步驟及在執行鈍化步驟之後執行蝕刻步驟。在第一循環期間，蝕刻步驟與鈍化步驟的第一持續時間比可變且逐步地斜升。在第二循環期間，蝕刻步驟與鈍化步驟的第二持續時間比恆定，且第一持續時間比小於第二持續時間比。

Description

製造半導體結構的方法
為在半導體基底中以高深寬比(aspect ratio)製造開口、溝槽或凹穴，常用波希法（Bosch process）。現行的波希法在於半導體基底中執行深度蝕刻時具有較差的蝕刻均勻性及較差的蝕刻輪廓(profile)控制。
。
。
。
以下揭露內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件及配置的具體實例以簡化本揭露內容。當然，此等組件及配置僅僅是實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵形成於第二特徵上方或上可包括第一特徵及第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複圖式元件符號及/或字母。此重複是出於簡化及清晰的目的，且本身並不指示所論述之各種實施例及/或組態之間的關係。
此外，諸如「在…之下」、「在…下方」、「下部」、「在…上方」、「上部」等空間相對術語在本文中可用於使得容易描述如在圖式中所示出的一個元件或特徵與另一（其他）元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語還意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或處於其他定向）且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
圖1A至圖1C示意性地示出根據本揭露的一些實施例的一種製造半導體結構的方法的橫截面視圖。
參考圖1A，提供半導體基底100及半導體基底100上的罩幕材料層110。舉例而言，半導體基底100可包括矽基底或由其他半導體材料製成的基底。在於半導體基底100上形成罩幕材料層110之後，執行例如微影製程使得經圖案化光阻層PR1形成於罩幕材料層110上。經圖案化光阻層PR1可包括至少一個或多個用於部分暴露或顯露罩幕材料層110的開口。在一些實施例中，罩幕材料層110可包括二氧化矽或其他相對於半導體基底100的材料具有高蝕刻選擇性的材料（例如，矽）。
參考圖1A及圖1B，藉由將經圖案化光阻層PR1用作罩幕，可移除顯露的或未由經圖案化光阻層PR1覆蓋的罩幕材料層110，直至暴露半導體基底100為止，使得具有預定圖案的罩幕層110a形成於半導體基底100上。在一些實施例中，罩幕材料層110可經由蝕刻製程圖案化。在形成罩幕層110a之後，剝除經圖案化光阻層PR1。
參考圖1C，執行多步驟的各向異性蝕刻製程以於半導體基底100中形成凹穴102。藉由將罩幕層110a用作蝕刻罩幕，各向異性地蝕刻被罩幕層110a所顯露的半導體基底100，直至形成具有預定深度D的凹穴102為止。在一些實施例中，凹穴102的深度D的範圍可為約15微米至約25微米。然而，凹穴102的深度D不受限制。
結合圖2、圖3A至圖3C以及圖4A至圖4E詳細描述所述多步驟蝕刻製程。
圖2為示意性地示出根據本揭露的一些實施例的一種製造凹穴的方法的流程圖。圖3A、圖3B以及圖3C為分別示出根據本揭露的一些實施例的第一循環、第二循環以及第三循環的蝕刻步驟及鈍化步驟的圖式。圖4A至圖4E示意性地示出根據本揭露的一些實施例的一種製造圖1C的X部分中所示的凹穴102的方法的橫截面視圖。
參考圖2，上文所提及的多步驟的各向異性蝕刻製程可包括執行多個第一循環C1及執行多個第二循環C2，且在第一循環C1之後反覆地執行第二循環C2。上文提及的第一循環C1及第二循環C2在適合產生用於各向異性蝕刻的電漿的反應性腔室中執行。第一循環C1及第二循環C2之中的每一個循環可分別包括鈍化步驟及在鈍化步驟之後執行的蝕刻步驟。在執行第一循環C1及第二循環C2之後，鈍化塗層可保持於凹穴的側壁上，且可執行移除製程R以移除形成於凹穴的側壁上的鈍化塗層。舉例而言，第一循環C1可反覆地執行n1次，且第二循環C2可反覆地執行n2次。舉例而言，n1可為2至4範圍中的整數；且n2可為2至4範圍中的整數。n1及n2的值取決於凹穴的深度D。
在一些替代實施例中，多步驟的各向異性蝕刻製程可更包括在第二循環C2之後反覆執行的多個第三循環C3。上文提及的第一循環C1、第二循環C2以及第三循環C3在適合於產生用於各向異性蝕刻的電漿的反應性腔室中執行。第一循環C1、第二循環C2以及第三循環C3之中的每一個循環可分別包括鈍化步驟及在鈍化步驟之後執行的蝕刻步驟。在執行第一循環C1、第二循環C2以及第三循環C3之後，鈍化塗層可保持於凹穴的側壁上，且可執行移除製程R以移除形成於凹穴的側壁上的鈍化塗層。舉例而言，第一循環C1可反覆地執行n1次，第二循環C2可反覆地執行n2次，且第三循環C3可執行n3次。舉例而言，n1可為2至4範圍中的整數；n2可為2至4範圍中的整數；且n3可為2至4範圍中的整數。n1、n2以及n3的值取決於凹穴的深度D。
參考圖2、圖3A以及圖4A，藉由第一循環C1對半導體基底100及罩幕層110a執行預塗佈製程，使得鈍化塗層120保形地(conformally)形成於罩幕層110a及半導體基底100上。由於鈍化塗層120係藉由第一循環C1形成，故第一循環C1為預塗佈循環。在第一循環C1期間，蝕刻步驟的持續時間E1可變且逐步地斜升，鈍化步驟的持續時間D1可變且逐步地斜降，且蝕刻步驟與鈍化步驟的第一持續時間比E1/D1可變且逐步地斜升。在一些實施例中，在第一循環C1（亦即，預塗佈循環）期間，蝕刻步驟的持續時間E1線性地逐步斜升，鈍化步驟的持續時間D1線性地逐步斜降，且第一持續時間比E1/D1非線性地逐步斜升。第一持續時間比E1/D1可變且可自X1逐步地斜升至Y1，其中X1小於1（例如，約0.4），且Y1大於1並小於1.5。
如圖3A中所示，在每一第一循環C1的鈍化步驟期間，鈍化氣體（例如，C4 F8 或其他適合的鈍化氣體）經引入至反應性腔室中，且鈍化氣體的流速的範圍可為約200標準立方公分/分鐘(sccm)至約300標準立方公分/分鐘。在一些實施例中，在每一第一循環C1的鈍化步驟期間，鈍化氣體經引入至反應性腔室中，且鈍化氣體的流速為約250標準立方公分/分鐘。在每一第一循環C1的蝕刻步驟期間，蝕刻氣體（例如，SF6 或其他適合的蝕刻氣體）經引入至反應性腔室中，且蝕刻氣體的流速的範圍可為約350標準立方公分/分鐘至約450標準立方公分/分鐘。在每一第一循環C1的蝕刻步驟期間，蝕刻氣體經引入至反應性腔室中，且蝕刻氣體的流速為例如約400標準立方公分/分鐘。換言之，當執行第一循環C1時，鈍化氣體及蝕刻氣體交替地經引入至反應性腔室中。在一些實施例中，每一第一循環C1的鈍化步驟可包括增強(boosting)B1及之後的鈍化P，其中增強B1的持續時間的範圍為約0.3秒至約0.7秒（例如，約0.5秒），在增強B1期間施加至反應性腔室的製程壓力為約35托至約45托（例如，約40托），鈍化P的持續時間線性地自約5秒逐步斜降至約2秒，且在鈍化P期間施加至反應性腔室的製程壓力的範圍為約75托至約85托（例如，約80托）。
在一些實施例中，在第一循環C1之中的最前幾個循環（例如，前三個循環）期間，每一蝕刻步驟可分別僅包括增強B2，且增強B2的持續時間可為可變的且可自約2秒逐步斜升至約2.5秒。增強B2可用以至少部分移除鈍化塗層120形成於半導體基底100及罩幕層110a的頂表面上的部分，且鈍化塗層120形成於罩幕層110a的側壁上的部分不藉由增強B2移除。舉例而言，在第一循環C1的增強B2期間，將藉由反應性腔室中產生的電漿提供的離子轟擊以移除鈍化塗層120形成於半導體基底100及罩幕層110a的頂表面上的部分。鈍化塗層120形成於罩幕層110a的側壁上的部分不藉由電漿所提供的離子轟擊來移除。在執行第一循環C1之中的最前幾個步驟（例如，前三個步驟）之後，半導體基底100可能由於預塗層（亦即，鈍化塗層120）的保護而未經蝕刻。每一第一循環C1的增強B1為鈍化P之前執行的預處理，藉由第一循環C1的鈍化P沈積鈍化塗層120，且執行每一第一循環C1的增強B2以部分移除鈍化塗層120。
參考圖3A及圖4B，在第一循環C1之中的其餘步驟（例如，第四步驟及第五步驟）期間，每一蝕刻步驟可分別包括增強B2及之後的主要蝕刻M。增強B2的持續時間可為恆定的，其範圍為約2秒至約3秒（例如，約2.5秒），在增強B2期間施加至反應性腔室的製程壓力的範圍可為約20托至約30托（例如，約25托），主要蝕刻M的持續時間可為可變的且線性地逐步斜升，且在主要蝕刻M期間施加至反應性腔室的製程壓力的範圍可為約75托至約85托（例如，約80托）。如圖3A中所示，在執行第一循環C1之中的其餘步驟（例如，第四步驟及第五步驟）之後，可移除鈍化塗層120形成於半導體基底100及罩幕層110a的頂表面上的部分，且鈍化塗層120a形成於罩幕層110a的側壁上。如圖4B中所示，在執行第一循環C1之中的其餘步驟（例如，第四步驟及第五步驟）之後，半導體基底100可經輕微蝕刻且凹部S1形成於基底100中。
在一些實施例中，在第一循環C1中的每一蝕刻步驟的增強B2期間，氧氣（O2 ）可進一步經引入至反應性腔室中，且氧氣的流速的範圍可為約45標準立方公分/分鐘至約55標準立方公分/分鐘（例如，約50標準立方公分/分鐘）。此外，在第一循環C1中的每一蝕刻步驟的主要蝕刻M期間，氧氣可進一步經引入至反應性腔室中，且氧氣的流速的範圍可為約0.5標準立方公分/分鐘至約1.5標準立方公分/分鐘（例如，約1標準立方公分/分鐘）。
當執行第一循環C1的鈍化步驟時，施加至反應性腔室的線圈（亦即，上部電極）的線圈射頻（radio frequency；RF）功率的範圍為約1800瓦至約2200瓦（例如，約2000瓦）。當執行第一循環C1的蝕刻步驟時，施加至反應性腔室的線圈的線圈射頻功率範圍為約2300瓦至約2700瓦（例如，約2500瓦），在增強B2期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率的範圍為約100瓦至約150瓦（例如，約125瓦），且在主要蝕刻M期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率的範圍為約15瓦至約25瓦（例如，約20瓦）。此外，壓板可在範圍為10兆赫茲至15兆赫茲（諸如13.56兆赫茲）的高頻率下操作。
在執行第一循環C1之後，圖4B中所示的鈍化塗層120a選擇性地經形成於罩幕層110a的側壁上。在一些實施例中，鈍化塗層120或鈍化塗層120a的材料包括C4 F8 。
參考圖2、圖3B以及圖4C至圖4E，執行包括第二循環C2的第一階段蝕刻製程以各向異性地蝕刻被罩幕層110a所顯露的半導體基底100。由於半導體基底100藉由第二循環C2蝕刻，故第二循環C2被視為第一蝕刻循環。在第二循環C2期間，蝕刻步驟的持續時間E2、鈍化步驟的持續時間D2以及蝕刻步驟與鈍化步驟的第二持續時間比E2/D2恆定。在一些實施例中，第一持續時間比E1/D1小於第二持續時間比E2/D2。舉例而言，第二持續時間比E2/D2的範圍可為約1.4至約1.6。
如圖3B中所示，在每一第二循環C2的鈍化步驟期間，鈍化氣體（例如，C4 F8 或其他適合的鈍化氣體）經引入至反應性腔室中，且鈍化氣體的流速的範圍可為約200標準立方公分/分鐘至約300標準立方公分/分鐘（例如，約250標準立方公分/分鐘）。在每一第二循環C2的蝕刻步驟期間，蝕刻氣體（例如，SF6 或其他適合的蝕刻氣體）經引入至反應性腔室中，且蝕刻氣體的流速的範圍可為約350標準立方公分/分鐘至約450標準立方公分/分鐘（例如，約400標準立方公分/分鐘）。換言之，當執行第二循環C2時，鈍化氣體及蝕刻氣體交替地經引入至反應性腔室中。在一些實施例中，每一第二循環C2的鈍化步驟可包括增強B1及之後的鈍化P，其中增強B1的持續時間的範圍為0.3秒至約0.7秒（例如，約0.5秒），在增強B1期間施加至反應性腔室的製程壓力的範圍為約35托至約45托（例如，約40托），鈍化P的持續時間的範圍為1.5秒至2.5秒（例如，約2秒），且在鈍化P期間施加至反應性腔室的製程壓力的範圍為約75托至約85托（例如，約80托）。
在一些實施例中，每一第二循環C2的蝕刻步驟可包括增強B2及之後的主要蝕刻M。增強B2的持續時間可為恆定的，其範圍為約2秒至約3秒（例如，約2.5秒），在增強B2期間施加至反應性腔室的製程壓力的範圍可為約20托至約30托（例如，約25托），主要蝕刻M的持續時間可為恆定的，其範圍為約0.3秒至約0.7秒（例如，約0.5秒），且在主要蝕刻M期間施加至反應性腔室的製程壓力的範圍可為約75托至約85托（例如，80托）。
如圖4C及圖4D中所示，在執行每一第二循環C2的鈍化步驟之後，鈍化塗層120b保形地形成於半導體基底100的凹部S1及罩幕層110a上。增強B2可用以移除鈍化塗層120b的形成於半導體基底100的凹部S1的底表面及罩幕層110a的頂表面上的部分。鈍化塗層120形成於凹部S1的側壁及罩幕層110a的側壁上的部分未藉由增強B2移除。舉例而言，在第二循環C2的增強B2期間，將藉由反應性腔室中產生的電漿提供的離子轟擊以移除鈍化塗層120b的部分，使得鈍化塗層120c可形成於罩幕層110a的側壁及凹穴102的側壁上。第二循環C2的主要蝕刻M可用以蝕刻半導體基底100，使得凹部S1加深，如圖4D中所示。
在一些實施例中，在第二循環C2中的每一蝕刻步驟的增強B2期間，氧氣（O2 ）可進一步經引入至反應性腔室中，且氧氣的流速的範圍為約45標準立方公分/分鐘至約55標準立方公分/分鐘（例如，約50標準立方公分/分鐘）。此外，在第二循環C2中的每一蝕刻步驟的主要蝕刻M期間，氧氣可進一步經引入至反應性腔室中，且氧氣的流速的範圍可為約0.5標準立方公分/分鐘至約1.5標準立方公分/分鐘（例如，約1標準立方公分/分鐘）。
當執行第二循環C2的鈍化步驟時，施加至反應性腔室的線圈（亦即，上部電極）的線圈射頻功率的範圍為約1800瓦至約2200瓦（例如，約2000瓦）。當執行第二循環C2的蝕刻步驟時，施加至反應性腔室的線圈的線圈射頻功率的範圍為約2300瓦至約2700瓦（例如，約2500瓦），在增強B2期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率的範圍為約100瓦至約150瓦（例如，約125瓦），且在主要蝕刻M期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率的範圍為約15瓦至約25瓦（例如，約20瓦）。此外，壓板在範圍為10兆赫茲至15兆赫茲（例如，約13.56兆赫茲）的高頻率下操作。
在執行第二循環C2之後，圖4E中所示的鈍化塗層120d選擇性地形成於罩幕層110a的側壁及凹穴102的側壁上。在一些實施例中，鈍化塗層120a、鈍化塗層120b、鈍化塗層120c以及鈍化塗層120d的材料包括C4 F8 。
參考圖2、圖3C、圖4D以及圖4E，在執行包括第二循環C2的第一階段蝕刻製程之後，可視情況執行包括第三循環C3的第二階段蝕刻製程以各向異性地蝕刻半導體基底100及增大凹穴102的底表面的粗糙度。由於半導體基底100藉由第三循環C3進一步蝕刻，故第三循環C3為第二蝕刻循環。在第三循環C3期間，蝕刻步驟的持續時間E3可變且逐步地斜升，鈍化步驟的持續時間D3恆定，且蝕刻步驟與鈍化步驟的第三持續時間比E3/D3可變且逐步地斜升。在一些實施例中，在第三循環C3（亦即，第二蝕刻循環）期間，蝕刻步驟的持續時間E3線性地逐步斜升，鈍化步驟的持續時間D3恆定，且第三持續時間比E3/D3線性地逐步斜升。第三持續時間比E3/D3可變且可自X2逐步地斜升至Y2，其中X2及Y2大於1且小於第二持續時間比。舉例而言，第三持續時間比E3/D3的範圍可為約1.2至約1.35。
如圖3C中所示，在每一第三循環C3的鈍化步驟期間，鈍化氣體（例如，C4 F8 或其他適合的鈍化氣體）經引入至反應性腔室中，且鈍化氣體的流速的範圍為約150標準立方公分/分鐘至約250標準立方公分/分鐘（例如，約200標準立方公分/分鐘）。在每一第三循環C3的蝕刻步驟期間，蝕刻氣體（例如，SF6 或其他適合的蝕刻氣體）經引入至反應性腔室中，且蝕刻氣體的流速的範圍可為約200標準立方公分/分鐘至約300標準立方公分/分鐘（例如，約250標準立方公分/分鐘）。換言之，當執行第三循環C3時，鈍化氣體及蝕刻氣體交替地經引入至反應性腔室中。在一些實施例中，每一第三循環C3的鈍化步驟可僅包括鈍化P，其中鈍化P的持續時間可為恆定的，其範圍為約1.5秒至2.5秒（例如，約2秒），在鈍化P期間施加至反應性腔室的製程壓力的範圍可為約15托至約25托（例如，約20托）。
在一些實施例中，在第三循環C3期間，每一蝕刻步驟可分別包括增強B2及之後的主要蝕刻M。增強B2的持續時間可為恆定的，其範圍為約0.5秒至約1.5秒（例如，約1秒），在增強B2期間施加至反應性腔室的製程壓力的範圍可為約10托至約20托（例如，約15托），主要蝕刻M的持續時間可為可變的且線性地逐步斜升，且在主要蝕刻M期間施加至反應性腔室的製程壓力的範圍可為約20托至約25托（例如，約22托）。舉例而言，主要蝕刻M的持續時間線性地自約2.4秒逐步斜升至約2.7秒。
當執行第三循環C3的鈍化步驟時，施加至反應性腔室的線圈（亦即，上部電極）的線圈射頻功率的範圍為約1600瓦至約2000瓦（例如，約1800瓦）。當執行第三循環C3的蝕刻步驟時，施加至反應性腔室的線圈的線圈射頻功率的範圍為約2300瓦至約2700瓦（例如，約2500瓦），在增強B2期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率的範圍為約80瓦至約120瓦（例如，約100瓦），且在主要蝕刻M期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率可線性地自約85瓦逐步斜升至約87瓦。此外，壓板在範圍為約350千赫茲至約450千赫茲（例如，約380千赫茲）的低頻率下操作。總之，上文所提及的第一循環C1及第二循環C2在範圍為約10兆赫茲至約15兆赫茲（例如，約13.56兆赫茲）的高頻率下執行，且第三循環C3在範圍為約350千赫茲至約450千赫茲（例如，約380千赫茲）的低於所述高頻率的低頻率下執行。
在圖1C中所示的半導體結構中，多個凹穴102可形成於半導體基底100中，且可藉由第一循環C1（亦即，預塗佈循環）提高凹穴102的深度均勻性。此外，凹穴102的底表面的粗糙度可藉由第三循環C3提高或最佳化。
圖5A至圖5F示意性地示出根據本揭露的一些實施例的一種製造凹穴基底的方法的橫截面視圖。
參考圖5A，提供半導體基底100及半導體基底100上的罩幕材料層110。舉例而言，半導體基底100可包括矽基底或由其他半導體材料製成的基底。在於半導體基底100上形成罩幕材料層110之後，執行例如微影製程使得經圖案化光阻層PR1形成於罩幕材料層110上。經圖案化光阻層PR1可包括至少一個或多個用於部分暴露或顯露罩幕材料層110的開口。在一些實施例中，罩幕材料層110可包括二氧化矽或其他相對於半導體基底100的材料具有高蝕刻選擇性的材料（例如，矽）。
參考圖5A及圖5B，藉由將經圖案化光阻層PR1用作罩幕，可移除顯露的或未由經圖案化光阻層PR1覆蓋的罩幕材料層110，直至暴露半導體基底100為止，使得罩幕層110a的第一圖案P1形成於半導體基底100上。在一些實施例中，罩幕材料層110可經由蝕刻製程圖案化。在形成罩幕層110a的第一圖案P1之後，剝除經圖案化光阻層PR1。由於第一圖案P1相對於半導體基底100具有高蝕刻選擇性，第一圖案P1為經圖案化的硬罩幕層。
參考圖5C，罩幕層110a的第二圖案P2形成於被第一圖案P1所顯露的半導體基底100上。第二圖案P2及第一圖案P1不會彼此重疊。舉例而言，第二圖案P2可形成於半導體基底100的頂表面上且位於限定於第一圖案P1中的開口中。在一些實施例中，第一圖案P1及第二圖案P2由不同材料製成，且罩幕層110a的第二圖案P2可為經圖案化光阻層。
參考圖5D，執行各向異性蝕刻製程以形成半導體基底100中的第一凹穴102及被第一凹穴102包圍的第一凸塊BP1。藉由將包括第一圖案P1及第二圖案P2的罩幕層110a用作蝕刻罩幕，各向異性地蝕刻被罩幕層110a所顯露的半導體基底100，直至形成具有預定深度D1的第一凹穴102及由罩幕層110a的第二圖案P2覆蓋的第一凸塊BP1為止。在一些實施例中，第一凸塊BP1的高度及第一凹穴102的深度D1的範圍可為約9微米至約12微米。然而，第一凸塊BP1的高度及第一凹穴102的深度D1不受限制。
前述用於在半導體基底100中形成第一凹穴102的各向異性蝕刻製程包括多個循環。舉例而言，用於在半導體基底100中形成第一凹穴102的循環的製程配方(recipe)與上文提及的第一階段蝕刻製程的第二循環C2（圖3B中所示）的製程配方相同。因此，此處省略用於在半導體基底100中形成第一凹穴102的循環的製程配方的細節描述。
參考圖5E，自第一凸塊BP1移除罩幕層110a的第二圖案P2以進一步顯露第一凸塊BP1的頂表面。在一些實施例中，可藉由灰化或其他適合製程移除或剝除罩幕層110a的第二圖案P2（例如，經圖案化光阻層）。
參考圖5E及圖5F，對半導體基底100執行多步驟各向異性蝕刻製程，使得各向異性地蝕刻被罩幕層110a的第一圖案P1所顯露的半導體基底100，直至使第一凹穴102（圖5E中所示）加深以形成第二凹穴104以及第二凸塊BP2被形成於第二凹穴104中為止。藉由將罩幕層110a的第一圖案P1用作蝕刻罩幕，各向異性地蝕刻具有第一凹穴102及第一凸塊BP1的半導體基底100，直至形成具有預定深度（D1+D2）的第二凹穴104以及第二凸塊BP2為止。在一些實施例中，第二凹穴104的深度（D1+D2）的範圍可為約15微米至約25微米。然而，第二凹穴104的深度（D1+D2）不受限制。在一些實施例中，第二凸塊BP2的高度及第一凸塊BP1的高度（亦即，D1）的範圍可為約9微米至約12微米。
結合圖2、圖5E、圖5F以及圖6A至圖6E詳細描述用於形成第二凹穴104及第二凸塊BP2的多步驟蝕刻製程。
圖6A至圖6E示意性地示出根據本揭露的一些實施例的一種製造圖5E的Y部分中所示的第二凹穴的方法的橫截面視圖。
參考圖2、圖5E、圖5F以及圖6A至圖6E，用於形成第二凹穴104及第二凸塊BP2的多步驟各向異性蝕刻製程可包括執行多個第一循環C1及執行多個第二循環C2，且在第一循環C1之後反覆地執行第二循環C2。上文提及的第一循環C1及第二循環C2在適合產生用於各向異性蝕刻的電漿的反應性腔室中執行。第一循環C1及第二循環C2之中的每一個循環可分別包括鈍化步驟及在鈍化步驟之後執行的蝕刻步驟。在執行第一循環C1及第二循環C2之後，鈍化塗層可保持於第二凹穴104的側壁及經蝕刻凸塊BP（圖6C至圖6E中所示）的側壁上，且因此可執行移除製程R以移除形成於第二凹穴104的側壁及經蝕刻凸塊BP的側壁上的鈍化塗層。舉例而言，第一循環C1可反覆地執行n1次，且第二循環C2可反覆地執行n2次。舉例而言，n1可為2至4範圍中的整數；且n2可為2至4範圍中的整數。n1及n2的值取決於第二凹穴104的深度（D1+D2）。
在一些替代實施例中，用於形成第二凹穴104及第二凸塊BP2的多步驟各向異性蝕刻製程可更包括在第二循環C2之後反覆地執行的多個第三循環C3。上文提及的第一循環C1、第二循環C2以及第三循環C3在適合產生用於各向異性蝕刻的電漿的反應性腔室中執行。第一循環C1、第二循環C2以及第三循環C3之中的每一個循環可分別包括鈍化步驟及在鈍化步驟之後執行的蝕刻步驟。在執行第一循環C1、第二循環C2以及第三循環C3之後，鈍化塗層可保持於第二凹穴104的側壁及經蝕刻凸塊BP的側壁上，且因此可執行移除製程R以移除形成於第二凹穴104的側壁及經蝕刻凸塊BP的側壁上的鈍化塗層。舉例而言，第一循環C1可反覆地執行n1次，第二循環C2可反覆地執行n2次，且第三循環C3可執行n3次。舉例而言，n1可為2至4範圍中的整數；n2可為2至4範圍中的整數；且n3可為2至4範圍中的整數。n1、n2以及n3的值取決於第二凹穴104的深度（D1+D2）。
參考圖2、圖3A以及圖6A，藉由第一循環C1對半導體基底100及罩幕層110a的第一圖案P1執行預塗佈製程，使得鈍化塗層120保形地形成於第一圖案P1、第一凸塊BP1以及半導體基底100上。由於鈍化塗層120係藉由第一循環C1形成，故第一循環C1為預塗佈循環。在第一循環C1期間，蝕刻步驟的持續時間E1可變且逐步地斜升，鈍化步驟的持續時間D1可變且逐步地斜降，且蝕刻步驟與鈍化步驟的第一持續時間比E1/D1可變且逐步地斜升。在一些實施例中，在第一循環C1（亦即，預塗佈循環）期間，蝕刻步驟的持續時間E1線性地逐步斜升，鈍化步驟的持續時間D1線性地逐步斜降，且第一持續時間比E1/D1非線性地逐步斜升。第一持續時間比E1/D1可變且可自X1逐步地斜升至Y1，其中X1小於1（例如，約0.4），且Y1大於1並小於1.5。
如圖3A中所示，在每一第一循環C1的鈍化步驟期間，鈍化氣體（例如，C4 F8 ）經引入至反應性腔室中，且鈍化氣體的流速的範圍可為約200標準立方公分/分鐘至約300標準立方公分/分鐘（例如，約250標準立方公分/分鐘）。在每一第一循環C1的蝕刻步驟期間，蝕刻氣體（例如，SF6 ）經引入至反應性腔室中，且蝕刻氣體的流速的範圍可為約350標準立方公分/分鐘至約450標準立方公分/分鐘（例如，約400標準立方公分/分鐘）。換言之，當執行第一循環C1時，鈍化氣體及蝕刻氣體交替地經引入至反應性腔室中。在一些實施例中，每一第一循環C1的鈍化步驟可包括增強B1及之後的鈍化P，其中增強B1的持續時間的範圍可為約0.3秒至約0.7秒（例如，約0.5秒），在增強B1期間施加至反應性腔室的製程壓力的範圍可為約35托至約45托（例如，約40托），鈍化P的持續時間線性地自約5秒逐步斜降至約2秒，且在鈍化P期間施加至反應性腔室的製程壓力的範圍可為約75托至約85托（例如，約80托）。
在一些實施例中，在第一循環C1之中的最前幾個循環（例如，前三個循環）期間，每一蝕刻步驟可分別僅包括增強B2，且增強B2的持續時間可為可變的且可自約2秒逐步斜升至約2.5秒。增強B2可用以至少部分移除鈍化塗層120的形成於半導體基底100及第一圖案P1的頂表面上的部分，且鈍化塗層120形成於第一圖案P1的側壁上的部分不藉由增強B2移除。舉例而言，在第一循環C1的增強B2期間，將藉由反應性腔室中產生的電漿提供的離子轟擊用於移除鈍化塗層120形成於半導體基底100及第一圖案P1的頂表面上的部分。鈍化塗層120形成於第一圖案P1的側壁上的部分不藉由電漿所提供的離子轟擊來移除。在執行第一循環C1之中的最前幾個步驟（例如，前三個步驟）之後，半導體基底100及第一凸塊BP1可能由於預塗層（亦即，鈍化塗層120）的保護而未經蝕刻。
參考圖3A、圖6B以及圖6C，在第一循環C1之中的其餘步驟（例如，第四步驟及第五步驟）期間，每一蝕刻步驟可分別包括增強B2及之後的主要蝕刻M。增強B2的持續時間可為恆定的，其範圍為約2秒至約3秒（例如，約2.5秒），在增強B2期間施加至反應性腔室的製程壓力的範圍可為約20托至約30托（例如，約25托），主要蝕刻M的持續時間可為可變的且線性地逐步斜升，且在主要蝕刻M期間施加至反應性腔室的製程壓力的範圍可為約75托至約85托（例如，約80托）。如圖3A中所示，在執行第一循環C1之中的其餘步驟（例如，第四步驟及第五步驟）之後，可移除鈍化塗層120的形成於半導體基底100及第一圖案P1的頂表面上的部分，且鈍化塗層120a形成於第一圖案P1的側壁及第一凸塊BP1的側壁上。如圖6C中所示，在執行第一循環C1之中的其餘步驟（例如，第四步驟及第五步驟）之後，可輕微蝕刻半導體基底100及第一凸塊BP1以形成經蝕刻凸塊BP，其中經蝕刻凸塊BP的頂表面低於第一圖案P1的底表面。
在一些實施例中，在第一循環C1中的每一蝕刻步驟的增強B2期間，氧氣（O2 ）可進一步經引入至反應性腔室中，且氧氣的流速的範圍可為約45標準立方公分/分鐘至約55標準立方公分/分鐘（例如，約50標準立方公分/分鐘）。此外，在第一循環C1中的每一蝕刻步驟的主要蝕刻M期間，氧氣可進一步經引入至反應性腔室中，且氧氣的流速的範圍可為約0.5標準立方公分/分鐘至約1.5標準立方公分/分鐘（例如，約1標準立方公分/分鐘）。
當執行第一循環C1的鈍化步驟時，施加至反應性腔室的線圈（亦即，上部電極）的線圈射頻功率的範圍為約1800瓦至約2200瓦（例如，約2000瓦）。當執行第一循環C1的蝕刻步驟時，施加至反應性腔室的線圈的線圈射頻功率的範圍為約2300瓦至約2700瓦（例如，約2500瓦），在增強B2期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率的範圍為約100瓦至約150瓦（例如，約125瓦），且在主要蝕刻M期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率的範圍為約15瓦至約25瓦（例如，約20瓦）。此外，壓板在範圍為10兆赫茲至15兆赫茲（例如，約13.56兆赫茲）的高頻率下操作。
在執行第一循環C1之後，圖6B中所示的鈍化塗層120a選擇性地形成於第一圖案P1的側壁上。在一些實施例中，鈍化塗層120或鈍化塗層120a的材料可包括C4 F8 。
參考圖2、圖3B以及圖6D至圖6E，執行包括第二循環C2的第一階段蝕刻製程以各向異性地蝕刻被第一圖案P1顯露的半導體基底100及經蝕刻凸塊BP。由於半導體基底100及經蝕刻凸塊BP藉由第二循環C2蝕刻，故第二循環C2為第一蝕刻循環。在第二循環C2期間，蝕刻步驟的持續時間E2、鈍化步驟的持續時間D2以及蝕刻步驟與鈍化步驟的第二持續時間比E2/D2恆定。在一些實施例中，第一持續時間比E1/D1小於第二持續時間比E2/D2。舉例而言，第二持續時間比E2/D2的範圍可為約1.4至約1.6。
如圖3B中所示，在每一第二循環C2的鈍化步驟期間，鈍化氣體（例如，C4 F8 ）經引入至反應性腔室中，且鈍化氣體的流速的範圍可為約200標準立方公分/分鐘至約300標準立方公分/分鐘（例如，約250標準立方公分/分鐘）。在每一第二循環C2的蝕刻步驟期間，蝕刻氣體（例如，SF6 ）經引入至反應性腔室中，且蝕刻氣體的流速的範圍可為約350標準立方公分/分鐘至約450標準立方公分/分鐘（例如，約400標準立方公分/分鐘）。換言之，當執行第二循環C2時，鈍化氣體及蝕刻氣體交替地經引入至反應性腔室中。在一些實施例中，每一第二循環C2的鈍化步驟可包括增強B1及之後的鈍化P，其中增強B1的持續時間的範圍可為0.3秒至約0.7秒（例如，約0.5秒），在增強B1期間施加至反應性腔室的製程壓力的範圍可為約35托至約45托（例如，約40托），鈍化P的持續時間的範圍為1.5秒至2.5秒（例如，約2秒），且在鈍化P期間施加至反應性腔室的製程壓力的範圍可為約75托至約85托（例如，約80托）。
在一些實施例中，每一第二循環C2的蝕刻步驟可包括增強B2及之後的主要蝕刻M。增強B2的持續時間可為恆定的，其範圍為約2秒至約3秒（例如，約2.5秒），在增強B2期間施加至反應性腔室的製程壓力的範圍可為約20托至約30托（例如，約25托），主要蝕刻M的持續時間可為恆定的，其範圍為約0.3秒至約0.7秒（例如，約0.5秒），且在主要蝕刻M期間施加至反應性腔室的製程壓力的範圍可為約75托至約85托（例如，約80托）。
增強B2可用以移除鈍化塗層120b形成於半導體基底100的第一凹穴102的底表面及第一圖案P1的頂表面上的部分。鈍化塗層120b形成於第一凹穴102的側壁、經蝕刻凸塊BP的側壁以及第一圖案P1的側壁上的部分不藉由增強B2移除。舉例而言，在第二循環C2的增強B2期間，將藉由反應性腔室中產生的電漿提供的離子轟擊用於移除鈍化塗層120b的部分，使得鈍化塗層120b形成於第一圖案P1的側壁、經蝕刻凸塊BP的側壁以及第一圖案P1上。第二循環C2的主要蝕刻M可用以蝕刻半導體基底100，使得第一凹穴102加深，如圖6D中所示。
在一些實施例中，在第二循環C2中的每一蝕刻步驟的增強B2期間，氧氣（O2 ）可進一步經引入至反應性腔室中，且氧氣的流速的範圍可為約45標準立方公分/分鐘至約55標準立方公分/分鐘（例如，約50標準立方公分/分鐘）。此外，在第二循環C2中的每一蝕刻步驟的主要蝕刻M期間，氧氣可進一步經引入至反應性腔室中，且氧氣的流速的範圍可為約0.5標準立方公分/分鐘至約1.5標準立方公分/分鐘（例如，約1標準立方公分/分鐘）。
當執行第二循環C2的鈍化步驟時，施加至反應性腔室的線圈（亦即，上部電極）的線圈射頻功率的範圍為約1800瓦至約2200瓦（例如，約2000瓦）。當執行第二循環C2的蝕刻步驟時，施加至反應性腔室的線圈的線圈射頻功率的範圍為約2300瓦至約2700瓦（例如，約2500瓦），在增強B2期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率的範圍為約100瓦至約150瓦（例如，約125瓦），且在主要蝕刻M期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率的範圍為約15瓦至約25瓦（例如，約20瓦）。此外，壓板在範圍為10兆赫茲至15兆赫茲（例如，約13.56兆赫茲）的高頻率下操作。
在執行第二循環C2之後，圖6E中所示的鈍化塗層120b選擇性地形成於第一圖案的側壁、經蝕刻凸塊BP的側壁以及第一凹穴102的側壁上。在一些實施例中，鈍化塗層120a或鈍化塗層120b的材料可包括C4 F8 。
參考圖2、圖3C、圖5F、圖6D以及圖6E，在執行包括第二循環C2的第一階段蝕刻製程之後，可視情況執行包括第三循環C3的第二階段蝕刻製程以各向異性地蝕刻半導體基底100及經蝕刻凸塊BP且增大第二凹穴104（圖5F中所示）的底表面的粗糙度。由於半導體基底100及經蝕刻凸塊BP藉由第三循環C3蝕刻，故第三循環C3為第二蝕刻循環。在第三循環C3期間，蝕刻步驟的持續時間E3可變且逐步地斜升，鈍化步驟的持續時間D3恆定，且蝕刻步驟與鈍化步驟的第三持續時間比E3/D3可變且逐步地斜升。在一些實施例中，在第三循環C3（亦即，第二蝕刻循環）期間，蝕刻步驟的持續時間E3線性地逐步斜升，且第三持續時間比E3/D3線性地逐步斜升。第三持續時間比E3/D3可變且可自X2逐步地斜升至Y2，其中X2及Y2大於1且小於第二持續時間比。舉例而言，第三持續時間比E3/D3的範圍可為約1.2至約1.35。
如圖3C中所示，在每一第三循環C3的鈍化步驟期間，鈍化氣體（例如，C4 F8 ）經引入至反應性腔室中，且鈍化氣體的流速的範圍為約150標準立方公分/分鐘至約250標準立方公分/分鐘（例如，約200標準立方公分/分鐘）。在第三第一循環C3的蝕刻步驟期間，蝕刻氣體（例如，SF6 ）經引入至反應性腔室中，且鈍化氣體的流速的範圍可為約200標準立方公分/分鐘至約300標準立方公分/分鐘（例如，約250標準立方公分/分鐘）。換言之，當執行第三循環C3時，鈍化氣體及蝕刻氣體交替地經引入至反應性腔室中。在一些實施例中，每一第三循環C3的鈍化步驟可僅包括鈍化P，其中鈍化P的持續時間可為恆定的，其範圍為約1.5秒至2.5秒（例如，約2秒），在鈍化P期間施加至反應性腔室的製程壓力的範圍可為約15托至約25托（例如，約20托）。
在一些實施例中，在第三循環C3期間，每一蝕刻步驟可分別包括增強B2及之後的主要蝕刻M。增強B2的持續時間可為恆定的，其範圍為約0.5秒至約1.5秒（例如，約1秒），在增強B2期間施加至反應性腔室的製程壓力的範圍可為約10托至約20托（例如，約15托），主要蝕刻M的持續時間可為可變的且線性地逐步斜升，且在主要蝕刻M期間施加至反應性腔室的製程壓力的範圍可為約20托至約25托（例如，約22托）。舉例而言，主要蝕刻M的持續時間可線性地自約2.4秒逐步斜升至約2.7秒。
當執行第三循環C3的鈍化步驟時，施加至反應性腔室的線圈（亦即，上部電極）的線圈射頻功率的範圍為約1600瓦至約2000瓦（例如，約1800瓦）。當執行第三循環C3的蝕刻步驟時，施加至反應性腔室的線圈的線圈射頻功率的範圍為約2300瓦至約2700瓦（例如，約2500瓦），在增強B2期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率的範圍為約80瓦至約120瓦（例如，約100瓦），且在主要蝕刻M期間施加至反應性腔室的壓板（亦即，下部電極）的壓板射頻功率可線性地自約85瓦逐步斜升至約87瓦。此外，壓板在範圍為約350千赫茲至約450千赫茲（例如，約380千赫茲）的低頻率下操作。總之，上文所提及的第一循環C1及第二循環C2在範圍為約10兆赫茲至約15兆赫茲（例如，約13.56兆赫茲）的高頻率下執行，且第三循環C3在範圍為約350千赫茲至約450千赫茲（例如，約380千赫茲）的低於所述高頻率的低頻率下執行。
在圖5F中所示的凹穴基底中，多個第二凹穴104可形成於半導體基底100中，且可藉由第一循環C1（亦即，預塗佈循環）及第二循環C2提高第二凹穴104的深度均勻性及第二凸塊BP2的輪廓。此外，第二凹穴104的底表面的粗糙度可藉由第三循環C3提高或最佳化。
圖7A至圖7C示意性地示出一種製造微機電系統（MEMS）裝置的方法的橫截面視圖，所述微機電系統裝置包括凹穴基底、MEMS基底及控制電路。
參考圖7A，提供凹穴基底200及包括至少一個或多個移動部件310及320的MEMS基底300。凹穴基底200藉由圖5A至圖5F中所示出的製程形成。凹穴基底200包括具有凹穴104及凸塊BP2的基底100，移動部件310及移動部件320可相對於MEMS基底300移動。在一些實施例中，移動部件310及移動部件320可為例如加速度計或陀螺計的部分。
參考圖7B，將MEMS基底300黏合至凹穴基底200。在一些實施例中，凹穴基底200及MEMS基底300例如以晶圓形式形成，且凹穴基底200及MEMS基底300可經由晶圓級黏合製程彼此黏合。在凹穴基底200及MEMS基底300經黏合之後，提供控制電路400。舉例而言，控制電路400以晶圓形式形成。
參考圖7C，將控制電路400黏合至MEMS基底300以便電連接至MEMS基底300。在控制電路400經黏合及電連接至MEMS基底300之後，基本上完成MEMS裝置。如圖7C中所示，MEMS基底300包夾於凹穴基底200與控制電路400之間。在一些實施例中，凹穴基底200、MEMS基底300以及控制電路400例如全部以晶圓形式形成，且凹穴基底200、MEMS基底300以及控制電路400可經由晶圓級黏合製程彼此黏合。
在MEMS裝置中，當移動部件310及移動部件320移動至凹穴基底200的凹穴104中時，移動部件310及移動部件320的移動可由凹穴基底200的凸塊BP2約束或停止。因此，凸塊BP2充當移動部件310及移動部件320的止擋件。在MEMS裝置中，凹穴104的深度均勻性及凸塊BP2的輪廓可藉由第一循環C1（亦即，預塗佈循環）及第二循環C2提高。此外，由於凹穴102的底部的粗糙度可藉由第三循環（C3）提高，故凸塊BP2與移動部件310及移動部件320之間產生的凡德瓦爾力可減至最小。因此，移動部件310及移動部件320的靜摩擦可改善或避免。
根據本揭露之一些實施例，提供一種包括以下步驟的製造半導體結構的方法。罩幕層形成於半導體基底上。各向異性地蝕刻由所述罩幕層顯露的半導體基底直至凹穴形成於半導體基底中為止，其中各向異性地蝕刻由罩幕層顯露的半導體基底包括執行多個第一循環及在執行第一循環之後執行多個第二循環，所述第一循環及所述第二循環之中的每一循環分別包括執行鈍化步驟及在執行鈍化步驟之後執行蝕刻步驟。在第一循環期間，蝕刻步驟與鈍化步驟的第一持續時間比可變且逐步地斜升。在第二循環期間，蝕刻步驟與鈍化步驟的第二持續時間比恆定，且第一持續時間比小於第二持續時間比。
根據本揭露之一些實施例，提供一種包括以下步驟的製造半導體結構的方法。罩幕層形成於半導體基底上，其中罩幕層包括第一圖案及第二圖案。各向異性地蝕刻由罩幕層顯露的半導體基底直至形成第一凹穴及由第二圖案覆蓋的第一凸塊為止。自第一凸塊移除罩幕層的第二圖案。各向異性地蝕刻由罩幕層的第一圖案顯露的半導體基底直至使第一凹穴加深以形成第二凹穴且第二凸塊形成於第二凹穴中為止，其中各向異性地蝕刻由罩幕層的第一圖案顯露的半導體基底包括執行多個第一循環及在執行第一循環之後執行多個第二循環，第一循環及第二循環之中的每一循環分別包括執行鈍化步驟及在執行鈍化步驟之後執行蝕刻步驟。在第一循環期間，蝕刻步驟與鈍化步驟的第一持續時間比可變且逐步地斜升。在第二循環期間，蝕刻步驟與鈍化步驟的第二持續時間比恆定，且第一持續時間比小於第二持續時間比。
根據本揭露之一些實施例，提供一種包括以下步驟的製造半導體結構的方法。罩幕層形成於半導體基底上，其中罩幕層包括第一圖案及第二圖案。各向異性地蝕刻由罩幕層顯露的半導體基底直至形成第一凹穴及由第二圖案覆蓋的第一凸塊為止。自第一凸塊移除罩幕層的第二圖案。各向異性地蝕刻由罩幕層的第一圖案顯露的半導體基底直至使第一凹穴加深以形成第二凹穴且第二凸塊形成於第二凹穴中為止，其中各向異性地蝕刻由罩幕層的第一圖案顯露的半導體基底包括多個預塗佈循環、在預塗佈循環之後執行的多個第一蝕刻循環以及在第一蝕刻循環之後執行的多個第二蝕刻循環，預塗佈循環、第一蝕刻循環以及第二蝕刻循環之中的每一循環分別包括鈍化步驟及在鈍化步驟之後執行的蝕刻步驟。在預塗佈循環期間，蝕刻步驟的持續時間可變且逐步地斜升，鈍化步驟的持續時間可變且逐步地斜降，且蝕刻步驟與鈍化步驟的第一持續時間比可變且逐步地斜升。在第一蝕刻循環期間，蝕刻步驟的持續時間及鈍化步驟的持續時間以及蝕刻步驟與鈍化步驟的第二持續時間比恆定。在第二蝕刻循環期間，蝕刻步驟的持續時間可變且逐步地斜升，鈍化步驟的持續時間恆定，且蝕刻步驟與鈍化步驟的第三持續時間比可變且逐步地斜升。第二持續時間比大於第一持續時間比及第三持續時間比。
根據本揭露之一些實施例，提供一種包括以下步驟的製造半導體結構的方法。罩幕層形成於半導體基底上，其中罩幕層包括第一圖案及第二圖案。各向異性地蝕刻由罩幕層顯露的半導體基底直至形成第一凹穴及由第二圖案覆蓋的第一凸塊為止。自第一凸塊移除罩幕層的第二圖案。各向異性地蝕刻由罩幕層的第一圖案顯露的半導體基底直至使第一凹穴加深以形成第二凹穴且第二凸塊形成於第二凹穴中為止，其中各向異性地蝕刻由罩幕層的第一圖案顯露的半導體基底包括多個預塗佈循環、在預塗佈循環之後執行的多個第一蝕刻循環以及在第一蝕刻循環之後執行的多個第二蝕刻循環，預塗佈循環、第一蝕刻循環以及第二蝕刻循環之中的每一循環分別包括鈍化步驟及在鈍化步驟之後執行的蝕刻步驟。在預塗佈循環期間，蝕刻步驟與鈍化步驟的第一持續時間比可變且逐步地斜升。在預塗佈循環之中的最前幾個循環期間，每一蝕刻步驟分別包括用於部分移除由鈍化步驟形成的鈍化塗層的增強；且在預塗佈循環之中的其餘循環期間，每一蝕刻步驟分別包括增強及之後的主要蝕刻。在第一蝕刻循環期間，蝕刻步驟與鈍化步驟的第二持續時間比恆定。在第二蝕刻循環期間，蝕刻步驟與鈍化步驟的第三持續時間比可變且逐步地斜升。第二持續時間比大於第一持續時間比及第三持續時間比。
根據本揭露之一些實施例，提供一種製造半導體結構的方法，包括形成凹穴基底；提供包括移動部件的微機電系統（MEMS）基底；將MEMS基底黏合至凹穴基底；以及使黏合至凹穴基底的MEMS基底與控制電路電連接。凹穴基底藉由以下步驟形成。包括第一圖案及第二圖案的罩幕層形成於半導體基底上。各向異性地蝕刻由罩幕層顯露的半導體基底直至形成第一凹穴及由第二圖案覆蓋的第一凸塊為止。自第一凸塊移除罩幕層的第二圖案。各向異性地蝕刻由罩幕層的第一圖案顯露的半導體基底直至使第一凹穴加深以形成第二凹穴且第二凸塊形成於第二凹穴中為止，其中各向異性地蝕刻由第一圖案顯露的半導體基底包括執行多個第一循環及在執行第一循環之後執行多個第二循環，第一循環及第二循環之中的每一循環分別包括執行鈍化步驟及在執行鈍化步驟之後執行蝕刻步驟。在第一循環期間，蝕刻步驟與鈍化步驟的第一持續時間比可變且逐步地斜升。在第二循環期間，蝕刻步驟與鈍化步驟的第二持續時間比恆定，且第一持續時間比小於第二持續時間比。移動部件的移動由形成於第二凹穴中的第二凸塊約束。
前文概述若干實施例的特徵以使得本領域的技術人員可更佳地理解本揭露的態樣。本領域的技術人員應理解，其可易於使用本揭露作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。本領域的技術人員亦應認識到，這些等效構造並不脫離本揭露的精神及範圍，且本領域的技術人員可在不脫離本揭露的精神及範圍的情況下在本文中進行各種改變、替代及更改。
100‧‧‧半導體基底
102‧‧‧凹穴
104‧‧‧第二凹穴
110‧‧‧罩幕材料層
110a‧‧‧罩幕層
120、120a、120b、120c、120d‧‧‧鈍化塗層
200‧‧‧凹穴基底
300‧‧‧MEMS基底
310、320‧‧‧移動部件
400‧‧‧控制電路
B1、B2‧‧‧增強
BP、BP1、BP2‧‧‧凸塊
C1‧‧‧第一循環
C2‧‧‧第二循環
C3‧‧‧第三循環
D‧‧‧深度
D1、D2、D3、E1、E2、E3‧‧‧持續時間
M‧‧‧主要蝕刻
P‧‧‧鈍化
P1‧‧‧第一圖案
P2‧‧‧第二圖案
PR1‧‧‧經圖案化光阻層
R‧‧‧移除製程
S1‧‧‧凹部
X‧‧‧部分
當結合附圖閱讀時，自以下實施方式最佳地理解本揭露的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見，任意地增大或減小各種特徵的尺寸。
圖1A至圖1C示意性地示出根據本揭露的一些實施例的一種製造半導體結構的方法的橫截面視圖。
圖2為示意性地示出根據本揭露的一些實施例的一種製造凹穴的方法的流程圖。
圖3A、圖3B以及圖3C為分別示出根據本揭露的一些實施例的第一循環、第二循環以及第三循環的蝕刻步驟及鈍化步驟的圖式。
圖4A至圖4E示意性地示出根據本揭露的一些實施例的一種製造圖1C的X部分中所示的凹穴的方法的橫截面視圖。
圖5A至圖5F示意性地示出根據本揭露的一些實施例的一種製造凹穴基底的方法的橫截面視圖。
圖6A至圖6E示意性地示出根據本揭露的一些實施例的一種製造圖5E的Y部分中所示的第二凹穴的方法的橫截面視圖。
圖7A至圖7C示意性地示出一種製造微機電系統（microelectromechanical system；MEMS）裝置的方法的橫截面視圖，所述微機電系統裝置包括凹穴基底、MEMS基底及控制電路。

Claims (22)

  1. 一種製造半導體結構的方法，包括： 於半導體基底上形成罩幕層；以及 各向異性地蝕刻由所述罩幕層顯露的所述半導體基底直至凹穴形成於所述半導體基底中為止，其中各向異性地蝕刻由所述罩幕層顯露的所述半導體基底包括執行多個第一循環及在執行所述第一循環之後執行多個第二循環，所述第一循環及所述第二循環之中的每一循環分別包括執行鈍化步驟及在執行所述鈍化步驟之後執行蝕刻步驟， 在所述第一循環期間，所述蝕刻步驟與所述鈍化步驟的第一持續時間比可變且逐步地斜升， 在所述第二循環期間，所述蝕刻步驟與所述鈍化步驟的第二持續時間比恆定，且所述第一持續時間比小於所述第二持續時間比。
  2. 如申請專利範圍第1項所述之製造半導體結構的方法，其中所述第一持續時間比非線性地逐步斜升。
  3. 如申請專利範圍第1項所述之製造半導體結構的方法，其中所述第一持續時間比自X1逐步地斜升至Y1，X1小於1，且Y1大於1並小於所述第二持續時間比1.2。
  4. 如申請專利範圍第1項所述之製造半導體結構的方法，其中各向異性地蝕刻由所述罩幕層顯露的所述半導體基底更包括在執行所述第二循環之後執行多個第三循環，所述第三循環之中的每一循環分別包括執行鈍化步驟及在執行所述鈍化步驟之後執行蝕刻步驟， 在所述第三循環期間，所述蝕刻步驟與所述鈍化步驟的第三持續時間比可變且逐步地斜升。
  5. 如申請專利範圍第4項所述之製造半導體結構的方法，其中所述第三持續時間比線性地逐步斜升。
  6. 如申請專利範圍第4項所述之製造半導體結構的方法，其中所述第三持續時間比可變且自X2逐步地斜升至Y2，且X2及Y2大於1並小於所述第二持續時間比。
  7. 如申請專利範圍第4項所述之製造半導體結構的方法，其中當壓板以第一頻率操作時執行所述第一循環及所述第二循環，且當壓板以低於所述第一頻率的第二頻率操作時執行所述第三循環。
  8. 一種製造半導體結構的方法，包括： 於半導體基底上形成罩幕層，所述罩幕層包括第一圖案及第二圖案； 各向異性地蝕刻由所述罩幕層顯露的所述半導體基底直至形成第一凹穴及由所述第二圖案覆蓋的第一凸塊為止； 自所述第一凸塊移除所述罩幕層的所述第二圖案；以及 各向異性地蝕刻由所述罩幕層的所述第一圖案顯露的所述半導體基底直至使所述第一凹穴加深以形成第二凹穴且第二凸塊形成於所述第二凹穴中為止，其中各向異性地蝕刻由所述罩幕層的所述第一圖案顯露的所述半導體基底包括執行多個循環，每一循環包括執行鈍化步驟及在執行所述鈍化步驟之後執行蝕刻步驟， 在第一數目個所述多個循環期間，所述蝕刻步驟與所述鈍化步驟的第一持續時間比可變且逐步地斜升， 在第二數目個所述多個循環期間，所述蝕刻步驟與所述鈍化步驟的第二持續時間比恆定，且所述第一持續時間比小於所述第二持續時間比。
  9. 如申請專利範圍第8項所述之製造半導體結構的方法，其中所述罩幕層的所述第一圖案包括經圖案化硬罩幕層，所述罩幕層的所述第二圖案包括經圖案化光阻層，且於所述半導體基底上形成包括所述第一圖案及所述第二圖案的所述罩幕層包括： 於所述半導體基底上形成硬罩幕材料層； 圖案化所述硬罩幕材料層以於所述半導體基底上形成所述經圖案化硬罩幕層；以及 於由所述經圖案化硬罩幕層顯露的所述半導體基底上形成所述經圖案化光阻層。
  10. 如申請專利範圍第8項所述之製造半導體結構的方法，其中所述第一持續時間比非線性地逐步斜升。
  11. 如申請專利範圍第8項所述之製造半導體結構的方法，其中所述第一持續時間比可變且自X1逐步地斜升至Y1，X1小於1，且Y1大於1並小於所述第二持續時間比。
  12. 如申請專利範圍第8項所述之製造半導體結構的方法，其中各向異性地蝕刻由所述第一圖案顯露的所述半導體基底更包括在執行所述第二數目個所述多個循環之後執行第三數目個所述多個所執行循環中的多個循環， 在所述第三數目個所述多個循環期間，所述蝕刻步驟與所述鈍化步驟的第三持續時間比可變且逐步地斜升。
  13. 如申請專利範圍第12項所述之製造半導體結構的方法，其中所述第三持續時間比線性地逐步斜升。
  14. 如申請專利範圍第12項所述之製造半導體結構的方法，其中所述第三持續時間比可變且自X2逐步地斜升至Y2，且X2及Y2大於1並小於所述第二持續時間比。
  15. 如申請專利範圍第12項所述之製造半導體結構的方法，其中當壓板以第一頻率操作時執行所述第一數目個所述多個循環及所述第二數目個所述多個循環，且當壓板以低於所述第一頻率的第二頻率操作時執行所述第三數目個所述多個循環。
  16. 一種製造MEMS裝置的方法，包括： 於半導體基底上形成罩幕層，所述罩幕層包括第一圖案及第二圖案； 各向異性地蝕刻由所述罩幕層顯露的所述半導體基底直至形成第一凹穴及由所述第二圖案覆蓋的第一凸塊為止； 自所述第一凸塊移除所述罩幕層的所述第二圖案；以及 各向異性地蝕刻由所述罩幕層的所述第一圖案顯露的所述半導體基底直至使所述第一凹穴加深以形成第二凹穴且第二凸塊形成於所述第二凹穴中為止，其中各向異性地蝕刻由所述罩幕層的所述第一圖案顯露的所述半導體基底包括多個預塗佈循環、在所述預塗佈循環之後執行的多個第一蝕刻循環以及在所述第一蝕刻循環之後執行的多個第二蝕刻循環，所述預塗佈循環、所述第一蝕刻循環以及所述第二蝕刻循環之中的每一循環分別包括鈍化步驟及在所述鈍化步驟之後執行的蝕刻步驟， 在所述預塗佈循環期間，所述蝕刻步驟的持續時間可變且逐步地斜升，且所述鈍化步驟的持續時間可變且逐步地斜降， 在所述第一蝕刻循環期間，所述蝕刻步驟的持續時間及所述鈍化步驟的持續時間恆定， 在所述第二蝕刻循環期間，所述蝕刻步驟的持續時間可變且逐步地斜升，且所述鈍化步驟的持續時間恆定， 其中所述蝕刻步驟與所述鈍化步驟的第二持續時間比大於所述蝕刻步驟與所述鈍化步驟的第一持續時間比以及所述蝕刻步驟與所述鈍化步驟的所述第三持續時間比。
  17. 如申請專利範圍第16項所述之製造MEMS裝置的方法，其中 在所述預塗佈循環期間，所述蝕刻步驟的持續時間線性地逐步斜升，所述鈍化步驟的持續時間線性地逐步斜降，且所述第一持續時間比非線性地逐步斜升， 在所述第二蝕刻循環期間，所述蝕刻步驟的持續時間線性地逐步斜升，所述鈍化步驟的持續時間恆定，且所述第三持續時間比線性地逐步斜升。
  18. 如申請專利範圍第16項所述之製造MEMS裝置的方法，其中所述第一持續時間比可變且自X1逐步地斜升至Y1，X1小於1，且Y1大於1並小於所述第二持續時間比。
  19. 如申請專利範圍第16項所述之製造MEMS裝置的方法，其中所述第三持續時間比可變且自X2逐步地斜升至Y2，且X2及Y2大於1並小於所述第二持續時間比。
  20. 如申請專利範圍第16項所述之製造MEMS裝置的方法，其中當壓板以第一頻率操作時執行所述預塗佈循環及所述第一蝕刻循環，且當壓板以低於所述第一頻率的第二頻率操作時執行所述第二蝕刻循環。
  21. 如申請專利範圍第16項所述之製造MEMS裝置的方法，其中所述第二持續時間比恆定，且所述第一持續時間比及所述第三第二持續時間比可變且逐步地斜升。
  22. 如申請專利範圍第16項所述之製造MEMS裝置的方法，其中在所述預塗佈循環期間，所述鈍化步驟的持續時間可變且逐步地斜降。
TW107139885A 2017-11-12 2018-11-09 製造半導體結構的方法 TWI687998B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762584896P 2017-11-12 2017-11-12
US62/584,896 2017-11-12
US16/175,750 2018-10-30
US16/175,750 US10529578B2 (en) 2017-11-12 2018-10-30 Method of fabricating semiconductor structure

Publications (2)

Publication Number Publication Date
TW201937595A true TW201937595A (zh) 2019-09-16
TWI687998B TWI687998B (zh) 2020-03-11

Family

ID=66433515

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139885A TWI687998B (zh) 2017-11-12 2018-11-09 製造半導體結構的方法

Country Status (4)

Country Link
US (2) US10529578B2 (zh)
KR (1) KR102251149B1 (zh)
CN (1) CN109786237B (zh)
TW (1) TWI687998B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529578B2 (en) * 2017-11-12 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor structure
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch
JP2024533354A (ja) * 2021-09-09 2024-09-12 ラム リサーチ コーポレーション 帯電誘起欠陥を低減するためのサイクリングレシピにおける多状態ｒｆパルシング
CN116534791B (zh) * 2023-07-05 2023-09-15 中北大学 一种深盲孔均匀性刻蚀方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US20060006139A1 (en) * 2003-05-09 2006-01-12 David Johnson Selection of wavelengths for end point in a time division multiplexed process
US8546264B2 (en) * 2005-06-02 2013-10-01 The Regents Of The University Of California Etching radical controlled gas chopped deep reactive ion etching
US7368396B2 (en) 2005-07-01 2008-05-06 Lexmark International, Inc. Dry etching methods
JP5308080B2 (ja) * 2008-06-18 2013-10-09 Ｓｐｐテクノロジーズ株式会社 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
KR101330650B1 (ko) * 2009-08-14 2013-11-19 가부시키가이샤 알박 에칭 방법
CN102598223B (zh) 2009-11-09 2015-03-25 3M创新有限公司 用于半导体的各向异性蚀刻的工艺
JP5223878B2 (ja) * 2010-03-30 2013-06-26 株式会社デンソー 半導体装置の製造方法
US8759234B2 (en) * 2011-10-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Deposited material and method of formation
GB2499816A (en) 2012-02-29 2013-09-04 Oxford Instr Nanotechnology Tools Ltd Controlling deposition and etching in a chamber with fine time control of parameters and gas flow
JP6035606B2 (ja) 2013-04-09 2016-11-30 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
US9054050B2 (en) * 2013-11-06 2015-06-09 Tokyo Electron Limited Method for deep silicon etching using gas pulsing
KR102258099B1 (ko) * 2014-03-07 2021-05-28 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9711365B2 (en) * 2014-05-02 2017-07-18 International Business Machines Corporation Etch rate enhancement for a silicon etch process through etch chamber pretreatment
EP3012857A1 (en) 2014-10-21 2016-04-27 ams AG Method of producing an opening with smooth vertical sidewall in a semiconductor substrate
WO2017150628A1 (ja) * 2016-03-02 2017-09-08 国立研究開発法人産業技術総合研究所 微細立体構造形成方法、及び微細立体構造
US10529578B2 (en) * 2017-11-12 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor structure

Also Published As

Publication number Publication date
CN109786237B (zh) 2020-12-11
KR20190054966A (ko) 2019-05-22
US10529578B2 (en) 2020-01-07
US20190148161A1 (en) 2019-05-16
TWI687998B (zh) 2020-03-11
US20200098583A1 (en) 2020-03-26
US10964547B2 (en) 2021-03-30
CN109786237A (zh) 2019-05-21
KR102251149B1 (ko) 2021-05-14

Similar Documents

Publication Publication Date Title
TWI687998B (zh) 製造半導體結構的方法
TWI514462B (zh) 氮化矽膜中之特徵部的蝕刻方法
JP2009510750A (ja) シリコンを促進エッチングする方法
JPWO2009154173A1 (ja) 多段型基板の製造方法
JP5623323B2 (ja) 基板のプラズマ処理方法
Pedersen et al. Plasma etching of deep high-aspect ratio features into fused silica
TWI445080B (zh) Manufacturing method of semiconductor device
KR20240002897A (ko) 인듐 함유 화합물 반도체의 후공정
TW202129710A (zh) 半導體裝置及其形成方法
US8569079B2 (en) Method for producing an optoelectronic semiconductor component
JP3950446B2 (ja) 異方性エッチング方法
JP2014150149A (ja) エッチング方法及びエッチング装置
JP2009147000A (ja) 半導体装置の製造方法
TWI589516B (zh) 製造半導體裝置的方法
TWI792151B (zh) 半導體裝置的形成方法及半導體裝置
JP2008143068A (ja) パターン形成方法及び液滴吐出ヘッドの製造方法
TWI534888B (zh) High aspect ratio microstructure etching method using switchable power generator
JP6403017B2 (ja) インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法
CN103839870B (zh) 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法
JP5443627B2 (ja) 半導体装置の製造方法
JP2011091127A (ja) Ｓｉ基板加工方法
KR20090011222A (ko) 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기
JP4578893B2 (ja) シリコン材のプラズマエッチング方法及びプラズマエッチング装置