TW201933614A - 逆流防止電路以及電源電路 - Google Patents
逆流防止電路以及電源電路 Download PDFInfo
- Publication number
- TW201933614A TW201933614A TW107142576A TW107142576A TW201933614A TW 201933614 A TW201933614 A TW 201933614A TW 107142576 A TW107142576 A TW 107142576A TW 107142576 A TW107142576 A TW 107142576A TW 201933614 A TW201933614 A TW 201933614A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- backflow prevention
- drain
- gate
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
- H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
- H02H7/1213—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for DC-DC converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
逆流防止電路包括：逆流防止電晶體，其為p通道MOS電晶體，插入在被供給電源電壓的輸入端子與包括自輸出端子將輸出電壓予以輸出的p通道MOS電晶體的輸出段電晶體之間；以及逆流防止控制部，在輸出電壓超過電源電壓時，使逆流防止電晶體自接通成為斷開，逆流防止控制部具有：第1電晶體，包括空乏型的p通道MOS電晶體，源極連接於輸出端子，閘極連接於輸入端子；以及第2電晶體，包括空乏型的p通道MOS電晶體，源極及閘極連接於第1電晶體的汲極及逆流防止電晶體的閘極，汲極接地。
Description
本發明是有關於一種逆流防止電路以及電源電路。
降壓型的電壓調整器（voltage regulator）是在輸入電壓高於輸出電壓的狀態下使用。然而，根據使用條件及電路構成，存在與輸入電壓相比輸出電壓變高，電流自輸出端子逆流的可能性。將此種電流稱為逆流電流。
因此，有如下構成，即，為了防止逆流電流流向電壓調整器的輸出段的金屬氧化物半導體（Metal-Oxide-Semiconductor，MOS）電晶體，當偵測到與輸入電壓相比輸出電壓變高時，使所述MOS電晶體成為斷開狀態（例如，參照專利文獻1）。
因此，有如下構成，即，為了防止逆流電流流向電壓調整器的輸出段的金屬氧化物半導體（Metal-Oxide-Semiconductor，MOS）電晶體，當偵測到與輸入電壓相比輸出電壓變高時，使所述MOS電晶體成為斷開狀態（例如，參照專利文獻1）。
在圖6的先前例中，當作為p通道MOS電晶體的逆流防止電晶體106接通時，輸出電壓Vout上升，在成為
Vout＞VDD+Vf ···（1）
的情況下，即，在與將作為輸入電壓的電源電壓VDD與作為p通道MOS電晶體的輸出段電晶體102的汲極-後閘極（back gate）間的寄生二極體的順向電壓Vf相加而得的電壓相比，輸出電壓Vout變高的情況下，逆流電流經由寄生二極體而流入至電壓調整器內部。
Vout＞VDD+Vf ···（1）
的情況下，即，在與將作為輸入電壓的電源電壓VDD與作為p通道MOS電晶體的輸出段電晶體102的汲極-後閘極（back gate）間的寄生二極體的順向電壓Vf相加而得的電壓相比，輸出電壓Vout變高的情況下，逆流電流經由寄生二極體而流入至電壓調整器內部。
因此，設為如下構成：在將包括P通道金屬氧化物半導體（P-channel Metal Oxide Semiconductor，PMOS）電晶體10及N通道金屬氧化物半導體（N-channel Metal Oxide Semiconductor，NMOS）電晶體11的反相器（inverter）電路的輸出供給至逆流防止電晶體106的閘極，成為以下的（2）式的電壓關係的情況下，斷開逆流防止電晶體106。
Vout＞VDD+Vth(inv) ···（2）
此處，在所述（2）式中，臨限值電壓Vth（inv）為包括PMOS電晶體10及NMOS電晶體11的反相器電路的臨限值電壓。
Vout＞VDD+Vth(inv) ···（2）
此處，在所述（2）式中，臨限值電壓Vth（inv）為包括PMOS電晶體10及NMOS電晶體11的反相器電路的臨限值電壓。
藉由此構成，即便輸出電壓Vout與作為輸入電壓的電源電壓VDD相比變高，亦可防止對電壓調整器內部的逆流電流。
[現有技術文獻]
[專利文獻]
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利特開平10-341141號公報
[發明所欲解決之課題]
上述專利文獻1中，將順向電壓Vf與臨限值電壓Vth（inv）設計為同樣的電壓。
然而，因製程或溫度特性的不均，存在臨限值電壓Vth（inv）成為高於順向電壓Vf的電壓的情況。在此情況下，考慮會產生以下的不等式（3）所示的狀態。
VDD+Vf＜Vout＜VDD+Vth(inv) ···（3）
然而，因製程或溫度特性的不均，存在臨限值電壓Vth（inv）成為高於順向電壓Vf的電壓的情況。在此情況下，考慮會產生以下的不等式（3）所示的狀態。
VDD+Vf＜Vout＜VDD+Vth(inv) ···（3）
即，輸出電壓Vout雖超過了電源電壓VDD及順向電壓Vf的合計值，但為此輸出電壓Vout低於電源電壓VDD及臨限值電壓Vth（inv）的合計值的狀態。
在上述（3）式的狀態中，即便輸出電壓Vout超過電源電壓VDD及順向電壓Vf的合計值，逆流防止電晶體106亦為接通狀態，因此無法防止逆流電流的流入，從而逆流電流流入至電壓調整器內部。
為了應對此狀態，需要以防止因製程或溫度特性引起的（3）式所示的狀態的產生為目的，追加進行使臨限值電壓Vth（inv）低於順向電壓Vf的控制的步驟，從而電壓調整器的製造成本上升。
本發明是鑒於所述情況而成，目的在於提供一種無需追加進行用以使輸出段電晶體的寄生二極體的順向電壓（Vf）及進行輸出電壓的檢測的反相器電路的臨限值電壓（Vth（inv））成為不流動逆流電流的狀態的製程的控制或管理的步驟，而抑制因製程或溫度特性帶來的影響並防止逆流電流的逆流防止電路以及電源電路。
[解決課題之手段]
[解決課題之手段]
本發明的一形態的逆流防止電路的特徵在於包括：逆流防止電晶體，其為p通道MOS電晶體，串聯插入在被供給電源電壓的輸入端子與作為自輸出端子輸出規定的輸出電壓的p通道MOS電晶體的輸出段電晶體之間；以及逆流防止控制部，在所述輸出電壓超過所述電源電壓時，使所述逆流防止電晶體自接通狀態成為斷開狀態，所述逆流防止控制部具有：第1電晶體，其為空乏型（depletion type）的p通道MOS電晶體，源極連接於所述輸出端子，閘極連接於所述輸入端子；以及第2電晶體，其為空乏型的p通道MOS電晶體，源極連接於自身的閘極、所述第1電晶體的汲極及所述逆流防止電晶體的閘極各者，汲極接地。
[發明的效果]
[發明的效果]
根據本發明，可提供一種無需追加進行用以使輸出段電晶體的寄生二極體的順向電壓（Vf）及進行輸出電壓的檢測的反相器電路的臨限值電壓（Vth（inv））成為不流動逆流電流的狀態的製程的追加或管理的步驟，而抑制因製程或溫度特性帶來的影響並防止逆流電流的逆流防止電路以及電源電路。
＜第1實施方式＞
以下，參照圖示，對本發明的第1實施方式進行說明。圖1是表示使用有本發明的第1實施方式的逆流防止電路的電源電路即電壓調整器的概略框圖。
在此概略框圖中，電壓調整器1包括逆流防止電路100、差動放大電路101、輸出段電晶體102、參考電源103各者。逆流防止電路100包括逆流防止電晶體106及逆流防止控制部111。逆流防止控制部111包括具有第1電晶體107及第2電晶體108各者的定電流反相器109。以下，未特別定義為空乏型的電晶體為增強型（enhancement type）的電晶體。
以下，參照圖示，對本發明的第1實施方式進行說明。圖1是表示使用有本發明的第1實施方式的逆流防止電路的電源電路即電壓調整器的概略框圖。
在此概略框圖中，電壓調整器1包括逆流防止電路100、差動放大電路101、輸出段電晶體102、參考電源103各者。逆流防止電路100包括逆流防止電晶體106及逆流防止控制部111。逆流防止控制部111包括具有第1電晶體107及第2電晶體108各者的定電流反相器109。以下，未特別定義為空乏型的電晶體為增強型（enhancement type）的電晶體。
逆流防止電晶體106為p通道型MOS電晶體，源極S連接於輸入端子104，閘極G經由配線203而連接於連接點P1，汲極D及後閘極BG連接於輸出段電晶體102的源極S及後閘極BG。
輸出段電晶體102為p通道型MOS電晶體，閘極G連接於差動放大電路101的輸出端子，汲極D連接於輸出端子105。
輸出段電晶體102為p通道型MOS電晶體，閘極G連接於差動放大電路101的輸出端子，汲極D連接於輸出端子105。
差動放大電路101的+側輸入端子連接於輸出端子105，-側輸入端子連接於參考電源103的+端子。
參考電源103的-端子接地，+端子輸出對輸出電壓Vout進行控制的參考電壓。
第1電晶體107為空乏型的p通道型MOS電晶體，源極S經由配線202而連接於輸出端子105，閘極G經由配線201而連接於輸入端子104，汲極D連接於連接點P1。
第2電晶體108為空乏型的p通道型MOS電晶體，源極S及閘極G連接於連接點P1，汲極D接地。
第1電晶體107與第2電晶體108的閘極G以同樣的縱橫比來形成，在源極S-汲極D間具有相同的電壓電流特性。
參考電源103的-端子接地，+端子輸出對輸出電壓Vout進行控制的參考電壓。
第1電晶體107為空乏型的p通道型MOS電晶體，源極S經由配線202而連接於輸出端子105，閘極G經由配線201而連接於輸入端子104，汲極D連接於連接點P1。
第2電晶體108為空乏型的p通道型MOS電晶體，源極S及閘極G連接於連接點P1，汲極D接地。
第1電晶體107與第2電晶體108的閘極G以同樣的縱橫比來形成，在源極S-汲極D間具有相同的電壓電流特性。
在上述構成中，差動放大電路101對自參考電源103供給至-側端子的參考電壓Vref與自輸出端子105供給至+側端子的輸出電壓Vout進行比較。然後，差動放大電路101根據比較結果，以輸出電壓Vout變為與參考電壓Vref相等的方式，控制自輸出端子供給至輸出段電晶體102的閘極G的控制電壓。
藉此，即便連接於輸出端子105的負載的消耗電力得到變更，差動放大電路101亦將自輸出段電晶體102輸出的輸出電壓Vout控制為總是與參考電壓Vref相等。其結果，電壓調整器1作為定電壓電源電路而進行動作。
藉此，即便連接於輸出端子105的負載的消耗電力得到變更，差動放大電路101亦將自輸出段電晶體102輸出的輸出電壓Vout控制為總是與參考電壓Vref相等。其結果，電壓調整器1作為定電壓電源電路而進行動作。
以下，對圖1的逆流防止控制部111的動作進行說明。
如上所述，定電流反相器109中，第1電晶體107與第2電晶體108的各自的閘極G的縱橫比相同，因此作為反相器的臨限值電壓Vth（inv）成為｢0｣。即，第2電晶體108的源極S與閘極G短路，閘極G與源極S間的電壓成為｢0｣。
如上所述，定電流反相器109中，第1電晶體107與第2電晶體108的各自的閘極G的縱橫比相同，因此作為反相器的臨限值電壓Vth（inv）成為｢0｣。即，第2電晶體108的源極S與閘極G短路，閘極G與源極S間的電壓成為｢0｣。
因此，第1電晶體107的汲極電流與第2電晶體108的汲極電流的各自的電流值成為相同的狀態是在第1電晶體107中，供給至閘極G的電源電壓VDD與供給至源極S的輸出電壓Vout的電壓差成為｢0｣的、電源電壓VDD與輸出電壓Vout相等的情況（VDD=Vout的情況）。
而且，逆流防止控制部111將定電流反相器109的輸出端子即連接點P1的電壓作為控制信號而輸出至逆流防止電晶體106的閘極G。
因此，在輸出電壓Vout為電源電壓以下的情況下（VDD≧Vout的情況下），第1電晶體107的汲極電流成為第2電晶體108的汲極電流以下的電流值。因此，逆流防止控制部111中的定電流反相器109的連接點P1的電壓維持為｢0｣，逆流防止控制部111將逆流防止電晶體106維持為接通狀態。
因此，在輸出電壓Vout為電源電壓以下的情況下（VDD≧Vout的情況下），第1電晶體107的汲極電流成為第2電晶體108的汲極電流以下的電流值。因此，逆流防止控制部111中的定電流反相器109的連接點P1的電壓維持為｢0｣，逆流防止控制部111將逆流防止電晶體106維持為接通狀態。
另一方面，在輸出電壓Vout超過電源電壓VDD的情況下（VDD＜Vout的情況下），第1電晶體107的閘極G與源極S之間的電壓變得不再為｢0｣（變為VDD-Vout＜0），第1電晶體107的汲極電流的電流值變得大於第2電晶體108的汲極電流的電流值。因此，逆流防止控制部111中的定電流反相器109的連接點P1的電壓上升，將逆流防止電晶體106控制為自接通狀態轉換為斷開狀態。
在本實施方式中，如上所述，定電流反相器109使第1電晶體107與第2電晶體108的閘極G的縱橫比及源極S-汲極D間的電壓電流特性相同，所以可消除因製程的不均或周圍的溫度變化引起的特性變化。
因此，根據本實施方式，藉由上述定電流反相器109的構成，無需追加進行用以使輸出段電晶體102的寄生二極體的順向電壓Vf及臨限值電壓Vth（inv）成為不流動逆流電流的狀態的製程的控制或管理的步驟，便可抑制因製程的不均或溫度引起的特性變化所帶來的影響，並可精度良好、即時（real time）地偵測輸出電壓Vout變得高於電源電壓VDD的時機（timing）。因此，根據本實施方式，可在輸出電壓Vout變得高於電源電壓VDD的時間點，由逆流防止控制部111使逆流防止電晶體106成為斷開狀態，從而能夠防止來自輸出端子105的逆流電流經由輸出段電晶體102的寄生二極體而向電壓調整器1內流入。
因此，根據本實施方式，藉由上述定電流反相器109的構成，無需追加進行用以使輸出段電晶體102的寄生二極體的順向電壓Vf及臨限值電壓Vth（inv）成為不流動逆流電流的狀態的製程的控制或管理的步驟，便可抑制因製程的不均或溫度引起的特性變化所帶來的影響，並可精度良好、即時（real time）地偵測輸出電壓Vout變得高於電源電壓VDD的時機（timing）。因此，根據本實施方式，可在輸出電壓Vout變得高於電源電壓VDD的時間點，由逆流防止控制部111使逆流防止電晶體106成為斷開狀態，從而能夠防止來自輸出端子105的逆流電流經由輸出段電晶體102的寄生二極體而向電壓調整器1內流入。
＜第2實施方式＞
以下，參照圖示，對本發明的第2實施方式進行說明。圖2（a）、圖2（b）是表示本發明的第2實施方式的逆流防止控制部的概略框圖。圖2（a）示出了第2實施方式的逆流防止控制部111A的構成例。
在圖2（a）中，第2實施方式的逆流防止控制部111A在第1實施方式所示的逆流防止控制部111中的定電流反相器109與輸出端子105之間順向插入有PN接合元件（二極體）110。
此PN接合元件110的陽極經由配線202而連接於輸出端子105，陰極連接於第1電晶體107的源極S。
以下，參照圖示，對本發明的第2實施方式進行說明。圖2（a）、圖2（b）是表示本發明的第2實施方式的逆流防止控制部的概略框圖。圖2（a）示出了第2實施方式的逆流防止控制部111A的構成例。
在圖2（a）中，第2實施方式的逆流防止控制部111A在第1實施方式所示的逆流防止控制部111中的定電流反相器109與輸出端子105之間順向插入有PN接合元件（二極體）110。
此PN接合元件110的陽極經由配線202而連接於輸出端子105，陰極連接於第1電晶體107的源極S。
因在輸出端子105與定電流反相器109之間串聯且順向地插入有PN接合元件110，所以，提供給第1電晶體107的源極S的電壓成為自輸出電壓Vout減去了PN接合元件110的順向電壓Vf110的Vout-Vf110。
因此，為了使定電流反相器109的輸出上升而所需的輸出端子105的輸出電壓Vout成為VDD＜Vout-Vf110，即Vout＞VDD+Vf110。
而且，在輸出段電晶體102存在汲極D-後閘極BG間的寄生二極體。此寄生二極體具有順向電壓Vf，所以當輸出端子105的輸出電壓Vout成為Vout＞VDD+Vf時，逆流電流流向輸出段電晶體102。
而且，在輸出段電晶體102存在汲極D-後閘極BG間的寄生二極體。此寄生二極體具有順向電壓Vf，所以當輸出端子105的輸出電壓Vout成為Vout＞VDD+Vf時，逆流電流流向輸出段電晶體102。
因此，當在寄生二極體的順向電壓Vf與PN接合元件110的順向電壓Vf110中，Vf≧Vf110的關係成立時，輸出電壓Vout相較於電源電壓VDD而變大輸出段電晶體的寄生二極體的順向電壓Vf以上，藉此定電流反相器109的連接點P1的電壓上升，逆流防止電晶體106成為斷開狀態。
在本第2實施方式中，PN接合元件110作為PN接合元件而形成，因此為與輸出段電晶體102的汲極D-後閘極BG間的寄生二極體同樣的構成，可消除因製程的不均及溫度的變化引起的變動，能夠總是實現Vf=Vf110。因此，根據本實施方式，與在第1實施方式中是在Vout＞VDD時逆流防止電晶體106成為斷開狀態不同，在Vout＞VDD+Vf，逆流電流實際地流向輸出段電晶體102時，可使逆流防止電晶體106成為斷開狀態。
即，根據本第2實施方式，並非如第1實施方式般，以規定的界限值（margin）來使逆流防止電晶體106成為斷開狀態，而是在逆流電流開始流向輸出段電晶體102的時機才能夠使逆流防止電晶體106成為斷開狀態，從而可防止來自輸出端子105的逆流電流經由輸出段電晶體102向電壓調整器1內流入。此處，規定的界限值是輸出段電晶體102的汲極D-後閘極BG間的寄生二極體的順向電壓Vf。
圖2（b）示出了以作為p通道型MOS電晶體的PMOS電晶體150形成PN接合元件110的構成例。
此PMOS電晶體150中，源極S經由配線202而連接於輸出端子105，閘極G、汲極D及後閘極BG各者連接於第1電晶體107的源極S。
此PMOS電晶體150中，源極S經由配線202而連接於輸出端子105，閘極G、汲極D及後閘極BG各者連接於第1電晶體107的源極S。
如上所述，作為圖2（b）所示的構成例，以成為與輸出段電晶體102的寄生二極體同樣的結構的方式，形成了PN接合元件110以作為PMOS電晶體150的汲極D-後閘極BG間的寄生二極體。藉由如此將PN接合元件110構成為與輸出段電晶體102的寄生二極體同種類的元件，寄生二極體的順向特性變得相同（Vf=Vf110），與單純的PN接合元件相比，可進一步抑制相對於製程不均或溫度變化而言的順向電壓的變化。
＜第3實施方式＞
以下，參照圖示，對本發明的第3實施方式進行說明。圖3是表示本發明的第3實施方式的逆流防止控制部111B的概略框圖。與第2實施方式的不同點在於：在逆流防止控制部111B中，為在定電流反相器109的連接點P1與逆流防止電晶體106的閘極G之間插入有波形整形電路401的構成。
波形整形電路401以反相器402與反相器403串聯連接的方式構成。而且，電容元件（電容器）404將其中一端連接於反相器402的輸出端子與反相器403的輸入端子之間，將另一端接地。
以下，參照圖示，對本發明的第3實施方式進行說明。圖3是表示本發明的第3實施方式的逆流防止控制部111B的概略框圖。與第2實施方式的不同點在於：在逆流防止控制部111B中，為在定電流反相器109的連接點P1與逆流防止電晶體106的閘極G之間插入有波形整形電路401的構成。
波形整形電路401以反相器402與反相器403串聯連接的方式構成。而且，電容元件（電容器）404將其中一端連接於反相器402的輸出端子與反相器403的輸入端子之間，將另一端接地。
波形整形電路401在連接點P1上升至規定的電壓時，將｢H｣位準的信號輸出至逆流防止電晶體106的閘極G，藉由此｢H｣位準的信號使逆流防止電晶體106成為斷開狀態。
而且，電容元件404是為了將反相器402的輸出變化延遲後供給至反相器403而設置。此經延遲的時間被用於使逆流防止電晶體106成為斷開狀態的時機調整。
而且，電容元件404是為了將反相器402的輸出變化延遲後供給至反相器403而設置。此經延遲的時間被用於使逆流防止電晶體106成為斷開狀態的時機調整。
根據本第3實施方式，在連接點P1成為規定的電壓的時間點，波形整形電路401對逆流防止電晶體106的閘極G輸出使逆流防止電晶體106成為斷開狀態的｢H｣位準的信號，因此與第2實施方式相比，能夠使逆流防止電晶體106高速地成為斷開狀態。
而且，根據本第3實施方式，藉由調整電容元件404的電容量，可容易地對自輸出電壓Vout超過電源電壓VDD與順向電壓Vf的合計值起至使逆流防止電晶體106成為斷開狀態為止的時間進行控制。
而且，在第1實施方式的逆流防止控制部111中，亦可設為在圖1中的定電流反相器109的連接點P1與逆流防止電晶體106的閘極G之間，插入上述波形整形電路401的構成。
而且，根據本第3實施方式，藉由調整電容元件404的電容量，可容易地對自輸出電壓Vout超過電源電壓VDD與順向電壓Vf的合計值起至使逆流防止電晶體106成為斷開狀態為止的時間進行控制。
而且，在第1實施方式的逆流防止控制部111中，亦可設為在圖1中的定電流反相器109的連接點P1與逆流防止電晶體106的閘極G之間，插入上述波形整形電路401的構成。
＜第4實施方式＞
以下，參照圖示，對本發明的第4實施方式進行說明。圖4是表示本發明的第4實施方式的逆流防止控制部111C的概略框圖。與第2實施方式的不同點在於：在逆流防止控制部111C中，代替定電流反相器109而配置了定電流反相器電路509及波形整形電路501各者。
波形整形電路501以反相器502與反相器503串聯連接的方式構成。
以下，參照圖示，對本發明的第4實施方式進行說明。圖4是表示本發明的第4實施方式的逆流防止控制部111C的概略框圖。與第2實施方式的不同點在於：在逆流防止控制部111C中，代替定電流反相器109而配置了定電流反相器電路509及波形整形電路501各者。
波形整形電路501以反相器502與反相器503串聯連接的方式構成。
定電流反相器電路509包括：第1電晶體107、第2電晶體108、作為與第1電晶體107及第2電晶體108各者相同的空乏型的p通道型MOS電晶體的第3電晶體519、以及開關元件504。
在定電流反相器電路509中，第1電晶體107的閘極G經由配線201而連接於輸入端子104，源極S經由PN接合元件110而連接於輸出端子105，汲極D與連接點P1連接。
在定電流反相器電路509中，第1電晶體107的閘極G經由配線201而連接於輸入端子104，源極S經由PN接合元件110而連接於輸出端子105，汲極D與連接點P1連接。
第2電晶體108中，源極S及閘極G連接於連接點P1及第3電晶體519的閘極G，汲極D經由連接點P2而連接於第3電晶體519的源極S。
第3電晶體519的汲極D接地。
開關元件504的其中一端連接於連接點P2，另一端接地，控制端子連接於反相器502的輸出端子。此處，開關元件504在控制端子被供給｢H｣位準的信號的情況下成為其中一端與另一端短路的狀態（接通狀態），另一方面，在控制端子被供給｢L｣位準的信號的情況下，成為其中一端與另一端釋放的狀態（斷開狀態）。
第3電晶體519的汲極D接地。
開關元件504的其中一端連接於連接點P2，另一端接地，控制端子連接於反相器502的輸出端子。此處，開關元件504在控制端子被供給｢H｣位準的信號的情況下成為其中一端與另一端短路的狀態（接通狀態），另一方面，在控制端子被供給｢L｣位準的信號的情況下，成為其中一端與另一端釋放的狀態（斷開狀態）。
上述定電流反相器電路509可藉由開關元件504的接通狀態及斷開狀態而對逆流防止電晶體106的接通/斷開控制中的輸出電壓Vout的電壓值具有遲滯（hysteresis）性。
即，在為穩定狀態的VDD+Vf110≧Vout的情況下，連接點P1為｢L｣位準，反相器502所輸出的信號位準為｢H｣位準，因此，開關元件504因控制端子被供給｢H｣位準的信號而成為接通狀態。因此，為第2電晶體108的汲極D接地的狀態，定電流反相器電路509的臨限值電壓Vth509與第1實施方式至第3實施方式中的定電流反相器109的臨限值電壓Vth109同樣地，為0 V。
即，在為穩定狀態的VDD+Vf110≧Vout的情況下，連接點P1為｢L｣位準，反相器502所輸出的信號位準為｢H｣位準，因此，開關元件504因控制端子被供給｢H｣位準的信號而成為接通狀態。因此，為第2電晶體108的汲極D接地的狀態，定電流反相器電路509的臨限值電壓Vth509與第1實施方式至第3實施方式中的定電流反相器109的臨限值電壓Vth109同樣地，為0 V。
另一方面，在為流動逆流電流的異常狀態的VDD+Vf110＜Vout的情況下，關於開關元件504，因連接點P1的電壓上升，反相器502所輸出的信號位準成為｢L｣位準，所以，開關元件504因控制端子被供給｢L｣位準的信號而成為斷開狀態。
在開關元件504自接通狀態轉變為斷開狀態的情況下，第3電晶體519作為電阻而插入在第2電晶體108的汲極D與接地之間，從而流向第2電晶體108的電流減少。藉此，定電流反相器電路509中，臨限值電壓變化為比臨限值電壓Vth509低的臨限值電壓Vth509B。
在開關元件504自接通狀態轉變為斷開狀態的情況下，第3電晶體519作為電阻而插入在第2電晶體108的汲極D與接地之間，從而流向第2電晶體108的電流減少。藉此，定電流反相器電路509中，臨限值電壓變化為比臨限值電壓Vth509低的臨限值電壓Vth509B。
藉由上述構成，根據本第4實施方式，因對逆流防止電晶體106進行接通斷開控制，所以針對對輸出電壓Vout是否超過了電源電壓VDD進行檢測的定電流反相器電路509的臨限值電壓，可使逆流防止電晶體106為斷開狀態時低於為接通狀態時。因此，在一旦逆流防止電晶體106成為了斷開狀態的情況下，只要不成為相對於成為斷開狀態時的輸出電壓Vout而言低規定的電壓的電壓，便可具有不使逆流防止電晶體106成為接通狀態的遲滯性，而能夠藉由在短的週期內進行振盪般的接通斷開動作來阻止逆流防止電晶體106工作，從而可抑制電壓調整器1的劣化。
而且，第1實施方式的逆流防止控制部111亦可設為如下構成：將圖1中的定電流反相器109置換為上述定電流反相器509，在連接點P1與逆流防止電晶體106的閘極G之間，插入上述波形整形電路501。
＜第5實施方式＞
以下，參照圖示，對本發明的第5實施方式進行說明。圖5是表示使用有本發明的第5實施方式的逆流防止控制部111D的電源電路的概略框圖。與第2實施方式的不同點在於：在逆流防止控制部111D中，配置了電流控制電路605及電阻701。
電流控制電路605具有反相器601、第4電晶體602及定電流源603各者。
以下，參照圖示，對本發明的第5實施方式進行說明。圖5是表示使用有本發明的第5實施方式的逆流防止控制部111D的電源電路的概略框圖。與第2實施方式的不同點在於：在逆流防止控制部111D中，配置了電流控制電路605及電阻701。
電流控制電路605具有反相器601、第4電晶體602及定電流源603各者。
反相器601的輸入端子連接於定電流反相器109的連接點P1，輸出端子連接於第4電晶體602的閘極G。
第4電晶體602為n通道MOS電晶體，汲極D經由連接點P3而與逆流防止電晶體106的閘極G連接，源極S經由定電流源603而接地。
電阻701的其中一端連接於逆流防止電晶體106的汲極D，另一端經由連接點P3而連接於第4電晶體602的汲極D。電阻701的電阻值以在第4電晶體602成為接通狀態時，因連接點P3的電壓為定電流源603，逆流防止電晶體106成為接通狀態的方式，被設定得充分大。
第4電晶體602為n通道MOS電晶體，汲極D經由連接點P3而與逆流防止電晶體106的閘極G連接，源極S經由定電流源603而接地。
電阻701的其中一端連接於逆流防止電晶體106的汲極D，另一端經由連接點P3而連接於第4電晶體602的汲極D。電阻701的電阻值以在第4電晶體602成為接通狀態時，因連接點P3的電壓為定電流源603，逆流防止電晶體106成為接通狀態的方式，被設定得充分大。
在為穩定狀態的VDD+Vf110≧Vout的情況下，連接點P1為｢L｣位準，反相器601所輸出的信號位準為｢H｣位準，因此，第4電晶體602的閘極G被供給｢H｣位準的信號，從而成為接通狀態。藉此，連接點P3的電壓下降，所以逆流防止電晶體106成為接通狀態。
另一方面，在流動逆流電流的異常狀態的VDD+Vf110＜Vout的情況下，連接點P1的電壓上升，反相器601所輸出的信號位準成為｢L｣位準，因此第4電晶體602成為斷開狀態。藉此，電流不再流向電阻701，連接點P3的電壓變得與逆流防止電晶體106的汲極D電壓相等，因此逆流防止電晶體106成為斷開狀態。
根據本實施方式，藉由包括電阻701、第4電晶體602及定電流源603的反相器的輸出，進行逆流防止電晶體106的閘極控制，從而可藉由調整電阻701的電阻值或定電流源603的電流值，來控制逆流防止電晶體106為接通狀態時的閘極電壓，從而具有可防止逆流防止電晶體106的閘極G的劣化這一效果。
而且，第1實施方式的逆流防止控制部111亦可設為與逆流防止控制部111D同樣的構成，設為在圖1中的定電流反相器109的連接點P1與逆流防止電晶體106的閘極G之間插入上述電流控制電路605，並在逆流防止電晶體106的閘極G與汲極D間插入電阻701的構成。
而且，自第1實施方式至第5實施方式，作為電源電路，以將輸出電壓Vout控制為與參考電壓Vref相等的電壓跟隨器（voltage follower）（跟蹤器（Tracker））型的電壓調整器1為例進行了說明，但亦可用於對輸出電壓Vout經分壓電阻分壓後的反饋電壓Vfb與參考電壓Vref以變為相等的方式進行控制的降壓型的電壓調整器等防止來自電源的輸出段中的輸出段電晶體的逆流電流的構成。
以上，參照圖示對本發明的實施方式進行了詳細敘述，但具體的構成並不限於所述實施方式，亦包含不脫離本發明的主旨的範圍內的設計等。
1‧‧‧電壓調整器
10‧‧‧PMOS電晶體
11‧‧‧NMOS電晶體
100‧‧‧逆流防止電路
101‧‧‧差動放大電路
102‧‧‧輸出段電晶體
103‧‧‧參考電源
104‧‧‧輸入端子
105‧‧‧輸出端子
106‧‧‧逆流防止電晶體
107‧‧‧第1電晶體
108‧‧‧第2電晶體
109‧‧‧定電流反相器
110‧‧‧PN接合元件
111、111A、111B、111C、111D‧‧‧逆流防止控制部
150‧‧‧PMOS電晶體
201、202、203‧‧‧配線
401、501‧‧‧波形整形電路
402、403、502、503、601‧‧‧反相器
404‧‧‧電容元件
504‧‧‧開關元件
509‧‧‧定電流反相器電路
519‧‧‧第3電晶體
602‧‧‧第4電晶體
603‧‧‧定電流源
605‧‧‧電流控制電路
701‧‧‧電阻
BG‧‧‧後閘極
D‧‧‧汲極
G‧‧‧閘極
P1、P2、P3‧‧‧連接點
VDD‧‧‧電源電壓
Vout‧‧‧輸出電壓
S‧‧‧源極
圖1是表示使用有本發明的第1實施方式的逆流防止電路的電源電路即電壓調整器的概略框圖。
圖2（a）、圖2（b）是表示本發明的第2實施方式的逆流防止電路的概略框圖。
圖2（a）是表示本發明的第2實施方式的逆流防止控制部的構成例的概略框圖。
圖2（b）是表示本發明的第2實施方式的PN接合元件的構成例的概略框圖。
圖3是表示本發明的第3實施方式的逆流防止電路的概略框圖。
圖4是表示本發明的第4實施方式的逆流防止控制部的概略框圖。
圖5是表示使用有本發明的第5實施方式的逆流防止控制部的電源電路的概略框圖。
圖6是表示使用有先前的逆流防止電路的電源電路即電壓調整器的構成的概略框圖。
Claims (14)
- 一種逆流防止電路，其特徵在於包括： 逆流防止電晶體，其為p通道金屬氧化物半導體電晶體，串聯插入在被供給電源電壓的輸入端子與作為自輸出端子輸出規定的輸出電壓的p通道金屬氧化物半導體電晶體的輸出段電晶體之間；以及 逆流防止控制部，在所述輸出電壓超過所述電源電壓時，使所述逆流防止電晶體自接通狀態成為斷開狀態， 所述逆流防止控制部具有： 第1電晶體，其為空乏型的p通道金屬氧化物半導體電晶體，源極連接於所述輸出端子，閘極連接於所述輸入端子；以及 第2電晶體，其為空乏型的p通道金屬氧化物半導體電晶體，源極連接於自身的閘極、所述第1電晶體的汲極及所述逆流防止電晶體的閘極各者，汲極接地，並且 藉由所述第1電晶體的汲極的電壓進行所述逆流防止電晶體的接通/斷開控制。
- 如申請專利範圍第1項所述的逆流防止電路，其中， 所述第1電晶體與所述第2電晶體的各自的閘極的縱橫比以相等的方式形成， 當施加至所述第1電晶體的源極的所述輸出電壓超過施加至所述第1電晶體的閘極的所述電源電壓時，所述第1電晶體的汲極的電壓上升，使所述逆流防止電晶體斷開。
- 如申請專利範圍第1項所述的逆流防止電路，其中，進而包括： 在所述輸出端子與所述第1電晶體的源極之間順向插入的PN接合元件。
- 如申請專利範圍第1項所述的逆流防止電路，其中，進而包括： 插入在所述第1電晶體的汲極與所述逆流防止電晶體的閘極之間的波形整形電路。
- 如申請專利範圍第1項所述的逆流防止電路，其中，進而包括： 電阻，插入在所述逆流防止電晶體的汲極與閘極間；以及 電流控制部，插入在所述逆流防止電晶體的閘極與所述第1電晶體的汲極之間，藉由所述第1電晶體的汲極的電壓對流向所述電阻的電流進行控制， 所述電流控制部在所述輸出電壓超過所述電源電壓的情況下，增加流向所述電阻的電流。
- 如申請專利範圍第1項所述的逆流防止電路，其中， 在所述第2電晶體的汲極與接地之間，並聯插入有作為p通道型的空乏金屬氧化物半導體電晶體的第3電晶體及開關各者， 所述第3電晶體的源極連接於所述第2電晶體的汲極，閘極連接於所述第2電晶體的閘極，汲極接地， 所述開關與所述逆流防止電晶體一起，藉由所述逆流防止控制部進行接通斷開控制。
- 如申請專利範圍第2項所述的逆流防止電路，其中，進而包括： 在所述輸出端子與所述第1電晶體的源極之間順向插入的PN接合元件。
- 如申請專利範圍第2項所述的逆流防止電路，其中，進而包括： 插入至所述第1電晶體的汲極與所述逆流防止電晶體的閘極之間的波形整形電路。
- 如申請專利範圍第2項所述的逆流防止電路，其中， 在所述第2電晶體的汲極與接地之間，並聯插入有作為p通道型的空乏金屬氧化物半導體電晶體的第3電晶體及開關各者， 所述第3電晶體的源極連接於所述第2電晶體的汲極，閘極連接於所述第2電晶體的閘極，汲極接地， 所述開關與所述逆流防止電晶體一起，藉由所述逆流防止控制部進行接通斷開控制。
- 如申請專利範圍第3項所述的逆流防止電路，其中，進而包括： 插入在所述第1電晶體的汲極與所述逆流防止電晶體的閘極之間的波形整形電路。
- 如申請專利範圍第3項所述的逆流防止電路，其中， 在所述第2電晶體的汲極與接地之間，並聯插入有作為p通道型的空乏金屬氧化物半導體電晶體的第3電晶體及開關各者， 所述第3電晶體的源極連接於所述第2電晶體的汲極，閘極連接於所述第2電晶體的閘極，汲極接地， 所述開關與所述逆流防止電晶體一起，藉由所述逆流防止控制部進行接通斷開控制。
- 如申請專利範圍第4項所述的逆流防止電路，其中， 在所述第2電晶體的汲極與接地之間，並聯插入有作為p通道型的空乏金屬氧化物半導體電晶體的第3電晶體及開關各者， 所述第3電晶體的源極連接於所述第2電晶體的汲極，閘極連接於所述第2電晶體的閘極，汲極接地， 所述開關與所述逆流防止電晶體一起，藉由所述逆流防止控制部進行接通斷開控制。
- 如申請專利範圍第5項所述的逆流防止電路，其中， 在所述第2電晶體的汲極與接地之間，並聯插入有作為p通道型的空乏金屬氧化物半導體電晶體的第3電晶體及開關各者， 所述第3電晶體的源極連接於所述第2電晶體的汲極，閘極連接於所述第2電晶體的閘極，汲極接地， 所述開關與所述逆流防止電晶體一起，藉由所述逆流防止控制部進行接通斷開控制。
- 一種電源電路，其特徵在於包括： 輸出段電晶體，其為p通道金屬氧化物半導體電晶體，源極由輸入端子供給電源電壓，根據施加至閘極的閘極電壓，自汲極對輸出端子輸出規定的輸出電壓； 逆流防止電晶體，其為p通道金屬氧化物半導體電晶體，源極連接於所述輸入端子，汲極連接於所述輸出段電晶體的源極，防止經由所述輸出段電晶體的源極側的寄生二極體而自所述輸出端子流入的逆流電流；以及 逆流防止控制部，在所述輸出電壓超過所述電源電壓的情況下，使所述逆流防止電晶體自接通狀態成為斷開狀態， 所述逆流防止控制部具有： 第1電晶體，其為空乏型的p通道金屬氧化物半導體電晶體，將源極連接於所述輸出端子，將閘極連接於所述輸入端子； 第2電晶體，其為空乏型的p通道金屬氧化物半導體電晶體，源極及閘極連接於所述第1電晶體的汲極及所述逆流防止電晶體的閘極各者，汲極接地。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018-004178 | 2018-01-15 | ||
| JP2018004178A JP6993243B2 (ja) | 2018-01-15 | 2018-01-15 | 逆流防止回路及び電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201933614A true TW201933614A (zh) | 2019-08-16 |
| TWI794345B TWI794345B (zh) | 2023-03-01 |
Family
ID=67213250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107142576A TWI794345B (zh) | 2018-01-15 | 2018-11-29 | 逆流防止電路以及電源電路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10444777B2 (zh) |
| JP (1) | JP6993243B2 (zh) |
| KR (1) | KR102483022B1 (zh) |
| CN (1) | CN110045777B (zh) |
| TW (1) | TWI794345B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI828497B (zh) * | 2022-12-29 | 2024-01-01 | 香港商香港德潤微電子股份有限公司 | 反向電流保護裝置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11545824B2 (en) * | 2018-10-11 | 2023-01-03 | Texas Instruments Incorporated | USB short circuit protection |
| JP7329411B2 (ja) * | 2019-10-18 | 2023-08-18 | エイブリック株式会社 | アナログスイッチ |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1179823B (it) * | 1984-11-22 | 1987-09-16 | Cselt Centro Studi Lab Telecom | Generatore di tensione differenziale di rifferimento per circuiti integrati ad alimentazione singola in tecnologia nmos |
| JP3543509B2 (ja) * | 1996-10-04 | 2004-07-14 | セイコーエプソン株式会社 | 電圧安定化回路 |
| JP3426470B2 (ja) | 1997-06-10 | 2003-07-14 | 松下電器産業株式会社 | 出力段回路 |
| US6005378A (en) * | 1998-03-05 | 1999-12-21 | Impala Linear Corporation | Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors |
| US6552603B2 (en) * | 2000-06-23 | 2003-04-22 | Ricoh Company Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
| JP2003283258A (ja) * | 2002-03-20 | 2003-10-03 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
| US6653891B1 (en) * | 2002-07-09 | 2003-11-25 | Intel Corporation | Voltage regulation |
| JP4166103B2 (ja) * | 2003-02-27 | 2008-10-15 | ローム株式会社 | 半導体集積回路装置 |
| JP4285036B2 (ja) * | 2003-03-18 | 2009-06-24 | セイコーエプソン株式会社 | 電源装置の逆流防止回路 |
| JP4070654B2 (ja) * | 2003-04-04 | 2008-04-02 | ローム株式会社 | 半導体集積回路装置 |
| US6933760B2 (en) * | 2003-09-19 | 2005-08-23 | Intel Corporation | Reference voltage generator for hysteresis circuit |
| JP4587804B2 (ja) * | 2004-12-22 | 2010-11-24 | 株式会社リコー | ボルテージレギュレータ回路 |
| JP4591110B2 (ja) * | 2005-02-18 | 2010-12-01 | ミツミ電機株式会社 | 電源装置及び電源制御方法 |
| JP2007209121A (ja) | 2006-02-02 | 2007-08-16 | Fujitsu Access Ltd | 電源装置 |
| JP4761458B2 (ja) * | 2006-03-27 | 2011-08-31 | セイコーインスツル株式会社 | カスコード回路および半導体装置 |
| JP2007294846A (ja) * | 2006-03-31 | 2007-11-08 | Ricoh Co Ltd | 基準電圧発生回路及びそれを用いた電源装置 |
| JP4890126B2 (ja) * | 2006-07-13 | 2012-03-07 | 株式会社リコー | ボルテージレギュレータ |
| EP2048567B1 (en) * | 2007-08-17 | 2014-05-07 | Semiconductor Components Industries, LLC | EMC protection circuit |
| JP5338387B2 (ja) * | 2009-03-05 | 2013-11-13 | ミツミ電機株式会社 | 電源切換え装置 |
| US8198875B2 (en) * | 2009-09-15 | 2012-06-12 | Seiko Instruments Inc. | Voltage regulator |
| JP2012203528A (ja) * | 2011-03-24 | 2012-10-22 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| JP2013153597A (ja) * | 2012-01-25 | 2013-08-08 | Ricoh Co Ltd | 保護回路 |
| JP5969221B2 (ja) * | 2012-02-29 | 2016-08-17 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP2013187815A (ja) * | 2012-03-09 | 2013-09-19 | Yokogawa Electric Corp | ヒステリシスコンパレータ |
| CN102866721B (zh) * | 2012-10-11 | 2014-12-17 | 上海新进半导体制造有限公司 | 一种基准电压源电路 |
| CN203313144U (zh) * | 2013-01-23 | 2013-11-27 | 海能达通信股份有限公司 | 一种防逆流电路 |
| JP6135768B2 (ja) * | 2013-09-26 | 2017-05-31 | 富士通株式会社 | 降圧電源回路、電源モジュール、及び降圧電源回路の制御方法 |
| CN104660248B (zh) * | 2013-11-19 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 上拉电阻电路 |
| JP2015152570A (ja) * | 2014-02-19 | 2015-08-24 | 富士電機株式会社 | 電圧検出回路 |
| JP6421624B2 (ja) * | 2015-01-29 | 2018-11-14 | 株式会社ソシオネクスト | 降圧電源回路および集積回路 |
-
2018
- 2018-01-15 JP JP2018004178A patent/JP6993243B2/ja active Active
- 2018-11-29 TW TW107142576A patent/TWI794345B/zh active
- 2018-12-17 US US16/221,770 patent/US10444777B2/en active Active
- 2018-12-21 KR KR1020180167449A patent/KR102483022B1/ko active IP Right Grant
- 2018-12-21 CN CN201811570228.9A patent/CN110045777B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI828497B (zh) * | 2022-12-29 | 2024-01-01 | 香港商香港德潤微電子股份有限公司 | 反向電流保護裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6993243B2 (ja) | 2022-01-13 |
| TWI794345B (zh) | 2023-03-01 |
| KR102483022B1 (ko) | 2022-12-29 |
| US20190220048A1 (en) | 2019-07-18 |
| US10444777B2 (en) | 2019-10-15 |
| JP2019125082A (ja) | 2019-07-25 |
| KR20190087286A (ko) | 2019-07-24 |
| CN110045777B (zh) | 2021-11-19 |
| CN110045777A (zh) | 2019-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10481625B2 (en) | Voltage regulator | |
| US8847569B2 (en) | Semiconductor integrated circuit for regulator | |
| US7339775B2 (en) | Overcurrent protection circuit and DC power supply | |
| US8159302B2 (en) | Differential amplifier circuit | |
| US8665020B2 (en) | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same | |
| TWI437403B (zh) | Voltage regulator | |
| TWI794345B (zh) | 逆流防止電路以及電源電路 | |
| TW201818182A (zh) | 電壓調整器 | |
| US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
| TW201935168A (zh) | 過電流限制電路、過電流限制方法及電源電路 | |
| JP3680122B2 (ja) | 基準電圧発生回路 | |
| TWI672572B (zh) | 電壓調節器 | |
| US20080258696A1 (en) | Series regulator circuit | |
| US11025047B2 (en) | Backflow prevention circuit and power supply circuit | |
| US10551860B2 (en) | Regulator for reducing power consumption | |
| JP2015201716A (ja) | 過電流保護回路 | |
| JP6850199B2 (ja) | 電源回路 | |
| US7116537B2 (en) | Surge current prevention circuit and DC power supply | |
| JP3802412B2 (ja) | Ｍｏｓトランジスタ出力回路 | |
| US20230155559A1 (en) | Semiconductor integrated circuit device | |
| US20200081474A1 (en) | Constant current circuit | |
| TW202201883A (zh) | 低壓降穩壓器及其控制方法 | |
| TW202349878A (zh) | 開關電路 |