TW201926417A - 半導體結構的形成方法 - Google Patents

半導體結構的形成方法 Download PDF

Info

Publication number
TW201926417A
TW201926417A TW107141025A TW107141025A TW201926417A TW 201926417 A TW201926417 A TW 201926417A TW 107141025 A TW107141025 A TW 107141025A TW 107141025 A TW107141025 A TW 107141025A TW 201926417 A TW201926417 A TW 201926417A
Authority
TW
Taiwan
Prior art keywords
core
substrate
layer
sidewall
plasma
Prior art date
Application number
TW107141025A
Other languages
English (en)
Inventor
黃世鈞
葉雅雯
賴建文
林緯良
張雅惠
嚴永松
劉如淦
林進祥
沈育佃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926417A publication Critical patent/TW201926417A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/047—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

方法沉積材料於基板上的隆起結構之一側壁(而非兩側壁)上，且方法包括傾斜基板的法線以偏離沉積材料源，或傾斜沉積材料源以偏離基板法線。方法的實施方式可為電漿增強化學氣相沉積技術。

Description

半導體結構的形成方法
本發明實施例關於半導體結構的形成方法，更特別關於只形成層狀物於隆起結構的一側壁而非兩側壁上的方法。
半導體積體電路產業已經歷指數成長。積體電路材料與設計的技術進展，使每一代的積體電路均比前一代的積體電路具有更小且更複雜的電路。在積體電路演進中，功能密度(如單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(如製作製程所能產生的最小構件或線路)縮小而增加。製程的尺寸縮小一般有利於增加產能並降低相關成本。這些尺寸縮小亦增加積體電路的製程複雜度。為實現這些進展，積體電路製程需要類似發展。
隨著半導體結構的尺寸縮小，與連續沉積與蝕刻製程相關的實施方式其複雜度與成本必然增加。綜上所述，需要簡化這些製作製程的改良方法。
本發明一實施例提供之半導體結構的形成方法，包括：形成芯於基板的第一表面上，其中芯包括第一側壁以及與第一側壁相對的第二側壁；以及朝第一側壁沉積第一材料，且 沉積的方向與第一表面之法線之間具有角度，使第一材料的層狀物形成於第一側壁上但不形成於第二側壁上。
CC’、DD’‧‧‧剖線
100、400‧‧‧方法
102、104、106、106a、106b、108、404、406、408、410、412、414‧‧‧步驟
200‧‧‧結構
202、502‧‧‧基板
202a、514‧‧‧第一表面
204‧‧‧芯
204a、506a、506d‧‧‧上表面
204b、506b、506e‧‧‧第一側壁
204c、506c、506f‧‧‧第二側壁
205、513‧‧‧厚度
206‧‧‧沉積材料
206a、206b、206c、512a、512b、512g‧‧‧層狀物
220、501‧‧‧法線
300‧‧‧沉積設備
302‧‧‧腔室
304‧‧‧頂電極
306‧‧‧底電極
308‧‧‧反應物材料
309‧‧‧氣體供應器
310‧‧‧分配單元
312‧‧‧基板站點
314‧‧‧電漿
315‧‧‧方向
316、318‧‧‧構件
320‧‧‧泵浦單元
322‧‧‧支撐結構
324‧‧‧角度
500‧‧‧半導體結構
503‧‧‧第一方向
505‧‧‧第二方向
504‧‧‧第一硬遮罩層
506‧‧‧第二硬遮罩層
508‧‧‧光阻層
510‧‧‧第一圖案
510a‧‧‧第一芯
510b‧‧‧第二芯
512‧‧‧材料
515‧‧‧蝕刻方向
520‧‧‧第二圖案
520a‧‧‧第一構件
520b‧‧‧第二構件
圖1係本發明多種實施例中，形成半導體裝置的方法之流程圖。
圖2A、3A、與4A係本發明一些實施例中，在圖1之製作方法的中間階段中的半導體裝置之部份側視圖。
圖2B、3B、與4B係本發明一些實施例中，分別對應圖2A、3A、與4A的半導體裝置之部份上視圖。
圖5係本發明一些實施例中，製作設備的示意圖。
圖6A、7A、8A、9A、10A、與11A係本發明一些實施例中，在圖1之製作方法的中間階段中的製作設備的部份示意圖。
圖6B、7B、8B、9B、10B、與11B係本發明一些實施例中，分別對應圖6A、7A、8A、9A、10A、與11A的半導體裝置之部份側視圖。
圖12係本發明多種實施例中，形成半導體裝置的方法之流程圖。
圖13A、14A、15A、16A、17A、18A、與19係本發明一些實施例中，在圖12之製作方法的中間階段中的半導體裝置之部份透視圖。
圖13B、14B、15B、16B、17B、與18B係本發明一些實施例中，分別對應圖13A、14A、15A、16A、17A、與18A的半導體裝置之部份上視圖。
圖13C、14C、15C、16C、17C、與18C係本發明一些實施例中，分別對應圖13A、14A、15A、16A、17A、與18A的半導體裝置其沿著剖線CC’的部份剖視圖。
圖13D、14D、15D、16D、17D、與18D係本發明一些實施例中，分別對應圖13A、14A、15A、16A、17A、與18A的半導體裝置其沿著剖線DD’的部份剖視圖。
可以理解的是，下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本揭露之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。此外，當數值或數值範圍的描述有「約」、「近似」、或類似用語時，除非特別說明否則其包含所述數值的+/-10%。舉例來說，用語「約5nm」包含的尺寸範圍介於4.5nm至5.5nm之間。
本發明實施例一般關於半導體裝置與其形成方法， 更特別關於選擇性沉積材料於半導體結構上的方法。本發明的主題之一為沉積時的基板與材料源之間具有角度，以沉積材料於基板上的芯之兩個側壁之一(非所有側壁)上。在本發明一些實施例中，在電漿增強化學氣相沉積設備中實施沉積。形成材料(如間隔物)於芯的單一側壁上之一些方法，包括沉積間隔物材料層於芯的每一側壁上，接著移除(如蝕刻)一側壁以外的所有側壁上的間隔物材料。然而隨著半導體結構持續縮小，製作裝置的連續沉積與蝕刻製程具有挑戰。綜上所述，本發明實施例的方法可沉積材料於半導體結構的選定表面上，以減少製程複雜性。
圖1係本發明的一或多個實施例中，用以形成結構200的方法100之流程圖。方法100僅用以舉例，而非侷限本發明至申請專利範圍明確記載的內容之外。在方法100之前、之中、或之後可進行額外步驟，且方法的額外實施例可取代、省略、或調換一些下述步驟。方法100的中間階段將搭配圖2A至11B說明於下。圖2A、3A、4A、6B、7B、8B、9B、10B、與11B係依據方法100的一些實施例製作結構200之中間階段沿著x-z平面的側視圖，而圖2B、3B、與4B係依據方法100的一些實施例製作結構200之中間階段在x-y平面的上視圖。
如圖1所示的步驟102中，方法100提供結構200(如圖2A與2B所示)至沉積設備300中(如圖5所示，將進一步詳述於下)。結構200包含基板202，其包括第一表面202a以及形成於第一表面202a上的一或多個芯204。在許多實施例中，基板202為半導體基板如半導體晶圓。在一些實施例中，基板202包含 結晶結構的矽。在其他實施例中，基板202包含其他半導體元素如鍺；半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦；或上述之組合。基板202可包含絕緣層上矽基板、可具有應變以增進效能、可包含磊晶區、可包含隔離區、可包含摻雜區、可包含一或多個半導體裝置(如平面電晶體或多閘極電晶體如鰭狀場效電晶體)或其部份、可包含導電及/或非導電層、及/或可包含其他合適的結構與層狀物。第一表面202a可為平面，或可包含多種高深寬比的結構如半導體鰭狀物及/或閘極結構。在此實施例中，第一表面202a以法線220定義，且法線220實質上垂直於第一表面202a。在一些實施例中，基板202與芯204之間可具有層狀物(未圖示)如介電層、金屬層、或類似物。
在一些實施例中，芯204可為與其他結構如半導體鰭狀物及/或閘極結構相鄰的間隔物。在其他實施例中，芯204可為形成於基板202上的任何隆起結構。在許多例子中，芯204可用於多重圖案化、四重圖案化、或其他多重圖案化製程，以自每一芯204形成超過一種形狀。雖然圖式中芯204的縱向朝y方向平行(圖2B)，但芯204的設置不侷限於此。在一些實施例中，芯204可包含一或多種介電層如矽、氮化鈦、氧化鈦、氧化錫、氮化矽、氧化矽、碳化矽、碳氮化矽、氮氧化矽、碳氧化矽、碳氮氧化矽、低介電常數的介電材料、其他材料、或上述之組合。芯204的形成方法。在此實施例中，每一芯204包含上表面204a、第一側壁204b、以及在側視圖中與第一側壁204b相對的 第二側壁204c(圖2A)。
沉積設備300設置以對基板202與形成其上的芯204實施氣相為主的沉積製程。在一些實施例中，可操作沉積設備300以實施化學氣相沉積製程、電漿增強化學氣相沉積製程、物理氣相沉積製程、或其他合適製程。在實施例中，沉積設備300設置以實施電漿增強化學氣相沉積製程。
如圖5所示，沉積設備300包含腔室302以實施沉積製程於其中。腔室302包含兩個平行電極：頂電極304與底電極306。在一實施例中，以射頻功率源驅動頂電極304，而底電極306經由支撐結構322接地。在此實施例中，頂電極304與底電極306帶有相反電荷。基板站點312設置以固定基板202於其上，其可為靜電晶圓座。在一實施例中，基板站點312設置以加熱基板202至高溫(比如介於約250℃至約350℃之間)。腔室302經由分配單元310自氣體供應器309接收反應物材料308，且分配單元310設置以相對於基板202的法線220傾斜。在許多實施例中，反應物材料為適用於氣相為主的沉積製程之前驅物。反應物材料可包含矽烷、氧氣、四乙氧基矽烷、氨、一氧化二氮、其他合適材料、或上述之組合。腔室302亦可包含泵浦單元320以移除電漿增強化學氣相沉積製程的化學反應副產物。在此實施例中，腔室302亦包含構件316與318，且可操作構件316與318以產生電場及/或磁場於基板202的第一表面202a。沉積設備300亦可包含其他合適構件。
在步驟104中，方法100形成電漿314於沉積設備300中。與圖5類似，可由下述方式產生電漿314。隨著反應物材料 308經由分配單元310進入腔室302，頂電極304使反應物材料308離子化以形成電漿314，此時發生化學反應。由於底電極306帶電，帶電荷的電漿314依方向315朝下加速，且化學反應的產物(如下述的沉積材料206)沉積於基板202(或形成其上的材料層)上。
在步驟106中，方法100朝芯204沉積沉積材料206的層狀物。在此實施例中，沉積材料206不同於芯204的材料。舉例來說，沉積材料206可為矽、氮化鈦、氧化鈦、氧化錫、氮化矽、氧化矽、碳化矽、碳氮化矽、氮氧化矽、碳氧化矽、碳氮氧化矽、低介電常數的介電材料、其他材料、或上述之組合。
在一些操作條件下，電漿314的方向315實質上平行於基板202的第一表面202a的法線，因此沉積材料206之實質上一致的層狀物可沉積於芯204的上表面204a、第一側壁204b、與第二側壁204c上，以及芯204未覆蓋的基板202上。然而此實施例中的步驟106之沉積製程，只形成沉積材料206的層狀物於芯204的兩個側壁之一上。在圖3A所示的一例中，沉積材料206形成層狀物206a於每一芯204的上表面上，沿著每一芯204的第一側壁204b形成厚度205的層狀物206b，並形成與層狀物206b相鄰且部份地覆蓋兩個芯狀物204之間的基板202之層狀物206c。在此例中，沒有沉積材料206沉積於每一芯204的第二側壁204c上。在另一例中，沉積材料206可形成於第二側壁204c上而不形成於第一側壁204b上(如圖10B)。
在此實施例中，可傾斜電漿314的方向315以偏離第一表面202a的法線220，及/或傾斜基板202使第一表面202a的法 線220偏離電漿314的方向315，以沉積材料於芯204的一側壁上而非兩側壁上。上述兩種方式將詳述於下。本發明所述的「傾斜」指的是在構件移動範圍所允許的任何方向中傾斜構件(比如分配單元310或基板站點312)。不論傾斜角度為何，沉積只發生在第一側壁204b或第二側壁204c上。如此一來，下述角度(如角度324)表示傾斜的程度，且未侷限實施例至特定方向。
進行下述的步驟106a、106b、或上述兩者，可實施步驟106。步驟106a可傾斜電漿314的方向315，使其偏離基板202的第一表面202a之法線220，以達圖3A所示的沉積結果。如圖6A與6B所示的一例中，傾斜電漿314的方向315包含傾斜電漿314的源。在許多實施例中，傾斜電漿314的源包含調整分配單元310的位置，使反應物材料308進入腔室302的方向，與基板202的第一表面202a之法線之間具有角度324。在另一例中，可傾斜頂電極304、底電極306、或上述兩者以改變電漿314的方向315。以圖5為例，頂電極304/及或底電極306可朝X、Y、或Z方向傾斜。在又一實施例中，可調整提供至構件316及/或構件318的電場/磁場強度，以改變電漿314的方向315。在許多實施例中，角度324大於約0度且小於約90度。在許多實施例中，角度324取決於芯204之高度與間距(兩個相鄰芯204之間的分隔距離)。舉例來說，較小間距及/或較大高度的芯204較限制角度324的範圍。上述實施結果為選擇性地沉積沉積材料206於芯204的兩個側壁之一上，如搭配圖3A說明的上述內容。
如圖9A至10B所示的另一例中，步驟106a的實施方式可施加電場或磁場至構件316與318之間的基板202，因此電 漿314朝基板202加速的方向315取決於構件316與318的個別極性。在此實施例中，具有相反電荷的構件316或318吸引電漿，且角度324的範圍取決於吸引力的大小。圖9A與10A顯示兩個例示性實施例，當構件316與318的極性交換時，沉積材料206形成於芯204的相反側壁上(比如圖9B中的第一側壁204b與圖10B中的第二側壁204c上)。
在其他實施例或額外實施例中，步驟106b可傾斜基板202，使第一表面202a的法線偏離電漿314的方向315，以達圖3A所示的沉積結果。如圖7A與7B所示之例示性的實施例中，傾斜基板202使法線220偏離電漿314的方向315一個角度324。如搭配步驟106a說明的上述內容，角度324大於約0度但小於約90度。在圖8A與8B所示的另一例中，分別傾斜電漿314的源與基板202，使沉積材料206可沉積於第一側壁204b上以形成層狀物206b。與單獨傾斜電漿314或基板202相較，這種作法可增加角度324的範圍。在圖11A與11B所示的又一例中，可傾斜基板202並同時施加電場或磁場至基板202。在許多實施例中，在第一側壁204b與第二側壁204c上的沉積材料206的層狀物之厚度205，隨著角度324而變化。舉例來說，由圖8B與6B的比較可知，隨著角度324增加，可增加層狀物206b的厚度205。
在步驟108中，方法100移除沉積於芯204上的沉積材料206之部份(圖4A與4B)。在此實施例中，以合適的蝕刻製程(如乾蝕刻製程)非等向地回蝕刻圖3A所示的層狀物206a與206c，以保留芯204與沉積的層狀物206b。例示性的乾蝕刻製程可採用含氧氣體、含氟氣體(如四氟化碳、六氟化硫、二氟 甲烷、氟仿、及/或六氟乙烷)、含氯氣體(如氯氣、氯仿、四氯化碳、及/或三氯化硼)、含溴氣體(如溴化氫及/或溴仿)、含碘氣體、其他合適氣體及/或電漿、及/或上述之組合。
在一些實施例中，方法100可包含步驟108之後的額外步驟。舉例來說，方法100可實施移除芯204的步驟，以形成包含層狀物206b的圖案(未圖示)。芯204的移除方法可為乾蝕刻、濕蝕刻、反應性離子蝕刻、及/或其他合適製程。接著方法100亦可將含有層狀物206b的圖案轉移至基板202，如下所述。綜上所述，形成於基板202上的圖案尺寸實質上等同層狀物206b的厚度205。
圖12係本發明多種實施例中，用以形成半導體結構(或裝置)500的方法400之流程圖。方法400僅用以舉例而非侷限本發明至申請專利範圍明確記載的內容之外。在方法400之前、之中、或之後可進行額外步驟，且方法的額外實施例可置換、省略、或調換一些步驟。方法400的中間階段將搭配圖13A至18D說明如下。一些實施例之方法400製作半導體結構500的中間階段之圖式中，圖13A、14A、15A、16A、17A、與18A係半導體結構500的透視圖，圖13B、14B、15B、16B、17B、與18B係半導體結構500的上視圖(在第一方向503與第二方向505定義的平面)，圖13C、14C、15C、16C、17C、與18C係半導體結構500沿著剖線CC’的剖視圖，而圖13D、14D、15D、16D、17D、與18D係半導體結構沿著剖線DD’的剖視圖。半導體結構500沿著剖線CC’與DD’的剖視圖用於顯示本發明實施例中，方法400之多種階段的半導體結構500其部份的側壁。虛線方框中 的剖視圖部份有助於區分半導體結構500的多種層狀物、構件、與區域。
在步驟402中，方法400提供的基板502具有第一表面514(如圖18A所示)、形成於第一表面514上的第一硬遮罩層504、與形成於第一硬遮罩層504上的第二硬遮罩層506(圖13A至13D)。半導體結構500具有法線501垂直於第一方向503與第二方向505所定義的平義，如圖13A所示。基板502與方法100所述之基板202類似，其可為半導體基板如半導體晶圓。在一些實施例中，基板502包含結晶結構的矽。在其他實施例中，基板502包含其他半導體元素如鍺；半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦；或上述之組合。基板502可包含絕緣層上矽基板、可具有應變以增進效能、可包含磊晶區、可包含隔離區、可包含摻雜區、可包含一或多個半導體裝置(如平面電晶體或多閘極電晶體如鰭狀場效電晶體)或其部份、可包含導電及/或非導電層、及/或可包含其他合適的結構與層狀物。第一表面514可為平面或非平面，其可為具有高深寬比之多種結構(如半導體鰭狀物及/或閘極結構)的上表面。
在許多實施例中，第一硬遮罩層504與第二硬遮罩層506可包含任何合適材料，比如氧化矽、氮化矽、碳化矽、碳氧化矽、或氮氧化矽。第一硬遮罩層504與第二硬遮罩層506的形成方法可為合適方法如熱氧化、化學氣相沉積、高密度電漿化學氣相沉積、可流動的化學氣相沉積、物理氣相沉積、原子 層沉積、其他合適方法、或上述之組合。在此實施例中，第一硬遮罩層504與第二硬遮罩層506包含不同材料。
在步驟404中，方法400形成第一圖案510於第二硬遮罩層506中(圖13A至14D)。第一圖案510形成於第二硬遮罩層506中的方法可為任何合適方法。在一例中，採用一或多道光微影製程(包含雙重圖案化或多重圖案化製程)，可形成第一圖案510。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所形成的圖案間距。在一例中，先施加光阻層於第二硬遮罩層506上，接著採用一或多道光微影製程以圖案化光阻層，且光微影製程包含曝光與顯影光阻以形成圖案化的光阻層508(圖13A至13D)。接著採用圖案化的光阻層508作為蝕刻遮罩，蝕刻第二硬遮罩層506以形成第一圖案510於第二硬遮罩層506中(圖14A至14D)。接著以任何合適方法如電漿灰化或光阻剝除，移除圖案化的光阻層508。
在圖14A與14B所示的實施例中，第一圖案510包含第一芯510a與第二芯510b，第一芯510其實質上的縱向為第一方向503，而第二芯510b其實質上的縱向為第二方向505。雖然本發明實施例圖式中的第一芯510a與第二芯510b彼此垂直，但第一芯510a與第二芯510b不侷限於此設置，且可實質上朝向任何不同的兩個方向。第一圖案510亦可包含適用於積體電路的製作製程之其他構件。
在一些實施例中，第一芯510a與第二芯510b可設置為形成間隔物以與其他結構(如半導體鰭狀物及/或閘極結構) 相鄰。在一些實施例中，第一芯510a與第二芯510b可為形成於基板502或其上的材料層(如第一硬遮罩層504與第二硬遮罩層506)上的任何隆起結構。在一些實施例中，第二硬遮罩層506可包含一或多個介電層如矽、氮化鈦、氧化鈦、氧化錫、氮化矽、氧化矽、碳化矽、碳氮化矽、氮氧化矽、碳氧化矽、碳氮氧化矽、低介電常數的介電材料、其他材料、或上述之組合。在此實施例中，第一芯510a具有上表面506a(圖14B)、第一側壁506b(圖14D)、以及與第一側壁506b相對的第二側壁506c(圖14C)。第二芯510b具有上表面506d(圖14B)、第一側壁506e(圖14B)、以及與第一側壁506e相對的第二側壁506f(圖14B)。
在步驟406中，方法400沉積材料512於第一芯510a與第二芯510b上，如圖15A至15D所示。在此實施例中，材料512的組成不同於第二硬遮罩層506的組成。材料512可包含矽、氮化鈦、氧化鈦、氧化錫、氮化矽、氧化矽、碳化矽、碳氮化矽、氮氧化矽、碳氧化矽、碳氮氧化矽、低介電常數的介電材料、其他材料、或上述之組合。在一些實施例中，材料512具有磁性，因此可響應磁場改變。在一些實施例中，材料512帶有電荷，因此可響應電場改變。
在此實施例中，方法400沉積材料512的實施方式為沉積設備(如圖5的沉積設備300)中蒸汽為主的沉積技術如電漿增強化學氣相沉積，其與方法100的步驟106類似。在一實施例中，材料512以電漿(如電漿314)的形式沉積，比如先離子化反應物材料(如反應物材料308)，以誘發化學反應並產生材料512，接著在兩個平行相對的帶電電極(比如圖5的頂電極304與 底電極306)的影響下朝第一芯510a與第二芯510b沉積材料512。
如圖15A至15D所示，方法400沉積材料512的層狀物512a於上表面506a上，並沉積層狀物512b於第一芯510a的第一側壁506b上(圖15A與15D)。方法400同時沉積層狀物512a於第二芯510b的上表面506d上(圖15A與15B)。此外，方法400可沉積材料512的層狀物512g於露出的第一硬遮罩層504之部份的上表面上(圖15B)。然而在此實施例中，方法400未沉積材料512的層狀物於第一芯510a的第二側壁506c上(圖15C)，亦未沉積層狀物於第二芯510b的第一側壁506e與第二側壁506f上(圖15B)。換言之，方法400朝第一芯510a與第二芯510b斜向地沉積材料512，因此材料512只形成於第一芯510a的一側壁(如第一側壁506b)上，而不形成於第一芯510a的其他側壁(如第二側壁506c)上。
第一表面514(如半導體結構500的上表面)的法線501，與朝第一芯510a及第二芯510b沉積的材料512之方向之間可具有角度，以達圖15A至15D所示的沉積結果。換言之，材料512朝第一表面514斜向地沉積，且相對於法線501具有角度。與前述的方法100(特別是步驟106、106a、與106b)類似，步驟406的實施方法可傾斜電漿(比如傾斜電漿源)使其偏離第一表面514的法線501，及/或傾斜半導體結構500使法線501偏離電漿方向。用語「傾斜」與前述類似，指的是在構件移動範圍所允許的任何方向中傾斜構件(比如電漿的分配單元或承載半導體結構500於沉積設備中的站點)。不論傾斜方向為何，沉 積只發生在第一芯510a與第二芯510b的部份上，比如沉積在第一芯510a的第一側壁506b或第二側壁506c上(而非兩者上)。
與步驟106a類似(如圖6A與6B)，可傾斜電漿方向以偏離基板502的第一表面514之法線501，以達圖15A至15D所示的沉積結果。在一例中，傾斜電漿方向包括傾斜電漿源。在許多實施例中，傾斜電漿源包含調整分配單元的位置，因此反應物材料進入腔室的方向，與基板502之第一表面514的法線501之間具有角度。在許多實施例中，角度大於約0度但小於約90度。在另一例中(如圖9A與10A)，可施加電場或磁場至半導體結構，以加速電漿(如材料512)朝向半導體結構500以實施沉積。上述電漿的方向取決於產生電場或磁場的構件(如構件316與318)的個別極性。特別的是，電漿方向取決於電漿與具有相反電荷的構件之間的吸引力，而傾斜程度可取決於此吸引力。此實施方式的結果為沉積材料512於第一芯510a的第一側壁506b或第二側壁506c上(圖式中的第一側壁506b僅用於說明目的)，以及第二芯510b的上表面506d上，如上所述。
其他或額外實施例與步驟106b(如圖7A與7B)類似，可傾斜半導體結構500以達圖15A至15D所示的沉積結果，使第一表面514的法線501偏離電漿方向。在例示性的實施例中，傾斜半導體結構500使法線501偏離電漿方向的角度大於約0度但小於約90度。與上述說明類似，可傾斜半導體結構500至固定半導體結構500於其上的基板站點(如基板站點312)所允許的任何角度。在另一例中，可分別傾斜電漿源與半導體結構500，使材料512沉積於第一芯510a的第一側壁506b或第二側壁 506c上(如圖8A與8B)。在又一實施例中，可傾斜半導體結構500並同時施加電場或磁場至半導體結構500(如圖11A與11B)。
在步驟408中，方法400分別自第一芯510a與第二芯510b移除沉積的材料512的部份(如層狀物512a)。如圖16A至16D所示，在實施步驟408之後，只保留沉積於第一芯510a的第一側壁506b上的層狀物512b。保留的層狀物512b具有厚度513，如圖16B所示。一實施例移除層狀物512a時，亦可一起移除沉積於第一硬遮罩層504的露出表面上的材料512之部份。層狀物512a與512g的移除方法可為一或多道非等向蝕刻製程(如乾蝕刻)，因此實質上不蝕刻第一芯510a的第一側壁506b上的層狀物512b。
在一例中，例示性的乾蝕刻製程可採用含氧氣體、含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氯氣體(如氯氣、氯仿、四氯化碳、及/或三氯化硼)、含溴氣體(如溴化氫及/或溴仿)、含碘氣體、其他合適氣體及/或電漿、及/或上述之組合。在許多實施例中，非等向蝕刻製程對材料512的蝕刻選擇性，高於對構成第一芯510a與第二芯510b的材料的蝕刻選擇性。
在步驟410中，方法400自半導體結構500移除第一芯510a，如圖17A至17D所示。在此實施例中，步驟410以方向性蝕刻製程(如乾蝕刻製程、其他合適製程、或上述之組合)移除第一芯510a，而實質上不移除第二芯510b。在此實施例中，方向性蝕刻製程可與步驟408所述的蝕刻製程相同或不同。在許多實施例中，方向性蝕刻製程對構成第一芯510a的材料的蝕刻 選擇性，高於對材料512的蝕刻選擇性，其構成的層狀物512b保留於第一硬遮罩層504上。
方向性蝕刻製程的實施方式，可為使半導體結構500的法線501偏離施加至半導體結構500之合適蝕刻製程的蝕刻劑方向。具體而言，傾斜半導體結構500以偏離蝕刻劑源，及/或傾斜蝕刻劑源以偏離半導體結構500，即可完成方向性的蝕刻製程。在圖17A所示的實施例中，可傾斜半導體結構500或蝕刻劑源，使蝕刻方向515與法線501之間具有角度。在一些實施例中，雖然移除製程時可蝕刻第二芯510b的小部份(如邊緣及/或角落)，但保留第二芯510b的實質部份。
在步驟412中，方法400採用沉積於第一芯510a之第一側壁506b上的層狀物512b與第二芯510b作為蝕刻遮罩，形成第二圖案520於第一硬遮罩層504中(圖18A至18D)。可採用蝕刻製程如乾蝕刻、濕蝕刻、反應性離子蝕刻、及/或其他合適製程實施步驟412，其詳述如上。之後以任何蝕刻製程(如濕蝕刻、乾蝕刻、反應性離子蝕刻、或類似蝕刻)自半導體結構500移除第二芯510b與層狀物512b，以形成第二圖案520於第一硬遮罩層504中。
在此實施例中，形成於第一硬遮罩層504中的第二圖案520包含第一構件520a與第二構件520b，第一構件520a與層狀物512b的設置實質上類似，而第二構件520b與第二芯510b的設置實質上類似。如此一來，第二圖案520的最小尺寸(比如第一構件520a的厚度)實質上等於層狀物512b的厚度513。在例示性的實施例中，第二圖案520的最小尺寸可介於約5nm至約 10nm之間。之後在步驟414中，方法400進行的製作步驟包括採用第一硬遮罩層504中的第二圖案520作為遮罩，以對基板502進行製程。如圖19所示的一例中，方法400可採用第一硬遮罩層504中的第二圖案520作為蝕刻遮罩以蝕刻基板502，並形成積體電路構件於半導體結構500上。接著可移除第一硬遮罩層504。在另一例中，方法400可採用第二圖案520作為佈植遮罩以進行佈植製程。本發明實施例當然不限於這些製程，且在步驟414中可包含任何合適製程。
本發明的一或多個實施例提供許多優點至半導體裝置與其形成製程，但不侷限於這些優點。舉例來說，此處所述的方法之實施例可直接形成間隔物於結構(如芯)之一側壁或表面上，而不需移除沉積於其他側壁或表面上的間隔物材料，因此可減少製作步驟與製作複雜性。此外，採用此處所述的方法結合方向性蝕刻所形成之圖案的最小尺寸，可為沉積材料的厚度，因此可小於微影曝光系統直接形成之圖案。
在本發明一例示性的實施例中，方法包括形成芯於基板的第一表面上，其中芯包括第一側壁以及與第一側壁相對的第二側壁；以及朝第一側壁沉積第一材料，且沉積的方向與第一表面之法線之間具有角度，使第一材料的層狀物形成於第一側壁上但不形成於第二側壁上。
在一實施例中，沉積第一材料的步驟包括傾斜第一材料源，傾斜基板、施加電場、或施加磁場。在又一實施例中，沉積第一材料的步驟包括同時傾斜第一材料源與傾斜基板。在再一實施例中，在基板的第一表面建立電場與磁場。
在一實施例中，沉積第一材料的步驟更包括沉積第一材料於芯的上表面上。
在一實施例中，沉積第一材料的實施方法為電漿增強化學氣相沉積技術。
在另一實施例中，在朝第一側壁沉積第一材料之後，方法更包括自基板的第一表面移除芯，以形成包含第一材料的圖案；以及至少採用圖案作為遮罩，並對基板進行製程。
在本發明另一實施例中，方法包括提供基板至沉積設備中，其中基板包括第一表面，且第一表面具有芯形成其上；在沉積設備中形成第一材料的電漿；以及採用電漿朝芯沉積第一材料的層狀物，且沉積方向相對於第一表面的法線為斜向。
在一實施例中，斜向沉積層狀物的步驟包括自第一表面的法線傾斜電漿的方向。
在另一實施例中，自第一表面的法線傾斜電漿的方向之實施方法，係在基板建立電場。
在又一實施例中，自第一表面的法線傾斜電漿的方向之實施方法，係傾斜電漿源。
在再一實施例中，第一材料具有磁性，且自第一表面的法線傾斜電漿的方向之實施方法，係在基板建立磁場。
在另一實施例中，芯包括第二材料，且第二材料不同於第一材料，且方法更包括在斜向沉積第一材料的層狀物之後，選擇性地移除芯以形成圖案，其中圖案包括第一材料；以及至少採用圖案作為遮罩以對基板進行製程。
在又一實施例中，朝芯沉積第一材料的層狀物形成第一材料的層狀物於芯的第一側壁上，但不形成於芯的第二側壁上，且第一側壁與第二側壁相對。
在本發明又一實施例中，方法包括提供具有第一表面的基板，第一硬遮罩層形成於第一表面上，而第二硬遮罩層形成於第一硬遮罩層上；形成第一圖案於第二硬遮罩層中，其中第一圖案包括縱向為第一方向的第一芯與縱向為第二方向的第二芯，且第一方向不同於第二方向，而第一芯具有上表面、第一側壁、以及與第一側壁相對的第二側壁；以及朝第一芯與第二芯沉積第一材料，使第一材料形成於第一芯的上表面與第一側壁上但不形成於第一芯的第二側壁上。
在一實施例中，沉積第一材料的步驟包括沉積電漿型態的第一材料。在另一實施例中，沉積第一材料的實施方法為傾斜基板、傾斜第一材料源、施加電場至基板、或施加磁場至基板。
在一實施例中，第一材料的組成不同於第二硬遮罩層的組成。在另一實施例中，更包括在沉積第一材料之後，方法更包括自第一芯的上表面移除第一材料的層狀物之部份。在又一實施例中，方法更包括：移除第一芯但不移除第二芯；以及採用第二芯與形成於第一芯的第一側壁上的第一材料之層狀物作為蝕刻遮罩，以形成第二圖案於第一硬遮罩層中。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本揭露。本技術領域中具有通常知識者應理解可採用本揭露作基礎，設計並變化其他製程與結構以完成上述實施例 之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本揭露精神與範疇，並可在未脫離本揭露之精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種半導體結構的形成方法，包括：形成一芯於一基板的一第一表面上，其中該芯包括一第一側壁以及與該第一側壁相對的一第二側壁；以及朝該第一側壁沉積一第一材料，且沉積的方向與該第一表面之法線之間具有一角度，使該第一材料的一層狀物形成於該第一側壁上但不形成於該第二側壁上。
TW107141025A 2017-11-21 2018-11-19 半導體結構的形成方法 TW201926417A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589257P 2017-11-21 2017-11-21
US62/589,257 2017-11-21
US16/107,699 US11075079B2 (en) 2017-11-21 2018-08-21 Directional deposition for semiconductor fabrication
US16/107,699 2018-08-21

Publications (1)

Publication Number Publication Date
TW201926417A true TW201926417A (zh) 2019-07-01

Family

ID=66533288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141025A TW201926417A (zh) 2017-11-21 2018-11-19 半導體結構的形成方法

Country Status (3)

Country Link
US (3) US11075079B2 (zh)
CN (1) CN109817517A (zh)
TW (1) TW201926417A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12051589B2 (en) 2016-06-28 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
JP7190814B2 (ja) 2017-02-13 2022-12-16 ラム リサーチ コーポレーション エアギャップの形成方法
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
CN111771264A (zh) * 2018-01-30 2020-10-13 朗姆研究公司 在图案化中的氧化锡心轴
CN111886689A (zh) 2018-03-19 2020-11-03 朗姆研究公司 无倒角通孔集成方案
WO2020263757A1 (en) 2019-06-27 2020-12-30 Lam Research Corporation Alternating etch and passivation process
CN113809047B (zh) * 2020-06-12 2024-02-06 长鑫存储技术有限公司 半导体结构及其制备方法
US20220392771A1 (en) * 2021-06-02 2022-12-08 Tokyo Electron Limited Oblique Deposition and Etch Processes

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316169B1 (en) * 1999-06-25 2001-11-13 Lam Research Corporation Methods for reducing profile variation in photoresist trimming
CN1723741B (zh) * 2002-12-12 2012-09-05 株式会社半导体能源研究所 发光装置、制造装置、成膜方法及清洁方法
US8197914B2 (en) * 2005-11-21 2012-06-12 Air Products And Chemicals, Inc. Method for depositing zinc oxide at low temperatures and products formed thereby
KR101244456B1 (ko) * 2007-07-10 2013-03-18 삼성전자주식회사 콘택 스페이서를 구비하는 콘택 구조체의 형성 방법 및이를 이용한 반도체 소자의 제조 방법
US9016236B2 (en) * 2008-08-04 2015-04-28 International Business Machines Corporation Method and apparatus for angular high density plasma chemical vapor deposition
TWI372418B (en) * 2008-08-14 2012-09-11 Univ Nat Chiao Tung Nanostructured thin-film formed by utilizing oblique-angle deposition and method of the same
US10202684B2 (en) * 2010-08-23 2019-02-12 Exogenesis Corporation Method for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
JP5312697B2 (ja) * 2011-01-18 2013-10-09 シャープ株式会社 蒸着装置及び蒸着方法
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US9501601B2 (en) 2013-03-14 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization of a main pattern and a cut pattern
US9543125B2 (en) * 2013-03-15 2017-01-10 Taiwan Semiconductor Manufacturing Company Limited Directing plasma distribution in plasma-enhanced chemical vapor deposition
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US20140295674A1 (en) * 2013-03-29 2014-10-02 International Business Machines Corporation Angled gas cluster ion beam
US20140291761A1 (en) * 2013-03-29 2014-10-02 International Business Machines Corporation Asymmetric Spacers
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
WO2015126812A1 (en) * 2014-02-23 2015-08-27 Tokyo Electron Limited Method for multiplying pattern density by crossing multiple patterned layers
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US10026615B2 (en) * 2016-05-12 2018-07-17 International Business Machines Corporation Fin patterns with varying spacing without Fin cut
US9685440B1 (en) * 2016-06-29 2017-06-20 International Business Machines Corporation Forming fins utilizing alternating pattern of spacers
US9773643B1 (en) * 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10002762B2 (en) * 2016-09-09 2018-06-19 International Business Machines Corporation Multi-angled deposition and masking for custom spacer trim and selected spacer removal
US9741716B1 (en) * 2016-09-23 2017-08-22 International Business Machines Corporation Forming vertical and horizontal field effect transistors on the same substrate

Also Published As

Publication number Publication date
US11569090B2 (en) 2023-01-31
US11075079B2 (en) 2021-07-27
US11955338B2 (en) 2024-04-09
US20210358752A1 (en) 2021-11-18
US20190157084A1 (en) 2019-05-23
US20230170218A1 (en) 2023-06-01
CN109817517A (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
TW201926417A (zh) 半導體結構的形成方法
US10840097B2 (en) Semiconductor methods and devices
TWI579892B (zh) 用以形成具有多膜層的間隔壁之蝕刻方法
TWI709195B (zh) 半導體裝置及其製造方法
US10861676B2 (en) Metal recess for semiconductor structures
KR102386268B1 (ko) 원하는 치수들로 재료 층을 패터닝하기 위한 방법
CN109585280B (zh) 半导体装置的形成方法
JP7142695B2 (ja) 半導体デバイスおよびその製造方法
US9698015B2 (en) Method for patterning a semiconductor substrate
TWI505328B (zh) 低高寬比圖案之側壁圖像移轉方法
KR20190038945A (ko) 실리콘 질화물의 준원자 층 에칭 방법
KR20240111020A (ko) 메모리 애플리케이션들을 위한 수직 트랜지스터 제작
TWI689973B (zh) 基本無缺陷的多晶矽閘極陣列
CN107170823A (zh) 鳍式场效应晶体管结构及其制造方法
KR102412439B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
KR102594444B1 (ko) 황 기반 화학물을 이용한 실리콘 함유 유기 막의 플라즈마 에칭 방법
TWI761461B (zh) 用於製造自對準塊體結構之矽氮化物心軸的異向性抽出方法
TW201523734A (zh) 基板上形成互連圖案的方法
JP2011071279A (ja) 半導体装置の製造方法
CN108010966B (zh) 一种半导体器件的制造方法
TW201842574A (zh) 矽氮化物之準原子層蝕刻方法
TW202226489A (zh) 具有傾斜隔離層之半導體元件及其製備方法
Carlson et al. Negative and iterated spacer lithography processes for low variability and ultra-dense integration
US20240355629A1 (en) Low pressure plasma etch process for preferential generation of oxide residue and applications for the same
US11658042B2 (en) Methods for etching structures and smoothing sidewalls