TW201904005A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201904005A
TW201904005A TW107107237A TW107107237A TW201904005A TW 201904005 A TW201904005 A TW 201904005A TW 107107237 A TW107107237 A TW 107107237A TW 107107237 A TW107107237 A TW 107107237A TW 201904005 A TW201904005 A TW 201904005A
Authority
TW
Taiwan
Prior art keywords
opening
resin interlayer
under
wiring electrode
interlayer film
Prior art date
Application number
TW107107237A
Other languages
English (en)
Inventor
岡貴郁
西口浩平
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Publication of TW201904005A publication Critical patent/TW201904005A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種能夠改善焊料凸塊的連接強度且能夠抑制焊料之潤濕擴散的半導體裝置。該半導體裝置包括：凸塊下金屬102，係包覆第一開口部104a的內表面及上緣，且連接於從第一開口部104a露出的配線電極107；鈍化膜103，係具有供凸塊下金屬102之一部分露出的第二開口部103a，並包覆位於第二樹脂層間膜104上之凸塊下金屬102之外緣202的至少一部分，且形成在第二樹脂層間膜104上；焊料凸塊101，係連接於從第二開口部103a露出的凸塊下金屬102。

Description

半導體裝置及半導體裝置的製造方法
本發明係有關一種具有使用樹脂層間膜之多層配線構造且形成有焊料凸塊(solder bump)之半導體裝置及半導體裝置之製造方法。
在半導體裝置係具有使用了聚醯亞胺等樹脂層間膜的多層配線構造，其為隔介凸塊下金屬(under bump metal)而使焊料凸塊連接於內部的配線電極的構造者。在此種的半導體裝置中，因凸塊下金屬與樹脂層間膜之間的密接性不良而於其間會產生間隙，造成焊料會從焊料凸塊潤濕擴散到配線電極而成為課題。
於專利文獻1中揭示有：以具有充分長度的凸塊下金屬(under bump metal)來包覆於介電體層上，並且使用用以抑制焊料之潤濕擴散之組成的金屬而將凸塊下金屬予以多層化，藉此能夠抑制焊料往內部潤濕擴散之半導體裝置的構造。
除了上述課題之外，也有於具有焊料凸塊之半導體裝置中，焊料凸塊的連接強度成為課題。例如因 將半導體裝置安裝於外部基板時等所施加的應力，會有焊料凸塊與凸塊下金屬剝離的情形。再者，會有起因金屬膜與樹脂膜本質上密接性不良，而使凸塊下金屬與配線電極與樹脂層間膜剝離的情形。
專利文獻2及專利文獻3揭示有：能夠抑制焊料凸塊與凸塊下金屬剝離之間剝離之半導體裝置的構造。
在專利文獻2之半導體裝置中，係選擇性地於作為多層電極構造之凸塊下金屬之最上方的電極的上表面及側面形成Au屏蔽層，並且施予熱處理而使焊料凸塊與Au屏蔽層產生反應而形成焊料凸塊。藉由此方式，焊料凸塊與凸塊下金屬之間的連接部分會形成錨形狀，而使該部分的連接強度提升。
此外，在專利文獻3所記載的半導體裝置中，電極墊(electrode pad)係形成在半導體基板上，在電極墊上形成有凸塊下金屬，以鈍化(passivation)膜包覆凸塊下金屬的端部，並且在從鈍化膜露出的凸塊下金屬上形成有焊料凸塊。藉由此方式，抑制因熱循環等所造成的應力集中於焊料凸塊，以抑制焊料凸塊與凸塊下金屬之間的剝離。
(先前技術文獻) (專利文獻)
專利文獻1：日本特開2008-172232號公報
專利文獻2：日本特開2008-16514號公報
專利文獻3：日本特開2006-294761號公報
然而，在專利文獻1記載的半導體裝置中，必須有將電極多層化而構成的凸塊下金屬，而存在有半導體裝置的構成變成複雜的問題。此外，由於樹脂膜與凸塊下金屬之電極材料本質上密接性就低，所以存在有凸塊下金屬與樹脂膜之間易剝離的問題。再者，存在有因樹脂膜與凸塊下金屬之間的剝離所產生的間隙，而容易發生焊料潤濕擴散的問題。
此外，在專利文獻2記載的半導體裝置中，焊料的合金層會形成至凸塊下金屬的側面，其距凸塊下金屬之下方的配線電極的距離逼近，而存在有容易發生焊料潤濕擴散的問題。
再者，專利文獻3記載的半導體裝置，係用以抑制焊料凸塊與形成在電極墊上的凸塊下金屬之間的剝離的半導體裝置，並非用以抑制配線電極與樹脂層間膜之間的剝離的半導體裝置。
因此，本發明係為了解決上述的問題點而完成的發明，其目的在於提供一種能夠改善焊料凸塊的連接強度，並且能夠抑制焊料之潤濕擴散的半導體裝置。
本發明之一實施形態的半導體裝置係具備：半導體基板、第一樹脂層間膜、配線電極、第二樹脂 層間膜、凸塊下金屬、鈍化膜、以及焊料凸塊。第一樹脂層間膜係形成在半導體基板上。配線電極係形成在第一樹脂層間膜上。第二樹脂層間膜係具有供配線電極之一部分露出的第一開口部，並包覆配線電極。凸塊下金屬係包覆第一開口部的內表面及上緣，且連接於自第一開口部露出的配線電極。鈍化膜係具有供凸塊下金屬之一部分露出的第二開口部，並包覆位於第二樹脂層間膜上之凸塊下金屬之外緣之至少一部分，且形成在第二樹脂層間膜上。焊料凸塊係連接於自第二開口部露出的凸塊下金屬。
此外，本發明之一實施形態的半導體裝置係具備：半導體基板、第一樹脂層間膜、配線電極、複數個第二樹脂層間膜、複數個凸塊下金屬、鈍化膜、以及焊料凸塊。第一樹脂層間膜係形成在半導體基板上。配線電極係形成在第一樹脂層間膜上。複數個第二樹脂層間膜係經積層，且分別具有複數個第一開口部，且以使配線電極之一部分從最下層的第一開口部露出的方式包覆配線電極。複數個凸塊下金屬係以分別包覆複數個第一開口部的內表面及上緣的方式被積層，且連接於自最下層的第一開口部露出的配線電極。鈍化膜係具有供最上層之凸塊下金屬之一部分露出的第二開口部，且形成在複數個第二樹脂層間膜上。焊料凸塊係連接於自第二開口部露出之最上層的凸塊下金屬。最下層以外的第二樹脂層間膜及鈍化膜係分別包覆分別位於複數個第二樹脂層間膜上之複數個凸塊下金屬之外緣之至少一部分。
依據本發明，藉由以鈍化膜來包覆凸塊下金屬之外緣之至少一部分之較簡單的構造，而能夠抑制凸塊下金屬及配線電極分別與樹脂層間膜之間的剝離，且能夠改善焊料凸塊的連接強度。此外，由於凸塊下金屬與樹脂層間膜之間不易產生間隙，所以能夠抑制焊料往配線電極之潤濕擴散。再者，能夠拉長從焊料凸塊至配線電極的距離，且能夠抑制焊料的潤濕擴散。
本發明之目的、特徵、態樣及優點係可藉由以下詳細的說明及附圖而更清楚明白。
10、10A、10B、10C‧‧‧半導體裝置
101‧‧‧焊料凸塊
102、501、502、503‧‧‧凸塊下金屬
103‧‧‧鈍化膜
103a、104a、105a、504a、505a‧‧‧開口部
104、504、505‧‧‧第二樹脂層間膜
105‧‧‧第一樹脂層間膜
106‧‧‧半導體基板
107‧‧‧第一配線電極
108‧‧‧第二配線電極
202‧‧‧外緣
301‧‧‧焊料侵入路徑
302‧‧‧接合面
401‧‧‧推球工具
第1圖係顯示本發明之實施形態1之半導體裝置之構成的剖視圖。
第2圖係顯示本發明之實施形態1之半導體裝置之構成的剖視圖。
第3圖係顯示本發明之實施形態1之半導體裝置之構成的剖視圖。
第4圖係顯示本發明之實施形態1之半導體裝置之構成的剖視圖。
第5圖係顯示本發明之實施形態1之半導體裝置之構成的剖視圖及俯視圖。
第6圖係顯示本發明之實施形態1之半導體裝置之構成的剖視圖。
第7圖係用以說明本發明之實施形態1之半導體裝置中的焊料潤濕擴散的圖。
第8圖係用以說明金球推力(ball shear)試驗的圖。
第9圖係顯示本發明之實施形態2之半導體裝置之構成的剖視圖。
第10圖係顯示本發明之實施形態3之半導體裝置之構成的剖視圖。
第11圖係顯示關聯技術之半導體裝置之構成的剖視圖。
以下，依據圖式來說明本發明之實施形態。
<實施形態1>
第1圖係概略地顯示本發明之實施形態1之半導體裝置10A之構成之一例的剖視圖。在第1圖中，顯示於半導體裝置10A中形成有焊料凸塊101之部分之厚度方向的剖面構造。如第1圖所示，半導體裝置10A係具備：半導體基板106、第一配線電極107、第二配線電極108、第一樹脂層間膜105、第二樹脂層間膜104、凸塊下金屬102、以及焊料凸塊101。
第二配線電極108係以接觸半導體基板106之上表面的方式所配置，且電性連接於半導體基板106所具有的半導體元件等。第二配線電極108亦稱為「電極墊」。第一樹脂層間膜105係具有開口部105a，以第二配 線電極108之一部分從開口部105a露出的方式形成在半導體基板106上。第一配線電極107係形成在第一樹脂層間膜105上及開口部105a內，且電性連接於從開口部105a露出的第二配線電極108。第一配線電極107係用以將第二配線電極108與焊料凸塊101予以電性連接的配線，且係於第一樹脂層間膜105上形成為任意的形狀。
第二樹脂層間膜104係形成在第一樹脂層間膜105及第一配線電極107上。第二樹脂層間膜104係具有開口部104a，以使第一配線電極107之一部分從開口部104a露出的方式包覆著第一配線電極107。
於開口部104a形成有用以抑制焊料往開口部104a內潤濕擴散的凸塊下金屬102。凸塊下金屬102係電性連接於從開口部104a露出的第一配線電極107。凸塊下金屬102係包覆著開口部104a的內表面(內周及底面)及上緣(開口部104a之上側開口的周緣部)，在俯視時包含凸塊下金屬102之外緣202的端部係形成至第二樹脂層間膜104上。
鈍化膜103係具有開口部103a，以凸塊下金屬102之一部分從開口部103a露出的方式，且以包覆形成至第二樹脂層間膜104上之凸塊下金屬102的外緣202的方式形成在第二樹脂層間膜104上。焊料凸塊101係形成在從開口部103a露出的凸塊下金屬102上。開口部104a附近的構造係成為從半導體裝置10A之上表面側依序配設有凸塊下金屬102、第二樹脂層間膜104、第一配線電極 107的三層構這。換言之，第一配線電極107的端部係被第二樹脂層間膜104所包覆，第一配線電極107與凸塊下金屬102之外緣202之至少一部分之間夾著第二樹脂層間膜104。藉此，第一樹脂層間膜105與第一配線電極107之間的密接性較低，而能夠抑制此等構件的剝離。此外，即使在第一樹脂層間膜105與第一配線電極107之間具有複數層或單層的層間膜，也能夠獲得抑制第一樹脂層間膜105與第一配線電極107之間的剝離的效果。
第2圖係概略地顯示本實施形態1之半導體裝置10A之構成之一例的剖視圖。在第2圖中，顯示於半導體裝置10A中之形成有焊料凸塊101之部分之厚度方向的剖面構造。如第2圖所示，半導體裝置10A係具備：半導體基板106、第一配線電極107、第二配線電極108、第一樹脂層間膜105、第二樹脂層間膜104、凸塊下金屬102、以及焊料凸塊101。
第一樹脂層間膜105之開口部105a具有的端部、第二樹脂層間膜104之開口部104a具有的端部、以及鈍化膜103之開口部103a所具有的端部之各者，係分別在俯視時具有錐形(tapered)形狀。此外，凸塊下金屬102之上表面中之形成有焊料凸塊101的部分係成為平坦。另一方面，凸塊下金屬102的端部及鈍化膜103之各者係分別成為包覆面向第二樹脂層間膜104之開口部104a之端部等的構造，且具有對應於第二樹脂層間膜104與第一配線電極107之間之段差的形狀。藉此，在凸塊下金屬102的 上表面之中，形成有焊料凸塊101的部分與端部之間設置有段差。依據如此的構成，與凸塊下金屬102的上表面整體為平坦的情形相比較，能夠有效運用從焊料凸塊101至第一配線電極107為止的距離，可獲得抑制焊料之潤濕擴散的效果。
第3圖係概略地顯示本實施形態1之半導體裝置10A之構成之一例的剖視圖。在第3圖中，顯示於半導體裝置10A中之形成有焊料凸塊101之部分之厚度方向的剖面構造。如第3圖所示，半導體裝置10A係具備：半導體基板106、第一配線電極107、第二配線電極108、第一樹脂層間膜105、第二樹脂層間膜104、凸塊下金屬102、以及焊料凸塊101。
第一樹脂層間膜105之開口部105a所具有的端部、第二樹脂層間膜104之開口部104a具有的端部、以及鈍化膜103之開口部103a所具有的端部之各者，係分別在俯視時具有錐形形狀。此外，凸塊下金屬102之上表面並不反映開口部104a的形狀而成為平坦。凸塊下金屬102的端部係成為包覆面向第二樹脂層間膜104之開口部104a之端部等的構造，凸塊下金屬102的端部係具有倒錐狀形狀。
第4圖係概略地顯示本實施形態1之半導體裝置10A之構成之一例的剖視圖。在第4圖中，顯示於半導體裝置10A中之形成有焊料凸塊101之部分之厚度方向的剖面構造。如第4圖所示，半導體裝置10A係具備： 半導體基板106、第一配線電極107、第二配線電極108、第一樹脂層間膜105、第二樹脂層間膜104、凸塊下金屬102、以及焊料凸塊101。
第一樹脂層間膜105之開口部105a具有的端部、第二樹脂層間膜104之開口部104a具有的端部、以及鈍化膜103之開口部103a具有的端部之各者，係分別在俯視時具有錐形形狀。此外，凸塊下金屬102之上表面並不反映開口部104a的形狀而成為平坦。凸塊下金屬102的端部係成為包覆面向第二樹脂層間膜104之開口部104a之端部等的構造，凸塊下金屬102的端部係具有平緩的倒錐狀形狀。
第2圖至第4圖的構成中，第一樹脂層間膜105之開口部105a、第二樹脂層間膜104之開口部104a、以及鈍化膜103之開口部103a之各者的錐形形狀，係藉由使用了感光性聚醯亞胺的光刻(photolithography)及因聚醯亞胺樹脂之熱處理所造成的收縮而形成。另一方面，在第1圖所示的構成中，第一樹脂層間膜105之開口部105a、第二樹脂層間膜104之開口部104a、及鈍化膜103之開口部103a之各者，係分別成為相對於下層之表面垂直的形狀。該等形狀係藉由乾式蝕刻而形成。此外，也能夠依據乾式蝕刻的條件而將該等開口部的形狀形成為錐形形狀。
於此，顯示第1圖所示之半導體裝置10A的製造方法。於半導體基板106上形成第二配線電極108。 藉由例如蒸鍍、濺鍍、鍍覆等而形成導電膜，之後藉由光刻而將導電膜上的抗蝕層(resist)予以圖案化(patterning)，並將其作成遮罩(mask)且藉由濕式或乾式加工而於導電膜形成配線圖案(pattern)，藉此形成第二配線電極108。此外，也可先進行抗蝕層的圖案化，之後藉由蒸鍍來形成導電膜，並使用依各個抗蝕層而選擇性地去除導電膜的剝離(lift-off)法，以形成第二配線電極108的配線圖案。
接著，形成樹脂膜，藉由於第二配線電極108上的樹脂膜形成開口圖案而形成第一樹脂層間膜105。第一樹脂層間膜105的材質係例如聚醯亞胺，以形成開口圖案的方法，在該材質為感光性聚醯亞胺時例如為光刻，在該材質為非感光性聚醯亞胺時例如為乾式蝕刻。
其次，與第二配線電極108同樣地於第一樹脂層間膜105上形成第一配線電極107。如此一來，具有供第一配線電極107的一部分露出的開口部104a，並與第一樹脂層間膜105同樣地形成包覆第一配線電極107的第二樹脂層間膜104。
其次，藉由無電解鍍覆方式來形成包覆開口部104a之內表面及上緣且連接於第一配線電極107的凸塊下金屬102。此時，針對鍍覆時間等進行調整，以控制第二樹脂層間膜104上的凸塊下金屬102的長度。
其次，於第二樹脂層間膜104上形成具有供凸塊下金屬102之一部分露出之開口部103a的鈍化膜103。鈍化膜103係以包覆凸塊下金屬102之外緣202的方 式形成。鈍化膜103的材質係例如為聚醯亞胺，形成供凸塊下金屬102露出之開口圖案的方法，在該材質為感光性聚醯亞胺時例如為光刻，在該材質為非感光性聚醯亞胺時例如為乾式蝕刻。
接著，於供凸塊下金屬102露出的部分形成有焊球(solder ball)101。
此外，半導體基板106係由Si、GaAs、InP、GaN或SiC等所構成。第一樹脂層間膜105及第二樹脂層間膜104之各者係分別由聚醯亞胺、苯環丁烯(BCB：benzocyclobutene)、或聚苯并(PBO：polybenzoxazole)等所構成。第一配線電極107及第二配線電極108係由Au、Cu或Al等所構成。凸塊下金屬102係由Ni與Au的多層膜、或Ni、Pd及Au的多層膜所構成。焊料凸塊101的直徑為50μm至150μm，惟也可為此以外之範圍的直徑。
此外，考量到膜之應力不均勻所造成的剝離等不良情形，第一樹脂層間膜105、第二樹脂層間膜104及鈍化膜103係以相同的材料為佳。另一方面，因應耐濕性等半導體元件的用途而考量到必要的特性，鈍化膜103亦可為與第一樹脂層間膜105及第二樹脂層間膜104不同的材料。
第5圖係顯示本實施形態1之半導體裝置10A之構成的剖視圖及俯視圖。第5圖的俯視圖係顯示將凸塊下金屬102的周邊放大而從鈍化膜103側觀看到半導體裝置10A的俯視圖。
如第1圖、第5圖所示，凸塊下金屬102係從開口部104a內形成至第二樹脂層間膜104上，於俯視時，凸塊下金屬102的外緣202係延伸至開口部104a的外側。鈍化膜103係以包覆凸塊下金屬凸塊下金屬102之全周圍的方式形成，於俯視時，鈍化膜103的開口部103a係涵蓋全周圍而位於比凸塊下金屬102的外緣202更內側之位置。從凸塊下金屬的外緣202至鈍化膜103的開口部103a為止的距離係成為以鈍化膜103包覆凸塊下金屬102的距離。
第二樹脂層間膜104之開口部104a、凸塊下金屬102之周緣202、以及鈍化膜103之開口部103a的位置關係，亦可為第6圖所示的位置關係。換言之，鈍化膜103之開口部103也可比開口部104a還小。依據如此的構成，能夠拉長從焊料凸塊101至第一配線電極107為止的距離。再者，能夠以鈍化膜103之開口部103a的尺寸自由地規定屬於焊料凸塊101之焊球的大小。此外，鈍化膜103之開口部103a係能夠配合焊料凸塊101的直徑或凸塊下金屬102的直徑而設定於任意的位置。再者，開口部103a之以俯視時的形狀可為圓形也可為多角形。
<焊料的潤濕擴散>
以下針對焊料的潤濕擴散進行說明。首先，針對關聯技術中的焊料的潤濕擴散進行說明。第11圖係概略地顯示關聯技術之半導體裝置10之構成之一例的剖視圖。第11 圖中係將焊料凸塊101的周邊予以放大顯示。如第11圖所示，與第1圖所示之本發明之實施形態1之半導體裝置10A相比較，半導體裝置10並未具有鈍化膜103。此外，在第11圖中，針對與先前之圖中所說明的元件相同的構成元件則賦予相同符號而省略說明。而且於以下的圖中也相同。
形成焊料凸塊101時，藉由將凸塊下金屬102上的焊料予以熱處理的回填(reflow)而形成圓形形狀的焊料凸塊101。此時，如於第1圖中的焊料侵入路徑301所示，為了使焊料凸塊101的焊料侵入至凸塊下金屬102與第二樹脂層間膜104之間而到達第一配線電極107，而會發生焊料潤濕擴散的問題。
其次，針對本實施形態之半導體裝置10A中的焊料的潤濕擴散進行說明。第7圖係用以說明本發明之實施形態1之半導體裝置10A中的焊料的潤濕擴散的圖。如第7圖所示，在本實施形態之半導體裝置10A中，鈍化膜103係包覆著凸塊下金屬102的外緣202，於該部分並未形成焊料凸塊101。藉此，與第11圖所示之關聯技術的半導體裝置10相比較，本實施形態之半導體裝置10A係能夠拉長焊料侵入路徑301，而能夠有效地運用從焊料凸塊101至第一配線電極107為止的距離。此外，與第11圖所示之關聯技術的半導體裝置10相比較，本實施形態之半導體裝置10A係能夠將焊料侵入路徑301設成更複雜的形狀。藉由此等效果，能夠抑制從焊料凸塊101往第一配線電極107之焊料的潤濕擴散。
藉由將延伸至第二樹脂層間膜104上的凸塊下金屬102的外緣202更往外側延伸，而能夠更延長焊料侵入路徑301的距離，且能夠更有效地運用從焊料凸塊101至第一配線電極107為止的距離。此時，如關聯技術的半導體裝置10，凸塊下金屬102之上表面整體未被鈍化膜所包覆的情形下，因回填而使焊料凸塊101形成至凸塊下金屬102的外緣202。因此，因凸塊下金屬102之外緣202的位置而使焊料凸塊101的直徑及高度改變。如此一來，難以將凸塊下金屬102之外緣202往外側延伸。
另一方面，本實施形態之半導體裝置10A則藉由將鈍化膜103之開口部103a的開口圖案設定成任意的直徑，且能夠延長凸塊下金屬102之外緣202而延長焊料侵入路徑301的距離，並且能夠控制焊料凸塊101的大小及高度。
此外，藉由將第二樹脂層間膜104的膜厚設為較厚，亦能夠有效運用從焊料凸塊101至第一配線電極107為止的距離。第二樹脂層間膜104之層厚為0.1μm至10μm。當第二樹脂層間膜104過厚時，就會發生因膜應力(stress)所造成的層間膜彼此的剝離等不良情形。此外，由於半導體裝置之作動頻率較高時樹脂層間膜厚會影響到電氣特性，所以第二樹脂層間膜104之層厚係以0.5μm至3μm範圍為佳。
再者，樹脂膜與金屬膜在本質上密接性較差，因此在第二樹脂層間膜104與凸塊下金屬102接觸的 部分容易產生間隙。於是，在關聯技術上，存在有因該間隙而容易產生焊料之潤濕擴散的問題。
本實施形態之半導體裝置10A則由於凸塊下金屬102之外緣202被鈍化膜103所包覆，所以能夠抑制第二樹脂層間膜104與凸塊下金屬102接觸的部分產生間隙(也稱為「定錨效果(anchoring effect)」)，而能夠抑制焊料的潤濕擴散。
<焊料凸塊的連接強度>
以下針對焊料凸塊的連接強度進行說明。在第11圖所示之關聯技術的半導體裝置10中，存在有於第一樹脂層間膜105與第一配線電極107之接合界面302，第一配線電極107與第一樹脂層間膜105會剝離的問題。此乃因將半導體裝置安裝於外部基板時等所施加的應力、或因作為模擬其等之可靠度評估之金球推力試驗等所施加的應力，而造成第一配線電極107與第一樹脂層間膜105會剝離的問題。
第8圖係用以說明金球推力試驗的圖。第8圖係使用本發明之實施形態1之半導體裝置10A來說明。如第8圖所示，金球推力試驗係以推球工具(ball shear tool)401對焊料凸塊101施加應力的破壞試驗。第8圖的例子係藉由推球工具401對焊料凸塊101施加來自側面方向的力。當以推球工具401對焊料凸塊101施加應力時，由於金屬膜與樹脂膜在本質上密接性較差，所以在接合界 面302的部分，會有力量往第一配線電極107與第一樹脂層間膜105剝離之方向作用。
如以上說明，在本實施形態之半導體裝置10A中，由於鈍化膜103包覆著凸塊下金屬102的外緣202，所以能夠抑制成為在接合界面302之剝離的起點之凸塊下金屬102與第二樹脂層間膜104的剝離，而能夠抑制在接合界面302的剝離。
如以上所述，本實施形態之半導體裝置10A係能夠確保焊料凸塊101的連接強度，並且能夠抑制焊料的潤濕擴散。特別是第一配線電極107為Au配線時，由於與樹脂層間膜的密接性顯著地不良的情形成為課題，所以更可期待由本發明之實施形態1所達到的效果。
此外，本實施形態雖係以鈍化膜103包覆凸塊下金屬102之外緣202的全周圍的情形為例進行說明，惟只要鈍化膜103包覆凸塊下金屬102之外緣202的至少一部分，則依據其包覆的範圍的大小，可獲得與鈍化膜103包覆凸塊下金屬102之外緣202的全周圍的情形同樣的效果。
<實施形態2>
第9圖係概略地顯示本發明之實施形態2之半導體裝置10B之構成之一例的剖視圖。本實施形態2之半導體裝置10B係形成第二樹脂層間膜與凸塊下金屬被積層複數層而成的構成。
如第9圖所示，與第1圖所示之實施形態1的半導體裝置10A相比較，半導體裝置10B係積層有第二樹脂層間膜104、505、504及凸塊下金屬503、502、501。
以接觸於半導體基板106上的方式配置有第二配線電極108，且形成有隔介第一樹脂層間膜105而與第二配線電極108電性連接的第一配線電極107。並且，在第一配線電極107及第一樹脂層間膜105上形成有第二樹脂層間膜104。第二樹脂層間膜104係具有開口部104a，且以第一配線電極107從開口部104a露出的方式包覆第一配線電極107。
於第二樹脂層間膜104之開口部104a形成有凸塊下金屬503。凸塊下金屬503係連接於從開口部104a露出的第一配線電極107。凸塊下金屬503係包覆著開口部104a的內表面及上緣，在俯視時，包含凸塊下金屬503之外緣的端部係形成至第二樹脂層間膜104上。
第二樹脂層間膜505係具有開口部505a，以凸塊下金屬503之一部分從開口部505a露出的方式，且以包覆形成至第二樹脂層間膜104上之凸塊下金屬503的外緣的方式形成在第二樹脂層間膜104上。
於第二樹脂層間膜505的開口部505a形成有凸塊下金屬502。凸塊下金屬502係包覆著從開口部505a露出的凸塊下金屬503與開口部505a的上緣，在俯視時，包含凸塊下金屬502之外緣的端部係形成至第二樹脂層間膜505上。
第二樹脂層間膜504係具有開口部504a，以凸塊下金屬502之一部分從開口部504a露出的方式，且以包覆形成至第二樹脂層間膜105上之凸塊下金屬502的外緣的方式形成在第二樹脂層間膜505上。
於第二樹脂層間膜504的開口部504a形成有凸塊下金屬501。凸塊下金屬501係包覆著從開口部504a露出的凸塊下金屬502與開口部504a的上緣，在俯視時，包含凸塊下金屬501之外緣的端部係形成至第二樹脂層間膜504。
鈍化膜103係具有開口部103a，以凸塊下金屬501之一部分從開口部103a露出的方式，且以包覆形成至第二樹脂層間膜504上之凸塊下金屬501的外緣的方式形成在第二樹脂層間膜504上。焊料凸塊101係形成在從開口部103a露出的凸塊下金屬501上。
如以上所述，本實施形態之半導體裝置10B係積層有第二樹脂層間膜104、505、504及凸塊下金屬503、502、501，因此與實施形態1之半導體裝置10A相比較，能夠將從焊料凸塊101至第一配線電極107為止的距離確保得更長。此外，藉由分別以第二樹脂層間膜505、504及鈍化膜103來包覆凸塊下金屬503、502、501，而具有阻塞從焊料凸塊101至第一配線電極107之焊料的侵入路徑的效果，以提高抑制焊料之潤濕擴散的效果。
另一方面，對於屬於另一課題之第一樹脂層間膜105與第一配線電極107之間的剝離，也從第二樹 脂層間膜104、505、504及鈍化膜103之各者與凸塊下金屬503、502、501之各者分別交互地重疊而形成，而成為各凸塊下金屬的外緣被包覆的構造，而能夠獲得錨定效果。因此，能夠防止成為剝離之起點之凸塊下金屬端部的剝離，且能夠抑制第一樹脂層間膜105與第一配線電極107之間的剝離。
此外，如第9圖所示，以凸塊下金屬與樹脂層間膜交互重疊三層的構造進行了說明，惟不限於此構造，亦可為重疊成任何層。此外，此等複數層能夠與以實施形態1所說明的製造方法同樣的方式來形成。
再者，本實施形態係以第二樹脂層間膜505、504及鈍化膜103分別包覆凸塊下金屬503、502、501之外緣的全周圍的情形為例進行了說明，惟只要是第二樹脂層間膜505、504及鈍化膜103分別包覆凸塊下金屬503、502、501之外緣之至少一部分，則依據其包覆的範圍的大小，可獲得與第二樹脂層間膜505、504及鈍化膜103分別包覆凸塊下金屬503、502、501之外緣的全周圍的情形相同的效果。
<實施形態3>
第10圖係概略地顯示本發明之實施形態3之半導體裝置10C之構成之一例的剖視圖。如第10圖所示，與第9圖所示之實施形態2的半導體裝置10B相比較，實施形態3之半導體裝置10C之凸塊下金屬503、502、501的形成 範圍不同。
在俯視時，位於最下層的凸塊下金屬503的形成範圍最大，其次位於中間層之凸塊下金屬502的形成範圍第二大，形成範圍最小者為位於最上層的凸塊下金屬501。如此，本實施形態之半導體裝置10C係隨著愈往下層則在俯視時的凸塊下金屬的形成範圍愈大的構造。
以設成此構造的方式，即能夠確保使從焊料凸塊101往第一配線電極107之距離更長。再者，不僅凸塊下金屬503、502之上表面的一部分，以第二樹脂層間膜505、504分別包覆內周的方式亦具有阻塞焊料之侵入路徑的效果，以提高防止焊料之潤濕擴散的效果。
另一方面，對於屬於另一課題之第一樹脂層間膜105與第一配線電極107之間的剝離，與實施形態2同樣地，也從第二樹脂層間膜104、505、504及鈍化膜103之各者與凸塊下金屬503、502、501之各者分別交互地重疊而形成，而成為各凸塊下金屬的外緣被包覆的構造，因而能夠獲得錨定效果。由於愈往下層則凸塊下金屬的形成範圍愈大，所以可獲得更大的錨定效果。因此，能夠防止成為剝離之起點之凸塊下金屬端部的剝離，且能夠抑制第一樹脂層間膜105與第一配線電極107之間的剝離。
此外，如第10圖所示，以凸塊下金屬與樹脂層間膜交互重疊三層的構造進行說明，惟不限於此構造，亦可為重疊成任何層。
再者，本實施形態係以第二樹脂層間膜 505、504及鈍化膜103分別包覆凸塊下金屬503、502、501之外緣的全周圍的情形為例進行了說明，惟只要是第二樹脂層間膜505、504及鈍化膜103分別包覆凸塊下金屬503、502、501之外緣之至少一部分，則依據其包覆的範圍的大小，可獲得與第二樹脂層間膜505、504及鈍化膜103分別包覆凸塊下金屬503、502、501之外緣的全周圍的情形相同的效果。
此外，本發明係可於其發明的範圍內自由地組合各實施形態，或適當地將各實施形態予以變形、省略。
以上已詳細說明了本發明，而上述的發明係在所有的態樣中為例示，本發明並不被其等所限定。可解讀為在不脫離本發明的範圍的情形下可思及未被例示之無數的變形例。

Claims (9)

  1. 一種半導體裝置，係具備：半導體基板；第一樹脂層間膜，係形成在前述半導體基板上；配線電極，係形成在前述第一樹脂層間膜上；第二樹脂層間膜，係具有供前述配線電極之一部分露出的第一開口部，並包覆前述配線電極；凸塊下金屬，係包覆前述第一開口部的內表面及上緣，且連接於自前述第一開口部露出的前述配線電極；鈍化膜，係具有供前述凸塊下金屬之一部分露出的第二開口部，並包覆位於前述第二樹脂層間膜上之前述凸塊下金屬之外緣之至少一部分，且形成在前述第二樹脂層間膜上；以及焊料凸塊，係連接於自前述第二開口部露出的前述凸塊下金屬。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，前述鈍化膜係包覆前述凸塊下金屬之外緣的全周圍。
  3. 如申請專利範圍第1項或第2項所述之半導體裝置，其中，於前述配線電極與前述凸塊下金屬之前述外緣之至少一部分之間夾有前述第二樹脂層間膜。
  4. 如申請專利範圍第1項或第2項所述之半導體裝置，其中，前述第一樹脂層間膜之開口部具有的端部、前述第二樹脂層間膜之前述第一開口部具有的端部、以及前述 鈍化膜之前述第二開口部具有的端部之至少其中任一者係在剖面觀看時具有錐形形狀。
  5. 一種半導體裝置，係具備：半導體基板；第一樹脂層間膜，係形成在前述半導體基板上；配線電極，係形成在前述第一樹脂層間膜上；經積層的複數個第二樹脂層間膜，係分別具有複數個第一開口部，且以使前述配線電極之一部分從最下層的前述第一開口部露出的方式包覆前述配線電極；複數個凸塊下金屬，係以分別包覆前述複數個第一開口部的內表面及上緣的方式被積層，且連接於自最下層的前述第一開口部露出的前述配線電極；鈍化膜，係具有供最上層的前述凸塊下金屬之一部分露出的第二開口部，且形成在前述複數個第二樹脂層間膜上；以及焊料凸塊，係連接於自前述第二開口部露出之最上層的前述凸塊下金屬；最下層以外的前述第二樹脂層間膜及前述鈍化膜係分別包覆分別位於前述複數個第二樹脂層間膜上之前述複數個凸塊下金屬之外緣之至少一部分。
  6. 如申請專利範圍第5項所述之半導體裝置，其中，最下層以外的前述第二樹脂層間膜及前述鈍化膜係分別包覆前述複數個凸塊下金屬之外緣的全周圍。
  7. 如申請專利範圍第5項或第6項所述之半導體裝置，其 中，在俯視時，前述複數個凸塊下金屬各自的形成範圍係愈往下層愈寬廣。
  8. 一種半導體裝置的製造方法，係包含：(a)準備半導體基板的步驟；(b)在前述半導體基板上形成第一樹脂層間膜的步驟；(c)在前述第一樹脂層間膜上形成配線電極的步驟；(d)形成具有供前述配線電極之一部分露出的第一開口部且包覆前述配線電極的第二樹脂層間膜的步驟；(e)形成凸塊下金屬的步驟，該凸塊下金屬係包覆前述第一開口部的內表面及上緣且連接於從前述第一開口部露出的前述配線電極；(f)將鈍化膜形成於前述第二樹脂層間膜上的步驟，該鈍化膜係具有供前述凸塊下金屬之一部分露出的第二開口部且包覆位於前述第二樹脂層間膜上之前述凸塊下金屬之外緣之至少一部分；以及(g)形成連接於自前述第二開口部露出的前述凸塊下金屬的焊料凸塊的步驟。
  9. 一種半導體裝置的製造方法，係包含：(a)準備半導體基板的步驟；(b)在前述半導體基板上形成第一樹脂層間膜的步驟； (c)在前述第一樹脂層間膜上形成配線電極的步驟；(d)將分別具有複數個第一開口部且以供前述配線電極之一部分從最下層的前述第一開口部露出的方式包覆前述配線電極的複數個第二樹脂層間膜予以積層的步驟；(e)將分別包覆前述複數個第一開口部的內表面及上緣且連接於從最下層的前述第一開口部露出的前述配線電極的複數個凸塊下金屬予以積層的步驟；(f)將具有供最上層的前述凸塊下金屬之一部分露出的第二開口部的鈍化膜形成於前述複數個第二樹脂層間膜上的步驟；以及(g)形成連接於自前述第二開口部露出的最上層的前述凸塊下金屬的焊料凸塊的步驟；最下層以外的前述第二樹脂層間膜及前述鈍化膜係分別包覆分別位於前述複數個第二樹脂層間膜上之前述複數個凸塊下金屬之外緣之至少一部分。
TW107107237A 2017-03-13 2018-03-05 半導體裝置及半導體裝置的製造方法 TW201904005A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-047434 2017-03-13
JP2017047434A JP2020074352A (ja) 2017-03-13 2017-03-13 半導体装置
PCT/JP2018/005406 WO2018168316A1 (ja) 2017-03-13 2018-02-16 半導体装置および半導体装置の製造方法
??PCT/JP2018/005406 2018-02-16

Publications (1)

Publication Number Publication Date
TW201904005A true TW201904005A (zh) 2019-01-16

Family

ID=63523457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107237A TW201904005A (zh) 2017-03-13 2018-03-05 半導體裝置及半導體裝置的製造方法

Country Status (3)

Country Link
JP (1) JP2020074352A (zh)
TW (1) TW201904005A (zh)
WO (1) WO2018168316A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973021B2 (en) 2021-09-17 2024-04-30 Vanguard International Semiconductor Corporation Semiconductor device and method forming the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117397017A (zh) * 2021-05-25 2024-01-12 索尼半导体解决方案公司 半导体封装和电子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03112135A (ja) * 1989-09-26 1991-05-13 Fujitsu Ltd 半導体装置およびその製造方法
JPH05109731A (ja) * 1991-10-21 1993-04-30 Mitsubishi Electric Corp ボンデイングパツド
JP2006049427A (ja) * 2004-08-02 2006-02-16 Nec Electronics Corp 半導体装置の製造方法
US20070176292A1 (en) * 2006-01-27 2007-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
JP5424747B2 (ja) * 2009-07-06 2014-02-26 ラピスセミコンダクタ株式会社 半導体装置
US10141202B2 (en) * 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973021B2 (en) 2021-09-17 2024-04-30 Vanguard International Semiconductor Corporation Semiconductor device and method forming the same

Also Published As

Publication number Publication date
JP2020074352A (ja) 2020-05-14
WO2018168316A1 (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
US8304905B2 (en) Semiconductor device
TWI556379B (zh) 半導體封裝件及其製法
TWI783264B (zh) 半導體裝置及其製造方法
TW201904005A (zh) 半導體裝置及半導體裝置的製造方法
WO2006070808A1 (ja) 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置
US10199345B2 (en) Method of fabricating substrate structure
US9524944B2 (en) Method for fabricating package structure
US9666548B2 (en) Method of fabricating connection structure for a substrate
CN108364924B (zh) 半导体装置以及半导体装置的制造方法
JP7134617B2 (ja) 半導体装置及び半導体装置の製造方法
TWI660439B (zh) 梳狀凸塊結構
KR20100093357A (ko) 웨이퍼 레벨 칩스케일 패키지
JP4722690B2 (ja) 半導体装置およびその製造方法
JP2017183571A (ja) 半導体装置の製造方法
JP5273920B2 (ja) 半導体装置
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2015142009A (ja) 半導体装置
JP4156205B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2018152437A (ja) 回路基板、電子装置、及び回路基板の製造方法
JP3885890B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4536757B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2013128145A (ja) 半導体装置
WO2020075431A1 (ja) 表示装置
JP2013239756A (ja) 半導体装置
JP2011034988A (ja) 半導体装置