CN117397017A - 半导体封装和电子装置 - Google Patents

半导体封装和电子装置 Download PDF

Info

Publication number
CN117397017A
CN117397017A CN202180098373.5A CN202180098373A CN117397017A CN 117397017 A CN117397017 A CN 117397017A CN 202180098373 A CN202180098373 A CN 202180098373A CN 117397017 A CN117397017 A CN 117397017A
Authority
CN
China
Prior art keywords
semiconductor package
metal layer
bump
package according
under bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180098373.5A
Other languages
English (en)
Inventor
安川浩永
五十岚浩一
重田博幸
大平光
酒井清久
细川広阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN117397017A publication Critical patent/CN117397017A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明通过确保半导体封装中的跌落测试特性或耐冲击性改善了可靠性。半导体封装包括多个绝缘层和底层凸块金属层。底层凸块金属层是连接至凸块的金属层。底层凸块金属层具有在多个绝缘层中的最外层中的开口处暴露的部分，并且在暴露的部分处连接至凸块。底层凸块金属层的直径大于最外层中的开口的直径。因此，底层凸块金属层抑制或减少通过凸块相对于焊盘或RDL的力的传输。

Description

半导体封装和电子装置
技术领域
本技术涉及半导体封装。具体地，本发明涉及包括底层凸块金属层的半导体封装和包括该半导体封装的电子装置。
背景技术
传统上，为了将凸块连接至半导体封装，已知其中凸块经由底层凸块金属层连接至配线层的结构。在这种底层凸块金属层中，在跌落测试中，当在基板平面方向上施加力时，力经由凸块和底层凸块金属层沿着底层凸块金属层和绝缘层之间的界面传递，并且存在配线层中出现裂缝的风险。因此，提出了一种结构，在该结构中，在底层凸块金属层的下方设置凹槽以减小传输力(例如，见专利文献1)。
现有技术文献
专利文献
专利文件1：美国专利申请公开号2018/076151说明书
发明内容
本发明要解决的问题
在上述传统技术中，裂缝生成路径被延长以减小生成的力。然而，在这种结构中，由于力经由凸块传输至底层凸块金属层，所以需要将结构加工成复杂的形状以便吸收力，并且存在制造过程变得复杂的问题。
鉴于这种情况做出本技术，并且其目的是通过确保半导体封装中的跌落测试特性或耐冲击性改善可靠性。
问题的解决方案
已做出本技术以解决上述问题，并且其第一方面是半导体封装和电子装置，包括：多个绝缘层；以及底层凸块金属层，部分地暴露于多个绝缘层中的最外层的开口并且连接至凸块，其中，底层凸块金属层的直径大于开口的直径。这带来抑制经由凸块从底层凸块金属层传输至连接盘、再分布层等的力的效果。
此外，在第一方面中，可进一步设置连接至底层凸块金属层的至少一个再分布层。在这种情况下，期望底层凸块金属层的直径大于连接至底层凸块金属层的再分布层中的焊盘的直径。这带来提高凸块之间的布线密度的效果。此外，理想的是，再分布层的一部分被设置为紧邻底层凸块金属层的下方重叠。这带来了布置更多数量的再分布层的效果。
此外，在第一方面中，底层凸块金属层可包括在与凸块的界面处的突起。这带来了加强底层凸块金属层与凸块之间的连接的效果。在这种情况下，突起可具有预定的平面形状。此外，突起可以具有相对于凸块的倒锥形的柱形形状。
此外，第一方面可进一步包括覆盖二维布置的多个底层凸块金属层与凸块之间的连接部的至少一部分的树脂。由此，起到提高凸块的连接性、降低集中于封装角部的凸块基部的变形等的效果。在这种情况下，树脂可形成在预定区域的四个角处，或者可形成在预定区域的外周部处。
此外，在第一方面中，在多个底层凸块金属层和二维布置的凸块之间的连接部的至少一部分中，凸块可具有椭圆币平面形状。这带来减轻芯片的应力的效果。在这种情况下，具有椭圆币平面形状的突起可以形成在预定区域的四个角处，或者可以形成在预定区域的外周部处。此外，具有椭圆币平面形状的凸块可具有在预定区域中径向扩散的倾斜度，并且还可包括在与底层凸块金属层的连接部处的金属柱凸块。
另外，在上述第一方面中，也可以是，上述凸块的高度高于规定区域的四个角或外周部的其他凸块的高度。这提供了增强抗应力性并且改善作为封装的安装可靠性的电阻的效果。
另外，在上述第一方面中，也可以是，上述凸块的直径大于在规定区域的四个角或外周部的其他凸块的直径。这提供了增强抗应力性并且改善作为封装的安装可靠性的电阻的效果。
此外，在第一方面中，底层凸块金属层可包括在与多个绝缘层当中的面向底层凸块金属层的下部的绝缘层的界面处的突起。这带来了改善抗冲击性的效果。
此外，在第一方面中，底层凸块金属层可包括在与多个绝缘层当中的最外层的界面处的突起。因此，改善了底层凸块金属层与作为最外层的绝缘层之间的粘附性，从而提高了安装可靠性。
此外，在第一方面中，具有悬伸形状的缓冲垫可进一步设置在凸块与底层凸块金属层之间。这带来将热应力扩散到表面层上的绝缘层中以扩散应力的效果。在这种情况下，缓冲垫可包括表面上的不平坦部。因此，通过具有更多悬垂形状，存在有效地扩散应力的效果。
此外，在第一方面中，底层凸块金属层可具有带有第一曲率半径的锥形形状。由此，起到抑制基板安装状态下的通路角部的应力集中的效果。
此外，在第一方面中，可进一步设置连接底层凸块金属层和再分布层并且具有具有第二曲率半径的锥形形状的金属柱。这带来根据应力集中点抑制应力集中的效果。
附图说明
图1是示出根据本技术的第一实施方式的半导体封装的第一示例的截面图。
图2是示出根据本技术的第一实施方式的半导体封装的第一示例的平面图。
图3是示出根据本技术的第一实施方式的半导体封装的第二示例的截面图。
图4是示出根据本技术的第一实施方式的半导体封装的第二示例的制造过程示例的第一视图。
图5是示出根据本技术的第一实施方式的半导体封装的第二示例的制造过程示例的第二视图。
图6是示出根据本技术的第一实施方式的半导体封装的第三示例的截面图。
图7是示出根据本技术的第一实施方式的半导体封装的第四示例的截面图。
图8是示出根据本技术的第一实施方式的半导体封装的第五示例的截面图。
图9是示出根据本技术的第一实施方式的半导体封装的第六示例的截面图。
图10是示出根据本技术的第二实施方式的半导体封装的结构示例的截面图。
图11是示出根据本技术的第二实施方式的突起410的布置示例的平面图。
图12是示出根据本技术的第二实施方式的突起410的形状示例的平面图。
图13是示出根据本技术的第二实施方式的突起410的制造过程示例的第一视图。
图14是示出根据本技术的第二实施方式的突起410的制造过程示例的第二视图。
图15是示出根据本技术的第二实施方式的突起形状的变形例的截面图。
图16是示出根据本技术的第三实施方式的半导体封装的结构示例的截面图。
图17是示出根据本技术的第三实施方式的树脂499的布置示例的平面图。
图18是示出根据本技术的第三实施方式的形成树脂499的过程的第一示例的第一视图。
图19是示出根据本技术的第三实施方式的形成树脂499的过程的第一示例的第二视图。
图20是示出根据本技术的第三实施方式的形成树脂499的过程的第二示例的第一视图。
图21是示出根据本技术的第三实施方式的形成树脂499的过程的第二示例的第二视图。
图22是示出根据本技术的第四实施方式的半导体封装的结构的第一示例的截面图。
图23是示出根据本技术的第四实施方式的凸块490的第一布置示例的平面图。
图24是示出根据本技术的第四实施方式的凸块490的第二布置示例的平面图。
图25是示出根据本技术的第四实施方式的凸块490的第三布置示例的平面图。
图26是示出根据本技术的第四实施方式的凸块490的第四布置示例的平面图。
图27是示出根据本技术的第四实施方式的凸块490的第五布置示例的平面图。
图28是示出根据本技术的第四实施方式的凸块490的第六布置示例的平面图。
图29是示出根据本技术的第四实施方式的第一示例的形成凸块490的过程的示例的第一视图。
图30是示出根据本技术的第四实施方式的第一示例的形成凸块490的过程的示例的第二视图。
图31是示出根据本技术的第四实施方式的半导体封装的结构的第二示例的截面图。
图32是示出根据本技术的第四实施方式的第二示例的形成铜柱凸块493的过程的示例的第一视图。
图33是示出根据本技术的第四实施方式的第二示例的形成铜柱凸块493的过程的示例的第二视图。
图34是示出根据本技术的第五实施方式的半导体封装的结构的第一示例的截面图。
图35是示出根据本技术的第五实施方式的半导体封装的结构的第一示例的平面图。
图36是示出根据本技术的第五实施方式的半导体封装的结构的第一示例的另一平面图。
图37是示出根据本技术的第五实施方式的第一示例的形成凸块的过程的示例的第一视图。
图38是示出根据本技术的第五实施方式的第一示例的形成凸块的过程的示例的第二视图。
图39是示出根据本技术的第五实施方式的半导体封装的结构的第二示例的截面图。
图40是示出根据本技术的第五实施方式的半导体封装的结构的第二示例的平面图。
图41是示出根据本技术的第五实施方式的半导体封装的结构的第二示例的另一平面图。
图42是示出根据本技术的第六实施方式的半导体封装的结构的第一示例的截面图。
图43是示出根据本技术的第六实施方式的半导体封装的结构的第二示例的截面图。
图44是示出根据本技术的第七实施方式的半导体封装的第一结构示例的截面图。
图45是示出根据本技术的第七实施方式的半导体封装的第二结构示例的截面图。
图46是示出根据本技术的第七实施方式的缓冲垫494的变形例的截面图。
图47是示出根据本技术的第八实施方式的半导体封装的第一结构示例的截面图。
图48是示出根据本技术的第八实施方式的半导体封装的第二结构示例的截面图。
图49是示出根据本技术的第八实施方式的半导体封装的第三结构示例的截面图。
图50是示出根据本技术的第八实施方式的半导体封装的制造过程示例的第一视图。
图51是示出根据本技术的第八实施方式的半导体封装的制造过程示例的第二视图。
图52是示出根据本技术的第八实施方式的半导体封装的制造过程示例的第三视图。
图53是示出根据本技术的第八实施方式的半导体封装的制造过程示例的第四视图。
图54是示出根据本技术的第八实施方式的半导体封装的制造过程示例的第五视图。
图55是示出根据本技术的实施方式的包括半导体封装的电子装置700的外部配置示例的立体图。
图56是示出根据本技术的实施方式的包括半导体封装的电子装置700的功能配置示例的框图。
具体实施方式
在下文中，将描述用于执行本技术的模式(在下文中，被称为实施方式)。将按照以下顺序给出描述。
1.第一实施方式(UBM直径与开口直径之间的关系)
2.第二实施方式(封装基部的保护)
3.第三实施方式(从UBM到凸块的突起)
4.第四实施方式(椭圆币形凸块)
5.第五实施方式(凸块尺寸)
6.第六实施方式(从UBM至绝缘层的突起)
7.第七实施方式(缓冲垫)
8.第八实施方式(具有预定曲率半径的UBM锥形形状)
9.应用示例
<1.第一实施方式>
[第一示例]
图1是示出根据本技术的第一实施方式的半导体封装的第一示例的截面图。
该半导体封装的第一示例假设晶圆级芯片封装(WLCSP)。WLCSP是以晶圆状态封装的半导体芯片封装。此外，在第一示例中，假设一个再分布层(RDL)。
半导体封装包括集成电路(IC)100和用于输入和输出的IC焊垫190。IC 100被绝缘层180覆盖。绝缘层180例如由氮化硅膜(SiN)构成。
该半导体封装包括三个绝缘层210、220和230。在第一绝缘层210和第二绝缘层220之间形成作为布线层的RDL 300。如图2所示，RDL 300包括连接到底层凸块金属层400的焊盘310。图2是示出了根据本技术的第一实施方式的半导体封装的第一示例的平面图。
底层凸块金属层(UBM)400是连接至凸块490的金属层。底层凸块金属层400形成在第二绝缘层220与第三绝缘层230之间。底层凸块金属层400具有以下结构：其中，底层凸块金属层400的中心部连接至凸块490并且外边缘部分设置在第二绝缘层220上，并且因此，底层凸块金属层的截面具有拱形形状。
凸块490是用于半导体封装的输入和输出的突出电极。凸块490例如由焊锡球构成。为了连接凸块490和底层凸块金属层400，作为最外层的第三绝缘层230设置有开口，并且具有覆盖除了开口以外的表面的阻焊掩模限定(SMD)结构。因此，第三绝缘层230也被称为阻焊剂。
这里，底层凸块金属层400的直径形成为大于最外层的开口直径。因此，底层凸块金属层400抑制或减少力经由凸块490传递到焊盘310或RDL 300，使得可以改善跌落测试特性和抗冲击性。
此外，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL300中的焊盘310的直径。因此，可以提高凸块490之间的布线密度。即，即使在底层凸块金属层400之间的间距相等的情况下，如果焊盘310的直径小，则RDL 300的一部分在底层凸块金属层400的正下方重叠，并且可以布线更大数量的RDL 300。
[第二示例]
图3是示出了根据本技术的第一实施方式的半导体封装的第二示例的截面图。
半导体封装的第二示例采用扇出晶圆级封装(FOWLP)。与上述WLCSP相比，FOWLP具有其中端子扩展至芯片外部的结构。
该半导体封装具有使用密封树脂170密封IC 100的结构。然后，除了凸块490的位置设置在IC 100的外部之外，该结构类似于上述第一示例的结构。即，底层凸块金属层400的直径形成为大于最外层的开口直径。因此，底层凸块金属层400抑制或减少力经由凸块490传递到焊盘310或RDL 300，使得可以改善跌落测试特性和抗冲击性。
此外，类似于上述第一示例，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。结果，可以提高凸块490之间的布线密度。
图4是示出根据本技术的第一实施方式的半导体封装的第二示例的制造过程示例的第一视图。
首先，如图中b所示，图中的IC 100以面朝下的状态附接到支撑材料610。
然后，如图中c所示，利用密封树脂170执行树脂密封。这里，作为密封树脂170的材料，可以考虑环氧树脂、酚醛树脂等。
然后，如图中d所示，释放支撑材料610。
接下来，如图中e所示，通过曝光显影技术在面朝上的状态下的表面上形成第一绝缘层210。
图5是示出根据本技术的第一实施方式的半导体封装的第二示例的制造过程示例的第二视图。
接下来，如图中f所示，通过电镀工艺在第一绝缘层210上形成RDL 300。然后，如图中g所示，通过曝光显影技术形成第二绝缘层220。
接下来，如图中h所示，形成底层凸块金属层400。作为底层凸块金属层400的材料，例如，可以想到在TiW籽晶层中使用Ni作为阻挡金属的Cu底层凸块金属层。
接着，如图中i所示，形成SMD结构的第三绝缘层230。
最后，如图中j所示，附接用作外部端子的凸块490。
[第三示例]
图6是示出了根据本技术的第一实施方式的半导体封装的第三示例的截面图。
半导体封装的第三示例具有其中在FOWLP结构中进一步设置铜柱390的结构。其他结构与上述第二示例相同。即，底层凸块金属层400的直径形成为大于最外层的开口直径。因此，底层凸块金属层400抑制或减少力经由凸块490传递到焊盘310或RDL 300，使得可以改善跌落测试特性和抗冲击性。
此外，类似于上述第二示例，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。结果，可以提高凸块490之间的布线密度。
[第四示例]
图7是示出根据本技术的第一实施方式的半导体封装的第四示例的截面图。
半导体封装的第四示例具有其中RDL 300的两层设置在WLCSP结构中的结构。其他结构与上述第一示例相同。即，底层凸块金属层400的直径形成为大于最外层的开口直径。因此，底层凸块金属层400抑制或减少力经由凸块490传递到焊盘310或RDL 300，使得可以改善跌落测试特性和抗冲击性。
此外，类似于上述第一示例，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。结果，可以提高凸块490之间的布线密度。
注意，在第四示例中，假设其中设置了RDL 300的两层的结构，但可设置RDL 300的三层或更多层。
[第五示例]
图8是示出根据本技术的第一实施方式的半导体封装的第五示例的截面图。
半导体封装的第五示例具有其中在FOWLP结构中设置两层RDL 300的结构。其他结构与上述第二示例相同。即，底层凸块金属层400的直径形成为大于最外层的开口直径。因此，底层凸块金属层400抑制或减少力经由凸块490传递到焊盘310或RDL 300，使得可以改善跌落测试特性和抗冲击性。
此外，类似于上述第二示例，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。结果，可以提高凸块490之间的布线密度。
注意，在第五示例中，假设其中设置了RDL 300的两层的结构，但可设置RDL 300的三层或更多层。
[第六示例]
图9是示出根据本技术的第一实施方式的半导体封装的第六示例的截面图。
半导体封装的第六示例具有其中设置两层RDL 300并且在FOWLP结构中进一步设置铜柱390的结构。其他结构与上述第五示例相似。即，底层凸块金属层400的直径形成为大于最外层的开口直径。因此，底层凸块金属层400抑制或减少力经由凸块490传递到焊盘310或RDL 300，使得可以改善跌落测试特性和抗冲击性。
此外，类似于上述第五示例，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。结果，可以提高凸块490之间的布线密度。
注意，在第六示例中，假设其中设置了RDL 300的两层的结构，但可设置RDL 300的三层或更多层。
如上所述，在本技术的第一实施方式中，底层凸块金属层400的直径形成为大于最外层的开口直径。结果，可抑制或减少力向焊盘310和RDL 300的传递，并且可改善掉落测试特性和抗冲击性。
<2.第二实施方式>
图10是示出根据本技术的第二实施方式的半导体封装的结构示例的截面图。
在根据第二实施方式的半导体封装中，底层凸块金属层400包括在与凸块490的界面处的突起410。结果，可以增强凸块490的连接。突起410由与RDL 300相同的金属(例如，铜)电镀形成，并且根据需要添加镍(Ni)或镍金(Ni/Au)电镀。
然而，同样在第二实施方式中，与上述第一实施方式相似，底层凸块金属层400的直径形成为大于最外层的开口直径。此外，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。
图11是示出根据本技术的第二实施方式的突起410的布置示例的平面图。
如所示出的，对于布置在芯片的外周部中的角端子，期望布置具有大的突出面积的十字形或L形平面形状的突起410。由此，能够进一步强化芯片的外周部的突起的连接。
图12是示出根据本技术的第二实施方式的突起410的平面形状示例的平面图。
在该图中，a是椭圆形突起410的形状的示例。在该图中，b是L形突起410的形状的示例。在该图中，c是十字形突起410的形状的示例。
在该图中，d是通过将椭圆形划分成多个部分而获得的突起410的形状的示例。在该图中，e是通过将L形状划分为多个部分而获得的突起410的形状示例。在该图中，f是通过将十字形状划分为多个部分而获得的突起410的形状的示例。以这种方式，通过将突起形成为多个分割形状，可以进一步增加突起面积，并且可以加强凸块的连接。
图13是示出根据本技术的第二实施方式的突起410的制造过程示例的第一视图。
如图中a所示，在第二绝缘层220上形成底层凸块金属层400之后，如图中b所示，施加用于形成突起分410的抗蚀剂620。然后，如图中c所示，通过曝光和显影删除不必要的部分621。
接下来，如图中d所示，通过镀铜形成突起410。此外，根据需要，可以进一步添加镀镍(Ni)或镀镍金(Ni/Au)。
图14是示出了根据本技术的第二实施方式的突起410的制造过程示例的第二视图。
如图中e所示，去除用于形成突起410的抗蚀剂620。然后，如图中f所示，施加用于形成第三绝缘层230的抗蚀剂630。此后，如图中g所示，通过曝光和显影删除不必要的部分631。
然后，如图中h所示，在安装焊球之后，通过回流形成凸块490。
如上所述，根据本技术的第二实施方式，由于底层凸块金属层400包括在与凸块490的界面处的突起410，所以可加强底层凸块金属层400与凸块490之间的连接。
[变形例]
图15是示出根据本技术的第二实施方式的突起形状的变形例的截面图。
第二实施方式中的突起形状的变型例具有如下结构：具有倒锥形的金属柱412形成在蘑菇形凸块411上并且用焊料球覆盖以产生凸块490。如上所述，通过在凸块490中形成倒锥形金属柱412，存在加强与凸块490的连接的效果。
<3.第三实施方式>
图16是示出根据本技术的第三实施方式的半导体封装的结构示例的截面图。
根据第三实施方式的半导体封装具有其中通过用树脂499覆盖来增强凸块490的基部的结构。该图示出了芯片通过面朝下安装在安装基板500上的状态。利用树脂499的增强可以增强凸块490的连接。
然而，同样在第三实施方式中，与上述第一实施方式相似，底层凸块金属层400的直径形成为大于最外层的开口直径。此外，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。
图17是示出根据本技术的第三实施方式的树脂499的布置示例的平面图。
如图中a所示，可想象的是，将由树脂499增强的区域设置在半导体封装的变形集中的四个角的角部处。此外，如图中b所示，其可以设置在半导体封装的外周部上。此外，如图c中所示，根据需要，整个半导体封装可以覆盖有树脂499。然而，当由树脂499覆盖的区域变得更大时，由于半导体封装的硅与树脂499之间的线膨胀系数的差异，封装翘曲更可能发生，并且因此需要根据封装尺寸适当地选择使用哪种类型。
图18是示出根据本技术的第三实施方式的形成树脂499的过程的第一示例的第一视图。在形成树脂499的工艺的第一示例中，通过丝网印刷执行树脂密封。
首先，如图中a所示，准备其上安装有凸块490的晶圆。然后，如图中b所示，在安装有凸块490的表面侧设置树脂印刷丝网660。树脂印刷丝网660包括用于遮蔽凸块490的凸块掩模661和用于遮蔽切割区域的切割区域掩模662。
然后，如图中c所示，通过刮板663对液态树脂498进行丝网印刷。
图19是示出根据本技术的第三实施方式的形成树脂499的过程的第一示例的第二视图。
此后，如图中d所示，移除树脂印刷丝网660。在这种状态下，如图中e所示，液体树脂498被加热和固化。因此，液态树脂498被固化并收缩到低于凸块490的高度。
此后，如图中f所示，在切割区域中执行切割并且切割成单独的块。
图20是示出根据本技术的第三实施方式的形成树脂499的工艺的第二示例的第一视图。在形成树脂499的工艺的第二示例中，使用模具裸片执行树脂密封。
首先，如图中a所示，准备安装有凸块490的晶圆101。然后，如图中b所示，晶圆101设置在模制模具671和672中。将弹性释放膜679附接到上模制模具671上。
之后，如图中c所示，将液态树脂498或粒状树脂供给至晶圆101的安装有凸块490的表面侧。然后，如图中d所示，对膜进行加压并加热和固化。
然后，如图中e所示，释放释放膜679，取出晶圆101。然后，如图中f所示，执行切割以切割成单个块。
图21是示出根据本技术的第三实施方式的形成树脂499的过程的第二示例的第二视图。
该图示出供给液态树脂498并加压并加热和固化的状态。通过从上方通过释放膜679加压，凸块490被指出。结果，在释放释放膜679之后，凸块490的一部分从树脂499露出。
如上所述，根据本技术的第三实施方式，通过用树脂499覆盖凸块490的基部，可以增强凸块490的连接，并且可以减小集中在封装角的凸块基部的变形。此外，因为不需要使用底部填料，所以便于维修，并且可以消除封装周围的部件安装禁止区域。
<4.第四实施方式>
[第一示例]
图22是示出根据本技术的第四实施方式的半导体封装的结构的第一示例的截面图。
在根据第四实施方式的半导体封装中，凸块490的至少一部分具有椭圆币平面形状。因此，能够减小作用在凸块490上的应力。
凸块490具有椭圆币形状，其具有短轴d(x)和长轴d(y)。第三绝缘层230的开口形状和凸块490的形状是相同的椭圆币。此外，在第四实施方式的第一示例中，与上述第一实施方式相似，底层凸块金属层400的直径形成为大于最外层的任何开口直径。此外，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的任何直径。
此外，如下所述，凸块490可以被调整为从每个中心轴向右旋转预定角度(n°)的状态。
图23是示出根据本技术的第四实施方式的凸块490的第一布置示例的平面图。
在第一布置示例中，每个凸块490具有椭圆币形状，并且具有全部从芯片或封装的中心径向延伸的布局。
图24是示出根据本技术的第四实施方式的凸块490的第二布置示例的平面图。
在第二布置示例中，每个凸块490具有在横跨芯片或封装的对角线的区域中从芯片或封装的中心径向地扩展的布局。其他区域中的凸块490可以具有如图中a所示的沿垂直方向或水平方向旋转的椭圆币形状，或者可以具有如图中b所示的圆形形状。
例如，在FOWLP的情况下，IC芯片存在于中心部的区域中，但是通过使中心部的区域中的凸块490径向扩散的布局，可以减小作用在IC芯片上的应力。
图25是示出根据本技术的第四实施方式的凸块490的第三布置示例的平面图。
在第三配置示例中，混有椭圆币形凸块和圆形凸块，并且芯片或封装的角部区域中受应力影响最大的凸块具有椭圆形形状，并且布局使得凸块从芯片或封装的中心放射状扩展。
图26是示出根据本技术的第四实施方式的凸块490的第四布置示例的平面图。
在第四布置示例中，凸块490仅被布置在芯片或封装的外周部上，如图中的a所示，或者仅被布置在外周部和中心部上，如图中的b所示。每个凸块490具有椭圆币形状，并且具有全部从芯片或封装的中心径向延伸的布局。
图27是示出根据本技术的第四实施方式的凸块490的第五布置示例的平面图。
在第五布置示例中，凸块490具有在四个角部处从芯片或封装的中心径向扩展的布局。此外，在任何情况下，凸块490都没有布置在除了外周部之外的部分中。此外，在四个角处的角部之外的外周部处的凸块490可以具有如图中a所示的在垂直方向或水平方向上旋转的椭圆币形状，或者可以具有如图中b所示的圆形形状。
图28是示出根据本技术的第四实施方式的凸块490的第六布置示例的平面图。
在第六布置示例中，仅四个角处的凸块490具有从芯片或封装的中心径向扩展的椭圆币形状。如图中a所示，圆形凸块可布置在外周部，或如图中b所示，圆形凸块可进一步布置在中心部。
图29是示出根据本技术的第四实施方式的第一示例的形成凸块490的过程的示例的第一视图。
当形成凸块490时，如图中a所示，通过使用具有椭圆币形开口的金属掩模641用橡胶辊(squeegee)642填充膏状焊料495进行焊料印刷。在焊料印刷之后，去除金属掩模641。
此后，如图中b所示执行回流，并且如图中c所示形成凸块490。
图30是示出根据本技术的第四实施方式的第一示例的形成凸块490的过程的示例的第二视图。
图中a示出使用具有椭圆币形开口的金属掩模641用橡胶辊642填充膏状焊料495的状态。此外，图中b示出了在回流之后形成椭圆币形凸块490的状态。
[第二示例]
图31是示出了根据本技术的第四实施方式的半导体封装的结构的第二示例的截面图。
在第四实施方式的第二示例中，铜柱凸块493形成在下凸块金属层400上，并且焊料491经由镍492形成在其上。类似于上述第一示例，铜柱凸块493具有椭圆币形状，其具有短轴d(x)和长轴d(y)。第三绝缘层230的开口形状可以是与铜柱凸块493相同的椭圆币形状，或者可以是与铜柱凸块493不同的圆形形状。
此外，在第四实施方式的第二示例中，与上述第一实施方式相似，底层凸块金属层400的直径形成为大于最外层的开口直径。此外，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。此外，类似于上述第一示例，铜柱凸块493可被调整到从每个中心轴向右旋转预定角度(n°)的状态。
图32是示出根据本技术的第四实施方式的第二示例的形成铜柱凸块493的过程的示例的第一视图。
如图中a所示，在形成底层凸块金属层400之后形成第三绝缘层230。第三绝缘层230的开口形状可以是椭圆币形或圆形。在第三绝缘层230的开口形状为椭圆币形状的情况下，开口的方向与随后将形成的铜柱凸块493的方向相同。然后，如图中a所示，通过等离子体气相沉积(PVD)工艺形成阻挡籽晶金属层643。
接着，如图中b所示，涂覆光致抗蚀剂644。然后，通过光刻工艺在光致抗蚀剂644上形成图案。光致抗蚀剂644的开口形状是具有短轴和长轴的椭圆币形状。可以任意调整开口的方向。
然后，如图中c所示，通过电解镀法对铜497进行镀敷，形成铜497。然后，通过化学镀工艺镀镍496和焊料495并形成镍496和焊料495。
图33是示出根据本技术的第四实施方式的第二示例的形成铜柱凸块493的过程的示例的第二视图。
然后，如图中d所示，在去除光致抗蚀剂644之后，通过蚀刻工艺去除阻挡籽晶金属层643。此后，如图中e所示，通过执行回流形成椭圆币形状的铜柱凸块493。
如上所述，根据本技术的第四实施方式，可以通过使凸块形状为椭圆币形并且径向扩展方向来减轻芯片的应力。此外，可以通过调整椭圆币形凸块的布局防止由于热收缩引起的芯片翘曲。
<5.第五实施方式>
[第一示例]
图34是示出了根据本技术的第五实施方式的半导体封装的结构的第一示例的截面图。图35是示出根据本技术的第五实施方式的半导体封装的结构的第一示例的平面图。
第五实施方式的第一示例具有如下结构：被施加较大应力的四个角的角部处的凸块490A的尺寸增大，并且其高度增大。由此，能够吸收角部的应力，能够提高耐应力性。然而，为了调整最终形成的每个凸块的高度，具有增加的尺寸的凸块490A具有其中RDL 300的层数减少的结构。
即，角部的凸块490A处的底层凸块金属层400形成在第二绝缘层220和第三绝缘层230之间，并且其他凸块490的底层凸块金属层400形成在第三绝缘层230和第四绝缘层240之间。
同样在第五实施方式的第一示例中，与上述第一实施方式相似，底层凸块金属层400的直径形成为大于最外层的开口直径。此外，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘的直径。
注意，增加凸块尺寸不仅限于角，而且角附近的凸块可增加。
图36是示出根据本技术的第五实施方式的半导体封装的结构的第一示例的另一平面图。
在FOWLP中，应力在内置IC的区域之外或在施加至芯片边缘的凸块中增加。因此，如图中的a或b中所示，可以放大IC 100的区域外部的外周上或芯片边缘上的凸块，以增强抗应力性。
图37是示出根据本技术的第五实施方式的第一示例的形成凸块的过程的示例的第一视图。
该过程部分地类似于制造上述第一实施方式的第五示例中的双层RDL的FOWLP的过程，但如附图中所示，仅在与形成RDL的第二层时的角部处的凸块相对应的位置处形成底层凸块金属层400。此后，如图中b所示，涂覆抗蚀剂645，并且如图中c所示，执行曝光和显影，以打开形成底层凸块金属层400的正常凸块的一部分和形成底层凸块金属层400的角凸块的一部分。
接下来，如图中d中所示，形成掩模646以掩模其中形成与角部处的凸块相对应的底层凸块金属层400的部分，并且如图中e所示，形成与正常凸块对应的底层凸块金属层400。
图38是示出根据本技术的第五实施方式的第一示例的形成凸块的过程的示例的第二视图。
然后，在通常的处理流程中，如图中f所示，进行掩模除去，如图中g所示，涂敷抗蚀剂647。然后，如附图中h所示，打开底层凸块金属层400的一部分。然后，如图中i所示，在安装焊球之后，通过回流形成凸块490和490A。此时，当安装焊球时，在角部使用具有大尺寸的凸块490A。此时，调节球的尺寸，使得在回流之后凸块的高度对准。
[第二示例]
图39是示出根据本技术的第五实施方式的半导体封装的结构的第二示例的截面图。图40是示出根据本技术的第五实施方式的半导体封装的结构的第二示例的平面图。
第五实施方式的第二示例具有如下结构：增大了被施加较大应力的四个角的角部处的凸块490B和底层凸块金属层400B的直径。由此，能够吸收角部的应力，能够提高耐应力性。如上所述，通过增加在安装可靠性时施加更大的应力并且首先存在破损的风险的角部凸块的底层凸块金属层400B的直径，并且还增加凸块490B的直径，能够增强角部凸块的耐应力性。但是，为了与最终形成的各凸块的高度一致，需要将底层凸块金属层400B和凸块490B的直径调整为适当的尺寸。
同样在第五实施方式的第二示例中，与上述第一实施方式相似，底层凸块金属层400和400B的直径形成为大于最外层的开口直径。此外，底层凸块金属层400和400B的直径形成为大于连接到底层凸块金属层400或400B的RDL 300中的焊盘的直径。
注意，底层凸块金属层400B和凸块490B的直径不仅限于角，而且可以在角附近增大。
图41是示出根据本技术的第五实施方式的半导体封装的结构的第二示例的另一平面图。
在FOWLP中，应力在内置IC的区域之外或在施加至芯片边缘的凸块中增加。因此，如图中的a或b中所示，可以放大IC 100的区域外部的外周上或芯片边缘上的凸块，以增强抗应力性。
如上所述，根据本技术的第五实施方式，通过增加其中应力更集中并且可首先发生破裂的凸块的高度或直径，可以提高耐应力性并且提高作为封装的安装可靠性的耐受性。
<6.第六实施方式>
[第一示例]
图42是示出根据本技术的第六实施方式的半导体封装的结构的第一示例的截面图。
在第六实施方式的第一示例中，底层凸块金属层400包括在与多个绝缘层当中的面向底层凸块金属层的下部的第二绝缘层220的界面处的突起420。因此，通过在第二绝缘层220中设置凹部，可以改善抗冲击性。
同样在第六实施方式的第一示例中，与上述第一实施方式相似，底层凸块金属层400的直径形成为大于最外层的开口直径。此外，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。
[第二示例]
图43是示出根据本技术的第六实施方式的半导体封装的结构的第二示例的截面图。
在第六实施方式的第二示例中，底层凸块金属层400包括在与作为多个绝缘层中的最外层的第三绝缘层230的界面处的突起430。因此，改善了与第三绝缘层230的粘附力，从而可改善安装可靠性。
同样在第六实施方式的第二示例中，与上述第一实施方式相似，底层凸块金属层400的直径形成为大于最外层的开口直径。此外，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。
如上所述，根据本技术的第六实施方式，通过在与面向底层凸块金属层400的绝缘层的界面处设置突起，可以改善耐冲击性或安装可靠性。
<7.第七实施方式>
图44是示出根据本技术的第七实施方式的半导体封装的第一结构示例的截面图。
在第七实施方式中，具有悬伸形状的缓冲垫494设置在凸块490与底层凸块金属层400之间。缓冲垫494例如通过包含铜作为材料形成。利用缓冲垫494，热应力可以扩散到表面层上的第三绝缘层230以扩散应力。
图45是示出根据本技术的第七实施方式的半导体封装的第二结构示例的截面图。
在第二结构示例中，在缓冲垫494的表面上设置突起或凹部。结果，缓冲垫494与凸块490之间的粘附力可得到提高，并且安装可靠性可得到提高。
图46是示出根据本技术的第七实施方式的缓冲垫494的变形例的截面图。
在图中，a具有缓冲垫494的蘑菇形伞部被扁平化的结构。在这种情况下，由于缓冲垫494本身具有悬伸的形状，因此应力可以扩散。
在图的b中，在缓冲垫494的柄部上形成锯齿形台阶。在这种情况下，由于存在更多的悬垂形状，所以能够有效地扩散应力。
应注意，同样在第七实施方式中，与上述第一实施方式相似，底层凸块金属层400的直径形成为大于最外层的开口直径。此外，底层凸块金属层400的直径形成为大于连接到底层凸块金属层400的RDL 300中的焊盘310的直径。
如上所述，根据本技术的第七实施方式，通过在凸块490与底层凸块金属层400之间设置具有悬垂形状的缓冲垫494，热应力可以扩散到表面层上的第三绝缘层230，并且应力可以扩散。
<8.第八实施方式>
图47是示出根据本技术的第八实施方式的半导体封装的第一结构示例的截面图。
在第八实施方式中，底层凸块金属层由焊盘401和籽晶层402构成。籽晶层402是用于过孔嵌入电镀的籽晶层(seed layer)，并且是钛铜合金(Ti/Cu)等的溅射膜层压体。焊盘401具有例如铜嵌入籽晶层402上的结构。籽晶层402具有锥形形状，并且截面的侧表面408具有平缓的曲率半径倾斜。侧表面408的曲率半径期望地为例如10μm或更大。
此外，在第八实施方式中，金属柱403被设置在RDL 300与籽晶层402之间。金属柱403例如通过镀铜而形成。金属柱403具有锥形形状，并且截面的侧表面409具有平缓的曲率半径倾斜。侧表面409的曲率半径期望地为例如10μm或更大。
在第一结构示例中，籽晶层402的侧表面的高度x等于金属柱403的侧表面的高度y。因此，该结构适合于需要使垂直方向上的应力集中均匀的情况。
图48是示出根据本技术的第八实施方式的半导体封装的第二结构示例的截面图。
在第二结构示例中，籽晶层402的侧表面的高度x高于金属柱403的侧表面的高度y。因此，在下部的应力需要小于上部的应力的情况下，该结构是合适的。
图49是示出根据本技术的第八实施方式的半导体封装的第三结构示例的截面图。
在第三结构示例中，籽晶层402的侧表面的高度x低于金属柱403的侧表面的高度y。因此，在上部的应力需要小于下部的应力的情况下，该结构是合适的。
此外，在第八实施方式中，与上述第一示例类似，焊盘401和籽晶层402的直径被形成为大于最外层的开口直径。此外，焊盘401和籽晶层402的直径被形成为大于与金属柱403连接的RDL 300中的焊盘310的直径。
图50是示出根据本技术的第八实施方式的半导体封装的制造过程示例的第一视图。
首先，如图中a所示，通过溅射钛铜合金(Ti/Cu)等在第一绝缘层210上形成籽晶层402。然后，涂覆、曝光和显影耐电镀抗蚀剂651以执行图案化。
然后，如图中b所示，进行镀铜。在镀铜中，考虑到籽晶蚀刻中的膜损失，厚度增加。此后，如图中c所示，释放耐电镀抗蚀剂651。此时，留下籽晶层402。
接着，如图中d所示，涂覆耐电镀抗蚀剂652。
图51是示出根据本技术的第八实施方式的半导体封装的制造过程示例的第二视图。
然后，如图中e所示，耐电镀抗蚀剂652被曝光和显影。在曝光时，执行曝光不足。因此，耐电镀抗蚀剂652形成为倒锥形。
然后，如图中f所示，进行用于在过孔的下部形成金属柱403的铜镀覆。此时，剩余的籽晶层402被再利用。然后，如图中g所示，释放耐电镀抗蚀剂652。
然后，如图中h所示，进行铜晶种蚀刻。通过在铜籽晶蚀刻期间执行过蚀刻，梯形的角形成为具有平缓的曲率半径。
图52是示出根据本技术的第八实施方式的半导体封装的制造过程示例的第三视图。
接着，如图中i所示，涂敷绝缘层653的材料。可以使用聚酰亚胺(PI)或聚苯并噁唑(PBO)作为绝缘层653的材料。
然后，如图中j所示，执行曝光和显影以固化绝缘层653以打开绝缘层。然而，可以在低温下进行长时间的过显影和固化。
然后，如图中k所示，除去铜上的氧化膜。此时，在籽晶溅射(溅射蚀刻)之前，通过预清洗对开口的角部进行倒角。具体地，在溅射设备中并排设置的预清洁室(利用氩的反溅射)中，清洁从开口暴露并具有残留氧化物膜和绝缘层树脂的残留物的铜柱的表面。然后，同时，开口的陡峭角部也通过该溅射蚀刻被蚀刻。
图53是示出根据本技术的第八实施方式的半导体封装的制造过程示例的第四视图。
接下来，如图中l所示，执行用于形成籽晶层402的晶种溅射。由此，例如形成钛铜合金(Ti/Cu)等的溅射膜层叠体。
接下来，如图中m所示，形成耐电镀抗蚀剂654的开口。即，涂覆耐电镀抗蚀剂654以执行曝光和显影。然后，如图中n所示，通过执行镀铜在过孔的上部形成焊盘401。此后，如图中o所示，释放耐电镀抗蚀剂654。
图54是示出根据本技术的第八实施方式的半导体封装的制造过程示例的第五视图。
接下来，如图中P所示，执行籽晶蚀刻以去除籽晶层402的不必要的部分。然后，如图中q所示，涂覆、曝光和显影并且固化第三绝缘层230的阻焊剂。
此后，如图中r所示，通过回流安装凸块490。此时，去除不需要的氧化膜，并施加助焊剂。
如上所述，在本技术的第八实施方式中，在过孔的下部形成具有平缓曲率半径的金属柱403，在绝缘层开口上通过晶种层形成工艺等在过孔的上部形成具有平缓曲率半径的籽晶层402，并且通过随后的嵌入铜的电镀形成焊盘401。结果，能够抑制基板安装状态下过孔角部中的应力集中并且防止RDL 300的裂纹。
<9.应用示例>
图55是示出根据本技术的实施方式的包括半导体封装的电子装置700的外部配置示例的立体图。
电子装置700具有例如其中每个组件被布置在以水平长的扁平形状形成的外壳701内部和外部的外观。例如，电子装置700还可以是用作游戏装置的装置。显示面板702在纵向方向的中心处设置在外壳701的前表面上。
此外，沿周向分开布置的操作键703和操作键704设置在显示面板702的左侧和右侧。此外，操作键705设置在外壳701的前表面的下端上。操作键703、704和705用作方向键、输入键等，并且用于选择在显示面板702上显示的菜单项，以进行游戏等。
此外，用于连接外部设备的连接端子706、用于电源的供应端子707、用于执行与外部设备的红外通信的光接收窗口708等被设置在外壳701的上表面上。
图56是示出根据本技术的实施方式的包括半导体封装的电子装置700的功能配置示例的框图。
电子装置700设置有主中央处理单元(CPU)710和系统控制器720。例如，电力通过不同于未示出的电池等的系统供应至主CPU 710和系统控制器720。主CPU 710包括菜单处理单元711和应用处理单元712，菜单处理单元711生成用于允许用户设置各种信息或选择应用的菜单屏幕，应用处理单元712执行应用。
此外，电子装置700包括设置信息保存单元730，诸如保存由用户设置的各种类型的信息的存储器。由用户设置的信息从主CPU 710发送到设置信息保存单元730，设置信息保存单元730保持发送的信息。
系统控制器720包括操作输入接收单元721、通信处理单元722和电子控制单元723。操作输入接收单元721检测操作键703、704和705的状态。此外，通信处理单元722与外部装置进行通信处理。电子控制单元723控制供应到电子装置700的每个单元的电力。
应注意，根据本技术的实施方式的半导体封装被安装在主CPU 710、系统控制器720、或者设置信息保存单元730中的至少一个上。通过使用根据本技术的实施方式的半导体封装，电子装置700可改善跌落测试特性和抗冲击性。
应注意，上述实施方式示出了用于体现本技术的示例，并且实施方式中的事项和权利要求中指定本发明的事项具有对应关系。类似地，权利要求中指定本发明的事项与本技术的实施方式中具有相同名称的事项具有对应关系。然而，本技术不限于实施方式并且可以在不背离其主旨的情况下通过对实施方式进行各种变形来体现。
应注意，在本说明书中描述的效果仅是示例并且不受限制，并且还可以存在其他效果。
应注意，本技术还可采用以下配置。
(1)一种半导体封装，包括：
多个绝缘层；以及
底层凸块金属层，部分地暴露于所述多个绝缘层当中的最外层的开口处并且连接至凸块，
其中，底层凸块金属层的直径大于开口的直径。
(2)根据(1)所述的半导体封装，进一步包括连接至所述底层凸块金属层的至少一个再分布层。
(3)根据(2)所述的半导体封装，
其中，底层凸块金属层的直径大于再分布层中连接至底层凸块金属层的焊盘的直径。
(4)根据(2)所述的半导体封装，
其中，再分布层的一部分被布置为在底层凸块金属层的正下方重叠。
(5)根据(1)至(4)中任一项所述的半导体封装，
其中，底层凸块金属层在与凸块的界面处包括突起。
(6)根据(5)所述的半导体封装，
其中，突起包括预定的平面形状。
(7)根据(5)所述的半导体封装，
其中，突起包括相对于突起具有倒锥形的柱形形状。
(8)根据(1)至(7)中任一项所述的半导体封装，进一步包括覆盖二维布置的多个所述底层凸块金属层与所述凸块之间的连接部的至少一部分的树脂。
(9)根据(8)所述的半导体封装，
其中，树脂形成在预定区域的四个角处。
(10)根据(8)所述的半导体封装，
其中，树脂形成在预定区域的外周部上。
(11)根据(1)至(10)中任一项所述的半导体封装，
其中，所述凸块在二维布置的多个所述底层凸块金属层与所述凸块之间的连接部的至少一部分中具有椭圆币平面形状。
(12)根据(11)所述的半导体封装，
其中，具有椭圆币平面形状的所述凸块在预定区域的四个角处形成。
(13)根据(11)所述的半导体封装，
其中，具有椭圆币平面形状的所述凸块在预定区域的外周部上形成。
(14)根据(11)所述的半导体封装，
其中，具有椭圆币平面形状的所述凸块具有在预定区域中径向扩展的倾斜度。
(15)根据(11)所述的半导体封装，
其中，凸块进一步包括金属柱凸块，该金属柱凸块在与底层凸块金属层的连接部处。
(16)根据(1)至(15)中任一项所述的半导体封装，
其中，所述凸块的高度高于其他区域的四个角处的凸块。
(17)根据(1)至(15)中任一项所述的半导体封装，
其中，凸块的高度高于预定区域的外周部中的其他凸块的高度。
(18)根据(1)至(15)中任一项所述的半导体封装，
其中，所述凸块的直径大于在预定区域的四个角处的其他凸块的直径。
(19)根据(1)至(15)中任一项所述的半导体封装，
其中，凸块的直径大于预定区域的外周部中的其他凸块的直径。
(20)根据(1)至(19)中任一项所述的半导体封装，
其中，底层凸块金属层包括在与多个绝缘层当中的面向底层凸块金属层的下部的绝缘层的界面处的突起。
(21)根据(1)至(20)中任一项所述的半导体封装，
其中，底层凸块金属层包括在与多个绝缘层当中的最外层的界面处的突起。
(22)根据(1)至(21)中任一项所述的半导体封装，进一步包括缓冲垫，所述缓冲垫具有机遇所述凸块与所述底层凸块金属层之间的悬伸形状。
(23)根据(22)所述的半导体封装，
其中，缓冲垫包括在缓冲垫的表面上的不平坦部。
(24)根据(1)至(23)中任一项所述的半导体封装，
其中，底层凸块金属层具有第一曲率半径的锥形形状。
(25)根据(24)所述的半导体封装，进一步包括：
金属柱，连接所述底层凸块金属层和所述再分布层并且具有第二曲率半径的锥形形状。
(26)一种电子装置，包括半导体封装，所述半导体封装包括：多个绝缘层；以及底层凸块金属层，部分地暴露于多个绝缘层中的最外层的开口处并且连接至凸块，其中，底层凸块金属层的直径大于开口的直径。
参考符号列表
100IC
101 晶圆
170 密封树脂
180 绝缘层
190 IC焊垫
210、220、230、240绝缘层
300再分布层(RDL)
310 焊盘
390 铜柱
400、400B底层凸块金属层(UBM)
401焊盘
402 籽晶层
403 金属柱
410、420、430突起
411 蘑菇形凸块
412 金属柱
490,490A,490B凸块
491 焊料
492 镍
493 铜柱凸块
494 缓冲垫
495 焊料
496 镍
497 铜
498 液体树脂
499 树脂
500 安装基板
610 支撑材料
620、630 抗蚀剂
641 金属掩模
642 橡胶辊
643 阻挡籽晶金属层
644光致抗蚀剂
645 抗蚀剂
646 面罩
647 抗蚀剂
651、652、654电镀抗蚀剂
653 绝缘层
660 树脂印刷丝网
661 凸块掩模
662 切割区域掩模
663 橡胶辊
671,672模制模具
679 释放膜
700 电子装置。

Claims (26)

1.一种半导体封装，包括：
多个绝缘层；以及
底层凸块金属层，部分地暴露于所述多个绝缘层当中的最外层的开口处并且连接至凸块，
其中，所述底层凸块金属层的直径大于所述开口的直径。
2.根据权利要求1所述的半导体封装，进一步包括至少一个再分布层，至少一个所述再分布层连接至所述底层凸块金属层。
3.根据权利要求2所述的半导体封装，
其中，所述底层凸块金属层的直径大于连接至所述底层凸块金属层的所述再分布层中的焊盘的直径。
4.根据权利要求2所述的半导体封装，
其中，所述再分布层的一部分被设置为与所述底层凸块金属层的正下方重叠。
5.根据权利要求1所述的半导体封装，
其中，所述底层凸块金属层在与所述凸块的界面处包括突起。
6.根据权利要求5所述的半导体封装，
其中，所述突起具有预定的平面形状。
7.根据权利要求5所述的半导体封装，
其中，所述突起具有相对于所述凸块的倒锥形的柱形形状。
8.根据权利要求1所述的半导体封装，进一步包括树脂，所述树脂覆盖二维布置的多个所述底层凸块金属层与所述凸块之间的连接部的至少一部分。
9.根据权利要求8所述的半导体封装，
其中，所述树脂形成在预定区域的四个角。
10.根据权利要求8所述的半导体封装，
其中，所述树脂形成在预定区域的外周部上。
11.根据权利要求1所述的半导体封装，
其中，所述凸块在二维布置的多个所述底层凸块金属层与所述凸块之间的连接部的至少一部分中具有椭圆币平面形状。
12.根据权利要求11所述的半导体封装，
其中，具有椭圆币平面形状的所述凸块在预定区域的四个角处形成。
13.根据权利要求11所述的半导体封装，
其中，具有椭圆币平面形状的所述凸块在预定区域的外周部上形成。
14.根据权利要求11所述的半导体封装，
其中，具有椭圆币平面形状的所述凸块具有在预定区域中径向扩展的倾斜度。
15.根据权利要求11所述的半导体封装，
其中，所述凸块进一步包括金属柱凸块，所述金属柱凸块在与所述底层凸块金属层的连接部处。
16.根据权利要求1所述的半导体封装，
其中，所述凸块的高度高于预定区域的四个角处的其他凸块的高度。
17.根据权利要求1所述的半导体封装，
其中，所述凸块的高度高于预定区域的外周部中的其他凸块的高度。
18.根据权利要求1所述的半导体封装，
其中，所述凸块的直径大于预定区域的四个角的其他凸块的直径。
19.根据权利要求1所述的半导体封装，
其中，所述凸块的直径大于预定区域的外周部中的其他凸块的直径。
20.根据权利要求1所述的半导体封装，
其中，所述底层凸块金属层包括在与多个绝缘层当中的面向所述底层凸块金属层的下部的绝缘层的界面处的突起。
21.根据权利要求1所述的半导体封装，
其中，所述底层凸块金属层包括在与多个绝缘层当中的最外层的界面处的突起。
22.根据权利要求1所述的半导体封装，进一步包括缓冲垫，所述缓冲垫具有介于所述凸块与所述底层凸块金属层之间的悬伸形状。
23.根据权利要求22所述的半导体封装，
其中，所述缓冲垫包括在所述缓冲垫的表面上的不平坦部。
24.根据权利要求1所述的半导体封装，
其中，所述底层凸块金属层具有第一曲率半径的锥形形状。
25.根据权利要求24所述的半导体封装，进一步包括：
金属柱，连接所述底层凸块金属层与再分布层，并且具有第二曲率半径的锥形形状。
26.一种电子装置，包括半导体封装，所述半导体封装包括：多个绝缘层；以及底层凸块金属层，部分地暴露于所述多个绝缘层中的最外层的开口处并且连接至凸块，其中，所述底层凸块金属层的直径大于所述开口的直径。
CN202180098373.5A 2021-05-25 2021-12-28 半导体封装和电子装置 Pending CN117397017A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-087821 2021-05-25
JP2021087821 2021-05-25
PCT/JP2021/048934 WO2022249526A1 (ja) 2021-05-25 2021-12-28 半導体パッケージおよび電子機器

Publications (1)

Publication Number Publication Date
CN117397017A true CN117397017A (zh) 2024-01-12

Family

ID=84229743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180098373.5A Pending CN117397017A (zh) 2021-05-25 2021-12-28 半导体封装和电子装置

Country Status (5)

Country Link
JP (1) JPWO2022249526A1 (zh)
KR (1) KR20240012398A (zh)
CN (1) CN117397017A (zh)
TW (1) TW202247367A (zh)
WO (1) WO2022249526A1 (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038839A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd フリツプチツプ型半導体装置
JPH0513601A (ja) * 1991-07-02 1993-01-22 Matsushita Electron Corp 半導体装置およびその製造方法
JP3291368B2 (ja) * 1993-07-06 2002-06-10 シチズン時計株式会社 ボールグリッドアレイ型半導体パッケージの構造
JPH11111771A (ja) * 1997-10-07 1999-04-23 Matsushita Electric Ind Co Ltd 配線基板の接続方法、キャリア基板および配線基板
JP3532450B2 (ja) * 1999-04-15 2004-05-31 シャープ株式会社 Ｂｇａ型半導体パッケージの実装構造およびその実装方法
JP2004207368A (ja) * 2002-12-24 2004-07-22 Fujikura Ltd 半導体装置とその製造方法及び電子装置
JP4722532B2 (ja) * 2005-04-07 2011-07-13 シャープ株式会社 半導体装置，電子機器および半導体装置の製造方法
JP2007048802A (ja) * 2005-08-08 2007-02-22 Tdk Corp 配線板
JP4959538B2 (ja) * 2007-12-17 2012-06-27 株式会社フジクラ 半導体装置とその製造方法及び電子装置
JP2010092974A (ja) * 2008-10-06 2010-04-22 Fujikura Ltd 半導体装置及びその製造方法、並びに電子装置
JP5544872B2 (ja) * 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8816505B2 (en) * 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
JP2013115336A (ja) * 2011-11-30 2013-06-10 Renesas Electronics Corp 半導体装置及びその製造方法
US10141202B2 (en) * 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection
US9484291B1 (en) * 2013-05-28 2016-11-01 Amkor Technology Inc. Robust pillar structure for semicondcutor device contacts
JP6635328B2 (ja) * 2014-11-10 2020-01-22 ローム株式会社 半導体装置およびその製造方法
US9935072B2 (en) * 2015-11-04 2018-04-03 Sfa Semicon Co., Ltd. Semiconductor package and method for manufacturing the same
JP6705592B2 (ja) * 2016-06-20 2020-06-03 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101901411B1 (ko) 2016-12-27 2018-09-28 한국철도기술연구원 도어 어셈블리
JP2020074352A (ja) * 2017-03-13 2020-05-14 三菱電機株式会社 半導体装置
JP7176169B2 (ja) * 2019-02-28 2022-11-22 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
TW202247367A (zh) 2022-12-01
JPWO2022249526A1 (zh) 2022-12-01
KR20240012398A (ko) 2024-01-29
WO2022249526A1 (ja) 2022-12-01

Similar Documents

Publication Publication Date Title
KR100596452B1 (ko) 볼 랜드와 솔더 볼 사이에 에어 갭을 갖는 웨이퍼 레벨 칩스케일 패키지와 그 제조 방법
US6187615B1 (en) Chip scale packages and methods for manufacturing the chip scale packages at wafer level
US8313984B2 (en) Die substrate with reinforcement structure
US8785317B2 (en) Wafer level packaging of semiconductor chips
US7517789B2 (en) Solder bumps in flip-chip technologies
EP2229694B1 (en) Semiconductor chip under-bump metallization structure and manufacturing method thereof
US20090096098A1 (en) Inter-connecting structure for semiconductor package and method of the same
US20090302427A1 (en) Semiconductor Chip with Reinforcement Structure
EP2399284B1 (en) Semiconductor chip with reinforcement layer
US9449907B2 (en) Stacked semiconductor chips packaging
US8633599B2 (en) Semiconductor chip with underfill anchors
US20120326299A1 (en) Semiconductor chip with dual polymer film interconnect structures
US8294266B2 (en) Conductor bump method and apparatus
WO2011109896A1 (en) Circuit board with anchored underfill
US8274150B2 (en) Chip bump structure and method for forming the same
US6566762B1 (en) Front side coating for bump devices
CN117397017A (zh) 半导体封装和电子装置
KR20100093357A (ko) 웨이퍼 레벨 칩스케일 패키지
US6903451B1 (en) Chip scale packages manufactured at wafer level
CN220934054U (zh) 半导体封装及中介层模块
KR100596797B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JP2009212233A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination