TW201901749A - 選擇性成長方法 - Google Patents

選擇性成長方法 Download PDF

Info

Publication number
TW201901749A
TW201901749A TW107108936A TW107108936A TW201901749A TW 201901749 A TW201901749 A TW 201901749A TW 107108936 A TW107108936 A TW 107108936A TW 107108936 A TW107108936 A TW 107108936A TW 201901749 A TW201901749 A TW 201901749A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
conductive film
gas
selective growth
Prior art date
Application number
TW107108936A
Other languages
English (en)
Other versions
TWI716675B (zh
Inventor
村上博紀
清水亮
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201901749A publication Critical patent/TW201901749A/zh
Application granted granted Critical
Publication of TWI716675B publication Critical patent/TWI716675B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明之課題，係提供一種選擇性成長方法，使薄膜在選擇性成長於露出絶緣膜與導電膜之基底上之際，可以更有效地進行絶緣膜之選擇性成長。 解決問題之技術手段係提供一種選擇性成長方法，使薄膜選擇性成長於露出絶緣膜與導電膜之基底上；該選擇性成長方法含有以下步驟：準備具有露出絶緣膜與導電膜之基底的被處理體的步驟；以及具有使胺基矽烷系氣體吸附至絶緣膜及導電膜上的第1階段、以及供給反應氣體而與所吸附之胺基矽烷系氣體反應以形成矽系絶緣膜的第2階段，將第1階段與第2階段重複多數次，而在該絶緣膜上使矽系絶緣膜選擇性成長，此時藉由與反應氣體之反應而使導電膜氣化、減膜的步驟。

Description

選擇性成長方法
本發明係有關於：使薄膜選擇性成長於露出絶緣膜與導電膜之基底上的選擇性成長方法。
作為使薄膜選擇性成長於基底上的選擇性成長方法，已知有利用基底結晶面之面方位的單晶之同質磊晶成長法、以及異質磊晶成長法。例如，於專利文獻1，記載了在作為基底的單晶矽上，使矽磊晶層成長的同質磊晶成長法。
再者，例如於專利文獻2，記載了使矽鍺磊晶層成長於作為基底的單晶矽上的異質磊晶成長法。
於上述同質磊晶成長法及異質磊晶成長法，會有以下限制：選擇性成長之基底有所侷限、需要使介面淨化、需要高溫製程。
有鑑於此，作為沒有此種限制之技術，於專利文獻3，提出一種選擇性成長方法，係使薄膜選擇性成長於露出絶緣膜及金屬之基底上的選擇性成長方法，並包含下列製程：將基底之金屬用作觸媒，使可藉燃燒而減膜之膜選擇性成長於基底之金屬上；以及一邊使該可藉燃燒而減膜之膜燃燒，一邊使二氧化矽(Si O2 )膜選擇性成長於基底之絶緣膜上。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2014-175337號公報 [專利文獻2]日本特開2009-231836號公報 [專利文獻3]日本特開2016-86145號公報
[發明所欲解決的問題]
於專利文獻3，揭露在使絶緣膜選擇性成長於絶緣膜上之際，一邊使得例如碳膜這種可藉燃燒而減膜之膜燃燒，一邊使SiO2 膜選擇性成長於作為絶緣膜的SiO2 上，但並未揭露使此事有效地發生之具體手法。
從而，本發明之課題，係提供一種選擇性成長方法，為了對於更微細之半導體裝置結構進行選擇性成長，而使薄膜在選擇性成長於露出絶緣膜與導電膜之基底上之際，可以更有效地進行絶緣膜之選擇性成長。 [解決問題之技術手段]
為了解決上述課題，本發明之第1觀點，提供一種選擇性成長方法，使薄膜選擇性成長於露出絶緣膜與導電膜之基底上；該選擇性成長方法包括以下步驟： 準備具有露出絶緣膜與導電膜之基底的被處理體的步驟；以及具有使胺基矽烷系氣體吸附至該絶緣膜及該導電膜上的第1階段、以及供給反應氣體而與所吸附之該胺基矽烷系氣體反應以形成矽系絶緣膜的第2階段，將該第1階段與該第2階段重複多數次，而在該絶緣膜上使該矽系絶緣膜選擇性成長，此時藉由與該反應氣體之反應而使該導電膜氣化、減膜的步驟。
本發明之第2觀點，提供一種選擇性成長方法，使薄膜選擇性成長於露出絶緣膜與導電膜之基底上；該選擇性成長方法包括以下步驟：準備具有露出絶緣膜與導電膜之基底的被處理體的步驟；具有使胺基矽烷系氣體吸附至該絶緣膜及該導電膜上的第1階段、以及供給反應氣體而與所吸附之該胺基矽烷系氣體反應以形成矽系絶緣膜的第2階段，將該第1階段與該第2階段重複多數次，而在該絶緣膜上使該矽系絶緣膜選擇性成長，此時藉由與該反應氣體之反應而使該導電膜氣化、減膜的步驟；以及接著，使該導電膜選擇性成長的步驟；使該矽系絶緣膜之選擇性成長步驟及該導電膜之選擇性成長步驟進行既定次數。
本發明之第3觀點，提供一種選擇性成長方法，使薄膜選擇性成長於露出絶緣膜與導電膜之基底上；該選擇性成長方法包括以下步驟：準備具有露出絶緣膜與作為導電膜的金屬膜之基底的被處理體的步驟；在該金屬膜上，使既定之導電膜選擇性成長的步驟；以及具有使胺基矽烷系氣體吸附至該絶緣膜及該導電膜上的第1階段、以及供給反應氣體而與所吸附之該胺基矽烷系氣體反應以形成矽系絶緣膜的第2階段，將該第1階段與該第2階段重複多數次，而在該絶緣膜上使該矽系絶緣膜選擇性成長，此時藉由與該反應氣體之反應而使該導電膜氣化、減膜的步驟。
本發明之第4觀點，提供一種選擇性成長方法，使薄膜選擇性成長於露出絶緣膜與導電膜之基底上；該選擇性成長方法包括以下步驟：準備具有露出絶緣膜與作為導電膜的金屬膜之基底的被處理體的步驟；在該金屬膜上，使既定之導電膜選擇性成長的步驟；具有使胺基矽烷系氣體吸附至該絶緣膜及該導電膜上的第1階段、以及供給反應氣體而與所吸附之該胺基矽烷系氣體反應以形成矽系絶緣膜的第2階段，將該第1階段與該第2階段重複多數次，而在該絶緣膜上使該矽系絶緣膜選擇性成長，此時藉由與該反應氣體之反應而使該導電膜氣化、減膜的步驟；以及使該導電膜選擇性成長的步驟；使該矽系絶緣膜之選擇性成長步驟及該導電膜之選擇性成長步驟進行既定次數。
於上述第2觀點及第4觀點，以該矽系絶緣膜之選擇性成長步驟及該導電膜之選擇性成長步驟中之任一步驟結束皆可。
於上述第3觀點及第4觀點，該金屬膜可以使用由以下所構成之群中選出者： 鎢(W)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、鋅(Zn)、鎵(Ga)、鍺(Ge)、矽(Si)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎝(Tc)、鉿(Hf)、銠(Rh)、鈀(Pd)、銦(In)、錫(Sn)、鉭(Ta)、錸(Re)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)。
於上述第1~第4觀點，亦可進一步具有以下步驟：去除已成長之該矽系絶緣膜、或已成長之該導電膜的步驟。
較佳係該胺基矽烷系氣體，在1個分子中包含2個以上的烴基。再者，更佳係該胺基矽烷系氣體，於該烴基為甲基的情況下，在1個分子中包含4個以上的甲基。
該矽系絶緣膜可以係二氧化矽膜，該反應氣體可以係氧化劑，該導電膜可以係藉由氧化劑而氧化並氣化之物質。在此情況下，作為該導電膜，可以使用釕膜或碳膜。再者，作為該氧化劑，可以使用由臭氧氣體、氧氣、氫氧混合氣體、水氣所選出者。
該矽系絶緣膜可以係氮化矽膜，該反應氣體可以係氮化劑，該導電膜可以係藉由氮化劑而氮化並氣化之物質。作為該導電膜，可以使用鍺膜。再者，作為該氮化劑，可以使用由氨氣、聯氨系氣體、氫氣所選出者。 [發明之效果]
藉由本發明，具有使胺基矽烷系氣體吸附至絶緣膜及該導電膜上的第1階段、以及供給反應氣體而與所吸附之該胺基矽烷系氣體反應以形成矽(Si)系絶緣膜的第2階段；將該第1階段與該第2階段重複多數次，而在該絶緣膜上使矽系絶緣膜選擇性成長；此時藉由與反應氣體之反應而會使導電膜氣化、減膜；因而即使是微細之半導體裝置結構，亦能有效地使矽系絶緣膜選擇性成長。
以下參照隨附圖式，針對本發明之實施形態，進行說明。
＜第1實施形態＞ 首先，針對第1實施形態進行說明。圖1係繪示第1實施形態之選擇性成長方法之一例的流程圖，圖2A~圖2F係概略繪示進行圖1所示之選擇性成長方法的各步驟之際的狀態之剖面圖。
一開始，如圖2A所示，準備以下結構體以作為被處理體：在用作半導體基板的半導體晶圓，例如矽晶圓(以下稱為晶圓)1上，形成絶緣膜2與導電膜3交互出現之圖案(步驟1)。此結構體，係模擬半導體積體電路裝置之製造中的結構體；絶緣膜2及導電膜3之露出面係晶圓1的被處理面，並且是薄膜選擇性成長之基底。
絶緣膜2係二氧化矽膜(SiO2 膜)；導電膜3係至少表面部分會藉由氧化(燃燒)而氣化(昇華)之物質，例如釕膜(Ru膜)或碳膜(C膜)。導電膜3可以僅具有如Ru膜或C膜般之藉由氧化而氣化之物質，亦可係在基底物質上形成藉由氧化而氣化之物質。
又，雖然於圖2A，絶緣膜2和導電膜3之露出面係相同高度，但導電膜3的高度亦可高於絶緣膜2。
接著，使Si前驅物之供給(子步驟2a)與氧化劑之供給(子步驟2b)，交互重複多數次(步驟2)。於子步驟2a之Si前驅物供給之際，如圖2B所示，Si前驅物P會吸附在絶緣膜2及導電膜3之露出面的整面。另一方面，於子步驟2b之氧化劑的供給之際，如圖2C所示，SiO2 膜所構成之絶緣膜2上所吸附之Si前驅物，會由於氧化劑而氧化，並形成薄層的SiO2 單分子膜4；但在導電膜3上，表面物質，例如Ru或C，會由於氧化劑而氧化、氣化(昇華)，進而減膜。此時，導電膜3上的Si前驅物也會脱離。
因此，藉由使子步驟2a與子步驟2b重複既定次數來執行步驟2，就會如圖2D所示，在構成絶緣膜2之SiO2 膜上，以原子層沈積法(Atomic Layer Deposition；ALD)使既定厚度之SiO2 膜構成的絶緣膜5成長，而導電膜3會減膜。
接著，供給含有與導電膜3之表面部分相同物質的前驅物，而如圖2E所示，僅在導電膜3上，使得與導電膜3同樣會藉由氧化而氣化之導電膜6選擇性成長(步驟3)。亦即，由於Ru或C等導電性物質在SiO2 上的培養時間(incubation time)非常長，幾乎不會成膜，所以只會在導電膜3上選擇性成長。此時，導電膜6，會有如受到絶緣膜5引導般，近乎垂直地成長。
執行上述步驟2與步驟3既定次數，待達到既定膜厚就結束。
藉此，如圖2F所示，可以製得與絶緣膜2之圖案自對準的絶緣膜5、以及與導電膜3的圖案自對準的導電膜6。在此情況下，於使得SiO2 膜所構成之絶緣膜5選擇性成長之際，由於在絶緣膜2上係藉由ALD而形成絶緣膜5、導電膜3則是藉由氧化而氣化並減膜，所以可以有效地使絶緣膜5選擇性成長。
再者，由於係使SiO2 膜所構成之絶緣膜5、及Ru膜或C膜所構成之導電膜6選擇性成長，所以不需要微影製程。因此，即使絶緣膜2的寬度W1 及導電膜3的寬度W2 這兩者，微細化到微影之解析度極限以下，也能因應。
如上所述，在形成既定膜厚之絶緣膜5及導電膜6後，如圖3A、圖3B所示，藉由去除導電膜6或絶緣膜5，而保留需要的膜，就可以用作上層配線的連接對位(connection alignment)。又，此時，可以與絶緣膜5一併去除絶緣膜2之局部或全部，亦可與導電膜6一併去除導電膜3之局部或全部。當導電膜6係C膜時，藉由使用使絶緣膜5成膜之際的氧化劑，就可以輕易地去除。
處理裝置並無特別限定，可以使用各種裝置；例如：在堆疊50~100片左右之多數個被處理體的狀態下進行處理之垂直型批次式成膜裝置、或是一片一片處理被處理體的單片式處理裝置等。
接著，針對上述步驟2進行詳細說明。 作為上述步驟2之子步驟2a所使用的Si前驅物，係使用胺基矽烷系氣體。作為胺基矽烷系氣體，較佳係配位子的分子量較大者，在1個分子內所存在的烴基為2個以上者為佳。再者，若烴基係分子量小的甲基，則在1個分子內所存在的甲基以4個以上為佳。此種配位子之分子量較大的胺基矽烷，在附著於導電膜3上之後，於供給氧化劑之際，氧化劑容易到達導電膜3，幾乎不會發生氧化劑導致之SiO2 生成，就能使導電膜3氧化。
作為胺基矽烷系氣體之較佳例，可列舉：參(二甲胺基)矽烷(3DMAS)、肆(二甲胺基)矽烷(4DMAS)、N-(三甲基矽烷基)二甲胺(TMSDMA)等。
作為胺基矽烷系氣體的烴基，可以使用包含烷烴、烯烴、炔烴、環烷、環烯、環炔所誘發之例如烷基、乙烯基、 乙炔基、苯基等。
作為上述步驟2之子步驟2b所使用的氧化劑，可以列舉臭氧(O3 )氣體、氧(O2 )氣、氫氧(O2 /H2 )混合氣體、水(H2 O)氣等。
於進行步驟2之際，將在晶圓1上形成有絶緣膜2及導電膜3之結構體所構成的被處理體固持在處理容器內，再如圖4所示，使作為Si前驅物之胺基矽烷系氣體及氧化劑交互供給，並夾帶著處理容器內的沖洗(purge)等等去除被處理體之吸附氣體等多餘氣體的處理。作為沖洗氣體，可以使用氮(N2 )氣或氬(Ar)氣等惰性氣體。
於使用垂直型批次式處理裝置之情況下的步驟2之處理條件的較佳例，係如下所示。 處理溫度：200˚C Si前驅物：3DMAS 氧化劑：O3 氣體 Si前驅物供給條件 3DMAS氣體流量：50~300sccm 供給時間：5~30sec 處理壓力：0.1~4Torr(13.3~533Pa) 氧化條件 O3 氣體流量：6.5sLm 供給時間：60~600sec 處理壓力：0.5Torr(66.7Pa)
接著，針對步驟3進行詳細說明。 作為上述步驟3所使用的前驅物，係使用包含構成導電膜3之至少表面的物質者，而在導電膜3之表面上，形成與導電膜3之至少表面相同之材料所構成之導電膜6。例如在導電膜3之至少表面為Ru膜的情況下，作為使導電膜6成膜之際的釕前驅物，例如可以使用十二羰基三釕(Ru3 (CO)12 )，並以化學蒸鍍法(CVD)，較佳係以熱CVD法，而形成導電膜6。作為釕前驅物，亦可以用環戊二烯基系等其他的有機釕化合物。
使用垂直型批次式處理裝置，並以Ru膜作為導電膜6之情況下的步驟3之處理條件的較佳例，係如下所示。 處理溫度：200°C 釕前驅物：Ru3 (CO)12 Ru3 (CO)12 氣體流量：10sccm 處理時間：900sec 處理壓力：0.1Torr(13.3Pa)
在導電膜3之至少表面為碳膜之情況下，作為形成導電膜6之際的碳前驅物， 如專利文獻3所記載，可以使用丁二烯(C4 H6 )等烴氣；作為反應氣體，可以使用含鹵素氣體，例如氯氣(Cl2 氣體)等鹵素氣體或鹵化烴氣體。作為烴氣，除了C4 H6 以外，還可以列舉乙炔(C2 H2 )、1-戊炔(C5 H8 )。作為鹵素氣體，除了氯氣以外，還可以使用碘氣(I2 氣體)。
使用垂直型批次式處理裝置，並以碳膜作為導電膜6之情況下的步驟3之處理條件的較佳例，係如下所示。 處理溫度：350˚C 碳前驅物：C4 H6 反應氣體：Cl2 氣體 C4 H6 氣體流量：200sccm Cl2 氣體流量：50sccm 處理時間：180min 處理壓力：6Torr(798Pa)
又，步驟2及步驟3的次數並無特別限定；再者，最終步驟亦無限定，不論是以步驟2結束、或是以步驟3結束皆可。再者，在要保留絶緣膜5之情況下，如圖5所示，可以僅進行一次步驟2，而不進行步驟3。再者，在要保留導電膜6之情況下，亦可不重複步驟2、3，就以步驟3結束。
＜第2實施形態＞ 接著，針對第2實施形態進行說明。圖6係繪示第2實施形態之選擇性成長方法之一例之流程圖，圖7A~圖7G係概略繪示進行圖6所示之選擇性成長方法的各步驟之際的狀態之剖面圖。
首先，如圖7A所示，準備以下結構體：在作為被處理體的晶圓1上，交互形成絶緣膜2、與作為導電膜之金屬膜7(步驟11)。此結構體，係模擬半導體積體電路裝置之製造中的結構體，絶緣膜2及金屬膜7之露出面係晶圓1的被處理面，並且是薄膜選擇性成長之基底。
絶緣膜2與第1實施形態相同，係二氧化矽膜(SiO2 膜)。另一方面，作為金屬膜7，例如使用鎢(W)。
接著，如圖7B所示，在金屬膜7上，使得會由於氧化(燃燒)而氣化(昇華)之導電膜8，例如Ru膜或C膜，選擇性成長(步驟12)。此處理，與上述專利文獻3之圖2B所示之步驟2(圖1)相同。
藉此，由於金屬膜7之觸媒作用，而在金屬膜7之表面促進導電膜8之成膜反應；作為導電膜8，藉由例如專利文獻3的段落0017所記載之(1)~(5)式，形成C膜。另一方面，如專利文獻3的段落0015所記載，在作為絶緣膜2的SiO2 膜上，成膜反應的培養時間會極為漫長，因此導電膜8會選擇性地在金屬膜7上成長。
作為構成金屬膜7之金屬，除了W外，還可以列舉：釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、鋅(Zn)、鎵(Ga)、鍺(Ge)、矽(Si)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎝(Tc)、鉿(Hf)、銠(Rh)、鈀(Pd)、銦(In)、錫(Sn)、鉭(Ta)、錸(Re)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)等。
於步驟12，可以藉由與第1實施形態之步驟3相同的條件，來形成Ru膜或C膜。
接著，使Si前驅物之供給(子步驟13a)與氧化劑之供給(子步驟13b)，交互重複多數次(步驟13)。此係與第1實施形態之步驟2相同，於子步驟13a之供給Si前驅物之際，如圖7C所示，Si前驅物會吸附在絶緣膜2及導電膜8之露出面的整面。另一方面，於子步驟13b之氧化劑的供給之際，如圖7D所示，SiO2 膜所構成之絶緣膜2上所吸附之Si前驅物，會由於氧化劑而氧化，並形成薄層的SiO2 單分子膜4； 但在導電膜8上，表面物質，例如Ru或C，會由於氧化劑而氧化、昇華(氣化)，進而減膜。此時，導電膜8上的Si前驅物也會脱離。
因此，藉由使子步驟13a與子步驟13b重複既定次數來執行步驟13，就會如圖7E所示，在構成絶緣膜2之SiO2 膜上，以ALD使既定厚度之SiO2 膜所構成的絶緣膜5形成並且成長，而導電膜8會減膜。
步驟13之際的Si前驅物、氧化劑、處理條件之較佳例等，係與第1實施形態之步驟2相同。
接著，供給含有與導電膜8之表面部分相同物質的前驅物，而如圖7F所示，僅在導電膜8上，使得與導電膜8同樣會藉由氧化而氣化之導電膜9，選擇性成長(步驟14)。此步驟係與第1實施形態之步驟3同樣地進行。
於進行過上述步驟12之後，執行步驟13與步驟14既定次數，待達到既定膜厚就結束。
藉此，如圖7G所示，可以製得與絶緣膜2之圖案自對準的絶緣膜5、以及與金屬膜7的圖案自對準的導電膜8及導電膜9。在此情況下，於使得SiO2 膜所構成之絶緣膜5選擇性成長之際，由於在絶緣膜2上係藉由ALD而形成絶緣膜5，導電膜8則是藉由氧化而氣化並減膜，所以可以有效地使絶緣膜5選擇性成長。
再者，於本實施形態亦同，由於係使SiO2 膜所構成之絶緣膜5、及Ru膜或C膜所構成之導電膜9選擇性成長，所以不需要微影製程；即使絶緣膜2的寬度W1 及金屬膜7的寬度W2 這兩者，微細化到微影之解析度極限以下，也能因應。
於本實施形態亦同，在形成既定膜厚之絶緣膜5及導電膜9後，如圖8A、圖8B所示，藉由去除導電膜8、9或絶緣膜5，而保留需要的膜，就可以用作上層配線的連接對位。又，此時，可以與絶緣膜5一併去除絶緣膜2之局部或全部，亦可與導電膜8、9一併去除金屬膜7之局部或全部。當導電膜8及9係C膜時，藉由使用使絶緣膜5成膜之際的氧化劑，就可以輕易地去除。
又，步驟13及步驟14的次數並無特別限定；再者，最終步驟亦無限定，不論是以步驟13結束、或是以步驟14結束皆可。在要保留絶緣膜5之情況下，如圖9所示，可以僅進行一次步驟12及步驟13就結束，而不進行步驟14。
再者，視基底之金屬膜7的材料而定，於形成作為導電膜8的C膜之際，有時會有難以在低溫發生烴氣及含鹵素氣體之反應的情形。在這種情況下，亦可在金屬膜7上，形成容易發生此反應之別的金屬所構成的金屬膜。在此情況下，可以使用專利文獻3之第3實施形態所記載的方法。
＜第3實施形態＞ 接著，針對第3實施形態進行說明。於本實施形態，係針對套用氮化矽膜(SiN膜)以作為絶緣膜的情況，進行說明。圖10係繪示第3實施形態之選擇性成長方法之一例之流程圖，圖11A~圖11F係概略繪示進行圖10所示之選擇性成長方法的各步驟之際的狀態之剖面圖。
一開始，如圖11A所示，準備以下結構體以作為被處理體：在用作半導體基板的半導體晶圓，例如矽晶圓(以下稱為晶圓)1上，形成絶緣膜12與導電膜13交互出現之圖案(步驟21)。此結構體，係模擬半導體積體電路裝置之製造中的結構體，絶緣膜12及導電膜13之露出面係晶圓1的被處理面，並且是薄膜選擇性成長之基底。
絶緣膜12係氮化矽膜(SiN膜)，導電膜13係至少表面部分藉由氮化而氣化之物質，例如鍺膜(Ge膜)。導電膜13可以僅具有如Ge膜般之藉由氮化而氣化之物質，亦可係在基底物質上形成藉由氮化而氣化之物質。
又，雖然於圖11A，絶緣膜12和導電膜13之露出面係相同高度，但導電膜13的高度亦可高於絶緣膜12。
接著，使Si前驅物之供給(子步驟22a)與氮化劑之供給(子步驟22b)，交互重複多數次(步驟22)。於子步驟22a之Si前驅物供給之際，如圖11B所示，Si前驅物P會吸附在絶緣膜12及導電膜13之露出面的整面。另一方面，於子步驟22b之氮化劑的供給之際，如圖11C所示，SiN膜所構成之絶緣膜12上所吸附之Si前驅物，會由於氮化劑而氮化，並形成薄層的SiN單分子膜14；但在導電膜13上，表面物質，例如Ge，會由於氮化劑而氮化、氣化(昇華)，進而減膜。此時，導電膜13上的Si前驅物也會脱離。
因此，藉由使子步驟22a與子步驟22b重複既定次數來執行步驟22，就會如圖11D所示，在構成絶緣膜12之SiN膜上，以ALD使既定厚度之SiN膜所構成的絶緣膜15成長，而導電膜13會減膜。
接著，供給含有與導電膜13之表面部分相同物質的前驅物，而如圖11E所示， 僅在導電膜13上，使得與導電膜13同樣會藉由氮化而氣化之導電膜16，選擇性成長(步驟23)。亦即，由於Ge等金屬，在SiO2 上的培養時間非常長，幾乎不會成膜，所以只會在導電膜13上選擇性成長。此時，導電膜16，會有如受到絶緣膜15引導般，近乎垂直地成長。
執行上述步驟22與步驟23既定次數，待達到既定膜厚就結束。
藉此，如圖11F所示，可以製得與絶緣膜12之圖案自對準的絶緣膜15、以及與導電膜13的圖案自對準的導電膜16。在此情況下，於使得SiN膜所構成之絶緣膜15選擇性成長之際，由於在絶緣膜12上係藉由ALD而形成絶緣膜15，導電膜13則是藉由氮化而氣化並減膜，所以可以有效地使絶緣膜15選擇性成長。
再者，由於係使SiN膜所構成之絶緣膜15、及Ge膜所構成之導電膜16選擇性成長，所以不需要微影製程。因此，即使絶緣膜12的寬度W1 及導電膜13的寬度W2 這兩者，微細化到微影之解析度極限以下，也能因應。
如上所述，在形成既定膜厚之絶緣膜15及導電膜16後，如圖12A、圖12B所示，藉由去除導電膜16或絶緣膜15，而保留需要的膜，就可以用作上層配線的連接對位。又，此時，可以與絶緣膜15一併去除絶緣膜12之局部或全部，亦可與導電膜16一併去除導電膜13之局部或全部。
於本實施形態亦同，處理裝置並無特別限定，可以使用各種裝置，例如垂直型批次式成膜裝置、或是一片一片處理被處理體的單片式處理裝置等。
接著，針對上述步驟22進行詳細說明。 作為上述步驟22之子步驟22a所使用的Si前驅物，與第1實施形態相同，係使用胺基矽烷系氣體。作為胺基矽烷系氣體，較佳係配位子的分子量較大者，在1個分子內所存在的烴基為2個以上者為佳。再者，若烴基係分子量小的甲基，則在1個分子內所存在的甲基以4個以上為佳。此種配位子之分子量較大的胺基矽烷，在附著於導電膜13上之後，於供給氮化劑之際，氮化劑容易到達導電膜13，幾乎不會發生氮化劑導致之SiN生成，就能使導電膜3氧化。
作為胺基矽烷系氣體之較佳例，可以使用與第1實施形態相同者。胺基矽烷系氣體的烴基，也可以使用與第1實施形態相同者。
作為上述步驟22之子步驟22b所使用的氮化劑，可以列舉氨氣(NH3 )、聯氨系氣體、氫氣等。
於進行步驟22之際，將在晶圓1上形成有絶緣膜12及導電膜13之結構體所構成的被處理體固持在處理容器內，並與第1實施形態之圖4相同，使作為Si前驅物之胺基矽烷系氣體及氮化劑交互供給，並夾帶著處理容器內的沖洗等等去除被處理體之吸附氣體等多餘氣體的處理。作為沖洗氣體，可以使用氮氣或氬氣等惰性氣體。
於使用垂直型批次式處理裝置之情況下的步驟22之處理條件的較佳例，係如下所示。 處理溫度：300°C Si前驅物：3DMAS 氮化劑：NH3 氣體 Si前驅物供給條件 3DMAS氣體流量：50~300sccm 供給時間：1~60sec 處理壓力：0.1~5Torr(13.3~667Pa) 氮化條件 NH3 氣體流量：5sLm 供給時間：5~60sec 處理壓力：0.3Torr(39.9Pa)
接著，針對步驟23進行詳細說明。 作為上述步驟23所使用的前驅物，係使用包含構成導電膜13之至少表面的物質者，而在導電膜13之表面上，形成與導電膜13之至少表面相同之材料所構成之導電膜16。例如在導電膜13之至少表面為Ge膜的情況下，作為使導電膜16成膜之際的鍺前驅物，例如可以使用四氫化鍺(GeH4 )等鍺烷系化合物，並以化學蒸鍍法(CVD)，較佳係以熱CVD法，而形成導電膜16。
使用垂直型批次式處理裝置，並以Ge膜作為導電膜16之情況下的步驟23之處理條件的較佳例，係如下所示。 處理溫度：300˚C 鍺前驅物：GeH4 GeH4 氣體流量：100sccm 處理時間：900sec 處理壓力：1Torr(133Pa)
又，步驟22及步驟23的次數並無特別限定；再者，最終步驟亦無限定，不論是以步驟22結束、或是以步驟23結束皆可。再者，在要保留絶緣膜15之情況下，如圖13所示，可以僅進行一次步驟22，而不進行步驟23。再者，在要保留電膜16之情況下，亦可不重複步驟22、23，就以步驟23結束。
再者，如第2實施形態般，亦可在基底之金屬膜上形成藉由氮化而氣化之導電膜後，再以上述程序進行SiN膜之選擇性成長及導電膜之選擇性成長。
＜其他之適用＞ 以上針對本發明之實施形態進行了說明，但本發明並不限定於上述實施形態，只要在不脫離其旨趣的範圍內，可進行種種變形，該等變形亦包含在本發明之範圍內。
例如，於上述實施形態，係針對作為絶緣膜之SiO2 膜、和作為導電膜之Ru膜或C膜這般因氧化而氣化之物質間的組合，以及作為絶緣膜之SiN膜、和作為導電膜之Ge膜這般因氮化而氣化之物質間的組合，進行陳述，但本發明並不限定於此；只要是在Si系絶緣膜上，使作為Si前驅物的胺基矽烷氣體、與反應氣體，藉由ALD而使Si系絶緣膜選擇性成長，並且作為導電膜，使用在使絶緣膜進行膜成長之期間，會由於與反應氣體之反應而氣化並減膜的物質，這樣的情況下皆可適用。
1‧‧‧半導體晶圓(矽晶圓)
2‧‧‧絶緣膜(SiO2膜)
3‧‧‧導電膜(Ru膜或C膜)
4‧‧‧SiO2單分子膜
5‧‧‧絶緣膜(SiO2膜)
6、8、9‧‧‧導電膜(Ru膜或C膜)
7‧‧‧金屬膜
12‧‧‧絶緣膜(SiN膜)
13‧‧‧導電膜(Ge膜)
14‧‧‧SiN單分子膜
15‧‧‧絶緣膜(SiN膜)
16‧‧‧導電膜(Ge膜)
W1、W2‧‧‧寬度
P‧‧‧Si前驅物
【圖1】繪示第1實施形態之選擇性成長方法之一例的流程圖。 【圖2A】概略繪示進行圖1所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖2B】概略繪示進行圖1所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖2C】概略繪示進行圖1所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖2D】概略繪示進行圖1所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖2E】概略繪示進行圖1所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖2F】概略繪示進行圖1所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖3A】繪示從圖2F之狀態去除了導電膜6的狀態之剖面圖。 【圖3B】繪示從圖2F之狀態去除了絶緣膜5的狀態之剖面圖。 【圖4】執行第1實施形態的之步驟2之際的時間圖(timing chart)。 【圖5】繪示第1實施形態之選擇性成長方法的其他例之流程圖。 【圖6】繪示第2實施形態之選擇性成長方法之一例之流程圖。 【圖7A】概略繪示進行圖6所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖7B】概略繪示進行圖6所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖7C】概略繪示進行圖6所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖7D】概略繪示進行圖6所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖7E】概略繪示進行圖6所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖7F】概略繪示進行圖6所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖7G】概略繪示進行圖6所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖8A】繪示從圖3G之狀態去除了導電膜8及9的狀態之剖面圖。 【圖8B】繪示從圖3G之狀態去除了絶緣膜5的狀態之剖面圖。 【圖9】繪示第2實施形態之選擇性成長方法的其他例之流程圖。 【圖10】繪示第3實施形態之選擇性成長方法之一例之流程圖。 【圖11A】概略繪示進行圖10所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖11B】概略繪示進行圖10所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖11C】概略繪示進行圖10所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖11D】概略繪示進行圖10所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖11E】概略繪示進行圖10所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖11F】概略繪示進行圖10所示之選擇性成長方法的各步驟之際的狀態之剖面圖。 【圖12A】繪示從圖11F之狀態去除了導電膜16的狀態之剖面圖。 【圖12B】繪示從圖11F之狀態去除了絶緣膜15的狀態之剖面圖。 【圖13】繪示第3實施形態之選擇性成長方法的其他例之流程圖。

Claims (15)

  1. 一種選擇性成長方法，使薄膜選擇性成長於露出絶緣膜與導電膜之基底上；該選擇性成長方法包括以下步驟： 準備具有露出絶緣膜與導電膜之基底的被處理體的步驟；以及 具有使胺基矽烷系氣體吸附至該絶緣膜及該導電膜上的第1階段、以及供給反應氣體而與所吸附之該胺基矽烷系氣體反應以形成矽系絶緣膜的第2階段，將該第1階段與該第2階段重複多數次，而在該絶緣膜上使該矽系絶緣膜選擇性成長，此時藉由與該反應氣體之反應而使該導電膜氣化、減膜的步驟。
  2. 一種選擇性成長方法，使薄膜選擇性成長於露出絶緣膜與導電膜之基底上；該選擇性成長方法包括以下步驟： 準備具有露出絶緣膜與導電膜之基底的被處理體的步驟； 具有使胺基矽烷系氣體吸附至該絶緣膜及該導電膜上的第1階段、以及供給反應氣體而與所吸附之該胺基矽烷系氣體反應以形成矽系絶緣膜的第2階段，將該第1階段與該第2階段重複多數次，而在該絶緣膜上使該矽系絶緣膜選擇性成長，此時藉由與該反應氣體之反應而使該導電膜氣化、減膜的步驟；以及 接著，使該導電膜選擇性成長的步驟； 使該矽系絶緣膜之選擇性成長步驟及該導電膜之選擇性成長步驟進行既定次數。
  3. 一種選擇性成長方法，使薄膜選擇性成長於露出絶緣膜與導電膜之基底上；該選擇性成長方法包括以下步驟： 準備具有露出絶緣膜與作為導電膜的金屬膜之基底的被處理體的步驟； 在該金屬膜上，使既定之導電膜選擇性成長的步驟；以及 具有使胺基矽烷系氣體吸附至該絶緣膜及該導電膜上的第1階段、以及供給反應氣體而與所吸附之該胺基矽烷系氣體反應以形成矽系絶緣膜的第2階段，將該第1階段與該第2階段重複多數次，而在該絶緣膜上使該矽系絶緣膜選擇性成長，此時藉由與該反應氣體之反應而使該導電膜氣化、減膜的步驟。
  4. 一種選擇性成長方法，使薄膜選擇性成長於露出絶緣膜與導電膜之基底上；該選擇性成長方法包括以下步驟： 準備具有露出絶緣膜與作為導電膜的金屬膜之基底的被處理體的步驟； 在該金屬膜上，使既定之導電膜選擇性成長的步驟； 具有使胺基矽烷系氣體吸附至該絶緣膜及該導電膜上的第1階段、以及供給反應氣體而與所吸附之該胺基矽烷系氣體反應以形成矽系絶緣膜的第2階段，將該第1階段與該第2階段重複多數次，而在該絶緣膜上使該矽系絶緣膜選擇性成長，此時藉由與該反應氣體之反應而使該導電膜氣化、減膜的步驟；以及 使該導電膜選擇性成長的步驟； 使該矽系絶緣膜之選擇性成長步驟及該導電膜之選擇性成長步驟進行既定次數。
  5. 如申請專利範圍第2或4項之選擇性成長方法，其中，以該矽系絶緣膜之選擇性成長步驟及該導電膜之選擇性成長步驟中之任一步驟結束。
  6. 如申請專利範圍第3或4項之選擇性成長方法，其中，該金屬膜係由以下所構成之群中選出者： 鎢(W)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、鋅(Zn)、鎵(Ga)、鍺(Ge)、矽(Si)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎝(Tc)、鉿(Hf)、銠(Rh)、鈀(Pd)、銦(In)、錫(Sn)、鉭(Ta)、錸(Re)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)。
  7. 如申請專利範圍第1項之選擇性成長方法，其中，更包括以下步驟： 去除已成長之該矽系絶緣膜、或已成長之該導電膜的步驟。
  8. 如申請專利範圍第1項之選擇性成長方法，其中，該胺基矽烷系氣體，在1個分子中包含2個以上的烴基。
  9. 如申請專利範圍第8項之選擇性成長方法，其中，該胺基矽烷系氣體，於該烴基為甲基的情況下，在1個分子中包含4個以上的甲基。
  10. 如申請專利範圍第1項之選擇性成長方法，其中，該矽系絶緣膜係二氧化矽膜，該反應氣體係氧化劑，該導電膜係藉由氧化劑而氧化並氣化之物質。
  11. 如申請專利範圍第10項之選擇性成長方法，其中，該導電膜係釕膜或碳膜。
  12. 如申請專利範圍第10項之選擇性成長方法，其中，該氧化劑係由臭氧氣體、氧氣、氫氧混合氣體、水氣所選出者。
  13. 如申請專利範圍第1項之選擇性成長方法，其中，該矽系絶緣膜係氮化矽膜，該反應氣體係氮化劑，該導電膜係藉由氮化劑而氮化並氣化之物質。
  14. 如申請專利範圍第13項之選擇性成長方法，其中，該導電膜係鍺膜。
  15. 如申請專利範圍第13項之選擇性成長方法，其中，該氮化劑係由氨氣、聯氨系氣體、氫氣所選出者。
TW107108936A 2017-03-30 2018-03-16 選擇性成長方法 TWI716675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017066859A JP6832776B2 (ja) 2017-03-30 2017-03-30 選択成長方法
JP2017-066859 2017-03-30

Publications (2)

Publication Number Publication Date
TW201901749A true TW201901749A (zh) 2019-01-01
TWI716675B TWI716675B (zh) 2021-01-21

Family

ID=63669771

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108936A TWI716675B (zh) 2017-03-30 2018-03-16 選擇性成長方法

Country Status (5)

Country Link
US (1) US10546741B2 (zh)
JP (1) JP6832776B2 (zh)
KR (1) KR102264574B1 (zh)
CN (1) CN108695151B (zh)
TW (1) TWI716675B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
TWI686499B (zh) 2014-02-04 2020-03-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
JP7169072B2 (ja) * 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
CN110651064B (zh) 2017-05-16 2022-08-16 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
WO2020145269A1 (ja) * 2019-01-10 2020-07-16 セントラル硝子株式会社 基板、選択的膜堆積方法、有機物の堆積膜及び有機物
JP7109397B2 (ja) * 2019-03-13 2022-07-29 東京エレクトロン株式会社 成膜方法
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
CN110257868B (zh) * 2019-06-13 2020-10-27 西安交通大学 一种硅/镍铁钒光阳极制备方法
JP7278164B2 (ja) * 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
KR102364476B1 (ko) * 2020-05-08 2022-02-18 주식회사 한솔케미칼 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법
KR20230173313A (ko) * 2022-06-17 2023-12-27 에스케이스페셜티 주식회사 아미노실란계 전구체를 이용한 실리콘 산화막의 선택적 증착 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272532B2 (ja) * 1993-12-27 2002-04-08 富士通株式会社 半導体装置の製造方法
TW297158B (zh) * 1994-05-27 1997-02-01 Hitachi Ltd
US7666773B2 (en) * 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US7790631B2 (en) * 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
EP2104135B1 (en) 2008-03-20 2013-06-12 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
TWI509695B (zh) * 2010-06-10 2015-11-21 Asm Int 使膜選擇性沈積於基板上的方法
JP5692850B2 (ja) * 2010-12-28 2015-04-01 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
JP5931780B2 (ja) 2013-03-06 2016-06-08 東京エレクトロン株式会社 選択エピタキシャル成長法および成膜装置
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
TWI686499B (zh) * 2014-02-04 2020-03-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US10047435B2 (en) * 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
JP6317232B2 (ja) * 2014-10-29 2018-04-25 東京エレクトロン株式会社 選択成長方法および基板処理装置
US10103057B2 (en) 2014-11-11 2018-10-16 The Board Of Trustees Of The University Of Illinois Use of an inhibitor molecule in chemical vapor deposition to afford deposition of copper on a metal substrate with no deposition on adjacent SIO2 substrate
US9349687B1 (en) * 2015-12-19 2016-05-24 International Business Machines Corporation Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect

Also Published As

Publication number Publication date
TWI716675B (zh) 2021-01-21
CN108695151A (zh) 2018-10-23
CN108695151B (zh) 2023-08-22
US20180286667A1 (en) 2018-10-04
KR102264574B1 (ko) 2021-06-11
KR20180111537A (ko) 2018-10-11
JP6832776B2 (ja) 2021-02-24
US10546741B2 (en) 2020-01-28
JP2018170409A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
TWI716675B (zh) 選擇性成長方法
TWI731074B (zh) 相對於基板的第二表面選擇性沈積在基板的第一表面上的製程與方法
KR102626489B1 (ko) 산화물 박막의 증착을 위한 반응기
TWI686499B (zh) 金屬、金屬氧化物與介電質的選擇性沉積
US10049924B2 (en) Selective formation of metallic films on metallic surfaces
CN110993482A (zh) 选择性钝化和选择性沉积
US8945305B2 (en) Methods of selectively forming a material using parylene coating
CN112951729A (zh) 用于在衬底上选择性地形成目标膜的方法
KR20230108246A (ko) 순환 증착에 의해 기판 상에 도핑된 산화 금속 막을형성하는 방법 및 관련 반도체 소자 구조체
KR101506019B1 (ko) 금속 카바이드 막의 기상 증착
KR101540077B1 (ko) 알루미늄 탄화수소 화합물들을 이용한 금속 카바이드 막들의 원자층 증착법
TWI240970B (en) Process for atomic layer deposition of metal films
JP2013084959A (ja) 酸化アンチモン膜の原子層堆積
CN114746575A (zh) 以氮化钛为主的保形薄膜及其形成方法
JP2005029821A (ja) 成膜方法
US20220254642A1 (en) Selective deposition of transition metal-containing material
JP2021040159A (ja) 選択成長方法
KR20220087543A (ko) 저 저항률 금속 함유 필름들을 성장시키기 위한 방법들
KR102225183B1 (ko) 선택적 증착에 의한 메모리 소자 결함 회복 방법
KR102642469B1 (ko) 유기금속 전구체를 이용한 금속 박막 증착 방법
US20240096633A1 (en) Methods and assemblies for selectively depositing transition metals
US11370669B2 (en) Amorphous silicon doped yttrium oxide films and methods of formation
TW202403076A (zh) 有機材料之選擇性沉積
WO2018129295A1 (en) Water assisted highly pure ruthenium thin film deposition
KR20120101865A (ko) 실리콘 화합물 박막의 형성방법