JP7109397B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP7109397B2
JP7109397B2 JP2019046077A JP2019046077A JP7109397B2 JP 7109397 B2 JP7109397 B2 JP 7109397B2 JP 2019046077 A JP2019046077 A JP 2019046077A JP 2019046077 A JP2019046077 A JP 2019046077A JP 7109397 B2 JP7109397 B2 JP 7109397B2
Authority
JP
Japan
Prior art keywords
film
gas
substrate
sam
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019046077A
Other languages
English (en)
Other versions
JP2020147788A (ja
Inventor
進一 池
秀司 東雲
有美子 河野
博紀 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019046077A priority Critical patent/JP7109397B2/ja
Priority to US17/593,065 priority patent/US11830741B2/en
Priority to PCT/JP2020/008224 priority patent/WO2020184212A1/ja
Priority to KR1020217031444A priority patent/KR102735017B1/ko
Publication of JP2020147788A publication Critical patent/JP2020147788A/ja
Application granted granted Critical
Publication of JP7109397B2 publication Critical patent/JP7109397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • B05D1/322—Removable films used as masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示の種々の側面および実施形態は、成膜方法に関する。
半導体デバイスの製造において、基板の表面の特定の領域に選択的に膜を形成する技術として、フォトグラフィ技術が広く用いられている。例えば、下層配線形成後に絶縁膜を成膜し、フォトリソグラフィおよびエッチングによりトレンチおよびビアホールを有するデュアルダマシン構造を形成し、トレンチおよびビアホールにＣｕ等の導電膜を埋め込んで配線を形成する。
しかし、近年、半導体デバイスの微細化が益々進んでおり、フォトリソグラフィ技術では位置合わせ精度が十分でない場合も生じている。
このため、フォトリソグラフィ技術を用いずに、基板の表面の特定の領域に、選択的に膜を形成する手法が求められている。そのような手法として、膜形成を望まない基板の表面の領域に自己組織化単分子膜(Self-Assembled Monolayer:ＳＡＭ)を形成し、ＳＡＭが形成されていない基板の表面の領域にのみ所定の膜を形成する技術が提案されている（例えば特許文献１～４および非特許文献１参照）。
特表２００７－５０１９０２号公報 特表２００７－５３３１５６号公報 特表２０１０－５４０７７３号公報 特表２０１３－５２００２８号公報
Younghee Lee and Steven M. George "Thermal Atomic Layer Etching of Titanium Nitride Using Sequential, Self-Limiting Reactions: Oxidation to TiO2 and Fluorination to Volatile TiF4" Chem. Mater., 2017, 29 (19), pp 8202-8210
本開示は、選択成膜を用いた半導体デバイスの生産性を向上させることができる成膜方法を提供する。
本開示の一側面は、基板に選択的に成膜を行う成膜方法であって、準備工程と、第１の除去工程と、第１の成膜工程と、第２の成膜工程と、酸化工程と、第２の除去工程とを含む。準備工程では、表面に金属膜と絶縁膜とが露出している基板が準備される。第１の除去工程では、金属膜上の自然酸化膜が除去される。第１の成膜工程では、フッ素および炭素を含む官能基を有し、チタン窒化膜の成膜を抑制する自己組織化単分子膜を成膜するための化合物を基板上に供給することにより、絶縁膜上に自己組織化単分子膜が成膜される。第２の成膜工程では、金属膜上にチタン窒化膜が成膜される。酸化工程では、基板の表面が酸化される。第２の除去工程では、基板の表面に自己組織化単分子膜を成膜するための化合物を供給することにより、金属膜上および自己組織化単分子膜上に形成されたチタン酸化膜が除去される。
本開示の種々の側面および実施形態によれば、選択成膜を用いた半導体デバイスの生産性を向上させることができる。
図１は、本開示の一実施形態における成膜システムの一例を示す模式図である。 図２は、本開示の一実施形態における成膜方法の一例を示すフローチャートである。 図３は、準備工程において準備される基板の一例を示す断面図である。 図４は、金属膜上の自然酸化膜が除去された後の基板の一例を示す断面図である。 図５は、絶縁膜上にＳＡＭが成膜された後の基板の一例を示す断面図である。 図６は、チタン窒化膜が成膜された後の基板の一例を示す断面図である。 図７は、チタン窒化膜の表面が酸化された後の基板の一例を示す断面図である。 図８は、チタン酸化膜が除去された後の基板の一例を示す断面図である。
以下に、開示される成膜方法の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示される成膜方法が限定されるものではない。
ところで、従来の選択成膜では、表面に金属膜および絶縁膜が露出している基板上にＳＡＭが供給され、絶縁膜上にＳＡＭが形成される。そして、基板上にチタン窒化膜を成膜する際に、絶縁膜上へのチタン窒化膜の成膜がＳＡＭにより抑制され、金属膜上にチタン窒化膜が成膜される。しかし、金属膜上よりもチタン窒化膜の核の成長速度が遅いものの、ＳＡＭ上にもチタン窒化膜の核が成長する。そのため、チタン窒化膜の成膜を続けると、ＳＡＭ上にもチタン窒化膜が成膜されてしまう。そのため、チタン窒化膜の成膜がある程度進行した段階で、ＳＡＭ上のチタン窒化膜の核が除去される。
チタン窒化膜の核は、例えば基板の表面にフッ化水素を供給することにより、除去することができる。しかし、ＳＡＭはフッ化水素によって容易に分解されてしまう。そのため、基板の表面にフッ化水素が供給されることにより、絶縁膜上のＳＡＭが減少し、ＳＡＭにおける絶縁膜上へのチタン窒化膜の成膜を抑制する機能が低下してしまう。そのため、チタン窒化膜の核が除去された後、そのままチタン窒化膜の成膜を続けると、絶縁膜上にもチタン窒化膜が成膜されやすくなってしまう。
そのため、選択成膜を行うためには、フッ化水素によってチタン窒化膜の核が除去された後、絶縁膜上に再びＳＡＭを吸着させる処理を行うことにより、ＳＡＭにおける絶縁膜上へのチタン窒化膜の成膜を抑制する機能を回復させる必要がある。絶縁膜の表面にＳＡＭを高密度で吸着させる処理には時間がかかるため、金属膜のみに選択的に所望の膜厚のチタン窒化膜を成膜する処理全体の生産性の向上が求められている。
そこで、本開示は、選択成膜を用いた半導体デバイスの生産性を向上させることができる技術を提供する。
［成膜システム］
図１は、本開示の一実施形態における成膜システム１００の一例を示す模式図である。成膜システム１００は、プラズマ処理装置２００、ＳＡＭ供給装置３００、成膜装置４００、および酸化装置５００を有する。これら装置は、平面形状が七角形をなす真空搬送室１０１の４つの側壁にそれぞれゲートバルブＧを介して接続されている。成膜システム１００は、マルチチャンバータイプの真空処理システムである。真空搬送室１０１内は、真空ポンプにより排気されて所定の真空度に保たれている。成膜システム１００は、プラズマ処理装置２００、ＳＡＭ供給装置３００、成膜装置４００、および酸化装置５００を用いて、表面に金属膜および絶縁膜が露出している基板Ｗの絶縁膜にチタン窒化膜を選択的に成膜することができる。
プラズマ処理装置２００は、プラズマにより基板Ｗの金属膜の表面の自然酸化膜を除去する処理を行う。本実施形態において、プラズマ処理装置２００は、例えば水素ガスのプラズマを用いて基板Ｗの金属膜の表面の自然酸化膜を除去する。
ＳＡＭ供給装置３００は、基板Ｗの表面に、ＳＡＭを形成するための有機化合物のガスを供給することにより、基板Ｗの絶縁膜の領域にＳＡＭを成膜する。また、ＳＡＭ供給装置３００は、酸化処理後の基板Ｗに対して、ＳＡＭを形成するための有機化合物ガスを供給することにより、チタン酸化膜の除去を行う。
本実施形態において、ＳＡＭを形成するための有機化合物は、フッ素および炭素を含む官能基を有し、チタン窒化膜の成膜を抑制する機能を有する。ＳＡＭを形成するための有機化合物は、例えば、絶縁膜の表面に吸着する結合性官能基、フッ素および炭素を含む機能性官能基、および、結合性官能基と機能性官能基とをつなぐアルキル鎖を有する有機化合物である。このような有機化合物としては、例えば、トリクロロシラン系のＳＡＭ、メトキシシラン系のＳＡＭ、およびエトキシシラン系のＳＡＭ等を用いることができる。トリクロロシラン系のＳＡＭとしては、例えばＣＦ3（ＣＦ2）XＣＨ2ＣＨ2ＳｉＣｌ3が挙げられる。メトキシシラン系のＳＡＭとしては、例えばＣＦ3（ＣＦ2）XＣＨ2ＣＨ2Ｓｉ（ＯＣＨ3）3が挙げられる。エトキシシラン系のＳＡＭとしては、例えばＣＦ3（ＣＦ2）XＣＨ2ＣＨ2Ｓｉ（ＯＣＨ2ＣＨ3）3が挙げられる。なお、上記した化学式における「Ｘ」は、いずれも０～１３の整数である。
成膜装置４００は、基板Ｗの金属膜上にチタン窒化膜を成膜する。本実施形態において、成膜装置４００は、原料ガスおよび反応ガスを用いたＡＬＤ（Atomic Layer Deposition）により、基板Ｗ上にチタン窒化膜を成膜する。原料ガスとしては、例えばＴＤＭＡＴｉ（テトラキス（ジメチルアミノ）チタン）やＴＥＭＡＴｉ（テトラキス（エチルメチルアミノ）チタン）等の有機化合物のガスやＴｉＣｌ4ガス等を用いることができる。反応ガスとしては、例えばＮＨ3ガス等を用いることができる。
酸化装置５００は、成膜装置４００によってチタン窒化膜が成膜された後の基板Ｗの表面を酸化する処理を行う。本実施形態において、基板Ｗの表面の酸化は、例えば基板Ｗ表面にＨ2Ｏガスを供給することにより行われる。なお、基板Ｗの表面の酸化は、例えば基板Ｗ表面にＨ2Ｏ2ガス、Ｏ2ガス、またはＯ3ガスを供給することにより行われてもよい。
真空搬送室１０１の他の３つの側壁には、３つのロードロック室１０２がゲートバルブＧ１を介して接続されている。ロードロック室１０２を挟んで真空搬送室１０１の反対側には、大気搬送室１０３が設けられている。３つのロードロック室１０２のそれぞれは、ゲートバルブＧ２を介して大気搬送室１０３に接続されている。ロードロック室１０２は、大気搬送室１０３と真空搬送室１０１との間で基板Ｗを搬送する際に、大気圧と真空との間で圧力制御を行う。
大気搬送室１０３のゲートバルブＧ２が設けられた側面とは反対側の側面には、基板Ｗを収容するキャリア（ＦＯＵＰ（Front-Opening Unified Pod）等）Ｃを取り付けるための３つのポート１０５が設けられている。また、大気搬送室１０３の側壁には、基板Ｗのアライメントを行うためのアライメント室１０４が設けられている。大気搬送室１０３内には清浄空気のダウンフローが形成される。
真空搬送室１０１内には、ロボットアーム等の搬送機構１０６が設けられている。搬送機構１０６は、プラズマ処理装置２００、ＳＡＭ供給装置３００、成膜装置４００、酸化装置５００、およびそれぞれのロードロック室１０２の間で基板Ｗを搬送する。搬送機構１０６は、独立に移動可能な２つのアーム１０７ａおよび１０７ｂを有する。
大気搬送室１０３内には、ロボットアーム等の搬送機構１０８が設けられている。搬送機構１０８は、それぞれのキャリアＣ、それぞれのロードロック室１０２、およびアライメント室１０４の間で基板Ｗを搬送する。
成膜システム１００は、メモリ、プロセッサ、および入出力インターフェイスを有する制御装置１１０を有する。メモリには、プロセッサによって実行されるプログラム、および、各処理の条件等を含むレシピが格納されている。プロセッサは、メモリから読み出したプログラムを実行し、メモリ内に記憶されたレシピに基づいて、入出力インターフェイスを介して、成膜システム１００の各部を制御する。
［成膜方法］
図２は、本開示の一実施形態における成膜方法の一例を示すフローチャートである。本実施形態では、例えば図１に示された成膜システム１００により、表面に金属膜および絶縁膜が露出している基板Ｗにおいて、金属膜上に選択的にチタン窒化膜が成膜される。図２のフローチャートに示された成膜方法は、制御装置１１０が成膜システム１００の各部を制御することによって実現される。以下では、本開示の一実施形態における成膜方法の一例を、図３～図８を参照しながら説明する。
まず、準備工程が実行される（Ｓ１０）。ステップＳ１０の準備工程では、例えば図３に示されるように、基材１０上に金属膜１１および絶縁膜１２を有する基板Ｗが準備される。図３は、準備工程において準備される基板Ｗの一例を示す断面図である。本実施形態において、基材１０は、例えばシリコン等であり、金属膜１１は、例えばアモルファスシリコン、銅、タングステン、またはコバルト等の膜であり、絶縁膜１２は、例えばシリコン酸化膜、シリコン窒化膜、またはスピンオンカーボン膜等である。金属膜１１の表面には、基板Ｗが大気中を搬送される過程で自然酸化膜１３が形成される。
ステップＳ１０において準備された基板Ｗは、キャリアＣに収容されてポート１０５にセットされる。そして、搬送機構１０８によってキャリアＣから取り出され、アライメント室１０４を経由した後に、いずれかのロードロック室１０２内に搬入される。そして、ロードロック室１０２内が真空排気された後、搬送機構１０６によって、基板Ｗがロードロック室１０２から搬出されて、プラズマ処理装置２００内に搬入される。
次に、第１の除去工程が実行される（Ｓ１１）。ステップＳ１１の第１の除去工程では、基板Ｗが搬入されたプラズマ処理装置２００内で例えば水素ガスのプラズマが生成されることにより、基板Ｗの金属膜１１の表面に形成された自然酸化膜１３が除去される。これにより、金属膜１１の表面が水素原子で終端される。ステップＳ１１の第１の除去工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００～４５０℃
圧力：１～１０Ｔｏｒｒ
水素ガスの流量：１００～２０００ｓｃｃｍ
ＲＦの周波数：４５０ｋＨｚ～１３．５６ＭＨｚ
ＲＦの電力：１００～５００Ｗ
処理時間：１０～３００秒
これにより、基板Ｗの状態は、例えば図４のようになる。図４は、金属膜１１上の自然酸化膜１３が除去された後の基板Ｗの一例を示す断面図である。ステップＳ１１の処理が実行された後、基板Ｗは、搬送機構１０６によってプラズマ処理装置２００から搬出され、ＳＡＭ供給装置３００内に搬入される。
次に、第１の成膜工程が実行される（Ｓ１２）。ステップＳ１２の第１の成膜工程では、基板Ｗが搬入されたＳＡＭ供給装置３００内に、ＳＡＭを形成するための有機化合物のガスが供給される。ＳＡＭ供給装置３００内に供給された有機化合物の分子は、基板Ｗ上において、水素原子で終端された金属膜１１の表面には吸着せず、ＯＨ基を有する絶縁膜１２の表面に吸着し、絶縁膜１２上にＳＡＭを形成する。ステップＳ１２の第１の成膜工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００～２５０℃（好ましくは１２０℃）
圧力：１～１００Ｔｏｒｒ（好ましくは２０Ｔｏｒｒ）
有機化合物のガスの流量：５０～５００ｓｃｃｍ（例えば１００ｓｃｃｍ）
処理時間：１０～３００秒（例えば１８０秒）
これにより、基板Ｗの状態は、例えば図５のようになる。図５は、絶縁膜１２上にＳＡＭ１４が成膜された後の基板Ｗの一例を示す断面図である。ステップＳ１２の処理が実行された後、基板Ｗは、搬送機構１０６によってＳＡＭ供給装置３００から搬出され、成膜装置４００内に搬入される。
次に、第２の成膜工程が実行される（Ｓ１３）。ステップＳ１３の第２の成膜工程では、基板Ｗが搬入された成膜装置４００において、ＡＬＤにより基板Ｗ上にチタン窒化膜が積層される。ＡＬＤでは、吸着工程、第１のパージ工程、反応工程、および第２のパージ工程を含むサイクルが所定回数繰り返される。
吸着工程では、成膜装置４００内に、例えばＴＤＭＡＴｉのガス等の原料ガスが供給される。これにより、原料ガスの分子が金属膜１１の表面に化学吸着する。ただし、原料ガスの分子はＳＡＭ１４上にはほとんど吸着しない。吸着工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００～２５０℃（好ましくは２００℃）
圧力：１～１０Ｔｏｒｒ（好ましくは３Ｔｏｒｒ）
原料ガスの流量：１０～５００ｓｃｃｍ
処理時間：０．３～１０秒
第１のパージ工程では、窒素ガス等の不活性ガスが成膜装置４００内に供給されることにより、金属膜１１上に過剰に吸着した原料ガスの分子が除去される。第１のパージ工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００～２５０℃（好ましくは２００℃）
圧力：１～１０Ｔｏｒｒ（好ましくは３Ｔｏｒｒ）
不活性ガスの流量：１０００～６０００ｓｃｃｍ
処理時間：３～３０秒
反応工程では、成膜装置４００内に、例えばＮＨ3ガス等の反応ガスが供給され、反応ガスの分子と金属膜１１上に吸着した原料ガスの分子とが反応し、金属膜１１上にチタン窒化膜が成膜される。このとき、ＳＡＭ１４上にはほとんど原料ガスの分子が存在しないので、ＳＡＭ１４上にはチタン窒化膜がほとんど成膜されない。反応工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００～２５０℃（好ましくは２００℃）
圧力：１～１０Ｔｏｒｒ（好ましくは３Ｔｏｒｒ）
ＮＨ3ガスの流量：１００～２０００ｓｃｃｍ（例えば１０００ｓｃｃｍ）
処理時間：０．３～１０秒
第２のパージ工程では、窒素ガス等の不活性ガスが成膜装置４００内に供給されることにより、金属膜１１上の未反応の原料ガスの分子等が除去される。第２のパージ工程における主な処理条件は、前述の第１のパージ工程における処理条件と同様である。
吸着工程、第１のパージ工程、反応工程、および第２のパージ工程を含むサイクルが所定回数繰り返されることにより、例えば図６に示されるように、金属膜１１上にチタン窒化膜１５が成膜される。図６は、チタン窒化膜１５が成膜された後の基板Ｗの一例を示す断面図である。なお、上記サイクルが繰り返されることにより、例えば図６に示されるように、ＳＡＭ１４上にチタン窒化膜の核１６が形成される場合がある。
ＳＡＭ１４上にチタン窒化膜の核１６が形成された後も、上記サイクルが繰り返されると、核１６が成長し、やがてＳＡＭ１４上にもチタン窒化膜が形成されてしまう。これを防止するために、核１６がチタン窒化膜に成長する前に、ＳＡＭ１４上に形成された核１６を除去する必要がある。ステップＳ１３の処理が実行された後、基板Ｗは、搬送機構１０６によって成膜装置４００から搬出され、酸化装置５００内に搬入される。
次に、酸化工程が実行される（Ｓ１４）。ステップＳ１４の酸化工程では、基板Ｗが搬入された酸化装置５００内に、Ｈ2Ｏガス等の酸化ガスが供給される。酸化ガスにより、チタン窒化膜１５の表面が酸化される。ステップＳ１４の酸化工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１２０～３５０℃（好ましくは２００℃）
圧力：０．５～１０Ｔｏｒｒ（好ましくは１Ｔｏｒｒ）
酸化ガスの流量：１０～１０００ｓｃｃｍ
処理時間：１～６０秒（例えば３０秒）
図７は、チタン窒化膜１５の表面が酸化された後の基板Ｗの一例を示す断面図である。例えば図７に示されるように、チタン窒化膜１５が酸化されることによりチタン窒化膜１５の表面にはチタン酸化膜１７が形成される。また、ＳＡＭ１４上の核１６も酸化されチタン酸化膜に変化する。ここで、チタン酸化膜１７は、チタン窒化膜１５の表面のみに形成される。一方、それぞれの核１６はチタン窒化膜１５よりも小さいため、核１６全体が酸化され、チタン酸化膜となる。ステップＳ１４の処理が実行された後、基板Ｗは、搬送機構１０６によって酸化装置５００から搬出され、再びＳＡＭ供給装置３００内に搬入される。
次に、第２の除去工程が実行される（Ｓ１５）。ステップＳ１５の第２の除去工程では、基板Ｗが搬入されたＳＡＭ供給装置３００内に、ＳＡＭを形成するための有機化合物のガスがさらに供給される。ＳＡＭ供給装置３００内に供給された有機化合物の分子には、フッ素および炭素が含まれる。そのため、ＳＡＭ供給装置３００内に供給された有機化合物のガスにより、チタン窒化膜１５上のチタン酸化膜１７がフッ化され、例えば図８に示されるように、揮発性のフッ化チタン化合物となってチタン窒化膜１５上から離脱する。
一方、ＳＡＭ供給装置３００内に供給された有機化合物のガスにより、ＳＡＭ１４上のチタン酸化膜の核１６もフッ化され、揮発性のフッ化チタン化合物となってＳＡＭ１４上から離脱する。これにより、例えば図８に示されるように、ＳＡＭ１４上の核１６が除去される。ステップＳ１５の第２の成膜工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１２０～２５０℃（好ましくは２００℃）
圧力：０．５～１０Ｔｏｒｒ（好ましくは１Ｔｏｒｒ）
有機化合物のガスの流量：５０～５００ｓｃｃｍ（例えば１００ｓｃｃｍ）
処理時間：１～６０秒（例えば３０秒）
次に、ステップＳ１３～Ｓ１５が所定回数実行されたか否かが判定される（Ｓ１６）。所定回数とは、金属膜１１上に所定の厚さのチタン窒化膜１５が形成される回数である。ステップＳ１３～Ｓ１５が所定回数実行されていない場合（Ｓ１６：Ｎｏ）、再びステップＳ１３に示された処理が実行される。
一方、ステップＳ１３～Ｓ１５が所定回数実行された場合（Ｓ１６：Ｙｅｓ）、搬送機構１０６によって、基板ＷがＳＡＭ供給装置３００から搬出されて、いずれかのロードロック室１０２内に搬入される。そして、ロードロック室１０２内が大気圧に戻された後、搬送機構１０８によって基板Ｗがロードロック室１０２から搬出され、キャリアＣに戻される。そして、本フローチャートに示された成膜方法が終了する。
ここで、ＳＡＭ１４上の核１６をフッ化水素等を用いたエッチングにより除去する場合、核１６は除去されるが、ＳＡＭ１４もダメージを受け、ＳＡＭ１４を構成する分子が減少する。そのため、ＳＡＭ１４上の核１６が除去された後、そのままチタン窒化膜の成膜を続けると、絶縁膜１２上にチタン窒化膜が成膜されやすくなってしまう。そのため、絶縁膜１２上へのチタン窒化膜の成膜を抑制するためには、ＳＡＭ１４上の核１６が除去された後、絶縁膜１２上に再びＳＡＭ１４を構成する分子を吸着させる処理が必要になる。これにより、所望の厚さのチタン窒化膜１５を選択的に積層させるのに要する時間が長くなり、基板Ｗを用いた半導体デバイスの生産性の向上が難しい。
これに対し、本実施形態では、ステップＳ１５において、ＳＡＭ供給装置３００内に供給された有機化合物のガスによってＳＡＭ１４上の核１６が除去されるため、ＳＡＭ１４上の核１６が除去される際のＳＡＭ１４へのダメージがない。そのため、絶縁膜１２上に再びＳＡＭ１４を構成する分子を吸着させる処理を省くことができる。これにより、所望の厚さのチタン窒化膜１５を選択的に積層させるのに要する時間を短くすることができ、基板Ｗを用いた半導体デバイスの生産性を向上させることができる。
以上、一実施形態について説明した。上記したように、本実施形態における成膜方法は、基板Ｗに選択的に成膜を行う成膜方法であって、準備工程と、第１の除去工程と、第１の成膜工程と、第２の成膜工程と、酸化工程と、第２の除去工程とを含む。準備工程では、表面に金属膜１１と絶縁膜１２とが露出している基板Ｗが準備される。第１の除去工程では、金属膜１１上の自然酸化膜１３が除去される。第１の成膜工程では、フッ素および炭素を含む官能基を有し、チタン窒化膜の成膜を抑制するＳＡＭ１４を形成するための有機化合物を基板Ｗ上に供給することにより、絶縁膜１２上にＳＡＭ１４が成膜される。第２の成膜工程では、金属膜１１上にチタン窒化膜１５が成膜される。酸化工程では、基板Ｗの表面が酸化される。第２の除去工程では、基板Ｗの表面にＳＡＭ１４を形成するための有機化合物を供給することにより、金属膜１１上およびＳＡＭ１４上に形成されたチタン酸化膜が除去される。これにより、選択成膜を用いた半導体デバイスの生産性を向上させることができる。
また、上記した実施形態において、ＳＡＭ１４を形成するための有機化合物は、絶縁膜１２の表面に吸着する結合性官能基と、フッ素および炭素を含む機能性官能基とを有する有機化合物である。ＳＡＭ１４を形成するための有機化合物は、例えば、トリクロロシラン系のＳＡＭ、メトキシシラン系のＳＡＭ、およびエトキシシラン系のＳＡＭ等を用いることができる。トリクロロシラン系のＳＡＭとしては、例えばＣＦ3（ＣＦ2）XＣＨ2ＣＨ2ＳｉＣｌ3が挙げられる。メトキシシラン系のＳＡＭとしては、例えばＣＦ3（ＣＦ2）XＣＨ2ＣＨ2Ｓｉ（ＯＣＨ3）3が挙げられる。エトキシシラン系のＳＡＭとしては、例えばＣＦ3（ＣＦ2）XＣＨ2ＣＨ2Ｓｉ（ＯＣＨ2ＣＨ3）3が挙げられる。なお、上記した化学式における「Ｘ」は、いずれも０～１３の整数である。これにより、金属膜１１上にはＳＡＭ１４が形成されず、絶縁膜１２上にＳＡＭ１４が選択的に形成される。
また、上記した実施形態において、酸化工程では、Ｈ2Ｏガス、Ｈ2Ｏ2ガス、Ｏ2、またはＯ3ガスを基板Ｗの表面に供給することにより、基板Ｗの表面が酸化される。これにより、ＳＡＭ１４上のチタン窒化膜の核１６を酸化させることができ、次に行われる第２の除去工程でＳＡＭ１４上の核１６を除去することができる。
また、上記した実施形態において、金属膜１１は、アモルファスシリコン、銅、タングステン、またはコバルトの膜であり、絶縁膜１２は、シリコン酸化膜、シリコン窒化膜、またはスピンオンカーボン膜である。これにより、基板Ｗ上でのチタン窒化膜の選択成膜を実現することができる。
また、上記した実施形態において、第１の除去工程では、プラズマにより金属膜１１上の自然酸化膜１３が除去される。これにより、ＳＡＭ１４が金属膜１１表面に吸着することを抑制することができる。
［その他］
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施形態において、ステップＳ１５の第２の除去工程では、基板Ｗが搬入されたＳＡＭ供給装置３００内に、有機化合物のガスを供給することにより、チタン窒化膜１５上のチタン酸化膜１７と、ＳＡＭ１４上の核１６とが除去される。しかし、開示の技術はこれに限られない。例えば、ステップＳ１５の第２の除去工程では、基板Ｗが搬入されたＳＡＭ供給装置３００内に、ＳＡＭ１４を形成するための有機化合物のガスに加えて、フッ素含有ガスが供給されてもよい。フッ素含有ガスは、例えば、フッ化水素ガス、四フッ化炭素ガス、モノフルオロメタンガス、ジフルオロメタンガス、トリフルオロメタンガス、六フッ化エタンガス、八フッ化プロパンガス、八フッ化シクロブタンガス、ヘキサフルオロ－１，３－ブタジエンガス、六フッ化硫黄ガス、三フッ化窒素ガス、および三フッ化塩素ガスの中から選択される少なくとも１つのガスである。これにより、ステップＳ１５の第２の除去工程に要する時間を短縮することができる。
ここで、ＳＡＭ１４が形成された基板Ｗの表面に、フッ素含有ガスが供給されると、ＳＡＭ１４を構成する一部の分子が分解される。しかし、ＳＡＭ供給装置３００内には、フッ素含有ガスの他に、ＳＡＭ１４を形成するための有機化合物のガスも供給されている。そのため、ＳＡＭ１４を構成する一部の分子が分解されても、直ちに補充されるため、ＳＡＭ１４におけるチタン窒化膜の積層を抑制する機能は維持される。
また、上記した実施形態において、ステップＳ１１の第１の除去工程では、水素ガスのプラズマを用いて金属膜１１の表面に形成された自然酸化膜１３が除去されたが、開示の技術はこれに限られない。例えば、フッ化水素酸等を用いたウエットエッチングにより、金属膜１１の表面に形成された自然酸化膜１３が除去されてもよい。
また、上記した実施形態において、ステップＳ１３の第２の成膜工程では、ＡＬＤにより基板Ｗ上にチタン窒化膜が積層されたが、開示の技術はこれに限られない。他の例として、チタン窒化膜は、ＣＶＤ（Chemical Vapor Deposition）により基板Ｗ上に成膜されてもよい。
また、上記した実施形態において、成膜システム１００には、プラズマ処理装置２００、ＳＡＭ供給装置３００、成膜装置４００、および酸化装置５００がそれぞれ１台ずつ設けられるが、開示の技術はこれに限られない。例えば、成膜システム１００には、最も時間のかかる処理を行う装置が複数設けられ、それ以外の処理については、１台の装置で実現するようにしてもよい。例えば、ステップＳ１２およびＳ１５の処理に時間がかかる場合、ステップＳ１２およびＳ１５の処理を行うＳＡＭ供給装置３００が複数設けられ、ステップＳ１１、Ｓ１３、およびＳ１４の処理を行う装置が１台設けられてもよい。これにより、複数の基板Ｗを処理する場合の処理の待ち時間を削減することができる。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の特許請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｃ キャリア
Ｇ ゲートバルブ
Ｗ 基板
１０ 基材
１１ 金属膜
１２ 絶縁膜
１３ 自然酸化膜
１４ ＳＡＭ
１５ チタン窒化膜
１６ 核
１７ チタン酸化膜
１００ 成膜システム
１０１ 真空搬送室
１０２ ロードロック室
１０３ 大気搬送室
１０４ アライメント室
１０５ ポート
１０６ 搬送機構
１０７ アーム
１０８ 搬送機構
１１０ 制御装置
２００ プラズマ処理装置
３００ ＳＡＭ供給装置
４００ 成膜装置
５００ 酸化装置

Claims (8)

  1. 基板に選択的に成膜を行う成膜方法において、
    表面に金属膜と絶縁膜とが露出している基板を準備する準備工程と、
    前記金属膜上の自然酸化膜を除去する第１の除去工程と、
    フッ素および炭素を含む官能基を有し、チタン窒化膜の成膜を抑制する自己組織化単分子膜を成膜するための化合物を前記基板上に供給することにより、前記絶縁膜上に前記自己組織化単分子膜を成膜する第１の成膜工程と、
    前記金属膜上にチタン窒化膜を成膜する第２の成膜工程と、
    前記基板の表面を酸化する酸化工程と、
    前記基板の表面に前記化合物を供給することにより、前記金属膜上および前記自己組織化単分子膜上に形成されたチタン酸化膜を除去する第２の除去工程と
    を含む成膜方法。
  2. 前記化合物は、前記絶縁膜の表面に吸着する結合性官能基と、フッ素および炭素を含む機能性官能基とを有する請求項１に記載の成膜方法。
  3. 前記化合物は、トリクロロシラン系、メトキシシラン系、またはエトキシシラン系の自己組織化単分子膜材料である請求項２に記載の成膜方法。
  4. 前記酸化工程では、Ｈ2Ｏガス、Ｈ2Ｏ2ガス、Ｏ2ガス、またはＯ3ガスを前記基板の表面に供給することにより、前記基板の表面が酸化される請求項１から３のいずれか一項に記載の成膜方法。
  5. 前記金属膜は、アモルファスシリコン、銅、タングステン、またはコバルトの膜であり、
    前記絶縁膜は、シリコン酸化膜、シリコン窒化膜、またはスピンオンカーボン膜である請求項１から４のいずれか一項に記載の成膜方法。
  6. 前記第１の除去工程では、プラズマにより前記金属膜上の自然酸化膜が除去される請求項１から５のいずれか一項に記載の成膜方法。
  7. 前記第２の除去工程では、前記化合物に加えて、フッ素含有ガスを前記基板の表面に供給することにより、前記金属膜上および前記自己組織化単分子膜上に形成されたチタン酸化膜を除去する請求項１から６のいずれか一項に記載の成膜方法。
  8. 前記フッ素含有ガスは、フッ化水素ガス、四フッ化炭素ガス、モノフルオロメタンガス、ジフルオロメタンガス、トリフルオロメタンガス、六フッ化エタンガス、八フッ化プロパンガス、八フッ化シクロブタンガス、ヘキサフルオロ－１，３－ブタジエンガス、六フッ化硫黄ガス、三フッ化窒素ガス、および三フッ化塩素ガスの中から選択される少なくとも１つのガスである請求項７に記載の成膜方法。
JP2019046077A 2019-03-13 2019-03-13 成膜方法 Active JP7109397B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019046077A JP7109397B2 (ja) 2019-03-13 2019-03-13 成膜方法
US17/593,065 US11830741B2 (en) 2019-03-13 2020-02-28 Method for forming film
PCT/JP2020/008224 WO2020184212A1 (ja) 2019-03-13 2020-02-28 成膜方法
KR1020217031444A KR102735017B1 (ko) 2019-03-13 2020-02-28 성막 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019046077A JP7109397B2 (ja) 2019-03-13 2019-03-13 成膜方法

Publications (2)

Publication Number Publication Date
JP2020147788A JP2020147788A (ja) 2020-09-17
JP7109397B2 true JP7109397B2 (ja) 2022-07-29

Family

ID=72426024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019046077A Active JP7109397B2 (ja) 2019-03-13 2019-03-13 成膜方法

Country Status (4)

Country Link
US (1) US11830741B2 (ja)
JP (1) JP7109397B2 (ja)
KR (1) KR102735017B1 (ja)
WO (1) WO2020184212A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022055462A (ja) * 2020-09-29 2022-04-08 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2022091523A (ja) * 2020-12-09 2022-06-21 東京エレクトロン株式会社 成膜方法
JP2022137698A (ja) * 2021-03-09 2022-09-22 東京エレクトロン株式会社 成膜方法および成膜システム
WO2025089895A1 (ko) * 2023-10-25 2025-05-01 에스케이스페셜티 주식회사 반도체 공정용 조성물 및 반도체 소자의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010540773A (ja) 2007-09-26 2010-12-24 イーストマン コダック カンパニー 無機材料の選択領域堆積法
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化
JP2018026532A (ja) 2016-06-03 2018-02-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 領域選択堆積用の統合クラスタツール
JP2018046279A (ja) 2016-09-13 2018-03-22 東京エレクトロン株式会社 セルフアセンブル単層表面前処理を用いた選択的金属酸化物堆積
JP2018100446A (ja) 2016-11-29 2018-06-28 エーエスエム アイピー ホールディング ビー．ブイ． 酸化物薄膜の堆積
JP2018170409A (ja) 2017-03-30 2018-11-01 東京エレクトロン株式会社 選択成長方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022985A (ja) * 2001-07-10 2003-01-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびその製造装置
WO2004102648A2 (en) 2003-05-09 2004-11-25 Asm America, Inc. Reactor surface passivation through chemical deactivation
JP4032044B2 (ja) * 2003-06-17 2008-01-16 株式会社半導体プロセス研究所 成膜方法、半導体装置の製造方法及び半導体装置
US7030001B2 (en) 2004-04-19 2006-04-18 Freescale Semiconductor, Inc. Method for forming a gate electrode having a metal
JP2009260151A (ja) * 2008-04-18 2009-11-05 Tokyo Electron Ltd 金属ドープ層の形成方法、成膜装置及び記憶媒体
US10378105B2 (en) * 2016-05-31 2019-08-13 Tokyo Electron Limited Selective deposition with surface treatment
US11584986B1 (en) * 2017-11-01 2023-02-21 The Board Of Trustees Of The University Of Illinois Area selective CVD of metallic films using precursor gases and inhibitors
US10892161B2 (en) * 2017-11-14 2021-01-12 Applied Materials, Inc. Enhanced selective deposition process
TWI810808B (zh) * 2017-12-22 2023-08-01 美商應用材料股份有限公司 在導電表面上沉積阻擋層的方法
US10332747B1 (en) * 2018-01-24 2019-06-25 Globalfoundries Inc. Selective titanium nitride deposition using oxides of lanthanum masks
KR102515131B1 (ko) * 2018-04-13 2023-03-29 어플라이드 머티어리얼스, 인코포레이티드 선택적 원자 층 증착 방법들
US20200347493A1 (en) * 2019-05-05 2020-11-05 Applied Materials, Inc. Reverse Selective Deposition

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010540773A (ja) 2007-09-26 2010-12-24 イーストマン コダック カンパニー 無機材料の選択領域堆積法
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化
JP2018026532A (ja) 2016-06-03 2018-02-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 領域選択堆積用の統合クラスタツール
JP2018046279A (ja) 2016-09-13 2018-03-22 東京エレクトロン株式会社 セルフアセンブル単層表面前処理を用いた選択的金属酸化物堆積
JP2018100446A (ja) 2016-11-29 2018-06-28 エーエスエム アイピー ホールディング ビー．ブイ． 酸化物薄膜の堆積
JP2018170409A (ja) 2017-03-30 2018-11-01 東京エレクトロン株式会社 選択成長方法

Also Published As

Publication number Publication date
JP2020147788A (ja) 2020-09-17
KR102735017B1 (ko) 2024-11-28
US11830741B2 (en) 2023-11-28
KR20210139299A (ko) 2021-11-22
WO2020184212A1 (ja) 2020-09-17
US20220189778A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
US10818489B2 (en) Atomic layer deposition of silicon carbon nitride based material
TWI808199B (zh) 選擇性地形成膜之方法及系統
JP6992089B2 (ja) 誘電体膜の選択的堆積のための方法及び装置
CN110581067A (zh) 蚀刻方法及蚀刻装置
JP7109397B2 (ja) 成膜方法
JP2021044534A (ja) 成膜方法
KR20190037126A (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
WO2022039032A1 (ja) 成膜方法および成膜システム
WO2022190889A1 (ja) 成膜方法および成膜システム
US11859278B2 (en) Molecular layer deposition of amorphous carbon films
JP7262354B2 (ja) 成膜方法
WO2021060109A1 (ja) 成膜方法
JP7645659B2 (ja) 炭素系膜の気相堆積
KR20240005938A (ko) 고품질 선택적 실리콘 질화물 증착을 위한 통합된 방법 및 도구
CN118497700A (zh) 在金属表面上选择性沉积杂环钝化膜
KR102795525B1 (ko) 성막 방법
WO2023282131A1 (ja) エッチング方法
JP2024506395A (ja) シリコンベースの誘電体膜の堆積

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R150 Certificate of patent or registration of utility model

Ref document number: 7109397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250