CN108695151A - 选择性沉积方法 - Google Patents

选择性沉积方法 Download PDF

Info

Publication number
CN108695151A
CN108695151A CN201810298565.0A CN201810298565A CN108695151A CN 108695151 A CN108695151 A CN 108695151A CN 201810298565 A CN201810298565 A CN 201810298565A CN 108695151 A CN108695151 A CN 108695151A
Authority
CN
China
Prior art keywords
film
insulating film
conductive film
selective deposition
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810298565.0A
Other languages
English (en)
Other versions
CN108695151B (zh
Inventor
村上博纪
清水亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108695151A publication Critical patent/CN108695151A/zh
Application granted granted Critical
Publication of CN108695151B publication Critical patent/CN108695151B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种能够在使薄膜选择性地沉积于绝缘膜和导电膜露出的基底上时更有效地进行绝缘膜的选择性沉积的选择性沉积方法。所述选择性沉积方法使薄膜选择性地沉积于绝缘膜和导电膜露出的基底上，所述选择性沉积方法具有：准备具有绝缘膜和导电膜露出的基底的被处理体的工序；以及多次重复第一阶段和第二阶段来使硅系绝缘膜选择性地沉积于所述绝缘膜上，并且此时通过与反应气体之间的反应来使导电膜气化，从而使所述导电膜膜减少的工序，其中，在所述第一阶段中，使氨基硅烷系气体吸附于绝缘膜和导电膜上，在所述第二阶段中，供给用于与吸附的氨基硅烷系气体发生反应来形成硅系绝缘膜的反应气体。

Description

选择性沉积方法
技术领域
本发明涉及一种用于使薄膜选择性地沉积在露出有绝缘膜和导电膜的基底上的选择性沉积方法。
背景技术
作为使薄膜选择性地沉积在基底上的选择性沉积方法，公知有利用基底结晶面的面取向的单晶的同质外延沉积法以及异质外延沉积法。例如，在专利文献1中记载了一种使硅外延沉积层沉积在作为基底的单晶硅上的同质外延沉积法。
另外，例如在专利文献2中记载了一种使硅锗外延层沉积在作为基底的单晶硅上的异质外延沉积法。
在上述同质外延沉积法、异质外延沉积法中，存在以下限制：用于选择性沉积的基底受到限定；需要界面的洁净化；以及需要高温工艺等。
因此，作为没有这样的限制的技术，在专利文献3中提出了一种使薄膜选择性地沉积在露出有绝缘膜和金属的基底上的选择性沉积方法，所述选择性沉积方法包括以下工序：将基底的金属用作催化剂，来使膜选择性地沉积在基底的金属上，该膜通过燃烧而减少；以及一边使通过燃烧而减少的膜燃烧，一边使氧化硅膜选择性地沉积在基底的绝缘膜上。
专利文献1：日本特开2014-175337号公报
专利文献2：日本特开2009-231836号公报
专利文献3：日本特开2016-86145号公报
发明内容
发明要解决的问题
在专利文献3中示出了在使绝缘膜选择性沉积在绝缘膜上时，一边使通 过燃烧而减少的膜例如碳燃烧，一边使SiO2膜选择性沉积在作为绝缘膜的SiO2上，但没有示出有效地产生以上效果的具体方法。
因而，本发明的课题在于提供一种在为了进行针对更微细的半导体装置构造的选择性沉积而使薄膜选择性地沉积在露出有绝缘膜和导电膜的基底上时能够更有效地进行绝缘膜的选择性沉积的选择性沉积方法。
用于解决问题的方案
为了解决上述课题，本发明的第一观点提供一种选择性沉积方法，用于使薄膜选择性地沉积在露出有绝缘膜和导电膜的基底上，所述选择性沉积方法的特征在于，包括以下工序：准备被处理体，该被处理体具有露出有绝缘膜和导电膜的基底；以及将在所述绝缘膜和所述导电膜上吸附氨基硅烷系气体的第一阶段以及供给用于与所吸附的所述氨基硅烷系气体发生反应来形成硅系绝缘膜的反应气体的第二阶段重复多次，来使硅系绝缘膜选择性地沉积在所述绝缘膜上，并且在此时使所述导电膜通过与所述反应气体之间的反应而气化来使膜减少。
本发明的第二观点提供一种选择性沉积方法，用于使薄膜选择性地沉积在露出有绝缘膜和导电膜的基底上，所述选择性沉积方法的特征在于，包括以下工序：准备被处理体，该被处理体具有露出有绝缘膜和导电膜的基底；以及将在所述绝缘膜和所述导电膜上吸附氨基硅烷系气体的第一阶段以及供给用于与所吸附的所述氨基硅烷系气体发生反应来形成硅系绝缘膜的反应气体的第二阶段重复多次，来使硅系绝缘膜选择性地沉积在所述绝缘膜上，并且在此时使所述导电膜通过与所述反应气体之间的反应而气化来使膜减少；以及接着，使所述导电膜选择性地沉积，其中，将所述硅系绝缘膜的选择性沉积工序和所述导电膜的选择性沉积工序进行规定次数。
本发明的第三观点提供了一种选择性沉积方法，用于使薄膜选择性地沉积在绝缘膜和导电膜露出的基底上，所述选择性沉积方法的特征在于，包括以下工序：准备被处理体，该被处理体具有露出有绝缘膜和作为导电膜的金属膜的基底；使规定的导电膜选择性地沉积在所述金属膜之上；以及将在所 述绝缘膜和所述导电膜上吸附氨基硅烷系气体的第一阶段以及供给用于与所吸附的所述氨基硅烷系气体发生反应来形成硅系绝缘膜的反应气体的第二阶段重复多次，来使硅系绝缘膜选择性地沉积在所述绝缘膜上，并且在此时使所述导电膜通过与所述反应气体之间的反应而气化来使膜减少。
本发明的第四观点提供一种选择性沉积方法，用于使薄膜选择性地沉积在露出有绝缘膜和导电膜的基底上，所述选择性沉积方法的特征在于，包括以下工序：准备，该被处理体具有露出有绝缘膜和作为导电膜的金属膜的基底；使规定的导电膜选择性地沉积在所述金属膜之上；将在所述绝缘膜和所述导电膜上吸附氨基硅烷系气体的第一阶段以及供给用于与所吸附的所述氨基硅烷系气体发生反应来形成硅系绝缘膜的反应气体的第二阶段重复多次，来使硅系绝缘膜选择性地沉积在所述绝缘膜上，并且在此时使所述导电膜通过与所述反应气体之间的反应而气化来使所述导电膜膜减少；以及使所述导电膜选择性地沉积，其中，将所述硅系绝缘膜的选择性沉积工序和所述导电膜的选择性沉积工序进行规定次数。
在上述第二观点和第四观点中，以所述硅系绝缘膜的选择性沉积工序和所述导电膜的选择性沉积工序中的某一工序结束。
在上述第三观点和第四观点中，所述金属膜能够使用从包括钨(W)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、锌(Zn)、镓(Ga)、锗(Ge)、硅(Si)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、铪(Hf)、铑(Rh)、钯(Pd)、铟(In)、锡(Sn)、钽(Ta)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)的组选择出的金属的膜。
在上述第一观点～第四观点中，也可以是，还包括将沉积出的所述硅系绝缘膜或沉积出的导电膜去除的工序。
优选的是，所述氨基硅烷系气体在一个分子中包含两个以上的烃基。另外，进一步优选的是，所述氨基硅烷系气体在所述烃基为甲基的情况下，在一个分子中包含四个以上的甲基。
所述硅系绝缘膜可以为氧化硅膜，所述反应气体可以为氧化剂，所述导 电膜可以为通过氧化剂被氧化而气化的物质。在该情况下，作为所述导电膜，能够使用钌膜或碳膜。另外，作为所述氧化剂，能够使用从臭氧气体、O2气体、O2/H2混合气体、H2O气体中选择出的气体。
所述硅系绝缘膜可以为氮化硅膜，所述反应气体可以为氮化剂，所述导电膜可以为通过氮化剂被氮化而气化的物质。作为所述导电膜，能够使用锗膜。另外，作为所述氮化剂，能够使用从氨气、肼系气体、氢气中选择出的气体。
发明的效果
根据本发明，将在绝缘膜和所述导电膜上吸附氨基硅烷系气体的第一阶段以及供给用于与所吸附的所述氨基硅烷系气体发生反应来形成硅系绝缘膜的反应气体的第二阶段重复多次，来使硅系绝缘膜选择性地沉积在所述绝缘膜上，并且在此时使导电膜通过与反应气体之间的反应而气化来使膜减少，因此即使为微细的半导体装置构造，也能够有效地使硅系绝缘膜选择性沉积。
附图说明
图1是表示第一实施方式所涉及的选择性沉积方法的一例的流程图。
图2A是概要性地表示进行图1所示的选择性沉积方法的各工序时的状态的截面图。
图2B是概要性地表示进行图1所示的选择性沉积方法的各工序时的状态的截面图。
图2C是概要性地表示进行图1所示的选择性沉积方法的各工序时的状态的截面图。
图2D是概要性地表示进行图1所示的选择性沉积方法的各工序时的状态的截面图。
图2E是概要性地表示进行图1所示的选择性沉积方法的各工序时的状态的截面图。
图2F是概要性地表示进行图1所示的选择性沉积方法的各工序时的状态的截面图。
图3A是表示从图2F的状态下去除导电膜6后的状态的截面图。
图3B是表示从图2F的状态下去除绝缘膜5后的状态的截面图。
图4是进行第一实施方式的步骤2时的时序图。
图5是表示第一实施方式所涉及的选择性沉积方法的其它例的流程图。
图6是表示第二实施方式所涉及的选择性沉积方法的一例的流程图。
图7A是概要性地表示进行图6所示的选择性沉积方法的各工序时的状态的截面图。
图7B是概要性地表示进行图6所示的选择性沉积方法的各工序时的状态的截面图。
图7C是概要性地表示进行图6所示的选择性沉积方法的各工序时的状态的截面图。
图7D是概要性地表示进行图6所示的选择性沉积方法的各工序时的状态的截面图。
图7E是概要性地表示进行图6所示的选择性沉积方法的各工序时的状态的截面图。
图7F是概要性地表示进行图6所示的选择性沉积方法的各工序时的状态的截面图。
图7G是概要性地表示进行图6所示的选择性沉积方法的各工序时的状态的截面图。
图8A是表示从图7G的状态下去除导电膜8及9后的状态的截面图。
图8B是表示从图7G的状态下去除绝缘膜5后的状态的截面图。
图9是表示第二实施方式所涉及的选择性沉积方法的其它例的流程图。
图10是表示第三实施方式所涉及的选择性沉积方法的一例的流程图。
图11A是概要性地表示进行图10所示的选择性沉积方法的各工序时的状态的截面图。
图11B是概要性地表示进行图10所示的选择性沉积方法的各工序时的状态的截面图。
图11C是概要性地表示进行图10所示的选择性沉积方法的各工序时的状态的截面图。
图11D是概要性地表示进行图10所示的选择性沉积方法的各工序时的状态的截面图。
图11E是概要性地表示进行图10所示的选择性沉积方法的各工序时的状态的截面图。
图11F是概要性地表示进行图10所示的选择性沉积方法的各工序时的状态的截面图。
图12A是表示从图11F的状态下去除导电膜16后的状态的截面图。
图12B是表示从图11F的状态下去除绝缘膜15后的状态的截面图。
图13是表示第三实施方式所涉及的选择性沉积方法的其它例的流程图。
附图标记说明
1：半导体晶圆(硅晶圆)；2：绝缘膜(SiO2膜)；3：导电膜(Ru或C膜)；4：SiO2单分子膜；5：绝缘膜(SiO2膜)；6、8、9：导电膜(Ru膜或C膜)；7：金属膜；12：绝缘膜(SiN膜)；13：导电膜(Ge膜)；14：SiN单分子膜；15：绝缘膜(SiN膜)；16：导电膜(Ge膜)。
具体实施方式
下面，参照附图来说明本发明的实施方式。
<第一实施方式>
首先，说明第一实施方式。图1是表示第一实施方式所涉及的选择性沉积方法的一例的流程图，图2A～图2F是概要性地表示进行图1所示的选择性沉积方法的各工序时的状态的截面图。
首先，如图2A所示，准备在作为半导体基板的半导体晶圆例如硅晶圆(以下称作晶圆)1上形成有绝缘膜2与导电膜3交替出现的图案的构造体来作为 被处理体(步骤1)。该构造体与半导体集成电路装置的制造中的构造体相仿，绝缘膜2和导电膜3的露出面为晶圆1的被处理面，成为用于薄膜选择性地沉积的基底。
绝缘膜2为氧化硅膜(SiO2膜)，导电膜3为至少表面部分会通过氧化(燃烧)而气化(升华)的物质、例如钌膜(Ru膜)或碳膜(C膜)。导电膜3既可以只包含Ru膜、C膜这样的通过氧化而气化的物质，也可以是在基底物质之上形成有通过氧化而气化的物质。
此外，在图2A中，绝缘膜2与导电膜3的露出面的高度相同，但导电膜3的高度可以比绝缘膜2的高度高。
接着，将Si前体的供给(子步骤2a)与氧化剂的供给(子步骤2b)交替地重复多次(步骤2)。在进行子步骤2a的Si前体的供给时，如图2B所示，Si前体P吸附于绝缘膜2和导电膜3的整个露出面。另一方面，在进行子步骤2b的氧化剂的供给时，如图2C所示，在包括SiO2膜的绝缘膜2上，所吸附的Si前体通过氧化剂而被氧化，形成薄的SiO2单分子膜4，但在导电膜3上，表面物质例如Ru或C通过氧化剂被氧化而气化(升华)，从而膜减少。此时，导电膜3上的Si前体也脱离。
因此，通过将子步骤2a和子步骤2b重复规定次数来进行步骤2，如图2D所示，通过原子层沉积法(Atomic Layer Deposition；ALD)在构成绝缘膜2的SiO2膜上沉积包括规定的厚度的SiO2膜的绝缘膜5，并且导电膜3减少。
接着，供给包含与导电膜3的表面部分相同的物质的前体，如图2E所示，只在导电膜3上选择性沉积与导电膜3相同的、通过氧化而气化的导电膜6(步骤3)。即，Ru、C等导电性物质在SiO2上的孵育时间非常长，几乎不成膜，因此只选择性沉积在导电膜3上。此时，导电膜6以被绝缘膜5引导的方式大致垂直地沉积。
将上述步骤2和步骤3进行规定次数，在达到规定的膜厚度之后结束。
由此，如图2F所示，能够得到与绝缘膜2的图案自对准的绝缘膜5以及与导电膜3的图案自对准的导电膜6。在该情况下，在使由SiO2膜构成的绝缘膜5选择性地沉积时，通过ALD在绝缘膜2上形成绝缘膜5，并且导电膜3通过氧化被气化而膜减少，因此能够使绝缘膜5有效地进行选择性沉积。
另外，使由SiO2膜构成的绝缘膜5和由Ru膜或C膜构成的导电膜6进行选择性沉积，因此不需要光刻工序。因此，即使绝缘膜2的宽度W1和导电膜3的宽度W2这两方微细化到光刻的分辨率界限以下也能够应对。
如以上那样，在形成规定膜厚度的绝缘膜5和导电膜6之后，如图3A、图3B所示，去除导电膜6或绝缘膜5而留下需要的膜，由此能够用作上层配线的连接对齐。此外，此时，既可以将绝缘膜2的一部分或全部与绝缘膜5一同去除，也可以将导电膜3的一部分或全部与导电膜6一同去除。在导电膜6为C膜时，通过使用形成绝缘膜5时的氧化剂能够容易地去除导电膜6。
关于处理装置并无特别限定，例如能够使用在层叠有例如50～100张左右的多个被处理体的状态下进行处理的立式批量成膜装置、对被处理体逐张进行处理的单片式处理装置等各种装置。
接着，对上述步骤2详细地进行说明。
作为上述步骤2的子步骤2a中使用的Si前体，使用氨基硅烷系气体。作为氨基硅烷系气体，优选配体的分子量比较大，并且优选存在于一个分子内的烃基为两个以上。另外，在烃基为分子量小的甲基的情况下，优选存在于一个分子内的甲基为四个以上。在这样的配体的分子量比较大的氨基硅烷附着在导电膜3上之后，在供给氧化剂时，氧化剂容易到达导电膜3，几乎不发生基于氧化剂的SiO2的生成就能够使导电膜3氧化。
作为氨基硅烷系气体的优选例，能够列举三(二甲氨基)硅烷(3DMAS)、四(二甲氨基)硅烷(4DMAS)、三甲基硅烷二甲胺(TMSDMA)等。
作为氨基硅烷系气体的烃基，能够使用包括由烷烃、烯烃、炔、环烷烃、环烯烃、从环炔衍生出的例如烷基、乙烯基、乙炔基、苯基等烃基。
作为上述步骤2的子步骤2b中使用的氧化剂，能够列举臭氧(O3)气体、O2气体、O2/H2混合气体、H2O气体等。
在进行步骤2时，将由在晶圆1上形成有绝缘膜2和导电膜3的构造体形成 的被处理体保持在处理容器内，如图4所示，以间隔处理容器内的吹扫等将被处理体的吸附气体等多余的气体去除的处理的方式交替地供给作为Si前体的氨基硅烷系气体和氧化剂。作为吹扫气体，能够使用N2气体、Ar气体等非活性气体。
使用立式批量处理装置的情况下的步骤2的处理条件的优选例如下所示。
处理温度：200℃
Si前体：3DMAS
氧化剂：O3气体
Si前体供给条件
3DMAS气体流量：50～300sccm
供给时间：5～30sec
处理压力：0.1～4Torr(13.3～533Pa)
氧化条件
O3气体流量：6.5sLm
供给时间：60～600sec
处理压力：0.5Torr(66.7Pa)
接着，对步骤3详细地进行说明。
作为上述步骤3中使用的前体，使用包含构成导电膜3的至少表面的物质的前体，在导电膜3的表面上形成包含与导电膜3的至少表面的材料相同的材料的导电膜6。例如，在导电膜3的至少表面为Ru膜的情况下，例如能够将羰合钌(Ru3(CO)12)用作形成导电膜6时的钌前体且通过化学气相沉积法(CVD)、优选热CVD法来形成导电膜6。作为钌前体，能够使用环戊二烯系等其它有机钌化合物。
使用立式批量处理装置将导电膜6形成为Ru膜的情况下的步骤3的处理条件的优选例如下所示。
处理温度：200℃
钌前体：Ru3(CO)12
Ru3(CO)12气体流量：10sccm
处理时间：900sec
处理压力：0.1Torr(13.3Pa)
在导电膜3的至少表面为碳膜的情况下，作为形成导电膜6时的碳前体，如专利文献3中记载的那样能够使用丁二烯(C4H6)等烃气体，作为反应气体，能够使用含卤气体、例如氯气(Cl2气体)等卤气或卤化烃气体。作为烃气体，除了C4H6以外还能够列举C2H2、C5H8。作为卤气体，除了Cl2气体以外还能够使用碘气(I2气体)。
使用立式批量处理装置将导电膜6形成为碳膜的情况下的步骤3的处理条件的优选例如下所示。
处理温度：350℃
碳前体：C4H6
反应气体：Cl2气体
C4H6气体流量：200sccm
Cl2气体流量50sccm
处理时间：180min
处理压力：6Torr(798Pa)
此外，关于步骤2和步骤3的次数并无特别限定，另外，关于最终的工序也无限定，既可以以步骤2结束也可以以步骤3结束。另外，在要留下绝缘膜5的情况下，如图5所示，可以仅进行一次步骤2而不进行步骤3。另外，在要留下导电膜6的情况下，可以不重复进行步骤2、3而以步骤3结束。
<第二实施方式>
接下来，说明第二实施方式。图6为表示第二实施方式所涉及的选择性沉积方法的一例的流程图，图7A～图7G为概要性地表示进行图6所示的选择性沉积方法的各工序时的状态的截面图。
首先，如图7A所示，准备作为被处理体的、在晶圆1上交替地形成有绝 缘膜2与作为导电膜的金属膜7的构造体(步骤11)。该构造体与半导体集成电路装置的制造中的构造体相仿，绝缘膜2和金属膜7的露出面为晶圆1的被处理面，成为用于薄膜选择性地沉积的基底。
与第一实施方式同样地，绝缘膜2为氧化硅膜(SiO2膜)。另一方面，作为金属膜7，例如使用钨(W)。
接着，如图7B所示，使通过氧化(燃烧)而气化(升华)的导电膜8、例如Ru膜或C膜选择性地沉积在金属膜7上(步骤12)。该处理与上述专利文献3的图2B所示的步骤2(图1)相同。
由此，通过金属膜7的催化剂作用，在金属膜7的表面促进导电膜8的成膜反应，作为导电膜8，例如通过专利文献3的0017段所记载的(1)～(5)式来形成C膜。另一方面，如专利文献3的0015段所记载的那样，在作为绝缘膜2的SiO2膜上，成膜反应的孵育时间极长，导电膜8选择性地沉积在金属膜7上。
作为构成金属膜7的金属，除了W以外还能够列举钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、锌(Zn)、镓(Ga)、锗(Ge)、硅(Si)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、铪(Hf)、铑(Rh)、钯(Pd)、铟(In)、锡(Sn)、钽(Ta)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)等。
在步骤12中，能够在与第一实施方式的步骤3相同的条件下形成Ru膜或C膜。
接着，将Si前体的供给(子步骤13a)与氧化剂的供给(子步骤13b)交替地重复多次(步骤13)。这与第一实施方式的步骤2相同，在进行子步骤13a的Si前体的供给时，如图7C所示，Si前体吸附于绝缘膜2和导电膜8的整个露出面。另一方面，在进行子步骤13b的氧化剂的供给时，如图7D所示，被吸附在由SiO2膜构成绝缘膜2上的Si前体通过氧化剂被氧化，从而形成薄的SiO2单分子膜4，但在导电膜8上，表面物质例如Ru或C通过氧化剂被氧化而升华(气化)，从而膜减少。此时，导电膜8上的Si前体也脱离。
因此，通过将子步骤13a和子步骤13b重复规定次数来进行步骤13，如图7E所示，在构成绝缘膜2的SiO2膜上通过ALD形成并沉积由规定厚度的SiO2膜构成绝缘膜5，导电膜8膜减少。
步骤13时的Si前体、氧化剂、处理条件的优选例等与第一实施方式的步骤2相同。
接着，供给包含与导电膜8的表面部分相同的物质的前体，如图7F所示，只在导电膜8上选择性地沉积与导电膜8相同的、通过氧化而气化的导电膜9(步骤14)。该步骤与第一实施方式的步骤3同样地进行。
进行上述步骤12之后，将步骤13和步骤14进行规定次数，达到规定的膜厚度后结束。
由此，如图7G所示，能够得到与绝缘膜2的图案自对准的绝缘膜5以及与金属膜7的图案自对准的导电膜8和导电膜9。在该情况下，在想要使由SiO2膜构成的绝缘膜5选择性地沉积时，在绝缘膜2上通过ALD来形成绝缘膜5，导电膜8通过氧化而气化从而膜减少，因此能够有效地使绝缘膜5选择性沉积。
另外，在本实施方式中，也使由SiO2膜构成的绝缘膜5和由Ru膜或C膜构成的导电膜9选择性沉积，因此不需要光刻工序，即使绝缘膜2的宽度W1和金属膜7的宽度W2这两方被微细化到光刻的分辨率界限以下，也能够进行应对。
在本实施方式中也是，在形成了规定膜厚度的绝缘膜5和导电膜9之后，如图8A、图8B所示，将导电膜8及9或绝缘膜5去除，留下所需的膜，由此能够用作上层配线的连接对准。此外，此时也可以将绝缘膜2的一部分或全部与绝缘膜5一同去除，也可以将金属膜7的一部分或全部与导电膜8及9一同去除。在导电膜8及9为C膜时，通过使用形成绝缘膜5时的氧化剂，能够更容易地进行去除。
此外，关于步骤13和步骤14的次数并无特别限定，另外，关于最终的工序也无限定，既可以以步骤13结束也可以以步骤14结束。在要留下绝缘膜5的情况下，如图9所示，也可以将步骤12和步骤13进行一次后结束而不进行步骤14。
另外，在利用基底的金属膜7的材料形成C膜来作为导电膜时，有时在低 的温度下难以发生烃气和含卤气体的反应。在这样的情况下，也可以在金属膜7之上形成由容易发生该反应的其它金属构成的金属膜。在该情况下，能够使用专利文献3的第三实施方式所记载的方法。
<第三实施方式>
接着，说明第三实施方式。在本实施方式中，对应用氮化硅膜(SiN膜)作为绝缘膜的情况进行说明。图10是表示第三实施方式所涉及的选择性沉积方法的一例的流程图，图11A～图11F为概要性地表示进行图10所示的选择性沉积方法的各工序时的状态的截面图。
首先，如图11A所示，作为被处理体，准备在作为半导体基板的半导体晶圆例如硅晶圆(以下称作晶圆)1上形成有绝缘膜12与导电膜13交替地出现的图案的构造体(步骤21)。该构造体与半导体集成电路装置的制造中的构造体相仿，绝缘膜12和导电膜13的露出面为晶圆1的被处理面，成为用于薄膜选择性地沉积的基底。
绝缘膜12为氮化硅膜(SiN膜)，导电膜13的至少表面部分由通过氮化而气化的物质构成，例如锗膜(Ge膜)。导电膜13既可以仅由Ge膜这样的通过氮化而气化的物质构成，也可以构成为在基底物质之上形成有通过氮化而气化的物质。
此外，在图11A中，绝缘膜12的露出面与导电膜13的露出面的高度相同，但也可以是，导电膜13的高度比绝缘膜12的高度高。
接着，将Si前体的供给(子步骤22a)与氮化剂的供给(子步骤22b)交替地重复多次(步骤22)。在进行子步骤22a的Si前体的供给时，如图11B所示，Si前体P吸附于绝缘膜12和导电膜13的整个露出面。另一方面，在进行子步骤22b的氮化剂的供给时，如11C所示，被吸附在由SiN膜构成的绝缘膜12上的Si前体通过氮化剂被氮化，从而形成薄的SiN单分子膜14，但在导电膜13上，表面物质例如Ge通过氮化剂被氮化而气化(升华)，从而膜减少。此时，导电膜13上的Si前体也脱离。
因此，通过将子步骤22a和子步骤22b重复规定次数来进行步骤22，如图11D所示，在构成绝缘膜12的SiN膜上通过ALD沉积来沉积由规定厚度的SiN膜构成的绝缘膜15，导电膜13减少。
接着，供给包含与导电膜13的表面部分相同的物质的前体，如图11E所示，只在导电膜13上选择性沉积与导电膜13相同的、通过氮化而气化的导电膜16(步骤23)。即，Ge等金属在SiO2上的孵育时间非常长，几乎不能成膜，因此只选择性沉积在导电膜13上。此时，导电膜16以被绝缘膜15引导的方式大致垂直地进行沉积。
将上述步骤22和步骤23进行规定次数，达到规定的膜厚度之后结束。
由此，如图11F所示，能够得到与绝缘膜12的图案自对准的绝缘膜15以及与导电膜13的图案自对准的导电膜16。在该情况下，在想要使由SiN膜构成的绝缘膜15选择性地沉积时，在绝缘膜12上通过ALD形成绝缘膜15，导电膜13通过氮化而气化，从而膜减少，因此能够有效地使绝缘膜15选择性沉积。
另外，由于使由SiN膜构成的绝缘膜15和由Ge膜构成的导电膜16选择性沉积，因此不需光刻工序。因此，即使绝缘膜12的宽度W1和导电膜13的宽度W2这双方微细化到光刻的分辨率界限以下，也能够进行应对。
在如以上那样形成了规定膜厚度的绝缘膜15和导电膜16之后，如图12A、图12B所示，将导电膜16或绝缘膜15去除而留下所需的膜，由此能够用作上层配线的连接对齐。此外，此时既可以将绝缘膜12的一部分或全部与绝缘膜15一同去除，也可以将导电膜13的一部分或全部与导电膜16一同去除。
在本实施方式中也是，关于处理装置并无特别限定，例如能够使用立式批量成膜装置、对被处理体逐张进行处理的单片式处理装置等各种装置。
接着，详细地说明上述步骤22。
与第一实施方式相同地，将氨基硅烷系气体用作上述步骤22的子步骤22a中使用的Si前体。作为氨基硅烷系气体，优选配体的分子量比较大，并且优选存在于一个分子内的烃基为两个以上。另外，在烃基为分子量小的甲基的情况下，优选存在于一个分子内的甲基为四个以上。在像这样的配体的分子量比较大的氨基硅烷附着在导电膜13上之后，在供给氮化剂时，氮化剂容 易到达导电膜13，能够几乎不发生由氮化剂引起的SiN的生成地使导电膜3氧化。
作为氨基硅烷系气体的优选例，能够使用与第一实施方式相同的气体。氨基硅烷系气体的烃基也能够使用与第一实施方式相同的烃基。
作为上述步骤22的子步骤22b中使用的氮化剂，能够列举氨(NH3)、肼系气体、氢气等。
在进行步骤22时，将由在晶圆1上形成有绝缘膜12和导电膜13的构造体构成的被处理体保持在处理容器内，与第一实施方式的图4同样地，以间隔处理容器内的吹扫等将被处理体的吸附气体等多余的气体去除的处理的方式交替地供给作为Si前体的氨基硅烷系气体和氮化剂。作为吹扫气体，能够使用N2气体、Ar气体等非活性气体。
使用立式批量处理装置的情况下的步骤22的处理条件的优选例如以下所示。
处理温度：300℃
Si前体：3DMAS
氮化剂：NH3气体
Si前体供给条件
3DMAS气体流量：50～300sccm
供给时间：1～60sec
处理压力：0.1～5Torr(13.3～667Pa)
氮化条件
NH3气体流量：5sLm
供给时间：5～60sec
处理压力：0.3Torr(39.9Pa)
接着，详细地说明步骤23。
作为上述步骤23中使用的前体，使用包含构成导电膜13的至少表面的物质的前体，在导电膜13的表面上形成由与导电膜13的至少表面相同的材料构 成的导电膜16。例如，在导电膜13的至少表面为Ge膜的情况下，例如能够将锗烷(GeH4)等锗系化合物用作形成导电膜16时的锗前体并且通过化学气相沉积法(CVD)、优选热CVD法来形成导电膜16。
使用立式批量处理装置将导电膜16形成为Ge膜的情况下的步骤23的处理条件的优选例如以下所示。
处理温度：300℃
锗前体：GeH4
GeH4气体流量：100sccm
处理时间：900sec
处理压力：1Torr(133Pa)
此外，关于步骤22和步骤23的次数并无特别限定，另外，关于最终的工序也无限定，既可以以步骤22结束也可以以步骤23结束。另外，在要留下绝缘膜15的情况下，也可以如图13所示那样仅进行一次步骤22而不进行步骤23。另外，在要留下导电膜16的情况下，也可以不重复步骤22、23而以步骤23结束。
另外，如第二实施方式所示，也可以在基底的金属膜之上形成通过氮化而气化的导电膜之后，通过上述的过程进行SiN膜的选择性沉积和导电膜的选择性沉积。
<其它应用>
以上对本发明的实施方式进行了说明，但本发明不限定为上述的实施方式，能够在不脱离其主旨的范围内进行各种变形。
例如，在上述实施方式中，示出了作为绝缘膜的SiO2膜与作为导电膜的Ru膜、C膜之类的通过氧化而气化的物质的组合以及作为绝缘膜的SiN膜与作为导电膜的Ge膜之类的通过氮化而气化的物质的组合，但本发明不限于此，只要是如下情况就能够应用本发明；通过作为Si前体的氨基硅烷气体与反应气体之间的ALD在硅系的绝缘膜上选择性地沉积硅系的绝缘膜，并且使用在使绝缘膜沉积的期间通过与反应气体之间的反应而气化从而膜减少的 物质来作为导电膜。

Claims (16)

1.一种选择性沉积方法，用于使薄膜选择性地沉积在露出有绝缘膜和导电膜的基底上，所述选择性沉积方法的特征在于，包括以下工序：
准备被处理体，该被处理体具有露出有绝缘膜和导电膜的基底；以及
将在所述绝缘膜和所述导电膜上吸附氨基硅烷系气体的第一阶段以及供给用于与所吸附的所述氨基硅烷系气体发生反应来形成硅系绝缘膜的反应气体的第二阶段重复多次，来使硅系绝缘膜选择性地沉积在所述绝缘膜上，并且在此时使所述导电膜通过与所述反应气体之间的反应而气化来使膜减少。
2.一种选择性沉积方法，用于使薄膜选择性地沉积在露出有绝缘膜和导电膜的基底上，所述选择性沉积方法的特征在于，包括以下工序：
准备被处理体，该被处理体具有露出有绝缘膜和导电膜的基底；
将在所述绝缘膜和所述导电膜上吸附氨基硅烷系气体的第一阶段以及供给用于与所吸附的所述氨基硅烷系气体发生反应来形成硅系绝缘膜的反应气体的第二阶段重复多次，来使硅系绝缘膜选择性地沉积在所述绝缘膜上，并且在此时使所述导电膜通过与所述反应气体之间的反应而气化来使膜减少；以及
接着，使所述导电膜选择性地沉积，
其中，将所述硅系绝缘膜的选择性沉积工序和所述导电膜的选择性沉积工序进行规定次数。
3.一种选择性沉积方法，用于使薄膜选择性地沉积在露出有绝缘膜和导电膜的基底上，所述选择性沉积方法的特征在于，包括以下工序：
准备被处理体，该被处理体具有露出有绝缘膜和作为导电膜的金属膜的基底；
使规定的导电膜选择性地沉积在所述金属膜之上；以及
将在所述绝缘膜和所述导电膜上吸附氨基硅烷系气体的第一阶段以及供给用于与所吸附的所述氨基硅烷系气体发生反应来形成硅系绝缘膜的反应气体的第二阶段重复多次，来使硅系绝缘膜选择性地沉积在所述绝缘膜上，并且在此时使所述导电膜通过与所述反应气体之间的反应而气化来使膜减少。
4.一种选择性沉积方法，用于使薄膜选择性地沉积在露出有绝缘膜和导电膜的基底上，所述选择性沉积方法的特征在于，包括以下工序：
准备被处理体，该被处理体具有露出有绝缘膜和作为导电膜的金属膜的基底；
使规定的导电膜选择性地沉积在所述金属膜之上；
将在所述绝缘膜和所述导电膜上吸附氨基硅烷系气体的第一阶段以及供给用于与所吸附的所述氨基硅烷系气体发生反应来形成硅系绝缘膜的反应气体的第二阶段重复多次，来使硅系绝缘膜选择性地沉积在所述绝缘膜上，并且在此时使所述导电膜通过与所述反应气体之间的反应而气化来使膜减少；以及
使所述导电膜选择性地沉积，
其中，将所述硅系绝缘膜的选择性沉积工序和所述导电膜的选择性沉积工序进行规定次数。
5.根据权利要求2或4所述的选择性沉积方法，其特征在于，
以所述硅系绝缘膜的选择性沉积工序和所述导电膜的选择性沉积工序中的某一工序结束。
6.根据权利要求3或4所述的选择性沉积方法，其特征在于，
所述金属膜为从包括钨(W)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、锌(Zn)、镓(Ga)、锗(Ge)、硅(Si)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、铪(Hf)、铑(Rh)、钯(Pd)、铟(In)、锡(Sn)、钽(Ta)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)的组中选择出的金属的膜。
7.根据权利要求1所述的选择性沉积方法，其特征在于，
还包括将沉积出的所述硅系绝缘膜去除的工序。
8.根据权利要求2至6中的任一项所述的选择性沉积方法，其特征在于，
还包括将沉积出的所述硅系绝缘膜或沉积出的导电膜去除的工序。
9.根据权利要求1至8中的任一项所述的选择性沉积方法，其特征在于，
所述氨基硅烷系气体在一个分子中包含两个以上的烃基。
10.根据权利要求9所述的选择性沉积方法，其特征在于，
所述氨基硅烷系气体在所述烃基为甲基的情况下，在一个分子中包含四个以上的甲基。
11.根据权利要求1至10中的任一项所述的选择性沉积方法，其特征在于，
所述硅系绝缘膜为氧化硅膜，所述反应气体为氧化剂，所述导电膜为通过氧化剂被氧化而气化的物质。
12.根据权利要求11所述的选择性沉积方法，其特征在于，
所述导电膜为钌膜或碳膜。
13.根据权利要求11或12所述的选择性沉积方法，其特征在于，
所述氧化剂为从臭氧气体、O2气体、O2/H2混合气体、H2O气体中选择出的气体。
14.根据权利要求1至10中的任一项所述的选择性沉积方法，其特征在于，
所述硅系绝缘膜为氮化硅膜，所述反应气体为氮化剂，所述导电膜为通过氮化剂被氮化而气化的物质。
15.根据权利要求14所述的选择性沉积方法，其特征在于，
所述导电膜为锗膜。
16.根据权利要求14或15所述的选择性沉积方法，其特征在于，
所述氮化剂为从氨气、肼系气体、氢气中选择出的气体。
CN201810298565.0A 2017-03-30 2018-03-30 选择性沉积方法 Active CN108695151B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017066859A JP6832776B2 (ja) 2017-03-30 2017-03-30 選択成長方法
JP2017-066859 2017-03-30

Publications (2)

Publication Number Publication Date
CN108695151A true CN108695151A (zh) 2018-10-23
CN108695151B CN108695151B (zh) 2023-08-22

Family

ID=63669771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810298565.0A Active CN108695151B (zh) 2017-03-30 2018-03-30 选择性沉积方法

Country Status (5)

Country Link
US (1) US10546741B2 (zh)
JP (1) JP6832776B2 (zh)
KR (1) KR102264574B1 (zh)
CN (1) CN108695151B (zh)
TW (1) TWI716675B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110257868A (zh) * 2019-06-13 2019-09-20 西安交通大学 一种硅/镍铁钒光阳极制备方法
CN113621941A (zh) * 2020-05-08 2021-11-09 韩松化学株式会社 硅前体和使用其制造含硅薄膜的方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
TWI686499B (zh) 2014-02-04 2020-03-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
JP7169072B2 (ja) * 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
CN110651064B (zh) 2017-05-16 2022-08-16 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
WO2020145269A1 (ja) * 2019-01-10 2020-07-16 セントラル硝子株式会社 基板、選択的膜堆積方法、有機物の堆積膜及び有機物
JP7109397B2 (ja) * 2019-03-13 2022-07-29 東京エレクトロン株式会社 成膜方法
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
JP7278164B2 (ja) * 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
KR20230173313A (ko) * 2022-06-17 2023-12-27 에스케이스페셜티 주식회사 아미노실란계 전구체를 이용한 실리콘 산화막의 선택적 증착 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429983A (en) * 1993-12-27 1995-07-04 Fujitsu Limited Method of manufacturing semiconductor device
US20110156155A1 (en) * 1994-05-27 2011-06-30 Shuji Ikeda Semiconductor integrated circuit device and process for manufacturing the same
JP2012142421A (ja) * 2010-12-28 2012-07-26 Tokyo Electron Ltd 薄膜形成方法、薄膜形成装置及びプログラム
US20150217330A1 (en) * 2014-02-04 2015-08-06 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
JP2016086145A (ja) * 2014-10-29 2016-05-19 東京エレクトロン株式会社 選択成長方法および基板処理装置
US20160148839A1 (en) * 2014-11-11 2016-05-26 The Board Of Trustees Of The University Of Iiiinois Use of an inhibitor molecule in chemical vapor deposition to afford deposition of copper on a metal substrate with no deposition on adjacent sio2 substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7666773B2 (en) * 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US7790631B2 (en) * 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
EP2104135B1 (en) 2008-03-20 2013-06-12 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
TWI509695B (zh) * 2010-06-10 2015-11-21 Asm Int 使膜選擇性沈積於基板上的方法
JP5931780B2 (ja) 2013-03-06 2016-06-08 東京エレクトロン株式会社 選択エピタキシャル成長法および成膜装置
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US10047435B2 (en) * 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9349687B1 (en) * 2015-12-19 2016-05-24 International Business Machines Corporation Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429983A (en) * 1993-12-27 1995-07-04 Fujitsu Limited Method of manufacturing semiconductor device
US20110156155A1 (en) * 1994-05-27 2011-06-30 Shuji Ikeda Semiconductor integrated circuit device and process for manufacturing the same
JP2012142421A (ja) * 2010-12-28 2012-07-26 Tokyo Electron Ltd 薄膜形成方法、薄膜形成装置及びプログラム
US20150217330A1 (en) * 2014-02-04 2015-08-06 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
JP2016086145A (ja) * 2014-10-29 2016-05-19 東京エレクトロン株式会社 選択成長方法および基板処理装置
TW201633400A (zh) * 2014-10-29 2016-09-16 東京威力科創股份有限公司 選擇成長方法及基板處理裝置
US20160148839A1 (en) * 2014-11-11 2016-05-26 The Board Of Trustees Of The University Of Iiiinois Use of an inhibitor molecule in chemical vapor deposition to afford deposition of copper on a metal substrate with no deposition on adjacent sio2 substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110257868A (zh) * 2019-06-13 2019-09-20 西安交通大学 一种硅/镍铁钒光阳极制备方法
CN113621941A (zh) * 2020-05-08 2021-11-09 韩松化学株式会社 硅前体和使用其制造含硅薄膜的方法
CN113621941B (zh) * 2020-05-08 2023-12-01 韩松化学株式会社 硅前体和使用其制造含硅薄膜的方法

Also Published As

Publication number Publication date
TWI716675B (zh) 2021-01-21
CN108695151B (zh) 2023-08-22
US20180286667A1 (en) 2018-10-04
KR102264574B1 (ko) 2021-06-11
KR20180111537A (ko) 2018-10-11
TW201901749A (zh) 2019-01-01
JP6832776B2 (ja) 2021-02-24
US10546741B2 (en) 2020-01-28
JP2018170409A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
CN108695151A (zh) 选择性沉积方法
KR102626489B1 (ko) 산화물 박막의 증착을 위한 반응기
JP4674061B2 (ja) 薄膜形成方法
KR100891779B1 (ko) 증착 공정용의 유기금속 전구체 및 관련된 중간체, 이들의제조 방법, 및 이들의 사용 방법
KR101506019B1 (ko) 금속 카바이드 막의 기상 증착
KR20230108246A (ko) 순환 증착에 의해 기판 상에 도핑된 산화 금속 막을형성하는 방법 및 관련 반도체 소자 구조체
JP5057355B2 (ja) 集積回路内での金属層の選択的形成
US20190316256A1 (en) Methods Of Selective Atomic Layer Deposition
TW201435128A (zh) 碳化鈦膜之矽烷與硼烷處理
KR20180136370A (ko) 금속계 막의 선택적 증착
KR20130088487A (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막
JP2024508881A (ja) 薄膜堆積プロセスで金属オキシハロゲン化物前駆体から酸素を除去するための試薬
US20220254642A1 (en) Selective deposition of transition metal-containing material
KR20220028985A (ko) 증착 억제제 및 이를 이용한 유전막 형성 방법
KR20220087543A (ko) 저 저항률 금속 함유 필름들을 성장시키기 위한 방법들
JP2021040159A (ja) 選択成長方法
US20230142966A1 (en) Molybdenum precursor compounds
JP2020180109A (ja) コバルト前駆体、これを利用するコバルト含有膜の製造方法及びこれを利用する半導体素子の製造方法
JP2006089790A (ja) 貴金属膜、貴金属酸化物膜、および貴金属ケイ化物膜の製造方法
WO2023150066A1 (en) Process for selectively depositing highly-conductive metal films
WO2024097547A1 (en) High purity alkynyl amines for selective deposition
KR20030001584A (ko) 표면 촉매를 이용한 갭-필 특성 개선 방법
CN114921767A (zh) 含过渡金属材料的沉积
CN117721436A (zh) 用于选择性地沉积过渡金属的方法和组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant