KR20180111537A - 선택 성장 방법 - Google Patents

선택 성장 방법 Download PDF

Info

Publication number
KR20180111537A
KR20180111537A KR1020180031468A KR20180031468A KR20180111537A KR 20180111537 A KR20180111537 A KR 20180111537A KR 1020180031468 A KR1020180031468 A KR 1020180031468A KR 20180031468 A KR20180031468 A KR 20180031468A KR 20180111537 A KR20180111537 A KR 20180111537A
Authority
KR
South Korea
Prior art keywords
film
insulating film
conductive film
gas
silicon
Prior art date
Application number
KR1020180031468A
Other languages
English (en)
Other versions
KR102264574B1 (ko
Inventor
히로키 무라카미
아키라 시미즈
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180111537A publication Critical patent/KR20180111537A/ko
Application granted granted Critical
Publication of KR102264574B1 publication Critical patent/KR102264574B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Abstract

본 발명은, 절연막과 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시킬 때, 더 효과적으로 절연막의 선택 성장을 행할 수 있는 선택 성장 방법을 제공한다. 절연막과 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법이며, 절연막과 도전막이 노출되어 있는 하지를 갖는 피처리체를 준비하는 공정과, 절연막 및 도전막 상에 아미노실란계 가스를 흡착시키는 제1 단계, 및 흡착된 아미노실란계 가스와 반응해서 Si계 절연막을 형성하는 반응 가스를 공급하는 제2 단계를 복수회 반복해서 상기 절연막 상에 실리콘계 절연막을 선택적으로 성장시키고, 그때 반응 가스와의 반응에 의해 도전막을 기화시켜 막 감소시키는 공정을 갖는다.

Description

선택 성장 방법{SELECTIVE GROWTH METHOD}
본 발명은, 절연막과 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법에 관한 것이다.
하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법으로서는, 하지 결정면의 면 방위를 이용한 단결정의 호모 에피택셜 성장법 및 헤테로 에피택셜 성장법이 알려져 있다. 예를 들어, 특허문헌 1에는, 하지인 단결정 실리콘 상에 실리콘 에피택셜층을 성장시키는 호모 에피택셜 성장법이 기재되어 있다.
또한, 예를 들어 특허문헌 2에는, 하지인 단결정 실리콘 상에 실리콘 게르마늄 에피택셜층을 성장시키는 헤테로 에피택셜 성장법이 기재되어 있다.
상기 호모 에피택셜 성장법이나 헤테로 에피택셜 성장법에서는, 선택 성장시키는 하지가 한정되는 것, 계면의 청정화가 필요한 것, 고온 프로세스가 필요한 것과 같은 제약이 있다.
그래서, 이러한 제약이 없는 기술로서, 특허문헌 3에는, 절연막과 금속이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법이며, 하지의 금속을 촉매로 사용하여, 하지의 금속 상에 연소에 의해 막 감소하는 막을 선택적으로 성장시키는 공정과, 연소에 의해 막 감소하는 막을 연소시키면서, 하지의 절연막 상에 실리콘 산화물 막을 선택적으로 성장시키는 공정을 갖는 선택 성장 방법이 제안되어 있다.
일본 특허 공개 제2014-175337호 공보 일본 특허 공개 제2009-231836호 공보 일본 특허 공개 제2016-86145호 공보
특허문헌 3에는, 절연막 상에 절연막을 선택 성장시킬 때, 연소에 의해 막 감소하는 막, 예를 들어 카본을 연소시키면서, 절연막으로서의 SiO2 상에 SiO2막을 선택 성장시키는 것은 나타나 있지만, 그것을 효과적으로 발생시키는 구체적 방법까지는 나타나 있지 않다.
따라서, 본 발명은, 보다 미세한 반도체 장치 구조에 대한 선택 성장하기 위해서 절연막과 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시킬 때, 더 효과적으로 절연막의 선택 성장을 행할 수 있는 선택 성장 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 관점은, 절연막과 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법이며, 절연막과 도전막이 노출되어 있는 하지를 갖는 피처리체를 준비하는 공정과, 상기 절연막 및 상기 도전막 상에 아미노실란계 가스를 흡착시키는 제1 단계, 및 흡착된 상기 아미노실란계 가스와 반응해서 실리콘계 절연막을 형성하는 반응 가스를 공급하는 제2 단계를 복수회 반복해서 상기 절연막 상에 실리콘계 절연막을 선택적으로 성장시키고, 그때 상기 반응 가스와의 반응에 의해 상기 도전막을 기화시켜, 막 감소시키는 공정을 포함하는 선택 성장 방법을 제공한다.
본 발명의 제2 관점은, 절연막과 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법이며, 절연막과 도전막이 노출되어 있는 하지를 갖는 피처리체를 준비하는 공정과, 상기 절연막 및 상기 도전막 상에 아미노실란계 가스를 흡착시키는 제1 단계, 및 흡착된 상기 아미노실란계 가스와 반응해서 실리콘계 절연막을 형성하는 반응 가스를 공급하는 제2 단계를 복수회 반복해서 상기 절연막 상에 실리콘계 절연막을 선택적으로 성장시키고, 그때 상기 반응 가스와의 반응에 의해 상기 도전막을 기화시켜 막 감소시키는 공정과, 계속해서, 상기 도전막을 선택적으로 성장시키는 공정을 포함하고, 상기 실리콘계 절연막의 선택 성장 공정 및 상기 도전막의 선택 성장 공정을 미리 결정된 회수 행하는 선택 성장 방법을 제공한다.
본 발명의 제3 관점은, 절연막과 제1 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법으로서, 절연막과 상기 제1 도전막으로서 금속막이 노출되어 있는 하지를 갖는 피처리체를 준비하는 공정과, 상기 금속막 상에 제2 도전막을 선택적으로 성장시키는 공정과, 상기 절연막 및 상기 제2 도전막 상에 아미노실란계 가스를 흡착시키는 제1 단계, 및 흡착된 상기 아미노실란계 가스와 반응해서 실리콘계 절연막을 형성하는 반응 가스를 공급하는 제2 단계를 복수회 반복해서 상기 절연막 상에 실리콘계 절연막을 선택적으로 성장시키고, 그때 상기 반응 가스와의 반응에 의해 상기 도전막을 기화시켜 막 감소시키는 공정을 포함하는 선택 성장 방법을 제공한다.
본 발명의 제4 관점은, 절연막과 제1 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법으로서, 절연막과 상기 제1 도전막으로서 금속막이 노출되어 있는 하지를 갖는 피처리체를 준비하는 공정과, 상기 금속막 상에 제2 도전막을 선택적으로 성장시키는 공정과, 상기 절연막 및 상기 제2 도전막 상에 아미노실란계 가스를 흡착시키는 제1 단계, 및 흡착된 상기 아미노실란계 가스와 반응해서 실리컨계 절연막을 형성하는 반응 가스를 공급하는 제2 단계를 복수회 반복해서 상기 절연막 상에 실리콘계 절연막을 선택적으로 성장시키고, 그때 상기 반응 가스와의 반응에 의해 상기 도전막을 기화시켜 막 감소시키는 공정과, 상기 도전막을 선택적으로 성장시키는 공정을 포함하고, 상기 실리콘계 절연막의 선택 성장 공정 및 상기 도전막의 선택 성장 공정을 미리 결정된 회수 행하는 선택 성장 방법을 제공한다.
상기 제2 관점 및 제4 관점에서, 상기 실리콘계 절연막의 선택 성장 공정 및 상기 도전막의 선택 성장 공정 중 어느 것에서 종료해도 된다.
상기 제3 관점 및 제4 관점에서, 상기 금속막은, 텅스텐(W), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 아연(Zn), 갈륨(Ga), 게르마늄(Ge), 실리콘(Si), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 하프늄(Hf), 로듐(Rh), 팔라듐(Pd), 인듐(In), 주석(Sn), 탄탈륨(Ta), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au)으로 이루어지는 군에서 선택된 것을 사용할 수 있다.
상기 제1 내지 제4 관점에서, 성장시킨 상기 실리콘계 절연막 또는 성장시킨 도전막을 제거하는 공정을 더 가져도 된다.
상기 아미노실란계 가스는, 1 분자 중에 2개 이상의 탄화수소기를 포함하는 것인 것이 바람직하다. 또한, 상기 아미노실란계 가스는, 상기 탄화수소기가 메틸기인 경우에, 1 분자 중에 메틸기가 4개 이상을 포함하는 것인 것이 더욱 바람직하다.
상기 실리콘계 절연막은 실리콘 산화막이면 되고, 상기 반응 가스는 산화제이면 되고, 상기 도전막은 산화제에 의해 산화해서 기화하는 물질이면 된다. 이 경우에, 상기 도전막으로서, 루테늄막 또는 카본막을 사용할 수 있다. 또한, 상기 산화제로서, 오존 가스, O2 가스, O2/H2 혼합 가스, H2O 가스에서 선택된 것을 사용할 수 있다.
상기 실리콘계 절연막은 실리콘 질화막이면 되고, 상기 반응 가스는 질화제이면 되고, 상기 도전막은 질화제에 의해 질화해서 기화하는 물질이면 된다. 상기 도전막으로서, 게르마늄막을 사용할 수 있다. 또한, 상기 질화제로서, 암모니아 가스, 히드라진계 가스, 수소 가스에서 선택된 것을 사용할 수 있다.
본 발명에 따르면, 절연막 및 상기 도전막 상에 아미노실란계 가스를 흡착시키는 제1 단계, 및 흡착된 상기 아미노실란계 가스와 반응해서 Si계 절연막을 형성하는 반응 가스를 공급하는 제2 단계를 복수회 반복해서 상기 절연막 상에 실리콘계 절연막을 선택적으로 성장시키고, 그때 반응 가스와의 반응에 의해 도전막을 기화시켜 막 감소시키므로, 미세한 반도체 장치 구조이어도, 실리콘계 절연막을 효과적으로 선택 성장시킬 수 있다.
도 1은 제1 실시 형태에 따른 선택 성장 방법의 일례를 나타내는 흐름도이다.
도 2a는 도 1에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 2b는 도 1에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 2c는 도 1에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 2d는 도 1에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 2e는 도 1에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 2f는 도 1에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 3a는 도 2f의 상태에서 도전막을 제거한 상태를 도시하는 단면도이다.
도 3b는 도 2f의 상태에서 절연막을 제거한 상태를 도시하는 단면도이다.
도 4는 제1 실시 형태의 스텝을 행할 때의 타이밍 차트이다.
도 5는 제1 실시 형태에 따른 선택 성장 방법의 다른 예를 나타내는 흐름도이다.
도 6은 제2 실시 형태에 관한 선택 성장 방법의 일례를 나타내는 흐름도이다.
도 7a는 도 6에 나타내는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 7b는 도 6에 나타내는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 7c는 도 6에 나타내는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 7d는 도 6에 나타내는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 7e는 도 6에 나타내는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 7f는 도 6에 나타내는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 7g는 도 6에 나타내는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 8a는 도 3g의 상태에서 도전막을 제거한 상태를 도시하는 단면도이다.
도 8b는 도 3g의 상태에서 절연막을 제거한 상태를 도시하는 단면도이다.
도 9는 제2 실시 형태에 관한 선택 성장 방법의 다른 예를 나타내는 흐름도이다.
도 10은 제3 실시 형태에 관한 선택 성장 방법의 일례를 나타내는 흐름도이다.
도 11a는 도 10에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 11b는 도 10에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 11c는 도 10에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 11d는 도 10에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 11e는 도 10에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 11f는 도 10에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
도 12a는 도 11f의 상태에서 도전막을 제거한 상태를 도시하는 단면도이다.
도 12b는 도 11f의 상태에서 절연막을 제거한 상태를 도시하는 단면도이다.
도 13은 제3 실시 형태에 관한 선택 성장 방법의 다른 예를 나타내는 흐름도다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다.
<제1 실시 형태>
먼저, 제1 실시 형태에 대해서 설명한다. 도 1은 제1 실시 형태에 따른 선택 성장 방법의 일례를 나타내는 흐름도, 도 2a 내지 도 2f는 도 1에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
우선, 도 2a에 도시하는 바와 같이, 피처리체로서, 반도체 기판인 반도체 웨이퍼, 예를 들어 실리콘 웨이퍼(이하, 웨이퍼라고 함)(1) 상에 절연막(2)과 도전막(3)이 교대로 출현하는 패턴이 형성된 구조체를 준비한다(스텝 S1). 이 구조체는, 반도체 집적 회로 장치의 제조 중에서의 구조체를 모방한 것으로, 절연막(2) 및 도전막(3)의 노출면은 웨이퍼(1)의 피처리면이고, 박막이 선택적으로 성장되는 하지로 되어 있다.
절연막(2)은, 실리콘 산화막(SiO2막)이며, 도전막(3)은, 적어도 표면 부분이 산화(연소)에 의해 기화(승화)하는 물질, 예를 들어 루테늄막(Ru막) 또는 카본막(C막)이다. 도전막(3)은, Ru막이나 C막과 같은, 산화에 의해 기화하는 물질만이어도 되고, 하지 물질 상에 산화에 의해 기화하는 물질이 형성되어 있어도 된다.
또한, 도 2a에서는, 절연막(2)과 도전막(3)의 노출면이 동일한 높이로 되어 있지만, 도전막(3)의 높이가 절연막(2)보다 높아도 된다.
이어서, Si 전구체의 공급(서브 스텝 S2a)과 산화제의 공급(서브 스텝 S2b)을 교대로 복수회 반복한다(스텝 S2). 서브 스텝 S2a의 Si 전구체의 공급 시에는, 도 2b에 도시하는 바와 같이, Si 전구체(P)는 절연막(2) 및 도전막(3)의 노출면의 전체면에 흡착된다. 한편, 서브 스텝 S2b의 산화제의 공급 시에는, 도 2c에 도시하는 바와 같이, 산화제에 의해, SiO2막으로 이루어지는 절연막(2) 상에서는 흡착된 Si 전구체가 산화되어, 얇은 SiO2 단분자 막(4)이 형성되지만, 도전막(3) 상에서는 표면 물질, 예를 들어 Ru 또는 C가 산화제에 의해 산화해서 기화(승화)하여, 막 감소한다. 이때, 도전막(3) 상의 Si 전구체도 탈리한다.
이 때문에, 서브 스텝 S2a와 서브 스텝 S2b를 소정 횟수 반복해서 스텝 S2를 행함으로써, 도 2d에 도시하는 바와 같이, 절연막(2)을 구성하는 SiO2막 상에는, 원자층 퇴적법(Atomic Layer Deposition; ALD)에 의해 소정의 두께의 SiO2막으로 이루어지는 절연막(5)이 성장하고, 도전막(3)은 막 감소한다.
이어서, 도전막(3)의 표면 부분과 같은 물질을 포함하는 전구체를 공급하여, 도 2e에 도시하는 바와 같이 도전막(3) 상에만 도전막(3)과 마찬가지의 산화에 의해 기화하는 도전막(6)을 선택 성장시킨다(스텝 S3). 즉, Ru나 C 등의 도전성 물질은, SiO2 상에서는 인큐베이션 타임이 매우 길어, 거의 성막되지 않으므로 도전막(3) 상에만 선택 성장한다. 이때, 도전막(6)은, 절연막(5)에 가이드되도록, 거의 수직으로 성장한다.
상기 스텝 S2와 스텝 S3을 소정 횟수 행하여, 소정의 막 두께에 달하면 종료한다.
이에 의해, 도 2f에 도시하는 바와 같이, 절연막(2)의 패턴에 자기 정합한 절연막(5) 및 도전막(3)의 패턴에 자기 정합한 도전막(6)을 얻을 수 있다. 이 경우에, SiO2막으로 이루어지는 절연막(5)을 선택적으로 성장시킬 때, 절연막(2) 상에서는 ALD에 의해 절연막(5)이 성막되고, 도전막(3)은 산화에 의해 기화해서 막 감소하므로, 절연막(5)을 효과적으로 선택 성장시킬 수 있다.
또한, SiO2막으로 이루어지는 절연막(5) 및 Ru막 또는 C막으로 이루어지는 도전막(6)을 선택 성장시키므로, 리소그래피 공정의 필요가 없다. 이 때문에, 절연막(2)의 폭(W1) 및 도전막(3)의 폭(W2) 양쪽이, 리소그래피의 해상도 한계 이하로 미세화되어 있다고 해도 대응하는 것이 가능하다.
이상과 같이, 소정 막 두께의 절연막(5) 및 도전막(6)이 형성된 후, 도 3a, 도 3b에 도시하는 바와 같이, 도전막(6) 또는 절연막(5)을 제거하고, 필요한 막을 남김으로써, 상층 배선의 커넥션 얼라인먼트로서 사용하는 것이 가능하게 된다. 또한, 이때, 절연막(5)과 함께 절연막(2)의 일부 또는 전부를 제거해도 되고, 도전막(6)과 함께 도전막(3)의 일부 또는 전부를 제거해도 된다. 도전막(6)이 C막일 때는, 절연막(5)을 성막할 때의 산화제를 사용함으로써 용이하게 제거할 수 있다.
처리 장치는 특별히 한정되지 않고, 예를 들어, 50 내지 100매 정도의 복수의 피처리체를 적층한 상태에서 처리하는 종형 뱃치식 성막 장치, 피처리체를 1매씩 처리하는 매엽식 처리 장치 등 다양한 장치를 사용할 수 있다.
이어서, 상기 스텝 S2에 대해서 상세하게 설명한다.
상기 스텝 S2의 서브 스텝 S2a에 사용되는 Si 전구체로서는, 아미노실란계 가스를 사용한다. 아미노실란계 가스로서는, 리간드의 분자량이 비교적 큰 것이 바람직하고, 1 분자 내에 존재하는 탄화수소기가 2개 이상의 것이 바람직하다. 또한, 탄화수소기가 분자량이 작은 메틸기일 경우에는, 1 분자 내에 존재하는 메틸기가 4개 이상인 것이 바람직하다. 이러한 리간드의 분자량이 비교적 큰 아미노실란은, 도전막(3) 상에 부착된 후, 산화제를 공급했을 때, 산화제가 도전막(3)에 달하기 쉬워, 산화제에 의한 SiO2의 생성을 거의 발생시키지 않고 도전막(3)을 산화시키는 것이 가능하게 된다.
아미노실란계 가스의 적합한 예로서는, 트리스디메틸아미노실란(3DMAS), 테트라키스디메틸아미노실란(4DMAS), 트리메틸실란디메틸아민(TMSDMA) 등을 들 수 있다.
아미노실란계 가스의 탄화수소기로서는, 알칸, 알켄, 알킨, 시클로알칸, 시클로알켄, 시클로알킨으로부터 유도된, 예를 들어 알킬기, 비닐기, 에티닐기, 페닐기 등을 포함하는 것을 사용할 수 있다.
상기 스텝 S2의 서브 스텝 S2b에 사용되는 산화제로서는, 오존(O3) 가스, O2 가스, O2/H2 혼합 가스, H2O 가스 등을 들 수 있다.
스텝 S2를 행할 때는, 웨이퍼(1) 상에 절연막(2) 및 도전막(3)을 형성한 구조체로 이루어지는 피처리체를 처리 용기 내에 유지하고, 도 4에 도시한 바와 같이, Si 전구체로서의 아미노실란계 가스 및 산화제를, 처리 용기 내의 퍼지 등, 피처리체의 흡착 가스 등의 여분의 가스를 제거하는 처리를 사이에 두고 교대로 공급한다. 퍼지 가스로서는, N2 가스나 Ar 가스 등의 불활성 가스를 사용할 수 있다.
종형 뱃치식 처리 장치를 사용한 경우의 스텝 S2의 처리 조건의 바람직한 예는, 이하와 같다.
처리 온도: 200℃
Si 전구체: 3DMAS
산화제: O3 가스
Si 전구체 공급 조건
3DMAS 가스 유량: 50 내지 300sccm
공급 시간: 5 내지 30sec
처리 압력: 0.1 내지 4Torr(13.3 내지 533Pa)
산화 조건
O3 가스 유량: 6.5sLm
공급 시간: 60 내지 600sec
처리 압력: 0.5Torr(66.7Pa)
이어서, 스텝 S3에 대해서 상세하게 설명한다.
상기 스텝 S3에 사용되는 전구체로서는, 도전막(3)의 적어도 표면을 구성하는 물질을 포함하는 것이 사용되고, 도전막(3)의 표면 상에 도전막(3)의 적어도 표면과 동일한 재료로 이루어지는 도전막(6)을 성막한다. 예를 들어, 도전막(3)의 적어도 표면이 Ru막일 경우에는, 도전막(6)을 성막할 때의 루테늄 전구체로서, 예를 들어 루테늄카르보닐(Ru3(CO)12)을 사용하여, 화학 증착법(CVD), 적합하게는 열 CVD법에 의해 도전막(6)을 성막할 수 있다. 루테늄 전구체로서는, 시클로펜타디에닐계 등의 다른 유기 루테늄 화합물을 사용할 수도 있다.
종형 뱃치식 처리 장치를 사용하고, 도전막(6)을 Ru막으로 했을 경우의 스텝 S3의 처리 조건의 바람직한 예는, 이하와 같다.
처리 온도: 200℃
루테늄 전구체: Ru3(CO)12
Ru3(CO)12 가스 유량: 10sccm
처리 시간: 900sec
처리 압력: 0.1Torr(13.3Pa)
도전막(3)의 적어도 표면이 카본막일 경우에는, 도전막(6)을 성막할 때의 카본 전구체로서, 특허문헌 3에 기재되어 있는 바와 같이, 부타디엔(C4H6) 등의 탄화수소 가스를 사용할 수 있고, 반응 가스로서 할로겐 함유 가스, 예를 들어 염소 가스(Cl2 가스) 등의 할로겐 가스 또는 할로겐화탄화수소 가스를 사용할 수 있다. 탄화수소 가스로서는, C4H6 외에, C2H2, C5H8을 들 수 있다. 할로겐 가스로서는, Cl2 가스 외에, 요오드 가스(I2 가스)를 사용할 수 있다.
종형 뱃치식 처리 장치를 사용하고, 도전막(6)을 카본막으로 했을 경우의 스텝 S3의 처리 조건의 바람직한 예는, 이하와 같다.
처리 온도: 350℃
카본 전구체: C4H6
반응 가스: Cl2 가스
C4H6 가스 유량: 200sccm
Cl2 가스 유량: 50sccm
처리 시간: 180min
처리 압력: 6Torr(798Pa)
또한, 스텝 S2 및 스텝 S3의 횟수는 특별히 한정되지 않고, 또한, 최종의 공정도 한정되지 않아, 스텝 S2에서 종료해도 스텝 S3에서 종료해도 된다. 또한, 절연막(5)을 남길 경우에는, 도 5에 도시한 바와 같이, 스텝 S2를 1회 행할 뿐 스텝 S3을 행하지 않아도 된다. 또한, 도전막(6)을 남길 경우에는 스텝 S2, 3을 반복하지 않고 스텝 S3에서 종료해도 된다.
<제2 실시 형태>
이어서, 제2 실시 형태에 대해서 설명한다. 도 6은 제2 실시 형태에 관한 선택 성장 방법의 일례를 나타내는 흐름도, 도 7a 내지 도 7g는 도 6에 나타내는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
먼저, 도 7a에 도시하는 바와 같이, 피처리체로서의 웨이퍼(1) 상에 절연막(2)과 도전막인 금속막(7)이 교대로 형성된 구조체를 준비한다(스텝 S11). 이 구조체는, 반도체 집적 회로 장치의 제조 중에서의 구조체를 모방한 것으로, 절연막(2) 및 금속막(7)의 노출면은 웨이퍼(1)의 피처리면이며, 박막이 선택적으로 성장되는 하지로 되어 있다.
절연막(2)은, 제1 실시 형태와 마찬가지로, 실리콘 산화막(SiO2막)이다. 한편, 금속막(7)으로서, 예를 들어 텅스텐(W)을 사용한다.
이어서, 도 7b에 도시하는 바와 같이, 금속막(7) 상에 산화(연소)에 의해 기화(승화)하는 도전막(8), 예를 들어 Ru막 또는 C막을 선택 성장시킨다(스텝 S12). 이 처리는, 상기 특허문헌 3의 도 2b에 나타내는 스텝 S2(도 1)와 마찬가지이다.
이에 의해, 금속막(7)의 촉매 작용에 의해 금속막(7)의 표면에서 도전막(8)의 성막 반응이 촉진되어, 도전막(8)으로서 예를 들어 특허문헌 3의 단락 0017에 기재된 (1) 내지 (5)식에 의해 C막이 성막된다. 한편, 특허문헌 3의 단락 0015에 기재되어 있는 바와 같이, 절연막(2)으로서의 SiO2막 상에서는 성막 반응의 인큐베이션 타임이 매우 길어지고, 금속막(7) 상에 도전막(8)이 선택적으로 성장한다.
금속막(7)을 구성하는 금속으로서는, W 외에, 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 아연(Zn), 갈륨(Ga), 게르마늄(Ge), 실리콘(Si), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 하프늄(Hf), 로듐(Rh), 팔라듐(Pd), 인듐(In), 주석(Sn), 탄탈륨(Ta), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au) 등을 들 수 있다.
스텝 S12에서는, 제1 실시 형태의 스텝 S3과 마찬가지의 조건에서 Ru막 또는 C막을 성막할 수 있다.
이어서, Si 전구체의 공급(서브 스텝 S13a)과 산화제의 공급(서브 스텝 S13b)을 교대로 복수회 반복한다(스텝 S13). 이것은 제1 실시 형태의 스텝 S2와 마찬가지이며, 서브 스텝 S13a의 Si 전구체의 공급 시에는, 도 7c에 도시하는 바와 같이, Si 전구체는 절연막(2) 및 도전막(8)의 노출면의 전체면에 흡착된다. 한편, 서브 스텝 S13b의 산화제의 공급 시에는, 도 7d에 도시하는 바와 같이, 산화제에 의해, SiO2막으로 이루어지는 절연막(2) 상에서는 흡착된 Si 전구체가 산화되어, 얇은 SiO2 단분자 막(4)이 형성되지만, 도전막(8) 상에서는 표면 물질, 예를 들어 Ru 또는 C가 산화제에 의해 산화해서 승화(기화)하여, 막 감소한다. 이때, 도전막(8) 상의 Si 전구체도 탈리한다.
이 때문에, 서브 스텝 S13a와 서브 스텝 S13b를 소정 횟수 반복해서 스텝 S13을 행함으로써, 도 7e에 도시하는 바와 같이, 절연막(2)을 구성하는 SiO2막 상에는, ALD에 의해 소정의 두께의 SiO2막으로 이루어지는 절연막(5)이 형성되어 성장하고, 도전막(8)은 막 감소한다.
스텝 S13 시의 Si 전구체, 산화제, 처리 조건의 바람직한 예 등은, 제1 실시 형태의 스텝 S2와 동일하다.
이어서, 도전막(8)의 표면 부분과 동일한 물질을 포함하는 전구체를 공급하여, 도 7f에 도시하는 바와 같이 도전막(8) 상에만 도전막(8)과 마찬가지의 산화에 의해 기화하는 도전막(9)을 선택 성장시킨다(스텝 S14). 이 스텝은 제1 실시 형태의 스텝 S3과 마찬가지로 행하여진다.
상기 스텝 S12를 행한 후, 스텝 S13과 스텝 S14를 소정 횟수 행하여, 소정의 막 두께에 달하면 종료한다.
이에 의해, 도 7g에 도시하는 바와 같이, 절연막(2)의 패턴에 자기 정합한 절연막(5) 및 금속막(7)의 패턴에 자기 정합한 도전막(8) 및 도전막(9)을 얻을 수 있다. 이 경우에, SiO2막으로 이루어지는 절연막(5)을 선택적으로 성장시킬 때, 절연막(2) 상에서는 ALD에 의해 절연막(5)이 성막되고, 도전막(8)은 산화에 의해 기화해서 막 감소하므로, 절연막(5)을 효과적으로 선택 성장시킬 수 있다.
또한, 본 실시 형태에서도, SiO2막으로 이루어지는 절연막(5) 및 Ru막 또는 C막으로 이루어지는 도전막(9)을 선택 성장시키므로, 리소그래피 공정의 필요가 없고, 절연막(2)의 폭(W1) 및 금속막(7)의 폭(W2) 양쪽이, 리소그래피의 해상도 한계 이하로 미세화되어 있다고 해도, 대응하는 것이 가능하다.
본 실시 형태에서도, 소정 막 두께의 절연막(5) 및 도전막(9)이 형성된 후, 도 8a, 도 8b에 도시하는 바와 같이, 도전막(8 및 9) 또는 절연막(5)을 제거하고, 필요한 막을 남김으로써, 상층 배선의 커넥션 얼라인먼트로서 사용하는 것이 가능하게 된다. 또한, 이때, 절연막(5)과 함께 절연막(2)의 일부 또는 전부를 제거해도 되고, 도전막(8 및 9)과 함께 금속막(7)의 일부 또는 전부를 제거해도 된다. 도전막(8 및 9)이 C막일 때는, 절연막(5)을 성막할 때의 산화제를 사용함으로써 용이하게 제거할 수 있다.
또한, 스텝 S13 및 스텝 S14의 횟수는 특별히 한정되지 않고, 또한, 최종의 공정도 한정되지 않아, 스텝 S13에서 종료해도 스텝 S14에서 종료해도 된다. 절연막(5)을 남길 경우에는, 도 9에 도시하는 바와 같이, 스텝 S12 및 스텝 S13을 한 번 행하고 종료하고, 스텝 S14를 행하지 않아도 된다.
또한, 하지의 금속막(7)의 재료에 따라서는, 도전막(8)으로서 C막을 성막할 때, 탄화수소 가스 및 할로겐 함유 가스에 의한 반응이 낮은 온도에서는 발생하기 어려운 경우가 있다. 그러한 경우에는, 이 반응이 발생하기 쉬운 다른 금속으로 이루어지는 금속막을 금속막(7) 상에 형성해도 된다. 이 경우에는, 특허문헌 3의 제3 실시 형태에 기재된 방법을 사용할 수 있다.
<제3 실시 형태>
이어서, 제3 실시 형태에 대해서 설명한다. 본 실시 형태에서는, 절연막으로서 실리콘 질화막(SiN막)을 적용한 경우에 대해서 설명한다. 도 10은 제3 실시 형태에 관한 선택 성장 방법의 일례를 나타내는 흐름도, 도 11a 내지 도 11f는 도 10에 도시하는 선택 성장 방법의 각 공정을 행하고 있을 때의 상태를 개략적으로 도시하는 단면도이다.
우선, 도 11a에 도시하는 바와 같이, 피처리체로서, 반도체 기판인 반도체 웨이퍼, 예를 들어 실리콘 웨이퍼(이하, 웨이퍼라고 함)(1) 상에 절연막(12)과 도전막(13)이 교대로 출현하는 패턴이 형성된 구조체를 준비한다(스텝 S21). 이 구조체는, 반도체 집적 회로 장치의 제조 중에서의 구조체를 모방한 것으로, 절연막(12) 및 도전막(13)의 노출면은 웨이퍼(1)의 피처리면이고, 박막이 선택적으로 성장되는 하지로 되어 있다.
절연막(12)은, 실리콘 질화막(SiN막)이며, 도전막(13)은, 적어도 표면 부분이 질화에 의해 기화하는 물질, 예를 들어 게르마늄막(Ge막)이다. 도전막(13)은, Ge막과 같은, 질화에 의해 기화하는 물질만이어도 되고, 하지 물질 상에 질화에 의해 기화하는 물질이 형성되어 있어도 된다.
또한, 도 11a에서는, 절연막(12)과 도전막(13)의 노출면이 동일한 높이로 되어 있지만, 도전막(13)의 높이가 절연막(12)보다 높아도 된다.
이어서, Si 전구체의 공급(서브 스텝 S22a)과 질화제의 공급(서브 스텝 S22b)을 교대로 복수회 반복한다(스텝 S22). 서브 스텝 S22a의 Si 전구체의 공급 시에는, 도 11b에 도시하는 바와 같이, Si 전구체(P)는 절연막(12) 및 도전막(13)의 노출면의 전체면에 흡착된다. 한편, 서브 스텝 S22b의 질화제의 공급 시에는, 도 11c에 도시하는 바와 같이, 질화제에 의해, SiN막으로 이루어지는 절연막(12) 상에서는 흡착된 Si 전구체가 질화되어, 얇은 SiN 단분자 막(14)이 형성되지만, 도전막(13) 상에서는 표면 물질, 예를 들어 Ge가 질화제에 의해 질화해서 기화(승화)하여, 막 감소한다. 이때, 도전막(13) 상의 Si 전구체도 탈리한다.
이 때문에, 서브 스텝 S22a와 서브 스텝 S22b를 소정 횟수 반복해서 스텝 S22를 행함으로써, 도 11d에 도시하는 바와 같이, 절연막(12)을 구성하는 SiN막 상에는, ALD에 의해 소정의 두께의 SiN막으로 이루어지는 절연막(15)이 성장하고, 도전막(13)은 막 감소한다.
이어서, 도전막(13)의 표면 부분과 동일한 물질을 포함하는 전구체를 공급하여, 도 11e에 도시하는 바와 같이 도전막(13) 상에만 도전막(13)과 마찬가지의 질화에 의해 기화하는 도전막(16)을 선택 성장시킨다(스텝 S23). 즉, Ge 등의 금속은, SiO2 상에서는 인큐베이션 타임이 매우 길어, 거의 성막되지 않으므로 도전막(13) 상에만 선택 성장한다. 이때, 도전막(16)은, 절연막(15)에 가이드되도록, 거의 수직으로 성장한다.
상기 스텝 S22와 스텝 S23을 소정 횟수 행하여, 소정의 막 두께에 달하면 종료한다.
이에 의해, 도 11f에 도시하는 바와 같이, 절연막(12)의 패턴에 자기 정합한 절연막(15) 및 도전막(13)의 패턴에 자기 정합한 도전막(16)을 얻을 수 있다. 이 경우에, SiN막으로 이루어지는 절연막(15)을 선택적으로 성장시킬 때, 절연막(12) 상에서는 ALD에 의해 절연막(15)이 성막되고, 도전막(13)은 질화에 의해 기화해서 막 감소하므로, 절연막(15)을 효과적으로 선택 성장시킬 수 있다.
또한, SiN막으로 이루어지는 절연막(15) 및 Ge막으로 이루어지는 도전막(16)을 선택 성장시키므로, 리소그래피 공정의 필요가 없다. 이 때문에, 절연막(12)의 폭(W1) 및 도전막(13)의 폭(W2) 양쪽이, 리소그래피의 해상도 한계 이하로 미세화되어 있다고 해도 대응하는 것이 가능하다.
이상과 같이, 소정 막 두께의 절연막(15) 및 도전막(16)이 형성된 후, 도 12a, 도 12b에 도시하는 바와 같이, 도전막(16) 또는 절연막(15)을 제거하고, 필요한 막을 남김으로써, 상층 배선의 커넥션 얼라인먼트로서 사용하는 것이 가능하게 된다. 또한, 이때, 절연막(15)과 함께 절연막(12)의 일부 또는 전부를 제거해도 되고, 도전막(16)과 함께 도전막(13)의 일부 또는 전부를 제거해도 된다.
본 실시 형태에서도, 처리 장치는 특별히 한정되지 않고, 예를 들어, 종형 뱃치식 성막 장치, 피처리체를 1매씩 처리하는 매엽식 처리 장치 등 다양한 장치를 사용할 수 있다.
이어서, 상기 스텝 S22에 대해서 상세하게 설명한다.
상기 스텝 S22의 서브 스텝 S22a에 사용되는 Si 전구체로서는, 제1 실시 형태와 마찬가지로, 아미노실란계 가스를 사용한다. 아미노실란계 가스로서는, 리간드의 분자량이 비교적 큰 것이 바람직하고, 1 분자 내에 존재하는 탄화수소기가 2개 이상인 것이 바람직하다. 또한, 탄화수소기가 분자량이 작은 메틸기인 경우에는, 1 분자 내에 존재하는 메틸기가 4개 이상인 것이 바람직하다. 이러한 리간드의 분자량이 비교적 큰 아미노실란은, 도전막(13) 상에 부착된 후, 질화제를 공급했을 때, 질화제가 도전막(13)에 달하기 쉬워, 질화제에 의한 SiN의 생성을 거의 발생시키지 않고 도전막(3)을 산화시키는 것이 가능하게 된다.
아미노실란계 가스로서 적합한 예로서는, 제1 실시 형태와 마찬가지의 것을 사용할 수 있다. 아미노실란계 가스의 탄화수소기도 제1 실시 형태와 마찬가지의 것을 사용할 수 있다.
상기 스텝 S22의 서브 스텝 S22b에 사용되는 질화제로서는, 암모니아(NH3), 히드라진계 가스, 수소 가스 등을 들 수 있다.
스텝 S22를 행할 때는, 웨이퍼(1) 상에 절연막(12) 및 도전막(13)을 형성한 구조체로 이루어지는 피처리체를 처리 용기 내에 유지하고, Si 전구체로서의 아미노실란계 가스 및 질화제를, 제1 실시 형태의 도 4와 마찬가지로, 처리 용기 내의 퍼지 등, 피처리체의 흡착 가스 등의 여분의 가스를 제거하는 처리를 사이에 두고 교대로 공급한다. 퍼지 가스로서는, N2 가스나 Ar 가스 등의 불활성 가스를 사용할 수 있다.
종형 뱃치식 처리 장치를 사용한 경우의 스텝 S22의 처리 조건의 바람직한 예는, 이하와 같다.
처리 온도: 300℃
Si 전구체: 3DMAS
질화제: NH3 가스
Si 전구체 공급 조건
3DMAS 가스 유량: 50 내지 300sccm
공급 시간: 1 내지 60sec
처리 압력: 0.1 내지 5Torr(13.3 내지 667Pa)
질화 조건
NH3 가스 유량: 5sLm
공급 시간: 5 내지 60sec
처리 압력: 0.3Torr(39.9Pa)
이어서, 스텝 S23에 대해서 상세하게 설명한다.
상기 스텝 S23에 사용되는 전구체로서는, 도전막(13)의 적어도 표면을 구성하는 물질을 포함하는 것이 사용되고, 도전막(13)의 표면 상에 도전막(13)의 적어도 표면과 동일한 재료로 이루어지는 도전막(16)을 성막한다. 예를 들어, 도전막(13)의 적어도 표면이 Ge막일 경우에는, 도전막(16)을 성막할 때의 게르마늄 전구체로서, 예를 들어 모노게르만(GeH4) 등의 게르만계 화합물을 사용하여, 화학 증착법(CVD), 적합하게는 열 CVD법에 의해 도전막(16)을 성막할 수 있다.
종형 뱃치식 처리 장치를 사용하여, 도전막(16)을 Ge막으로 했을 경우의 스텝 S23의 처리 조건의 바람직한 예는, 이하와 같다.
처리 온도: 300℃
게르마늄 전구체: GeH4
GeH4 가스 유량: 100sccm
처리 시간: 900sec
처리 압력: 1Torr(133Pa)
또한, 스텝 S22 및 스텝 S23의 횟수는 특별히 한정되지 않고, 또한, 최종의 공정도 한정되지 않아, 스텝 S22에서 종료해도 스텝 S23에서 종료해도 된다. 또한, 절연막(15)을 남길 경우에는, 도 13에 도시하는 바와 같이, 스텝 S22를 1회 행할 뿐 스텝 S23을 행하지 않아도 된다. 또한, 도전막(16)을 남길 경우에는 스텝 S22, 23을 반복하지 않고 스텝 S23에서 종료해도 된다.
또한, 제2 실시 형태와 같이, 하지의 금속막 상에 질화에 의해 기화하는 도전막을 형성한 후에, 상술한 수순으로 SiN막의 선택 성장 및 도전막의 선택 성장을 행해도 된다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에서는, 절연막으로서의 SiO2막과, 도전막으로서의 Ru막이나 C막과 같은 산화에 의한 기화하는 물질과의 조합, 및 절연막으로서의 SiN막과, 도전막으로서의 Ge막과 같은 질화에 의해 기화하는 물질과의 조합에 대해서 나타냈지만, 본 발명은 이에 한정하지 않고, Si계의 절연막 상에 Si 전구체로서 아미노실란 가스와 반응 가스와의 ALD에 의해 Si계의 절연막을 선택 성장시키고, 도전막으로서, 절연막을 막 성장시키고 있는 동안에, 반응 가스와의 반응에 의해 기화해서 막 감소하는 물질을 사용하는 경우이면 적용 가능하다.
1; 반도체 웨이퍼(실리콘 웨이퍼) 2; 절연막(SiO2막)
3; 도전막(Ru막 또는 C막) 4; SiO2 단분자 막
5; 절연막(SiO2막) 6, 8, 9; 도전막(Ru막 또는 C막)
7; 금속막 12; 절연막(SiN막)
13; 도전막(Ge막) 14; SiN 단분자 막
15; 절연막(SiN막) 16; 도전막(Ge막)

Claims (15)

  1. 절연막과 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법이며,
    절연막과 도전막이 노출되어 있는 하지를 갖는 피처리체를 준비하는 공정과,
    상기 절연막 및 상기 도전막 상에 아미노실란계 가스를 흡착시키는 제1 단계, 및 흡착된 상기 아미노실란계 가스와 반응해서 실리콘계 절연막을 형성하는 반응 가스를 공급하는 제2 단계를 복수회 반복해서 상기 절연막 상에 실리콘계 절연막을 선택적으로 성장시키고, 그때 상기 반응 가스와의 반응에 의해 상기 도전막을 기화시켜 막 감소시키는 공정
    을 포함하는 선택 성장 방법.
  2. 절연막과 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법이며,
    절연막과 도전막이 노출되어 있는 하지를 갖는 피처리체를 준비하는 공정과,
    상기 절연막 및 상기 도전막 상에 아미노실란계 가스를 흡착시키는 제1 단계, 및 흡착된 상기 아미노실란계 가스와 반응해서 실리콘계 절연막을 형성하는 반응 가스를 공급하는 제2 단계를 복수회 반복해서 상기 절연막 상에 실리콘계 절연막을 선택적으로 성장시키고, 그때 상기 반응 가스와의 반응에 의해 상기 도전막을 기화시켜 막 감소시키는 공정과,
    계속해서, 상기 도전막을 선택적으로 성장시키는 공정
    을 포함하고, 상기 실리콘계 절연막의 선택 성장 공정 및 상기 도전막의 선택 성장 공정을 미리 결정된 회수 행하는 선택 성장 방법.
  3. 절연막과 제1 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법이며,
    절연막과 상기 제1 도전막으로서 금속막이 노출되어 있는 하지를 갖는 피처리체를 준비하는 공정과,
    상기 금속막 상에 제2 도전막을 선택적으로 성장시키는 공정과,
    상기 절연막 및 상기 제2 도전막 상에 아미노실란계 가스를 흡착시키는 제1 단계, 및 흡착된 상기 아미노실란계 가스와 반응해서 실리콘계 절연막을 형성하는 반응 가스를 공급하는 제2 단계를 복수회 반복해서 상기 절연막 상에 실리콘계 절연막을 선택적으로 성장시키고, 그때 상기 반응 가스와의 반응에 의해 상기 제2 도전막을 기화시켜 막 감소시키는 공정
    을 포함하는 선택 성장 방법.
  4. 절연막과 제1 도전막이 노출되어 있는 하지 상에 박막을 선택적으로 성장시키는 선택 성장 방법이며,
    절연막과 상기 제1 도전막으로서 금속막이 노출되어 있는 하지를 갖는 피처리체를 준비하는 공정과,
    상기 금속막 상에 제2 도전막을 선택적으로 성장시키는 공정과,
    상기 절연막 및 상기 제2 도전막 상에 아미노실란계 가스를 흡착시키는 제1 단계, 및 흡착된 상기 아미노실란계 가스와 반응해서 실리콘계 절연막을 형성하는 반응 가스를 공급하는 제2 단계를 복수회 반복해서 상기 절연막 상에 실리콘계 절연막을 선택적으로 성장시키고, 그때 상기 반응 가스와의 반응에 의해 상기 제2 도전막을 기화시켜 막 감소시키는 공정과,
    상기 제2 도전막을 선택적으로 성장시키는 공정
    을 포함하고, 상기 실리콘계 절연막의 선택 성장 공정 및 상기 제2 도전막의 선택 성장 공정을 미리 결정된 회수 행하는 선택 성장 방법.
  5. 제2항에 있어서,
    상기 실리콘계 절연막의 선택 성장 공정 및 상기 도전막의 선택 성장 공정 중 어느 것에서 종료하는 선택 성장 방법.
  6. 제3항에 있어서,
    상기 금속막은, 텅스텐(W), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 아연(Zn), 갈륨(Ga), 게르마늄(Ge), 실리콘(Si), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 하프늄(Hf), 로듐(Rh), 팔라듐(Pd), 인듐(In), 주석(Sn), 탄탈륨(Ta), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au)으로 이루어지는 군에서 선택된 것인 선택 성장 방법.
  7. 제1항에 있어서,
    성장시킨 상기 실리콘계 절연막 또는 성장시킨 도전막을 제거하는 공정을 더 포함하는 선택 성장 방법.
  8. 제1항에 있어서,
    상기 아미노실란계 가스는, 1 분자 중에 2개 이상의 탄화수소기를 포함하는 것인 선택 성장 방법.
  9. 제8항에 있어서,
    상기 아미노실란계 가스는, 상기 탄화수소기가 메틸기인 경우에, 1 분자 중에 4개 이상의 메틸기를 포함하는 것인 선택 성장 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 실리콘계 절연막은 실리콘 산화막이며, 상기 반응 가스는 산화제이며, 상기 도전막은 산화제에 의해 산화해서 기화하는 물질인 선택 성장 방법.
  11. 제10항에 있어서,
    상기 도전막은, 루테늄막 또는 카본막인 선택 성장 방법.
  12. 제10항에 있어서,
    상기 산화제는, 오존 가스, O2 가스, O2/H2 혼합 가스, H2O 가스에서 선택된 것인 선택 성장 방법.
  13. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 실리콘계 절연막은 실리콘 질화막이며, 상기 반응 가스는 질화제이며, 상기 도전막은 질화제에 의해 질화해서 기화하는 물질인 선택 성장 방법.
  14. 제13항에 있어서,
    상기 도전막은, 게르마늄막인 선택 성장 방법.
  15. 제13항에 있어서,
    상기 질화제는, 암모니아 가스, 히드라진계 가스, 수소 가스에서 선택된 것인 선택 성장 방법.
KR1020180031468A 2017-03-30 2018-03-19 선택 성장 방법 KR102264574B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017066859A JP6832776B2 (ja) 2017-03-30 2017-03-30 選択成長方法
JPJP-P-2017-066859 2017-03-30

Publications (2)

Publication Number Publication Date
KR20180111537A true KR20180111537A (ko) 2018-10-11
KR102264574B1 KR102264574B1 (ko) 2021-06-11

Family

ID=63669771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180031468A KR102264574B1 (ko) 2017-03-30 2018-03-19 선택 성장 방법

Country Status (5)

Country Link
US (1) US10546741B2 (ko)
JP (1) JP6832776B2 (ko)
KR (1) KR102264574B1 (ko)
CN (1) CN108695151B (ko)
TW (1) TWI716675B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023244040A1 (ko) * 2022-06-17 2023-12-21 에스케이스페셜티 주식회사 아미노실란계 전구체를 이용한 실리콘 산화막의 선택적 증착 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
US9895715B2 (en) 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
JP7169072B2 (ja) * 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
JP7183187B2 (ja) 2017-05-16 2022-12-05 エーエスエム アイピー ホールディング ビー．ブイ． 誘電体上の酸化物の選択的ｐｅａｌｄ
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US20220081575A1 (en) * 2019-01-10 2022-03-17 Central Glass Company, Limited Substrate, selective film deposition method, deposition film of organic matter, and organic matter
JP7109397B2 (ja) * 2019-03-13 2022-07-29 東京エレクトロン株式会社 成膜方法
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
CN110257868B (zh) * 2019-06-13 2020-10-27 西安交通大学 一种硅/镍铁钒光阳极制备方法
JP7278164B2 (ja) 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
KR102364476B1 (ko) * 2020-05-08 2022-02-18 주식회사 한솔케미칼 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429983A (en) * 1993-12-27 1995-07-04 Fujitsu Limited Method of manufacturing semiconductor device
KR100357335B1 (ko) * 1994-05-27 2002-10-19 히다치초엘에스아이 엔지니어링가부시키가이샤 반도체 집적회로장치의 제조방법
JP2009231836A (ja) 2008-03-20 2009-10-08 Siltronic Ag ヘテロエピタキシャル層を備えた半導体ウェハ及び前記ウェハの製造方法
KR20120075379A (ko) * 2010-12-28 2012-07-06 도쿄엘렉트론가부시키가이샤 박막 형성 방법, 박막 형성 장치 및 프로그램이 기록된 기록 매체
KR20130075764A (ko) * 2010-06-10 2013-07-05 에이에스엠 인터내셔널 엔.브이. 금속성 표면들 위에서의 금속성 막들의 선택적 형성
JP2014175337A (ja) 2013-03-06 2014-09-22 Tokyo Electron Ltd 選択エピタキシャル成長法および成膜装置
KR20150092022A (ko) * 2014-02-04 2015-08-12 에이에스엠 아이피 홀딩 비.브이. 금속들, 금속 산화물들, 및 유전체들의 선택적 퇴적
KR20150119816A (ko) * 2014-04-16 2015-10-26 에이에스엠 아이피 홀딩 비.브이. 이중 선택적 퇴적
KR20160052329A (ko) * 2014-10-29 2016-05-12 도쿄엘렉트론가부시키가이샤 선택 성장 방법 및 기판 처리 장치
US20160148839A1 (en) * 2014-11-11 2016-05-26 The Board Of Trustees Of The University Of Iiiinois Use of an inhibitor molecule in chemical vapor deposition to afford deposition of copper on a metal substrate with no deposition on adjacent sio2 substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7666773B2 (en) * 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US7790631B2 (en) * 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US9349687B1 (en) * 2015-12-19 2016-05-24 International Business Machines Corporation Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429983A (en) * 1993-12-27 1995-07-04 Fujitsu Limited Method of manufacturing semiconductor device
KR100357335B1 (ko) * 1994-05-27 2002-10-19 히다치초엘에스아이 엔지니어링가부시키가이샤 반도체 집적회로장치의 제조방법
JP2009231836A (ja) 2008-03-20 2009-10-08 Siltronic Ag ヘテロエピタキシャル層を備えた半導体ウェハ及び前記ウェハの製造方法
KR20130075764A (ko) * 2010-06-10 2013-07-05 에이에스엠 인터내셔널 엔.브이. 금속성 표면들 위에서의 금속성 막들의 선택적 형성
KR20120075379A (ko) * 2010-12-28 2012-07-06 도쿄엘렉트론가부시키가이샤 박막 형성 방법, 박막 형성 장치 및 프로그램이 기록된 기록 매체
JP2014175337A (ja) 2013-03-06 2014-09-22 Tokyo Electron Ltd 選択エピタキシャル成長法および成膜装置
KR20150092022A (ko) * 2014-02-04 2015-08-12 에이에스엠 아이피 홀딩 비.브이. 금속들, 금속 산화물들, 및 유전체들의 선택적 퇴적
KR20150119816A (ko) * 2014-04-16 2015-10-26 에이에스엠 아이피 홀딩 비.브이. 이중 선택적 퇴적
KR20160052329A (ko) * 2014-10-29 2016-05-12 도쿄엘렉트론가부시키가이샤 선택 성장 방법 및 기판 처리 장치
JP2016086145A (ja) 2014-10-29 2016-05-19 東京エレクトロン株式会社 選択成長方法および基板処理装置
US20160148839A1 (en) * 2014-11-11 2016-05-26 The Board Of Trustees Of The University Of Iiiinois Use of an inhibitor molecule in chemical vapor deposition to afford deposition of copper on a metal substrate with no deposition on adjacent sio2 substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023244040A1 (ko) * 2022-06-17 2023-12-21 에스케이스페셜티 주식회사 아미노실란계 전구체를 이용한 실리콘 산화막의 선택적 증착 방법
KR20230173313A (ko) 2022-06-17 2023-12-27 에스케이스페셜티 주식회사 아미노실란계 전구체를 이용한 실리콘 산화막의 선택적 증착 방법

Also Published As

Publication number Publication date
CN108695151B (zh) 2023-08-22
TW201901749A (zh) 2019-01-01
CN108695151A (zh) 2018-10-23
US10546741B2 (en) 2020-01-28
KR102264574B1 (ko) 2021-06-11
TWI716675B (zh) 2021-01-21
JP2018170409A (ja) 2018-11-01
JP6832776B2 (ja) 2021-02-24
US20180286667A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
KR102264574B1 (ko) 선택 성장 방법
KR102553361B1 (ko) 순환 증착에 의해 기판 상에 도핑된 산화 금속 막을 형성하는 방법 및 관련 반도체 소자 구조체
TWI731074B (zh) 相對於基板的第二表面選擇性沈積在基板的第一表面上的製程與方法
TWI707983B (zh) 包含金屬碳化物材料之結構、包含該結構之裝置及其形成方法
KR102197048B1 (ko) 이중 선택적 퇴적
CN112951729A (zh) 用于在衬底上选择性地形成目标膜的方法
KR101540077B1 (ko) 알루미늄 탄화수소 화합물들을 이용한 금속 카바이드 막들의 원자층 증착법
US8945305B2 (en) Methods of selectively forming a material using parylene coating
TWI586826B (zh) 碳化鈦膜之矽烷與硼烷處理
CN110993482A (zh) 选择性钝化和选择性沉积
KR101506019B1 (ko) 금속 카바이드 막의 기상 증착
KR20200074008A (ko) 주기적 증착 공정에 의해 기판 상에 레늄 함유 막을 형성하는 방법 및 관련 반도체 소자 구조
TWI655308B (zh) 沉積鈦鋁薄膜的製程
KR20170104936A (ko) 금속 규화물들의 선택적 형성
US20220254642A1 (en) Selective deposition of transition metal-containing material
JP2021040159A (ja) 選択成長方法
KR20220087543A (ko) 저 저항률 금속 함유 필름들을 성장시키기 위한 방법들
KR102642469B1 (ko) 유기금속 전구체를 이용한 금속 박막 증착 방법
US20240096633A1 (en) Methods and assemblies for selectively depositing transition metals
US20230407476A1 (en) Selective deposition of material comprising noble metal
TW202403076A (zh) 有機材料之選擇性沉積

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant