TW201841247A - 蝕刻方法及電漿處理裝置 - Google Patents

蝕刻方法及電漿處理裝置 Download PDF

Info

Publication number
TW201841247A
TW201841247A TW106125570A TW106125570A TW201841247A TW 201841247 A TW201841247 A TW 201841247A TW 106125570 A TW106125570 A TW 106125570A TW 106125570 A TW106125570 A TW 106125570A TW 201841247 A TW201841247 A TW 201841247A
Authority
TW
Taiwan
Prior art keywords
reaction layer
gas
etched
etching
mask
Prior art date
Application number
TW106125570A
Other languages
English (en)
Other versions
TWI672741B (zh
Inventor
松井都
桑原謙一
安井尚輝
伊澤勝
臼井建人
大森健史
Original Assignee
日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立全球先端科技股份有限公司 filed Critical 日立全球先端科技股份有限公司
Publication of TW201841247A publication Critical patent/TW201841247A/zh
Application granted granted Critical
Publication of TWI672741B publication Critical patent/TWI672741B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/006—Details of gas supplies, e.g. in an ion source, to a beam line, to a specimen or to a workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之課題在於提供於控制圖案上的過剩堆積膜厚的電漿蝕刻，可進行高精度的蝕刻之蝕刻方法及電漿處理裝置。 本發明之解決手段之蝕刻方法，特徵為具有：使氣體吸附於被蝕刻材料表面而形成反應層之反應層形成步驟、在前述反應層形成步驟後，使前述反應層脫離之脫離步驟、除去反應層或堆積膜之除去步驟；藉由前述反應層形成步驟與前述脫離步驟，蝕刻前述被蝕刻材料表面。

Description

蝕刻方法及電漿處理裝置
本發明係關於蝕刻方法及電漿處理裝置，特別是關於適合控制圖案上的過剩堆積膜厚的電漿蝕刻之蝕刻方法及電漿處理裝置。
藉由半導體元件等機能元件製品的細微化，與高深寬比化的同時，構成裝置的閘極絕緣膜及層間膜等的薄膜化也在進行著。此外，在半導體元件的細微化的同時，鰭式場效應電晶體(Fin-FET)等三次元裝置的開發也在加速中。
伴此，在三次元裝置的蝕刻步驟，溝圖案的深寬比必須要大，開口尺寸必須要能進行小圖案的蝕刻。此外，遮罩，光罩或閘極絕緣膜、蝕刻停止件等被蝕刻膜的厚度會變薄，被要求著高選擇性的蝕刻。此外，藉由裝置的三次元化，增加了同時蝕刻被形成在晶圓表面起算為不同深度之層的圖案，或者是蝕刻開口尺寸隨著深度而改變的圖案等蝕刻複雜形狀的步驟。
於這些圖案的蝕刻，在蝕刻Si、SiO2等氧化 膜及Si3N4等氮化膜的電漿蝕刻，為了對被蝕刻材料進行高選擇性蝕刻，而且蝕刻細微的孔或溝而使用氟烴氣體或者是氫氟烴氣體等堆積性高的氣體來進行蝕刻的技術係屬已知。但是，例如，會發生在蝕刻高深寬比的孔時，伴隨著蝕刻的進行而有反應產物阻塞在孔的入口部，使得蝕刻無法進行下去的問題。
此外，除了使用前述之氟烴氣體或氫氟烴氣體等堆積性高的氣體進行蝕刻的技術以外之可以精度佳地加工被蝕刻材料的技術，在專利文獻1還揭示了具有：在電漿蝕刻真空室中設置可蝕刻的基板的階段、在基板的錶面上形成生成層的階段、藉由脈衝驅動電漿源而除去生成層的一部份的階段，之後，反覆進行形成生成層的階段與除去生成層的一部份的階段而形成被蝕刻的基板之階段的高速原子層蝕刻(ALET)方法。
此外，對於前述問題，專利文獻2揭示了一種電漿蝕刻方法，特徵為包含：藉由蝕刻被收容於處理真空室的內部的基板之被處理膜的蝕刻處理，在前述被處理膜形成孔之第1步驟、以及把除去附著於藉由執行前述蝕刻處理而形成的前述孔的入口部的反應產物之除去步驟，藉著前述除去步驟在反應產物被除去地前述孔的側壁部使堆積物堆積之堆積步驟、以及使藉由前述堆積步驟把堆積物堆積於側壁部之前述孔，藉由進行前述蝕刻處理而進行延伸(深蝕刻)的延伸(深蝕刻)步驟予以反覆執行複數次的第2步驟。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特表2012-529777號公報
[專利文獻2]WO2014/046083
但是，近年來伴隨著3次元裝置之圖案的複雜化與細微化，必須要在細微圖案，而且是具有複雜形狀的圖案上進行堆積膜厚的精密控制。例如，於3次元構造，如圖10(a)所示把被形成於晶圓1上的由被蝕刻材料構成的層2使用遮罩3進行蝕刻時，以遮罩3不被蝕刻的方式形成厚的堆積膜4的場合，隨著蝕刻的進展，遮罩3的開口部會被反應產物所阻塞而發生無法加工為所要的圖案的問題。
此外，如圖10(b)及圖10(c)所示，於第1遮罩5與第2遮罩6被形成為不同深度的構造，使用第2遮罩6蝕刻第2蝕刻區域8時，以第1遮罩5與第2遮罩6不被蝕刻的方式在第1遮罩5與第2遮罩6上形成厚的堆積膜4的場合，隨著蝕刻的進展，會發生第2遮罩6的開口部會被反應產物所阻塞的問題。
此外，如圖10(b)及圖10(c)所示，於第1遮罩5與第2遮罩6被形成為不同深度的構造，使用第1遮 罩5與第2遮罩6蝕刻第2蝕刻區域8時，會有由於第1遮罩的開口部的過剩的反應層與第2遮罩開口部的過剩的堆積膜4使得第2蝕刻區域之被蝕刻表面不被離子照射，無法得到所要的形狀，或是蝕刻停止的問題。
對於這些問題使用專利文獻1所揭示的方法進行圖10(a)所示那樣的構造的細微圖案的蝕刻的話，在被蝕刻材料上，吸附與脫離被反覆而使蝕刻進行，但在遮罩等之上，被形成比較厚的反應層。進而，在開口部由於反應產物再附著而使開口部變窄，會有阻礙離子往圖案底部侵入而無法加工為所要的形狀，或是開口部阻塞而蝕刻停止的情形。此外，如圖10(b)所示第1遮罩5與第2遮罩6被形成於不同深度之處所的構造，或是第1遮罩與第2遮罩材料不同的構造使用專利文獻1所揭示的方法進行蝕刻的場合，在產生階差的部分會被形成過剩的堆積膜，使得第1遮罩與第2遮罩上的反應層的厚度不同，或是開口部的堆積膜厚為非對稱，所以加工形狀變成左右非對稱而無法得到所要的形狀。
進而如圖10(c)所示，第1遮罩5與第2遮罩6被形成於不同深度之處所的構造，或是第1遮罩與第2遮罩材料不同的構造使用專利文獻1所揭示的方法進行蝕刻的場合，由於開口部被形成過剩的反應層，被照射到被蝕刻材料上的離子的一部分被遮蔽，所以會有吸附於被蝕刻材料上的反應層在脫離步驟沒有脫離，而在被蝕刻材料上不均勻地殘存反應層的情形。結果，變成無法精度佳地 蝕刻被蝕刻材料，無法實現所要的形狀。
此外，如專利文獻2所揭示的方法那樣反覆進行除去孔開口部的反應產物，形成側壁保護膜的步驟的場合，每次除去反應產物遮罩材料都會被削去少許，無法得到所要的加工形狀。此外，在形成側壁保護膜的步驟，左右的側壁的深度或遮罩材料不同的場合，無法均勻地形成側壁保護膜，無法加工為所要的形狀。進而，即使是加工左右對稱的圖案的場合，在細微圖案的加工，也會因為附著於開口部的堆積膜之微量的產物而使開口部變窄，或是無法蝕刻為所要的圖案形狀，而有開口部阻塞而蝕刻停止的情形。
例如，開口部的寬幅為50nm等級以下的圖案加工的場合，有必要把堆積膜厚控制在20nm等級以下。但是，在專利文獻2所揭示的方法，堆積膜厚的堆積速率快達10nm/sec，要把堆積膜厚精密地控制到20nm以下的程度是困難的。此外，藉此，即使在揭示於專利文獻1的蝕刻方法適用揭示於專利文獻2的蝕刻方法，揭示於圖10(a)、(b)及(c)的構造之專利文獻1所揭示的蝕刻問題也還是無法改善。
由以上所述，本發明之目的在於提供於控制圖案上的過剩堆積膜厚的電漿蝕刻，可進行高精度的蝕刻之蝕刻方法及電漿處理裝置。
本發明之解決手段之蝕刻方法，特徵為具有：使氣體吸附於被蝕刻材料表面而形成反應層之反應層形成步驟、在前述反應層形成步驟後，使前述反應層脫離之脫離步驟、除去反應層或堆積膜之除去步驟；藉由前述反應層形成步驟與前述脫離步驟，蝕刻前述被蝕刻材料表面。
此外，本發明之電漿處理裝置，係具備：具有被蝕刻材料的試料被電漿處理的處理室、供給供產生電漿的高頻電力之高頻電源、以及前述試料被載置之試料台；其特徵為：進而具備在前述反應層形成步驟時求出監視藉由反應層形成步驟與脫離步驟而被蝕刻的前述被蝕刻材料表面而得到的干涉光譜之中在前述反應層形成步驟增加而在前述脫離步驟減少之波長的訊號，根據前述求出的訊號與監測的前述訊號之差分進行實施除去步驟地控制的控制部；前述反應層形成步驟，是使氣體吸附於前述被蝕刻材料表面而形成反應層的步驟，前述脫離步驟，是前述反應層形成步驟後，使前述反應層脫離的步驟，且前述除去步驟，與除去前述脫離步驟後所殘存的反應層或堆積膜的前述脫離步驟是不同的步驟。
本發明，於控制圖案上的過剩堆積膜厚的電漿蝕刻，可進行高精度的蝕刻。
1‧‧‧晶圓
2‧‧‧被蝕刻材料
3‧‧‧遮罩
4‧‧‧堆積膜
5‧‧‧第1遮罩
6‧‧‧第2遮罩
7‧‧‧第1蝕刻區域
8‧‧‧第2蝕刻區域
9‧‧‧反應層
10‧‧‧被蝕刻層
11‧‧‧離子
12‧‧‧反應產物
13‧‧‧開口部
14‧‧‧側壁下部
20‧‧‧蝕刻裝置
21‧‧‧處理室
22‧‧‧晶圓載台
23‧‧‧氣體供給手段
24‧‧‧反應層形成用氣體
25‧‧‧脫離用氣體
26‧‧‧反應層除去用氣體
27‧‧‧高頻電源
28‧‧‧傳導閥(conductance valve)
29‧‧‧真空泵
30‧‧‧偏壓電源
31‧‧‧膜厚測定裝置
32‧‧‧光源
33‧‧‧分光器
34‧‧‧算出部
35‧‧‧資料庫
36‧‧‧控制部
37‧‧‧氣體控制部
38‧‧‧排氣系控制部
39‧‧‧高頻控制部
40‧‧‧偏壓控制部
41‧‧‧干涉光譜
42‧‧‧參照用訊號強度之變化
43‧‧‧測定的訊號強度
51‧‧‧記憶部
61‧‧‧紅外(IR)光源
62‧‧‧分光器
圖1係顯示相關於本發明的電漿蝕刻裝置的構成之圖。
圖2係顯示相關於本發明的蝕刻方法之蝕刻序列之圖。
圖3係顯示由分光器33監測的干涉光譜與特定波長的訊號波形之圖。
圖4係顯示相關於本發明的電漿蝕刻裝置的構成之圖。
圖5係顯示相關於本發明的蝕刻方法之流程之圖。
圖6係相關於本發明的蝕刻方法之反應層形成步驟與脫離步驟之一例。
圖7係顯示相關於本發明的蝕刻方法之除去步驟前後之蝕刻形狀的剖面圖(1)。
圖8係顯示相關於本發明的蝕刻方法之除去步驟前後之蝕刻形狀的剖面圖(2)。
圖9係顯示相關於本發明的蝕刻方法之除去步驟前後之蝕刻形狀的剖面圖(3)。
圖10係顯示從前的蝕刻方法的課題之圖。
以下，使用圖式詳細說明相關於本發明之實施型態。又，為了說明實施型態之所有圖式，對於同一構 成或者同一構件賦予相同符號，省略其反覆的說明。
首先說明相關於本發明的電漿處理裝置。圖1係顯示實施相關於本發明的蝕刻方法之用的電漿蝕刻裝置的構成之一例。此外，圖2係於圖1所示的電漿蝕刻裝置進行電漿蝕刻的場合之蝕刻序列之一例。
如圖1所示，蝕刻裝置20，具備被配置於處理室21內的試料台之晶圓載台22與氣瓶或閥所構成的氣體供給手段23；氣體控制部37，以在反應層形成用氣體24、反應產物脫離用氣體25及過剩反應層除去用氣體26之分別的處理步驟被供給至處理室21的方式進行控制。藉由往處理室21供給的氣體與高頻控制部39控制的高頻電源27所供給的高頻電力在處理室21內產生電漿。此外，處理室21內的壓力，藉由被排氣系控制部38所控制而被連接於處理室21的可變傳導閥28與真空泵29，在流通以所要的流量的處理氣體的狀態下，可以保持一定。
此外，蝕刻裝置20，具備控制部36，控制部36，具備氣體控制部37與排氣系控制部38與高頻控制部39與偏壓控制部40以及記憶部51。此外，控制部36，進行相關於圖5所示的蝕刻的流程之控制。例如，控制部36，進行如圖2所示那樣的蝕刻序列。進而，控制部36，控制膜厚測定裝置31、光源32、分光器33、算出部34與資料庫35。
其次，說明蝕刻裝置20之電漿蝕刻的流程。
如圖2所示，最初開始反應層形成步驟時， 反應層形成用氣體24以特定的流量被供給至處理室21。被供給的反應層形成氣體24，藉由高頻電力電漿化，產生自由基、離子等。藉由電漿產生的自由基或離子，到達晶圓1的表面，形成反應層9。此外，不產生反應性氣體的電漿，而使反應層形成用氣體24直接吸附於被蝕刻材料2亦可。
其次，開始脫離步驟時，脫離用氣體25以特定的流量被供給至處理室21。被供給的脫離用氣體25藉由高頻電力電漿化，藉由電漿產生的離子或自由基被照射於晶圓1表面。此時，使反應層9與被蝕刻材料2反應而產生的反應產物12藉由電漿照射的離子11而脫離的場合，由藉由偏壓控制部40控制的偏壓電源30所供給的偏壓電壓施加於晶圓載台22而可用至離子能量。
此外，被照射至晶圓的離子11的能量之中最大的離子能量，大概等於晶圓偏壓電壓係屬已知。亦即，藉由調整晶圓偏壓電壓，可以控制離子能量的最大值。進而於晶圓載台22可以具備加熱冷卻機構，也可以加熱晶圓載台22而使反應產物12熱脫離。或者是可以由晶圓1上部藉由以燈等加熱而使反應產物12熱脫離。
反覆進行前述之反應層形成步驟與脫離步驟蝕刻被蝕刻圖案的話，會有在被蝕刻圖案的一部分形成過剩的反應層9的情形。形成過剩的反應層9的場合，實施反應層除去步驟。反應層除去步驟開始時，反應層除去用氣體26以特定的流量被供給至處理室，被供給的反應層 除去用氣體26藉由高頻電力電漿化，產生自由基、離子等。反應層除去用氣體26，是可以除去在反應層形成步驟形成的反應層9與在脫離步驟產生的反應產物12的氣體，於反應層除去用氣體26，使用與遮罩之反應性很低的氣體。
反應層除去步驟之晶圓偏壓電壓，根據過剩的反應層9的膜厚T及被蝕刻圖案內之過剩反應層的形成處所而以如下方式求出。此處，顯示檢測到形成過剩的反應層9，決定反應層除去步驟的條件而實施蝕刻的方法之一例。
首先為了檢測被形成了過剩的反應層9而測定被蝕刻圖案上的反應層9的膜厚。反應層9的膜厚，如圖1所示將來自光源32的光照射於晶圓1，把在晶圓1反射的干涉光以分光器33測定而進行測定。被蝕刻圖案的蝕刻深度，例如在日本特開2003-083720號公報所揭示的，以分光器檢測特定波長的強度的變化，可以算出以終點判定器檢測出終點時之膜厚。測定反應層的膜厚的場合，以分光器33檢測出顯示反應層的膜厚9的變化之特定波長的強度變化量，能夠以算出部34算出反應層9的膜厚。
以循環方式實施反應層形成步驟與脫離步驟的話，於膜厚測定裝置31所具備的分光器33，例如測定出圖3(a)所示的干涉光譜41。在測定到的干涉光譜之中包含反應層的資訊的特定波長的訊號強度之時間變化顯示於 圖3(b)。特定波長的訊號強度，在反應層形成步驟特定波長的訊號強度為增加傾向，在脫離步驟特定波長的訊號強度顯示降低傾向。
於反應層形成步驟，預先取得被形成容許值內的膜厚的反應層的場合之參照用訊號強度的變化42，保存於資料庫35，在保存的參照用訊號強度的變化42與測定的訊號強度43的差分Id超過特定範圍的場合，可以判斷形成了過剩的反應層9。此外，形成了過剩的反應層9的場合，也可以間接地判定沒有進行被蝕刻圖案的蝕刻。又，藉著作為供測定反應層9的膜厚之用的特定波長使用包含反應層的資訊的一些波長，也可以測定被形成於被蝕刻圖案內的反應層的膜厚分布。
此外，反應層的膜厚的測定，亦可在所有步驟之蝕刻中來實施，亦可在反應層形成步驟與脫離步驟之間、脫離步驟與反應層除去步驟之間、或反應層除去步驟與反應層形成步驟之間來實施。此外，作為測定膜厚時的光源亦可使用如圖1所示的外部光源，亦可使用電漿光。進而作為測定膜厚之其他實施例，由如圖4所示被設置於晶圓上部的IR光源61，對被蝕刻圖案照射紅外(IR)光，以設置於晶圓下部的分光器62檢測出IR光的吸收光譜而測定反應層的膜厚亦為可能。以分光器62檢測出顯示反應層的膜厚的變化之特定波長的訊號強度變化量，也能夠算出反應層的膜厚。
使用圖5至7說明相關於本發明之蝕刻方法 之一實施例。圖5係顯示相關於本發明的蝕刻方法之流程之圖。此外，圖6(a)x係供說明反應層形成步驟(圖5之步驟1)之圖，圖6(b)係說明脫離步驟(圖5之步驟2)之圖。此外，圖7(a)係反應層除去步驟(圖5之步驟4)之前的蝕刻形狀的剖面之模式圖，圖7(b)係反應層除去步驟(圖5之步驟4)之後的蝕刻形狀的剖面之模式圖。
在本實施例，說明作為被蝕刻圖案之一例在試樣之晶圓1上被形成被蝕刻層10、被蝕刻材料2之層間膜，於遮罩3被形成細微的線圖案的構造，而蝕刻層間膜之被蝕刻材料2的場合。
首先於圖5之步驟1(反應層形成步驟)，在如圖6(a)所示形成包含被蝕刻材料2的圖案之晶圓1上供給與被蝕刻材料具有反應性的反應性氣體或自由基，或者蝕刻劑而在被蝕刻圖案的表面形成反應層9。
其次，於圖5之步驟2(脫離步驟)，把藉由電漿等而產生的離子照射於被蝕刻圖案。如圖6(b)所示在被蝕刻材料2的表面，藉由從離子供給的能量使反應層9與被蝕刻材料2反應，使反應產物12脫離。在本實施例，使反應產物12脫離的能量，顯示藉由來自電漿的離子11之能量來供給的場合，但是使反應產物12脫離的能量，藉由燈絲加熱等使晶圓溫度上升的方式供給亦可。
又，在此脫離步驟，由被蝕刻材料2表面產生的反應產物12或由被蝕刻材料在離子濺鍍等脫離的成分再附著於被蝕刻圖案的內部，特別是開口部13附近會 使開口部13變窄或是阻塞。此外，於被蝕刻材料2表面，在深寬比高的場合，會有在脫離步驟中離子11不能充分到達側壁下部14，而在脫離步驟後反應層9部分殘存的情形。由這種情形，在被蝕刻材料2表面，反應層在每1個循環都會堆積。因此，於反應層形成步驟及脫離步驟，監視反應層的膜厚以及反應層產物12再附著的成分(堆積膜)之膜厚。
其次，於圖5之步驟3，判斷在被蝕刻圖案表面上是否被形成容許值以上的反應層9，或者在開口部13附近是否被形成容許值以上之堆積膜。例如，如圖7(a)所示判斷在被蝕刻圖案表面上被形成比容許值還厚的反應層9的場合，於圖5的步驟4，如圖7(b)所示實施除去過剩的反應層9的反應層除去步驟。又，過剩的反應層9，包含在反應層形成步驟被形成的反應層與反應產物12再附著之成分與反應層9脫離而再附著的成分。反應層除去步驟後，進行反應層形成步驟(圖5之步驟1)。
於圖5之步驟3，判斷在被蝕刻圖案表面上未被形成容許值以上的反應層9以及在開口部13附近未被形成容許值以上之堆積膜的場合，於圖5之步驟5，判斷是否到達特定的蝕刻深度。未到達特定的蝕刻深度的場合，實施反應層形成步驟(圖5之步驟1)。
此外，於圖5之步驟5，判斷到達特定的蝕刻深度的場合，結束圖5所示的蝕刻方法之流程。又，於步驟5，替代「特定的蝕刻深度」而藉由特定的反應層形成 步驟與脫離步驟的循環數來判斷亦可。此特定的反應層形成步驟與脫離步驟的循環數，是成為特定的蝕刻深度的預先求出的循環數。此外，於圖5之步驟5，判斷到達特定的蝕刻深度的場合，實施除去反應產物等的堆積膜的步驟之後，結束圖5所示的蝕刻方法之流程亦可。
其次，說明由形成的反應層的膜厚來決定反應層除去步驟之蝕刻處理條件的方法。圖7係作為被蝕刻圖案在晶圓1上被形成被蝕刻層10、被蝕刻材料2之層間膜，於作為遮罩3被形成細微的線圖案的構造實施反應層除去步驟之圖。反覆進行反應層9之反應層形成步驟與脫離步驟進行被蝕刻材料2的蝕刻，在開口部的反應層的膜厚Ts、遮罩3上等之上的反應層的膜厚Tm以及被蝕刻材料上的反應層厚Tb分別超過特定的容許值的場合，實施反應層除去步驟。
作為反應層除去步驟之蝕刻處理條件的參數，有氣體種類、氣體流量、壓力、高頻電力、晶圓偏壓電壓、處理時間等，針對氣體種類、氣體流量、壓力、高頻電力，以預先設定推薦值為佳。由反應層9的膜厚，也可以在監測反應層的膜厚的時間點，決定晶圓偏壓電壓、處理時間。此外，晶圓偏壓電壓，採用以電漿產生的離子不貫穿被蝕刻材料2上的反應層的範圍內之值。這是因為在反應層除去步驟，不使遮罩等被蝕刻的緣故。
與晶圓偏壓電壓相同的能量之離子11往遮罩之入射量被設定為比遮罩上的反應層厚Tm更小之值。決 定晶圓偏壓電壓之後，實施反應層之除去直到開口部的反應層的膜厚Ts、遮罩上反應層的膜厚Tm及被蝕刻材料上的反應層厚Tb進入特定的容許值內。反應層除去步驟之反應層的除去速度，可以預先把反應層的除去速度等作為資料庫記憶於記憶不51，亦可實施特定時間之反應層除去步驟之後，再度測定反應層的膜厚而測定除去速度。
如以上所述決定反應層除去步驟的晶圓偏壓電壓時，反應層除去步驟之晶圓偏壓電壓，被設定為比脫離步驟更低。又，線圖案那樣單純的圖案的場合，預先設定充分低的晶圓偏壓電壓亦可。
其次，說明如圖8所示在晶圓1上被形成被蝕刻層10，於第1遮罩5與第2遮罩6被形成於不同層的構造，使用第1遮罩5蝕刻第1蝕刻區域7，使用第2遮罩6蝕刻第2蝕刻區域8的方法。又，圖8(a)係反應層除去步驟前的蝕刻形狀的剖面圖，圖8(b)係反應層除去步驟後的蝕刻形狀的剖面圖。
反覆進行反應層形成步驟與脫離步驟進行蝕刻區域的蝕刻的話，開口部的反應層的膜厚Ts1、Ts2、遮罩上的反應層的膜厚Tm1、Tm2、被蝕刻材料上的反應層厚Tb之任一者超過特定的容許值的場合，實施反應層除去步驟。特別是第2遮罩6的開口部比第1遮罩的開口部更窄，比起Ts1及Tm1，Ts2及Tm2的膜厚控制更為重要。
由測定的反應層的膜厚可以在監測反應層的 膜厚的時間點決定晶圓偏壓電壓以及處理時間。此外，晶圓偏壓電壓，為以電漿產生的離子不會穿越被形成於第1蝕刻區域7及第2蝕刻區域8上的反應層的範圍內之值，以與晶圓偏壓電壓相同的能量之離子之往遮罩的入射量被設定為比遮罩上的反應層厚Tm1、Tm2更小之值。
決定晶圓偏壓電壓之後，實施反應層的除去直到開口部的反應層的膜厚Ts1、Ts2、遮罩上等之反應層的膜厚Tm1、Tm2、及被蝕刻材料上的反應層厚Tb之全部進入特定的容許值內為止。此處，使用第1遮罩5之第1蝕刻區域7的蝕刻，不必要是根據反應層形成步驟與脫離步驟的循環之蝕刻，也可以是從前的蝕刻。
此外，說明如圖9所示在晶圓1上被形成被蝕刻層10，於第1遮罩5與第2遮罩6被形成於不同層的構造，使用第1遮罩5蝕刻第1蝕刻區域7，使用第2遮罩6蝕刻第2蝕刻區域8的方法。又，圖9(a)係反應層除去步驟前的蝕刻形狀的剖面圖，圖9(b)係反應層除去步驟後的蝕刻形狀的剖面圖。
反覆進行反應層形成步驟與脫離步驟進行蝕刻區域的蝕刻的話，開口部的反應層的膜厚Ts1、Ts2、遮罩上的反應層的膜厚Tm1、Tm2、被蝕刻材料上的反應層厚Tb之任一者超過特定的容許值的場合，實施反應層除去步驟。此外，圖9的構造的場合，容易發生第2遮罩6的刻面(facet)，有必要考慮此刻面而除去反應層的必要。
由測定的反應層的膜厚可以在監測反應層的膜厚的時間點決定晶圓偏壓電壓以及處理時間。此外，晶圓偏壓電壓，為以電漿產生的離子不會穿越被形成於第1蝕刻區域7及第2蝕刻區域8上的反應層的範圍內之值，以與晶圓偏壓電壓相同的能量之離子之往遮罩的入射量被設定為比遮罩上的反應層厚Tm1、Tm2更小之值。
決定晶圓偏壓電壓之後，實施反應層的除去直到開口部的反應層的膜厚Ts1、Ts2、遮罩上等之反應層的膜厚Tm1、Tm2、及被蝕刻材料上的反應層厚Tb1、Tb2之全部進入特定的容許值內為止。此處，使用第1遮罩5之第1蝕刻區域7的蝕刻，不必要是根據反應層形成步驟與脫離步驟的循環之蝕刻，也可以是從前的蝕刻。
此外，相關於本發明的蝕刻方法，不僅是前述圖8及圖9的構造，於遮罩與被蝕刻材料成為3段以上之被蝕刻圖案的構造也與本實施例同樣可以實施。
此外，前述之反應層形成步驟與脫離步驟與反應層除去步驟之各個所使用的氣體的種類，因應於進行蝕刻處理的被蝕刻膜的材料而適當選擇。例如，作為反應層形成用氣體24使用氟烴氣體與第一氣體之混合氣體、氫氟烴氣體與第一氣體之混合氣體或者是氟烴氣體與氫氟烴氣體與第一氣體之混合氣體的場合，作為脫離用氣體25，例如使用氟烴氣體與第二氣體之混合氣體、氫氟烴氣體與第二氣體之混合氣體或者氟烴氣體與氫氟烴氣體與第二氣體之混合氣體，作為反應層除去用氣體26，例如使 用第二氣體。
此外，例如，作為反應層形成用氣體24使用HBr氣體與第三氣體之混合氣體、BCl3氣體與第三氣體之混合氣體或者是HBr氣體與BCl3氣體與第三氣體之混合氣體的場合，作為脫離用氣體25，例如使用HBr氣體與第四氣體之混合氣體、BCl3氣體與第四氣體之混合氣體或者HBr氣體與BCl3氣體與第四氣體之混合氣體，作為反應層除去用氣體26，例如使用第四氣體。
又，氟烴氣體，為C4F8氣體、C5F8氣體、C4F6氣體等，氫氟烴為CHF3氣體、CH2F2氣體、CH3F氣體等，稀有氣體為He氣體、Ar氣體、Ne氣體、Kr氣體、Xe氣體等。此外，第一氣體為稀有氣體、O2氣體、CO2氣體、N2氣體之中的至少一種氣體，第二氣體為稀有氣體、O2氣體、CO2氣體、CF4氣體、N2氣體、H2氣體、無水HF氣體、CH4氣體、CHF3氣體、NF3氣體之中的至少一種氣體。
此外，第三氣體為稀有氣體、C2氣體、O2氣體、CO2氣體、N2氣體之中的至少一種氣體，第四氣體為稀有氣體、Cl2氣體、O2氣體、CO2氣體、CF4氣體、N2氣體、H2氣體、無水HF氣體、CH4氣體、CHF3氣體、NF3氣體之中的至少一種氣體。
以上，藉由相關於前述之本發明的電漿處理方法，隨著實施蝕刻的晶圓枚數而使最佳蝕刻條件徐徐改變的製程的場合，也可以更精密地蝕刻被蝕刻圖案。
此外，前述之反應層形成步驟與脫離步驟與反應層除去步驟之各個，以使用電漿之處理來說明，但作為相關於本發明的蝕刻方法，反應層形成步驟與脫離步驟與反應層除去步驟之各個，不一定要是使用電漿之處裡。例如，反應層形成步驟，藉由不使反應層形成用氣體24電漿化而使吸附於被蝕刻材料2形成反應層亦可，脫離步驟，亦可加熱後述之晶圓載台22而使反應產物12熱脫離，或者由晶圓1上部以燈絲等加熱而使反應產物12熱脫離亦可，反應層除去步驟，亦可藉由未被電漿化的反應層除去用氣體26來除去在反應層形成步驟形成的反應層9以及在脫離步驟產生的反應產物12。
藉由本發明，於細微圖案、在複數深度之處所具有遮罩的圖案、具有複數材料之遮罩的圖案、具有三次元構造的細微圖案等，可以抑制過剩的反應層之堆積，可以原子層的等級控制反應層的膜厚。此外，藉由本發明，於細微圖案、在複數深度之處所具有遮罩的圖案、具有複數材料之遮罩的圖案、具有三次元構造的細微圖案等，可以抑制蝕刻停止或圓錐形狀等之異常形狀，可以精度佳地加工3次元構造的細微圖案。此外，於量產製程，也可以對應於製程的經時變化，可以再現性佳地進行高精度加工。
根據以上說明，本發明並不限定於本實施型態，也可以置換成為與前述實施型態所示的構成實質上相同的構成，可發揮相同作用效果的構成，或者是可以達成 同一目的的構成。

Claims (6)

  1. 一種蝕刻方法，其特徵為具有：使氣體吸附於被蝕刻材料表面而形成反應層之反應層形成步驟、在前述反應層形成步驟後，使前述反應層脫離之脫離步驟、前述脫離步驟後除去殘存的前述反應層或堆積膜而與前述脫離步驟不同之除去步驟；藉由前述反應層形成步驟與前述脫離步驟，蝕刻前述被蝕刻材料表面。
  2. 如申請專利範圍第1項之蝕刻方法，其中前述除去步驟，係藉由光學方法監測前述堆積膜的厚度，在前述監測的前述堆積膜的厚度比特定量還厚的場合下進行。
  3. 如申請專利範圍第2項之蝕刻方法，其中根據前述被監測的前述堆積膜的厚度，決定前述除去步驟之處理條件。
  4. 如申請專利範圍第1項之蝕刻方法，其中前述反應層形成步驟與前述脫離步驟與前述除去步驟，全部使用電漿來進行，被供給至具有前述被蝕刻材料的試料被載置之試料台的前述除去步驟的高頻電力，比被供給至前述試料台的前述脫離步驟的高頻電力還要小。
  5. 如申請專利範圍第4項之蝕刻方法，其中使用於前述除去步驟的氣體，與使用於前述脫離步驟的氣體係屬不同的氣體。
  6. 一種電漿處理裝置，係具備：具有被蝕刻材料的 試料被電漿處理的處理室、供給供產生電漿的高頻電力之高頻電源、以及前述試料被載置之試料台；其特徵為：進而具備在前述反應層形成步驟時求出監視藉由反應層形成步驟與脫離步驟而被蝕刻的前述被蝕刻材料表面而得到的干涉光譜之中在前述反應層形成步驟增加而在前述脫離步驟減少之波長的訊號，根據前述求出的訊號與監測的前述訊號之差分進行實施除去步驟地控制的控制部；前述反應層形成步驟，是使氣體吸附於前述被蝕刻材料表面而形成反應層的步驟，前述脫離步驟，是前述反應層形成步驟後，使前述反應層脫離的步驟，且前述除去步驟，與除去前述脫離步驟後所殘存的反應層或堆積膜的前述脫離步驟是不同的步驟。
TW106125570A 2017-03-17 2017-07-28 蝕刻方法及電漿處理裝置 TWI672741B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-052066 2017-03-17
JP2017052066A JP6820775B2 (ja) 2017-03-17 2017-03-17 エッチング方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
TW201841247A true TW201841247A (zh) 2018-11-16
TWI672741B TWI672741B (zh) 2019-09-21

Family

ID=63519523

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106125570A TWI672741B (zh) 2017-03-17 2017-07-28 蝕刻方法及電漿處理裝置

Country Status (4)

Country Link
US (1) US10665516B2 (zh)
JP (1) JP6820775B2 (zh)
KR (1) KR101990331B1 (zh)
TW (1) TWI672741B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113287190A (zh) * 2019-12-20 2021-08-20 株式会社日立高新技术 等离子处理装置以及晶片处理方法
TWI770596B (zh) * 2019-12-23 2022-07-11 日商日立全球先端科技股份有限公司 電漿處理方法及使用在電漿處理的波長選擇方法
TWI794982B (zh) * 2020-09-17 2023-03-01 日商日立全球先端科技股份有限公司 電漿處理裝置及電漿處理方法
TWI794850B (zh) * 2020-06-25 2023-03-01 日商日立全球先端科技股份有限公司 真空處理裝置及真空處理方法
TWI809602B (zh) * 2020-12-16 2023-07-21 日商日立全球先端科技股份有限公司 電漿處理裝置及電漿處理方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6846387B2 (ja) * 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR102286359B1 (ko) * 2018-11-14 2021-08-05 주식회사 히타치하이테크 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법
WO2020121540A1 (ja) * 2019-02-04 2020-06-18 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置
JP7339032B2 (ja) * 2019-06-28 2023-09-05 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7336365B2 (ja) * 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7462444B2 (ja) 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
JP3694662B2 (ja) 2001-09-17 2005-09-14 株式会社日立製作所 半導体素子製造プロセスにおける膜の処理量測定方法と装置、及びそれを用いた被処理材の処理方法と装置、及びそれを用いたプロセスの終点判定方法と装置
JP2005294348A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4969545B2 (ja) * 2008-09-22 2012-07-04 株式会社日立ハイテクノロジーズ 半導体製造装置
US20110139748A1 (en) 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
JP6141855B2 (ja) * 2012-09-18 2017-06-07 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6072613B2 (ja) * 2013-05-30 2017-02-01 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6550278B2 (ja) * 2015-06-24 2019-07-24 東京エレクトロン株式会社 エッチング方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113287190A (zh) * 2019-12-20 2021-08-20 株式会社日立高新技术 等离子处理装置以及晶片处理方法
CN113287190B (zh) * 2019-12-20 2023-12-22 株式会社日立高新技术 等离子处理装置以及晶片处理方法
TWI770596B (zh) * 2019-12-23 2022-07-11 日商日立全球先端科技股份有限公司 電漿處理方法及使用在電漿處理的波長選擇方法
TWI794850B (zh) * 2020-06-25 2023-03-01 日商日立全球先端科技股份有限公司 真空處理裝置及真空處理方法
TWI794982B (zh) * 2020-09-17 2023-03-01 日商日立全球先端科技股份有限公司 電漿處理裝置及電漿處理方法
TWI809602B (zh) * 2020-12-16 2023-07-21 日商日立全球先端科技股份有限公司 電漿處理裝置及電漿處理方法

Also Published As

Publication number Publication date
KR101990331B1 (ko) 2019-06-18
US10665516B2 (en) 2020-05-26
JP6820775B2 (ja) 2021-01-27
TWI672741B (zh) 2019-09-21
US20180269118A1 (en) 2018-09-20
JP2018157048A (ja) 2018-10-04
KR20180106797A (ko) 2018-10-01

Similar Documents

Publication Publication Date Title
TWI672741B (zh) 蝕刻方法及電漿處理裝置
US8518283B2 (en) Plasma etching method capable of detecting end point and plasma etching device therefor
KR100896549B1 (ko) 플라즈마 처리방법 및 플라즈마 식각방법
KR101408456B1 (ko) 다중-구역 종료점 검출기
JP5756974B2 (ja) 半導体装置の製造方法、半導体エッチングプロセスにおける計測方法
KR102172031B1 (ko) 플라스마 처리 방법, 및 플라스마 처리 장치
WO2002091453A9 (en) High pressure wafer-less auto clean for etch applications
KR20180046860A (ko) 플라스마 처리 장치
TWI732440B (zh) 電漿處理方法及電漿處理裝置
JP6072613B2 (ja) プラズマ処理方法
US10892198B2 (en) Systems and methods for improved performance in semiconductor processing
TWI678734B (zh) 電漿處理裝置及電漿處理方法
JP5967710B2 (ja) プラズマエッチングの終点検出方法
Booth Diagnostics of etching plasmas
JP2001007084A (ja) エッチング終点判定方法
JP5234591B2 (ja) 終点検出可能なプラズマエッチング方法及びプラズマエッチング装置
US20240047239A1 (en) Plasma processing device and plasma processing method
TWI812063B (zh) 蝕刻方法
JP3946467B2 (ja) ドライエッチング方法
TW202201533A (zh) 電漿處理裝置及電漿處理方法