TWI678734B - 電漿處理裝置及電漿處理方法 - Google Patents

電漿處理裝置及電漿處理方法 Download PDF

Info

Publication number
TWI678734B
TWI678734B TW106102959A TW106102959A TWI678734B TW I678734 B TWI678734 B TW I678734B TW 106102959 A TW106102959 A TW 106102959A TW 106102959 A TW106102959 A TW 106102959A TW I678734 B TWI678734 B TW I678734B
Authority
TW
Taiwan
Prior art keywords
etching
plasma
luminous intensity
film
depth
Prior art date
Application number
TW106102959A
Other languages
English (en)
Other versions
TW201812898A (zh
Inventor
白石大輔
Daisuke Shiraishi
鹿子嶋昭
Akira Kagoshima
長谷裕治
Yuji Nagatani
井上智己
Satomi Inoue
Original Assignee
日商日立全球先端科技股份有限公司
Hitachi High-Technologies Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立全球先端科技股份有限公司, Hitachi High-Technologies Corporation filed Critical 日商日立全球先端科技股份有限公司
Publication of TW201812898A publication Critical patent/TW201812898A/zh
Application granted granted Critical
Publication of TWI678734B publication Critical patent/TWI678734B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明，係可對於複數個樣品穩定進行形成既定的深度的蝕刻處理同時抑制蝕刻深度的變異性。
本發明，係一種電漿處理裝置，具備使用電漿使得被蝕刻膜被蝕刻的處理室、供應供於生成前述電漿用的高頻電力的高頻電源、和針對前述電漿的發光進行監視的監視器部，其中進一步具備基於前述被蝕刻膜的在透過電漿而除去由於電漿蝕刻而堆積的堆積膜時所取得的發光強度、和前述被蝕刻膜的蝕刻量與前述發光強度的相關關係而推定前述電漿蝕刻時的蝕刻量的演算部。

Description

電漿處理裝置及電漿處理方法
本發明有關電漿處理裝置及電漿處理方法，尤其有關對於在既定深度停止蝕刻的處理方面適合的電漿處理裝置及電漿處理方法。
在成為深度方向之中途的既定深度使被蝕刻材料結束蝕刻的情況下，由於不存在與被蝕刻材料不同的材料的蝕刻阻擋膜，故無法使用如下技術：利用電漿蝕刻中的發光強度變化而進行蝕刻的終點判定。為此，於如此之情況下，已知如下技術：利用與來自蝕刻面的反射光的干涉而算出溝的深度，以判定蝕刻的終點。
然而，取決於被蝕刻材料的材質，存在使光透射而無法使用干涉光的材料。於如此之情況下，係預先求得處理時間與蝕刻深度的關係，以蝕刻處理時間間接管理蝕刻深度。如此的時間管理的情況下，係隨著反復處理蝕刻處理而發生經時變化，有可能產生在批次內或批次間晶圓的變異性。為此，為了抑制蝕刻處理的經時變化同時達成電漿處理的穩定化，在蝕刻處理前進行稱為老化或陳 化的穩定化處理、進行蝕刻處理後的清潔處理等。
歷來，進行如此的處理的處理裝置方面在專利文獻1已揭露一種處理裝置，係於半導體裝置製造的溝槽蝕刻處理，求得因蝕刻處理對象晶圓的被蝕刻圖案密度而發生的溝深度變動量、及從過去的溝深度資料及設定蝕刻時間資料而算出的因裝置/腔室而發生的溝深度時序變動量，以算出修正此等變動的蝕刻時間從而抑制於溝槽蝕刻所要求的溝深度的變異性。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2005-347585號公報
於上述的不使用蝕刻阻擋膜的蝕刻的情況下的經時變化，有時因往處理室內壁的反應生成物的堆積量而發生蝕刻深度變動的現象。使用圖7而說明有關如此的現象的蝕刻的狀態。
圖7(a)，係示出蝕刻深度被深蝕刻的情況下的晶圓的剖面形狀。此外，圖7(b)，係示出蝕刻深度被淺蝕刻的情況下的晶圓的剖面形狀。實施如此的膜構造的蝕刻的情況下，在蝕刻對象膜72下不存在基底膜(蝕刻對象膜72的阻擋膜)，故難以實施利用電漿的發 光下的終點判定。為此，蝕刻對象膜72的蝕刻處理，係以預先求得的時間進行處理。如此的蝕刻處理下，係有可能因處理室的內壁的溫度、消耗程度、附著物的種類、附著物的量等的狀態，使得蝕刻深度發生變動。
如此之狀態，係例如發生於如下情況：於遮罩膜71為氮化矽膜(Si3N4)等、蝕刻對象膜72為氧化矽膜(SiO2)等的膜構造，使用氟碳氣體(CF4氣體等)而對蝕刻對象膜72實施蝕刻處理、以於含氟氣體(SF6氣體、NF3氣體等)添加烴系的氣體(CH4氣體等)的氣體系統實施蝕刻處理等。蝕刻對象膜72(SiO2)，係與含氟氣體反應使得生成SiF4而進行蝕刻。
其中，如前述的膜構造與氣體系統下，係如示於圖7般對蝕刻對象膜72進行蝕刻處理後，碳系的附著物73會附著於晶圓上。之後，以包含氧系的氣體(O2等)的氣體系統除去附著物73，蝕刻處理結束。此附著膜73，係亦同時堆積於處理室的內壁。附著物73大量堆積於處理室的內壁的情況下，堆積於晶圓的附著膜73的量變少，反之往處理室的內壁的堆積量少的情況下，係堆積於晶圓的附著物73的量變多。如此，附著物73堆積於晶圓上的厚度，係因處理室的內壁的狀態而時時刻刻變化。
堆積於晶圓上的附著物73，係具有阻礙蝕刻對象膜73的蝕刻反應的作用。為此，如示於圖7(a)般附著物73的堆積量少的情況下，係蝕刻對象膜72的深度 變深，如示於圖7(b)般附著物73的堆積量多的情況下係蝕刻對象膜72的深度變淺。圖8，係表示電漿蝕刻裝置對示於圖7的半導體晶圓進行處理時的蝕刻深度的變動的圖形。如示於圖8般蝕刻深度會隨著晶圓的處理個數增加而變動。
然而，先前技術，係未充分考量有關按樣品各者的蝕刻深度的穩定化。亦即，並未暗示：於複數個的樣品處理，按樣品各者的蝕刻深度發生變異的情況下，應從資訊感測器取得何種檢測資料，以修正處理條件。此外，先前技術，係使用批次處理前的批次前穩定化處理的資料，故並不適於作為求出每1個樣品的蝕刻深度的條件的資料。
此外，揭露於專利文獻1之先前技術，係未考量有關蝕刻處理的穩定化。亦即，雖變更蝕刻時間而減低蝕刻深度的變異性，惟換言之蝕刻狀態發生變化。為此，蝕刻處理的穩定化應不充分。
為此，本發明，係提供一種電漿處理裝置及電漿處理方法，可對於複數個樣品穩定進行形成既定的深度的蝕刻處理同時抑制蝕刻深度的變異性。
本發明，係一種電漿處理裝置，具備使用電漿使得被蝕刻膜被蝕刻的處理室、供應供於生成前述電漿用的高頻電力的高頻電源、和針對前述電漿的發光進行監 視的監視器部，其中進一步具備基於前述被蝕刻膜的在透過電漿而除去由於電漿蝕刻而堆積的堆積膜時所取得的發光強度、和被蝕刻膜的蝕刻量與發光強度的預先取得的相關關係而推定前述電漿蝕刻時的蝕刻量的演算部。
此外，本發明，係一種電漿處理方法，使用電漿對被蝕刻膜進行蝕刻，其中在將由於前述被蝕刻膜的電漿蝕刻而堆積的堆積膜透過電漿而除去時對發光強度進行監視，基於前述被監視的發光強度、和被蝕刻膜的蝕刻量與發光強度的預先取得的相關關係而推定前述電漿蝕刻時的蝕刻量。
本發明，係可對於複數個樣品穩定進行形成既定的深度的蝕刻處理同時抑制蝕刻深度的變異性。
1‧‧‧電漿蝕刻裝置
2‧‧‧處理室
3‧‧‧質流控制器
4‧‧‧電漿生成用高頻電源
5‧‧‧排氣裝置
6‧‧‧晶圓
7‧‧‧樣品台
8‧‧‧電漿
9‧‧‧偏壓用高頻電源
10‧‧‧壓力計
11‧‧‧可變導閥
12‧‧‧觀察窗
13‧‧‧光接收器
14‧‧‧演算部
15‧‧‧控制部
16‧‧‧磁場形成手段
21‧‧‧發光強度面積演算部
22‧‧‧發光強度面積積算部
23‧‧‧發光強度面積保持部
24‧‧‧蝕刻深度推定值演算部
25‧‧‧蝕刻深度推定值保持部
26‧‧‧循環繼續判定部
27‧‧‧下個循環的蝕刻深度預測值演算部
28‧‧‧下個循環的蝕刻時間演算部
29‧‧‧發光強度面積-蝕刻深度資料庫
30‧‧‧蝕刻深度目標值資料庫
[圖1]針對本發明的一實施例相關的電漿蝕刻裝置的構成的概略進行繪示的圖。
[圖2]針對演算部14的構成進行繪示的示意圖。
[圖3]本發明的一實施例相關的流程圖。
[圖4]供於補充圖3的流程圖的說明用的示意圖。
[圖5]針對示於圖7的晶圓被處理時的發光強度與附著物除去步驟時間的關係進行繪示的示意圖。
[圖6]針對發光強度比(CO/Ar)與蝕刻深度的相關關係進行繪示的圖。
[圖7]針對蝕刻深度與附著物的厚度的關係進行繪示的圖。
[圖8]針對示於圖7的晶圓被處理時的蝕刻深度的變動進行繪示的圖形。
本發明之一實施形態，係有關一種電漿處理裝置，於一面反復如示於後述的圖4的蝕刻步驟一面所進行的循環蝕刻，基於使用在將前述循環蝕刻的各循環蝕刻中所堆積的堆積膜除去時的發光強度而推定的蝕刻深度使循環蝕刻處理結束從而抑制蝕刻深度的變異性。以下，一面參照圖式一面說明有關此一實施形態。
圖1，係針對本發明的一實施例相關的電漿蝕刻裝置1的構成的概略進行說明的示意圖。本實施例的電漿處理裝置1，係具備：進行電漿處理的處理室2、針對被供應至此處理室2內的處理氣體的供應量及速度進行調節的質流控制器3、供應將被供應至處理室2的處理氣體進行激發而生成電漿用的高頻電力的電漿生成用高頻電源4、和包含將處理室2內的氣體進行排氣的真空泵浦的排氣裝置5。此外，在處理室2內的生成電漿的空間的下方係配置是處理對象的樣品的晶圓6被載於其上表面而保持的樣品台7。
使用於蝕刻處理的處理氣體，係被經由質流控制器3而供應至處理室2內。再者由於被透過配置於處理室2上方的導波管等的傳播手段而從處理室上方導入，並透過電漿產生用高頻電源4而供應的既定的頻率(例如2．45GHz)的高頻電力與從在處理室2之上方及側方的外周被包圍處理室2而配置的磁場形成手段16形成於處理室2內的磁場的相互作用，使得氣體的粒子被激發而生成電漿8。
透過從連接於被配置在樣品台7內部的導電體製的電極的偏壓用高頻電源9所供應的高頻電力在樣品台7或被保持於其上表面的載置面上的晶圓6之上表面上方形成偏壓電場。由於此所形成的偏壓電場使得電漿8內的帶電粒子(離子)被引誘，與被預先形成而配置於晶圓6表面的薄膜衝撞。藉此晶圓6的表面被活性化而促進電漿8中的反應性粒子與構成膜的材料的化學、物理相互作用而進行對象膜的蝕刻處理。
另外，處理室2內的壓力，係將來自壓力計10的測定值與基準值進行比較，以前述所比較的結果為基礎調整可變導閥11的旋轉角度的位置而調整排氣量速度使得被保持為適於處理的壓力。此外，可變導閥11，係指具備複數個板的閥，該複數個板繞配置於水平方向的軸而旋轉以將處理室2內與排氣裝置5之間連通的通路的開口的面積可變地進行調節。
電漿處理中所生成的電漿8的發光，係被經 由配置於處理室2之側壁的壁構材的由透光性構材而構成的觀察窗12而透過作為監視器的光接收器13進行觀測而檢測其強度。透過光接收器13而檢測出的有關電漿8的發光強度的信號，係發送至被配置為與此可通信的演算部14，從於演算部14所接收的信號算出或檢測出既定的量。在演算部14，係使用所檢測出的電漿8的發光強度而判定是否繼續蝕刻處理，此外，演算下個蝕刻時間而將前述判定結果及演算結果往控制部15發送。
控制部15，係如下裝置：經由通訊手段與電漿處理裝置1之上述的質流控制器3、排氣裝置5、電漿生成用高頻電源4、磁場形成手段16、偏壓用高頻電源9、壓力計10、可變導閥11的旋轉驅動裝置等連接，接收從此等所發送的信號，將指示必要的動作的信號發送至此等而控制其動作。
在本實施例的控制部15，係如示於圖4般以遮罩膜71為遮罩而對配置於下方的蝕刻對象膜72進行蝕刻，進行在進行蝕刻處理直到蝕刻對象膜72成為既定的深度的情況下的電漿處理相關的控制。更具體而言，控制部15，係以蝕刻步驟與附著物除去步驟為1個循環，而以數循環處理1個晶圓6，每一循環推定蝕刻深度，進行透過變更電漿處理條件從而予以抑制蝕刻深度的變動的控制。接著說明有關演算部14的構成。
圖2，係說明演算部14的構成的示意圖。於本實施例中，每既定的取樣時間有關電漿8的發光強度的 信號被從光接收器13發送至演算部14內的發光強度面積演算部21。在發光強度面積演算部21，係基於從光接收器13所送來的發光強度的值而除去是堆積膜的附著物73的蝕刻步驟中，抽出表示附著物73的除去的波長的傾向(CO(298nm)與Ar(419nm)的比等)，演算該情況下的發光強度面積53。所演算的發光強度面積53，係被往發光強度面積積算部22發送。另外，發光強度面積53，係後述的示於圖4的發光強度面積53。
在發光強度面積積算部22，係以從發光強度面積演算部21所送來的發光強度面積53的值、及後述的從發光強度面積保持部23所送來的發光強度面積積算值為基礎而積算在該晶圓6處理中所演算的發光強度面積53的值。所積算的發光強度面積積算值，係往發光強度面積保持部23、蝕刻深度推定值演算部24發送。
在發光強度面積保持部23，係保持從發光強度面積積算部22所送來的發光強度面積積算值。所保持的發光強度面積積算值，係被往發光強度面積積算部22發送，而利用於下個蝕刻循環中的發光強度面積積算值的演算。此外，在蝕刻處理開始時發光強度面積保持部23內的值係被初始化。
蝕刻深度推定值演算部24，係使用從發光強度面積積算部22所送來的發光強度面積積算值、及儲存於發光強度面積-蝕刻深度資料庫29的資訊，而算出蝕刻深度推定值，將所算出的蝕刻深度推定值往蝕刻深度推 定值保持部25發送。另外，在發光強度面積-蝕刻深度資料庫29，係儲存發光強度面積與蝕刻深度的相關關係資料。接著具體說明有關發光強度面積-蝕刻深度資料庫29。
示於表1的發光強度面積-蝕刻深度資料庫29，係至少由配方No.、晶圓產品資訊、發光強度面積、蝕刻深度的4項目所成。在各配方No.複數個晶圓產品資訊被賦予關聯。另外，此處的發光強度面積，係作為被按各蝕刻循環各者所積算的積算值的發光強度面積。此外， 複數個發光強度面積與蝕刻深度在各晶圓產品資訊被賦予關聯。
在各晶圓產品資訊的發光強度面積與蝕刻深度，係儲存示於圖6的發光強度面積與蝕刻深度的值。此等值，係需要預先以實驗等而取得。將此等值按晶圓產品各者儲存，使得各晶圓產品的發光強度面積與蝕刻深度的關係變清礎，可從以受光部13而取得的發光強度的值演算蝕刻深度的推定值。
此外，雖亦可將此發光強度面積與蝕刻深度的值直接往發光強度面積-蝕刻深度資料庫29儲存，惟發光強度面積、蝕刻深度的值等有可能包含測定誤差，故亦能以雜訊除去為目的而對於蝕刻深度與發光強度面積的相關圖(圖6)算出近似式的直線61或曲線，儲存此近似式的直線61或曲線的發光強度面積與蝕刻深度的值。
示於表2的蝕刻深度目標值資料庫30，係至少由配方No.、晶圓產品資訊、蝕刻深度目標值所成。此 外，亦可依目的而追加蝕刻深度目標下限值、蝕刻深度目標上限值。在各配方No.複數個晶圓產品資訊被賦予關聯。此外，至少一個蝕刻深度目標值被賦予關聯於各晶圓產品資訊，將對於各產品裝置用的晶圓6最佳的蝕刻深度賦予對應於蝕刻深度目標值而儲存。
藉此等，使得可進行蝕刻深度推定值與蝕刻深度目標值的比較，可判定蝕刻循環的繼續可否、可演算下個循環的蝕刻時間等。此外，亦可基於蝕刻深度目標下限值、蝕刻深度目標上限值而實施蝕刻循環的繼續可否的判定，或追加蝕刻深度推定值超過上限值、下限值的情況下予以發生錯誤的功能。
在蝕刻深度推定值保持部25，係將從蝕刻深度推定值演算部24所送來的蝕刻深度推定值在該晶圓6處理中之期間，進行保持。在1個晶圓6的處理中，係演算複數次的蝕刻深度推定值，保持該1個晶圓6處理中的複數個蝕刻深度推定值。將所保持的蝕刻深度推定值往循環繼續判定部26與下個循環的蝕刻深度預測值演算部27發送。
在循環繼續判定部26，係使用從蝕刻深度推定值保持部25所送來的複數個蝕刻深度推定值、及儲存於蝕刻深度目標值資料庫30的資訊而判定是否繼續蝕刻循環(蝕刻步驟與附著物除去步驟)，將判定結果往控制部15發送。循環繼續判定部26判定為循環繼續的情況下，控制部15係繼續蝕刻循環。此外，循環繼續判定部 26判定為循環停止的情況下，控制部15係使蝕刻處理結束。
在下個循環的蝕刻深度預測值演算部27，係對於從蝕刻深度推定值保持部25所送來的複數個蝕刻深度推定值，應用一次的近似式、對數的近似式等而預測在下個循環的蝕刻深度。將所預測的在下個循環的蝕刻深度往下個循環的蝕刻時間演算部28發送。
在下個循環的蝕刻時間演算部28，係使用從下個循環的蝕刻深度預測值演算部27所送來的在下個循環的蝕刻深度預測值、及儲存於蝕刻深度目標值資料庫30的資訊而演算在下個循環的蝕刻時間，將所演算的蝕刻時間往控制部15發送。在控制器15，係基於所發送的蝕刻時間而求出下個蝕刻循環的蝕刻時間。接著一面使用示於圖3的流程圖一面說明有關本發明相關的電漿處理。
圖3，係以步驟1至步驟7的7步驟的處理而構成。將步驟1至步驟7、步驟1至步驟6、或步驟1至步驟5稱為1個蝕刻循環。針對1個晶圓6使用複數次的蝕刻循環而執行蝕刻處理。在以下使用圖3的流程圖而說明第1次的蝕刻循環的處理的流程。
晶圓6被透過搬送用的機器人(未圖示)搬送而載於樣品台7之上後，被保持於樣品台7。之後，處理室2內被氣密地密封而從質流控制器3供應處理用氣體。然後在處理室2內生成電漿而以晶圓6上的示於圖7的膜構造為對象而開始蝕刻處理。蝕刻處理的開始後，於 步驟1，從控制部15發信指令與資訊，使用以蝕刻對象膜72為對象的既定的處理條件而開始蝕刻處理。蝕刻處理，係繼續既定時間後結束。圖4的(a-1)，係示出步驟1結束後的晶圓6的剖面膜構造的圖。蝕刻對象膜72被蝕刻，附著物73覆蓋遮罩膜71及蝕刻對象膜72之上。
於此，圖4，係示出SiO2的蝕刻、附著物除去、發光強度測定、蝕刻深度推定各者的圖。圖3的步驟1與圖4的SiO2的蝕刻對應，圖3的步驟2與圖4的附著物除去對應，圖3的步驟3與圖4的發光強度測定對應，圖3的步驟4至步驟7與圖4的蝕刻深度推定對應。此外，如前述，雖針對1個晶圓6使用複數次的蝕刻循環而執行蝕刻處理，惟在圖4係示出使用3次蝕刻循環而執行蝕刻處理時之例。
接著在步驟2，從控制部15發信指令與資訊，使用供於除去附著物73用的既定的處理條件而開始附著物除去處理。附著物除去處理，係繼續既定時間後結束。圖4的(a-2)，係示出步驟2結束後的晶圓6的剖面膜構造的圖。覆蓋遮罩膜71及蝕刻對象膜72之上的附著物73被除去。
接著在步驟3，實施在步驟2所實施的附著物除去處理時的發光強度測定。於發光強度面積演算部21，從光接收器13所送來的發光強度之中，抽出步驟2的附著物除去處理時的表示附著物73的除去的波長的強 度傾向(CO(298nm)與Ar(419nm)的比)。圖4的(a-3)，係示出所抽出的波長的強度傾向的圖。以所抽出的波長的強度傾向為基礎而算出發光強度面積53。所算出的發光強度面積53，係被往發光強度面積積算部22發送。另外，此步驟3，係方便起見作為步驟3，惟實際上並非在上述的步驟2後進行步驟3，而是與步驟2同時進行步驟3。
在發光強度面積積算部22，係雖積算本次的蝕刻循環的發光強度面積53與前次的蝕刻循環的發光強度面積積算值，惟第1次的蝕刻循環係不存在前次的蝕刻循環的發光強度面積，故第1次的蝕刻循環的發光強度面積53被直接當作發光強度面積積算值而利用。發光強度面積積算值，係被往發光強度面積保持部23、及蝕刻深度推定值演算部24發送。
接著在步驟4，實施蝕刻深度的推定處理。在步驟4，係於蝕刻深度推定值演算部24，使用從發光強度面積積算部22所送來的發光強度面積積算值、及儲存於發光強度面積-蝕刻深度資料庫29的資訊而算出蝕刻深度推定值，將所算出的蝕刻深度推定值往蝕刻深度推定值保持部25發送。
所算出的蝕刻深度推定值，係保持於蝕刻深度推定值保持部25。圖4的(a-4)，係保持蝕刻深度推定值時的示意圖。描繪點44，係蝕刻處理前的蝕刻深度，故繪出0的值，在描繪點44繪出本次在步驟4所算 出的蝕刻深度推定值。將前述的所保持的蝕刻深度推定值往循環繼續判定部26與下個循環的蝕刻深度預測值演算部27發送。
接著在步驟5，進行蝕刻深度推定值、及蝕刻深度目標下限值的比較。於循環繼續判定部26，進行從蝕刻深度推定值保持部25所送來的蝕刻深度推定值、及儲存於蝕刻深度目標值資料庫30的蝕刻深度目標下限值的比較，蝕刻深度推定值為蝕刻深度目標下限值以上時，使蝕刻循環結束，蝕刻深度推定值不足蝕刻深度目標下限值時，繼續蝕刻循環。在第1次的蝕刻循環，係如示於圖4的(a-4)般蝕刻深度推定值45低於蝕刻深度目標下限值43，故蝕刻循環繼續信號被往控制部15發送，繼續蝕刻循環。
接著在步驟6，預測下個蝕刻循環的蝕刻深度，進行所預測的蝕刻深度與蝕刻深度目標值的比較。在下個循環的蝕刻深度預測值演算部27，對於從蝕刻深度推定值保持部25所送來的複數個蝕刻深度推定值，應用一次的近似式、對數的近似式等，預測在下個循環的蝕刻深度。在第1次的蝕刻循環，係如示於圖4的(a-4)般使用蝕刻深度推定值44及45的二點而作成近似直線，算出執行第2次的蝕刻循環的情況下的蝕刻深度預測值46。將所預測的在下個循環的蝕刻深度46往下個循環的蝕刻時間演算部28發送。
在下個循環的蝕刻時間演算部28，係從下個 循環的蝕刻深度預測值演算部27所送來的在下個循環的蝕刻深度預測值、進行儲存於蝕刻深度目標值資料庫30的蝕刻深度目標值的比較。然後在下個循環的蝕刻深度預測值為比蝕刻深度目標值大的值的情況下，係變更在下個循環的蝕刻時間，在下個循環的蝕刻深度預測值為蝕刻深度目標值以下的情況下，係以既定的蝕刻時間實施蝕刻處理。在第1次的蝕刻循環，係如示於圖4的(a-4)般在下個循環的蝕刻深度預測值46為蝕刻深度目標值42以下，故不進行蝕刻時間的變更，既定的蝕刻時間被往控制部15發送。
在以上第1次的蝕刻循環結束，開始第2次的蝕刻循環處理。於以下，使用圖3的流程圖及圖4(b)而說明第2次的蝕刻循環的處理的流程。
第1次的蝕刻循環結束後，於步驟1及步驟2，如同第1次的蝕刻循環般執行蝕刻對象膜72的蝕刻處理及附著物73的除去處理，成為如圖4的(b-1)及圖4(b-2)的結果。接著在步驟3，如同第1次的蝕刻循環般算出發光強度面積53。在發光強度面積積算部22，係將以本次發光強度面積演算部21所算出的發光強度面積53與(圖4的(b-3))、及在第1次的蝕刻循環中發光強度面積保持部23所保持的發光強度面積積算值(圖4的(a-3))積算，算出新的發光強度面積積算值。所算出的發光強度面積積算值係往發光強度面積保持部23、蝕刻深度推定值演算部24發送。
接著在步驟4，如同第1次的蝕刻循環般算出蝕刻深度推定值，將所算出的蝕刻深度推定值往蝕刻深度推定值保持部25發送。接著在步驟5，如同第1次的蝕刻循環般進行蝕刻深度推定值、及蝕刻深度目標下限值的比較。在第2次的蝕刻循環，係如示圖4的(b-4)般蝕刻深度推定值47低於蝕刻深度目標下限值43，故蝕刻循環繼續信號被往控制部15發送，繼續蝕刻循環。
接著在步驟6，如同第1次的蝕刻循環般預測下個蝕刻循環的蝕刻深度，進行所預測的蝕刻深度與蝕刻深度目標值的比較。在第2次的蝕刻循環，係如示圖4的(b-4)般使用蝕刻深度推定值44、45、47的三點而作成近似式(一次函數、對數函數等)，算出執行第3次的蝕刻循環的情況下的蝕刻深度預測值48。將所預測的在下個循環的蝕刻深度48往下個循環的蝕刻時間演算部28發送。
接著在步驟7，算出下個蝕刻循環的蝕刻時間。在下個循環的蝕刻時間演算部28，係如同第1次的蝕刻循環般算出下個循環的蝕刻時間。在第2次的蝕刻循環，係如示於圖4的(b-4)般在下個循環的蝕刻深度預測值48比蝕刻深度目標值42大，故實施蝕刻時間的變更。變更後的蝕刻時間T2，係透過式1而算出，所變更的蝕刻時間T2被往控制部15發送。另外，T1係變更前的蝕刻時間，D1係本次的蝕刻循環結束時的蝕刻深度推定值，D2係次回的蝕刻循環結束時的蝕刻深度預測值， Dt係蝕刻深度目標值。
T2=T1×(Dt-D1)/(D2-D1) (式1)
在以上第2次的蝕刻循環係結束，開始第3次的蝕刻循環處理。於以下，使用圖3的流程圖及圖4(c)而說明第3次的蝕刻循環的處理的流程。
第2次的蝕刻循環結束後，於步驟1，使用所變更的蝕刻時間而實施蝕刻處理，成為如圖4的(c-1)的結果。接著於步驟2至步驟5，如同第2次的蝕刻循環般實施附著物除去、發光強度面積算出、蝕刻深度推定值的算出。在第3次的蝕刻循環，係如示於圖4的(c-4)般蝕刻深度推定值49為蝕刻深度目標下限值43以上的值，故蝕刻循環停止信號被往控制部15發送，蝕刻處理結束。
進行以上的流程的動作，使得蝕刻處理的結果，所得的蝕刻深度的變動被減低，可提升蝕刻處理的穩定性或再現性。此外，透過本實施例可減低蝕刻深度的變動的理由係思考如下。
圖5，係針對示於圖1的電漿蝕刻裝置1對示於圖7的晶圓進行處理時的發光強度與附著物除去步驟時間的關係進行說明的示意圖。此外，圖5(a)、(b)、(c)，係示出於除去附著物73的蝕刻步驟，以光接收器13而檢測出的發光強度(CO(298nm)與Ar(419nm) 的比)的變遷的圖形。前述發光強度，係主要為適於表示除去附著於處理室2內壁的附著物73的樣子的波長。
碳系的附著物73，係與氧系氣體反應，成為一氧化碳(CO)、二氧化碳(CO2)等，附著物73被除去。為此，大量的碳系的附著物73被除去的情況下，如圖5(a)的發光強度傾向52般顯現高的強度，或顯現發光強度傾向52降低為止耗費時間的樣子。另一方面，碳系的附著物73被除去的量為少的情況下，如圖5(c)的發光強度傾向52般顯現強度變低，或發光強度傾向52降低為止的時間變短的樣子。
此外，如圖5(a)的狀態般於處理室2的內壁附著多量的附著物73的情況下，附著於晶圓6的附著物73的量變少，其結果，蝕刻對象膜72的深度變深。另一方面，如圖5(c)的狀態般附著於處理室2的內壁的附著物73的量少的情況下，附著於晶圓6的附著物23的量變多，其結果，蝕刻對象膜72的深度變淺。圖5(b)，係圖5(a)與圖5(c)之中間的狀態。
接著圖6，係表示從蝕刻對象膜72的深度、CO(298nm)的發光強度與Ar(419nm)的發光強度的比所算出的發光強度面積53的相關的圖形。如示於圖6般蝕刻對象膜72的深度與發光強度面積53係顯現正的相關，使得可使用發光強度面積53而推定蝕刻對象膜72的深度。如此可使用發光強度面積53而推定蝕刻對象膜72的深度，使得可減低蝕刻深度的變動。
此外，在本實施例，係雖說明可如示於圖6般使用「蝕刻對象膜72的深度」與「發光強度面積」的關係而推定「蝕刻對象膜72的深度」，惟「蝕刻對象膜72的深度」亦可為表示蝕刻對象膜72的蝕刻率、蝕刻尺寸等的蝕刻對象膜72的蝕刻量者。
再者在本實施例，係雖基於所推定的蝕刻對象膜72的深度而決定蝕刻循環的次數，惟亦可基於如透過回授控制或前饋控制抑制電漿處理的變動的控制(Advanced Process Control：APC)般所推定的蝕刻對象膜72的深度而反映於下個晶圓的電漿蝕刻條件或修正下個晶圓的電漿蝕刻條件。

Claims (6)

  1. 一種電漿處理裝置，具備使用電漿使得被蝕刻膜被蝕刻的處理室、供應供於生成前述電漿用的高頻電力的高頻電源、和針對前述電漿的發光進行監視的監視器部，特徵在於：進一步具備基於前述被蝕刻膜的在透過電漿而除去由於電漿蝕刻而堆積的堆積膜時所取得的發光強度、和被蝕刻膜的蝕刻量與發光強度的預先取得的相關關係而推定前述電漿蝕刻時的蝕刻量的演算部。
  2. 一種電漿處理裝置，具備使用電漿使得被蝕刻膜被蝕刻的處理室、供應供於生成前述電漿用的高頻電力的高頻電源、和針對前述電漿的發光進行監視的監視器部，特徵在於：進一步具備：基於在將由於透過蝕刻步驟的反復而進行的前述被蝕刻膜的電漿蝕刻而堆積的堆積膜透過電漿而除去時所取得的發光強度、和被蝕刻膜的蝕刻量與發光強度的預先取得的相關關係而推定前述電漿蝕刻時的蝕刻量的演算部；和基於前述所推定的蝕刻量而使前述電漿蝕刻結束的控制部。
  3. 如申請專利範圍第1或2項之電漿處理裝置，其中，前述被蝕刻膜，係氧化矽膜，前述發光強度係將一氧化碳的發光強度除以氬的發光強度者，前述堆積膜係透過使用氟碳氣體的電漿而堆積。
  4. 一種電漿處理方法，使用電漿對被蝕刻膜進行蝕刻，特徵在於：在將由於前述被蝕刻膜的電漿蝕刻而堆積的堆積膜透過電漿而除去時對發光強度進行監視，基於前述被監視的發光強度、和被蝕刻膜的蝕刻量與發光強度的預先取得的相關關係而推定前述電漿蝕刻時的蝕刻量。
  5. 如申請專利範圍第4項之電漿處理方法，其中，基於前述所推定的蝕刻量而使前述電漿蝕刻結束，前述電漿蝕刻，係透過蝕刻步驟的反復而進行。
  6. 如申請專利範圍第4或5項之電漿處理方法，其中，前述被蝕刻膜，係氧化矽膜，前述發光強度係將一氧化碳的發光強度除以氬的發光強度者，前述堆積膜係透過使用氟碳氣體的電漿而堆積。
TW106102959A 2016-09-05 2017-01-25 電漿處理裝置及電漿處理方法 TWI678734B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-172381 2016-09-05
JP2016172381A JP6557642B2 (ja) 2016-09-05 2016-09-05 プラズマ処理装置およびプラズマ処理方法

Publications (2)

Publication Number Publication Date
TW201812898A TW201812898A (zh) 2018-04-01
TWI678734B true TWI678734B (zh) 2019-12-01

Family

ID=61281295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102959A TWI678734B (zh) 2016-09-05 2017-01-25 電漿處理裝置及電漿處理方法

Country Status (4)

Country Link
US (1) US10153217B2 (zh)
JP (1) JP6557642B2 (zh)
KR (1) KR101995811B1 (zh)
TW (1) TWI678734B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6730941B2 (ja) * 2017-01-10 2020-07-29 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN112424911B (zh) * 2019-06-20 2023-09-22 株式会社日立高新技术 等离子体处理装置以及等离子体处理方法
JP7110492B2 (ja) * 2020-06-16 2022-08-01 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759424A (en) * 1994-03-24 1998-06-02 Hitachi, Ltd. Plasma processing apparatus and processing method
US6245669B1 (en) * 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6265320B1 (en) * 1999-12-21 2001-07-24 Novellus Systems, Inc. Method of minimizing reactive ion etch damage of organic insulating layers in semiconductor fabrication
TW468227B (en) * 2000-12-07 2001-12-11 Taiwan Semiconductor Mfg High frequency metal oxide semiconductor field effect transistor structure
TWI299190B (en) * 2002-05-10 2008-07-21 Applied Materials Inc Method of etching a trench in a silicon-containing dielectric material
US20110083808A1 (en) * 2009-10-09 2011-04-14 Hitachi High-Technologies Corporation Plasma processing apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223692B2 (ja) * 1994-03-17 2001-10-29 株式会社日立製作所 ドライエッチング方法
JP3638711B2 (ja) * 1996-04-22 2005-04-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JPH10209118A (ja) * 1997-01-28 1998-08-07 Sony Corp アッシング方法
JP3380846B2 (ja) * 1997-11-05 2003-02-24 松下電器産業株式会社 半導体装置の製造方法
US6297163B1 (en) * 1998-09-30 2001-10-02 Lam Research Corporation Method of plasma etching dielectric materials
JP3764639B2 (ja) * 2000-09-13 2006-04-12 株式会社日立製作所 プラズマ処理装置および半導体装置の製造方法
JP2005347585A (ja) 2004-06-04 2005-12-15 Hitachi Ltd 半導体デバイス製造方法およびそのシステム
JP2009049382A (ja) * 2007-07-26 2009-03-05 Panasonic Corp ドライエッチング方法およびドライエッチング装置
JP4756063B2 (ja) * 2008-08-15 2011-08-24 株式会社東芝 半導体装置の製造方法
JP2010165738A (ja) 2009-01-13 2010-07-29 Hitachi High-Technologies Corp プラズマ処理装置のシーズニング方法およびシーズニングの終了判定方法。
JP2010199126A (ja) * 2009-02-23 2010-09-09 Panasonic Corp プラズマ処理方法およびプラズマ処理装置
JP2011233713A (ja) * 2010-04-27 2011-11-17 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP5839689B2 (ja) * 2011-02-28 2016-01-06 東京エレクトロン株式会社 プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体
JP2013222910A (ja) * 2012-04-19 2013-10-28 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置
JP2014220360A (ja) * 2013-05-08 2014-11-20 株式会社日立ハイテクノロジーズ プラズマ処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759424A (en) * 1994-03-24 1998-06-02 Hitachi, Ltd. Plasma processing apparatus and processing method
US6245669B1 (en) * 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6265320B1 (en) * 1999-12-21 2001-07-24 Novellus Systems, Inc. Method of minimizing reactive ion etch damage of organic insulating layers in semiconductor fabrication
TW468227B (en) * 2000-12-07 2001-12-11 Taiwan Semiconductor Mfg High frequency metal oxide semiconductor field effect transistor structure
TWI299190B (en) * 2002-05-10 2008-07-21 Applied Materials Inc Method of etching a trench in a silicon-containing dielectric material
US20110083808A1 (en) * 2009-10-09 2011-04-14 Hitachi High-Technologies Corporation Plasma processing apparatus

Also Published As

Publication number Publication date
JP6557642B2 (ja) 2019-08-07
US10153217B2 (en) 2018-12-11
US20180068909A1 (en) 2018-03-08
KR101995811B1 (ko) 2019-07-03
TW201812898A (zh) 2018-04-01
KR20180027311A (ko) 2018-03-14
JP2018041751A (ja) 2018-03-15

Similar Documents

Publication Publication Date Title
KR100521109B1 (ko) 처리 장치 및 클리닝 방법
US10665516B2 (en) Etching method and plasma processing apparatus
JP4101280B2 (ja) 終点検出可能なプラズマエッチング方法及びプラズマエッチング装置
KR101674008B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US7959970B2 (en) System and method of removing chamber residues from a plasma processing system in a dry cleaning process
Blauw et al. Advanced time-multiplexed plasma etching of high aspect ratio silicon structures
TWI678734B (zh) 電漿處理裝置及電漿處理方法
JP5377993B2 (ja) プラズマ処理方法
WO2002091453A9 (en) High pressure wafer-less auto clean for etch applications
JP2013222910A (ja) プラズマ処理方法およびプラズマ処理装置
JP2007158230A (ja) プラズマエッチング装置のクリーニング方法、およびプラズマエッチング装置
JP5967710B2 (ja) プラズマエッチングの終点検出方法
JP2001007084A (ja) エッチング終点判定方法
JP2001164368A (ja) プラズマｃｖｄ装置のチャンバークリーニング方法およびプラズマｃｖｄ装置
JP5189859B2 (ja) プラズマ処理方法
KR101274526B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
JP3946467B2 (ja) ドライエッチング方法
JP5234591B2 (ja) 終点検出可能なプラズマエッチング方法及びプラズマエッチング装置
JP5651484B2 (ja) プラズマ処理方法
JP5731881B2 (ja) プラズマ処理装置及びその運転方法
CN111684578A (zh) 从衬底处理系统的esc中检测衬底的部分松开