JP2014220360A - プラズマ処理方法 - Google Patents
プラズマ処理方法 Download PDFInfo
- Publication number
- JP2014220360A JP2014220360A JP2013098305A JP2013098305A JP2014220360A JP 2014220360 A JP2014220360 A JP 2014220360A JP 2013098305 A JP2013098305 A JP 2013098305A JP 2013098305 A JP2013098305 A JP 2013098305A JP 2014220360 A JP2014220360 A JP 2014220360A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- processing method
- plasma processing
- pulse
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Abstract
【課題】シリコン基板上に堆積したカーボン系ポリマーを酸素プラズマで除去する際に、同時にシリコン基板表面に生成される可能性のあるシリコン酸化層を低基板ダメージで除去し、所望の加工形状を得ることのできるプラズマ処理方法を提供する。【解決手段】溝を有するシリコン基板の溝に埋めこまれたシリコン酸化膜302をエッチングするプラズマ処理方法において、シリコン酸化膜302をプラズマエッチングする際に堆積した堆積膜を三フッ化窒素ガスと酸素ガスの混合ガスを用いたプラズマにより除去する。【選択図】図3E
Description
本発明は、プラズマ処理方法に関する。
半導体の微細化に伴い、従来のトランジスタ構造ではゲート長の縮小に伴うソースードレイン間の短チャネル効果が無視できなくなり、FINと呼ばれるソース、ドレイン電極をゲート電極側壁に設けるFINFET(FIN Field Effect Transistor)構造が用いられるようになった。
一般的なFINFETではPolyシリコンゲート電極に交差するFIN部にイオン打ち込みを行いソース、ドレイン電極を形成し、トランジスタの駆動電流を制御する。この際、FIN消耗により所望のFIN高さが得られない場合、FINの面積が減少することからトランジスタの駆動電流の低下の要因となる。またFIN側壁に酸化、炭化したシリコン変質層が残った場合も同様の問題が発生する可能性がある。
FIN構造を形成の際に所望のFIN高さを得るためにFIN上に一様に成膜された酸化シリコンをシリコン部材であるFINと高選択性を保ちつつ、プラズマエッチングする方法がある。この際、高選択性を保つために用いたエッチングガスの生成物であるカーボン系ポリマーが酸化シリコンおよびFIN表面に堆積しやすい。このポリマーをフッ素含有酸素プラズマ放電で除去することが知られているが、シリコン基板のダメージを発生させやすい。特許文献1には、酸素ガスと六フッ化イオウの混合ガスプラズマエッチングにおいて六フッ化イオウの含有率を調整することで、低基板ダメージで高速有機膜を除去する方法が開示されている。
発明者等は、低基板ダメージに対して特許文献1の技術が有効と考えこの技術について更に検討を行った。その結果、基板がシリコンの場合には、酸素プラズマでシリコン酸化膜層が生成される可能性のあること、シリコン酸化膜層が生成された場合の除去についての対策が不十分であることが判った。
本発明の目的は、シリコン基板上に堆積したカーボン系ポリマーを酸素プラズマで除去する際に、同時にシリコン基板表面に生成される可能性のあるシリコン酸化層を低基板ダメージで除去し、所望の加工形状を得ることのできるプラズマ処理方法を提供することにある。
上記課題を解決するために、例えば特許請求の範囲に記載の構成と処理手順を採用する。
本願は上記課題を解決する手段を複数含んでいるが、一例を挙げるならば、溝を有するシリコン基板の前記溝に埋めこまれたシリコン酸化膜をプラズマエッチングするプラズマ処理方法において、
フルオロカーボンガスとメタンガスと酸素ガスを含む混合ガスを用いて前記シリコン酸化膜を前記溝の内部に至る所望の深さまでプラズマエッチングする第一の工程と、
三フッ化窒素ガスと酸素ガスの混合ガスを用いたプラズマにより前記第一の工程において前記溝の内部に堆積した堆積膜を除去する第二の工程とを有することを特徴とするプラズマ処理方法とする。
フルオロカーボンガスとメタンガスと酸素ガスを含む混合ガスを用いて前記シリコン酸化膜を前記溝の内部に至る所望の深さまでプラズマエッチングする第一の工程と、
三フッ化窒素ガスと酸素ガスの混合ガスを用いたプラズマにより前記第一の工程において前記溝の内部に堆積した堆積膜を除去する第二の工程とを有することを特徴とするプラズマ処理方法とする。
本発明により、シリコン基板上に堆積したカーボン系ポリマーを酸素プラズマで除去する際に、同時にシリコン基板表面に生成される可能性のあるシリコン酸化層を低基板ダメージで除去し、所望の加工形状を得ることのできるプラズマ処理方法を提供することができる。
<実施例>
以下、本願発明の実施例について図面を参照しながら説明する。図1は本実施例に係るプラズマ処理方法を実施するために使用したプラズマ処理装置の概略全体構成断面図である。プラズマ処理装置は、真空処理室101と、この真空処理室内に設けられウエハ(被処理物)102を保持するウエハ裁置面を備えた下部電極103と、石英などのマイクロ波透過窓104と、その上方に設けられた導波管105、マグネトロン106とマグネトロン駆動電源113、真空処理室101の周りに設けられたソレノイドコイル107と、下部電極103に接続された静電吸着電源108、基板バイアス電源109から成る。符号110ハウエハ搬入口、符号111はガス導入口、符号112はプラズマ、符号114は電力制御部を示す。なお、各図において、同一符号は同一構成要素を示す。
以下、本願発明の実施例について図面を参照しながら説明する。図1は本実施例に係るプラズマ処理方法を実施するために使用したプラズマ処理装置の概略全体構成断面図である。プラズマ処理装置は、真空処理室101と、この真空処理室内に設けられウエハ(被処理物)102を保持するウエハ裁置面を備えた下部電極103と、石英などのマイクロ波透過窓104と、その上方に設けられた導波管105、マグネトロン106とマグネトロン駆動電源113、真空処理室101の周りに設けられたソレノイドコイル107と、下部電極103に接続された静電吸着電源108、基板バイアス電源109から成る。符号110ハウエハ搬入口、符号111はガス導入口、符号112はプラズマ、符号114は電力制御部を示す。なお、各図において、同一符号は同一構成要素を示す。
上記のように構成されたプラズマ処理装置において、真空処理室101の内部を減圧した後、エッチングガスをガス導入口111から真空処理室101内に導入し、所望の圧力に調整する。静電吸着電源108により直流電圧を数百Vかけることでウエハ102を下部電極103のウエハ設置面に静電吸着させた後、マグネトロン106から周波数2.45GHzのマイクロ波が発振され、導波管105を通して真空処理室101内に伝播される。ソレノイドコイル107によって形成された磁場と発振されたマイクロ波の相互作用により、真空処理室101内に高密度プラズマ112が生成される。プラズマ112を生成した後、基板バイアス電源109に高周波電力が供給され、プラズマ中のイオンがウエハへ入射するエネルギーを制御することでウエハ102にエッチング処理を行う。マグネトロン106から供給される電力は、パルス変調され間欠的にプラズマを発生させることができる。また、基板バイアス電源109の出力もパルス変調されて、時間変調された間欠的な電力を下部電極103に印加することができる。プラズマ発生用電力あるいは基板バイアス電力は電力制御部114によって制御される。
図2に電力制御部114の構成をブロック図で示す。エッチング条件(以後レシピと呼ぶ)はマイコン201に入力される。電力の時間制御に関する部分のレシピはエッチング時間Ts、マイクロ波のパルス変力調周波数Fmとそのduty比Dm、基板バイアス電力のパルス変力調周波数Frとそのduty比Drから成る。次に時間変換部202でマイクロ波のオンしている時間Tmon(t)とオフしている時間Tmoff(t)、基板バイアスのオンしている時間Tron(t)、オフンしている時間Troff(t)に変換されて、波形発生器203に送られる。波形発生器203では受けた信号に従い、マグネトロン駆動電源113、および基板バイアス電源109の出力をパルス変調する信号を発生する。また、マグネトロン駆動電源113と基板バイアス電源109の出力のタイミングを決定するために、マスタークロック204が設けてある。マスタークロック204の発振周波数はパルス周波数よりも十分大きければいくつでもよいが、この例では400kHzに設定している。マスタークロック204の出力がプラズマ発生用とバイアス電力発生用の波形発生器203に入り、パルス波形を発生させる。さらにマスタークロック204の出力は基板バイアス電源109の周波数も兼ねており、バイアス用の波形発生器203とマスタークロック204の出力を掛け算した波形が基板バイアス電源109で増幅されて、ウエハ102に印加される。
以下にこのプラズマ処理装置を用いて、図3A〜図3Eに示すようなFINと呼ばれるシリコンの溝加工形状にシリコン酸化膜を埋め込んだ構造で酸化膜を所望の深さまでエッチバックする加工例を述べる。加工前の初期構造は図3Aに示すようにシリコン基板を加工して形成された溝パターンであるFIN301とその溝にシリコン酸化膜302が埋め込まれている。形状加工の第1のステップとしてシリコン酸化膜エッチングに対してシリコンと選択比が高い表1に示すAr/C4F8/Ar+CH4(4%)/O2エッチングレシピで処理を行った。
第1ステップの加工後の形状を図3Bに示す。所望のエッチング量Fhまでシリコン酸化膜は削れたものの、シリコン酸化膜表面にカーボン系ポリマー303が堆積、またシリコン酸化膜表面の凹凸も初期状態よりも大きくなった。このため、この堆積膜の除去と同時にシリコン酸化膜表面の凹凸平坦化のための第2ステップの処理を行った。
以下に第2のステップをプラズマのみパルス変調した結果(表2、表3)、プラズマとバイアスをパルス変調した結果(表4、表5)、プラズマをパルス変調してバイアスは連続電力にパルス状電力を重畳させた(即ち、第一の期間と第二の期間を有する第二のパルスにより変調され、第一の期間の振幅は、第二の期間の振幅より大きい電力を供給)結果(表6、表7)を述べる。図3C、図3D、図3Eに処理後の形状例を示す。
表2に第2ステップのエッチングレシピでプラズマを周波数1000Hz、Duty比50%でパルス変調している。第2ステップはカーボン系ポリマー除去目的としてエッチングガスにO2ガスを、シリコン酸化膜表面平坦化のためにフッ素含有ガスであるNF3を混合した条件とした。また処理時間は石英などのマイクロ波透過窓104に設置した光ファイバー(図示せず)からプラズマ中の反応生成物COの発光強度をモニタリングし、発光強度が一定の強度まで低下したタイミングをエッチングの終点としてエッチング時間を設定した。
表3に加工結果を示す。
加工形状はエッチング条件に依存し、例えばO2流量を固定しながらNF3を減少させた場合、図3Cに示す比較例のようにFIN301の表面に薄膜酸化膜304が形成されると共にシリコン酸化膜302の表面の凹凸は解消されない。逆にNF3を増加させた場合は図3Dに示す本実施例のようにFIN表面の薄膜酸化膜304の形成を抑制でき、シリコン酸化膜302の表面の凹凸は解消できた。但し、連続プラズマではシリコンの削れが大きくなり所望のエッチング深さFhを維持することができない。一方、パルスプラズマとしてDuty比50%以下ではシリコン酸化膜が削れにくくなり、FIN表面の酸化膜が残った状態であった。この要因としてエッチング中の平均プラズマ密度が低下したことが考えられる。しかし、表3のようにFIN表面の酸化膜残りおよびシリコン酸化膜表面の凹凸が劣化した。即ち、プラズマのみパルス変調する場合には、連続出力とすることにより、FIN表面の酸化膜残りを無くすことが可能である。なお、エッチング深さは、本ステップ2でのFINの削れ量を見込んだ高さのFINをステップ1で形成しておくことにより、所望の高さを得ることができる。
次に基板バイアス電力もパルス変調出力とし、マイクロ波出力と基板バイアス電力の出力タイミングを同期させた。表4に第2ステップのエッチングレシピ例を、図4Aに電力印加パターンの模式図を示す。第1ステップのエッチングは実施例1と同じとし、基板バイアス電力のDuty比Drを変化させて加工形状を確認した。この際、基板バイアスピーク電力とDutyの掛け算であるエッチング中の平均基板バイアス電力は表2の条件(20W)と同一電力となるように基板バイアス電力も可変とした。表5に評価結果を示す。
低Duty比を用いることでシリコン酸化膜の凹凸および、FIN表面の酸化膜残りは改善される。この結果から、シリコン酸化膜エッチング進行には基板バイアスのピーク電力増加が効果的であることが確認できた。しかし、エッチング深さは、FINの削れ量が大きく許容範囲外であった(図3D対応)。これはバイアスをパルス化してDutyを小さくするとそれに伴いピーク電力が大きくなりすぎると考えられる。即ち、プラズマとバイアスをパルス変調した場合には、連続出力或いは低Duty比とすることにより、FIN表面の酸化膜残りを無くすことが可能である。なお、エッチング深さは、本ステップ2でのFINの削れ量を見込んだ高さのFINをステップ1で形成しておくことにより、所望の高さを得ることができる。
次に基板バイアスを低出力で定常的に印加しつつ、パルス変調により周期的に高出力の基板バイアス電力を印加する実験を行った。表6に第2ステップのエッチングレシピ例と図4Bに電力印加パターンの模式図を示す。表5の結果から基板バイアス電力は定常時は10W、パルス出力印加時はバイアス電力が40WでDuty比を25%とした。マイクロ波と基板バイアス電力のパルス変調周波数は同一とし、基板バイアスのパルス電力印加タイミングを変更し、加工形状を確認した。
マイクロ波電力のパルス印加開始のタイミングを起点として基板バイアスの印加タイミングの遅れ時間を変えて評価した評価結果を表7に示す。バイアスを低出力の連続電力とFIN削れが進まないようなピーク電力に設定したパルス電力を重畳させることで全ての値を許容値内にすることができた(図3E対応)。さらにパルス状バイアスを印加するタイミングをパルスプラズマが印加するタイミングよりも遅らせることで、さらにFIN削れを低減できた。図4Bのプラズマ密度分布の図が示すようにマイクロ波電力オン時の前後はプラズマ密度が最も低下、つまりイオン密度も低下していることからスパッタによるFIN削れが低減されたと考える。表7の評価結果でもプラズマ密度が低下する基板バイアス印加タイミングである、遅れ時間0.8msもしくは0.9msで所望の加工形状が得られた。即ち、プラズマをパルス変調してバイアスは連続電力にパルス状電力を重畳させた場合には、FIN表面の酸化膜残りを無くすこと及びシリコン酸化膜表面の平坦化が可能である。更に、ステップ2でのFIN高さの削れ量を考慮することなく容易に所望のエッチング深さとすることができる。なお、前記遅れ(後)は、複数パルスを考慮した場合、先行(前)と見ることもできる。例えば、90%(0.9msec:1000Hzの場合)の遅れは、10%(0.1msec:1000Hzの場合)の先行と見做すことができる。また、表7には未記載だが、パルス周期の半分の時間だけ先行(前)とすることにより良好な結果が得られた。また、基板バイアスのオンしている時間Tronを、パルス変調周波数Fmの周期の5%から25%とすることにより、良好な結果が得られた。
シリコン表面のカーボン系ポリマー膜を高エッチングレートで除去すると共に所望の加工形状を得ることができる
そこで、表6の条件を用い、表7で基板バイアス印加遅れ時間を80%として図3Bに示す構造の半導体基板をプラズマ処理した結果、シリコン基板上に堆積したカーボン系ポリマーを高エッチングレートで除去すると共にパルス変調プラズマを用いた基板バイアスの印加タイミング調整でシリコン基板に酸化層を残さない低基板ダメージの加工形状を得ることができ、また、シリコン表面に形成されたシリコン酸化層を低エッチングレートで除去することから、シリコン基板の削れを抑制するとともに被エッチング膜表面を平坦化できた。
そこで、表6の条件を用い、表7で基板バイアス印加遅れ時間を80%として図3Bに示す構造の半導体基板をプラズマ処理した結果、シリコン基板上に堆積したカーボン系ポリマーを高エッチングレートで除去すると共にパルス変調プラズマを用いた基板バイアスの印加タイミング調整でシリコン基板に酸化層を残さない低基板ダメージの加工形状を得ることができ、また、シリコン表面に形成されたシリコン酸化層を低エッチングレートで除去することから、シリコン基板の削れを抑制するとともに被エッチング膜表面を平坦化できた。
本実施例では、FINに成膜したシリコン酸化膜エッチング後のカーボン系ポリマー除去について記載したがそれに限るものではなく、半導体デバイス製造工程において穴や溝を加工し、その加工部のエッチング被膜上に堆積したカーボン系ポリマー除去が必要なプロセスにおいては、本方法が適応可能であり、例えばハードマスク加工工程などにも応用することができる。加工形状の要求精度に応じてプラズマの解離や基板バイアスの調整が有効な方法である。またガス流量、圧力の調整によるプラズマ中の反応種を変化させることでより高精度な加工が可能となる。尚、本実施例では、電子サイクロトロン共鳴(ECR)を用いるプラズマエッチング装置を使用したが、プラズマの生成方法の如何に関わらず適用可能であり、例えば、誘導結合型エッチング装置、容量結合型エッチング装置等によって実施しても同等の効果を得ることが出来る。
以上本実施例によれば、シリコン基板上に堆積したカーボン系ポリマーを酸素プラズマで除去する際に、同時にシリコン基板表面に生成される可能性のあるシリコン酸化層を低基板ダメージで除去し、所望の加工形状を得ることのできるプラズマ処理方法を提供することができる。
101…真空処理室、102…ウエハ、103…下部電極、104…マイクロ波透過窓、105…導波管、106…マグネトロン、107…ソレノイドコイル、108…静電吸着電源、109…基板バイアス電源、110…ウエハ搬入口、111…ガス導口、112…プラズマ、113…マグネトロン駆動電源、114…電力制御部、201…マイコン、202…時間変換部、203…波形発生器、204…マスタークロック、301…FIN、302…シリコン酸化膜、303…カーボン系ポリマー、304…薄膜酸化膜。
Claims (7)
- 溝を有するシリコン基板の前記溝に埋めこまれたシリコン酸化膜をプラズマエッチングするプラズマ処理方法において、
フルオロカーボンガスとメタンガスと酸素ガスを含む混合ガスを用いて前記シリコン酸化膜を前記溝の内部に至る所望の深さまでプラズマエッチングする第一の工程と、
三フッ化窒素ガスと酸素ガスの混合ガスを用いたプラズマにより前記第一の工程において前記溝の内部に堆積した堆積膜を除去する第二の工程とを有することを特徴とするプラズマ処理方法。 - 請求項1に記載のプラズマ処理方法において、
前記第二の工程のプラズマは、第一のパルスにより変調されたプラズマであることを特徴とするプラズマ処理方法。 - 請求項2に記載のプラズマ処理方法において、
前記第二の工程は、前記シリコン基板を載置する試料台に高周波電力を供給し、
前記高周波電力は、第一の期間と第二の期間を有する第二のパルスにより変調され、
前記第一の期間の振幅は、前記第二の期間の振幅より大きいことを特徴とするプラズマ処理方法。 - 請求項3に記載のプラズマ処理方法において、
前記第二の期間の振幅は、0より大きいことを特徴とするプラズマ処理方法。 - 請求項4に記載のプラズマ処理方法において、
前記第二のパルスは前記第一のパルスと同期し、
前記第一の期間は、前記第一のパルスのオン期間より所望の時間だけ前に発生することを特徴とするプラズマ処理方法。 - 請求項5に記載のプラズマ処理方法において、
前記所望の時間は、前記第二のパルスの周期の半分とすることを特徴とするプラズマ処理方法。 - 請求項6に記載のプラズマ処理方法において、
前記第一の期間は、前記第一のパルスの周期の5%から25%とすることを特徴とするプラズマ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098305A JP2014220360A (ja) | 2013-05-08 | 2013-05-08 | プラズマ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098305A JP2014220360A (ja) | 2013-05-08 | 2013-05-08 | プラズマ処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014220360A true JP2014220360A (ja) | 2014-11-20 |
Family
ID=51938560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013098305A Pending JP2014220360A (ja) | 2013-05-08 | 2013-05-08 | プラズマ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014220360A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180027311A (ko) * | 2016-09-05 | 2018-03-14 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라스마 처리 장치 및 플라스마 처리 방법 |
KR20200145823A (ko) | 2019-06-21 | 2020-12-30 | 주식회사 히타치하이테크 | 플라스마 처리 방법 |
JPWO2020066172A1 (ja) * | 2018-09-26 | 2021-08-30 | 東京エレクトロン株式会社 | エッチング方法、エッチング残渣の除去方法、および記憶媒体 |
WO2022044216A1 (ja) * | 2020-08-27 | 2022-03-03 | 株式会社日立ハイテク | プラズマ処理装置 |
-
2013
- 2013-05-08 JP JP2013098305A patent/JP2014220360A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018041751A (ja) * | 2016-09-05 | 2018-03-15 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置およびプラズマ処理方法 |
US10153217B2 (en) | 2016-09-05 | 2018-12-11 | Hitachi High-Technologies Corporation | Plasma processing apparatus and plasma processing method |
KR101995811B1 (ko) * | 2016-09-05 | 2019-07-03 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라스마 처리 장치 및 플라스마 처리 방법 |
KR20180027311A (ko) * | 2016-09-05 | 2018-03-14 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라스마 처리 장치 및 플라스마 처리 방법 |
JPWO2020066172A1 (ja) * | 2018-09-26 | 2021-08-30 | 東京エレクトロン株式会社 | エッチング方法、エッチング残渣の除去方法、および記憶媒体 |
JP7034320B2 (ja) | 2018-09-26 | 2022-03-11 | 東京エレクトロン株式会社 | エッチング方法、エッチング残渣の除去方法、および記憶媒体 |
JP7000568B2 (ja) | 2019-06-21 | 2022-01-19 | 株式会社日立ハイテク | プラズマ処理方法 |
CN112424912A (zh) * | 2019-06-21 | 2021-02-26 | 株式会社日立高新技术 | 等离子处理方法 |
JPWO2020100338A1 (ja) * | 2019-06-21 | 2021-02-15 | 株式会社日立ハイテク | プラズマ処理方法 |
KR20200145823A (ko) | 2019-06-21 | 2020-12-30 | 주식회사 히타치하이테크 | 플라스마 처리 방법 |
US11373875B2 (en) | 2019-06-21 | 2022-06-28 | Hitachi High-Tech Corporation | Plasma processing method |
CN112424912B (zh) * | 2019-06-21 | 2024-01-05 | 株式会社日立高新技术 | 等离子处理方法 |
WO2022044216A1 (ja) * | 2020-08-27 | 2022-03-03 | 株式会社日立ハイテク | プラズマ処理装置 |
JPWO2022044216A1 (ja) * | 2020-08-27 | 2022-03-03 | ||
JP7201805B2 (ja) | 2020-08-27 | 2023-01-10 | 株式会社日立ハイテク | プラズマ処理装置 |
TWI824268B (zh) * | 2020-08-27 | 2023-12-01 | 日商日立全球先端科技股份有限公司 | 電漿處理裝置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10121640B2 (en) | Method and apparatus for plasma processing | |
JP6138653B2 (ja) | ドライエッチング方法 | |
JP4593402B2 (ja) | エッチング方法およびエッチング装置 | |
JP2012054534A (ja) | プラズマエッチング方法及びその装置 | |
US20070175856A1 (en) | Notch-Free Etching of High Aspect SOI Structures Using A Time Division Multiplex Process and RF Bias Modulation | |
JP6298867B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
KR101256492B1 (ko) | 플라즈마 처리방법 | |
TW201421569A (zh) | 電漿處理裝置及電漿處理方法 | |
JP6180824B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
JP2007092108A (ja) | 機能性薄膜の形成方法及び機能性薄膜形成装置 | |
JP2014220360A (ja) | プラズマ処理方法 | |
TWI759732B (zh) | 電漿處理方法 | |
JP6579786B2 (ja) | プラズマエッチング方法 | |
KR102438638B1 (ko) | 플라즈마 에칭 방법 | |
JP5774356B2 (ja) | プラズマ処理方法 | |
WO2024079776A1 (ja) | プラズマ処理方法 | |
WO2024023877A1 (ja) | プラズマ処理方法 | |
US20240162007A1 (en) | Reducing aspect ratio dependent etch with direct current bias pulsing | |
JP5918886B2 (ja) | プラズマ処理方法 |