KR101990331B1 - 에칭 방법 및 플라스마 처리 장치 - Google Patents

에칭 방법 및 플라스마 처리 장치 Download PDF

Info

Publication number
KR101990331B1
KR101990331B1 KR1020170091300A KR20170091300A KR101990331B1 KR 101990331 B1 KR101990331 B1 KR 101990331B1 KR 1020170091300 A KR1020170091300 A KR 1020170091300A KR 20170091300 A KR20170091300 A KR 20170091300A KR 101990331 B1 KR101990331 B1 KR 101990331B1
Authority
KR
South Korea
Prior art keywords
reaction layer
gas
etching
etched
desorption
Prior art date
Application number
KR1020170091300A
Other languages
English (en)
Other versions
KR20180106797A (ko
Inventor
미야코 마츠이
겐이치 구와하라
나오키 야스이
마사루 이자와
다테히토 우스이
다케시 오모리
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20180106797A publication Critical patent/KR20180106797A/ko
Application granted granted Critical
Publication of KR101990331B1 publication Critical patent/KR101990331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/006—Details of gas supplies, e.g. in an ion source, to a beam line, to a specimen or to a workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 목적은 패턴 상의 과잉한 데포지션 막 두께를 제어하는 플라스마 에칭에 있어서, 고정밀도한 에칭을 행하는 에칭 방법 및 플라스마 처리 장치를 제공하는 것이다.
본 발명은 피에칭 재료 표면에 가스를 흡착시켜서 반응층을 형성하는 반응층 형성 공정과, 상기 반응층 형성 공정 후, 상기 반응층을 탈리시키는 탈리 공정과, 반응층 또는 퇴적막을 제거하는 제거 공정을 갖고, 상기 반응층 형성 공정과 상기 탈리 공정에 의해 상기 피에칭 재료 표면을 에칭하는 것을 특징으로 하는 에칭 방법이다.

Description

에칭 방법 및 플라스마 처리 장치{ETCHING METHOD AND PLASMA PROCESSING APPARATUS}
본 발명은 에칭 방법 및 플라스마 처리 장치에 관한 것이며, 특히 패턴 상의 과잉한 데포지션(deposition) 막 두께를 제어하는 플라스마 에칭에 적합한 에칭 방법 및 플라스마 처리 장치에 관한 것이다.
반도체소자 등의 기능소자 제품의 미세화에 따라, 고(高)애스펙트비화와 동시에 디바이스를 구성하는 게이트 절연막 및 층간막 등의 박막화가 진행되고 있다. 또한, 반도체소자의 미세화와 함께, Fin-FET 등의 3차원 디바이스의 개발이 가속되고 있다.
이에 따라, 3차원 디바이스의 에칭 공정에서는, 홈 패턴의 애스펙트비가 크고, 개구 치수는 작은 패턴의 에칭이 필요해지고 있다. 또한, 마스크나 게이트 절연막, 에칭 스토퍼 등의 피에칭 막의 두께는 얇아지고 있으며, 고선택의 에칭이 요구되고 있다. 또한, 디바이스의 3차원화에 의해, 웨이퍼 표면으로부터 다른 깊이의 층에 형성된 패턴을 동시에 에칭하거나, 개구 치수가 깊이에 따라 바뀌는 패턴을 에칭하거나 하는 것 같은 복잡한 형상을 에칭하는 공정이 증가하고 있다.
이들 패턴의 에칭에 있어서, Si, SiO2 등의 산화막 및 Si3N4 등의 질화막을 에칭하는 플라스마 에칭에서는, 피에칭 재료에 대하여 고(高)선택적으로 에칭하고, 또한 미세한 홀이나 홈을 에칭하기 위해서 플루오로카본 가스나 하이드로플루오로카본 가스 등의 퇴적성이 높은 가스를 사용해서 에칭하는 기술이 알려져있다. 그러나, 예를 들면 고애스펙트비의 홀을 에칭할 때에는, 에칭의 진행에 따라 홀의 입구부가 반응 생성물로 막혀버려, 에칭이 진행하지 않게 되는 문제가 발생하고 있었다.
또한, 전술한 플루오로카본 가스나 하이드로플루오로카본 가스 등의 퇴적성이 높은 가스를 사용해서 에칭하는 기술 이외의 피에칭 재료를 정밀도 좋게 가공하는 기술로서 특허문헌 1에는, 플라스마 에칭 챔버 안에 에칭 가능한 기판을 설치하는 단계와, 기판의 표면 상에 생성층을 형성하는 단계와, 플라스마원을 펄스 구동함으로써 생성층의 일부를 제거하는 단계와, 그 후에 생성층을 형성하는 단계와 생성층의 일부를 제거하는 단계를 반복해서 에칭된 기판을 형성하는 단계를 갖는 고속의 원자층 에칭(ALET) 방법이 개시되어 있다.
또한, 전술한 문제에 대하여는, 처리 챔버의 내부에 수용된 기판에 형성된 피처리 막을 에칭하는 에칭 처리를 실행함으로써, 상기 피처리 막에 홀을 형성하는 제 1 공정과, 상기 에칭 처리를 실행함으로써 형성된 상기 홀의 입구부에 부착된 반응 생성물을 제거하는 제거 공정과, 상기 제거 공정에 의해 반응 생성물이 제거된 상기 홀의 측벽부에 퇴적물을 퇴적시키는 퇴적 공정과, 상기 퇴적 공정에 의해 퇴적물이 측벽부에 퇴적된 상기 홀을, 상기 에칭 처리를 진행시킴으로써 신연(伸延)(깊은 에칭)하는 신연(깊은 에칭) 공정을 복수회 반복 실행하는 제 2 공정을 포함하는 것을 특징으로 하는 플라스마 에칭 방법이 특허문헌 2에 개시되어 있다.
일본국 특표2012-529777호 공보 WO2014/046083
그러나, 최근의 3차원 디바이스에서의 패턴의 복잡화와 미세화와 함께 미세 패턴이면서, 또한, 복잡한 형상을 가지는 패턴 상에 있어서, 퇴적막 두께의 정밀한 제어가 필요해지고 있다. 예를 들면, 3차원 구조에 있어서는, 도 10의 (a)에 나타나 있는 바와 같이 웨이퍼(1) 상에 형성된 피에칭 재료로 이루어지는 층(2)을 마스크(3)를 이용해서 에칭할 때에 마스크(3)가 에칭되지 않도록 두꺼운 퇴적막(4)을 형성했을 경우, 에칭이 진전됨에 따라 마스크(3)의 개구부가 반응 생성물에 의해 막혀서 원하는 패턴으로 가공할 수 없다고 하는 문제가 발생하고 있다.
또한, 도 10의 (b) 및 도 10의 (c)에 나타나 있는 바와 같이 제 1 마스크(5)와 제 2 마스크(6)가 다른 깊이에 형성된 구조에 있어서, 제 2 마스크(6)를 이용해서 제 2 에칭 영역(8)을 에칭할 때에 제 1 마스크(5)와 제 2 마스크(6)가 에칭되지 않도록 제 1 마스크(5) 상(上)과 제 2 마스크(6) 상에 두꺼운 퇴적막(4)을 형성했을 경우, 에칭이 진전됨에 따라 제 2 마스크(6)의 개구부가 반응 생성물에 의해 막혀버린다고 하는 문제가 발생하고 있다.
또한, 도 10의 (b) 및 도 10의 (c)에 나타나 있는 바와 같이 제 1 마스크(5)와 제 2 마스크(6)가 다른 깊이에 형성된 구조에 있어서, 제 1 마스크(5)와 제 2 마스크(6)를 이용해서 제 2 에칭 영역(8)을 에칭할 때에 제 1 마스크의 개구부의 과잉한 반응층과 제 2 마스크 개구부의 과잉한 퇴적막(4)에 의해 제 2 에칭 영역의 피에칭 표면에 이온이 조사되지 않아, 원하는 형상이 얻어지지 않거나, 에칭이 정지하거나 한다고 하는 문제가 있었다.
이들 문제에 대하여 특허문헌 1에 개시된 방법을 이용하여 도 10의 (a)에 나타나 있는 바와 같은 구조의 미세 패턴의 에칭을 행하면, 피에칭 재료 상에서는, 흡착과 탈리가 반복되어서 에칭이 진행하지만, 마스크 등 상에서는, 비교적 두꺼운 반응층이 형성된다. 또한, 개구부에는 반응 생성물이 재부착함으로써 개구부가 좁아져, 패턴 바닥에의 이온의 침입이 저지되어서 원하는 형상으로 가공할 수 없거나, 개구부가 막혀서, 에칭이 정지하거나 할 경우가 있다. 또한, 도 10의 (b)와 같이 제 1 마스크(5)와 제 2 마스크(6)가 다른 깊이의 개소에 형성되어 있는 구조 또는, 제 1 마스크와 제 2 마스크 재료가 다른 구조를 특허문헌 1에 개시된 방법을 이용하여 에칭했을 경우, 단차(段差)가 생긴 부분에 과잉한 퇴적막이 형성되거나, 제 1 마스크와 제 2 마스크 상의 반응층의 두께가 다르거나, 개구부의 퇴적막 두께가 비대칭이거나 하기 때문에, 가공 형상이 좌우 비대칭으로 되거나 해서 원하는 형상이 얻어지지 않는다.
또한, 도 10의 (c)와 같이 제 1 마스크(5)와 제 2 마스크(6)가 다른 깊이의 개소에 형성되어 있는 구조 또는, 제 1 마스크와 제 2 마스크 재료가 다른 구조를 특허문헌 1에 개시된 방법을 이용하여 에칭했을 경우, 개구부에 과잉한 반응층이 형성됨으로써, 피에칭 재료 상에 조사되는 이온의 일부가 차폐되기 때문에, 피에칭 재료 상에 흡착한 반응층이 탈리 공정에서 탈리되지 않게 되어, 피에칭 재료 상에 불균일하게 반응층이 잔존할 경우가 있었다. 그 결과, 피에칭 재료를 정밀도 좋게 에칭할 수 없게 되어, 원하는 형상을 실현할 수 없다.
또한, 특허문헌 2에 개시된 방법과 같이 홀 개구부의 반응 생성물을 제거하고, 측벽 보호막을 형성하는 공정을 반복했을 경우, 반응 생성물을 제거할 때마다 마스크 재료가 조금씩 깎여나가게 되어, 원하는 가공 형상이 얻어지지 않는다. 또한, 측벽 보호막을 형성하는 공정에서, 좌우의 측벽의 깊이나 마스크 재료가 달랐을 경우에는, 측벽 보호막이 균일하게 형성되지 않아, 원하는 형상으로 가공할 수 없다. 또한, 좌우 대칭의 패턴을 가공할 경우였더라도, 미세 패턴의 가공에서는, 개구부의 퇴적막에 부착된 미량의 반응 생성물에 의해 개구부가 좁아져, 원하는 패턴 형상으로 에칭할 수 없거나, 개구부가 막혀서 에칭이 정지할 경우가 있었다.
예를 들면, 개구부의 폭이 50nm 레벨 이하인 패턴의 가공의 경우, 퇴적막 두께는 20nm 레벨 이하로 제어할 필요가 있다. 그러나, 특허문헌 2에 개시되어 있는 방법에서는, 퇴적막 두께의 데포지션 레이트(rate)는 10nm/sec로 빨라서, 퇴적막 두께를 20nm 이하의 레벨에서 정밀하게 제어하는 것은 곤란하다. 또한, 이 것에 의해, 특허문헌 1에 개시된 에칭 방법에 특허문헌 2에 개시된 에칭 방법을 적용해도 도 10의 (a), (b) 및 (c)의 구조에 대한 특허문헌 1에 개시된 에칭의 문제점은 개선할 수 없다.
이상의 것으로부터 본 발명의 목적은, 패턴 상의 과잉한 데포지션 막 두께를 제어하는 플라스마 에칭에 있어서, 고정밀도한 에칭을 행하는 에칭 방법 및 플라스마 처리 장치를 제공하는 것이다.
본 발명은 피에칭 재료 표면에 가스를 흡착시켜서 반응층을 형성하는 반응층 형성 공정과, 상기 반응층 형성 공정 후, 상기 반응층을 탈리시키는 탈리 공정과, 반응층 또는 퇴적막을 제거하는 제거 공정을 갖고, 상기 반응층 형성 공정과 상기 탈리 공정에 의해 상기 피에칭 재료 표면을 에칭하는 것을 특징으로 하는 에칭 방법이다.
또한, 본 발명은 피에칭 재료를 가진 시료가 플라스마 처리되는 처리실과, 플라스마를 생성하기 위한 고주파 전력을 공급하는 고주파 전원과, 상기 시료가 재치되는 시료대를 구비하는 플라스마 처리 장치에 있어서, 반응층 형성 공정과 탈리 공정에 의해 에칭된 상기 피에칭 재료 표면을 모니터해서 얻어진 간섭 스펙트럼 중에서 상기 반응층 형성 공정에 증가하고 상기 탈리 공정에 감소하는 파장의 신호를 상기 반응층 형성 공정 시에 구하고, 상기 구해진 신호와 모니터된 상기 신호와의 차분에 의거하여 제거 공정을 실시하는 제어를 행하는 제어부를 더 구비하며, 상기 반응층 형성 공정은 상기 피에칭 재료 표면에 가스를 흡착시켜서 반응층을 형성하는 공정이고, 상기 탈리 공정은 상기 반응층 형성 공정 후, 상기 반응층을 탈리시키는 공정이며, 상기 제거 공정은 반응층 또는 퇴적막을 제거하는 공정인 것을 특징으로 한다.
본 발명은 패턴 상의 과잉한 데포지션 막 두께를 제어하는 플라스마 에칭에 있어서, 고정밀도한 에칭을 행할 수 있다.
도 1은 본 발명에 따른 플라스마 에칭 장치의 구성을 나타내는 도면.
도 2는 본 발명에 따른 에칭 방법의 에칭 시퀀스를 나타내는 도면.
도 3은 분광기(33)에 의해 모니터된 간섭 스펙트럼과 특정 파장의 신호 파형을 나타내는 도면.
도 4는 본 발명에 따른 플라스마 에칭 장치의 구성을 나타내는 도면.
도 5는 본 발명에 따른 에칭 방법의 프로세스 플로우.
도 6은 본 발명에 따른 에칭 방법에 있어서의 반응층 형성 공정과 탈리 공정의 일례.
도 7은 본 발명에 따른 에칭 방법의 제거 공정 전후에 있어서의 에칭 형상의 단면도(1).
도 8은 본 발명에 따른 에칭 방법의 제거 공정 전후에 있어서의 에칭 형상의 단면도(2).
도 9는 본 발명에 따른 에칭 방법의 제거 공정 전후에 있어서의 에칭 형상의 단면도(3).
도 10은 종래의 에칭 방법의 과제를 나타내는 도면.
이하, 본 발명에 따른 실시형태를 도면을 이용하여 상세하게 설명한다. 한편, 실시형태를 설명하기 위한 모든 도면에 있어서, 동일한 구성 또는 동일한 부재는 동일한 부호를 부여하고, 그 반복 설명은 생략한다.
먼저, 본 발명에 따른 플라스마 처리 장치에 관하여 설명한다. 도 1은 본 발명에 따른 에칭 방법을 실시하기 위한 플라스마 에칭 장치의 구성의 일례를 나타낸다. 또한, 도 2는 도 1에 나타낸 플라스마 에칭 장치에 있어서 플라스마 에칭을 행할 경우의 에칭 시퀀스의 일례를 나타낸 도면이다.
도 1에 나타나 있는 바와 같이 에칭 장치(20)는 처리실(21) 내에 배치된 시료대인 웨이퍼 스테이지(22)와 가스봄베나 밸브로 이루어지는 가스 공급 수단(23)을 구비하며, 가스 제어부(37)는 반응층 형성용 가스(24), 반응 생성물 탈리용 가스(25) 및 과잉 반응층 제거용 가스(26)가 각각의 처리 스텝에서 처리실(21)에 공급되도록 제어한다. 처리실(21)에 공급된 가스와 고주파 제어부(39)에서 제어된 고주파 전원(27)에 의해 공급된 고주파 전력에 의해 처리실(21) 내에 플라스마가 생성된다. 또한, 처리실(21) 내의 압력은, 배기(排氣)계 제어부(38)에서 제어되어 처리실(21)에 접속된 가변 컨덕턴스 밸브(28)와 진공 펌프(29)에 의해, 원하는 유량의 처리 가스를 흘린 상태에서 일정하게 유지할 수 있다.
또한, 에칭 장치(20)는 제어부(36)를 구비하고, 제어부(36)는 가스 제어부(37)와 배기계 제어부(38)와 고주파 제어부(39)와 바이어스 제어부(40)와 기억부(51)를 구비한다. 또한, 제어부(36)는 도 5에 나타내는 에칭의 플로우에 따른 제어를 행한다. 예를 들면, 제어부(36)는 도 2에 나타나 있는 바와 같은 에칭 시퀀스를 행한다. 또한, 제어부(36)는 막 두께 측정 장치(31)와 광원(32)과 분광기(33)와 산출부(34)와 데이터베이스(35)를 제어한다.
다음으로 에칭 장치(20)에 있어서의 플라스마 에칭의 흐름을 설명한다.
도 2에 나타나 있는 바와 같이 먼저 반응층 형성 공정이 개시되면, 반응층 형성용 가스(24)가 소정의 유량으로 처리실(21)에 공급된다. 공급된 반응층 형성 가스(24)는 고주파 전력에 의해 플라스마화되어, 라디칼, 이온 등이 생성된다. 플라스마에 의해 생성된 라디칼이나 이온은 웨이퍼(1)의 표면에 도달하여, 반응층(9)을 형성한다. 또한, 반응성 가스의 플라스마를 생성하지 않고, 반응층 형성용 가스(24)를 그대로 피에칭 재료(2)에 흡착시킬 수도 있다.
다음으로 탈리 공정이 개시되면, 탈리용 가스(25)가 소정의 유량으로 처리실(21)에 공급된다. 공급된 탈리용 가스(25)는 고주파 전력에 의해 플라스마화되어, 플라스마에 의해 생성된 이온이나 라디칼이 웨이퍼(1) 표면에 조사된다. 이 때, 반응층(9)과 피에칭 재료(2)를 반응시켜서 발생한 반응 생성물(12)을 플라스마로부터 조사되는 이온(11)에 의해 탈리시킬 경우, 바이어스 제어부(40)에 의해 제어된 바이어스 전원(30)으로부터 공급되는 바이어스 전압을 웨이퍼 스테이지(22)에 인가함으로써 이온 에너지를 제어할 수 있다.
또한, 웨이퍼에 조사되는 이온(11)의 에너지 중에서 최대의 이온 에너지는, 웨이퍼 바이어스 전압과 대체로 동일한 것이 알려져있다. 따라서, 웨이퍼 바이어스 전압을 조정함으로써 이온 에너지의 최대값을 제어할 수 있다. 또한 웨이퍼 스테이지(22)에는 가열 냉각 기구를 구비하는 것도 가능하며, 웨이퍼 스테이지(22)를 가열해서 반응 생성물(12)을 열(熱)탈리시키는 것도 가능하다. 혹은, 웨이퍼(1) 상부로부터 램프 등으로 가열함으로써 반응 생성물(12)을 열탈리시키는 것도 가능하다.
상기의 반응층 형성 공정과 탈리 공정을 반복해서 피에칭 패턴을 에칭하면, 피에칭 패턴의 일부에 과잉한 반응층(9)이 형성될 경우가 있다. 과잉한 반응층(9)이 형성되었을 경우, 반응층 제거 공정이 실시된다. 반응층 제거 공정이 개시되면, 반응층 제거용 가스(26)가 소정의 유량으로 처리실에 공급되며, 공급된 반응층 제거용 가스(26)는 고주파 전력에 의해 플라스마화되어, 라디칼과 이온 등이 생성된다. 반응층 제거용 가스(26)는 반응층 형성 공정에서 형성된 반응층(9)과 탈리 공정에서 생성된 반응 생성물(12)을 제거 가능한 가스이며, 반응층 제거용 가스(26)로는 마스크와의 반응성이 낮은 가스를 채용한다.
반응층 제거 공정의 웨이퍼 바이어스 전압은, 과잉한 반응층(9)의 막 두께(T) 및 피에칭 패턴 내에서의 과잉 반응층의 형성 개소에 의거하여 이하와 같이 해서 구해진다. 여기서, 과잉한 반응층(9)이 형성된 것을 검지하고, 반응층 제거 공정의 조건을 결정해서 에칭을 실시하는 방법의 일례를 나타낸다.
먼저 과잉한 반응층(9)이 형성된 것을 검지하기 위해서 피에칭 패턴 상의 반응층(9)의 막 두께를 측정한다. 반응층(9)의 막 두께는, 도 1에 나타나 있는 바와 같이 광원(32)으로부터의 광을 웨이퍼(1)에 조사하고, 웨이퍼(1)에서 반사된 간섭 광을 분광기(33)로 측정해서 측정한다. 피에칭 패턴의 에칭 깊이는, 예를 들면 일본국 특개 2003-083720호 공보에 개시되어 있는 바와 같이 특정 파장의 강도의 변화를 분광기로 검출하고, 종점 판정기로 종점 검출했을 때의 막 두께를 산출할 수 있다. 반응층의 막 두께를 측정할 경우에는, 반응층의 막 두께(9)의 변화를 나타내는 특정 파장의 강도의 변화분을 분광기(33)로 검출하고, 반응층(9)의 막 두께를 산출부(34)로 산출할 수 있다.
반응층 형성 공정과 탈리 공정을 사이클로 실시하면, 막 두께 측정 장치(31)가 구비하는 분광기(33)에 있어서, 예를 들면 도 3의 (a)에 나타나 있는 바와 같은 간섭 스펙트럼(41)이 측정된다. 측정된 간섭 스펙트럼 중에서 반응층의 정보를 포함하는 특정 파장의 신호 강도의 시간 변화를 도 3의 (b)에 나타낸다. 특정 파장의 신호 강도는, 반응층 형성 공정에서 특정 파장의 신호 강도가 증가하고, 탈리 공정에서 특정 파장의 신호 강도가 저하하는 경향을 나타낸다.
반응층 형성 공정에 있어서, 허용값 내인 막 두께의 반응층이 형성되어 있을 경우의 참조용 신호 강도의 변화(42)를 미리 취득해서 데이터베이스(35)에 보존하고, 보존된 참조용 신호 강도의 변화(42)와 측정된 신호 강도(43)의 차분(Id)이 소정의 범위를 넘을 경우에 대하여, 과잉한 반응층(9)이 형성되어 있는 것으로 판정할 수 있다. 또는, 과잉한 반응층(9)이 형성되었을 경우, 피에칭 패턴의 에칭이 진행하지 않는 것에 의해서도 간접적으로 판정할 수 있다. 한편, 반응층(9)의 막 두께를 측정하기 위한 특정 파장으로서 반응층의 정보를 포함하는 몇 개의 파장을 사용함으로써, 피에칭 패턴 내에 형성된 반응층의 막 두께의 분포를 측정할 수도 있다.
또한, 반응층의 막 두께의 측정은 전(全) 스텝의 에칭중에 실시해도 되고, 반응층 형성 공정과 탈리 공정의 사이, 탈리 공정과 반응층 제거 공정의 사이, 반응층 제거 공정과 반응층 형성 공정의 사이에서 실시해도 된다. 또한, 막 두께를 측정할 때의 광원으로서는 도 1에 나타나 있는 바와 같은 외부 광원을 사용해도 되고, 플라스마 광을 사용하는 것도 가능하다. 또한 막 두께를 측정하는 다른 실시예로서 도 4에 나타나 있는 바와 같이 웨이퍼 상부에 설치된 IR 광원(61)으로부터, 피에칭 패턴에 IR 광을 조사하고, IR 광의 흡수 스펙트럼을 웨이퍼 하부에 설치된 분광기(62)로 검출해서 반응층의 막 두께를 측정하는 것도 가능하다. 반응층의 막 두께의 변화를 나타내는 특정 파장의 신호 강도의 변화분을 분광기(62)에서 검출하여, 반응층의 막 두께를 산출할 수도 있다.
본 발명에 따른 에칭 방법의 일 실시예에 대해서 도 5 내지 7을 사용하여 설명한다. 도 5는 본 발명에 따른 에칭 방법의 프로세스 플로우이다. 또한, 도 6의 (a)는 반응층 형성 공정(도 5의 스텝 1)을 설명하기 위한 도면이고, 도 6의 (b)는 탈리 공정(도 5의 스텝 2)을 설명하는 도면이다. 또한, 도 7의 (a)는 반응층 제거 공정(도 5의 스텝 4) 이전의 에칭 형상의 단면의 모식도이고, 도 7의 (b)는 반응층 제거 공정(도 5의 스텝 4)의 이후의 에칭 형상의 단면의 모식도이다.
본 실시예에서는, 피에칭 패턴의 일례로서 시료인 웨이퍼(1) 상에 피에칭 층(10), 피에칭 재료(2)의 층간막이 형성되어 있고, 마스크(3)에 미세한 라인 패턴이 형성되어 있는 구조에 있어서, 층간막인 피에칭 재료(2)를 에칭할 경우에 관하여 설명한다.
먼저 도 5의 스텝 1(반응층 형성 공정)에 있어서, 도 6의 (a)에 나타나 있는 바와 같이 피에칭 재료(2)를 포함하는 패턴을 형성한 웨이퍼(1) 상에 피에칭 재료와 반응성이 있는, 반응성 가스나 라디칼, 또는 에천트를 공급해서 피에칭 패턴의 표면에 반응층(9)을 형성한다.
다음으로 도 5의 스텝 2(탈리 공정)에 있어서, 플라스마 등에 의해 생성된 이온을 피에칭 패턴에 조사한다. 도 6의 (b)에 나타나 있는 바와 같이 피에칭 재료(2)의 표면에서는, 이온으로부터 공급된 에너지에 의해 반응층(9)과 피에칭 재료(2)가 반응하여, 반응 생성물(12)을 탈리시킨다. 본 실시예서는, 반응 생성물(12)을 탈리시키는 에너지는, 플라스마로부터의 이온(11)의 에너지에 의해 공급했을 경우를 나타냈지만, 반응 생성물(12)을 탈리시키는 에너지는, 램프 가열 등에 의해 웨이퍼 온도를 상승시키는 것에 의해 공급해도 된다.
한편, 이 탈리 공정에서는, 피에칭 재료(2) 표면으로부터 발생한 반응 생성물(12)이나 피에칭 재료로부터 이온 스퍼터 등에 의해서 탈리한 성분이 피에칭 패턴의 내부, 특히 개구부(13) 부근에 재부착해서 개구부(13)를 좁게 하거나 막거나 할 경우가 있다. 또한, 피에칭 재료(2) 표면에 있어서, 애스펙트비가 높을 경우, 탈리 공정에서 이온(11)이 충분하게 측벽 하부(14)에 도달하지 않고, 탈리 공정 후에 반응층(9)이 부분적으로 잔존할 경우가 있다. 이러한 것 때문에 피에칭 재료(2) 표면에는, 반응층이 1 사이클마다 퇴적해 간다. 이 때문에, 반응층 형성 공정 및 탈리 공정에 있어서, 반응층의 막 두께 및 반응층 생성물(12)이 재부착한 성분(퇴적막)의 막 두께를 모니터한다.
다음으로 도 5의 스텝 3에 있어서, 피에칭 패턴 표면 상에 허용값 이상의 반응층(9)이 형성되어 있는지의 여부, 또는 개구부(13) 부근에 허용값 이상의 퇴적막이 형성되어 있는지의 여부를 판단한다. 예를 들면 도 7(a)에 나타나 있는 바와 같이 피에칭 패턴 표면 상에 허용값보다 두꺼운 반응층(9)이 형성되었다고 판단했을 경우, 도 5의 스텝 4에 있어서, 도 7의 (b)에 나타내는 바와 같이 과잉한 반응층(9)을 제거하는 반응층 제거 공정을 실시한다. 한편, 과잉한 반응층(9)은, 반응층 형성 공정에서 형성된 반응층과 반응 생성물(12)이 재부착한 성분과 반응층(9)이 탈리해서 재부착한 성분을 포함한다. 반응층 제거 공정 후에는, 반응층 형성 공정(도 5의 스텝 1)을 행한다.
도 5의 스텝 3에 있어서, 피에칭 패턴 표면 상에 허용값 이상의 반응층(9)이 형성되어 있지 않으며 또한 개구부(13) 부근에 허용값 이상의 퇴적막이 형성되어 있지 않다고 판단했을 경우, 도 5의 스텝 5에 있어서, 소정의 에칭 깊이에 도달해 있는지의 여부를 판단한다. 소정의 에칭 깊이에 도달해 있지 않은 경우에는, 반응층 형성 공정(도 5의 스텝 1)을 실시한다.
또한, 도 5의 스텝 5에 있어서, 소정의 에칭 깊이에 도달해 있다고 판단했을 경우에는, 도 5에 나타내는 에칭 방법의 프로세스 플로우를 종료한다. 한편, 스텝 5에 있어서, 「소정의 에칭 깊이」 대신에 소정의 반응층 형성 공정과 탈리 공정의 사이클 수에 의해 판단해도 된다. 이 소정의 반응층 형성 공정과 탈리 공정의 사이클 수는, 소정의 에칭 깊이로 되는 미리 구해진 사이클 수이다. 또한, 도 5의 스텝 5에 있어서, 소정의 에칭 깊이에 도달해 있다고 판단했을 경우, 반응 생성물 등의 퇴적막을 제거하는 공정을 실시한 후, 도 5에 나타내는 에칭 방법의 프로세스를 종료해도 된다.
다음으로 형성된 반응층의 막 두께로부터 반응층 제거 공정의 에칭 처리 조건을 결정하는 방법에 대해서 기술한다. 도 7은 피에칭 패턴으로서 웨이퍼(1) 상에 피에칭 층(10), 피에칭 재료(2)의 층간막이 형성되어 있고, 마스크(3)로서 미세한 라인 패턴이 형성되어 있는 구조에 반응층 제거 공정을 실시한 도면이다. 반응층(9)의 반응층 형성 공정과 탈리 공정을 반복해서 피에칭 재료(2)의 에칭이 진행하여, 개구부의 반응층의 막 두께(Ts), 마스크(3) 상등(上等) 상의 반응층의 막 두께(Tm) 및 피에칭 재료 상의 반응층 두께(Tb)가 각각 소정의 허용값을 넘을 경우에는, 반응층 제거 공정이 실시된다.
반응층 제거 공정의 에칭 처리 조건의 파라미터로서 가스 종류, 가스 유량, 압력, 고주파 전력, 웨이퍼 바이어스 전압, 처리 시간 등이 있지만, 가스 종류, 가스 유량, 압력, 고주파 전력에 대해서는, 미리 권장값을 설정해 두는 것이 바람직하다. 반응층(9)의 막 두께로부터, 웨이퍼 바이어스 전압, 처리 시간을 반응층의 막 두께를 모니터한 시점에서 결정할 수도 있다. 또한, 웨이퍼 바이어스 전압은, 플라스마에서 생성된 이온이 피에칭 재료(2) 상의 반응층을 뚫고 나가지 않는 범위 내의 값으로 한다. 이것은, 반응층 제거 공정에 있어서, 마스크 등이 에칭되지 않도록 하기 위해서다.
웨이퍼 바이어스 전압과 동일한 에너지에서의 이온(11)의 마스크에의 입사량이 마스크 상의 반응층 두께(Tm)보다 작은 값으로 설정된다. 웨이퍼 바이어스 전압을 결정하면, 개구부의 반응층의 막 두께(Ts), 마스크상 반응층의 막 두께(Tm) 및 피에칭 재료상의 반응층 두께(Tb)가 소정의 허용값 내에 들어 갈때까지 반응층의 제거가 실시된다. 반응층 제거 공정의 반응층의 제거 레이트는, 미리 반응층의 제거 레이트 등을 데이터베이스로서 기억부(51)에 기억시켜 두어도 되고, 반응층 제거 공정을 소정 시간 실시한 후, 다시, 반응층의 막 두께를 측정해서 제거 레이트를 측정해도 된다.
이상과 같이 반응층 제거 공정의 웨이퍼 바이어스 전압을 결정하면, 반응층 제거 공정의 웨이퍼 바이어스 전압은, 탈리 공정보다도 낮게 설정된다. 한편, 라인 패턴과 같은 단순한 패턴의 경우, 미리 충분하게 낮은 웨이퍼 바이어스 전압을 설정해 두어도 된다.
다음으로 도 8에 나타나 있는 바와 같이 웨이퍼(1) 상에 피에칭 층(10)이 형성되고, 제 1 마스크(5)와 제 2 마스크(6)가 다른 층에 형성되어 있는 구조에 있어서, 제 1 마스크(5)를 사용하여 제 1 에칭 영역(7)을 에칭하고, 제 2 마스크(6)를 사용하여 제 2 에칭 영역(8)을 에칭하는 방법에 관하여 설명한다. 한편, 도 8의 (a)는 반응층 제거 공정 이전의 에칭 형상의 단면도이고, 도 8의 (b)는 반응층 제거 공정 이후의 에칭 형상의 단면도이다.
반응층 형성 공정과 탈리 공정을 반복해서 에칭 영역의 에칭이 진행하면, 개구부의 반응층의 막 두께(Ts1, Ts2), 마스크 상의 반응층의 막 두께(Tm1, Tm2), 피에칭 재료상의 반응층 두께(Tb) 중 어느 하나가 소정의 허용값을 넘을 경우에는, 반응층 제거 공정이 실시된다. 특히 제 2 마스크(6)의 개구부가 제 1 마스크의 개구부보다 좁기 때문에, Ts1 및 Tm1보다 Ts2 및 Tm2의 막 두께의 제어가 중요하다.
측정된 반응층의 막 두께로부터 웨이퍼 바이어스 전압 및 처리 시간을 반응층의 막 두께를 모니터한 시점에서 결정할 수 있다. 또한, 웨이퍼 바이어스 전압은, 플라스마에서 생성된 이온이 제 1 에칭 영역(7) 및 제 2 에칭 영역(8) 상에 형성된 반응층을 뚫고 나가지 않는 범위 내의 값으로 하여, 웨이퍼 바이어스 전압과 동일한 에너지에서의 이온의 마스크에의 입사량이 마스크 상의 반응층 두께(Tm1, Tm2)보다 작은 값으로 설정된다.
웨이퍼 바이어스 전압을 결정한 후, 개구부의 반응층의 막 두께(Ts1, Ts2), 마스크 상등의 반응층의 막 두께(Tm1, Tm2), 피에칭 재료 상의 반응층 두께(Tb)의 모두가 소정의 허용값 내에 들어갈 때까지 반응층의 제거가 실시된다. 여기서, 제 1 마스크(5)를 사용한 제 1 에칭 영역(7)의 에칭은, 반응층 형성 공정과 탈리 공정의 사이클에 의한 에칭이 아니라, 종래의 에칭이어도 된다.
또한, 도 9에 나타나 있는 바와 같이 웨이퍼(1) 상에 피에칭 층(10)이 형성되고, 제 1 마스크(5)와 제 2 마스크(6)가 다른 층에 형성되어 있는 구조에 있어서, 제 1 마스크(5)를 사용하여 제 1 에칭 영역(7)을 에칭하고, 제 2 마스크(6)를 사용하여 제 2 에칭 영역(8)을 에칭하는 방법에 관하여 설명한다. 한편, 도 9의 (a)는 반응층 제거 공정 이전의 에칭 형상의 단면도이며, 도 9의 (b)는 반응층 제거 공정 이후의 에칭 형상의 단면도이다.
반응층 형성 공정과 탈리 공정을 반복해서 에칭 영역의 에칭이 진행하면, 개구부의 반응층의 막 두께(Ts1, Ts2), 마스크 상의 반응층의 막 두께(Tm1, Tm2), 피에칭 재료 상의 반응층 두께(Tb1, Tb2) 중 어느 하나가 소정의 허용값을 초과할 경우에는, 반응층 제거 공정이 실시된다. 또한, 도 9의 구조의 경우, 제 2 마스크(6)의 파셋트(facet)가 발생하기 쉽기 때문에, 이 파셋트를 고려해서 반응층을 제거할 필요가 있다.
측정된 반응층의 막 두께로부터 웨이퍼 바이어스 전압 및 처리 시간을 반응층의 막 두께를 모니터한 시점에서 결정할 수 있다. 또한, 웨이퍼 바이어스 전압은, 플라스마에서 생성된 이온이 제 1 에칭 영역(7) 및 제 2 에칭 영역(8) 상에 형성된 반응층을 뚫고 나가지 않는 범위 내의 값으로 하여, 웨이퍼 바이어스 전압과 동일한 에너지에서의 이온의 마스크에의 입사량이 마스크 상의 반응층 두께(Tm1, Tm2)보다 작은 값으로 설정된다.
웨이퍼 바이어스 전압을 결정한 후, 개구부의 반응층의 막 두께(Ts1, Ts2), 마스크 상등의 반응층의 막 두께(Tm1, Tm2), 피에칭 재료 상의 반응층 두께(Tb1, Tb2)의 모두가 소정의 허용값 내에 들어갈 때까지 반응층의 제거가 실시된다. 여기서, 제 1 마스크(5)를 사용한 제 1 에칭 영역(7)의 에칭은, 반응층 형성 공정과 탈리 공정의 사이클에 의한 에칭이 아니라, 종래의 에칭이어도 된다.
또한, 본 발명에 따른 에칭 방법은, 전술한 도 8 및 9의 구조뿐만이 아니라, 마스크와 피에칭 재료가 3단 이상으로 된 피에칭 패턴의 구조에 있어서도 본 실시예와 마찬가지로 실시할 수 있다.
또한, 전술한 반응층 형성 공정과 탈리 공정과 반응층 제거 공정의 각각에서 사용하는 가스의 종류는, 에칭 처리가 행해지는 피에칭 막의 재료에 따라 적절하게 선택된다. 예를 들면, 반응층 형성용 가스(24)로서 플루오로카본 가스와 제 1 가스의 혼합 가스, 하이드로플루오로카본 가스와 제 1 가스의 혼합 가스 또는 플루오로카본 가스와 하이드로플루오로카본 가스와 제 1 가스의 혼합 가스를 사용할 경우, 탈리용 가스(25)로서는, 예를 들면 플루오로카본 가스와 제 2 가스의 혼합 가스, 하이드로플루오로카본 가스와 제 2 가스의 혼합 가스 또는 플루오로카본 가스와 하이드로플루오로카본 가스와 제 2 가스의 혼합 가스가 사용되며, 반응층 제거용 가스(26)로서는, 예를 들면 제 2 가스가 사용된다.
또한, 예를 들면 반응층 형성용 가스(24)로서, HBr 가스와 제 3 가스의 혼합 가스, BCl3 가스와 제 3 가스의 혼합 가스 또는 HBr 가스와 BCl3 가스와 제 3 가스의 혼합 가스를 사용할 경우, 탈리용 가스(25)로서는, 예를 들면 HBr 가스와 제 4 가스의 혼합 가스, BCl3 가스와 제 4 가스의 혼합 가스 또는 HBr 가스와 BCl3 가스와 제 4 가스의 혼합 가스가 사용되며, 반응층 제거용 가스(26)로서는, 예를 들면 제 4 가스가 사용된다.
한편, 플루오로카본 가스는 C4F8 가스, C5F8 가스, C4F6 가스 등이고, 하이드로플루오로카본 가스는 CHF3 가스, CH2F2 가스, CH3F 가스 등이며, 희가스(rare gas)는 He 가스, Ar 가스, Ne 가스, Kr 가스, Xe 가스 등이다. 또한, 제 1 가스는 희가스, O2 가스, CO2 가스, N2 가스 중에서 적어도 하나의 가스이고, 제 2 가스는 희가스, O2 가스, CO2 가스, CF4 가스, N2 가스, H2 가스, 무수 HF 가스, CH4 가스, CHF3 가스, NF3 가스 중에서 적어도 하나의 가스이다.
또한, 제 3 가스는 희가스, Cl2 가스, O2 가스, CO2 가스, N2 가스 중에서 적어도 하나의 가스이며, 제 4 가스는 희가스, Cl2 가스, O2 가스, CO2 가스, CF4 가스, N2 가스, H2 가스, 무수 HF 가스, CH4 가스, CHF3 가스, NF3 가스 중에서 적어도 하나의 가스이다.
이상, 전술한 본 발명에 따른 플라스마 처리 방법에 따라, 에칭을 실시한 웨이퍼 매수에 의해 최적의 에칭 조건이 서서히 변화되어 가도록 하는 프로세스의 경우에도, 보다 정밀하게 피에칭 패턴을 에칭할 수 있다.
또한, 전술한 반응층 형성 공정과 탈리 공정과 반응층 제거 공정의 각각은, 플라스마를 사용한 처리로서 설명했지만, 본 발명에 따른 에칭 방법으로서, 반응층 형성 공정과 탈리 공정과 반응층 제거 공정의 각각은, 반드시 플라스마를 사용한 처리가 아니어도 된다. 예를 들면, 반응층 형성 공정은 반응층 형성용 가스(24)를 플라스마화시키지 않고 피에칭 재료(2)에 흡착시킴으로써 반응층을 형성해도 되고, 탈리 공정은 후술하는 웨이퍼 스테이지(22)를 가열하여 반응 생성물(12)을 열탈리시키거나, 혹은, 웨이퍼(1) 상부로부터 램프 등으로 가열함으로써 반응 생성물(12)을 열탈리시켜도 되며, 반응층 제거 공정은 플라스마화되어 있지 않은 반응층 제거용 가스(26)에 의해 반응층 형성 공정에서 형성된 반응층(9)과 탈리 공정에서 생성된 반응 생성물(12)을 제거시켜도 된다.
본 발명에 따라, 미세 패턴, 복수의 깊이의 개소에 마스크를 갖는 패턴, 복수의 재료의 마스크를 가지는 패턴, 3차원 구조를 가지는 미세 패턴 등에 있어서, 과잉한 반응층의 퇴적을 억제하여, 원자층 레벨에서 반응층의 막 두께를 제어하는 것이 가능해진다. 또한, 본 발명에 따라, 미세 패턴, 복수의 깊이의 개소에 마스크를 갖는 패턴, 복수의 재료의 마스크를 가지는 패턴, 3차원 구조를 가지는 미세 패턴 등에 있어서, 에칭 스톱이나 테이퍼 형상 등의 이상 형상을 억제하여, 정밀도 좋게 3차원 구조의 미세 패턴을 가공하는 것이 가능해진다. 또한, 양산 프로세스에 있어서도, 프로세스의 시간에 따른 변화에 대응하는 것이 가능해져서, 재현성 좋게 고정밀도로 가공할 수 있다.
이상, 본 발명은 본 실시형태에 한정되는 것이 아니며, 상기 실시형태에서 나타낸 구성과 실질적으로 동일한 구성, 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성으로 대체해도 된다.
1…웨이퍼, 2…피에칭 재료, 3…마스크, 4…퇴적막, 5…제 1 마스크, 6…제 2 마스크, 7…제 1 에칭 영역, 8…제 2 에칭 영역, 9…반응층, 10…피에칭 층, 11…이온, 12…반응 생성물, 13…개구부, 14…측벽 하부, 20…에칭 장치, 21…처리실, 22…웨이퍼 스테이지, 23…가스 공급 수단, 24…반응층 형성용 가스, 25…탈리용 가스, 26…반응층 제거용 가스, 27…고주파 전원, 28…컨덕턴스 밸브, 29…진공 펌프, 30…바이어스 전원, 31…막 두께 측정 장치, 32…광원, 33…분광기, 34…산출부, 35…데이터베이스, 36…제어부, 37…가스 제어부, 38…배기계 제어부, 39…고주파 제어부, 40…바이어스 제어부, 41…간섭 스펙트럼, 42…참조용 신호 강도의 변화, 43…측정된 신호 강도, 51…기억부, 61…IR 광원, 62…분광기

Claims (6)

  1. 피에칭 재료 표면에 가스를 흡착시켜서 반응층을 형성하는 반응층 형성 공정과,
    상기 반응층 형성 공정 후, 상기 반응층을 탈리(脫離)시키는 탈리 공정과,
    상기 탈리 공정 후에 잔존하는 상기 반응층 또는 퇴적막을 제거하며 상기 탈리 공정과 다른 제거 공정을 갖고,
    상기 반응층 형성 공정과 상기 탈리 공정에 의해 에칭된 상기 피에칭 재료 표면을 모니터해서 얻어진 간섭 스펙트럼 중에서 상기 반응층 형성 공정에 증가하고 상기 탈리 공정에 감소하는 파장의 신호를 상기 반응층 형성 공정 시에 구하고, 상기 구해진 신호와 모니터된 상기 신호와의 차분(差分)에 의거하여 상기 제거 공정을 실시하는 것을 특징으로 하는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 제거 공정은, 광학적 방법에 의해 상기 퇴적막의 두께를 모니터하고, 상기 모니터된 상기 퇴적막의 두께가 소정량보다 두꺼워졌을 경우에 행해지는 것을 특징으로 하는 에칭 방법.
  3. 제 2 항에 있어서,
    상기 모니터된 상기 퇴적막의 두께에 의거하여 상기 제거 공정의 처리 조건을 결정하는 것을 특징으로 하는 에칭 방법.
  4. 제 1 항에 있어서,
    상기 반응층 형성 공정과 상기 탈리 공정과 상기 제거 공정은, 모두 플라스마를 이용하여 행해지며,
    상기 피에칭 재료를 가진 시료가 재치(載置)된 시료대에 공급되는 상기 제거 공정의 고주파 전력은, 상기 시료대에 공급되는 상기 탈리 공정의 고주파 전력보다 작은 것을 특징으로 하는 에칭 방법.
  5. 제 4 항에 있어서,
    상기 제거 공정에 이용되는 가스는, 상기 탈리 공정에 이용되는 가스와 다른 가스인 것을 특징으로 하는 에칭 방법.
  6. 피에칭 재료를 가진 시료가 플라스마 처리되는 처리실과, 플라스마를 생성하기 위한 고주파 전력을 공급하는 고주파 전원과, 상기 시료가 재치되는 시료대를 구비하는 플라스마 처리 장치에 있어서,
    반응층 형성 공정과 탈리 공정에 의해 에칭된 상기 피에칭 재료 표면을 모니터해서 얻어진 간섭 스펙트럼 중에서 상기 반응층 형성 공정에 증가하고 상기 탈리 공정에 감소하는 파장의 신호를 상기 반응층 형성 공정 시에 구하고, 상기 구해진 신호와 모니터된 상기 신호와의 차분(差分)에 의거하여 제거 공정을 실시하는 제어를 행하는 제어부를 더 구비하며,
    상기 반응층 형성 공정은, 상기 피에칭 재료 표면에 가스를 흡착시켜서 반응층을 형성하는 공정이고,
    상기 탈리 공정은, 상기 반응층 형성 공정 후, 상기 반응층을 탈리시키는 공정이고,
    상기 제거 공정은, 상기 탈리 공정 후에 잔존하는 반응층 또는 퇴적막을 제거하며 상기 탈리 공정과 다른 공정인 것을 특징으로 하는 플라스마 처리 장치.
KR1020170091300A 2017-03-17 2017-07-19 에칭 방법 및 플라스마 처리 장치 KR101990331B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-052066 2017-03-17
JP2017052066A JP6820775B2 (ja) 2017-03-17 2017-03-17 エッチング方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20180106797A KR20180106797A (ko) 2018-10-01
KR101990331B1 true KR101990331B1 (ko) 2019-06-18

Family

ID=63519523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170091300A KR101990331B1 (ko) 2017-03-17 2017-07-19 에칭 방법 및 플라스마 처리 장치

Country Status (4)

Country Link
US (1) US10665516B2 (ko)
JP (1) JP6820775B2 (ko)
KR (1) KR101990331B1 (ko)
TW (1) TWI672741B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6846387B2 (ja) * 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR102286359B1 (ko) * 2018-11-14 2021-08-05 주식회사 히타치하이테크 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법
WO2020121540A1 (ja) * 2019-02-04 2020-06-18 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置
JP7339032B2 (ja) * 2019-06-28 2023-09-05 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7336365B2 (ja) * 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP6935598B1 (ja) * 2019-12-20 2021-09-15 株式会社日立ハイテク プラズマ処理装置およびウエハ処理方法
KR102429079B1 (ko) * 2019-12-23 2022-08-03 주식회사 히타치하이테크 플라스마 처리 방법 및 플라스마 처리에 이용하는 파장 선택 방법
JP7462444B2 (ja) 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US20210407776A1 (en) * 2020-06-25 2021-12-30 Hitachi High-Tech Corporation Vacuum processing apparatus and vacuum processing method
CN114521287A (zh) * 2020-09-17 2022-05-20 株式会社日立高新技术 等离子处理装置以及等离子处理方法
KR20220088674A (ko) * 2020-12-16 2022-06-28 주식회사 히타치하이테크 플라스마 처리 장치 및 플라스마 처리 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294348A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
JP3694662B2 (ja) 2001-09-17 2005-09-14 株式会社日立製作所 半導体素子製造プロセスにおける膜の処理量測定方法と装置、及びそれを用いた被処理材の処理方法と装置、及びそれを用いたプロセスの終点判定方法と装置
JP4969545B2 (ja) * 2008-09-22 2012-07-04 株式会社日立ハイテクノロジーズ 半導体製造装置
US20110139748A1 (en) 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
JP6141855B2 (ja) * 2012-09-18 2017-06-07 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6072613B2 (ja) * 2013-05-30 2017-02-01 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6550278B2 (ja) * 2015-06-24 2019-07-24 東京エレクトロン株式会社 エッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294348A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201841247A (zh) 2018-11-16
US10665516B2 (en) 2020-05-26
JP6820775B2 (ja) 2021-01-27
TWI672741B (zh) 2019-09-21
US20180269118A1 (en) 2018-09-20
JP2018157048A (ja) 2018-10-04
KR20180106797A (ko) 2018-10-01

Similar Documents

Publication Publication Date Title
KR101990331B1 (ko) 에칭 방법 및 플라스마 처리 장치
KR102023444B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
TWI501289B (zh) A plasma processing method and a plasma processing apparatus
EP2048703B1 (en) End point detectable plasma etching method and plasma etching apparatus
US8461052B2 (en) Semiconductor device manufacturing method
US6916396B2 (en) Etching system and etching method
KR101408456B1 (ko) 다중-구역 종료점 검출기
KR102172031B1 (ko) 플라스마 처리 방법, 및 플라스마 처리 장치
JP5756974B2 (ja) 半導体装置の製造方法、半導体エッチングプロセスにおける計測方法
JP2001085388A (ja) 終点検出方法
JP6963097B2 (ja) プラズマ処理方法
KR102520892B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
JP4068986B2 (ja) 試料のドライエッチング方法及びドライエッチング装置
US6265316B1 (en) Etching method
KR101274526B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
JP3946467B2 (ja) ドライエッチング方法
JP4042208B2 (ja) プラズマ処理方法及びその装置
JP2000124198A (ja) プラズマエッチング装置及びプラズマエッチング方法
TW202201533A (zh) 電漿處理裝置及電漿處理方法
KR101066972B1 (ko) 플라즈마처리장치 및 플라즈마처리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant