TW201840430A - 高分子膜疊層基板及可撓性電子器件之製造方法 - Google Patents

高分子膜疊層基板及可撓性電子器件之製造方法 Download PDF

Info

Publication number
TW201840430A
TW201840430A TW107102439A TW107102439A TW201840430A TW 201840430 A TW201840430 A TW 201840430A TW 107102439 A TW107102439 A TW 107102439A TW 107102439 A TW107102439 A TW 107102439A TW 201840430 A TW201840430 A TW 201840430A
Authority
TW
Taiwan
Prior art keywords
polymer film
film
inorganic substrate
coupling agent
silane coupling
Prior art date
Application number
TW107102439A
Other languages
English (en)
Other versions
TWI725284B (zh
Inventor
奧山哲雄
渡邊直樹
土屋俊之
山下全廣
德田桂也
Original Assignee
日商東洋紡股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東洋紡股份有限公司 filed Critical 日商東洋紡股份有限公司
Publication of TW201840430A publication Critical patent/TW201840430A/zh
Application granted granted Critical
Publication of TWI725284B publication Critical patent/TWI725284B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/10—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/34—Layered products comprising a layer of synthetic resin comprising polyamides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/582—Tearability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/748—Releasability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Laminated Bodies (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供一種聚醯亞胺膜疊層基板，將聚醯亞胺膜從無機基板剝離時，即使於超過500℃之溫度實施熱處理後，仍能以穩定、較低且固定的力進行剝離。係於無機基板之至少單面之一部分連續或不連續地形成鋁氧化物之薄膜、或鋁與矽之複合氧化物之薄膜、或鉬或鎢、或鉬與鎢之合金薄膜，對該無機基板實施矽烷偶聯劑處理，進一步在矽烷偶聯劑層之上疊層聚醯亞胺膜層。獲得之疊層體之有鋁氧化物薄膜層的部分作為易剝離層發揮功能，沒有鋁氧化物薄膜層的部分作為良好黏接部發揮功能，即使經過500℃以上之熱處理後，易剝離部之黏接強度亦不會變化，穩定地維持低值。

Description

高分子膜疊層基板及可撓性電子器件之製造方法
本發明關於一種高分子膜疊層基板，係在無機基板與高分子膜層(以下亦稱為「高分子膜」)之間具備薄膜，其對於製造可撓性的電子器件係有用，且無機基板的再利用性亦優異。
近年來，以半導體元件、MEMS元件、顯示器元件等機能元件之輕量化、小型・薄型化、可撓化為目的，人們已積極開發在高分子膜上形成該等元件的技術。亦即，作為如資訊通訊設備(播送設備、移動無線電、行動通訊設備等)、雷達或高速資訊處理裝置等之電子零件之基材的材料，以往係使用具有耐熱性且能應對資訊通訊設備之信號頻帶之高頻化(達GHz帶)的陶瓷，但陶瓷沒有可撓性且難薄型化，故存在可適用之領域受限的缺點，因此最近使用高分子膜作為基板。
當半導體元件、MEMS元件、顯示器元件等機能元件形成在高分子膜表面時，宜使用利用高分子膜之特性即可撓性的所謂卷對卷(Roll-to-Roll)處理進行加工較理想。但，在半導體產業、MEMS產業、顯示器產業等業界，至今為止已經構建了將晶圓為主或玻璃基板為主等之剛性平面基板作為對象的處理技術。而為了利用現有的基本架構在高分子膜上形成機能元件，有人使用如下處理：將高分子膜貼合於例如玻璃板、陶瓷板、矽晶圓、金屬板等由無機物構成之剛性支持體，並在其上形成所期望之元件，然後從支持體剝離。
在使高分子膜與由無機物構成之支持體貼合而成之疊層體形成所期望之機能元件的處理中，該疊層體往往暴露於高溫下。例如，在多晶矽、氧化物半導體等機能元件的形成中，於200～500℃左右之溫度範圍的步驟係必要。又，在低溫多晶矽薄膜電晶體之製作中，為了脱氫有時需加熱到450℃左右，在氫化非晶矽薄膜之製作中，有時需對膜施以200~300℃左右之溫度。故，對於構成疊層體之高分子膜要求耐熱性，但就現實問題而言，能在該高溫範圍耐受實用的高分子膜有限。又，為了使高分子膜貼合於支持體，一般考慮使用黏著劑、黏接劑，對於此時的高分子膜與支持體之接合面(亦即貼合用之黏接劑、黏著劑)亦要求耐熱性。但，通常的貼合用之黏接劑、黏著劑並沒有充分的耐熱性，故當機能元件之形成溫度高時，無法適用利用黏接劑、黏著劑所為之貼合。
由於沒有將高分子膜貼附於無機基板的耐熱黏接方式，故在該用途中已知有如下技術：將高分子溶液或高分子之前驅體溶液塗布於無機基板上，在支持體上使其乾燥･硬化而膜化，而使用於該用途。但，利用該方式獲得之高分子膜脆且容易斷裂，故形成在高分子膜表面之機能元件從支持體剝離時往往會被破壞。特別是將大面積的膜從支持體剝離的情形極其困難，根本無法獲得工業上實用的產能。 鑒於如此之情況，作為用於形成機能元件的高分子膜與支持體之疊層體，有人提案將耐熱性優異、強韌且可薄膜化之聚醯亞胺膜介隔矽烷偶聯劑貼合於由無機物構成之支持體(無機層)而成的疊層體(專利文獻1～3)。
高分子膜本來係柔軟的素材，可進行稍微的伸縮、彎曲伸長。另一方面，形成在高分子膜上之機能元件，多數情況下係具有將由無機物構成之導電體、半導體以預定之圖案組合而成的微細結構，該結構會因如微小的伸縮、彎曲伸長之應力受到破壞，而損及作為電子器件的特性。該應力在將高分子膜連同機能元件從無機基板剝離時容易產生。因此，專利文獻1～3記載之疊層體，會有將高分子膜從支持體剝離時機能元件的結構受到破壞之虞。 於是，有人提案如下技術：在無機基板上施以偶聯劑處理並形成偶聯處理層，然後對於偶聯處理層之一部分施以鈍性化處理，當貼合聚醯亞胺膜時製作出相對不易從無機基板剝離之良黏接部分、及相對較容易從無機基板剝離之易剝離部分，在聚醯亞胺膜之易剝離部分之上形成機能元件，並在聚醯亞胺膜之易剝離部分切出切口，僅將易剝離部分連同機能元件剝離，藉此，可在減低施於機能元件之應力的狀態下將聚醯亞胺膜從無機基板剝離(專利文獻4)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2010-283262號公報 [專利文獻2]日本特開2011-11455號公報 [專利文獻3]日本特開2011-245675號公報 [專利文獻4]日本特開2013-010342號公報
[發明所欲解決之課題]
上述專利文獻4中，可將疊層體提供給在習知的玻璃板、矽晶圓等無機物之基板上直接形成機能元件的處理，且藉由進一步設置良黏接部分與易剝離部分，可將形成在高分子膜上之機能元件連同高分子膜相對輕易地從無機基板剝離。因此，於可撓性的電子器件之製作時係非常有用。但，該技術的提案並非解決了所有的問題。
特別是為了改善器件的性能，有時會在加工處理中使用420℃以上，較佳為460℃以上，更佳為505℃以上之高溫。一般而言，處理溫度越高，真空薄膜的膜質越良好，又，一般進行高溫退火以改善薄膜物性。但，於玻璃基板而言不會有大問題的該等溫度，對於係有機物之高分子膜而言會成為大問題。 高分子膜，較佳為聚醯亞胺膜本身的耐熱性自不必說，但本發明特別關注的問題係高分子膜與無機基板的黏接性。 上述專利文獻4所揭示之技術，係旨在分別經表面處理之高分子膜表面與無機基板表面之固體表面間的化學鍵結。由於反應部位無法自由地移動，固體間的化學反應受限。但，反應時之溫度為420℃以上，較佳為460℃以上，更佳為505℃以上之高溫的話，大部分的高分子化合物為玻璃轉移溫度、或熔點溫度之範圍。針對聚醯亞胺樹脂也可作同樣的解釋，多數的聚醯亞胺膜樹脂於330℃或400℃前後具有平緩的轉移點，故超過該溫度的話，表面的反應部位的移動自由度變高，固體表面間的反應性變高。 就結果而言，在具有該溫度以上之處理溫度的步驟中，發生高分子膜與無機基板間之化學鍵結部位的增加、或化學鍵結強度的增加，高分子膜與無機基板之黏接強度會上升。該現象在黏接面可謂係良好的效果，但從最終將高分子膜從無機基板剝離以製造可撓性器件的角度來看，高分子膜的剝離時會於高分子膜施加較大的張力，而存在因高分子膜之伸張、或於剝離角(peeling point)朝器件的彎曲變形等導致器件破損的風險變高的問題。 [解決課題之手段]
本案發明人等為了解決前述課題而進行努力研究的結果，發現藉由使用預定的材料，於無機基板表面之至少單面之一部分形成特定之薄膜，並在該薄膜之上塗布矽烷偶聯劑，可穩定且均勻地塗布矽烷偶聯劑。其結果，將高分子膜疊層在矽烷偶聯劑層之上時，於易剝離部可輕易地將高分子膜連同矽烷偶聯劑層從無機基板剝離。藉此，能以高產率製造高精度之可撓性電子器件，且無機基板之再利用性亦得到改善。
亦即，本發明由下列構成組成。 [1]一種高分子膜疊層基板，係於無機基板之至少單面之一部分連續或不連續地形成薄膜，並在薄膜之上連續或不連續地形成矽烷偶聯劑層，進一步在矽烷偶聯劑層之上疊層高分子膜層而成； 其特徵為： 該薄膜為鋁氧化物； 疊層有該高分子膜之面係由易剝離部與良好黏接部構成，易剝離部為當在高分子膜切出切口時可將高分子膜連同矽烷偶聯劑層從無機基板輕易地分離的區域，良好黏接部為無法輕易地分離的區域； 易剝離部之黏接強度為0.5N/cm以下。 [2]如[1]之高分子膜疊層基板，其中，500℃10分鐘之熱處理後之易剝離部的黏接強度為0.5N/cm以下。 [3]如[1]或[2]之高分子膜疊層基板，其中，於無機基板之至少單面不連續地形成該薄膜，在該易剝離部覆蓋有該薄膜，在該良好黏接部未覆蓋該薄膜。 [4]如[1]～[3]中任一項之高分子膜疊層基板，其中，該高分子膜為聚醯亞胺膜。 [5]如[1]～[4]中任一項之高分子膜疊層基板，係於在高分子膜上形成電子器件時用以將高分子膜材料暫時支持在無機基板。 [6]一種可撓性電子器件之製造方法，具備下列步驟： 於無機基板之至少單面之一部分連續或不連續地形成鋁氧化物薄膜； 在薄膜之上連續或不連續地形成矽烷偶聯劑層； 在矽烷偶聯劑層之上疊層高分子膜層； 於高分子膜上形成電子器件；及 在高分子膜層切出切口，將高分子膜層之至少一部分連同電子器件從無機基板剝離。
[7]一種高分子膜疊層基板，係於無機基板之至少單面之一部分連續或不連續地形成薄膜，並在薄膜之上連續或不連續地形成矽烷偶聯劑層，進一步在矽烷偶聯劑層之上疊層高分子膜層而成； 其特徵為： 該薄膜為鋁與矽之複合氧化物； 疊層有該高分子膜之面係由易剝離部與良好黏接部構成，易剝離部為當在高分子膜切出切口時可將高分子膜連同矽烷偶聯劑層從無機基板輕易地分離的區域，良好黏接部為無法輕易地分離的區域； 易剝離部之黏接強度為0.5N/cm以下。 [8]如[7]之高分子膜疊層基板，其中，500℃10分鐘之熱處理後之易剝離部的黏接強度為0.5N/cm以下。 [9]如[7]或[8]之高分子膜疊層基板，其中，於無機基板之至少單面不連續地形成該薄膜，在該易剝離部覆蓋有該薄膜，在該良好黏接部未覆蓋該薄膜。 [10]如[7]～[9]中任一項之高分子膜疊層基板，其中，該高分子膜為聚醯亞胺膜。 [11]如[7]～[10]中任一項之高分子膜疊層基板，係於在高分子膜上形成電子器件時用以將高分子膜材料暫時支持在無機基板。 [12]一種可撓性電子器件之製造方法，具備下列步驟： 於無機基板之至少單面之一部分連續或不連續地形成鋁與矽之複合氧化物薄膜； 在該鋁與矽之複合氧化物薄膜之上連續或不連續地形成矽烷偶聯劑層； 在矽烷偶聯劑層之上疊層高分子膜層； 於高分子膜上形成電子器件；及 在高分子膜層切出切口，將高分子膜層之至少一部分連同電子器件從無機基板剝離。
[13]一種高分子膜疊層基板，係於無機基板之至少單面之一部分連續或不連續地形成薄膜，並在薄膜之上連續或不連續地形成矽烷偶聯劑層，進一步在矽烷偶聯劑層之上疊層高分子膜層而成； 其特徵為： 該薄膜係選自於鉬或鎢中之至少一種金屬的薄膜； 疊層有該高分子膜之面係由易剝離部與良好黏接部構成，易剝離部為當在高分子膜切出切口時可將高分子膜連同矽烷偶聯劑層從無機基板輕易地分離的區域，良好黏接部為無法輕易地分離的區域； 易剝離部之黏接強度為0.5N/cm以下。 [14]如[13]之高分子膜疊層基板，其中，500℃10分鐘之熱處理後之易剝離部的黏接強度為0.5N/cm以下。 [15]如[13]或[14]之高分子膜疊層基板，其中，於無機基板之至少單面不連續地形成該薄膜，在該易剝離部覆蓋有該薄膜，在該良好黏接部未覆蓋該薄膜。 [16]如[13]～[15]中任一項之高分子膜疊層基板，其中，該高分子膜為聚醯亞胺膜。 [17]如[13]～[16]中任一項之高分子膜疊層基板，係於在高分子膜上形成電子器件時用以將高分子膜材料暫時支持在無機基板。 [18]一種可撓性電子器件之製造方法，具備下列步驟： 於無機基板之至少單面之一部分連續或不連續地形成選自於鉬或鎢中之至少一種金屬的薄膜； 在該選自於鉬或鎢中之至少一種金屬的薄膜之上連續或不連續地形成矽烷偶聯劑層； 在矽烷偶聯劑層之上疊層高分子膜層； 於高分子膜上形成電子器件；及 在高分子膜層切出切口，將高分子膜層之至少一部分連同電子器件從無機基板剝離。
進一步，本發明宜具有下列構成。 [19]如[13]之高分子膜疊層基板，其中，選自於鉬或鎢中之至少一種金屬的薄膜為鉬與鎢之合金薄膜。 [20]如[18]之可撓性電子器件之製造方法，其中，選自於鉬或鎢中之至少一種金屬的薄膜為鉬與鎢之合金薄膜。 [發明之效果]
根據本發明，藉由在高分子膜與無機基板之間形成鋁氧化物之薄膜，可均質地塗布矽烷偶聯劑，又，將高分子膜從無機基板剝離時，能以穩定且固定的較低力進行剝離。就鋁氧化物而言，在塗布矽烷偶聯劑時，與係液體的矽烷偶聯劑、及作為矽烷偶聯劑之溶劑使用的相對較低沸點之醇系溶劑的潤濕良好，可形成均質的矽烷偶聯劑皮膜。另一方面，與發生縮合反應之矽烷偶聯劑層之間的相互作用小，可維持較低且穩定的黏接強度。鋁氧化物中鋁元素與氧的鍵結能非常高，故幾乎不會與矽烷偶聯劑之縮合時之矽醇反應產生相互作用。該狀態在室溫到500℃前後之高溫可穩定地維持。
但，就單獨鋁的氧化物而言，會有與矽烷偶聯劑層之相互作用過小，而因步驟中之意外事故導致高分子膜層剝離的情況。在實際步驟中，藉由將薄膜形成區域加以區分，並於無機基板之外周設置黏接強度強的良好黏接部等，可降低該風險，但高溫熱處理時當有氣體從高分子膜產生等時，如浮起(或氣泡(bubble)、起泡(blister))之缺點產生的風險卻避免不了。 本發明中，藉由進一步使用鋁與矽之複合氧化物，可減低該風險。亦即，比起單獨鋁的氧化物薄膜，鋁與矽之複合氧化物的薄膜和矽烷偶聯劑層之黏接性稍高，可降低浮起產生的風險。
進一步，本發明中，藉由在高分子膜與無機基板之間形成選自於鉬或鎢中之至少一種金屬的薄膜，可均質地塗布矽烷偶聯劑，又，將高分子膜從無機基板剝離時，能以穩定且固定的較低力進行剝離。選自於鉬或鎢中之至少一種金屬的薄膜表面係形成鈍態，當塗布矽烷偶聯劑時，與係液體之矽烷偶聯劑、及作為矽烷偶聯劑之溶劑使用的相對較低沸點之醇系溶劑的潤濕良好，可形成均質的矽烷偶聯劑皮膜。另一方面，與發生縮合反應之矽烷偶聯劑層之間的相互作用小，可維持較低且穩定的黏接強度。形成在選自於鉬或鎢中之至少一種金屬之表面的鈍態膜，其與矽烷偶聯劑之縮合時之矽醇反應具有較低且穩定、固定的相互作用，該狀態在室溫到500℃前後之高溫可穩定地維持。
進一步，根據本發明，藉由使薄膜形成預定的圖案，可將疊層有高分子膜的面分開製作出易剝離部與良好黏接部，易剝離部為當在高分子膜切出切口時可將高分子膜連同矽烷偶聯劑層從無機基板輕易地分離的區域，良好黏接部為無法輕易地分離的區域，沿著易剝離部周邊切出切口，可將形成在易剝離部之高分子膜上的機能元件部分和高分子膜一體地從無機基板剝離。 本發明中，若使用具有高耐熱性之高分子膜，可將無機基板與高分子膜予以貼合，而無需使用耐熱性差之黏接劑、黏著劑，且即使是需要例如180℃以上之高溫的情況，仍能在高分子膜上形成機能元件。一般就半導體、介電體等而言，於高溫形成時可獲得膜質良好的薄膜，故可期待形成更高性能的電子器件。 故，若使用本發明之高分子膜疊層基板，對於在高分子膜上形成介電體元件、半導體元件、MEMS元件、顯示器元件、發光元件、光電變換元件、壓電變換元件、熱電變換元件等電子器件而成之可撓性電子器件的製造係有用。
(高分子膜疊層基板及其製造方法) 本發明係一種高分子膜疊層基板，係於無機基板之至少單面之一部分連續或不連續地形成薄膜，並在薄膜之上連續或不連續地形成矽烷偶聯劑層，進一步在矽烷偶聯劑層之上疊層高分子膜層而成。
＜無機基板＞ 本發明中使用無機基板作為高分子膜之支持體。又，即使是在高分子膜上形成電子器件，以製造可撓性電子器件時，無機基板亦係為了暫時支持高分子膜材料而使用。 就無機基板而言，只要是由無機物構成的可作為基板使用之板狀者即可，例如可列舉以玻璃板、陶瓷板、半導體晶圓、金屬等為主體者，就該等玻璃板、陶瓷板、半導體晶圓、金屬之複合體而言，可列舉將該等疊層而成者、使該等分散而成者、含有該等之纖維者等。
作為前述玻璃板包括：石英玻璃、高矽酸玻璃(96%二氧化矽)、蘇打石灰玻璃、鉛玻璃、鋁硼矽酸玻璃、硼矽酸玻璃(Pyrex(註冊商標))、硼矽酸玻璃(無鹼)、硼矽酸玻璃(微小片)、鋁矽酸鹽玻璃等。該等之中，線膨脹係數為5ppm/K以下者為較理想，若為市售品，宜為液晶用玻璃之康寧公司製的「Corning(註冊商標)7059」、「Corning(註冊商標)1737」、「EAGLE」、旭硝子公司製的「AN100」、日本電氣硝子公司製的「OA10」、SCHOTT公司製的「AF32」等較理想。
作為前述半導體晶圓並無特別限定，可列舉矽晶圓、鍺、矽-鍺、鎵-砷、鋁-鎵-銦、氮-磷-砷-銻、SiC、InP(銦磷)、InGaAs、GaInNAs、LT、LN、ZnO(氧化鋅)、CdTe(鎘碲)、ZnSe(硒化鋅)等之晶圓。本發明中較佳使用之晶圓為矽晶圓，特佳為8英吋以上大小之鏡面研磨矽晶圓。
作為前述金屬包括：如W、Mo、Pt、Fe、Ni、Au之單一元素金屬；如鎳鉻合金(Inconel)、蒙乃爾合金(Monel)、鎳蒙合金(Nimonic)、碳銅、Fe-Ni系恆範鋼合金、超級恆範鋼合金之合金等。又，亦包含於該等金屬附加其他金屬層、陶瓷層而成的多層金屬板。此時，若與附加層之全體的線膨脹係數(CTE)低的話，則主金屬層也可使用Cu、Al等。作為附加金屬層使用之金屬，只要是具有與高分子膜之密接性牢固、不會擴散、耐藥品性、耐熱性良好等特性者即可，並無限定，可列舉Cr、Ni、TiN、含Mo之Cu等作為理想例。
前述無機基板之平面部分宜充分平坦較理想。具體而言，表面粗糙度之P-V値為50nm以下，更佳為20nm以下，尤佳為5nm以下。比此更粗糙的話，會有高分子膜層與無機基板之黏接強度不充分的情況。 前述無機基板之厚度並無特別限制，考慮操作性的觀點，宜為10mm以下之厚度，為3mm以下更佳，為1.3mm以下尤佳。厚度的下限並無特別限制，較佳為0.07mm以上，更佳為0.15mm以上，尤佳為0.3mm以上。
考量高分子膜疊層基板、可撓性電子器件之生產效率、成本的觀點，前述無機基板之面積宜為大面積。具體而言，宜為1000cm2 以上，為1500cm2 以上更佳，為2000cm2 以上尤佳。
＜鋁氧化物之薄膜＞ 本發明中，係於無機基板之至少單面之一部分連續或不連續地形成薄膜。以下例示係以僅在無機基板之單面側貼附高分子膜的形態為前提進行說明，但於無機基板之兩面貼附高分子膜的形態也包括在本發明之範圍內。
就本發明中之鋁氧化物之薄膜而言，宜為至少最表面為純度85%以上，較佳為純度92%以上，更佳為純度98%以上之鋁氧化物。 又，薄膜之厚度宜為3nm以上5μm以下，為12nm以上3μm以下更佳，為36nm以上1.2μm以下又更佳。
關於形成薄膜之方法，並無特別限制，因應成膜源之種類、特性，可使用蒸鍍、濺射、反應性濺射、離子束濺射、CVD等公知的薄膜形成方式。 本發明中可例示：形成金屬鋁薄膜後，利用氧電漿處理、陽極氧化處理、大氣壓電漿處理等使鋁氧化的方法，利用反應性濺射使鋁氧化物薄膜沉積的方法，使用反應性離子簇集法的方法。
＜鋁與矽之複合氧化物之薄膜＞ 本發明中之較佳薄膜為鋁與矽之複合氧化物之薄膜。關於本發明之薄膜，理想為鋁與矽之比率為鋁/矽＝90/10～30/70(元素比)，較佳為90/10～50/50。矽比率超過該範圍而變大的話，與矽烷偶聯劑之相互作用變得過強而會有剝離產生不便的情況。 又，薄膜之厚度宜為3nm以上5μm以下，為12nm以上3μm以下更佳，為36nm以上1.2μm以下又更佳。
關於形成薄膜之方法，並無特別限制，因應成膜源之種類、特性，可使用蒸鍍、濺射、反應性濺射、離子束濺射、CVD等公知的薄膜形成方式。 本發明中可例示：形成金屬鋁或金屬矽薄膜後，利用氧電漿處理、陽極氧化處理、大氣壓電漿處理等使鋁氧化的方法，利用反應性濺射使複合氧化物薄膜沉積的方法，使用反應性離子簇集法的方法等。又，也可倂用金屬鋁之反應性濺射與氧化矽之蒸鍍或濺射。
＜選自於鉬或鎢中之至少一種金屬的薄膜＞ 本發明中之較佳薄膜為選自於鉬或鎢中之至少一種金屬的薄膜。本發明中宜使用至少最表面為純度85%以上，較佳為純度92%以上，更佳為純度98%以上之鉬或鎢的薄膜。又，就例外而言也可使用由鉬與鎢構成的合金。此時，鉬與鎢之合金比可廣泛地使用至鉬：鎢＝1：99～99：1(元素比)。 又，薄膜之厚度宜為3nm以上5μm以下，為12nm以上3μm以下更佳，為36nm以上1.2μm以下又更佳。
關於形成薄膜之方法，並無特別限制，因應成膜源之種類、特性，可使用蒸鍍、濺射、反應性濺射、離子束濺射、CVD等公知的薄膜形成方式。 本發明中，可在形成選自於鉬或鎢中之至少一種金屬的薄膜後，利用氧電漿處理、陽極氧化處理、大氣壓電漿處理等使表面之鈍化層(passive layer)強化。
本發明中，矽烷偶聯劑係指物理性或化學性地介隔在無機基板與高分子膜層之間，並具有使兩者間之黏接力提高之作用的化合物。 偶聯劑並無特別限定，宜為有胺基或環氧基之矽烷偶聯劑。矽烷偶聯劑之較佳具體例可列舉：N-2-(胺基乙基)-3-胺基丙基甲基二甲氧基矽烷、N-2-(胺基乙基)-3-胺基丙基三甲氧基矽烷、N-2-(胺基乙基)-3-胺基丙基三乙氧基矽烷、3-胺基丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、3-三乙氧基矽基-N-(1,3-二甲基-亞丁基)丙基胺、2-(3,4-環氧環己基)乙基三甲氧基矽烷、3-環氧丙氧基丙基三甲氧基矽烷、3-環氧丙氧基丙基甲基二乙氧基矽烷、3-環氧丙氧基丙基三乙氧基矽烷、乙烯基三氯矽烷、乙烯基三甲氧基矽烷、乙烯基三乙氧基矽烷、2-(3,4-環氧環己基)乙基三甲氧基矽烷、3-環氧丙氧基丙基三甲氧基矽烷、3-環氧丙氧基丙基甲基二乙氧基矽烷、3-環氧丙氧基丙基三乙氧基矽烷、對苯乙烯基三甲氧基矽烷、3-甲基丙烯醯氧丙基甲基二甲氧基矽烷、3-甲基丙烯醯氧丙基三甲氧基矽烷、3-甲基丙烯醯氧丙基甲基二乙氧基矽烷、3-甲基丙烯醯氧丙基三乙氧基矽烷、3-丙烯醯氧基丙基三甲氧基矽烷、N-苯基-3-胺基丙基三甲氧基矽烷、N-(乙烯基苄基)-2-胺基乙基-3-胺基丙基三甲氧基矽烷鹽酸鹽、3-脲基丙基三乙氧基矽烷、3-氯丙基三甲氧基矽烷、3-巰基丙基甲基二甲氧基矽烷、3-巰基丙基三甲氧基矽烷、雙(三乙氧基矽基丙基)四硫醚、3-異氰酸酯丙基三乙氧基矽烷、參-(3-三甲氧基矽基丙基)異氰尿酸酯、氯甲基苯乙基三甲氧基矽烷、氯甲基三甲氧基矽烷、胺基苯基三甲氧基矽烷、胺基苯乙基三甲氧基矽烷、胺基苯基胺基甲基苯乙基三甲氧基矽烷等。
作為本發明中能使用的矽烷偶聯劑，除前述以外，也可使用：正丙基三甲氧基矽烷、丁基三氯矽烷、2-氰基乙基三乙氧基矽烷、環己基三氯矽烷、癸基三氯矽烷、二乙醯氧基二甲基矽烷、二乙氧基二甲基矽烷、二甲氧基二甲基矽烷、二甲氧基二苯基矽烷、二甲氧基甲基苯基矽烷、十二基三氯矽烷、十二基三甲氧基矽烷、乙基三氯矽烷、己基三甲氧基矽烷、十八基三乙氧基矽烷、十八基三甲氧基矽烷、正辛基三氯矽烷、正辛基三乙氧基矽烷、正辛基三甲氧基矽烷、三乙氧基乙基矽烷、三乙氧基甲基矽烷、三甲氧基甲基矽烷、三甲氧基苯基矽烷、戊基三乙氧基矽烷、戊基三氯矽烷、三乙醯氧基甲基矽烷、三氯己基矽烷、三氯甲基矽烷、三氯十八基矽烷、三氯丙基矽烷、三氯十四基矽烷、三甲氧基丙基矽烷、烯丙基三氯矽烷、烯丙基三乙氧基矽烷、烯丙基三甲氧基矽烷、二乙氧基甲基乙烯基矽烷、二甲氧基甲基乙烯基矽烷、三氯乙烯基矽烷、三乙氧基乙烯基矽烷、乙烯基參(2-甲氧基乙氧基)矽烷、三氯-2-氰基乙基矽烷、二乙氧基(3-環氧丙氧基丙基)甲基矽烷、3-環氧丙氧基丙基(二甲氧基)甲基矽烷、3-環氧丙氧基丙基三甲氧基矽烷等。
本發明中，於1個分子中具有1個矽原子之矽烷偶聯劑為特佳，例如可列舉：N-2-(胺基乙基)-3-胺基丙基甲基二甲氧基矽烷、N-2-(胺基乙基)-3-胺基丙基三甲氧基矽烷、N-2-(胺基乙基)-3-胺基丙基三乙氧基矽烷、3-胺基丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、3-三乙氧基矽基-N-(1,3-二甲基-亞丁基)丙胺、2-(3,4-環氧環己基)乙基三甲氧基矽烷、3-環氧丙氧基丙基三甲氧基矽烷、3-環氧丙氧基丙基甲基二乙氧基矽烷、3-環氧丙氧基丙基三乙氧基矽烷、胺基苯基三甲氧基矽烷、胺基苯乙基三甲氧基矽烷、胺基苯基胺基甲基苯乙基三甲氧基矽烷等。處理中特別要求高耐熱性時，Si與胺基之間以芳香族基連結者為較理想。 作為本發明中能使用的偶聯劑，亦可使用前述矽烷偶聯劑以外之偶聯劑，例如也可使用：1-巰基-2-丙醇、3-巰基丙酸甲酯、3-巰基-2-丁醇、3-巰基丙酸丁酯、3-(二甲氧基甲基矽基)-1-丙烷硫醇、4-(6-巰基己醯基)苯甲醇、11-胺基-1-十一烯硫醇、11-巰基十一基膦酸、11-巰基十一基三氟乙酸、2,2’-(伸乙基二氧)二乙烷硫醇、11-巰基十一基三(乙二醇)、(1-巰基十一-11-基)四(乙二醇)、1-(甲基羧基)十一-11-基)六(乙二醇)、羥基十一基二硫醚、羧基十一基二硫醚、羥基十六基二硫醚、羧基十六基二硫醚、肆(2-乙基己氧基)鈦、二辛氧基雙(辛二醇酸)鈦、三丁氧基單乙醯丙酮鋯、單丁氧基乙醯丙酮雙(乙基乙醯乙酸)鋯、三丁氧基單硬脂酸鋯、二異丙酸乙醯烷氧基鋁、3-環氧丙氧基丙基三甲氧基矽烷、2,3-丁烷二硫醇、1-丁烷硫醇、2-丁烷硫醇、環己烷硫醇、環戊烷硫醇、1-癸烷硫醇、1-十二烷硫醇、3-巰基丙酸-2-乙基己酯、3-巰基丙酸乙酯、1-庚烷硫醇、1-十六烷硫醇、己基硫醇、異戊基硫醇、異丁基硫醇、3-巰基丙酸、3-巰基丙酸-3-甲氧基丁酯、2-甲基-1-丁烷硫醇、1-十八烷硫醇、1-辛烷硫醇、1-十五烷硫醇、1-戊烷硫醇、1-丙烷硫醇、1-十四烷硫醇、1-十一烷硫醇、1-(12-巰基十二基)咪唑、1-(11-巰基十一基)咪唑、1-(10-巰基癸基)咪唑、1-(16-巰基十六基)咪唑、1-(17-巰基十七基)咪唑、1-(15-巰基)十二烷酸、1-(11-巰基)十一烷酸、1-(10-巰基)癸烷酸等。
＜矽烷偶聯劑層之形成方法＞ 就矽烷偶聯劑層之形成方法而言，可使用塗布矽烷偶聯劑溶液的方法、蒸鍍法等。 作為塗布矽烷偶聯劑溶液的方法，可使用將矽烷偶聯劑以醇等溶劑稀釋而得的溶液，並可適當使用旋塗法、簾塗法、浸塗法、狹縫模塗法、照相凹版塗佈法、棒塗法、缺角輪塗佈法、塗抹法、網版印刷法、噴塗法等以往公知的溶液塗布方式。使用塗布矽烷偶聯劑溶液的方法時，宜在塗布後迅速地進行乾燥，進一步於100±30℃左右進行數十秒～10分鐘左右的熱處理較理想。藉由熱處理，矽烷偶聯劑與被塗布面之表面利用化學反應鍵結。
又，亦可藉由蒸鍍法形成矽烷偶聯劑層，具體而言，將基板暴露於矽烷偶聯劑之蒸氣，亦即暴露於實質上係氣體狀態的矽烷偶聯劑而形成。矽烷偶聯劑之蒸氣，可藉由將液體狀態之矽烷偶聯劑加熱至40℃～矽烷偶聯劑之沸點左右的溫度而獲得。矽烷偶聯劑的沸點取決於化學結構而有所不同，大約為100～250℃之範圍。惟，200℃以上之加熱會有導致矽烷偶聯劑之有機基側的副反應之虞，故不佳。 就將矽烷偶聯劑加熱的環境而言，為加壓下、常壓下、減壓下皆可，促進矽烷偶聯劑之氣化的情況下，宜為常壓下或減壓下。多數的矽烷偶聯劑為可燃性液體，故宜於密閉容器內，較佳為將容器內以鈍性氣體置換後再進行氣化作業。 將無機基板暴露於矽烷偶聯劑之時間並無特別限制，宜為20小時以內，更佳為60分鐘以內，尤佳為15分鐘以內，最佳為1分鐘以內。 將無機基板暴露於矽烷偶聯劑的期間，無機基板之溫度宜根據矽烷偶聯劑之種類、及所希望之矽烷偶聯劑層之厚度而控制在-50℃至200℃間的適當溫度。 已暴露於矽烷偶聯劑之無機基板，較佳為在暴露後於70℃～200℃，尤佳為於75℃～150℃加熱。藉由該加熱，無機基板表面之羥基等與矽烷偶聯劑之烷氧基、矽氮烷基反應，完成矽烷偶聯劑處理。加熱所需的時間為10秒以上10分鐘以內。暴露後之加熱溫度過高，或暴露後之加熱時間過長時，會有矽烷偶聯劑發生劣化的情況。又，暴露後之加熱時間過短的話，無法獲得處理效果。此外，暴露於矽烷偶聯劑之基板溫度已經為80℃以上的情況，也可省略暴露後之加熱。 本發明中，宜使用蒸鍍法，將無機基板之欲形成矽烷偶聯劑層之面保持朝下並暴露於矽烷偶聯劑蒸氣。塗布矽烷偶聯劑溶液的方法中，由於無機基板之塗布面在塗布過程中及塗布前後必然朝上，故無法否定作業環境下之漂浮異物等沉澱在無機基板表面的可能性。但，在蒸鍍法中，可將無機基板之欲形成矽烷偶聯劑層之面保持朝下，故環境中之異物附著於無機基板之表面(或薄膜表面)、矽烷偶聯劑層之表面的可能性變低。 此外，宜將矽烷偶聯劑處理前之無機基板表面利用短波長UV/臭氧照射等方式予以清潔，或以液體洗淨劑清潔。
矽烷偶聯劑層之膜厚，相較於無機基板、高分子膜等為極薄，以機械設計的觀點觀之為可忽略程度之厚度，原則上最低限為單分子層量級之厚度即足夠。一般而言為未達400nm，為200nm以下較佳，進一步實用上宜為100nm以下，更佳為50nm以下，尤佳為10nm以下。惟，計算上為5nm以下之範圍的話，會有矽烷偶聯劑層不是以均勻塗膜的形式存在，而是以簇集狀存在之虞。此外，矽烷偶聯劑層之膜厚，可從橢圓偏光法或塗布時之矽烷偶聯劑溶液之濃度與塗布量計算求出。
＜高分子膜＞ 本發明中，在形成有薄膜及矽烷偶聯劑層之無機基板之上疊層高分子膜。 本發明中之高分子膜，可例示：如聚醯亞胺、聚醯胺醯亞胺、聚醚醯亞胺、氟化聚醯亞胺之芳香族聚醯亞胺；脂環族聚醯亞胺等聚醯亞胺系樹脂；如聚乙烯･聚丙烯･聚對苯二甲酸乙二醇酯･聚對苯二甲酸丁二醇酯･聚2,6-萘二甲酸乙二醇酯之全芳香族聚酯；半芳香族聚酯等共聚聚酯；以聚甲基丙烯酸甲酯為代表的共聚(甲基)丙烯酸酯；聚碳酸酯、聚醯胺、聚碸、聚醚碸、聚醚酮、乙酸纖維素、硝酸纖維素、芳香族聚醯胺、聚氯乙烯、聚苯酚、聚芳酯、聚苯硫醚、聚苯醚、聚苯乙烯等的膜。 惟，本發明係以使用在伴隨420℃以上之熱處理的處理為大前提，故所例示之高分子膜中可實際適用者受限。本發明中較佳使用之高分子膜，係使用所謂超級工程塑膠的膜，較佳為芳香族聚醯亞胺膜，為芳香族醯胺膜，為芳香族醯胺醯亞胺膜，為芳香族苯并唑膜，為芳香族苯并噻唑類膜，為芳香族苯并咪唑膜。
以下針對聚醯亞胺系樹脂膜進行詳細說明。一般而言，聚醯亞胺系樹脂膜可藉由將二胺類與四羧酸類在溶劑中反應而獲得之聚醯胺酸(聚醯亞胺前驅體)溶液塗布於聚醯亞胺膜製作用支持體，並進行乾燥而製成生胚膜(green film)(以下亦稱為「聚醯胺酸膜」)，進一步在聚醯亞胺膜製作用支持體上，或於已從該支持體剝下的狀態對生胚膜進行高溫熱處理，使其進行脫水閉環反應而獲得。
構成聚醯胺酸之二胺類並無特別限制，可使用通常用於聚醯亞胺合成的芳香族二胺類、脂肪族二胺類、脂環族二胺類等。考量耐熱性的觀點，宜為芳香族二胺類，芳香族二胺類之中，具有苯并唑結構之芳香族二胺類為更佳。使用具有苯并唑結構之芳香族二胺類的話，可展現高耐熱性，同時可展現高彈性模量、低熱收縮性、低線膨脹係數。二胺類可單獨使用，亦可將二種以上倂用。
具有苯并唑結構之芳香族二胺類並無特別限定，例如可列舉：5-胺基-2-(對胺基苯基)苯并唑、6-胺基-2-(對胺基苯基)苯并唑、5-胺基-2-(間胺基苯基)苯并唑、6-胺基-2-(間胺基苯基)苯并唑、2,2’-對伸苯基雙(5-胺基苯并唑)、2,2’-對伸苯基雙(6-胺基苯并唑)、1-(5-胺基苯并唑并)-4-(6-胺基苯并唑并)苯、2,6-(4,4’-二胺基二苯基)苯并[1,2-d：5,4-d’]雙唑、2,6-(4,4’-二胺基二苯基)苯并[1,2-d：4,5-d’]雙唑、2,6-(3,4’-二胺基二苯基)苯并[1,2-d：5,4-d’]雙唑、2,6-(3,4’-二胺基二苯基)苯并[1,2-d：4,5-d’]雙唑、2,6-(3,3’-二胺基二苯基)苯并[1,2-d：5,4-d’]雙唑、2,6-(3,3’-二胺基二苯基)苯并[1,2-d：4,5-d’]雙唑等。
上述具有苯并唑結構之芳香族二胺類以外的芳香族二胺類，例如可列舉：2,2’-二甲基-4,4’-二胺基聯苯、1,4-雙[2-(4-胺基苯基)-2-丙基]苯(雙苯胺)、1,4-雙(4-胺基-2-三氟甲基苯氧基)苯、2,2’-二(三氟甲基)-4,4’-二胺基聯苯、4,4’-雙(4-胺基苯氧基)聯苯、4,4’-雙(3-胺基苯氧基)聯苯、雙[4-(3-胺基苯氧基)苯基]酮、雙[4-(3-胺基苯氧基)苯基]硫醚、雙[4-(3-胺基苯氧基)苯基]碸、2,2-雙[4-(3-胺基苯氧基)苯基]丙烷、2,2-雙[4-(3-胺基苯氧基)苯基]-1,1,1,3,3,3-六氟丙烷、間苯二胺、鄰苯二胺、對苯二胺、間胺基苄胺、對胺基苄胺、3,3’-二胺基二苯醚、3,4’-二胺基二苯醚、4,4’-二胺基二苯醚、3,3’-二胺基二苯基硫醚、3,3’-二胺基二苯基亞碸、3,4’-二胺基二苯基亞碸、4,4’-二胺基二苯基亞碸、3,3’-二胺基二苯碸、3,4’-二胺基二苯碸、4,4’-二胺基二苯碸、3,3’-二胺基二苯甲酮、3,4’-二胺基二苯甲酮、4,4’-二胺基二苯甲酮、3,3’-二胺基二苯基甲烷、3,4’-二胺基二苯基甲烷、4,4’-二胺基二苯基甲烷、雙[4-(4-胺基苯氧基)苯基]甲烷、1,1-雙[4-(4-胺基苯氧基)苯基]乙烷、1,2-雙[4-(4-胺基苯氧基)苯基]乙烷、1,1-雙[4-(4-胺基苯氧基)苯基]丙烷、1,2-雙[4-(4-胺基苯氧基)苯基]丙烷、1,3-雙[4-(4-胺基苯氧基)苯基]丙烷、2,2-雙[4-(4-胺基苯氧基)苯基]丙烷、1,1-雙[4-(4-胺基苯氧基)苯基]丁烷、1,3-雙[4-(4-胺基苯氧基)苯基]丁烷、1,4-雙[4-(4-胺基苯氧基)苯基]丁烷、2,2-雙[4-(4-胺基苯氧基)苯基]丁烷、2,3-雙[4-(4-胺基苯氧基)苯基]丁烷、2-[4-(4-胺基苯氧基)苯基]-2-[4-(4-胺基苯氧基)-3-甲基苯基]丙烷、2,2-雙[4-(4-胺基苯氧基)-3-甲基苯基]丙烷、2-[4-(4-胺基苯氧基)苯基]-2-[4-(4-胺基苯氧基)-3,5-二甲基苯基]丙烷、2,2-雙[4-(4-胺基苯氧基)-3,5-二甲基苯基]丙烷、2,2-雙[4-(4-胺基苯氧基)苯基]-1,1,1,3,3,3-六氟丙烷、1,4-雙(3-胺基苯氧基)苯、1,3-雙(3-胺基苯氧基)苯、1,4-雙(4-胺基苯氧基)苯、4,4’-雙(4-胺基苯氧基)聯苯、雙[4-(4-胺基苯氧基)苯基]酮、雙[4-(4-胺基苯氧基)苯基]硫醚、雙[4-(4-胺基苯氧基)苯基]亞碸、雙[4-(4-胺基苯氧基)苯基]碸、雙[4-(3-胺基苯氧基)苯基]醚、雙[4-(4-胺基苯氧基)苯基]醚、1,3-雙[4-(4-胺基苯氧基)苯甲醯基]苯、1,3-雙[4-(3-胺基苯氧基)苯甲醯基]苯、1,4-雙[4-(3-胺基苯氧基)苯甲醯基]苯、4,4’-雙[(3-胺基苯氧基)苯甲醯基]苯、1,1-雙[4-(3-胺基苯氧基)苯基]丙烷、1,3-雙[4-(3-胺基苯氧基)苯基]丙烷、3,4’-二胺基二苯基硫醚、2,2-雙[3-(3-胺基苯氧基)苯基]-1,1,1,3,3,3-六氟丙烷、雙[4-(3-胺基苯氧基)苯基]甲烷、1,1-雙[4-(3-胺基苯氧基)苯基]乙烷、1,2-雙[4-(3-胺基苯氧基)苯基]乙烷、雙[4-(3-胺基苯氧基)苯基]亞碸、4,4’-雙[3-(4-胺基苯氧基)苯甲醯基]二苯醚、4,4’-雙[3-(3-胺基苯氧基)苯甲醯基]二苯醚、4,4’-雙[4-(4-胺基-α,α-二甲基苄基)苯氧基]二苯甲酮、4,4’-雙[4-(4-胺基-α,α-二甲基苄基)苯氧基]二苯碸、雙[4-{4-(4-胺基苯氧基)苯氧基}苯基]碸、1,4-雙[4-(4-胺基苯氧基)苯氧基-α,α-二甲基苄基]苯、1,3-雙[4-(4-胺基苯氧基)苯氧基-α,α-二甲基苄基]苯、1,3-雙[4-(4-胺基-6-三氟甲基苯氧基)-α,α-二甲基苄基]苯、1,3-雙[4-(4-胺基-6-氟苯氧基)-α,α-二甲基苄基]苯、1,3-雙[4-(4-胺基-6-甲基苯氧基)-α,α-二甲基苄基]苯、1,3-雙[4-(4-胺基-6-氰基苯氧基)-α,α-二甲基苄基]苯、3,3’-二胺基-4,4’-二苯氧基二苯甲酮、4,4’-二胺基-5,5’-二苯氧基二苯甲酮、3,4’-二胺基-4,5’-二苯氧基二苯甲酮、3,3’-二胺基-4-苯氧基二苯甲酮、4,4’-二胺基-5-苯氧基二苯甲酮、3,4’-二胺基-4-苯氧基二苯甲酮、3,4’-二胺基-5’-苯氧基二苯甲酮、3,3’-二胺基-4,4’-二聯苯氧基二苯甲酮、4,4’-二胺基-5,5’-二聯苯氧基二苯甲酮、3,4’-二胺基-4,5’-二聯苯氧基二苯甲酮、3,3’-二胺基-4-聯苯氧基二苯甲酮、4,4’-二胺基-5-聯苯氧基二苯甲酮、3,4’-二胺基-4-聯苯氧基二苯甲酮、3,4’-二胺基-5’-聯苯氧基二苯甲酮、1,3-雙(3-胺基-4-苯氧基苯甲醯基)苯、1,4-雙(3-胺基-4-苯氧基苯甲醯基)苯、1,3-雙(4-胺基-5-苯氧基苯甲醯基)苯、1,4-雙(4-胺基-5-苯氧基苯甲醯基)苯、1,3-雙(3-胺基-4-聯苯氧基苯甲醯基)苯、1,4-雙(3-胺基-4-聯苯氧基苯甲醯基)苯、1,3-雙(4-胺基-5-聯苯氧基苯甲醯基)苯、1,4-雙(4-胺基-5-聯苯氧基苯甲醯基)苯、2,6-雙[4-(4-胺基-α,α-二甲基苄基)苯氧基]苯甲腈、及前述芳香族二胺之芳香環上之氫原子的一部分或全部取代為鹵素原子、碳數1～3之烷基或烷氧基、氰基、或烷基或烷氧基之氫原子之一部分或全部取代為鹵素原子之碳數1～3之鹵化烷基或烷氧基而得的芳香族二胺等。
前述脂肪族二胺類，例如可列舉：1,2-二胺基乙烷、1,4-二胺基丁烷、1,5-二胺基戊烷、1,6-二胺基己烷、1,8-二胺基辛烷等。 前述脂環族二胺類，例如可列舉：1,4-二胺基環己烷、4,4’-亞甲基雙(2,6-二甲基環己胺)等。 芳香族二胺類以外之二胺(脂肪族二胺類及脂環族二胺類)之合計量，宜為全部二胺類之20質量%以下，更佳為10質量%以下，尤佳為5質量%以下。換言之，芳香族二胺類宜為全部二胺類之80質量%以上，更佳為90質量%以上，尤佳為95質量%以上。
構成聚醯胺酸之四羧酸類，可使用通常用於聚醯亞胺合成的芳香族四羧酸類(包括其酸酐)、脂肪族四羧酸類(包括其酸酐)、脂環族四羧酸類(包括其酸酐)。其中，宜為芳香族四羧酸酐類、脂環族四羧酸酐類，考量耐熱性的觀點，為芳香族四羧酸酐類更佳，考量透光性的觀點，為脂環族四羧酸類為更佳。該等為酸酐時，分子內可具有1個酸酐結構，亦可具有2個，較佳為具有2個酸酐結構者(二酐)。四羧酸類可單獨使用，亦可將二種以上倂用。
就脂環族四羧酸類而言，例如可列舉：環丁烷四羧酸、1,2,4,5-環己烷四羧酸、3,3’,4,4’-雙環己基四羧酸等脂環族四羧酸、及該等的酸酐。該等之中，具有2個酸酐結構之二酐(例如，環丁烷四羧酸二酐、1,2,4,5-環己烷四羧酸二酐、3,3’,4,4’-雙環己基四羧酸二酐等)為較理想。此外，脂環族四羧酸類可單獨使用，亦可將二種以上倂用。 就脂環族四羧酸類而言，重視透明性的情況下，例如宜為全部四羧酸類之80質量%以上，更佳為90質量%以上，尤佳為95質量%以上。
芳香族四羧酸類並無特別限定，宜為均苯四甲酸殘基(亦即具有來自均苯四甲酸之結構者)，其酸酐更佳。如此之芳香族四羧酸類，例如可列舉：均苯四甲酸二酐、3,3’,4,4’-聯苯四羧酸二酐、4,4’-氧基二鄰苯二甲酸二酐、3,3’,4,4’-二苯甲酮四羧酸二酐、3,3’,4,4’-二苯碸四羧酸二酐、2,2-雙[4-(3,4-二羧基苯氧基)苯基]丙酸酐等。 就芳香族四羧酸類而言，重視耐熱性的情況下，例如宜為全部四羧酸類之80質量%以上，更佳為90質量%以上，尤佳為95質量%以上。
於矽烷偶聯劑層上塗布高分子之溶液、高分子前驅體溶液，例如可適當使用旋塗、刮刀塗佈、塗抹、缺角輪塗佈、網版印刷法、狹縫塗佈、反向塗佈、浸塗、簾塗、狹縫模塗佈等以往公知的溶液塗布方式。 例如，聚醯亞胺系樹脂膜可藉由實施熱醯亞胺化法或化學醯亞胺化法而獲得；熱醯亞胺化法係將二胺類與四羧酸類在溶劑中反應而獲得之聚醯胺酸(聚醯亞胺前驅體)溶液塗布於無機基板以使其成為預定之厚度，乾燥後進行高溫熱處理，使其進行脫水閉環反應；而化學醯亞胺化法係使用乙酸酐等作為脫水劑，並使用吡啶等作為觸媒。
本發明之高分子膜之厚度宜為3μm以上，更佳為11μm以上，尤佳為24μm以上，又更佳為45μm以上。高分子膜之厚度的上限並無特別限制，為了用作可撓性電子器件，宜為250μm以下，更佳為150μm以下，尤佳為90μm以下。
本發明之高分子膜的玻璃轉移溫度為250℃以上，較佳為300℃以上，尤佳為350℃以上，或在500℃以下之區域內不會觀測到玻璃轉移點較理想。本發明中之玻璃轉移溫度係利用差示熱分析(DSC)求出者。
本發明之高分子膜之30℃至500℃之間的平均CTE較佳為-5ppm/℃～＋20ppm/℃，更佳為-5ppm/℃～＋15ppm/℃，尤佳為1ppm/℃～＋10ppm/℃。CTE為前述範圍內的話，可將和一般支持體(無機基板)之線膨脹係數的差保持為小，且即使提供給施以熱的處理，亦可避免高分子膜與無機基板剝落。
本發明中之高分子膜之拉伸斷裂強度宜為60MPa以上，更佳為120MP以上，尤佳為240MPa以上。拉伸斷裂強度的上限並無特別限制，但事實上為未達1000MPa左右。此外，前述高分子膜之拉伸斷裂強度，係指高分子膜之流動方向(MD方向)之拉伸斷裂強度及寬度方向(TD方向)之拉伸斷裂強度的平均值。
本發明中之高分子膜的厚度不均宜為20%以下，更佳為12%以下，尤佳為7%以下，特佳為4%以下。厚度不均超過20%的話，會有難以適用於狹小部的傾向。此外，關於膜的厚度不均，例如可利用接觸式膜厚計從被測定膜隨機抽取約10點的位置進行膜厚測定，並根據下式求出。 膜的厚度不均(%) ＝100×(最大膜厚-最小膜厚)÷平均膜厚
本發明之高分子膜在製造時，以捲繞成寬度為300mm以上、長度為10m以上之長條高分子膜的形態獲得較佳，捲繞在捲繞芯而成之輥狀高分子膜的形態更佳。
高分子膜中，為了確保操作性及生產性，宜於高分子膜中添加、含有0.03～3質量%的粒徑為10～1000nm左右之滑動材(粒子)，賦予高分子膜表面微細凹凸以確保滑動性。
＜高分子膜之表面活化處理＞ 本發明中使用之高分子膜宜進行表面活化處理。藉由對高分子膜進行表面活化處理，將高分子膜之表面改質成有官能基存在的狀態(所謂已活化狀態)，對於無機基板之黏接性提高。 本發明中之表面活化處理係指乾式或濕式之表面處理。乾式之表面處理，例如可列舉真空電漿處理、常壓電漿處理、對於表面照射紫外線、電子束、X射線等活性能量射線的處理、電暈處理、火燄處理、ITRO處理等。濕式之表面處理，例如可列舉使高分子膜表面接觸酸或鹼溶液之處理。
本發明中，宜組合實施多數種表面活化處理。該表面活化處理係將高分子膜表面予以清潔，進一步生成活性的官能基。生成的官能基與矽烷偶聯劑層藉由氫鍵、化學反應等連結，可使高分子膜層與矽烷偶聯劑層牢固地黏接。
＜加壓加熱處理＞ 本發明之疊層體，係藉由將設置有矽烷偶聯劑層之無機基板與前述高分子膜予以重疊，並進行加壓加熱處理而製得。
就加壓加熱處理而言，例如於大氣壓環境下或真空中邊加熱邊進行壓製、層合、輥層合等即可。又，也可使用於裝入可撓性袋之狀態進行加壓加熱的方法。考量生產性改善、因高生產性所獲致之低加工成本化的觀點，於大氣環境下之壓製或輥層合為較佳，特別是使用輥實施之方法(輥層合等)為較佳。
加壓加熱處理時之壓力宜為1MPa~20MPa，尤佳為3MPa～10MPa。壓力過高的話，會有無機基板破損之虞，壓力過低的話，會有產生不密接之部分，黏接變得不充分的情況。加壓加熱處理時之溫度為150℃～400℃，尤佳為250℃～350℃。高分子膜為聚醯亞胺膜的情況，溫度過高的話，會有造成聚醯亞胺膜損傷之虞，溫度過低的話，會有密接力變弱的傾向。 又，加壓加熱處理也可如上述般在大氣壓環境中進行，但為了獲得全面穩定的黏接強度，宜於真空下實施。此時的真空度為利用通常之油旋轉泵浦所形成之真空度即足夠，若為10Torr以下左右即足夠。 就可用於加壓加熱處理之裝置而言，於真空中進行壓製時，例如可使用井元製作所製的「11FD」等，進行於真空中之輥式的膜層合、或形成真空後利用薄橡膠膜一次對玻璃整面施加壓力之膜層合等真空層合時，可使用例如名機製作所製的「MVLP」等。
前述加壓加熱處理可分成加壓處理與加熱處理而實施。此時，首先於相對較低溫(例如未達120℃，更佳為95℃以下之溫度)將高分子膜與無機基板加壓(較佳為約0.2~50MPa)，確保兩者密接，之後於低壓(較佳為未達0.2MPa，更佳為0.1MPa以下)或常壓並在相對較高溫(例如120℃以上，更佳為120~250℃，尤佳為150~230℃)加熱，藉此可促進密接界面之化學反應，而將高分子膜與無機基板予以疊層。 ＜黏接強度＞
疊層有高分子膜之面係由易剝離部與良好黏接部構成，易剝離部為當在高分子膜切出切口時可將高分子膜連同矽烷偶聯劑層從無機基板輕易地分離的區域，良好黏接部為無法輕易地分離的區域。為了使薄膜由易剝離部與良好黏接部構成，宜對於其實施後述圖案化。進行圖案化時，有薄膜的部分成為易剝離部，沒有薄膜的部分成為良好黏接部。 良好黏接部中之無機基板與高分子膜之黏接強度，為易剝離部中之無機基板與高分子膜之黏接強度的2倍以上，宜為3倍以上，尤佳為5倍以上。又，該強度比宜為前述倍數以上且為100倍以下較佳，更佳為50倍以下。此外，關於黏接強度之測定方法如後述。 良好黏接部中之無機基板與高分子膜之黏接強度，為未達易剝離部中之無機基板與高分子膜之黏接強度的2倍的話，將高分子膜從無機基板剝離時，難以利用良好黏接部與易剝離部之黏接強度差而以低應力使器件形成部剝離，會有可撓性電子器件之產率降低之虞。反之，良好黏接部與易剝離部之黏接強度差過大的話，有時會成為易剝離部從無機基板剝離，或易剝離部發生浮起、起泡(塗膜之隆起)等的原因。
良好黏接部之黏接強度宜為0.8N/cm以上，更佳為1.5N/cm以上，尤佳為2.4N/cm以上，最佳為3.2N/cm以上。 又，易剝離部之黏接強度需為0.5N/cm以下，更佳為未達0.38N/cm，尤佳為未達0.28N/cm，又更佳為未達0.18N/cm，又尤佳為未達0.08N/cm。又，易剝離部之黏接強度宜為0.003N/cm以上，更佳為0.006N/cm以上。易剝離部之黏接強度未達預定之範圍的話，有時會因為處理過程中在高分子膜、無機基板側產生之應力等的影響，而成為易剝離部從無機基板剝離，或易剝離部發生浮起、起泡等的原因。
此外，本發明中，如前述之易剝離部之黏接強度，較佳為即使實施500℃10分鐘之熱處理後仍維持足夠低的狀態。藉由滿足該條件，在實際加工處理中即使使用420℃以上，較佳為460℃以上，更佳為505℃以上之高溫時，亦可維持良好的易剝離性。
＜薄膜的圖案化＞ 薄膜可連續地形成在無機基板之整面，但薄膜宜形成圖案。本發明中，未形成薄膜的部分成為良好黏接部。亦即，係無機基板之再利用時在無機基板上介隔矽烷偶聯劑層有高分子膜層殘存的部分。較佳為薄膜成為使良好黏接部圍繞易剝離部，故薄膜宜以圍繞易剝離部的方式形成圖案。關於薄膜層的圖案化方式，可利用習知的遮罩法、或在整面形成薄膜形成利用抗蝕劑(resist)的蝕刻法、掀離法(lift-off method)等一般的方式。
圖案形狀只要因應疊層之器件的種類等適當設定即可，並無特別限定，為必要之器件形狀在平面上單獨地或以多面狀的形式平鋪(tiling)而成的圖案即可。
藉由將如上述之薄膜、矽烷偶聯劑、高分子膜層各自單獨、或組合地進行圖案化處理，疊層體中具有無機基板與高分子膜之間之剝離強度不同的良好黏接部與易剝離部，藉由在高分子膜切出切口並予以剝離，可將搭載有器件之高分子膜從無機基板輕易地分離。
＜可撓性電子器件之製造方法＞ 使用本發明之疊層體的話，藉由利用現有的電子器件製造用之設備、處理在疊層體之高分子膜上形成電子器件，並連同高分子膜從疊層體剝離，能製作可撓性的電子器件。 本發明中之電子器件，係指包括擔負電氣配線之配線基板、電晶體、二極體等主動器件、電阻、電容器、電感等被動器件之電子電路，此外還包括感測壓力、溫度、光、濕度等的感測元件、發光元件、液晶顯示、電泳顯示、自發光顯示等影像顯示元件、無線、有線所為之通訊元件、演算元件、記憶元件、MEMS元件、太陽能電池、薄膜電晶體等。
本發明之器件結構體之製造方法中，係在以上述方法製得之疊層體之高分子膜上形成器件後，於前述疊層體之易剝離部之高分子膜切出切口，並將該高分子膜從前述無機基板剝離。 在前述疊層體之易剝離部之高分子膜切出切口的方法有：利用刃物等切削具切斷高分子膜之方法、藉由使雷射與疊層體相對掃描以切斷高分子膜之方法、藉由使噴水器與疊層體相對掃描以切斷高分子膜之方法、利用半導體晶片之切割裝置切入到玻璃層一些並同時切斷高分子膜之方法等，但方法並未特別限定。例如，也可採用上述方法，或適當採用於切削具重疊超音波、或附加來回動作、上下動作等以改善切削性能等方法。
將附設有器件之高分子膜從無機基板剝離的方法並無特別限制，可採用下列方法：以鑷子等從端部捲起的方法、在高分子膜之切口部分的一邊黏貼黏著膠帶後從該膠帶部分捲起的方法、將高分子膜之切口部分的1邊進行真空吸附後從該部分捲起的方法等。此外，在剝離時，高分子膜的切口部分出現小曲率的彎曲的話，會有應力施加於該部分之器件而有器件受到破壞之虞，故儘量在大曲率的狀態剝離較理想。例如，邊捲繞在大曲率的輥邊捲起、或使用大曲率的輥位在剝離部分的構成之機械來捲起較理想。 又，於剝離的部分預先貼附其他的補強基材，並連同補強基材剝離之方法亦為有用。剝離的可撓性電子器件為顯示器件之背板時，預先貼附顯示器件之前板，並在無機基板上一體化後將兩者同時剝離，也可獲得可撓性的顯示器件。
＜無機基板的再利用＞ 本發明之高分子膜疊層基板中，電子器件剝離後，藉由將殘存的高分子膜從高分子膜疊層基板完全去除，並進行簡便的洗滌處理等，可將無機基板再利用。其原因為：易剝離部中之薄膜與矽烷偶聯劑層之黏接力均勻且穩定，高分子膜層之剝離能順利地進行，從而無機基板側幾乎無剝離殘渣殘留。據認為係因為將高分子膜剝離時之剝離面成為薄膜表面(薄膜與矽烷偶聯劑層之界面)。因此，將高分子膜剝離後，係維持於無機基板形成有薄膜的狀態(以下，將該狀態之無機基板稱為薄膜疊層無機基板)。
在高分子膜層切出切口並從無機基板剝離時，於不進行剝離的區域，高分子膜層殘存在無機基板上。關於殘存在無機基板上之高分子膜層，需利用雷射剝離、鹼藥液處理等適當的處理方法予以去除。 使薄膜形成為圖案狀時，針對高分子膜層未剝離的部位實施高分子膜層的去除的話，矽烷偶聯劑層會露出。但，藉由前述去除，不只高分子膜層被去除，矽烷偶聯劑層之有機部分也有相當量被去除，故變成僅有矽烷偶聯劑之無機成分，亦即以矽酸玻璃成分作為主體之成分殘存在無機基板上。故，於良好黏接部之區域(未形成薄膜之區域)，即使在高分子膜層之去除後，仍成為與無機基板表面相近性狀的表面。
故，薄膜疊層無機基板可與最初形成矽烷偶聯劑層時同樣再次形成矽烷偶聯劑層，並可在矽烷偶聯劑層之上疊層高分子膜層，作為再利用性高之薄膜疊層無機基板，可重複在薄膜表面形成矽烷偶聯劑層，於矽烷偶聯劑層上疊層高分子膜層，在高分子膜層上形成電子器件後，於高分子膜切出切口，將高分子膜層從無機基板剝離之一系列的循環而製作電子器件。 [實施例]
以下舉實施例對本發明進行更具體地說明，但本發明並不限定於下列實施例，亦可在符合前後述之意旨的範圍內進行適當變更並實施，該等均包括在本發明之技術範圍內。 下列實施例中之物性的評價方法如下。
＜聚醯胺酸溶液之還原黏度＞ 針對聚合物溶解於N,N-二甲基乙醯胺使聚合物濃度成為0.2g/dl的溶液，使用Ubbelohde型之黏度管於30℃進行測定。
＜高分子膜之厚度＞ 高分子膜之厚度係使用測微計(Fine Liu Fu公司製「Miritoron1245D」)進行測定。
＜高分子膜的厚度不均＞ 高分子膜的厚度不均，係使用測微計(Fine Liu Fu公司製「Miritoron1245D」)，從被測定膜隨機抽取10點進行膜厚測定，由獲得之10個值的最大值(最大膜厚)、最小值(最小膜厚)、及平均值(平均膜厚)根據下式算出。 薄膜的厚度不均(%)＝100×(最大膜厚-最小膜厚)÷平均膜厚
＜高分子膜之拉伸彈性模量、拉伸斷裂強度及拉伸斷裂伸度＞ 從為測定對象之高分子膜切出流動方向(MD方向)及寬度方向(TD方向)分別為100mm×10mm的條形狀之試驗片，並使用拉伸試驗機(島津製作所公司製「Autograph(註冊商標)；機種名AG-5000A」)，以拉伸速度50mm/分鐘、夾頭間距離40mm之條件，針對MD方向、TD方向分別測定拉伸彈性模量、拉伸斷裂強度及拉伸斷裂伸度。
＜高分子膜之線膨脹係數(CTE)＞ 針對為測定對象之高分子膜之流動方向(MD方向)及寬度方向(TD方向)，以下列條件測定伸縮率，測定15℃之間隔(30℃~45℃、45℃~60℃、…)的伸縮率/溫度，實施該測定直到500℃，將於MD方向及TD方向測得之全部測定値的平均值定義為線膨脹係數(CTE)而算出。 設備名 ；MAC science公司製「TMA4000S」 試樣長度 ；20mm 試樣寬度 ；2mm 升溫開始溫度 ；30℃ 升溫結束溫度 ；500℃ 升溫速度 ；5℃/分鐘 氣體環境 ；氬氣 初負荷 ；34.5g/mm2
＜玻璃轉移溫度＞ 使用DSC差示熱分析裝置，根據由於室溫至500℃之範圍內的結構變化導致之吸放熱的有無，求出高分子膜之玻璃轉移溫度。任何高分子膜中均未觀察到玻璃轉移溫度。
＜高分子膜之評價：滑動性＞ 將2片高分子膜以不同的面彼此重疊(亦即，並非相同面彼此重疊，而是於捲成膜輥之情形的捲繞外面和捲繞內面重疊)，將已重疊的高分子膜以拇指和食指夾住，輕輕地互相滑動時，高分子膜與高分子膜會滑動的情形評價為「○」或「良好」、不滑動的情形評價為「×」或「不良」。又，有時捲繞外面彼此或捲繞內面彼此也不滑動，此不作為評價項目。
＜矽烷偶聯劑層之厚度＞ 矽烷偶聯劑層(SC層)之厚度(nm)，係另外製作在經洗滌之Si晶圓上以與各實施例、比較例同樣之方法塗布矽烷偶聯劑並使其乾燥而得之樣品，針對在該Si晶圓上所形成之矽烷偶聯劑層之膜厚，以橢圓偏光法並使用分光橢偏儀(Photal公司製「FE-5000」)依下列條件進行測定。 反射角度範圍 ；45°至80° 波長範圍 ；250nm至800nm 波長解析能力 ；1.25nm 點徑 ；1mm tanΨ ；測定精度±0.01 cosΔ ；測定精度±0.01 測定 ；方式旋轉檢偏鏡法 偏向子角度 ；45° 入射角度 ；70°固定 檢偏鏡 ；11.25°的刻度，0~360° 波長 ；250nm~800nm 利用非線性最小平方法擬合以計算膜厚。此時，模型為Air/薄膜/Si的模型，依下式求出波長依存C1~C6。 n＝C3/λ4＋C2/λ2＋C1 k＝C6/λ4＋C5/λ2＋C4
＜黏接強度＞ 疊層體之無機基板與高分子膜(聚醯亞胺膜)之黏接強度(180度剝離強度)，係根據JIS C6471記載之180度剝離法依下列條件進行測定。 裝置名　　　　　 ：島津製作所公司製「Autograph(註冊商標)AG-IS」 測定溫度　　　　 ：室溫 剝離速度　　　　 ：50mm/分鐘 氣體環境　　　　 ：大氣 測定樣品寬度　 ：10mm 此外，測定係針對疊層體剛製作時、於鈍性烘箱中進行500℃10分鐘之熱處理後實施。
＜熱處理後之外觀品質＞ 利用鈍性烘箱進行500℃30分鐘的熱處理，目視評價熱處理後之疊層體的外觀品質。
＜聚醯亞胺膜之製造＞ [製造例1] (聚醯胺酸溶液之製備) 將配備有氮氣導入管、溫度計、攪拌棒之反應容器內進行氮氣置換後，使3,3',4,4'-聯苯四羧酸二酐(BPDA)398質量份、及對苯二胺(PDA)147質量份溶解於4600質量份之N,N-二甲基乙醯胺並加入反應容器內，加入作為滑動材之膠態二氧化矽分散於二甲基乙醯胺而得之分散體(日產化學工業製「snowtex(註冊商標)DMAC-ST30」)，使二氧化矽(滑動材)相對於聚醯胺酸溶液中之聚合物固體成分總量成為0.15質量%，於25℃之反應溫度攪拌24小時，獲得具有表1所示之還原黏度的褐色且黏稠的聚醯胺酸溶液V1。
(聚醯亞胺膜之製作) 以使最終膜厚(醯亞胺化後之膜厚)成為25μm的方式，利用狹縫模將前述獲得之聚醯胺酸溶液V1塗布在寬度1050mm之長條聚酯膜(東洋紡公司製「A-4100」)的平滑面(無滑動材面)上，並於105℃乾燥20分鐘後，從聚酯膜剝離，得到寬度920mm之自支持性的聚醯胺酸膜。 然後，將獲得之自支持性聚醯胺酸膜利用針梳拉幅機於150℃～420℃之溫度區域內進行階段性的升溫(第1段180℃×5分鐘、第2段270℃×10分鐘、第3段420℃×5分鐘)，以實施熱處理使其醯亞胺化，將兩端的針梳握持部分於狹縫去掉，得到寬度850mm之長條聚醯亞胺膜F1(1000m捲)。獲得之膜F1的特性顯示於表1。
[製造例2] (聚醯胺酸溶液之製備) 將配備有氮氣導入管、溫度計、攪拌棒之反應容器內進行氮氣置換後，加入5-胺基-2-(對胺基苯基)苯并唑(DAMBO)223質量份、N,N-二甲基乙醯胺4416質量份，使其完全溶解，然後加入均苯四甲酸二酐(PMDA)217質量份、及作為滑動材之前述膠態二氧化矽分散體，使二氧化矽(滑動材)相對於聚醯胺酸溶液中之聚合物固體成分總量成為0.12質量%，於25℃之反應溫度攪拌24小時，獲得具有表1所示之還原黏度的褐色且黏稠的聚醯胺酸溶液V2。
(聚醯亞胺膜之製作) 使用前述獲得之聚醯胺酸溶液V2替代聚醯胺酸溶液V1，利用針梳拉幅機於150℃～485℃之溫度區域內進行階段性的升溫(第1段150℃×5分鐘、第2段220℃×5分鐘、第3段485℃×10分鐘)，除此以外，與製造例1同樣進行操作，得到寬度850mm之長條聚醯亞胺膜F2(1000m捲)。獲得之膜F2的特性顯示於表1。 [製造例3] (聚醯胺酸溶液之製備) 未添加製造例2中之前述膠態二氧化矽分散體，除此以外，同樣進行操作，獲得聚醯胺酸溶液V3。
(聚醯亞胺膜之製作) 以使最終膜厚(醯亞胺化後之膜厚)成為約5μm的方式，利用缺角輪塗布機將前述獲得之聚醯胺酸溶液V3塗布在寬度1050mm之長條聚酯膜(東洋紡(股)公司製「A-4100」)的平滑面(無滑動材面)上，然後，以使包括V3的最終膜厚成為38μm的方式，利用狹縫模塗布聚醯胺酸溶液V2，於105℃乾燥25分鐘後，從聚酯膜剝離，得到寬度920mm之自支持性的聚醯胺酸膜。 然後，將獲得之自支持性聚醯胺酸膜利用針梳拉幅機於180℃～495℃之溫度區域進行階段性的升溫(第1段180℃×5分鐘、第2段220℃×5分鐘、第3段495℃×10分鐘)，以實施熱處理使其醯亞胺化，將兩端的針梳握持部分於狹縫去掉，得到寬度850mm之長條聚醯亞胺膜F3(1000m捲)。獲得之膜F3的特性顯示於表1。
【表1】 聚醯胺酸溶液與聚醯亞胺膜
＜膜的電漿處理＞ 將聚醯亞胺膜裁切成預定大小，利用單片式真空電漿裝置進行處理。就真空電漿處理而言，係採用使用平行平板型電極之RIE模式、RF電漿所為之處理，設定為於真空腔室內導入氮氣，並導入13.54MHz之高頻電力，處理時間設定為3分鐘。
＜鋁氧化物層之形成例1＞ 使用超純水對無機基板進行超音波洗滌，並利用已通過HEPA濾器之乾燥空氣使其充分乾燥。然後，將經乾燥之無機基板安置在有氣體導入機構與檔板(shutter)之磁控濺射裝置的腔室內，利用具有多數個50mm×80mm之開口部，且開口部間設定為12mm的鋁製遮罩將無機基板表面加以遮罩，於腔室內導入氬氣使其成為15mTorr，使用金屬鋁靶，進行5秒的施加13.54MHz之RF電力所為之磁控濺射，在無機基板表面形成鋁薄膜AL1。 此外，事先於相同條件下進行120秒的濺射，並利用觸針式高低差計測定獲得之鋁薄膜的膜厚，結果為405nm。已知濺射時間與沉積速度的關係幾乎是線性的，故根據比例計算預計在5秒內獲得之鋁薄膜的厚度為16.9nm。 然後，於鋁薄膜形成後，將腔室內用氧氣置換，於使氧氣流通以使腔室內成為30mTorr的狀態，進行10sec的逆濺射，使鋁薄膜表面氧化，形成鋁氧化物膜。
＜鋁氧化物層之形成例2＞ 使用超純水對無機基板進行超音波洗滌，並利用已通過HEPA濾器之乾燥空氣使其充分乾燥。然後，將經乾燥之無機基板安置在有氣體導入機構與檔板之磁控濺射裝置的腔室內，利用具有多數個50mm×80mm之開口部，且開口部間設定為12mm的鋁製遮罩將無機基板表面加以遮罩，於腔室內導入氧氣使其成為20mTorr，使用金屬鋁靶，進行15秒的施加13.54MHz之RF電力所為之磁控濺射，在無機基板表面形成鋁氧化物薄膜AL2。 此外，事先於相同條件下進行240秒的濺射，並利用觸針式高低差計測定獲得之薄膜的膜厚，結果為170nm。已知濺射時間與沉積速度的關係幾乎是線性的，故根據比例計算預計在15秒內獲得之鋁薄膜的厚度為10.6nm。
＜鋁氧化物層之形成例3＞ 使用超純水對無機基板進行超音波洗滌，並利用已通過HEPA濾器之乾燥空氣使其充分乾燥。然後，將經乾燥之無機基板安置在Advanced Energy公司製的離子槍裝置中，利用具有多數個50mm×80mm之開口部，且開口部間設定為12mm的鋁製遮罩將無機基板表面加以遮罩，並用鋁板覆蓋放電腔室內，使45sccm的氧氣流入至腔室內，以300W之電力進行離子照射，在無機基板形成氧化鋁薄膜AL3。
＜鋁氧化物層之形成例4＞ 使用超純水對無機基板進行超音波洗滌，並利用已通過HEPA濾器之乾燥空氣使其充分乾燥。然後與形成例1同樣，將經乾燥之無機基板安置在有氣體導入機構與檔板之磁控濺射裝置的腔室內，利用具有多數個50mm×80mm之開口部，且開口部間設定為12mm的鋁製遮罩將無機基板表面加以遮罩，於腔室內導入氬氣使其成為15mTorr，使用金屬鋁靶，進行5秒的施加13.54MHz之RF電力所為之磁控濺射，在無機基板表面形成鋁薄膜AL4。 然後，將獲得之附設鋁薄膜之無機基板安置在積水化學公司製的大氣壓電漿裝置中，於空氣中(氣體：空氣)進行大氣壓電漿處理，使鋁薄膜氧化而形成鋁氧化物薄膜。
＜鋁與矽之複合氧化物膜之形成例1＞ 使用超純水對無機基板進行超音波洗滌，並利用已通過HEPA濾器之乾燥空氣使其充分乾燥。然後，將經乾燥之無機基板安置在有氣體導入機構與檔板的具有2個靶的磁控濺射裝置中，利用具有多數個50mm×80mm之開口部，且開口部間設定為12mm的鋁製遮罩將無機基板表面加以遮罩，使氬氣流入至濺射腔室中以使腔室內壓成為10mTorr，進行10秒的使用金屬鋁與二氧化矽靶之施加RF電力所為之磁控濺射，得到鋁與矽之複合氧化物薄膜AS1。此外，施加於鋁靶的電力為30w，施加於二氧化矽靶的電力為60W。利用螢光X射線測定獲得之鋁與矽之複合氧化物薄膜的組成，結果鋁與矽之比率為71：29(元素比)。 事先於同樣之條件進行600秒之薄膜沉積，結果利用觸針式高低差計確認到膜厚為587nm，預計在10秒內沉積膜厚為9.8nm。
＜鋁與矽之複合氧化物膜之形成例2＞ 將前述鋁與矽之複合氧化物膜之形成例中施加於鋁靶的電力設定為30w，施加於二氧化矽靶的電力設定為100w，除此以外，以相同條件進行薄膜形成，獲得鋁與矽之比率為52：48(元素比)的鋁與矽之複合氧化物之薄膜AS2。 此外，事先進行600秒的薄膜沉積實驗，利用觸針式高低差計測定厚度，結果為873nm，由此預計10秒內的沉積膜厚為14.6nm。
＜鋁與矽之複合氧化物膜之形成例3＞ 將前述鋁與矽之複合氧化物膜之形成例中施加於鋁靶的電力設定為30w，施加於二氧化矽靶的電力設定為150w，除此以外，以相同條件進行薄膜形成，獲得鋁與矽之比率為37：63(元素比)的鋁與矽之複合氧化物之薄膜AS3。 此外，事先進行600秒的薄膜沉積實驗，利用觸針式高低差計測定厚度，結果為1134nm，由此預計10秒內的沉積膜厚為18.9nm。
＜金屬薄膜之形成例1＞ 使用超純水對無機基板進行超音波洗滌，並利用已通過HEPA濾器之乾燥空氣使其充分乾燥。然後，將經乾燥之無機基板安置在有氣體導入機構與檔板之磁控濺射裝置的腔室內，利用具有多數個50mm×80mm之開口部，且開口部間設定為12mm的鋁製遮罩將無機基板表面加以遮罩，於腔室內導入氬氣使其成為5mTorr，使用金屬鉬靶，進行10秒的施加DC電力所為之濺射，在無機基板表面形成鉬薄膜MO1。 此外，事先於相同條件下進行600秒的濺射，利用觸針式高低差計測定獲得之鋁薄膜的膜厚，結果為582nm。已知濺射時間與沉積速度的關係幾乎是線性的，故根據比例計算預計在10秒內獲得之鉬薄膜的厚度為9.7nm。
＜金屬薄膜之形成例2＞ 使用超純水對無機基板進行超音波洗滌，並利用已通過HEPA濾器之乾燥空氣使其充分乾燥。然後，將經乾燥之無機基板安置在有氣體導入機構與檔板之磁控濺射裝置的腔室內，利用具有多數個50mm×80mm之開口部，且開口部間設定為12mm的鋁製遮罩將無機基板表面加以遮罩，於腔室內導入氬氣使其成為5mTorr，使用金屬鎢靶，進行30秒的DC電力施加濺射，在無機基板表面形成鎢薄膜W1。 此外，事先於相同條件下進行3600秒的濺射，利用觸針式高低差計測定獲得之薄膜的膜厚，結果為407nm。已知濺射時間與沉積速度的關係幾乎是線性的，故根據比例計算預計在30秒內獲得之鎢薄膜的厚度為3.4nm。
＜金屬薄膜之形成例3＞ 使用超純水對無機基板進行超音波洗滌，並利用已通過HEPA濾器之乾燥空氣使其充分乾燥。然後，將經乾燥之無機基板安置在有氣體導入機構與檔板之磁控濺射裝置的腔室內，利用具有多數個50mm×80mm之開口部，且開口部間設定為12mm的鋁製遮罩將無機基板表面加以遮罩，於腔室內導入氬氣使其成為5mTorr，以在金屬鎢靶之上放置金屬鉬晶片的狀態使用，進行30秒的DC電力施加濺射，在無機基板表面形成鉬與鎢之合金薄膜MW1。 此外，事先於相同條件下進行3600秒的濺射，利用觸針式高低差計測定獲得之薄膜的膜厚，結果為523nm。已知濺射時間與沉積速度的關係幾乎是線性的，故根據比例計算預計在30秒內獲得之鎢薄膜的厚度為4.4nm。又，利用螢光X射線求得之鉬與鎢之合金的比率為鉬：鎢＝14：86(元素比)。
＜於無機基板形成矽烷偶聯劑層＞ ＜塗布例1(旋塗法)＞ 將作為矽烷偶聯劑之3-胺基丙基三甲氧基矽烷(信越化學工業公司製「KBM-903」)用異丙醇稀釋成0.5質量%，製備矽烷偶聯劑稀釋液。將前述無機基板設置在Japan Create公司製旋塗機，於旋轉中央部滴加異丙醇70ml，並以500rpm進行液體的甩脫與乾燥，隨後於旋轉中央部滴加前述矽烷偶聯劑稀釋液約35ml，首先以500rpm使其旋轉10秒，然後提高轉速到1500rpm並使其旋轉20秒，將矽烷偶聯劑稀釋液甩乾。然後，以使矽烷偶聯劑塗布面朝上的方式，將塗布有矽烷偶聯劑之前述無機基板放置在載置於潔淨操作台內已加熱至100℃的加熱板上，進行約3分鐘的加熱，製成矽烷偶聯劑旋塗塗布基板。 ＜塗布例2(氣相塗布法)＞　 使用具有加熱板之真空腔室，依下列條件於無機基板塗布矽烷偶聯劑。 將矽烷偶聯劑(信越化學工業公司製「KBM-903」：3-胺基丙基三甲氧基矽烷)100質量份填充於淺盤，在加熱板之上靜置。此時加熱板溫度為25℃。然後，在距矽烷偶聯劑之液面沿垂直方向分開300mm的部位，以使薄膜面朝下的方式將無機基板保持水平，關閉真空腔室，導入氮氣直至於大氣壓之氧濃度成為0.1體積%以下。然後，停止氮氣的導入，將腔室內減壓到3×10-4 Pa，將加熱板溫度升溫到120℃，保持10分鐘，實施對於矽烷偶聯劑蒸氣之暴露。之後，降低加熱板溫度，同時於真空腔室內輕輕地導入潔淨的氮氣並回復到大氣壓，取出玻璃板，於潔淨環境下以使矽烷偶聯劑塗布面朝上的方式放置於100℃之加熱板，進行約3分鐘的熱處理，獲得矽烷偶聯劑氣相塗布基板。
＜實施例1～16＞ ＜疊層體之製作與初始特性之評價＞ 無機基板使用370mm×470mm、厚度1.1mm之鈉玻璃，形成鋁氧化物層之形成例1所製作之鋁氧化物層，進一步在鋁氧化物層側藉由旋塗法實施矽烷偶聯劑處理。 然後裁切成380mm×480mm，以使經電漿處理之聚醯亞胺膜F1之電漿處理面重疊於無機基板之矽烷偶聯劑處理面的方式，使用層合機(Climb products公司製SE650nH)進行暫時層合。層合條件設定為：無機基板側溫度100℃、層合時之輥壓力5kg/cm2 、輥速度5mm/秒。暫時層合後之聚醯亞胺膜由於膜的自重而不會剝落，但為抓住膜端部即可簡單地剝下之程度的黏接性。之後，將獲得之暫時層合疊層基板放入潔淨烘箱，於200℃加熱30分鐘後，放置冷卻至室溫，得到高分子膜疊層基板。獲得之疊層基板的特性顯示於表2。此處，易剝離部係形成有鋁氧化物層的部分，良好黏接部為因遮罩而未形成鋁氧化物層的部分。
以下適當變更無機基板、薄膜形成法、聚醯亞胺膜、矽烷偶聯劑塗布方法、聚醯亞胺膜之電漿處理有無等之條件，與實施例1同樣製作疊層體，並對特性進行評價。結果顯示於表2、表3、表4。
【表2】
【表3】
【表4】此外，表中「玻璃」係使用370mm×470mm、厚度1.1mm之鈉玻璃，「晶圓」係使用8英吋、厚度0.7mm之單晶矽晶圓。「F3無滑面」係使用膜F3之聚醯胺酸V3之側。
＜應用例1＞ 使用實施例8中獲得之疊層體，依下列步驟在易剝離部上製作於聚醯亞胺膜上具有底閘(bottom gate)型結構之薄膜電晶體陣列。 在疊層體之聚醯亞胺膜側整面利用反應性濺射法形成由SiON構成之100nm之氣體阻隔膜。然後，利用濺射法形成厚度80nm之鋁層，藉由光微影法形成閘配線與閘電極。之後，使用狹縫模塗佈機形成環氧樹脂系閘絕緣膜(厚度80nm)。進一步，利用濺射法形成5nm之Cr層、40nm之金層，並利用光微影法形成源極電極與汲極電極。另外，使用狹縫模塗佈機塗布成為絕緣層兼壩層(dam layer)的環氧樹脂，利用UV-YAG雷射所為之消蝕(ablation)，將包括源極電極與汲極電極之半導體層用的厚度250nm之壩層形成為直徑100μm的圓形，又，亦可同時形成成為與上部電極之連接點的通孔(via)。另外，利用噴墨印刷法將係有機半導體之聚噻吩塗覆在壩內，在通孔部埋入銀糊劑，進一步形成作為上部電極之鋁配線，以形成具有640×480像素之薄膜電晶體陣列。 將獲得之薄膜電晶體陣列作為背板，並在前板重疊電泳顯示介質，以製成顯示器元件，並以各像素之ON/OFF判定電晶體的產率與顯示性能。就其結果而言，使用疊層體製作而得之薄膜電晶體陣列，顯示性能均為良好。 又，將前板重疊於薄膜電晶體陣列後，沿著薄膜圖案外周之約0.5mm內側利用UV-YAG雷射將高分子膜部燒斷，使用薄剃刀上的刃從斷開處的端部以鏟起的方式進行剝離，得到可撓性的電泳型顯示器。獲得之電泳型顯示器展現良好的顯示特性，即使捲繞於5mmφ之圓棒，亦未觀察到性能劣化。
＜應用例2＞ 在應用例1中將可撓性電泳顯示器元件剝離後，使無機基板在室溫下於10%之氫氧化鈉水溶液中浸漬20小時。之後進行水洗，進一步利用液晶基板用玻璃洗滌裝置進行清洗，乾燥後進行3分鐘UV臭氧洗滌。之後，返回到前述＜於無機基板形成矽烷偶聯劑層＞之步驟，關於之後的步驟係實施與最初製作疊層體時同樣的製作法，以得到疊層體。獲得之疊層體的品質良好，且足以為可再利用之狀態。
＜應用例3＞ 將實施例1中獲得之疊層體罩蓋具有開口部之不銹鋼製的框，並固定於濺鍍裝置內之基板支架。使基板支架和疊層體之支持體固定成密接，並使冷媒流入到基板支架內，藉此設定疊層體之溫度，並將疊層體之溫度設定為2℃。首先，對疊層體之聚醯亞胺膜表面實施電漿處理。電漿處理條件係於氬氣中，頻率13.56MHz、輸出200W、氣體壓1×10-3 Torr之條件，處理時之溫度設定為2℃，處理時間設定為2分鐘。然後，於頻率13.56MHz、輸出450W、氣體壓3×10-3 Torr之條件，使用鎳-鉻(Cr10質量%)合金的靶，在氬氣環境下利用DC磁控濺射法，以1nm/秒之速率形成厚度11nm之鎳-鉻合金被膜(基底層)。然後，將疊層體之溫度設定為2℃，並進行濺射。另外，以10nm/秒之速率蒸鍍銅，形成厚度0.22μm之銅薄膜。以此種方式由各疊層體獲得附設基底金屬薄膜形成膜之疊層板。此外，銅及NiCr層之厚度係藉由螢光X射線法確認。
然後，將附設基底金屬薄膜形成膜之疊層板固定在Cu製的框，使用硫酸銅鍍敷浴，浸漬於電解鍍敷液(硫酸銅80g/l、硫酸210g/l、HCl、少量光澤劑)，並流入電流1.5A/dm2 ，藉此，形成厚度4μm之加厚銅鍍敷層(加厚層)。之後，於120℃進行10分鐘熱處理乾燥，在疊層體之高分子膜面形成銅箔層。
對於獲得之銅箔層塗布光阻劑(Shipley公司製「FR-200」)並乾燥，然後，以玻璃光遮罩進行非接觸(off-contact)曝光，進一步以1.2質量%KOH水溶液顯影。然後，利用含有HCl與過氧化氫之氯化銅(II)之蝕刻線，以40℃、2kgf/cm2 的噴塗壓力蝕刻，形成線/間距＝20μm/20μm之線列作為測試圖案。然後，實施無電解錫鍍敷成0.5μm厚，之後於125℃進行1小時的退火處理，得到配線圖案。 用光學顯微鏡觀察獲得之配線圖案，又，使用測試圖案檢查是否有斷線/短路。結果在所有配線圖案中均無斷線、短路，且圖案形狀亦良好。然後，利用與應用例1同樣的方法將高分子膜從玻璃板剝離，製成可撓性配線基板。獲得之可撓性配線板的折曲性良好。
＜應用例4＞ 使用實施例8中獲得之疊層體，依下列步驟利用真空蒸鍍法在聚醯亞胺膜上形成鎢膜(膜厚75nm)，進一步在不接觸大氣的情況下，疊層形成作為絕緣膜之氧化矽膜(膜厚150nm)。然後，利用電漿CVD法形成成為基底絕緣膜之氮氧化矽膜(膜厚100nm)，進一步在不接觸大氣的情況下，疊層形成非晶矽膜(膜厚54nm)。
然後，將非晶矽膜之氫元素去除並促進結晶化，為了形成多晶矽膜，進行510℃之熱處理10分鐘。 使用獲得之多晶矽膜之有易剝離部的部分製作TFT元件。首先，將多晶矽薄膜予以圖案化而形成預定形狀之矽區域，適當進行閘絕緣膜之形成、閘電極之形成、利用對於活性區域之摻雜所為之源極區域或汲極區域之形成、層間絕緣膜之形成、源極電極及汲極電極之形成、活化處理，製作使用多晶矽之P通道TFT的陣列。 沿著TFT陣列外周之約0.5mm內側利用UV-YAG雷射將高分子膜部燒斷，使用薄剃刀上的刃從斷開處的端部以鏟起的方式進行剝離，得到可撓性的TFT陣列。能以極微小的力進行剝離，且可在不損傷TFT的情況下進行剝離。獲得之可撓性TFT陣列即使捲繞於3mmφ之圓棒，亦未觀察到性能劣化，可維持良好的特性。
＜實施例17-30＞ 薄膜使用鋁與矽之複合氧化物膜之形成例1～3中獲得之薄膜，除此以外，與實施例1同樣進行操作，得到疊層基板。進一步同樣進行評價。結果顯示於表5、表6、表7。
【表5】
【表6】
【表7】
＜應用例5＞ 使用實施例24中獲得之疊層體，與應用例1同樣進行操作，獲得薄膜電晶體陣列。 進一步與應用例1同樣進行操作，於獲得之薄膜電晶體陣列重疊電泳顯示方式之前板，獲得電泳顯示方式之顯示器元件。獲得之電泳顯示方式之顯示器元件的顯示性能為良好。 於薄膜電晶體陣列重疊前板後，利用與應用例實施例1同樣的操作從無機基板將顯示器元件部分剝離，獲得可撓性電泳型顯示器。獲得之電泳型顯示器展現良好的顯示特性，即使捲繞於5mmφ之圓棒亦未觀察到性能劣化。
＜應用例6＞ 在應用例5中將可撓性電泳顯示器元件剝離後，使無機基板在室溫下於10%之氫氧化鈉水溶液中浸漬20小時。之後進行水洗，進一步利用液晶基板用玻璃洗滌裝置進行清洗，乾燥後進行3分鐘UV臭氧洗滌。之後，返回到前述＜於無機基板形成矽烷偶聯劑層＞之步驟，之後重複實施例24的操作，得到疊層體。獲得之疊層體的品質良好，且足以為可再利用之狀態。
＜應用例7＞ 使用實施例17中獲得之疊層體，以下實施與應用例3同樣的操作，形成以鎳-鉻合金被膜作為基底的銅薄膜。進一步利用與應用例3同樣之方法形成厚度4μm之加厚銅鍍敷層(加厚層)。之後，於120℃進行10分鐘熱處理乾燥，在疊層體之高分子膜面形成銅箔層。 進一步對於各銅箔層，利用與應用例3同樣之方法進行使用光阻劑之蝕刻加工，形成經錫鍍敷之線/間距＝20μm/20μm之測試圖案。配線圖案無斷線、短路，圖案形狀亦良好。然後，利用與應用例1同樣的方法將高分子膜從玻璃板剝離，製成可撓性配線基板。獲得之可撓性配線板的折曲性良好。
＜應用例8＞ 使用實施例24中獲得之疊層體，以下與應用例4同樣進行操作，製作使用多晶矽之P通道TFT的陣列。進一步利用與應用例4同樣之方法，將TFT陣列外周之高分子膜部燒斷，並將TFT陣列部剝離，得到可撓性TFT陣列。獲得之可撓性TFT陣列即使捲繞於3mmφ之圓棒，亦未觀察到性能劣化，維持良好的特性。
＜實施例31～46＞ 薄膜使用金屬薄膜之形成例1～3中獲得之薄膜，除此以外，與實施例1同樣進行操作，得到疊層基板。進一步同樣進行評價。結果顯示於表8、表9、表10。
【表8】
【表9】
【表10】
＜應用例9＞ 使用實施例38中獲得之疊層體，與應用例1同樣進行操作，獲得薄膜電晶體陣列。 進一步與應用例1同樣進行操作，於獲得之薄膜電晶體陣列重疊電泳顯示方式之前板，得到電泳顯示方式之顯示器元件。獲得之電泳顯示方式之顯示器元件的顯示性能為良好。 於薄膜電晶體陣列重疊前板後，利用與應用例實施例1同樣的操作從無機基板將顯示器元件部分剝離，獲得可撓性電泳型顯示器。獲得之電泳型顯示器展現良好的顯示特性，即使捲繞於5mmφ之圓棒亦未觀察到性能劣化。
＜應用例10＞ 在應用例9中將可撓性電泳顯示器元件剝離後，使無機基板在室溫下於10%之氫氧化鈉水溶液中浸漬20小時。之後進行水洗，進一步利用液晶基板用玻璃洗滌裝置進行清洗，乾燥後進行3分鐘UV臭氧洗滌。之後，返回到前述＜於無機基板形成矽烷偶聯劑層＞之步驟，之後重複實施例24的操作，得到疊層體。獲得之疊層體的品質良好，且足以為可再利用之狀態。
＜應用例11＞ 以下對實施例31中獲得之疊層體實施與應用例3同樣的操作，形成以鎳-鉻合金被膜作為基底的銅薄膜。進一步利用與應用例3同樣之方法形成厚度4μm之加厚銅鍍敷層(加厚層)。之後，於120℃進行10分鐘熱處理乾燥，在疊層體之高分子膜面形成銅箔層。 進一步對於各銅箔層，利用與應用例3同樣之方法進行使用光阻劑之蝕刻加工，形成經錫鍍敷之線/間距＝20μm/20μm之測試圖案。配線圖案無斷線、短路，圖案形狀亦良好。然後，利用與應用例1同樣的方法將高分子膜從玻璃板剝離，製成可撓性配線基板。獲得之可撓性配線板的折曲性良好。
＜應用例11＞ 使用實施例38中獲得之疊層體，以下與應用例4同樣進行操作，製作使用多晶矽之P通道TFT的陣列。進一步利用與應用例4同樣之方法，將TFT陣列外周之高分子膜部燒斷，並將TFT陣列部剝離，得到可撓性TFT陣列。獲得之可撓性TFT陣列即使捲繞於3mmφ之圓棒，亦未觀察到性能劣化，維持良好的特性
[產業上利用性]
就本發明之高分子膜疊層基板之易剝離部而言，於聚醯亞胺膜上形成電子器件後，可將載置有電子器件之聚醯亞胺膜從無機基板輕易地、以非常低之負荷剝離。又，就良好黏接部而言，在器件製造之各種步驟中，均穩定地將膜與無機基板予以黏接，故步驟中不會有剝落等問題發生。即使將已進行前述剝離之無機基板予以再利用，仍與再利用前同樣可輕易地將載置有電子器件之聚醯亞胺膜從無機基板剝離，特別是對於可撓性電子器件的製造係有用，對於產業界的貢獻大。

Claims (18)

  1. 一種高分子膜疊層基板，係於無機基板之至少單面之一部分連續或不連續地形成薄膜，並在薄膜之上連續或不連續地形成矽烷偶聯劑層，進一步在矽烷偶聯劑層之上疊層高分子膜層而成； 其特徵為： 該薄膜為鋁氧化物； 疊層有該高分子膜之面係由易剝離部與良好黏接部構成，易剝離部為當在高分子膜切出切口時可將高分子膜連同矽烷偶聯劑層從無機基板輕易地分離的區域，良好黏接部為無法輕易地分離的區域； 易剝離部之黏接強度為0.5N/cm以下。
  2. 如申請專利範圍第1項之高分子膜疊層基板，其中，500℃10分鐘之熱處理後之易剝離部的黏接強度為0.5N/cm以下。
  3. 如申請專利範圍第1或2項之高分子膜疊層基板，其中，於無機基板之至少單面不連續地形成該薄膜，在該易剝離部覆蓋有該薄膜，在該良好黏接部未覆蓋該薄膜。
  4. 如申請專利範圍第1或2項之高分子膜疊層基板，其中，該高分子膜為聚醯亞胺膜。
  5. 如申請專利範圍第1或2項之高分子膜疊層基板，係於在高分子膜上形成電子器件時用以將高分子膜材料暫時支持在無機基板。
  6. 一種可撓性電子器件之製造方法，具備下列步驟： 於無機基板之至少單面之一部分連續或不連續地形成鋁氧化物薄膜； 在該鋁氧化物薄膜之上連續或不連續地形成矽烷偶聯劑層； 在矽烷偶聯劑層之上疊層高分子膜層； 於高分子膜上形成電子器件；及 在高分子膜層切出切口，將高分子膜層之至少一部分連同電子器件從無機基板剝離。
  7. 一種高分子膜疊層基板，係於無機基板之至少單面之一部分連續或不連續地形成薄膜，並在薄膜之上連續或不連續地形成矽烷偶聯劑層，進一步在矽烷偶聯劑層之上疊層高分子膜層而成； 其特徵為： 該薄膜為鋁與矽之複合氧化物； 疊層有該高分子膜之面係由易剝離部與良好黏接部構成，易剝離部為當在高分子膜切出切口時可將高分子膜連同矽烷偶聯劑層從無機基板輕易地分離的區域，良好黏接部為無法輕易地分離的區域； 易剝離部之黏接強度為0.5N/cm以下。
  8. 如申請專利範圍第7項之高分子膜疊層基板，其中，500℃10分鐘之熱處理後之易剝離部的黏接強度為0.5N/cm以下。
  9. 如申請專利範圍第7或8項之高分子膜疊層基板，其中，於無機基板之至少單面不連續地形成該薄膜，在該易剝離部覆蓋有該薄膜，在該良好黏接部未覆蓋該薄膜。
  10. 如申請專利範圍第7或8項之高分子膜疊層基板，其中，該高分子膜為聚醯亞胺膜。
  11. 如申請專利範圍第7或8項之高分子膜疊層基板，係於在高分子膜上形成電子器件時用以將高分子膜材料暫時支持在無機基板。
  12. 一種可撓性電子器件之製造方法，具備下列步驟： 於無機基板之至少單面之一部分連續或不連續地形成鋁與矽之複合氧化物薄膜； 在該鋁與矽之複合氧化物薄膜之上連續或不連續地形成矽烷偶聯劑層； 在矽烷偶聯劑層之上疊層高分子膜層； 於高分子膜上形成電子器件；及 在高分子膜層切出切口，將高分子膜層之至少一部分連同電子器件從無機基板剝離。
  13. 一種高分子膜疊層基板，係於無機基板之至少單面之一部分連續或不連續地形成薄膜，並在薄膜之上連續或不連續地形成矽烷偶聯劑層，進一步在矽烷偶聯劑層之上疊層高分子膜層而成； 其特徵為： 該薄膜係選自於鉬或鎢中之至少一種金屬的薄膜，疊層有該高分子膜之面係由易剝離部與良好黏接部構成，易剝離部為當在高分子膜切出切口時可將高分子膜連同矽烷偶聯劑層從無機基板輕易地分離的區域，良好黏接部為無法輕易地分離的區域； 易剝離部之黏接強度為0.5N/cm以下。
  14. 如申請專利範圍第13項之高分子膜疊層基板，其中，500℃10分鐘之熱處理後之易剝離部的黏接強度為0.5N/cm以下。
  15. 如申請專利範圍第13或14項之高分子膜疊層基板，其中，於無機基板之至少單面不連續地形成該薄膜，在該易剝離部覆蓋有該薄膜，在該良好黏接部未覆蓋該薄膜。
  16. 如申請專利範圍第13或14項之高分子膜疊層基板，其中，該高分子膜為聚醯亞胺膜。
  17. 如申請專利範圍第13或14項之高分子膜疊層基板，係於在高分子膜上形成電子器件時用以將高分子膜材料暫時支持在無機基板。
  18. 一種可撓性電子器件之製造方法，具備下列步驟： 於無機基板之至少單面之一部分連續或不連續地形成選自於鉬或鎢中之至少一種金屬的薄膜； 在該選自於鉬或鎢中之至少一種金屬的薄膜之上連續或不連續地形成矽烷偶聯劑層； 在矽烷偶聯劑層之上疊層複數的高分子膜層； 藉由加熱加壓將彼此相鄰的層予以黏接； 於高分子膜上形成電子器件；及 在高分子膜層切出切口，將高分子膜層之至少一部分從無機基板剝離。
TW107102439A 2017-01-25 2018-01-24 高分子膜疊層基板及可撓性電子器件之製造方法 TWI725284B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017010993 2017-01-25
JP2017-010991 2017-01-25
JP2017010991 2017-01-25
JP2017-010992 2017-01-25
JP2017010992 2017-01-25
JP2017-010993 2017-01-25

Publications (2)

Publication Number Publication Date
TW201840430A true TW201840430A (zh) 2018-11-16
TWI725284B TWI725284B (zh) 2021-04-21

Family

ID=62978095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102439A TWI725284B (zh) 2017-01-25 2018-01-24 高分子膜疊層基板及可撓性電子器件之製造方法

Country Status (6)

Country Link
US (1) US11267216B2 (zh)
JP (1) JP6950713B2 (zh)
KR (1) KR102476038B1 (zh)
CN (1) CN110225820B (zh)
TW (1) TWI725284B (zh)
WO (1) WO2018139427A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113396137A (zh) * 2019-02-06 2021-09-14 中央硝子株式会社 1,1,1-三氟-2,2-双芳基乙烷的制造方法、和1,1,1-三氟-2,2-双芳基乙烷
CN111952322B (zh) * 2020-08-14 2022-06-03 电子科技大学 一种具有周期可调屈曲结构的柔性半导体薄膜及制备方法
EP4226410A4 (en) * 2020-10-06 2024-04-10 Omniply Tech Inc METHOD FOR FABRICATING AND SEPARING FLEXIBLE MICROELECTRONIC DEVICES FROM RIGID SUBSTRATES
CN115058711B (zh) * 2022-06-17 2022-12-27 山东大学 一种易剥离的超薄载体铜箔的制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825176B1 (ko) 2007-01-26 2008-04-24 삼성전자주식회사 패턴형성용 기판 및 이를 이용한 나노결정 패턴형성 방법
JP5713560B2 (ja) * 2007-05-23 2015-05-07 ユニチカ株式会社 ピーラブル性を有する積層体およびその製造方法
JP5152104B2 (ja) 2009-06-08 2013-02-27 東洋紡株式会社 積層体およびその製造方法
JP5304490B2 (ja) 2009-07-02 2013-10-02 東洋紡株式会社 積層体およびその製造方法
JP2011091082A (ja) 2009-10-20 2011-05-06 Shin Etsu Polymer Co Ltd プリント配線板の製造方法
JP5531781B2 (ja) 2010-05-25 2014-06-25 東洋紡株式会社 積層体、電気回路付加積層板、半導体付加積層体およびその製造方法
US20120263949A1 (en) * 2011-04-12 2012-10-18 Tee Group Films, Inc. Rubber to metal bonding film
WO2012141248A1 (ja) * 2011-04-15 2012-10-18 東洋紡績株式会社 積層体とその製造方法及びそれを用いたデバイス構造体の製造方法
JP5862238B2 (ja) * 2011-05-27 2016-02-16 東洋紡株式会社 積層体とその製造方法及びそれを用いたデバイス構造体の製造方法
JP5964607B2 (ja) 2012-02-14 2016-08-03 株式会社カネカ 剥離層付き支持体、基板構造、および電子デバイスの製造方法
TWI465513B (zh) * 2012-08-13 2014-12-21 Taiwan Union Technology Corp 樹脂組合物及其應用
TWI524991B (zh) 2013-02-04 2016-03-11 Toyo Boseki A laminated body, a method for producing a laminated body, and a method for manufacturing the flexible electronic device
JP6181984B2 (ja) * 2013-06-07 2017-08-16 東洋紡株式会社 高分子フィルム積層基板
KR102279390B1 (ko) * 2013-07-24 2021-07-21 쓰리엠 이노베이티브 프로퍼티즈 컴파니 접착제 배리어 필름 구조물
JP6210201B2 (ja) 2013-08-19 2017-10-11 東洋紡株式会社 フレキシブル電子デバイスの製造方法
JP6473932B2 (ja) * 2014-05-29 2019-02-27 パナソニックＩｐマネジメント株式会社 支持基板付き樹脂基板、及び、その製造方法、並びに、その樹脂基板を用いた電子デバイス
JP6473931B2 (ja) 2014-05-29 2019-02-27 パナソニックＩｐマネジメント株式会社 支持基板付き樹脂基板、及び、その製造方法、並びに、その樹脂基板を用いた電子デバイス

Also Published As

Publication number Publication date
KR102476038B1 (ko) 2022-12-08
JP6950713B2 (ja) 2021-10-13
TWI725284B (zh) 2021-04-21
WO2018139427A1 (ja) 2018-08-02
US11267216B2 (en) 2022-03-08
CN110225820A (zh) 2019-09-10
CN110225820B (zh) 2022-01-28
US20200180259A1 (en) 2020-06-11
KR20190112033A (ko) 2019-10-02
JPWO2018139427A1 (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
CN107073891B (zh) 硅烷偶联剂层层叠高分子膜
TWI629175B (zh) 剛性複合疊層板與其製造方法、疊層體及利用該疊層體之元件的製造方法
TWI574843B (zh) 積層體與其製造方法及使用其之裝置構造體之製造方法
JP6447135B2 (ja) 積層体、積層体の製造方法、およびフレキシブル電子デバイスの製造方法
JP6181984B2 (ja) 高分子フィルム積層基板
JPWO2016031746A6 (ja) シランカップリング剤層積層高分子フィルム
JP6332617B2 (ja) ポリイミド前駆体フィルム層／無機基板積層体、およびその製造方法、ポリイミドフィルム層／無機基板積層体の製造方法、およびフレキシブル電子デバイスの製造方法
JP6332616B2 (ja) 高分子前駆体フィルム層／無機基板積層体、およびその製造方法、高分子フィルム層／無機基板積層体の製造方法、およびフレキシブル電子デバイスの製造方法
JP7013875B2 (ja) 積層体、積層体の製造方法、フレキシブル電子デバイスの製造方法
JP6848496B2 (ja) 積層体
JP2015178237A (ja) 積層無機基板、積層体、積層体の製造方法、およびフレキシブル電子デバイスの製造方法
TWI725284B (zh) 高分子膜疊層基板及可撓性電子器件之製造方法
JP2013226784A (ja) 積層体とその製造方法及びそれを用いたデバイス構造体の製造方法
JP7205687B2 (ja) 積層体、積層体の製造方法、及び、金属含有層付き耐熱高分子フィルム
JP2017126728A (ja) フレキシブル電子デバイスの製造方法
JP6981012B2 (ja) デバイス形成用仮支持基板およびデバイスの製造方法
JP6981011B2 (ja) デバイス形成用仮支持基板およびデバイスの製造方法
JP2018130837A (ja) 多層フィルムロール、および多層フィルムロールを製造する方法
JP6981010B2 (ja) デバイス形成用仮支持基板およびデバイスの製造方法
WO2022113415A1 (ja) 積層体
JP7095283B2 (ja) 剥離層形成剤および、フレキシブル電子デバイスの製造方法