TW201806034A - 非晶金屬熱電子電晶體 - Google Patents

非晶金屬熱電子電晶體 Download PDF

Info

Publication number
TW201806034A
TW201806034A TW106122857A TW106122857A TW201806034A TW 201806034 A TW201806034 A TW 201806034A TW 106122857 A TW106122857 A TW 106122857A TW 106122857 A TW106122857 A TW 106122857A TW 201806034 A TW201806034 A TW 201806034A
Authority
TW
Taiwan
Prior art keywords
electrode
amorphous metal
layer
metal layer
emitter
Prior art date
Application number
TW106122857A
Other languages
English (en)
Other versions
TWI678738B (zh
Inventor
西恩 威廉 莫
Original Assignee
非結晶公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 非結晶公司 filed Critical 非結晶公司
Publication of TW201806034A publication Critical patent/TW201806034A/zh
Application granted granted Critical
Publication of TWI678738B publication Critical patent/TWI678738B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66931—BJT-like unipolar transistors, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistor [RTT], bulk barrier transistor [BBT], planar doped barrier transistor [PDBT], charge injection transistor [CHINT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

非晶多組分金屬膜可用於改良電子裝置(諸如電阻器、二極體及薄膜電晶體)之性能。具有共面射極及基極之一非晶熱電子電晶體(HET)提供優於既有垂直HET結構之電性質及性能優點。該電晶體之射極端子及基極端子兩者形成於一非晶非線性電阻器之一上晶質金屬層中。該射極及該基極彼此相鄰且由一間隙間隔開。該間隙之存在導致該晶質金屬層與非晶金屬層之間之雙向富勒-諾德漢(Fowler-Nordheim)穿隧及對稱I-V性能。同時，在相同層中形成射極端子及基極端子因減少圖案化步驟之數目而簡化HET製程。

Description

非晶金屬熱電子電晶體
本發明係關於微電子裝置，其包含具有一非晶金屬膜之一或多個層的三端子裝置。
非晶金屬係剛性固體材料，其原子結構缺少晶質材料所特有之長期週期性。在一非晶金屬中，(例如)藉由併入兩種或兩種以上組分來抑制晶面之形成。具有四種組分(鋯、銅、鋁及鎳)之一非晶金屬之一實例係Zr55 Cu30 Al10 Ni5 ，如美國專利第8,436,337號中所描述。非晶金屬可由其電阻率量測識別，該等電阻率量測表明：一非晶金屬材料(仍具導電性)具有比其晶質對應物大約10倍之電阻率。非晶金屬亦具有比晶質金屬光滑之表面，如由均方根(RMS)表面粗糙度量測所指示。 非晶多組分金屬膜(AMMF)(厚度在約10 nm至約200 nm之範圍內)可用於改良電子組件(諸如電阻器、二極體及薄膜電晶體)之性能。此項技術中已熟知之諸多沈積技術可用於形成AMMF。例如，上文所提及之例示性非晶金屬Zr55 Cu30 Al10 Ni5 係一AMMF且可藉由使用四種不同金屬靶之習知濺鍍沈積來形成於一基板上。薄膜技術領域之熟習者應瞭解，AMMF之界面性質優於晶質金屬膜之界面性質，因此，一AMMF與一氧化膜之界面處的電場更均勻。 例如，此均勻性已產生用於金屬-絕緣體-金屬(MIM)二極體及電晶體之優越電流-電壓(I-V)特性曲線，其展現福勒-諾德漢(Fowler-Nordheim)穿隧。穿隧MIM二極體併入一AMMF作為一下電極且併入一晶質金屬膜作為一上電極。兩個不同電極由一單一介電障壁分離，該單一介電障壁提供使電荷載子在該等電極之間移動的一穿隧路徑。單一介電障壁之存在導致取決於外加電壓之極性的一電流回應。此一電流回應可指稱單向穿隧，此係因為：在一特定電壓處，裝置中之電荷載子僅沿一個方向穿隧。即，根據外加電壓之極性來發生自下電極至上電極或自上電極至下電極之穿隧。美國專利第8,436,337號及第8,822,978號中討論AMMF之各種二極體及電晶體應用。 美國專利第9,099,230號及PCT專利申請案第WO2014/074360號中討論具有比既有薄膜非線性電阻器優越之性能的非晶金屬薄膜非線性電阻器(AMNR)。此等AMNR受關注之部分原因係其電流回應與外加電壓之極性無關，此不適用於其他薄膜電阻器。此極性無關性係歸因於存在兩個介電障壁，其中迫使各障壁處之電荷載子沿實質上相反方向穿隧。AMNR可被描述為展現雙向穿隧，此係因為裝置中之電荷載子回應於一外加電壓而跨障壁沿兩個方向穿遂。即，不管外加電壓之極性如何，發生自上電極至下電極及自下電極至上電極之穿隧。此等極性對稱AMNR可提供液晶顯示器(LCD)或有機發光二極體(OLED)顯示器技術及電磁感測器陣列之改良信號控制。
本發明係針對形成於未必為一半導體基板之一支撐基板上之主動電子器件。 一AMNR可經建構為類似於上文所描述之AMMF二極體的一三層結構，其中一非晶金屬層形成於一基板上，一穿隧絕緣體(例如一氧化層)形成於該非晶金屬層上方，且一晶質金屬層形成於該氧化層之頂部上。然而，就相對於一MIM二極體之AMNR電阻器而言，僅在選定區域(其係主動區域)中將非晶金屬層及晶質金屬層兩者圖案化成彼此重疊之指形電極。當將一電壓施加至兩個頂部金屬指狀物之間時，一穿隧電流自頂部金屬層流動通過下伏非晶金屬層而向上返回至頂部金屬層。藉由修改金屬電極相對於彼此之圖案，可產生額外主動區域且可迫使自頂部金屬層向下穿隧至非晶金屬層且接著向上返回至頂部金屬層發生不止一次。替代地，可藉由修改金屬電極相對於彼此之圖案來修改重疊區域之形狀及大小。此等修改方案之各者允許在不修改穿隧介電質的情況下調整一AMNR電阻器之I-V性能特性。 HET結構包含兩個子結構。由射極、隧道介電質及基極形成一射極-基極子結構。由基極、集極介電質及集極形成一基極-集極子結構。該射極-基極子結構負責經由穿隧產生熱電子。該基極-集極子結構在集極處收集所產生之熱電子。可由施加至其各自電極之電壓獨立控制熱電子產生及收集之各者。併入非晶金屬之既有垂直HET結構將非晶金屬層直接用作為與由其各自介電質分離之基極及集極並排垂直堆疊之一射極。此形成一射極-基極子結構，其充當一非晶金屬MIM且具有歸因於單向穿隧之一不對稱電流電壓回應。美國專利第8,436,337號中揭示此類型之垂直HET。 在本發明之一實施例中，具有共面射極及基極之一非晶熱電子電晶體(HET)提供優於既有垂直HET結構之電性質及性能優點。根據一HET結構之一實施例，電晶體之射極端子及基極端子兩者形成於一AMNR之一上層中。射極及基極彼此相鄰且由一間隙間隔開。間隙之存在確保雙向福勒-諾德漢穿隧將發生於上晶質金屬層與下非晶金屬層之間。HET進一步包含一集極介電層及形成於該介電層上之一集極。可藉由形成穿過集極介電層至射極端子及基極端子之通孔來產生前側接觸。 在非晶金屬HET射極-基極子結構之操作期間，電子自晶質金屬層向下流動至非晶金屬層，橫跨充當一傳輸層之非晶金屬層而接著向上返回至晶質金屬層。針對一電晶體，此一U形電流路徑產生基極-射極子結構之一對稱電流-電壓(I-V)特性，其類似於既有AMNR二極體所特有之對稱I-V性能。換言之，由此對稱性提供之一優點現自一兩端子裝置延續至一三端子裝置。此外，可在不修改穿隧介電質的情況下藉由修改非晶金屬傳輸層、射極及基極之圖案來調整一射極-基極子結構之I-V性能特性。此策略使HET裝置具有相較於AMNR裝置之額外優點(因為必須維持福勒-諾德漢穿隧來產生熱電子)，但對介電質厚度及材料變化敏感。 根據本發明之一實施例，可藉由設定基極及射極之大小來調諧HET裝置之性能。可期望基極及射極之寬度及深度各在約5 μm至約100 μm之範圍內。可期望共面基極與射極之間之間隙在約1 μm至約5 μm之範圍內。亦可期望集極寬度及深度尺寸在5 μm至100 μm之範圍內。可期望HET裝置之非晶金屬厚度在10 nm至100 nm之範圍內。可期望HET裝置之穿隧介電質之厚度在4 nm至15 nm之範圍內。HET裝置之基極及射極厚度各在10 nm至30 nm之範圍內。在其他實施例中，基極及射極之厚度可與一單一層或若干層之晶質導體一樣薄。例如，電極之一或多者可為一單層2D導體，諸如MoS2 。此等單層可在0.6 nm至0.8 nm之範圍內。可期望HET之頂部上之集極介電層具有約10 nm至約50 nm之範圍內之一厚度。 在相同層中形成射極及基極藉由相較於先前HET設計減少所需微影及蝕刻步驟之數目來簡化製程。特定言之，簡化程序適合於整合至用於LCD及OLED顯示器之既有製程中。
應瞭解，儘管本文中出於繪示之目的而描述本發明之特定實施例，但可在不背離本發明之精神及範疇的情況下作出各種修改。 在[實施方式]中，闡述某些特定細節來提供所揭示標的之各種態樣之一透徹理解。然而，可在無此等特定細節的情況下實踐所揭示之標的。在一些例項中，未詳細描述包括本文所揭示之標的之實施例的熟知結構及積體電路處理方法以避免使本發明之其他態樣之描述不清楚。 參考本說明書中之「一實施例」意謂：結合該實施例所描述之一特定特徵、結構或特性包含於至少一實施例中。因此，出現於本說明書之各種位置中之片語「在一實施例中」未必全部參考相同態樣。此外，可在本發明之一或多個態樣中依任何適合方式組合特定特徵、結構或特性。 本發明係針對可用作使用非晶金屬薄膜之一電晶體的一三端子電子裝置之各種實施方案。結合一穿隧絕緣層所使用之非晶金屬薄膜產生不會像標準矽基電晶體一樣複雜之電晶體功能。此等非晶金屬熱電子電晶體可形成於任何數目個支撐基板上以在材料及可併入電晶體之產品(即，主動電路)之類型方面給予設計者靈活性。 我們生活之諸多方面因利用建置於半導體基板上之越來越小電子裝置而受益。此等電子裝置包含電視機、行動電子裝置(如蜂巢式電話、智慧型電話、平板電腦)及可穿戴電子器件(如智慧型手錶及計步器)。建置於半導體基板上之電晶體受限於用於形成此等電路之材料，即，矽或其他半導體晶圓。可藉由使用新型支撐基板(諸如撓性聚合物)來進一步擴展且改良相同神奇應用。潛在應用係無止境的。 此等電晶體結構可併入顯示器中以使顯示器更輕更快。由於此等電晶體結構非常輕，所以此等電晶體結構可為可穿戴顯示器，整合至物聯網應用中，或整合至醫療裝置中。此等電晶體結構可用於根據最終應用來形成高性能類比裝置或數位裝置。 本發明中所描述之非晶金屬熱電子電晶體對基於非半導體之電晶體之無數應用敞開大門。如本發明中將描述，可利用半導體材料，但電晶體結構本身不基於摻雜一矽晶圓，而是併入在任何數目個支撐基板上形成非晶金屬薄膜。 例如，相對於圖1A至圖1C描述一非晶金屬熱電子電晶體之一第一實施例，圖1A至圖1C係形成於一支撐基板102上之一非晶金屬薄膜電晶體結構100之俯視圖及橫截面圖。結構100包含支撐基板102上之一非晶金屬互連件104及非晶金屬互連件104上之一第一穿隧絕緣體106。一第一電極108及一第二電極110位於第一穿隧絕緣體106上。第一電極108及第二電極110與非晶金屬互連件104重疊。一第三電極112與第二電極110重疊且藉由一第二絕緣體114來與第二電極分離。 此結構包含耦合至第一電極108之一第一端子121。一第二端子122耦合至第二電極110。可包含將第三電極112耦合至另一電子裝置之一第三端子(圖中未展示)。第一端子121及第二端子122可與第三電極同時形成。替代地，在形成第三電極之後的一處理步驟中形成第一端子及第二端子。 此非晶金屬薄膜電晶體結構100如一電晶體般藉由調整施加至第一電極108、第二電極110及第三電極112之一電場來操作。第一電極108可為一射極，第二電極110可為一基極，且第三電極112可為一集極。可在共射極模式、共基極模式或共集極模式中操作電晶體結構100。參閱以下之圖8、圖9及圖10。 電子回應於透過第一端子121所施加之一電壓而自第一電極108 (射極)穿隧穿過第一穿隧絕緣體106而至非晶金屬互連件104。電子行進穿過非晶金屬互連件104及第一穿隧絕緣體106而至第二電極(基極)。當穿隧已完成時，此等電子被視為「熱」電子，此係因為其能量高於第二電極110 (基極)之費米(Fermi)能量。 藉由調整跨第二絕緣體114之一電場，可在第三電極112處收集更少或更多數目個此等「熱」電子以因此允許電流流動通過電晶體結構100，參閱虛線123。 與典型電晶體結構不同，非晶金屬電晶體結構可在一反向模式中操作，使得電子自第三電極112經由第二電極110及非晶金屬互連件104而移動至第一電極108。在此反向模式中，電晶體結構100如具有可調臨限電壓及非對稱性之一穿隧二極體般運行。藉由調變施加至第二電極110之電場及自第一電極108及第三電極112施加之電場來達成可調臨限電壓及非對稱性。 圖1D係形成圖1A至圖1C之非晶金屬薄膜電晶體結構之一方法。該方法包含：在步驟130中，於支撐基板102之一第一表面128上形成一非晶金屬層。可由任何適合非晶金屬形成該非晶金屬層。美國專利第8,436,337號、第8,822,978號、第9,099,230號及PCT專利申請案第WO2014/074360號中描述非晶金屬類型之實例。 支撐基板102可為各種材料之任何者，諸如一玻璃基板、一塑膠基板、矽或其他半導體基板或一撓性基板。支撐基板可為比矽或半導體基板更具成本效益之一非導電基板。例如，支撐基板可為鋁硼矽酸玻璃、熔融矽石或其他適合非導電材料。若基板係導電的，則一絕緣體可形成於基板之頂面上，介於頂面與形成於基板上之第一電子組件之間。例如，若使用一矽或半導體基板，則一原生氧化物或其他絕緣體形成於基板之表面上以與矽隔離，從而確保非導電性。 可由製造商基於電晶體結構之最終應用來選擇支撐基板102之材料。例如，若電晶體結構依電晶體結構之一陣列併入，則可在一液晶顯示器內實施該陣列。其他最終應用包含可穿戴電子器件。支撐基板102可為透明或不透明的，諸如可用於一些反射顯示器中之支撐基板。 關於非導電撓性支撐基板之製造可顯著減少製造成本。此等基板可實現電晶體之捲軸式製造。此等製造變化可重新界定電子供應鏈。 在形成非晶金屬層之後，方法包含：在步驟132中，形成非晶金屬互連件104。此包含：移除非晶金屬層之過量部分。表面128係非晶金屬層形成至其上之一平坦表面。此平坦表面結合非晶金屬層之均質光滑表面允許非晶金屬互連件104具有一均質光滑表面130，此導致較少表面缺陷。此與晶質金屬形成對比。晶質金屬中之表面缺陷引起電場不均勻，此可導致電子裝置失效。 非晶金屬層之形成可包含任何膜形成技術，諸如濺鍍、溶液沈積或電子束沈積。例如，可採用使用Zr、Cu、Ni及Al之元素或混合組合物金屬靶之多源RF (或DC)磁控濺鍍。濺鍍沈積提供明顯優於使用先進磊晶技術(諸如分子束磊晶(MBE)或有機金屬化學氣相沈積(MOCVD))來沈積之類似光滑半導體的一製造優點。 如上文所描述，蝕刻或依其他方式移除非晶金屬層之部分。在其他實施例中，非晶金屬層可不被蝕刻，而是代以被沈積成適合於應用之形狀。非晶金屬層可在室溫處經由濺鍍來沈積且可在後續加熱步驟中維持非晶及光滑性質。 在134中，方法包含：在非晶金屬互連件104上形成第一穿隧絕緣體106。第一穿隧絕緣體可為一極薄層，諸如藉由原子層沈積來沈積之一10奈米或更小氧化鋁。可使用其他替代方案，諸如可形成為非常薄之任何金屬氧化物或氮化物。第一穿隧絕緣體106足夠薄以實現熱電子之穿隧及產生。穿隧絕緣體可為包含氧化物、氮化物、氮化矽、金屬氧化物等等之任何適合絕緣體。 在此方法中，在一毯覆式沈積中使第一穿隧絕緣體106形成為一等形層。此係最簡單、最具成本效益之製造選項，但第一穿隧絕緣體106可被圖案化為適合於電晶體結構之最終應用。 在136中，方法包含：在第一穿隧絕緣體106上形成第一電極108及第二電極110。此等電極係射極及基極。第一電極及第二電極之各者與非晶金屬互連件104重疊。在圖1A之俯視圖中，第一電極及第二電極係橫向的或相對於非晶金屬互連件垂直配置。其他定向係可行的。為達成電子移動，電極將在某種程度上與非晶金屬互連件重疊。 第一電極及第二電極可為晶質金屬或其他適合導體。在一實施例中，材料可為多晶矽、金屬、半導體材料或基於高度導電鋁之材料。此等電極可薄如原子，諸如石墨烯層。 在一實施例中，第一電極108與第二電極同時形成。此可藉由一毯覆式沈積且接著一蝕刻。因而，第一電極及第二電極具有相同厚度及材料性質。在一替代實施例中，第一電極108係不同於第二電極之一導電材料。在此實施例中，可在不同步驟中形成第一電極及第二電極。第一電極及第二電極可具有不同厚度、不同材料性質及不同尺寸，此取決於此電晶體併入其中之產品。若射極具有不同於基極之材料性質(諸如電子功函數)，則可歸因於差異而不存在對稱傳導。此在一些最終使用情況中係可接受的。 在138中，方法包含：在第一電極108及第二電極110上形成第二絕緣體114。第二絕緣體114覆蓋所有曝露表面且最好係等形的。開口116、118曝露電連接所至之第一電極108及第二電極110之一表面。第二絕緣體可為包含氧化物、氮化物、氮化矽、金屬氧化物等等之任何適合絕緣體。 在140中，方法包含：在第二絕緣體114上形成第三電極112。第三電極112由亦形成端子121及122之一導電材料形成。此導電材料可經等形地沈積且經蝕刻以形成第三電極112及端子121、122。端子121、122耦合至第一電極及第二電極且提供至另一裝置(諸如另一電晶體、一LED或其他電子電路)之一連接。 後續步驟可包含：在第三電極112上形成一第三絕緣體126；及使第三絕緣體126之一表面平坦化。 圖2A、圖2B及圖2C係本發明之一替代實施例之俯視圖及橫截面圖，該替代實施例包含由一單一非晶金屬層206形成之一第一電晶體202及一第二電晶體204。 非晶金屬層206形成於一支撐基板208上，支撐基板208係非導電的或在基板上包含用於使基板與非晶金屬層隔離之一絕緣體(圖中未展示)。一穿隧氧化層210形成於非晶金屬層206上。一第一電極212及一第二電極214形成於穿隧氧化層上且在穿隧氧化層上係共面的，其中第一電極及第二電極之部分與非晶金屬層206重疊。 一介電層218形成於第一電極212及第二電極214上。一第三電極220及一第四電極222形成於介電層218上。第三電極及第四電極之部分與非晶金屬層及各自第一電極及第二電極重疊及對準。第三電極及第四電極由一相同材料同時形成。接觸件224及226亦可與第三電極及第四電極同時形成。接觸件224透過介電層耦合至第二電極214且接觸件226透過介電層耦合至第一電極212。 形成非晶金屬層206、第一電極212及第三電極220之重疊部分的一第一區域228係電子可在第一電極212與非晶金屬層206之間來回傳遞之位置。存在對應於非晶金屬層206、第二電極214及第四電極222之重疊部分的一第二主動區域230。此第二主動區域230係電子可在第二電極214與非晶金屬層206之間來回傳遞之位置。 第一電極212及第二電極214分別對應於一射極及一基極。第三電極220及第四電極222係集極。此等兩個集極與一共用基極-射極結構形成兩個電晶體。此兩電晶體結構可藉由相同於電晶體結構100之方法來形成，其等之差異僅為：在形成第三電極時留下更多導電層。 圖3A、圖3B及圖3C係根據本發明之另一實施例之一電晶體結構300之俯視圖及橫截面圖。電晶體結構300包含形成於一基板304上之一非晶金屬膜302。一穿隧絕緣體306位於非晶金屬膜302上。 在一區域308中，穿隧絕緣體306變薄或依其他方式經圖案化以具有不同於穿隧絕緣體306之其他區域的一厚度。藉由調整穿隧絕緣體之厚度來調諧電晶體結構300之操作性質。若穿隧絕緣體已在一主動區域中選擇性地變薄，則可歸因於不同厚度而不存在透過射極-基極結構之對稱傳導。此在一些最終使用情況中係可接受的。 一第一電極310經形成以與非晶金屬膜302重疊且藉由具有一第一厚度312之穿隧絕緣體306來與非晶金屬膜302分離。一第二電極314 (其可為相同於第一電極之材料且形成於一相同處理步驟中或可為在一不同時間形成之一不同材料)經形成以與非晶金屬膜302重疊。第二電極314與第一電極310間隔開且大體上相對於第一電極呈一平行定向。 第二電極314藉由具有一第二厚度316 (其小於第一厚度)之穿隧絕緣體306來與非晶金屬膜302分離。由於不同厚度，電子在第一電極與非晶金屬膜302之間來回傳遞之行為將不同於電子在第二電極與非晶金屬膜302之間來回傳遞之行為。例如，圖案化穿隧絕緣體可最小化可形成於第一電極及第二電極與非晶金屬膜之重疊區域處的寄生電容。因而，可在電極之任何者之重疊區域中根據製造及最終產品來圖案化穿隧絕緣體。 一絕緣體318形成於第一電極310及第二電極314上。一第三電極320形成於第一電極及第二電極上。與第三電極320同時形成之接觸件322、324經形成以分別耦合至第二電極及第一電極。 圖3D係形成圖3A至圖3C之電晶體結構300之一例示性程序流程。在步驟326中，程序包含：在基板304上形成一非晶金屬膜。在步驟328中，程序包含：由非晶金屬膜形成一射極-基極互連件。此射極-基極互連件係非晶金屬膜302。可藉由蝕除非晶金屬膜之過量部分以形成非晶金屬膜302之一特定形狀來達成此形成。 在步驟330中，程序包含：在非晶金屬膜302上形成一射極-基極穿隧絕緣體。穿隧絕緣體306完全覆蓋非晶金屬膜302。在此實施例中，穿隧絕緣體306係一等形層。在其他實施例中，可依一不同方式形成穿隧絕緣體，諸如僅覆蓋非晶金屬膜302之一頂面或僅覆蓋與第一電極及第二電極之重疊區域相關聯之非晶金屬膜302之頂面之一部分。 在步驟332中，程序包含：選擇性地蝕刻射極-基極穿隧絕緣體以形成與第二電極(即，基極)相關聯之第二厚度316。在步驟334中，程序包含：形成基極及射極，即，第一電極及第二電極。此可藉由用於形成第一電極及第二電極之形狀的一沈積及蝕刻來達成。 在336中，程序包含：在第一電極及第二電極上形成一集極-基極絕緣體。開口(諸如開口340)形成於集極-基極絕緣體(絕緣體318)中以提供至第一電極及第二電極之接取。 在338中，程序包含：形成一集極及其他接觸件，諸如第三電極320及接觸件322。 圖4A、圖4B及圖4C係本發明之一替代實施例，其係針對具有不同尺寸之基極及射極之一電晶體結構400。電晶體結構包含一平坦基板404上之一非晶金屬互連件402。非晶金屬互連件402呈矩形(自上而下看)且具有在沿橫截面線4B-4B之一第一方向上延伸之一最長尺寸。 一穿隧絕緣體406位於互連件402上。一射極408位於穿隧絕緣體406上。一基極410亦位於穿隧絕緣體406上，與射極間隔開。射極及基極兩者至少部分位於互連件402之頂部上且與互連件402重疊。 基極包含位於互連件402上方且與互連件402對準之至少一部分412，其具有小於射極408之一第二尺寸416的一第一尺寸414。具有不同尺寸改變電晶體之操作性質以給予制造商調諧電晶體結構之機會。例如，可藉由使基極變得更薄來增加電晶體結構之一增益。基極及射極可為相同材料或不同材料。 基極可經形成以具有一第一厚度且接著被薄化(如圖中所展示)，使得基極之一第一部分係第一厚度且基極之一第二部分係小於該第一厚度之一第二厚度。替代地，基極可在不同於射極之一處理步驟中形成且經形成為比射極薄。不是在形成基極之後移除基極之部分，而是可使基極形成為比射極薄之一層。 一第一介電層418形成於基極及射極上。一集極420形成於第一介電層418上。至基極之一接觸件422可與集極同時形成且由相同於集極之材料形成。穿過第一介電層之一開口經形成以允許至基極之接觸件。可依一類似方式形成至射極之另一接觸件424。 一第二介電層426可形成於集極及接觸件422、424上。在一些實施例中，形成穿過第二介電層426之一接觸件428以將集極端子耦合至另一裝置。 圖5A、圖5B及圖5C係根據本發明之另一實施例所形成之一電晶體結構500之俯視圖及橫截面圖。此電晶體結構500包含形成於一基板504上之一非晶金屬層502。一穿隧氧化層506形成於非晶金屬層502上。一障壁層508形成於穿隧氧化層506上。障壁層508可為一無機材料(諸如一金屬氧化物)或一有機材料(諸如一聚合物)或任何適合材料。障壁層508可最小化可歸因於非晶金屬及電極重疊而發生之寄生電容。 一第一開口510形成於障壁層508中。一第一電極512形成於第一開口510中。第一電極與非晶金屬層502重疊。一第二開口507形成於與非晶金屬層502之一部分重疊的障壁層508中。一第二電極514經形成以與非晶金屬層502重疊且第二電極之一部分位於第二開口507中。 一介電層516形成於第一電極512及第二電極514上。一第三電極518形成於介電層上。在此實施例及本發明所描述之其他實施例中，無需使任何層平坦化。在其他實施例中，可根據最終產品來使各層或若干層平坦化。 一第四電極520及一第五電極522分別耦合至第一電極512及第二電極514。第四電極520及第五電極522可與第三電極518同時形成，由相同於第三電極518之材料形成。 此實施例或本發明之任何實施例之第一電極及第二電極可由超薄2D導體(諸如石墨烯、MoS2 、W2 、Ti3 C2 、GaN、BN、Ca2 N或其他適合材料)形成。不同材料可經選擇以調整電晶體結構之增益。在一些實施例中，第一電極係一薄如原子之導電材料層且第二電極係一顯著更厚之導電材料層。此等層之導電材料可為不同類型之導體。 圖6係本發明之一替代實施例，其包含具有形成於一基板606之一凹槽604中之一非晶金屬層602的一電晶體結構600。非晶金屬層602之一第一表面608與基板606之一第一表面610共面。 一穿隧氧化層612形成於非晶金屬層602及基板之第一表面上。第一電極614及第二電極616形成於穿隧氧化層612上。第一電極614與非晶金屬層之一第一部分重疊且第二電極616與非晶金屬層之一第二部分重疊。 一第一介電層618位於第一電極及第二電極上。一第三電極620形成於第一介電層618之一平坦表面上。一第二介電層622位於第三電極上。 圖7係本發明之一替代實施例，其具有一電晶體結構700，電晶體結構700具有一基板704之一平坦表面上之一非晶金屬層702。一穿隧氧化層706位於非晶金屬層702上。非晶金屬層702之側708及穿隧氧化層706之側710係共面的。此可藉由形成一非晶層、形成一穿隧氧化層及接著同時蝕刻兩個層來達成。 第一電極712及第二電極714形成於穿隧氧化層上。一介電層716形成於第一電極及第二電極上。一第三電極718形成於介電層716上。 圖8係根據本發明之一電晶體結構所形成之一共基極電晶體結構。一非晶熱電子電晶體800具有一射極E、一基極B及一集極C。基極耦合至接地。集極耦合至表示一負載且可為另一電路之一電阻器RL 。一電壓供應源VBC 耦合於接地與電阻器RL 之間。一電壓供應源VBE 耦合於接地與電阻器Rin 之間。一電流供應源802耦合於電壓供應源VB E 與電阻器Rin 之間。電阻器Rin 耦合至射極E。 圖9係根據本發明之一電晶體結構所形成之一共射極電晶體900。電晶體900係具有一射極E、一基極B及一集極C之一非晶熱電子電晶體。射極耦合至接地。集極耦合至表示一負載且可為另一電路之一電阻器RL 。一電壓供應源VCE 耦合於接地與電阻器RL 之間。一電壓供應源VBE 耦合於接地與電阻器Rin 之間。一電流供應源902耦合於電壓供應源VBE 與電阻器Rin 之間。電阻器Rin 耦合至基極B。 圖10係根據本發明之一電晶體結構所形成之一共集極電晶體1000。電晶體1000係具有一射極E、一基極B及一集極C之一非晶熱電子電晶體。射極E透過表示一負載且可為另一電路之電阻器RL 來耦合至接地。一電壓供應源VCE 耦合於接地與集極C之間。一電壓供應源VBE 耦合於接地與電阻器Rin 之間。一電流供應源1002耦合於電壓供應源VBE 與電阻器Rin 之間。電阻器Rin 耦合至基極B。 圖11A及圖11B係一單級共射極放大器電路及一相關信號表示。此係將一AMHET併入至共同電路(諸如放大器)中之一表示。圖11B中繪示一DC偏壓電壓Q。將此偏壓電壓Q施加至一接合點，一第一電阻器R1 、一第二電阻器R2 及一第一電容器C1 在接合點處耦合在一起且耦合至AMHET 1100。存在施加於接地與第一電容器C1 之一極板之間之一電壓Vin 。一電壓VCC 耦合至第一電阻器R1 及一負載電阻器RL 。一第二電容器C2 耦合於一第三電阻器RE 與接地之間。一輸出信號VOUT 係圖11B中所繪示之一放大信號。 圖12及圖13係併入本發明之多個電晶體之電路示意圖。圖12包含呈一正反器配置之一第一AMHET (非晶金屬熱電子電晶體) 1200及一第二AMHET 1202。第一AMHET及第二AMHET之各射極E耦合至接地。各基極B耦合至第一電阻器1204、1206。各第一電阻器亦耦合至電壓供應源VBB 。第一AMHET 1200之基極B耦合至一第二電阻器1208。第二電阻器1208透過一第三電阻器1210耦合至第二AMHET 1202之集極C。第二AMHET 1202之基極B耦合至第一AMHET 1200之集極C。一第四電阻器1212耦合於第一AMHET之集極C與一電壓供應源VCC 之間。一第五電阻器1214耦合於第二AMHET之集極與電壓供應源VCC 之間。 此AMHET正反器結構可整合至各種切換應用(諸如計數器、位移暫存器、時脈脈衝產生器或其他電路)中。此等可整合於記憶體電路、中繼控制功能或其他功能中，諸如，整合於雷達應用或通信系統中。可包含電容組件來整形用於最終應用之信號。 圖13係包含一第一AMHET 1300及一第二AMHET 1302之一電路結構之一替代實施例。第一AMHET之一射極E耦合至第二AMHET之一基極B。第一AMHET及第二AMHET之集極耦合在一起。第一AMHET 1300之一基極耦合至表示一負載或另一電路之一電阻器RB 。集極C耦合至表示一負載或另一電路之一電阻器RL 。電阻器RL 耦合至一電壓VCC 。第二AMHET 1302之一射極E耦合至接地。 圖14係一陣列中之本發明之一電晶體結構。該陣列可併入至一顯示器中或可與(諸如)一X射線偵測器中之感測器整合。陣列1400包含複數個列1404及複數個行1402。各列可將一基極信號傳導至陣列之AMHET電晶體1401。各行可將射極信號傳導至AMHET電晶體1401。AMHET電晶體1401包含一非晶金屬層1406。一射極1410與非晶金屬層1406重疊且耦合至列1402。一基極1408與非晶金屬層1406重疊且耦合至行1404。一集極及接觸件1414與非晶金屬層1406及基極1408重疊。集極1414耦合至其他像素或胞控制元件。集極1414可耦合至一電容器或其他電晶體。 此AMHET電晶體1401可在共基極、共射極或共集極模式中操作為一矩陣開關。此特定繪圖係一共射極組態。此一矩陣開關允許控制一單一元件。 複數個AMHET電晶體1401可併入至各種主動矩陣顯示技術(諸如液晶顯示器、有機發光二極體顯示器、電泳、電致發光等等)中。各特定主動矩陣應用將具有額外電路元件來形成顯示器。一些元件(諸如電阻器、電容器、二極體、其他電晶體或其他電子組件)可在相同於AMHET之處理步驟中或在後續處理中形成。圖15係包含一AMHET 1502之一液晶顯示電路1500之一實例。AMHET 1502之一射極E耦合至一儲存電容器1504及一液晶電容器1506。儲存電容器1504及液晶電容器1506之各者亦耦合至接地。AMHET 1502之一基極耦合至一電阻器RB 。AMHET 1502之一集極耦合至一電阻器RL 。 圖16係用於驅動一有機發光二極體(OLED) 1602之一電路1600，其包含一第一AMHET 1604及一第二AMHET 1606。第一AMHET之一射極E耦合至第二AMHET之一基極。一儲存電容器耦合於第二AMHET之基極與接地之間。第二AMHET之一射極耦合至OLED。 上文所描述之各種實施例可經組合以提供進一步實施例。本說明書中所提及及/或申請資料表中所列之所有美國專利、美國專利公開申請案、美國專利申請案、外國專利、外國專利申請案及非專利公開案之全文以引用之方式併入本文中。可根據需要修改實施例之態樣以採用各種專利、申請案及公開案之概念來提供進一步實施例。 可鑑於以上詳細描述來對實施例作出此等及其他改變。一般而言，在以下申請專利範圍中，所使用之術語不應被解釋為將請求項限制於本說明書及申請專利範圍中所揭示之特定實施例，而是應被解釋為包含所有可能實施例及此等請求項享有之等效物之全範疇。據此，申請專利範圍不受揭示內容限制。
100‧‧‧非晶金屬薄膜電晶體結構
102‧‧‧支撐基板
104‧‧‧非晶金屬互連件
106‧‧‧第一穿隧絕緣體
108‧‧‧第一電極
110‧‧‧第二電極
112‧‧‧第三電極
114‧‧‧第二絕緣體
116‧‧‧開口
118‧‧‧開口
121‧‧‧第一端子
122‧‧‧第二端子
123‧‧‧電流流動通過電晶體結構
126‧‧‧第三絕緣體
128‧‧‧第一表面
130‧‧‧步驟/表面
132‧‧‧步驟
134‧‧‧步驟
136‧‧‧步驟
138‧‧‧步驟
140‧‧‧步驟
202‧‧‧第一電晶體
204‧‧‧第二電晶體
206‧‧‧非晶金屬層
208‧‧‧支撐基板
210‧‧‧穿隧氧化層
212‧‧‧第一電極
214‧‧‧第二電極
218‧‧‧介電層
220‧‧‧第三電極
222‧‧‧第四電極
224‧‧‧接觸件
226‧‧‧接觸件
228‧‧‧第一區域
230‧‧‧第二主動區域
300‧‧‧電晶體結構
302‧‧‧非晶金屬膜
304‧‧‧基板
306‧‧‧穿隧絕緣體
308‧‧‧區域
310‧‧‧第一電極
312‧‧‧第一厚度
314‧‧‧第二電極
316‧‧‧第二厚度
318‧‧‧絕緣體
320‧‧‧第三電極
322‧‧‧接觸件
324‧‧‧接觸件
326‧‧‧步驟
328‧‧‧步驟
330‧‧‧步驟
332‧‧‧步驟
334‧‧‧步驟
336‧‧‧步驟
338‧‧‧步驟
340‧‧‧開口
400‧‧‧電晶體結構
402‧‧‧非晶金屬互連件
404‧‧‧平坦基板
406‧‧‧穿隧絕緣體
408‧‧‧射極
410‧‧‧基極
412‧‧‧部分
414‧‧‧第一尺寸
416‧‧‧第二尺寸
418‧‧‧第一介電層
420‧‧‧集極
422‧‧‧接觸件
424‧‧‧接觸件
426‧‧‧第二介電層
428‧‧‧接觸件
500‧‧‧電晶體結構
502‧‧‧非晶金屬層
504‧‧‧基板
506‧‧‧穿隧氧化層
507‧‧‧第二開口
508‧‧‧障壁層
510‧‧‧第一開口
512‧‧‧第一電極
514‧‧‧第二電極
518‧‧‧第三電極
520‧‧‧第四電極
522‧‧‧第五電極
600‧‧‧電晶體結構
602‧‧‧非晶金屬層
604‧‧‧凹槽
606‧‧‧基板
608‧‧‧第一表面
610‧‧‧第一表面
612‧‧‧穿隧氧化層
614‧‧‧第一電極
616‧‧‧第二電極
618‧‧‧第一介電層
620‧‧‧第三電極
622‧‧‧第二介電層
700‧‧‧電晶體結構
702‧‧‧非晶金屬層
704‧‧‧基板
706‧‧‧穿隧氧化層
708‧‧‧側
710‧‧‧側
712‧‧‧第一電極
714‧‧‧第二電極
716‧‧‧介電層
718‧‧‧第三電極
800‧‧‧非晶熱電子電晶體
802‧‧‧電流供應源
900‧‧‧共射極電晶體
902‧‧‧電流供應源
1000‧‧‧共集極電晶體
1002‧‧‧電流供應源
1100‧‧‧非晶金屬熱電子電晶體(AMHET)
1200‧‧‧第一AMHET
1202‧‧‧第二AMHET
1204‧‧‧第一電阻器
1206‧‧‧第一電阻器
1208‧‧‧第二電阻器
1210‧‧‧第三電阻器
1212‧‧‧第四電阻器
1214‧‧‧第五電阻器
1300‧‧‧第一AMHET
1302‧‧‧第二AMHET
1400‧‧‧陣列
1401‧‧‧AMHET電晶體
1402‧‧‧行
1404‧‧‧列
1406‧‧‧非晶金屬層
1408‧‧‧基極
1410‧‧‧射極
1414‧‧‧集極
1500‧‧‧液晶顯示電路
1502‧‧‧AMHET
1504‧‧‧儲存電容器
1506‧‧‧液晶電容器
1600‧‧‧電路
1602‧‧‧有機發光二極體(OLED)
1604‧‧‧第一AMHET
1606‧‧‧第二AMHET
B‧‧‧基極
C‧‧‧集極
C1‧‧‧第一電容器
C2‧‧‧第二電容器
E‧‧‧射極
Q‧‧‧DC偏壓電壓
R1‧‧‧第一電阻器
R2‧‧‧第二電阻器
RB‧‧‧電阻器
RE‧‧‧第三電阻器
Rin‧‧‧電阻器
RL‧‧‧電阻器
VBB‧‧‧電壓供應源
VBC‧‧‧電壓供應源
VBE‧‧‧電壓供應源
VCC‧‧‧電壓/電壓供應源
VCE‧‧‧電壓供應源
Vin‧‧‧電壓
VOUT‧‧‧輸出信號
在圖式中，相同元件符號識別類似元件。圖式中之元件之大小及相對位置未必按比例繪製。 圖1A至圖1C係根據本發明之一實施例之一非晶金屬薄膜電晶體結構之俯視圖及橫截面圖； 圖1D係形成圖1A至圖1C之非晶金屬薄膜電晶體結構之一方法； 圖2A至圖2C係根據本發明之一實施例之一非晶金屬薄膜電晶體結構之一替代實施例之俯視圖及橫截面圖； 圖3A至圖3C係根據本發明之另一實施例之一非晶金屬薄膜電晶體結構之俯視圖及橫截面圖； 圖3D係形成圖3A至圖3C之非晶金屬薄膜電晶體結構之一方法； 圖4A至圖4C係根據本發明之另一實施例之一非晶金屬薄膜電晶體結構之俯視圖及橫截面圖； 圖5A至圖5C係根據本發明之另一實施例之一非晶金屬薄膜電晶體結構之俯視圖及橫截面圖； 圖6係本發明之一電晶體結構之一替代實施例之一橫截面圖； 圖7係本發明之一電晶體結構之一替代實施例之一橫截面圖； 圖8、圖9及圖10係併入本發明之電晶體之電路示意圖； 圖11A及圖11B係一單級共射極放大器電路及一相關信號表示； 圖12及圖13係併入本發明之電晶體之電路示意圖； 圖14係一顯示器之一陣列中之本發明之一電晶體結構； 圖15係包含一AMHET之一液晶顯示電路；及 圖16係包含一AMHET之一有機發光二極體電路。
100‧‧‧非晶金屬薄膜電晶體結構
102‧‧‧支撐基板
104‧‧‧非晶金屬互連件
106‧‧‧第一穿隧絕緣體
108‧‧‧第一電極
110‧‧‧第二電極
112‧‧‧第三電極
114‧‧‧第二絕緣體
123‧‧‧電流流動通過電晶體結構
126‧‧‧第三絕緣體
128‧‧‧第一表面
130‧‧‧表面

Claims (21)

  1. 一種裝置，其包括： 一非導電基板； 一非晶金屬層，其位於該非導電基板上； 一穿隧介電層，其位於該非晶金屬層上； 一第一電極及一第二電極，其等位於該穿隧介電層上，該第一電極及該第二電極各與該非晶金屬層重疊； 一第二介電層，其位於該第一電極及該第二電極上； 一第三電極，其位於該第二介電層上，該第三電極與該第二電極及該非晶金屬層重疊，該第一電極及該第二電極位於該第三電極與該非晶金屬層之間。
  2. 如請求項1之裝置，其中該第一電極及該第二電極係該穿隧介電層上之一晶質金屬。
  3. 如請求項1之裝置，其中該第一電極係一第一導電材料且該第二電極係不同於該第一導電材料之一第二導電材料。
  4. 如請求項1之裝置，其中該第一電極及該第二電極係相同導電材料。
  5. 如請求項1之裝置，其中該穿隧介電層包含一金屬氧化物或一金屬氮化物。
  6. 如請求項1之裝置，其中該第一電極具有一第一厚度且該第二電極具有不同於該第一厚度之一第二厚度。
  7. 如請求項1之裝置，其中該穿隧介電層包含一凹槽且該第二電極位於該凹槽中。
  8. 如請求項7之裝置，其中該凹槽與該非晶金屬層重疊及對準。
  9. 如請求項1之裝置，其中該非晶金屬層具有沿一第一方向之一最長尺寸，該第一電極及該第二電極具有沿橫向於該第一方向之一第二方向之一最長尺寸。
  10. 如請求項1之裝置，其進一步包括耦合至該第一電極之一第一端子及耦合至該第二電極之一第二端子。
  11. 如請求項10之裝置，其中該第一端子透過該第二介電層耦合至該第一電極且該第二端子透過該第二介電層耦合至該第二電極。
  12. 一種裝置，其包括： 一基板； 一非晶金屬層，其位於該基板上，該非晶金屬層具有沿一第一方向延伸之一長度及沿橫向於該第一方向之一第二方向延伸之一寬度； 一穿隧氧化層，其位於該非晶金屬層上； 一射極，其位於該穿隧氧化層上，該射極與該非晶金屬層之一第一部分重疊，該射極具有沿該第二方向延伸之一長度及沿該第一方向延伸之一寬度； 一基極，其位於該穿隧氧化層上，該基極與該非晶金屬層之一第二部分重疊，該基極具有沿該第二方向延伸之一長度及沿該第一方向延伸之一寬度； 一絕緣體，其位於該射極及該基極上；及 一集極，其位於該絕緣體上，該集極與該基極及該非晶金屬層之該第二部分重疊。
  13. 如請求項12之裝置，其中該集極具有沿該第一方向延伸之一長度及沿該第二方向延伸之一寬度，該寬度小於該長度。
  14. 如請求項12之裝置，其中該射極之該長度大於該射極之該寬度且該基極之該長度大於該基極之該寬度。
  15. 一種方法，其包括： 在一非導電基板上形成一非晶金屬層； 在該非晶金屬層上方形成一第一等形介電層； 在該第一等形介電層上形成一第一導電層； 藉由圖案化該第一導電層來形成一射極端子及一基極端子； 在該射極端子及該基極端子上方形成一第二等形介電層； 在該第二等形介電層中圖案化開口； 藉由利用一第二導電層填充該等開口來形成至該射極端子及該基極端子之接觸件；及 藉由圖案化該第二導電層來形成一集極端子。
  16. 如請求項15之方法，其中形成該第二等形介電層包含：形成比該第一等形介電層厚至少三倍之該第二導電層。
  17. 一種裝置，其包括： 一基板； 一非晶金屬層，其位於該基板上； 一第一絕緣體，其位於該非晶金屬層上； 一第一電極，其位於該第一絕緣體上且與該非晶金屬層之一第一部分重疊； 一第二電極，其位於該第一絕緣體上且與該非晶金屬層之一第二部分重疊； 一第二絕緣體； 一第一接觸件，其穿過該第二絕緣體且耦合至該第一電極； 一第二接觸件，其穿過該第二絕緣體且耦合至該第二電極； 一第三電極，其位於該第二絕緣體上且與該非晶金屬層之該第二部分重疊。
  18. 如請求項17之裝置，其進一步包括： 一第四電極，其位於該第二絕緣體上且與該非晶金屬層之該第一部分重疊。
  19. 如請求項17之裝置，其中該第一電極比該第二電極厚。
  20. 如請求項17之裝置，其進一步包括該第一介電層與該第一電極及該第二電極之間之一第三介電層。
  21. 如請求項20之裝置，其進一步包括位於該非晶金屬層之該第一部分處之該第三介電層中之一第一開口及位於該非晶金屬層之該第二部分處之該第三介電層中之一第二開口。
TW106122857A 2016-07-07 2017-07-07 微電子裝置及其形成方法 TWI678738B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662359596P 2016-07-07 2016-07-07
US62/359,596 2016-07-07

Publications (2)

Publication Number Publication Date
TW201806034A true TW201806034A (zh) 2018-02-16
TWI678738B TWI678738B (zh) 2019-12-01

Family

ID=60901738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122857A TWI678738B (zh) 2016-07-07 2017-07-07 微電子裝置及其形成方法

Country Status (6)

Country Link
US (2) US10672898B2 (zh)
JP (1) JP7068265B2 (zh)
KR (1) KR102443767B1 (zh)
CN (1) CN109564892B (zh)
TW (1) TWI678738B (zh)
WO (1) WO2018009901A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017066332A1 (en) 2015-10-13 2017-04-20 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
JP7068265B2 (ja) 2016-07-07 2022-05-16 アモルフィックス・インコーポレイテッド アモルファス金属ホットエレクトロントランジスタ
KR20200130466A (ko) 2018-03-30 2020-11-18 아모르픽스, 인크 비정질 금속 박막 트랜지스터
US11830961B2 (en) * 2018-09-02 2023-11-28 Newport Fab, Llc Silicon nitride hard mask for epitaxial germanium on silicon
CN110137192A (zh) * 2019-04-19 2019-08-16 华中科技大学 一种硫化钼图像传感存储器及其制备方法
CN110808266A (zh) * 2019-10-15 2020-02-18 深圳市华星光电技术有限公司 具有透明电极的显示基板及其制备方法
DE102020116068A1 (de) 2020-06-18 2021-12-23 Westfälische Wilhelms-Universität Münster Transparente Resonante Tunneldiode und Verfahren zu ihrer Herstellung

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204275A (en) * 1978-10-20 1980-05-20 Harris Corporation Unisolated EAROM memory array
JPH02137828A (ja) 1988-11-18 1990-05-28 Seiko Instr Inc 電気光学装置の入力保護装置
JPH0750697B2 (ja) 1989-02-20 1995-05-31 株式会社東芝 半導体装置の製造方法
EP0434627A3 (en) 1989-12-18 1991-10-23 Ois Optical Imaging Systems, Inc. Balanced drive symmetric mim diode configuration for liquid crystal displays and method of operating same
US5212537A (en) 1990-07-12 1993-05-18 Applied Materials, Inc. Calibration technique for monochromators and spectrophotometers
JPH0476954A (ja) * 1990-07-19 1992-03-11 Ricoh Co Ltd Ｍｉｍｉｍ素子
JPH05102147A (ja) 1991-10-07 1993-04-23 Sony Corp アモルフアス金属の形成方法及びアモルフアス金属膜を有する半導体装置
US6714625B1 (en) * 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5893621A (en) 1994-07-14 1999-04-13 Citizen Watch Co., Ltd. Liquid crystal display and method of manufacturing the same
GB9525784D0 (en) * 1995-12-16 1996-02-14 Philips Electronics Nv Hot carrier transistors and their manufacture
JP3193973B2 (ja) 1997-07-03 2001-07-30 松下電器産業株式会社 容量素子およびその製造方法
JPH11305267A (ja) 1998-04-23 1999-11-05 Seiko Epson Corp アクティブマトリクス基板およびその製造方法ならびに液晶パネルおよびそれを用いた電子機器
US6657230B1 (en) 1998-11-30 2003-12-02 Seiko Epson Corporation Electro-optical device having a symmetrically located contact hole and method of producing the same
JP4019600B2 (ja) 1998-11-30 2007-12-12 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
TW500937B (en) 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display
US7173275B2 (en) * 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
JP4157707B2 (ja) 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
JP4076954B2 (ja) 2002-01-28 2008-04-16 富士通株式会社 取引方法及びそれを実行するための取引システム
JP2003347308A (ja) * 2002-05-22 2003-12-05 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法
US7330369B2 (en) * 2004-04-06 2008-02-12 Bao Tran NANO-electronic memory array
CN101015066A (zh) * 2004-04-26 2007-08-08 科罗拉多大学理事会 热电子晶体管
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP2008004588A (ja) 2006-06-20 2008-01-10 Epson Imaging Devices Corp 非線形素子の製造方法、非線形素子および電気光学装置
CN100576472C (zh) * 2006-12-12 2009-12-30 中芯国际集成电路制造(上海)有限公司 具有非晶硅monos存储单元结构的半导体器件及其制造方法
JP4545780B2 (ja) 2007-07-09 2010-09-15 株式会社 日立ディスプレイズ 有機発光表示装置の製造方法
JP2009130167A (ja) 2007-11-26 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
US9306078B2 (en) * 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
JP2010123338A (ja) 2008-11-18 2010-06-03 Canon Inc 画像表示装置
US8436337B2 (en) * 2009-05-12 2013-05-07 The State of Oregon Acting By and Through The State Board of Higher Education on Behalf of Oregon State Unitiversity Amorphous multi-component metallic thin films for electronic devices
US8838116B2 (en) 2009-05-19 2014-09-16 Qualcomm Incorporated Minimizing interference to non-associated users
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR20180059577A (ko) 2009-11-27 2018-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US20140302310A1 (en) 2011-03-18 2014-10-09 The State of Oregon Acting by and Through the State Board of Higher Education on Behalf of Or... Amorphous multi-component metal/metal oxide nanolaminate metamaterials and devices based thereon
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103594521B (zh) 2012-08-17 2017-03-01 瀚宇彩晶股份有限公司 半导体元件
KR102155920B1 (ko) * 2012-11-12 2020-09-15 오레곤 스테이트 유니버시티 비정질 금속 박막 비선형 레지스터
CN104022044B (zh) 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN103268891B (zh) 2013-03-28 2016-08-10 北京京东方光电科技有限公司 一种薄膜晶体管、非晶硅平板探测基板及制备方法
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
US9876183B2 (en) 2015-01-30 2018-01-23 Northwestern University Charge-transporting metal oxide-polymer blend thin films
US10234734B2 (en) 2015-07-24 2019-03-19 Oregon State University In-plane switching liquid crystal display backplane using amorphous metal non-linear resistors as active sub-pixel devices
CN204994473U (zh) 2015-08-03 2016-01-27 上海爱农机电设备有限公司 便携式超细雾化机
WO2017066332A1 (en) 2015-10-13 2017-04-20 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
KR20170087574A (ko) 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP7068265B2 (ja) 2016-07-07 2022-05-16 アモルフィックス・インコーポレイテッド アモルファス金属ホットエレクトロントランジスタ
US10746614B2 (en) 2017-09-18 2020-08-18 Korea University Research And Business Foundation, Sejong Campus Stretchable multimodal sensor and method of fabricating of the same
KR101934026B1 (ko) 2017-09-21 2018-12-31 고려대학교 세종산학협력단 비정질 금속층을 포함하는 전극 또는 배선을 포함하는 유연 디스플레이 소자 및 이의 제조방법

Also Published As

Publication number Publication date
WO2018009901A1 (en) 2018-01-11
US11069799B2 (en) 2021-07-20
TWI678738B (zh) 2019-12-01
JP7068265B2 (ja) 2022-05-16
US10672898B2 (en) 2020-06-02
CN109564892A (zh) 2019-04-02
KR102443767B1 (ko) 2022-09-15
CN109564892B (zh) 2023-05-12
US20200259008A1 (en) 2020-08-13
US20190318926A1 (en) 2019-10-17
JP2019525461A (ja) 2019-09-05
KR20190018008A (ko) 2019-02-20

Similar Documents

Publication Publication Date Title
TWI678738B (zh) 微電子裝置及其形成方法
US10109647B2 (en) MOTFT with un-patterned etch-stop
US8049204B2 (en) Semiconductor memory device having variable resistance element and method for manufacturing the same
US9312368B2 (en) Graphene device including separated junction contacts and method of manufacturing the same
TWI809075B (zh) 電子裝置及具有其之顯示器
US8227872B2 (en) Heterojunction diode, method of manufacturing the same, and electronic device including the heterojunction diode
US20220406946A1 (en) Multi-channel transistor and manufacturing method by the same
KR20020052661A (ko) 티알에스 소자
KR101339426B1 (ko) 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자
JP2010171428A (ja) 薄膜ダイオード
RU2436190C1 (ru) Ячейка энергонезависимой электрически перепрограммируемой памяти
KR101821400B1 (ko) 2차원 물질 기반의 능동소자
US20230232663A1 (en) Circuits including non-linear components for electronic devices
KR102109712B1 (ko) 그래핀 실리콘 접합 트랜지스터
KR101945231B1 (ko) 2차원 물질 기반의 능동소자
JP2022129448A (ja) 半導体装置および浮遊ゲートデバイスの製造方法
KR20240090913A (ko) 비정질 금속 박막 트랜지스터
KR20230079195A (ko) 저조도 박막 트랜지스터