KR101339426B1 - 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자 - Google Patents

그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자 Download PDF

Info

Publication number
KR101339426B1
KR101339426B1 KR1020110115379A KR20110115379A KR101339426B1 KR 101339426 B1 KR101339426 B1 KR 101339426B1 KR 1020110115379 A KR1020110115379 A KR 1020110115379A KR 20110115379 A KR20110115379 A KR 20110115379A KR 101339426 B1 KR101339426 B1 KR 101339426B1
Authority
KR
South Korea
Prior art keywords
graphene
graphene nano
ribbon
thin film
nano
Prior art date
Application number
KR1020110115379A
Other languages
English (en)
Other versions
KR20130050169A (ko
Inventor
고건우
심성현
황성원
손철수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110115379A priority Critical patent/KR101339426B1/ko
Publication of KR20130050169A publication Critical patent/KR20130050169A/ko
Application granted granted Critical
Publication of KR101339426B1 publication Critical patent/KR101339426B1/ko

Links

Images

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)

Abstract

경사 플라즈마 에칭 기술을 이용하여 대면적의 그래핀 나노-리본을 제조하는 방법, 상기 방법으로 제조된 그래핀 나노-리본, 및 상기 그래핀 나노-리본을 이용한 전자 소자를 개시한다. 개시된 그래핀 나노-리본을 제조하는 방법은, 기판을 메사 에칭하여 다수의 홈과 돌출부를 형성하는 단계, 기판 위에 산화 그래핀 박막층을 형성하는 단계, 기판을 기울여 반응성 이온 에칭(RIE) 방식으로 산화 그래핀 박막층을 식각하는 단계, 및 돌출부의 일측에 남아 있는 산화 그래핀 박막층을 환원시켜 그래핀 나노-리본을 형성하는 단계를 포함할 수 있다. 이때, 그래핀 나노-리본의 폭에 따라 그래핀 나노-리본이 에너지 밴드 갭을 가질 수 있다.

Description

그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자{Graphene nano-ribbon, method of fabricating the graphene nano-ribbon, and electronic device using the graphene nano-ribbon}
개시된 실시예들은 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자에 관한 것으로, 더욱 상세하게는 경사 플라즈마 에칭 기술을 이용하여 대면적의 그래핀 나노-리본을 제조하는 방법, 상기 방법으로 제조된 그래핀 나노-리본, 및 상기 그래핀 나노-리본을 이용한 전자 소자에 관한 것이다.
그래핀은 탄소 원자 한 층으로 만들어진 벌집 구조의 2차원 박막을 말한다. 탄소 원자는 sp2 혼성 궤도에 의해 화학 결합시 이차원 구조를 가지는 탄소 육각망면을 형성한다. 이 평면 구조를 가지는 탄소 원자의 집합체가 그래핀인데, 그 두께가 단지 탄소 원자 한 개에 불과한 약 0.34 nm이다. 이러한 그래핀은 구조적, 화학적으로 매우 안정적이며, 우수한 전도체로서 실리콘보다 약 100배 정도 빠른 전하 이동도를 가지고, 구리보다 약 100배 정도 많은 전류를 흐르게 할 수 있다. 또한, 그래핀은 투명도가 우수한데, 종래에 투명 전극으로 사용되던 ITO(indium tin oxide)보다 높은 투명도를 가질 수 있다. 위와 같은 그래핀의 특성들을 이용하여 전자 소자에 그래핀을 적용하고자 하는 다양한 연구들이 진행되고 있다.
한편, 도핑 또는 패터닝되지 않은 순수한 그래핀 그 자체는 전도대와 가전자대가 서로 만나 에너지 밴드 갭을 가지고 있지 않다. 그래핀을 전자 소자에서 다양하게 활용하기 위하여, 그래핀을 도핑하거나 또는 특정한 형태로 패터닝하여 그래핀이 에너지 밴드갭을 갖도록 하는 연구가 진행되고 있다. 예를 들어, 그래핀을 나노-리본의 형태로 매우 작게 패터닝하는 것도 그래핀이 에너지 밴드 갭을 갖도록 하는 방안 중에 하나이다. 그래핀 나노-리본은 폭의 크기와 가장자리의 형태를 적절히 선택함으로써 반도체와 같은 에너지 밴드 갭을 가질 수 있다.
대면적의 그래핀 나노-리본을 용이하게 제조하기 위한 방법이 제공된다.
또한, 상기 방법으로 제공된 그래핀 나노-리본, 및 상기 그래핀 나노-리본을 이용한 전자 소자가 제공된다.
본 발명의 일 유형에 따르면, 기판의 상부 표면을 메사 에칭하여 다수의 홈과 돌출부를 형성하는 단계; 상기 다수의 홈과 돌출부들을 갖는 상기 기판의 상부 표면 위에 전체적으로 산화 그래핀 박막층을 형성하는 단계; 기판을 기울여 반응성 이온 에칭(RIE) 방식으로 산화 그래핀 박막층을 에칭하는 단계; 및 상기 홈 내에서 돌출부의 측벽에 남아 있는 산화 그래핀 박막층을 환원시켜 그래핀 나노-리본을 형성하는 단계;를 포함하는 그래핀 나노-리본의 제조 방법이 제공될 수 있다.
예를 들어, 상기 다수의 홈과 돌출부는 서로 나란한 띠의 형태로 길게 연장되어 형성될 수 있다.
일 실시예에서, 상기 산화 그래핀 박막층은 상기 홈과 돌출부 위에 일정한 두께로 형성될 수 있다.
상기 산화 그래핀 박막층을 형성하는 단계는 용액 내에 분산된 산화 그래핀을 상기 기판 위에 스핀 코팅하는 단계를 포함할 수 있다.
상기 그래핀 나노-리본의 제조 방법은, 상기 산화 그래핀 박막층을 형성하기 전에, 상기 기판의 표면을 친수성 처리하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 산화 그래핀 박막층을 에칭하는 단계는 산소 플라즈마 분위기에서 수행되며, 상기 기판이 기울어지면서 상기 돌출부에 의해 가려지게 되는 홈 내의 산화 그래핀 박막층의 일부를 제외하고 나머지 산화 그래핀 박막층이 에칭될 수 있다.
상기 산화 그래핀 박막층을 환원시켜 그래핀 나노-리본을 형성하는 단계는 하이드라진을 환원제로 사용하여 60℃의 온도로 수행될 수 있다.
또한, 본 발명의 다른 유형에 따르면, 상술한 방법으로 형성된 그래핀 나노-리본이 제공될 수 있다.
또한, 본 발명의 또 다른 유형에 따르면, 상술한 방법으로 그래핀 나노-리본을 형성하는 단계; 상기 그래핀 나노-리본과 전기적으로 연결되는 제 1 전극과 제 2 전극을 형성하는 단계; 상기 제 1 전극과 제 2 전극 사이의 상기 그래핀 나노-리본 상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 게이트를 형성하는 단계;를 포함하는 전자 소자의 제조 방법이 제공될 수 있다.
예를 들어, 상기 제 1 전극과 제 2 전극은 인접한 두 돌출부 사이에서 상기 그래핀 나노-리본을 가로질러 형성될 수 있다.
또한, 본 발명의 또 다른 유형에 따르면, 상부 표면에서 다수의 홈과 다수의 돌출부를 갖는 기판; 상기 기판의 홈 내에서 상기 돌출부의 한쪽 측벽에 형성되어 있는 그래핀 나노-리본; 상기 그래핀 나노-리본과 전기적으로 연결되는 제 1 전극과 제 2 전극; 상기 제 1 전극과 제 2 전극 사이의 상기 그래핀 나노-리본 상에 형성된 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 게이트;를 포함하는 전자 소자가 제공될 수 있다.
여기서, 상기 그래핀 나노-리본은 상술한 방법으로 형성된 것일 수 있다.
개시된 그래핀 나노-리본의 제조 방법에 따르면, 기판의 표면 위에 대면적의 그래핀 나노-리본을 용이하게 제작할 수 있다. 따라서, 그래핀 나노-리본을 이용하여 전자 소자를 제조할 때, 소자의 집적화에 유리하다.
또한, 개시된 그래핀 나노-리본의 제조 방법에 따르면, 그래핀 나노-리본의 폭을 용이하게 조절할 수 있어서, 그래핀 나노-리본이 원하는 크기의 에너지 밴드 갭을 갖도록 제작할 수 있다.
마지막으로, 개시된 그래핀 나노-리본의 제조 방법에 따르면, 기판의 패터닝 형태에 따라 그래핀 나노-리본을 기판 위에 원하는 형태로 정렬할 수 있다.
도 1 내지 도 6은 일 실시예에 따른 그래핀 나노-리본의 제조 방법을 차례로 보이는 단면도이다.
도 7은 도 1 내지 도 6에 도시된 방법으로 제조된 그래핀 나노-리본을 이용한 전자 소자를 보이는 평면도이다.
도 8은 도 7의 A-A' 라인을 따라 절단된 전자 소자의 단면도이다.
도 9는 도 7의 B-B' 라인을 따라 절단된 전자 소자의 단면도이다.
이하, 첨부된 도면들을 참조하여, 진공 필터링 기술을 이용하여 대면적의 나노-리본을 제조하는 방법, 상기 방법으로 제조된 그래핀 나노-리본, 및 상기 그래핀 나노-리본을 이용한 전자 소자에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
도 1 내지 도 6은 일 실시예에 따른 그래핀 나노-리본의 제조 방법을 차례로 보이는 단면도이다.
먼저, 도 1에 도시된 바와 같이, 평평한 표면을 갖는 기판(11)을 마련한다. 기판(11)으로는 예를 들어 SiO2나 유리(glass)와 같이 그래핀과의 결합성이 우수한 재료를 사용할 수 있다. 그런 후, 도 2에 도시된 바와 같이, 기판(11)의 상부 표면을 메사(mesa) 에칭하여, 기판(11)의 상부 표면에 다수의 홈(13)과 돌출부(12)를 형성한다. 도시되지는 않았지만, 기판(11)의 상부 표면에 마스크를 배치한 후, 마스크에 의해 가려지지 않은 기판(11)의 일부를 에칭할 수 있다. 에칭에 의해 제거된 기판(11)의 일부 영역은 홈(13)이 되며, 제거되지 않은 기판(11)의 나머지 영역은 돌출부(12)가 될 수 있다. 예를 들어, 홈(13)의 깊이는 수 nm 내지 수백 nm일 수 있으며, 홈(13)의 폭도 수 nm 내지 수백 nm일 수 있다. 홈(13)의 깊이와 폭은 이후 형성될 그래핀 나노-리본의 치수에 따라 적절히 선택될 수 있다. 도 2에는 편의상 단지 2개의 홈(13)만이 도시되었지만, 실제로는 매우 많은 수의 돌출부(12)와 홈(13)이 형성될 수 있다. 또한, 다수의 돌출부(12)와 홈(13)들은, 예를 들어, 간단하게는 서로 나란한 띠의 형태로 길게 연장되어 형성될 수도 있지만, 이후에 형성하고자 하는 그래핀 나노-리본의 형태에 따라 다양한 다른 형태로 돌출부(12)와 홈(13)들을 패터닝할 수 있다.
다음으로, 도 3을 참조하면, 돌출부(12)와 홈(13)들을 갖는 기판(11)의 상부 표면 위에 전체적으로 산화 그래핀 박막층(14)을 형성한다. 도 3에 도시된 바와 같이, 산화 그래핀 박막층(14)은 돌출부(12)와 홈(13) 위에 일정한 두께로 형성될 수 있다. 산화 그래핀(graphene oxide)은 표면의 탄소 원자에 '-OH'기와 '-COOH'기 등과 같은 산소함유기가 결합된 것으로, 예를 들어 그래파이트(graphite) 단결정 분말을 화학적으로 처리하여 얻을 수 있다. 산화 그래핀 박막층(14)은, 예를 들어, 용액 내에 분산된 산화 그래핀을 기판(11) 위에 스핀 코팅함으로써 형성될 수 있다. 산화 그래핀이 친수성을 갖기 때문에, 산화 그래핀 박막층(14)을 형성하기 전에, 기판(11)의 표면 위에 친수성 코팅을 하거나 또는 플라즈마 처리나 UV 오존처리 등과 같은 표면 처리를 통해 기판(11)이 친수성을 갖도록 할 수 있다.
이렇게 산화 그래핀 박막층(14)을 형성한 후에는, 도 4에 도시된 바와 같이, 기판(11)을 기울여서 반응성 이온 에칭(RIE) 방식으로 산화 그래핀 박막층(14)을 에칭한다. 예를 들어, 산소 플라즈마 분위기에서 산화 그래핀 박막층(14)을 에칭할 수 있다. 본 실시예에 따르면, 기판(11)이 기울어져 있기 때문에, 홈(13) 내에 형성된 산화 그래핀 박막층(14)의 일부는 돌출부(12)에 의해 가려지게 된다. 따라서, 돌출부(12)에 의해 가려진 홈(13) 내의 일부 산화 그래핀 박막층(14)을 제외하고, 나머지 산화 그래핀 박막층(14)은 제거된다.
따라서, 에칭 종료 후에는, 도 5에 도시된 바와 같이, 홈(13) 내의 일부 산화 그래핀 박막층(14)만이 돌출부(12)의 측벽에 남아 있게 된다. 남아 있는 산화 그래핀 박막층(14)의 폭은 기판(11)의 경사 각도에 따라 조절될 수 있다. 예를 들어, 이후 형성될 그래핀 나노-리본의 폭을 상대적으로 넓게 하고자 하는 경우에는 기판(11)의 경사 각도를 상대적으로 증가시킬 수 있다. 반면, 이후 형성될 그래핀 나노-리본의 폭을 상대적으로 좁게 하고자 하는 경우에는, 기판(11)의 경사 각도를 상대적으로 작게 할 수 있다. 여기서, 경사 각도는 수평 방향과 기판(11)의 표면 사이의 내각으로 정의될 수 있다.
상술한 바와 같이, 산화 그래핀 박막층(14)을 반응성 이온 에칭 방식으로 패터닝한 후에는, 도 6에 도시된 바와 같이, 산화 그래핀 박막층(14)을 환원시켜 그래핀 나노-리본(15)을 형성할 수 있다. 예를 들어, 하이드라진(hydrazine)을 환원제로 사용하여 챔버 내에서 약 60℃의 온도로 기판(11)을 가열하면, 기판(11) 상의 산화 그래핀 박막층(14)이 그래핀으로 환원된다. 그러면, 도 6에 도시된 바와 같이, 홈(13) 내에서 돌출부(12)의 측벽에 좁은 띠 모양으로 그래핀 나노-리본(15)이 형성될 수 있다.
도 1 내지 도 6에 도시된 그래핀 나노-리본(15)의 제조 방법에 따르면, 산화 그래핀 박막층(14)을 대면적으로 코팅하고 에칭하는 것이 가능하기 때문에, 대면적의 그래핀 나노-리본(15)을 기판의 표면(11) 위에 용이하게 제작할 수 있다. 따라서, 그래핀 나노-리본(15)을 이용하여 전자 소자를 제조할 때, 소자의 집적화에 유리하다. 또한, 본 실시예에 따른 그래핀 나노-리본(15)의 제조 방법의 경우, 그래핀 나노-리본(15)의 폭을 용이하게 조절할 수 있어서, 그래핀 나노-리본(15)이 원하는 크기의 에너지 밴드 갭을 갖도록 제작할 수 있다. 예컨대, 단순히 기판(11)의 경사 각도를 조절함으로써 그래핀 나노-리본(15)의 폭을 조절할 수 있다. 또한 본 실시예에 따르면, 기판(11)의 패터닝 형태에 따라 기판(11) 위에서 그래핀 나노-리본(15)들을 원하는 형태로 정렬할 수 있다. 예를 들어, 도 2에 도시된 에칭 과정에서 돌출부(12)와 홈(13)의 패터닝 형태에 따라, 최종적으로 형성되는 그래핀 나노-리본(15)들의 정렬 형태가 결정될 수 있다.
이렇게 형성된 그래핀 나노-리본(15)은 그의 매우 좁은 폭으로 인하여 에너지 밴드 갭을 갖게 된다. 따라서, 실리콘과 같은 반도체 재료 대신에 그래핀 나노-리본(15)을 전자 소자의 제조에 사용될 수 있다.
도 7 내지 도 9는 상술한 방식으로 형성된 그래핀 나노-리본(15)을 이용하여 제조된 전자 소자, 예를 들어 박막 트랜지스터의 구조를 개략적으로 나타내고 있다. 예를 들어, 그래핀 나노-리본(15)을 이용한 전자 소자를 보이는 평면도이며, 도 8은 도 7의 A-A' 라인을 따라 절단된 전자 소자의 단면도이고, 도 9는 도 7의 B-B' 라인을 따라 절단된 전자 소자의 단면도이다. 도 7 내지 도 9에서는 편의상 단지 하나의 홈(13) 내에서 형성된 그래핀 나노-리본(15)만을 보이고 있으며, 단지 하나의 전자 소자만을 보이고 있다. 그러나 실제로는 기판(11) 상에 다수의 홈(13)들이 형성되어 있고 다수의 그래핀 나노-리본(15)들이 형성되어 있으므로, 하나의 기판(11) 상에서 매우 많은 수의 전자 소자를 한꺼번에 제작할 수 있다.
먼저, 도 7을 참조하면, 홈(13) 내에 형성된 그래핀 나노-리본(15)을 가로질러 제 1 전극(16)과 제 2 전극(17)이 인접한 두 돌출부(12) 사이에 형성되어 있다. 예를 들어, 제 1 전극(16)과 제 2 전극(17)은 서로 나란하게 배치될 수 있다. 제 1 전극(16)과 제 2 전극(17)은, 예를 들어 도 8의 단면도에 도시된 바와 같이, 인접한 두 돌출부(12)의 상부 표면과, 상기 두 돌출부(12) 사이의 홈(13)의 바닥, 및 홈(13) 내에서 어느 한 돌출부(12)의 측면에 형성된 그래핀 나노-리본(15)의 상부 표면 위에 걸쳐 형성될 수 있다. 그러나, 제 1 전극(16)과 제 2 전극(17)의 배치가 반드시 이에 한정되는 것은 아니다. 제 1 전극(16)과 제 2 전극(17)은 적어도 그래핀 나노-리본(15)과 전기적으로 연결될 수 있다면, 어떠한 배치 형태를 갖더라도 무방하다. 다만, 도 8에 도시된 형태의 경우, 제 1 전극(16)과 제 2 전극(17)을 형성하기가 용이하다.
또한, 도 7을 참조하면, 제 1 전극(16)과 제 2 전극(17) 사이의 그래핀 나노-리본(15) 상에는 게이트 절연막(18, 도 9 참조)과 게이트(19)가 형성될 수 있다. 도 9의 단면도를 참조하면, 그래핀 나노-리본(15) 상에 게이트 절연막(18)을 형성하고, 게이트 절연막(18) 상에 게이트(19)를 형성할 수 있다. 도 9에는, 그래핀 나노-리본(15) 위에만 게이트 절연막(18)이 형성된 것으로 도시되어 있으나, 제 1 및 제 2 전극(16, 17)과 마찬가지로, 게이트 절연막(18)도 역시 인접한 두 돌출부(12)의 상부 표면과, 상기 두 돌출부(12) 사이의 홈(13)의 바닥, 및 홈(13) 내에서 어느 한 돌출부(12)의 측면에 형성된 그래핀 나노-리본(15)의 상부 표면 위에 걸쳐 형성될 수 있다.
예를 들어, 게이트 절연막(18)은 SiO2, SiNx 등과 같은 재료를 사용할 수 있으며, 제 1 전극(16), 제 2 전극(17) 및 게이트(19)는 전도성을 갖는 금속이나 전도성 금속 산화물로 이루어질 수 있다. 그래핀 나노-리본(15)을 이용한 이러한 박막 트랜지스터는 그래핀의 우수한 전자 이동도로 인하여 저전력 및 고속 동작이 가능할 수 있다. 또한, 그래핀 나노-리본(15)이 에너지 밴드 갭을 갖기 때문에, 게이트(19)에 인가되는 전압에 따라 제 1 전극(16)과 제 2 전극(17) 사이로 흐르는 전류를 제어하는 것이 가능하다.
도 7 내지 도 9에는 박막 트랜지스터를 예시적으로 도시하였지만, 그래핀 나노-리본(15)은 그 외에도 다양한 전자 소자에 응용될 수 있다. 예를 들어, 그래핀 나노-리본(15)을 n형 및/또는 p형으로 도핑하여 다이오드나 전계 효과 트랜지스터를 제작할 수 있으며, 나아가 집적 회로의 제작도 가능하다. 또한, 각종 센서 등에도 응용이 가능하다.
지금까지, 본 발명의 이해를 돕기 위하여 진공 필터링 기술을 이용하여 대면적의 나노-리본을 제조하는 방법, 상기 방법으로 제조된 그래핀 나노-리본, 및 상기 그래핀 나노-리본을 이용한 전자 소자에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
11.....기판 12.....돌출부
13.....홈 14.....산화 그래핀 박막층
15.....그래핀 나노-리본 16.....제 1 전극
17.....제 2 전극 18.....게이트 절연막
19.....게이트

Claims (13)

  1. 기판의 상부 표면을 메사 에칭하여 다수의 홈과 돌출부를 형성하는 단계;
    상기 다수의 홈과 돌출부들을 갖는 상기 기판의 상부 표면 위에 전체적으로 산화 그래핀 박막층을 형성하는 단계;
    기판을 기울여 반응성 이온 에칭(RIE) 방식으로 산화 그래핀 박막층을 에칭하는 단계; 및
    상기 홈 내에서 돌출부의 측벽에 남아 있는 산화 그래핀 박막층을 환원시켜 그래핀 나노-리본을 형성하는 단계;를 포함하는 그래핀 나노-리본의 제조 방법.
  2. 제 1 항에 있어서,
    상기 다수의 홈과 돌출부는 서로 나란한 띠의 형태로 길게 연장되어 형성되는 그래핀 나노-리본의 제조 방법.
  3. 제 1 항에 있어서,
    상기 산화 그래핀 박막층은 상기 홈과 돌출부 위에 일정한 두께로 형성되는 그래핀 나노-리본의 제조 방법.
  4. 제 1 항에 있어서,
    상기 산화 그래핀 박막층을 형성하는 단계는 용액 내에 분산된 산화 그래핀을 상기 기판 위에 스핀 코팅하는 단계를 포함하는 그래핀 나노-리본의 제조 방법.
  5. 제 1 항에 있어서,
    상기 산화 그래핀 박막층을 형성하기 전에, 상기 기판의 표면을 친수성 처리하는 단계를 더 포함하는 그래핀 나노-리본의 제조 방법.
  6. 제 1 항에 있어서,
    상기 산화 그래핀 박막층을 에칭하는 단계는 산소 플라즈마 분위기에서 수행되며, 상기 기판이 기울어지면서 상기 돌출부에 의해 가려지게 되는 홈 내의 산화 그래핀 박막층의 일부를 제외하고 나머지 산화 그래핀 박막층이 에칭되는 그래핀 나노-리본의 제조 방법.
  7. 제 1 항에 있어서,
    상기 산화 그래핀 박막층을 환원시켜 그래핀 나노-리본을 형성하는 단계는 하이드라진을 환원제로 사용하여 60℃의 온도로 수행되는 그래핀 나노-리본의 제조 방법.
  8. 일 방향으로 길게 연장되고 양 측면 및 바닥면을 가지며 단면이 사각형 구조를 갖는 홈 내에 배치되고, 상기 일 방향을 따라 상기 홈의 어느 한 측면과 바닥면 일부에 배치되어, 단면이 “┘” 또는 “└” 구조를 갖는 그래핀 나노-리본.
  9. 제 1 항 내지 제 7 항 중 어느 한 항의 방법으로 그래핀 나노-리본을 형성하는 단계;
    상기 그래핀 나노-리본과 전기적으로 연결되는 제 1 전극과 제 2 전극을 형성하는 단계;
    상기 제 1 전극과 제 2 전극 사이의 상기 그래핀 나노-리본 상에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 게이트를 형성하는 단계;를 포함하는 전자 소자의 제조 방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서,
    상기 제 1 전극과 제 2 전극은 인접한 두 돌출부 사이에서 상기 그래핀 나노-리본을 가로질러 형성되는 전자 소자의 제조 방법.
  11. 상부 표면에서 다수의 홈과 다수의 돌출부를 갖는 기판;
    제 8 항의 그래핀 나노-리본;
    상기 그래핀 나노-리본과 전기적으로 연결되는 제 1 전극과 제 2 전극;
    상기 제 1 전극과 제 2 전극 사이의 상기 그래핀 나노-리본 상에 형성된 게이트 절연막; 및
    상기 게이트 절연막 상에 형성된 게이트;를 포함하는 전자 소자.
  12. 삭제
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 제 1 전극과 제 2 전극은 인접한 두 돌출부 사이에서 상기 그래핀 나노-리본을 가로질러 형성되어 있는 전자 소자.
KR1020110115379A 2011-11-07 2011-11-07 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자 KR101339426B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110115379A KR101339426B1 (ko) 2011-11-07 2011-11-07 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110115379A KR101339426B1 (ko) 2011-11-07 2011-11-07 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자

Publications (2)

Publication Number Publication Date
KR20130050169A KR20130050169A (ko) 2013-05-15
KR101339426B1 true KR101339426B1 (ko) 2013-12-10

Family

ID=48660668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110115379A KR101339426B1 (ko) 2011-11-07 2011-11-07 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자

Country Status (1)

Country Link
KR (1) KR101339426B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102250190B1 (ko) 2014-10-31 2021-05-10 삼성전자주식회사 나노버블을 가진 그래핀 구조체 및 그 제조방법
CN114604865B (zh) * 2020-12-09 2024-03-01 清华大学 石墨烯纳米带复合结构及其制备方法
CN116314545B (zh) * 2023-03-28 2024-04-09 佛山思坦半导体科技有限公司 一种转色膜片、制备方法及微发光二极管器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034535A (ja) * 1989-06-01 1991-01-10 Oki Electric Ind Co Ltd 配線パターンの形成方法
JP2011045944A (ja) * 2009-08-26 2011-03-10 National Institute For Materials Science ナノリボン及びその製造方法、ナノリボンを用いたｆｅｔ及びその製造方法、ナノリボンを用いた塩基配列決定方法およびその装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034535A (ja) * 1989-06-01 1991-01-10 Oki Electric Ind Co Ltd 配線パターンの形成方法
JP2011045944A (ja) * 2009-08-26 2011-03-10 National Institute For Materials Science ナノリボン及びその製造方法、ナノリボンを用いたｆｅｔ及びその製造方法、ナノリボンを用いた塩基配列決定方法およびその装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Phys. Chem. C Vol.113, 2009, pages 19119-19122 (2009.10.09.) *
J. Phys. Chem. C Vol.113, 2009, pages 19119-19122 (2009.10.09.)*

Also Published As

Publication number Publication date
KR20130050169A (ko) 2013-05-15

Similar Documents

Publication Publication Date Title
US10109647B2 (en) MOTFT with un-patterned etch-stop
US8168964B2 (en) Semiconductor device using graphene and method of manufacturing the same
TWI242841B (en) Doping of semiconductor fin device
KR101813173B1 (ko) 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
KR102216543B1 (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
KR101718961B1 (ko) 그래핀을 포함하는 반도체 소자 및 그 제조 방법
JP6323114B2 (ja) 電子デバイス及びその製造方法
CN109564892B (zh) 非晶态金属热电子晶体管
KR20160093376A (ko) 금속 칼코게나이드 소자 및 그 제조 방법
KR102059131B1 (ko) 그래핀 소자 및 이의 제조 방법
KR101339426B1 (ko) 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자
US20150255552A1 (en) Semiconductor device and manufacturing method thereof
JP5841013B2 (ja) 半導体装置
WO2005074035A1 (ja) 電界効果型トランジスタおよびその製造方法
CN113471213B (zh) 基于内嵌空腔soi衬底的多栅mos器件及其制备方法
TWI793520B (zh) 半導體元件及其製備方法
WO2017208301A1 (ja) 半導体装置
KR20120076297A (ko) 그래핀의 형성 방법 및 이를 이용한 전자 소자와 그 형성 방법
CN110120418A (zh) 垂直纳米线晶体管及其形成方法
JP2015035478A (ja) 電界効果トランジスタ
KR101415293B1 (ko) 팔라듐-수소 시스템을 이용한 그라핀의 부분 도핑을 통해 형성된 반도체 소자 및 이의 제조방법
TWI600164B (zh) 微電子結構及其形成方法（一）
TWI621263B (zh) 二維過渡金屬硫族化合物場效電晶體結構及其製程方法
CN105932065A (zh) 半导体装置及其制造方法
TW200541038A (en) Misalignment-tolerant methods for fabricating multiplexing/demultiplexing architectures

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee