TW201805935A - 透過電荷共用將位元線預充電 - Google Patents

透過電荷共用將位元線預充電 Download PDF

Info

Publication number
TW201805935A
TW201805935A TW106126733A TW106126733A TW201805935A TW 201805935 A TW201805935 A TW 201805935A TW 106126733 A TW106126733 A TW 106126733A TW 106126733 A TW106126733 A TW 106126733A TW 201805935 A TW201805935 A TW 201805935A
Authority
TW
Taiwan
Prior art keywords
bit line
switch
voltage level
supply line
charge
Prior art date
Application number
TW106126733A
Other languages
English (en)
Other versions
TWI720236B (zh
Inventor
馬姆特 辛納格
鄭基廷
廖宏仁
琮永 張
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201805935A publication Critical patent/TW201805935A/zh
Application granted granted Critical
Publication of TWI720236B publication Critical patent/TWI720236B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一項實施例中，提供一種靜態隨機存取記憶體(SRAM)裝置。該SRAM裝置包括：複數個記憶體單元；一位元線，其在資料節點處耦合至該複數個記憶體單元中之一第一組；及一第一電壓供應線，其耦合至該複數個記憶體單元中之一第二組。該SRAM裝置進一步包括：一第一開關，其用於將該第一電壓供應線選擇性地耦合至一第一電壓源以將該第一電壓供應線充電至一第一電壓位準；及一第二開關，其用於將該第一電壓供應線選擇性地耦合至該位元線以將該位元線預充電至比該第一電壓位準小之一位元線電壓位準。

Description

透過電荷共用將位元線預充電
此專利文件中所闡述之技術一般而言係關於SRAM裝置且更特定而言係關於位元線預充電電路及對一SRAM裝置中之一位元線預充電之方法。
靜態隨機存取記憶體(SRAM)通常用於電子裝置。SRAM單元具有在不需要再新之情況下保存資料之有利構件。SRAM單元可包含不同數目個電晶體，且因此通常由電晶體之數目指代(舉例而言，六電晶體(6T) SRAM、八電晶體(8T) SRAM及諸如此類)。電晶體通常形成用於儲存一資料位元之一資料鎖存器。可添加額外電晶體以控制對電晶體之存取。SRAM單元通常配置為具有列及行之一陣列。通常，SRAM單元之每一列連接至一字線，該字線判定是否選擇當前SRAM單元。SRAM單元之每一行連接至一位元線(或一對位元線)，此用於將一資料位元儲存至一選定SRAM單元中或自選定SRAM單元讀取一所儲存資料位元。
在一項實施例中，提供一種靜態隨機存取記憶體(SRAM)裝置。SRAM裝置包括：複數個記憶體單元；一位元線，其在資料節點處耦合至該複數個記憶體單元中之一第一組；及一第一電壓供應線，其耦合至該複數個記憶體單元中之一第二組。SRAM裝置進一步包括：一第一開關，其用於將第一電壓供應線選擇性地耦合至一第一電壓源以將第一電壓供應線充電至一第一電壓位準；及一第二開關，其用於將該第一電壓供應線選擇性地耦合至該位元線以將該位元線預充電至比該第一電壓位準小之一位元線電壓位準。 在另一實施例中，提供一種靜態隨機存取記憶體(SRAM)裝置。SRAM裝置包括：複數個記憶體單元；一第一位元線，其耦合至複數個記憶體單元中之一第一組；一第二位元線，其耦合至複數個記憶體單元中之一第二組；一第一電壓供應線，其耦合至複數個記憶體單元中之第一組；一第二電壓供應線，其耦合至複數個記憶體單元中之第二組；一第一開關，其經組態以將第二電壓供應線選擇性地耦合至一第一電壓源以將第二電壓供應線充電至一第一電壓位準；一第二開關，其經組態以將第一電壓供應線選擇性地耦合至第一電壓源以將第一電壓供應線充電至第一電壓位準；一第三開關，其經組態以將第二電壓供應線選擇性地耦合至第一位元線以將第一位元線預充電至一第一位元線電壓位準；及一第四開關，其經組態以將第一電壓供應線選擇性地耦合至第二位元線以將第二位元線預充電至一第二位元線電壓位準。 在另一實施例中，提供一靜態隨機存取記憶體(SRAM)裝置中之一方法。該方法包括：提供一第一開關以用於將一第一電壓供應線選擇性地耦合至一第一電壓源以將第一電壓供應線充電至一第一電壓位準；提供一第二開關以用於將一位元線選擇性地耦合至第一電壓供應線以將位元線充電至比第一電壓位準低之一第二電壓位準；及操作第一開關及第二開關以將位元線充電至第二電壓位準。
以下揭露提供用於實施所提供標的物之不同構件之諸多不同實施例或實例。下文闡述組件及配置之特定實例以簡化本揭露。當然，此等僅係實例且並非意欲係限制性的。舉例而言，在以下說明中在一第二構件上方或在一第二構件上形成一第一構件可包含其中第一構件及第二構件以直接接觸方式而形成之實施例，且亦可包含其中額外構件可形成於第一構件與第二構件之間使得第一構件與第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複參考編號及/或字母。此重複係出於簡單及清晰目的且自身並不指示所論述之各種實施例及/或組態之間的一關係。 此外，為便於說明，本文中可使用空間相對術語(諸如「下面」、「下方」、「下部」、「上面」、「上部」及諸如此類)以闡述一個元件或構件與另一(些)元件或構件之關係，如各圖中所圖解說明。該等空間相對術語意欲除各圖中所繪示之定向以外亦涵蓋裝置在使用或操作中之不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且可同樣相應地解釋本文中所使用之空間相對描述語。 本文中闡述用於減小併入SRAM電路之SRAM裝置及晶片中之功率消耗之技術。在於讀取及寫入操作期間對位元線(BL)充電或放電期間發生SRAM耗散大量總主動功率。因此，減小BL功率消耗可導致經減小SRAM主動功率消耗且因此導致經減小晶片主動功率消耗。 可藉由將BL預充電至比記憶體單元之高電壓位準(VDD )小之一BL電壓位準(VBL )而達成較低BL功率消耗。將BL預充電至小於VDD 之VBL 亦具有改良讀取靜態雜訊裕量之額外益處且可幫助改良SRAM Vmin 。尤其對於一廣泛範圍之宏觀大小及縱橫比，形成小於VDD 之一預充電電壓VBL 可係挑戰性的。本文中闡述用以形成關於宏觀大小及縱橫比可係恆定的一預充電電壓之一電荷共用方案。 圖1係一實例性SRAM電路10之一方塊圖。實例性SRAM電路10包含包括複數個記憶體或位元單元14之一記憶體陣列12之一部分。一高電壓供應線(VVDD) 16耦合至每一位元單元16。一位元線(BL) 18及一互補位元線(BLB) 20分別耦合至每一記憶體單元中之一資料節點及互補資料節點。位元線及互補位元線分別具有由一位元線電容器CBL 22及互補位元線電容器CBLB 24表示之一位元線電容。高電壓供應線(VVDD) 16具有由一高電壓供應線電容器CVVDD 26表示之一高電壓供應線電容。一字線28亦耦合至每一位元單元14。 實例性SRAM電路10亦包含將位元線18及互補位元線20選擇性地充電至比由一高電壓源30供應之一高電壓位準(VDD )小之一位元線電壓(VBL )之一開關組。展示一第一開關S0、一第二開關S1及一第三開關S2。可操作第一開關S0以將VVDD 16選擇性地耦合至高電壓源30以將電荷儲存於CVVDD 26中從而將VVDD 16充電至VDD 。可操作第二開關S1以將BL 18選擇性地耦合至VVDD 16以允許CBL 22共用儲存於CVVDD 26中之電荷從而將BL 18充電至比VDD 小之一位元線電壓位準(VBL )。當使CBL 22共用儲存於CVVDD 26中之電荷時，將VVDD 16部分地放電至比VDD 小之一電壓位準且因此將BL 18充電至比VDD 小之一位元線電壓位準(VBL )。可操作第三開關S2以將BLB 20選擇性地耦合至VVDD 16 (在此實例中透過S1)以允許CBLB 24共用儲存於CVVDD 26中之電荷以將BLB 20充電至比VDD 小之一互補位元線電壓位準。在其他實例中，可將第三開關S2較直接地耦合至VVDD 16 (例如，不透過S1)以允許CBLB 24共用儲存於CVVDD 26中之電荷以將BLB 20充電至比VDD 小之一互補位元線電壓位準(VBLB )。在此實例中，VBL 實質上等於VBLB 。 圖2係繪示一實例性SRAM記憶體單元14之一示意圖。所繪示之實例性記憶體單元14在此項技術中被稱為一6T (六電晶體)記憶體單元。雖然在此實例中展示一6T記憶體單元14，但在其他實例中可使用其他類型之記憶體單元(諸如一8T、10T或其他)。實例性記憶體單元14包含耦合至兩個交叉耦合反向器(34、36)之一高電壓供應節點32、耦合於交叉耦合反向器中之一者(34)之輸出與由字線28驅動之一第一通過裝置40之間的一資料節點38及耦合於另一交叉耦合反向器(36)之輸出與由字線28驅動之一第二通過裝置44之間的一互補資料節點42。BL 18透過第一通過裝置40耦合至資料節點38且BLB 20透過第二通過裝置44耦合至互補資料節點42。高電壓供應線16耦合至高電壓供應節點32。 圖3係圖解說明在一SRAM記憶體電路中用於使用(舉例而言)圖1及圖2中所繪示之實例性記憶體電路存取記憶體單元之一實例性方法之一程序流程圖。在圖1、圖2及圖3之實例中，高電壓供應線VVDD及BL耦合至相同記憶體單元(或替代地各自連接至重疊記憶體單元組，亦即，高電壓供應線VVDD所耦合至之記憶體單元中之某些(若非所有)與BL所連接至之記憶體單元中之某些(若非所有)相同。在此實例性方法中，藉由電荷共用將BL預充電至比VDD 小之一VBL (操作100)。換言之，使CBL 共用儲存於CVVDD 中之電荷以將BL充電至比VDD 小之一位元線電壓位準VBL 。在對BL充電之後，將高電壓供應線VVDD重新充電至VDD (操作102)。在將高電壓供應線VVDD重新充電至VDD 之後，可完成一記憶體存取(諸如一讀取或寫入操作) (操作104)。歸因於使用一較低預充電VBL 之操作，此方法可導致SRAM中之經減小功率消耗。雖然具體圖解說明了對BL預充電，但亦可以一類似方式對BLB預充電。可藉由電荷共用而將BLB預充電至比VDD 小之一VBLB (亦在操作100期間)。 在一替代操作模式中，亦可操作實例性SRAM電路10中之該組開關以將位元線18及互補位元線20選擇性地充電至實質上等於由高電壓源30供應之高電壓位準(VDD )之一位元線電壓(VBL )。在此操作模式中，第一開關S0始終接通以將VVDD 16耦合至高電壓源30以將VVDD 16充電至VDD 。可操作第二開關S1以將BL 18選擇性地耦合至VVDD 16以將BL 18充電至實質上等於VDD 之一位元線電壓位準(VBL )。可操作第三開關S2以將BLB 20選擇性地耦合至VVDD 16 (在此實例中透過S1)以將BLB 20充電至實質上等於VDD 之一互補位元線電壓位準。在其他實例中，可將第三開關S2較直接地耦合至VVDD 16 (例如，不透過S1)。在此實例中，VBL 實質上等於VBLB 。此操作模式允許在對BL及BLB預充電之後發生記憶體存取而不必等待將VVDD充電回至VDD 。然而此方法並不由於使用一較低預充電VBL 及VBLB 之操作而達成SRAM中之經減小功率消耗。 圖4係圖解說明在一SRAM記憶體電路中用於存取記憶體單元之另一實例性方法之一程序流程圖。在此實例中，提供一第一開關以用於將高電壓供應線VVDD選擇性地耦合至一高電壓源以將高電壓供應線VVDD充電至由高電壓源提供之一高電壓位準VDD (操作110)。亦提供一第二開關以用於將高電壓供應線選擇性地耦合至位元線以將位元線BL預充電至比高電壓位準VDD 小之一位元線電壓位準VBL (操作112)。選擇性地操作開關以自高電壓源對CVVDD 充電且藉由使CBL 共用來自CVVDD 之電荷而對CBL 充電(操作114)。另外，可提供一第三開關以用於將高電壓供應線選擇性地耦合至互補位元線以將互補位元線BLB預充電至比高電壓位準VDD 小之一互補位元線電壓位準VBLB (操作116)。另外，可提供一第四開關以用於在預充電操作期間將位元線選擇性地耦合至互補位元線使得位元線電壓位準VBL 實質上等於互補位元線電壓位準VBLB (操作118)。在利用第三開關及第四開關時，亦選擇性地操作彼等開關以藉由使CBLB 共用來自CVVDD 之電荷而對CBLB 充電(操作114)。此方法可導致位元線BL及互補位元線BLB分別被充電至一位元線電壓位準VBL 及比VDD 小之一互補位元線電壓位準VBLB 且歸因於使用一較低預充電位元線電壓位準VBL 及互補位元線電壓位準VBLB 之操作亦可導致SRAM中之經減小功率消耗。 圖5係圖解說明在一SRAM記憶體電路(諸如圖1之實例性電路)中用於存取記憶體單元之另一實例性方法之一程序流程圖。在一記憶體存取週期中，閉合第一開關S0，同時斷開第二開關S1及第三開關S2 (操作120)。此允許將VVDD驅動至VDD ，同時位元線(BL及BLB)係浮動的。接下來，斷開第一開關S0且閉合第二開關及第三開關(S1、S2) (操作122)。此致使CVVDD 與CBL 及CBLB 共用電荷且允許將位元線(BL及BLB)預充電至比VDD 小之一電壓位準(VBL 、VBLB )。藉由CVVDD 、CBL 及CBLB 之值判定電壓位準(VBL 、VBLB )。然後，斷開第二開關及第三開關(S1、S2)且閉合第一開關S0 (操作124)。取決於實施例可開始記憶體存取或延遲記憶體存取直至VVDD充電回至VDD 之後。在其中VVDD耦合至與BL及BLB相同之記憶體單元之實施例中，則延遲存取直至VVDD充電回至VDD 之後。在其中VVDD不耦合至與BL及BLB相同之記憶體單元之實施例中，則可不必延遲存取直至VVDD充電回至VDD 之後。 圖6係含有一單個記憶體陣列202之一實例性SRAM 200之一方塊圖。記憶體陣列202含有組織成行之複數個位元單元204。每一行包含一VVDD 206、一BL 208及耦合至行中之位元單元之一BLB 210。SRAM 200針對每一行亦包含輸入/輸出(I/O)電路212及電荷共用開關組214。每一電荷共用開關組214包含一第一開關216、一第二開關218、一第三開關220及一第四開關222。 在此實例中，可選擇性地操作第一開關216以將高電壓供應線VVDD 206耦合至一高電壓源以將高電壓供應線VVDD 206充電至由高電壓源供應之一高電壓位準VDD 。可選擇性地操作第二開關218以將高電壓供應線VVDD 206耦合至位元線BL 208以將位元線BL 208預充電至比高電壓位準VDD 小之一位元線電壓位準VBL 。可選擇性地操作第三開關220以將高電壓供應線VVDD 206耦合至互補位元線BLB 210以將互補位元線BLB 210預充電至比高電壓位準VDD 小之一互補位元線電壓位準VBLB 。可選擇性地操作第四開關222以在預充電操作期間將位元線BL 208耦合至互補位元線BLB 210使得位元線電壓位準VBL 實質上等於互補位元線電壓位準VBLB 。可選擇性地操作開關以將高電壓供應線VVDD 206充電至VDD 且將位元線電壓位準VBL 及互補位元線電壓位準VBLB 充電至比VDD 低之一位準。歸因於使用一較低預充電位元線電壓位準VBL 及互補位元線電壓位準VBLB 之操作此架構可導致SRAM中之經減小功率消耗。由於VVDD耦合至與BL及BLB相同之記憶體單元，因此在對BL及BLB預充電之後將延遲記憶體存取直至VVDD充電回至VDD 之後。 在圖6之實例性SRAM 200之一替代操作模式中，亦可操作開關組以將位元線208及互補位元線210選擇性地充電至實質上等於由高電壓源提供之高電壓位準(VDD )之一位元線電壓(VBL )。在此操作模式中，第一開關216始終接通以將VVDD 206耦合至高電壓源以將VVDD 206充電至VDD 。可選擇性地操作第二開關218以將高電壓供應線VVDD 206耦合至位元線BL 208以將位元線BL 208預充電至實質上等於高電壓位準VDD 之一位元線電壓位準VBL 。可選擇性地操作第三開關220以將高電壓供應線VVDD 206耦合至互補位元線BLB 210以將互補位元線BLB 210預充電至實質上等於高電壓位準VDD 之一互補位元線電壓位準VBLB 。可選擇性地操作第四開關222以在預充電操作期間將位元線BL 208耦合至互補位元線BLB 210使得位元線電壓位準VBL 實質上等於互補位元線電壓位準VBLB 。此操作模式允許在對BL及BLB預充電之後發生記憶體存取而不必等待將VVDD充電回至VDD 。然而此方法並不由於使用一較低預充電VBL 及VBLB 之操作而達成SRAM中之經減小功率消耗。 圖7係具有組態於一蝶式架構中之兩個記憶體陣列302、303之一實例性SRAM 300之一方塊圖。記憶體陣列302、303含有組織成行之複數個位元單元304。每一行包含一VVDD (306、307)、一BL (308、309)及耦合至行中之位元單元之一BLB (310、311)。SRAM 300針對每一行亦包含輸入/輸出(I/O)電路312及電荷共用開關組(314、315)。每一電荷共用開關組(314、315)包含一第一開關(316、317)、一第二開關(318、319)、一第三開關(320、321)及一第四開關(322、323)。 在此實例中，可選擇性地操作第一開關(316、317)以將高電壓供應線VVDD (306、307)耦合至一高電壓源以將高電壓供應線VVDD (306、307)充電至由高電壓源提供之一高電壓位準VDD 。可選擇性地操作第二開關(318、319)以將高電壓供應線VVDD (306、307)耦合至位元線BL (308、309)以將位元線BL (308、309)預充電至比高電壓位準VDD 小之一位元線電壓位準VBL 。可選擇性地操作第三開關(320、321)以將高電壓供應線VVDD (306、307)耦合至互補位元線BLB (310、311)以將互補位元線BLB (310、311)預充電至比高電壓位準VDD 小之一互補位元線電壓位準VBLB 。可選擇性地操作第四開關(322、323)以在預充電操作期間將位元線BL (308、309)耦合至互補位元線BLB (310、311)使得位元線電壓位準VBL 實質上等於互補位元線電壓位準VBLB 。選擇性地操作開關以將高電壓供應線VVDD (306、307)充電至VDD 且將位元線電壓位準VBL 及互補位元線電壓位準VBLB 充電至比VDD 低之一位準。歸因於使用一較低預充電位元線電壓位準VBL 及互補位元線電壓位準VBLB 之操作此架構可導致SRAM中之經減小功率消耗。 在此實例中，來自一個陣列之VVDD不耦合至與來自彼記憶體陣列之BL及BLB相同之開關。舉例而言，VVDD 307、BL 308及BLB 310耦合至一個開關組314且VVDD 306、BL 309及BLB 311耦合至另一開關組315。此允許在對BL及BLB預充電之後發生記憶體存取而不必等待將VVDD充電回至VDD 。此乃因用於一經存取記憶體單元之BL及BLB不利用耦合至彼記憶體單元之VVDD充電。此亦允許WL啟動週期及VVDD復原週期重疊。 圖8係具有組態於一懸空BL陣列架構中之兩個記憶體陣列402、403之另一實例性SRAM 400之一方塊圖。記憶體陣列402、403含有組織成行之複數個位元單元404。每一行包含一VVDD (406、407)、一BL (408、409)及耦合至行中之位元單元之一BLB (410、411)。頂部陣列之VVDD 406及位元線(408、410)在一較高金屬層級處懸空於底部陣列上方。SRAM 400針對每一行亦包含輸入/輸出(I/O)電路412及電荷共用開關組(414、415)。每一電荷共用開關組(414、415)包含一第一開關(416、417)、一第二開關(418、419)、一第三開關(420、421)及一第四開關(422、423)。 在此實例中，可選擇性地操作第一開關(416、417)以將高電壓供應線VVDD (406、407)耦合至一高電壓源以將高電壓供應線VVDD (406、407)充電至由高電壓源提供之一高電壓位準VDD 。可選擇性地操作第二開關(418、419)以將高電壓供應線VVDD (406、407)耦合至位元線BL (408、409)以將位元線BL (408、409)預充電至比高電壓位準VDD 小之一位元線電壓位準VBL 。可選擇性地操作第三開關(420、421)以將高電壓供應線VVDD (406、407)耦合至互補位元線BLB (410、411)以將互補位元線BLB (410、411)預充電至比高電壓位準VDD 小之一互補位元線電壓位準VBLB 。可選擇性地操作第四開關(422、423)以在預充電操作期間將位元線BL (408、409)耦合至互補位元線BLB (410、411)使得位元線電壓位準VBL 實質上等於互補位元線電壓位準VBLB 。選擇性地操作開關以將高電壓供應線VVDD (406、407)充電至VDD 且將位元線電壓位準VBL 及互補位元線電壓位準VBLB 充電至比VDD 低之一位準。歸因於使用一較低預充電位元線電壓位準VBL 及互補位元線電壓位準VBLB 之操作此架構可導致SRAM中之經減小功率消耗。 在此實例中，來自一個陣列之VVDD不耦合至與來自彼記憶體陣列之BL及BLB相同之開關。舉例而言，VVDD 407、BL 408及BLB 410耦合至一個開關組414且VVDD 406、BL 409及BLB 411耦合至另一開關組415。此允許在對BL及BLB預充電之後發生記憶體存取而不必等待將VVDD充電回至VDD 。此乃因用於一經存取記憶體單元之BL及BLB不利用耦合至彼記憶體單元之VVDD充電。此亦允許WL啟動週期及VVDD復原週期重疊。 圖9係圖解說明用於存取記憶體單元之一SRAM記憶體裝置(諸如圖7或圖8之實例性記憶體裝置)中之一實例性方法之一程序流程圖。藉由電荷共用將耦合至一待存取記憶體單元之BL及BLB分別預充電至比VDD 小之一VBL 及VBLB (操作500)。當對BL及BLB預充電時，將耦合至待存取記憶體單元之高電壓供應線VVDD充電至VDD (操作502)。此可發生，此乃因耦合至經存取記憶體單元之VVDD並不用於對耦合至彼記憶體單元之BL及BLB充電。此允許在對BL及BLB預充電之後發生記憶體存取而不必等待將VVDD充電回至VDD (操作504)。歸因於使用一較低預充電VBL 及VBLB 之操作此方法可導致SRAM中之經減小功率消耗。 在圖7或圖8之實例性記憶體裝置之一替代操作模式中，亦可操作該組開關以將位元線及互補位元線選擇性地充電至實質上等於由高電壓源提供之電壓位準(VDD )之一位元線電壓(VBL )。在此操作模式中，第一開關始終接通以將VVDD耦合至高電壓源以將VVDD充電至VDD 。可選擇性地操作第二開關、第三開關及第四開關以將位元線電壓位準VBL 及互補位元線電壓位準VBLB 充電至實質上等於VDD 之一電壓位準。然而，此方法並不由於使用一較低預充電VBL 及VBLB 之操作而達成SRAM中之經減小功率消耗。 提供本文中所揭露實例性方法以及SRAM電路及裝置以用於透過與陣列之高電壓供應線電容電荷共用來對位元線預充電。可藉由電容式分壓器將位元線預充電電壓設定在位元線電容與高電壓供應線電容之間。可將技術擴縮至不同宏觀深度/大小，此乃因位元線電容及高電壓供應線電容亦將擴縮。可將預充電開關插入至一陣列之行控制電路中且計時控制接通/關斷開關之手柄。可將此技術應用於多個SRAM架構(諸如一單個陣列、蝶式陣列及懸空BL陣列架構)。 在一項實施例中，提供一種靜態隨機存取記憶體(SRAM)裝置。SRAM裝置包括：複數個記憶體單元；一位元線，其在資料節點處耦合至該複數個記憶體單元中之一第一組；及一第一電壓供應線，其耦合至該複數個記憶體單元中之一第二組。SRAM裝置進一步包括：一第一開關，其用於將第一電壓供應線選擇性地耦合至一第一電壓源以將第一電壓供應線充電至一第一電壓位準；及一第二開關，其用於將該第一電壓供應線選擇性地耦合至該位元線以將該位元線預充電至比該第一電壓位準小之一位元線電壓位準。 此等態樣及其他實施例可包含以下構件中之一或多者。位元線具有電容(CBL )且第一電壓供應線具有電容(CVVDD )，並且其中藉由自CVVDD 轉移至CBL 之所儲存電荷對該位元線預充電。SRAM可具有在互補資料節點處耦合至複數個記憶體單元中之第一組之一互補位元線，其中SRAM裝置具有包括位元線及互補位元線之一差動位元線，且其中該互補位元線具有一互補位元線電容(CBLB )並且藉由將所儲存電荷自CVVDD 轉移至CBLB 而對該互補位元線預充電。SRAM裝置可具有用於將第一電壓供應線選擇性地耦合至互補位元線以將互補位元線預充電至比第一電壓位準小之一互補位元線電壓位準之一第三開關。第一開關可定位於第一電壓源與第一電壓供應線之間，第二開關可定位於第一電壓供應線與位元線之間，且第三開關可定位於第二開關與互補位元線之間。第一開關可定位於第一電壓源與第一電壓供應線之間，第二開關可定位於第一電壓供應線與位元線之間，且第三開關可定位於第一電壓供應線與互補位元線之間。SRAM裝置可包含定位於位元線與互補位元線之間以用於將位元線及互補位元線選擇性地預充電至同一電壓位準之一第四開關。當第一開關接通時，第二開關可經調適以將第一電壓供應線選擇性地耦合至位元線以將位元線預充電至實質上等於第一電壓位準之一位元線電壓位準。第一組記憶體單元與第二組記憶體單元可重疊且可在將位元線預充電至位元線電壓位準之後組態第一電壓供應線以將其充電至第一電壓位準。第一組記憶體單元與第二組記憶體單元可不重疊且可在將位元線預充電至位元線電壓位準之同時組態第一電壓供應線以將其充電至第一電壓位準。 在另一實施例中，提供一種靜態隨機存取記憶體(SRAM)裝置。SRAM裝置包括：複數個記憶體單元；一第一位元線，其耦合至複數個記憶體單元中之一第一組；一第二位元線，其耦合至複數個記憶體單元中之一第二組；一第一電壓供應線，其耦合至複數個記憶體單元中之第一組；一第二電壓供應線，其耦合至複數個記憶體單元中之第二組；一第一開關，其經組態以將第二電壓供應線選擇性地耦合至一第一電壓源以將第二電壓供應線充電至一第一電壓位準；一第二開關，其經組態以將第一電壓供應線選擇性地耦合至第一電壓源以將第一電壓供應線充電至第一電壓位準；一第三開關，其經組態以將第二電壓供應線選擇性地耦合至第一位元線以將第一位元線預充電至一第一位元線電壓位準；及一第四開關，其經組態以將第一電壓供應線選擇性地耦合至第二位元線以將第二位元線預充電至一第二位元線電壓位準。 此等態樣及其他實施例可包含以下構件中之一或多者。第一位元線電壓位準可實質上等於第二位元線電壓位準且第一及第二位元線電壓位準可比第一電壓位準小。一第一互補位元線可耦合至複數個記憶體單元中之第一組且一第二互補位元線可耦合至複數個記憶體單元中之第二組。第三開關亦可經組態以將第二電壓供應線選擇性地耦合至第一互補位元線以將第一互補位元線預充電至一第一互補位元線電壓位準。第四開關可經組態以將第一電壓供應線選擇性地耦合至第二互補位元線以將第二互補位元線預充電至一第二互補位元線電壓位準。第一互補位元線電壓位準可實質上等於第二互補位元線電壓位準且第一及第二互補位元線電壓位準可比第一電壓位準小。 在另一實施例中，提供一種靜態隨機存取記憶體(SRAM)裝置中之一方法。該方法包括：將一第一電壓供應線耦合至一第一電壓源以將第一電壓供應線充電至一第一電壓位準；將第一電壓供應線自第一電壓源解耦合；及將一位元線耦合至第一電壓供應線以將位元線充電至比第一電壓位準小之一電壓位準。該方法進一步包括將位元線自電壓供應線解耦合且存取耦合至位元線之一記憶體單元。 此等態樣及其他實施例可包含以下構件中之一或多者。該方法可進一步包含在將位元線自電壓供應線解耦合之後將第一電壓供應線耦合至第一電壓源以將第一電壓供應線重新充電至第一電壓位準。可將第一電壓供應線及位元線耦合至不同記憶體單元且可在對不耦合至位元線之一記憶體單元之一記憶體存取期間對第一電壓供應線重新充電。可將第一電壓供應線及位元線耦合至重疊記憶體單元組且可在存取耦合至位元線之記憶體單元之前對第一電壓供應線重新充電。 在另一實施例中，提供一靜態隨機存取記憶體(SRAM)裝置中之一方法。該方法包括：提供一第一開關以用於將一第一電壓供應線選擇性地耦合至一第一電壓源以將第一電壓供應線充電至一第一電壓位準；提供一第二開關以用於將一位元線選擇性地耦合至第一電壓供應線以將位元線充電至比第一電壓位準低之一第二電壓位準；及操作第一開關及第二開關以將位元線充電至第二電壓位準。 此等態樣及其他實施例可包含以下構件中之一或多者。操作第一開關及第二開關可包括在將位元線自第一電壓供應線解耦合時將第一電壓供應線充電至第一電壓位準。操作第一開關及第二開關可包括在將第一電壓供應線自第一電壓源解耦合時藉由將第一電壓供應線耦合至位元線而將位元線充電至第二電壓位準。該方法可進一步包括在操作第一開關及第二開關以將位元線充電至第二電壓位準之後操作第一開關及第二開關以將第一電壓供應線重新充電至第一電壓位準。可將第一電壓供應線及位元線耦合至不同記憶體單元且可在對未耦合至位元線之一記憶體單元之一記憶體存取期間對第一電壓供應線重新充電。可將第一電壓供應線及位元線耦合至重疊記憶體單元組且可在對耦合至位元線之一記憶體單元之一記憶體存取之前對第一電壓供應線重新充電。該方法可進一步包括在第一開關接通時將位元線耦合至第一電壓供應線以將位元線預充電至實質上等於第一電壓位準之一第二電壓位準。該方法可進一步包括提供一第三開關以用於將一互補位元線選擇性地耦合至第一電壓供應線以將互補位元線充電至第二電壓位準。 前述內容概述數個實施例之構件使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可易於將本揭露用作用於設計或修改其他製程及結構以用於實施與本文中所介紹之實施例相同之目的及/或達成與該等實施例相同之優點之一基礎。熟習此項技術者亦應認識到，此等等效構造並未背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下在本文中做出各種改變、替代及更改。
10‧‧‧靜態隨機存取記憶體電路
12‧‧‧記憶體陣列
14‧‧‧記憶體/位元單元/靜態隨機存取記憶體記憶體單元/六電晶體記憶體單元
16‧‧‧高電壓供應線
18‧‧‧位元線
20‧‧‧互補位元線
22‧‧‧位元線電容器
24‧‧‧互補位元線電容器
26‧‧‧高電壓供應線電容器
28‧‧‧字線
30‧‧‧高電壓源
32‧‧‧高電壓供應節點
34‧‧‧交叉耦合反向器
36‧‧‧交叉耦合反向器
38‧‧‧資料節點
40‧‧‧第一通過裝置
42‧‧‧互補資料節點
44‧‧‧第二通過裝置
200‧‧‧靜態隨機存取記憶體
202‧‧‧記憶體陣列
204‧‧‧位元單元
206‧‧‧高電壓供應線
208‧‧‧位元線
210‧‧‧互補位元線
212‧‧‧輸入/輸出電路
214‧‧‧電荷共用開關
216‧‧‧第一開關
218‧‧‧第二開關
220‧‧‧第三開關
222‧‧‧第四開關
300‧‧‧靜態隨機存取記憶體
302‧‧‧記憶體陣列
303‧‧‧記憶體陣列
304‧‧‧位元單元
306‧‧‧高電壓供應線
307‧‧‧高電壓供應線
308‧‧‧位元線
309‧‧‧位元線
310‧‧‧互補位元線
311‧‧‧互補位元線
312‧‧‧輸入/輸出電路
314‧‧‧電荷共用開關組/開關組
315‧‧‧電荷共用開關組/開關組
316‧‧‧第一開關
317‧‧‧第一開關
318‧‧‧第二開關
319‧‧‧第二開關
320‧‧‧第三開關
321‧‧‧第三開關
322‧‧‧第四開關
323‧‧‧第四開關
400‧‧‧靜態隨機存取記憶體
402‧‧‧記憶體陣列
403‧‧‧記憶體陣列
404‧‧‧位元單元
406‧‧‧高電壓供應線
407‧‧‧高電壓供應線
408‧‧‧位元線
409‧‧‧位元線
410‧‧‧位元線/互補位元線
411‧‧‧互補位元線
412‧‧‧輸入/輸出電路
414‧‧‧電荷共用開關組/開關組
415‧‧‧電荷共用開關組/開關組
416‧‧‧第一開關
417‧‧‧第一開關
418‧‧‧第二開關
419‧‧‧第二開關
420‧‧‧第三開關
421‧‧‧第三開關
422‧‧‧第四開關
423‧‧‧第四開關
BL‧‧‧位元線
BLB‧‧‧互補位元線/位元線
CBL‧‧‧位元線電容器
CBLB‧‧‧互補位元線電容器/互補位元線電容
CVVDD‧‧‧高電壓供應線電容器
S0‧‧‧第一開關
S1‧‧‧第二開關
S2‧‧‧第三開關
VBL‧‧‧預充電位元線電壓位準/位元線電壓位準/預充電電壓/位元線電壓/電壓位準
VBLB‧‧‧互補位元線電壓位準/電壓位準
VDD‧‧‧高電壓位準/電壓位準
VVDD‧‧‧高電壓供應線
當與附圖一起閱讀時，自以下詳細說明最佳地理解本揭露之態樣。應注意，根據工業中之標準實踐，各種構件未必按比例繪製。事實上，為論述清晰起見，可任意地增加或減小各種構件之尺寸。 圖1係繪示根據某些實施例之一實例性SRAM電路之一方塊圖。 圖2係繪示根據某些實施例之一實例性SRAM記憶體單元之一示意圖。 圖3係圖解說明根據某些實施例之在一SRAM記憶體電路中用於存取記憶體單元之一實例性方法之一程序流程圖。 圖4係圖解說明根據某些實施例之在一SRAM記憶體電路中用於存取記憶體單元之另一實例性方法之一程序流程圖。 圖5係圖解說明根據某些實施例之在一SRAM記憶體電路中用於存取記憶體單元之另一實例性方法之一程序流程圖。 圖6係根據某些實施例之含有一單個記憶體陣列之一實例性SRAM之一方塊圖。 圖7係根據某些實施例之具有組態於一蝶式架構中之兩個記憶體陣列之一實例性SRAM之一方塊圖。 圖8係根據某些實施例之具有組態於一懸空BL陣列架構中之兩個記憶體陣列之另一實例性SRAM之一方塊圖。 圖9係圖解說明根據某些實施例之用於存取記憶體單元之一SRAM記憶體裝置中之一實例性方法之一程序流程圖。
10‧‧‧靜態隨機存取記憶體電路
12‧‧‧記憶體陣列
14‧‧‧記憶體/位元單元/靜態隨機存取記憶體記憶體單元/六電晶體記憶體單元/
16‧‧‧高電壓供應線
18‧‧‧位元線
20‧‧‧互補位元線
22‧‧‧位元線電容器
24‧‧‧互補位元線電容器
26‧‧‧高電壓供應線電容器
28‧‧‧字線
30‧‧‧高電壓源
BL‧‧‧位元線
BLB‧‧‧互補位元線/位元線
CBL‧‧‧位元線電容器
CBLB‧‧‧互補位元線電容器/互補位元線電容
CVVDD‧‧‧高電壓供應線電容器
S0‧‧‧第一開關
S1‧‧‧第二開關
S2‧‧‧第三開關
VVDD‧‧‧高電壓供應線

Claims (1)

  1. 一種靜態隨機存取記憶體(SRAM)裝置，其包括： 複數個記憶體單元； 一位元線，其在資料節點處耦合至該複數個記憶體單元中之一第一組； 一第一電壓供應線，其耦合至該複數個記憶體單元中之一第二組； 一第一開關，其用於將該第一電壓供應線選擇性地耦合至一第一電壓源以將該第一電壓供應線充電至一第一電壓位準；及 一第二開關，其用於將該第一電壓供應線選擇性地耦合至該位元線以將該位元線預充電至小於比該第一電壓位準小之一位元線電壓位準。
TW106126733A 2016-08-08 2017-08-08 透過電荷共用將位元線預充電 TWI720236B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/231,293 2016-08-08
US15/231,293 US9922701B2 (en) 2016-08-08 2016-08-08 Pre-charging bit lines through charge-sharing

Publications (2)

Publication Number Publication Date
TW201805935A true TW201805935A (zh) 2018-02-16
TWI720236B TWI720236B (zh) 2021-03-01

Family

ID=61069710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106126733A TWI720236B (zh) 2016-08-08 2017-08-08 透過電荷共用將位元線預充電

Country Status (3)

Country Link
US (5) US9922701B2 (zh)
CN (1) CN107705812B (zh)
TW (1) TWI720236B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658026B2 (en) 2017-05-26 2020-05-19 Taiwan Semiconductor Manufacturing Company Limited Word line pulse width control circuit in static random access memory
US20200135266A1 (en) * 2018-10-30 2020-04-30 Intel Corporation Random-access memory with loaded capacitance
US11410720B2 (en) * 2020-10-01 2022-08-09 Samsung Electronics Co., Ltd. Bitline precharge system for a semiconductor memory device
KR20220056022A (ko) 2020-10-27 2022-05-04 삼성전자주식회사 정적 램 메모리 장치 및 이의 동작 방법
WO2024091680A1 (en) * 2022-10-28 2024-05-02 Rain Neuromorphics Inc. Compute in-memory architecture for continuous on-chip learning

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712197A (en) * 1986-01-28 1987-12-08 Motorola, Inc. High speed equalization in a memory
JP2615011B2 (ja) * 1986-06-13 1997-05-28 株式会社日立製作所 半導体記憶回路
KR900004635B1 (ko) * 1987-06-27 1990-06-30 삼성반도체통신 주식회사 반도체 메모리장치의 충전 및 등화회로
US5034923A (en) * 1987-09-10 1991-07-23 Motorola, Inc. Static RAM with soft defect detection
US5197032A (en) * 1990-07-06 1993-03-23 Motorola BICMOS bit line load for a memory with improved reliability and a method therefor
US5173877A (en) * 1990-12-10 1992-12-22 Motorola, Inc. BICMOS combined bit line load and write gate for a memory
US5525918A (en) * 1994-12-27 1996-06-11 Alliance Semiconductor Corporation Pre-sense amplifier for monolithic memories
JP4198201B2 (ja) * 1995-06-02 2008-12-17 株式会社ルネサステクノロジ 半導体装置
KR0157339B1 (ko) * 1995-06-28 1998-12-01 김광호 반도체 메모리의 불량셀 구제회로
KR100224685B1 (ko) * 1997-01-30 1999-10-15 윤종용 비트라인 제어회로 및 방법
US6018488A (en) * 1997-06-26 2000-01-25 Kabushiki Kaisha Toshiba Semiconductor memory device and method relieving defect of semiconductor memory device
JP3313641B2 (ja) * 1998-02-27 2002-08-12 エヌイーシーマイクロシステム株式会社 半導体記憶装置
FR2801719B1 (fr) * 1999-11-30 2002-03-01 St Microelectronics Sa Dispositif de lecture pour memoire en circuit integre
JP4731041B2 (ja) * 2001-05-16 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2003132683A (ja) * 2001-10-23 2003-05-09 Hitachi Ltd 半導体装置
JP2003168735A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体集積回路装置
JP3870772B2 (ja) * 2001-12-06 2007-01-24 セイコーエプソン株式会社 半導体記憶装置およびそれを用いた電子機器
US6724648B2 (en) * 2002-04-05 2004-04-20 Intel Corporation SRAM array with dynamic voltage for reducing active leakage power
JP2004133969A (ja) * 2002-10-08 2004-04-30 Renesas Technology Corp 半導体装置
US7345909B2 (en) * 2003-09-24 2008-03-18 Yen-Jen Chang Low-power SRAM memory cell
JP4553185B2 (ja) * 2004-09-15 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4929668B2 (ja) * 2005-10-12 2012-05-09 富士通セミコンダクター株式会社 半導体メモリ
US7535788B2 (en) * 2006-12-08 2009-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic power control for expanding SRAM write margin
US7952910B2 (en) * 2007-02-02 2011-05-31 Oracle America, Inc. Memory device with split power switch
JP5288391B2 (ja) * 2007-05-24 2013-09-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8358524B1 (en) * 2007-06-29 2013-01-22 Netlogic Microsystems, Inc. Methods and circuits for limiting bit line leakage current in a content addressable memory (CAM) device
JP5104123B2 (ja) * 2007-08-17 2012-12-19 富士通セミコンダクター株式会社 半導体メモリ
JP2009064512A (ja) * 2007-09-06 2009-03-26 Panasonic Corp 半導体記憶装置
JP2009289308A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体記憶装置
JPWO2010073523A1 (ja) * 2008-12-25 2012-06-07 パナソニック株式会社 半導体集積回路
US8107305B2 (en) * 2009-06-25 2012-01-31 Micron Technology, Inc. Integrated circuit memory operation apparatus and methods
TWI511159B (zh) * 2009-12-21 2015-12-01 Advanced Risc Mach Ltd 預充電記憶體裝置中資料線之所需峰值電流的降低
US8488396B2 (en) * 2010-02-04 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual rail static random access memory
JP5614150B2 (ja) * 2010-07-29 2014-10-29 ソニー株式会社 抵抗変化型メモリデバイス
KR101783873B1 (ko) * 2010-10-12 2017-10-11 삼성전자주식회사 데이터 감지를 위한 반도체 메모리 장치
DE102013012234B4 (de) * 2013-07-23 2018-05-30 Infineon Technologies Ag Speichervorrichtung und Verfahren zum Versetzen einer Speicherzelle in einen Zustand mit einer reduzierten Leckstromaufnahme
US9318162B2 (en) * 2014-08-04 2016-04-19 International Business Machines Corporation Overvoltage protection for a fine grained negative wordline scheme
US20170162255A1 (en) * 2015-12-02 2017-06-08 Jan-Michael Huber Low resistance power header with reduced instantaneous voltage drop

Also Published As

Publication number Publication date
US20200402572A1 (en) 2020-12-24
US20180040366A1 (en) 2018-02-08
US20180174649A1 (en) 2018-06-21
US11848047B2 (en) 2023-12-19
US20190348110A1 (en) 2019-11-14
US10410715B2 (en) 2019-09-10
US10847217B2 (en) 2020-11-24
TWI720236B (zh) 2021-03-01
US20240079053A1 (en) 2024-03-07
CN107705812B (zh) 2021-06-29
CN107705812A (zh) 2018-02-16
US9922701B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
US11848047B2 (en) Pre-charging bit lines through charge-sharing
US8971096B2 (en) Wide range multiport bitcell
TWI660348B (zh) 雙埠靜態隨機存取記憶體
TWI655630B (zh) 具高讀取／寫入速度之７ｔ雙埠靜態隨機存取記憶體
TWI660365B (zh) 具高讀取／寫入速度之雙埠靜態隨機存取記憶體
TW201919047A (zh) ７t雙埠靜態隨機存取記憶體
TWI556238B (zh) ７ｔ雙埠靜態隨機存取記憶體（二）
TWI573137B (zh) ７ｔ雙埠靜態隨機存取記憶體
TWI556241B (zh) ７ｔ雙埠靜態隨機存取記憶體
TWI423258B (zh) 寫入操作時提高寫入用字元線電壓位準之雙埠靜態隨機存取記憶體
TW202117726A (zh) 雙埠靜態隨機存取記憶體
TW202312166A (zh) 記憶體寫入方法和電路
US10614878B2 (en) High speed SRAM device with cross coupled bit line charging circuit and voltage
TWI699764B (zh) 記憶體寫入裝置及方法
Golman et al. Configurable multi-port dynamic bitcell with internal refresh mechanism
TWI633561B (zh) 具高寫入速度之７ｔ雙埠靜態隨機存取記憶體
TWI556410B (zh) ７ｔ雙埠靜態隨機存取記憶體（八）
TWI541802B (zh) ７ｔ雙埠靜態隨機存取記憶體（一）
US20090027983A1 (en) Half-select compliant memory cell precharge circuit
CN218585644U (zh) 存储器装置
TWI441179B (zh) 具放電路徑之雙埠ｓｒａｍ
TWI676172B (zh) 具高存取速度之雙埠靜態隨機存取記憶體
TWI556240B (zh) ７ｔ雙埠靜態隨機存取記憶體（四）
Bhushan et al. High Density FourTransistor SRAM Cell with Low Power Consumption
TWI573138B (zh) ７ｔ雙埠靜態隨機存取記憶體（七）