CN107705812A - 静态随机存取存储器sram装置 - Google Patents

静态随机存取存储器sram装置 Download PDF

Info

Publication number
CN107705812A
CN107705812A CN201710674795.8A CN201710674795A CN107705812A CN 107705812 A CN107705812 A CN 107705812A CN 201710674795 A CN201710674795 A CN 201710674795A CN 107705812 A CN107705812 A CN 107705812A
Authority
CN
China
Prior art keywords
bit line
line
switch
coupled
charged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710674795.8A
Other languages
English (en)
Other versions
CN107705812B (zh
Inventor
马姆特·辛纳格
郑基廷
廖宏仁
张琮永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107705812A publication Critical patent/CN107705812A/zh
Application granted granted Critical
Publication of CN107705812B publication Critical patent/CN107705812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一个实施例中，提供一种静态随机存取存储器SRAM装置。所述SRAM装置包括：多个存储器单元；位线，其在数据节点处耦合到所述多个存储器单元中的第一组；及第一电压供应线，其耦合到所述多个存储器单元中的第二组。所述SRAM装置进一步包括：第一开关，其用于将所述第一电压供应线选择性地耦合到第一电压源以将所述第一电压供应线充电到第一电压电平；及第二开关，其用于将所述第一电压供应线选择性地耦合到所述位线以将所述位线预充电到比所述第一电压电平小的位线电压电平。

Description

静态随机存取存储器SRAM装置
技术领域
此专利文件中所阐述的技术一般来说涉及静态随机存取存储器SRAM装置，且更具体地说，涉及位线预充电电路及对SRAM装置中的位线预充电的方法。
背景技术
静态随机存取存储器(SRAM)通常用于电子装置。SRAM单元具有在不需要再新的情况下保存数据的有利构件。SRAM单元可包含不同数目个晶体管，且因此通常由晶体管的数目指代(例如，六晶体管(6T)SRAM、八晶体管(8T)SRAM及诸如此类)。晶体管通常形成用于存储数据位的数据锁存器。可添加额外晶体管以控制对晶体管的存取。SRAM单元通常布置为具有行及列的阵列。通常，SRAM单元的每一行连接到一字线，所述字线确定是否选择当前SRAM单元。SRAM单元的每一列连接到一位线(或一对位线)，此用于将数据位存储到选定SRAM单元中或从选定SRAM单元读取所存储数据位。
发明内容
在一个实施例中，提供一种静态随机存取存储器(SRAM)装置。SRAM装置包括：多个存储器单元；位线，其在数据节点处耦合到所述多个存储器单元中的第一组；及第一电压供应线，其耦合到所述多个存储器单元中的第二组。SRAM装置进一步包括：第一开关，其用于将第一电压供应线选择性地耦合到第一电压源以将第一电压供应线充电到第一电压电平；及第二开关，其用于将所述第一电压供应线选择性地耦合到所述位线以将所述位线预充电到比所述第一电压电平小的位线电压电平。
在另一实施例中，提供一种静态随机存取存储器(SRAM)装置。SRAM装置包括：多个存储器单元；第一位线，其耦合到多个存储器单元中的第一组；第二位线，其耦合到多个存储器单元中的第二组；第一电压供应线，其耦合到多个存储器单元中的第一组；第二电压供应线，其耦合到多个存储器单元中的第二组；第一开关，其经配置以将第二电压供应线选择性地耦合到第一电压源以将第二电压供应线充电到第一电压电平；第二开关，其经配置以将第一电压供应线选择性地耦合到第一电压源以将第一电压供应线充电到第一电压电平；第三开关，其经配置以将第二电压供应线选择性地耦合到第一位线以将第一位线预充电到第一位线电压电平；及第四开关，其经配置以将第一电压供应线选择性地耦合到第二位线以将第二位线预充电到第二位线电压电平。
在另一实施例中，提供一种静态随机存取存储器(SRAM)装置中的方法。所述方法包括：提供第一开关以用于将第一电压供应线选择性地耦合到第一电压源以将第一电压供应线充电到第一电压电平；提供第二开关以用于将位线选择性地耦合到第一电压供应线以将位线充电到比第一电压电平低的第二电压电平；及操作第一开关及第二开关以将位线充电到第二电压电平。
附图说明
当与附图一起阅读时，从以下详细说明最佳地理解本揭露的方面。应注意，根据工业中的标准实践，各种构件未必按比例绘制。事实上，为论述清晰起见，可任意地增加或减小各种构件的尺寸。
图1是展示根据某些实施例的实例性SRAM电路的框图。
图2是展示根据某些实施例的实例性SRAM存储器单元的示意图。
图3是图解说明根据某些实施例的在SRAM存储器电路中用于存取存储器单元的实例性方法的程序流程图。
图4是图解说明根据某些实施例的在SRAM存储器电路中用于存取存储器单元的另一实例性方法的程序流程图。
图5是图解说明根据某些实施例的在SRAM存储器电路中用于存取存储器单元的另一实例性方法的程序流程图。
图6是根据某些实施例的含有单个存储器阵列的实例性SRAM的框图。
图7是根据某些实施例的具有配置在蝶式架构中的两个存储器阵列的实例性SRAM的框图。
图8是根据某些实施例的具有配置在悬空BL阵列架构中的两个存储器阵列的另一实例性SRAM的框图。
图9是图解说明根据某些实施例的用于存取存储器单元的SRAM存储器装置中的实例性方法的程序流程图。
具体实施方式
以下揭露提供用于实施所提供目标物的不同构件的诸多不同实施例或实例。下文阐述组件及布置的特定实例以简化本揭露。当然，这些仅是实例且并非意欲是限制性的。举例来说，在以下说明中在第二构件上方或在第二构件上形成第一构件可包含其中第一构件及第二构件以直接接触方式而形成的实施例，且还可包含其中额外构件可形成在第一构件与第二构件之间使得第一构件与第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复参考编号及/或字母。此重复是出于简单及清晰目的且自身并不指示所论述的各种实施例及/或配置之间的关系。
此外，为便于说明，本文中可使用空间相对术语(诸如“下面”、“下方”、“下部”、“上面”、“上部”及诸如此类)以阐述一个组件或构件与另一(些)组件或构件的关系，如各图中所图解说明。所述空间相对术语意欲除各图中所展示的定向以外还涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)且可同样相应地解释本文中所使用的空间相对描述语。
本文中阐述用于减小并入SRAM电路的SRAM装置及芯片中的功率消耗的技术。在于读取及写入操作期间对位线(BL)充电或放电期间发生SRAM耗散大量总有源功率。因此，减小BL功率消耗可导致经减小SRAM有源功率消耗且因此导致经减小芯片有源功率消耗。
可通过将BL预充电到比存储器单元的高电压电平(VDD)小的BL电压电平(VBL)而达成较低BL功率消耗。将BL预充电到小于VDD的VBL还具有改良读取静态噪声裕量的额外益处且可帮助改良SRAM Vmin。尤其对于广泛范围的宏观大小及纵横比，形成小于VDD的预充电电压VBL可具有挑战性。本文中阐述用以形成关于宏观大小及纵横比可为恒定的预充电电压的电荷共享方案。
图1是实例性SRAM电路10的框图。实例性SRAM电路10包含包括多个存储器或位单元14的存储器阵列12的一部分。高电压供应线(VVDD)16耦合到每一位单元16。位线(BL)18及互补位线(BLB)20分别耦合到每一存储器单元中的数据节点及互补数据节点。位线及互补位线分别具有由位线电容器CBL 22及互补位线电容器CBLB 24表示的位线电容。高电压供应线(VVDD)16具有由高电压供应线电容器CVVDD 26表示的高电压供应线电容。字线28还耦合到每一位单元14。
实例性SRAM电路10还包含将位线18及互补位线20选择性地充电到比由高电压源30供应的高电压电平(VDD)小的位线电压(VBL)的开关组。展示第一开关S0、第二开关S1及第三开关S2。可操作第一开关S0以将VVDD 16选择性地耦合到高电压源30以将电荷存储在CVVDD 26中从而将VVDD 16充电到VDD。可操作第二开关S1以将BL 18选择性地耦合到VVDD 16以允许CBL 22共享存储在CVVDD 26中的电荷从而将BL 18充电到比VDD小的位线电压电平(VBL)。当使CBL 22共享存储在CVVDD 26中的电荷时，将VVDD 16部分地放电到比VDD小的电压电平且因此将BL 18充电到比VDD小的位线电压电平(VBL)。可操作第三开关S2以将BLB 20选择性地耦合到VVDD 16(在此实例中通过S1)以允许CBLB 24共享存储在CVVDD 26中的电荷以将BLB 20充电到比VDD小的互补位线电压电平。在其它实例中，可将第三开关S2较直接地耦合到VVDD 16(例如，不通过S1)以允许CBLB 24共享存储在CVVDD 26中的电荷以将BLB 20充电到比VDD小的互补位线电压电平(VBLB)。在此实例中，VBL实质上等于VBLB。
图2是展示实例性SRAM存储器单元14的示意图。所展示的实例性存储器单元14在此项技术中被称为6T(六晶体管)存储器单元。虽然在此实例中展示6T存储器单元14，但在其它实例中可使用其它类型的存储器单元(诸如8T、10T或其它)。实例性存储器单元14包含耦合到两个交叉耦合反向器(34、36)的高电压供应节点32、耦合在交叉耦合反向器中的一者(34)的输出与由字线28驱动的第一通过装置40之间的数据节点38及耦合在另一交叉耦合反向器(36)的输出与由字线28驱动的第二通过装置44之间的互补数据节点42。BL 18通过第一通过装置40耦合到数据节点38且BLB 20通过第二通过装置44耦合到互补数据节点42。高电压供应线16耦合到高电压供应节点32。
图3是图解说明在SRAM存储器电路中用于使用(例如)图1及2中所展示的实例性存储器电路存取存储器单元的实例性方法的程序流程图。在图1、2及3的实例中，高电压供应线VVDD及BL耦合到相同存储器单元(或替代地各自连接到重叠存储器单元组，即，高电压供应线VVDD所耦合到的存储器单元中的某些(如果不是所有)与BL所连接到的存储器单元中的某些(如果不是所有)相同。在此实例性方法中，通过电荷共享将BL预充电到比VDD小的VBL(操作100)。换句话说，使CBL共享存储在CVVDD中的电荷以将BL充电到比VDD小的位线电压电平VBL。在对BL充电之后，将高电压供应线VVDD重新充电到VDD(操作102)。在将高电压供应线VVDD重新充电到VDD之后，可完成存储器存取(诸如读取或写入操作)(操作104)。归因于使用较低预充电VBL的操作，此方法可导致SRAM中的经减小功率消耗。虽然具体图解说明了对BL预充电，但还可以类似方式对BLB预充电。可通过电荷共享而将BLB预充电到比VDD小的VBLB(也在操作100期间)。
在替代操作模式中，还可操作实例性SRAM电路10中的所述组开关以将位线18及互补位线20选择性地充电到实质上等于由高电压源30供应的高电压电平(VDD)的位线电压(VBL)。在此操作模式中，第一开关S0始终接通以将VVDD 16耦合到高电压源30以将VVDD 16充电到VDD。可操作第二开关S1以将BL 18选择性地耦合到VVDD 16以将BL 18充电到实质上等于VDD的位线电压电平(VBL)。可操作第三开关S2以将BLB 20选择性地耦合到VVDD 16(在此实例中通过S1)以将BLB 20充电到实质上等于VDD的互补位线电压电平。在其它实例中，可将第三开关S2较直接地耦合到VVDD 16(例如，不通过S1)。在此实例中，VBL实质上等于VBLB。此操作模式允许在对BL及BLB预充电之后发生存储器存取而不必等待将VVDD充电回到VDD。然而此方法并不由于使用较低预充电VBL及VBLB的操作而达成SRAM中的经减小功率消耗。
图4是图解说明在SRAM存储器电路中用于存取存储器单元的另一实例性方法的程序流程图。在此实例中，提供第一开关以用于将高电压供应线VVDD选择性地耦合到高电压源以将高电压供应线VVDD充电到由高电压源提供的高电压电平VDD(操作110)。还提供第二开关以用于将高电压供应线选择性地耦合到位线以将位线BL预充电到比高电压电平VDD小的位线电压电平VBL(操作112)。选择性地操作开关以从高电压源对CVVDD充电且通过使CBL共享来自CVVDD的电荷而对CBL充电(操作114)。另外，可提供第三开关以用于将高电压供应线选择性地耦合到互补位线以将互补位线BLB预充电到比高电压电平VDD小的互补位线电压电平VBLB(操作116)。另外，可提供第四开关以用于在预充电操作期间将位线选择性地耦合到互补位线使得位线电压电平VBL实质上等于互补位线电压电平VBLB(操作118)。在利用第三开关及第四开关时，还选择性地操作那些等开关以通过使CBLB共享来自CVVDD的电荷而对CBLB充电(操作114)。此方法可导致位线BL及互补位线BLB分别被充电到位线电压电平VBL及比VDD小的互补位线电压电平VBLB且归因于使用较低预充电位线电压电平VBL及互补位线电压电平VBLB的操作也可导致SRAM中的经减小功率消耗。
图5是图解说明在SRAM存储器电路(诸如图1的实例性电路)中用于存取存储器单元的另一实例性方法的程序流程图。在存储器存取周期中，闭合第一开关S0，同时断开第二开关S1及第三开关S2(操作120)。此允许将VVDD驱动到VDD，同时位线(BL及BLB)是浮动的。接下来，断开第一开关S0且闭合第二开关及第三开关(S1、S2)(操作122)。此致使CVVDD与CBL及CBLB共享电荷且允许将位线(BL及BLB)预充电到比VDD小的电压电平(VBL、VBLB)。通过CVVDD、CBL及CBLB的值确定电压电平(VBL、VBLB)。然后，断开第二开关及第三开关(S1、S2)且闭合第一开关S0(操作124)。取决于实施例可开始存储器存取或延迟存储器存取直到VVDD充电回到VDD之后。在其中VVDD耦合到与BL及BLB相同的存储器单元的实施例中，则延迟存取直到VVDD充电回到VDD之后。在其中VVDD不耦合到与BL及BLB相同的存储器单元的实施例中，则可不必延迟存取直到VVDD充电回到VDD之后。
图6是含有单个存储器阵列202的实例性SRAM 200的框图。存储器阵列202含有组织成列的多个位单元204。每一列包含VVDD 206、BL 208及耦合到列中的位单元的BLB 210。SRAM 200针对每一列还包含输入/输出(I/O)电路212及电荷共享开关组214。每一电荷共享开关组214包含第一开关216、第二开关218、第三开关220及第四开关222。
在此实例中，可选择性地操作第一开关216以将高电压供应线VVDD 206耦合到高电压源以将高电压供应线VVDD 206充电到由高电压源供应的高电压电平VDD。可选择性地操作第二开关218以将高电压供应线VVDD 206耦合到位线BL 208以将位线BL 208预充电到比高电压电平VDD小的位线电压电平VBL。可选择性地操作第三开关220以将高电压供应线VVDD206耦合到互补位线BLB 210以将互补位线BLB 210预充电到比高电压电平VDD小的互补位线电压电平VBLB。可选择性地操作第四开关222以在预充电操作期间将位线BL 208耦合到互补位线BLB 210使得位线电压电平VBL实质上等于互补位线电压电平VBLB。可选择性地操作开关以将高电压供应线VVDD 206充电到VDD且将位线电压电平VBL及互补位线电压电平VBLB充电到比VDD低的电平。归因于使用较低预充电位线电压电平VBL及互补位线电压电平VBLB的操作，此架构可导致SRAM中的经减小功率消耗。由于VVDD耦合到与BL及BLB相同的存储器单元，因此在对BL及BLB预充电之后将延迟存储器存取直到VVDD充电回到VDD之后。
在图6的实例性SRAM 200的替代操作模式中，还可操作开关组以将位线208及互补位线210选择性地充电到实质上等于由高电压源提供的高电压电平(VDD)的位线电压(VBL)。在此操作模式中，第一开关216始终接通以将VVDD 206耦合到高电压源以将VVDD 206充电到VDD。可选择性地操作第二开关218以将高电压供应线VVDD 206耦合到位线BL 208以将位线BL 208预充电到实质上等于高电压电平VDD的位线电压电平VBL。可选择性地操作第三开关220以将高电压供应线VVDD 206耦合到互补位线BLB 210以将互补位线BLB 210预充电到实质上等于高电压电平VDD的互补位线电压电平VBLB。可选择性地操作第四开关222以在预充电操作期间将位线BL 208耦合到互补位线BLB 210使得位线电压电平VBL实质上等于互补位线电压电平VBLB。此操作模式允许在对BL及BLB预充电之后发生存储器存取而不必等待将VVDD充电回到VDD。然而此方法并不由于使用较低预充电VBL及VBLB的操作而达成SRAM中的经减小功率消耗。
图7是具有配置在蝶式架构中的两个存储器阵列302、303的实例性SRAM 300的框图。存储器阵列302、303含有组织成列的多个位单元304。每一列包含VVDD(306、307)、BL(308、309)及耦合到列中的位单元的BLB(310、311)。SRAM 300针对每一列也包含输入/输出(I/O)电路312及电荷共享开关组(314、315)。每一电荷共享开关组(314、315)包含第一开关(316、317)、第二开关(318、319)、第三开关(320、321)及第四开关(322、323)。
在此实例中，可选择性地操作第一开关(316、317)以将高电压供应线VVDD(306、307)耦合到高电压源以将高电压供应线VVDD(306、307)充电到由高电压源提供的高电压电平VDD。可选择性地操作第二开关(318、319)以将高电压供应线VVDD(306、307)耦合到位线BL(308、309)以将位线BL(308、309)预充电到比高电压电平VDD小的位线电压电平VBL。可选择性地操作第三开关(320、321)以将高电压供应线VVDD(306、307)耦合到互补位线BLB(310、311)以将互补位线BLB(310、311)预充电到比高电压电平VDD小的互补位线电压电平VBLB。可选择性地操作第四开关(322、323)以在预充电操作期间将位线BL(308、309)耦合到互补位线BLB(310、311)使得位线电压电平VBL实质上等于互补位线电压电平VBLB。选择性地操作开关以将高电压供应线VVDD(306、307)充电到VDD且将位线电压电平VBL及互补位线电压电平VBLB充电到比VDD低的电平。归因于使用较低预充电位线电压电平VBL及互补位线电压电平VBLB的操作，此架构可导致SRAM中的经减小功率消耗。
在此实例中，来自一个阵列的VVDD不耦合到与来自那个存储器阵列的BL及BLB相同的开关。举例来说，VVDD 307、BL 308及BLB 310耦合到一个开关组314且VVDD 306、BL309及BLB 311耦合到另一开关组315。此允许在对BL及BLB预充电之后发生存储器存取而不必等待将VVDD充电回到VDD。这是因为用于经存取存储器单元的BL及BLB不利用耦合到那个存储器单元的VVDD充电。此还允许WL启动周期及VVDD复原周期重叠。
图8是具有配置在悬空BL阵列架构中的两个存储器阵列402、403的另一实例性SRAM 400的框图。存储器阵列402、403含有组织成列的多个位单元404。每一列包含VVDD(406、407)、BL(408、409)及耦合到列中的位单元的BLB(410、411)。顶部阵列的VVDD 406及位线(408、410)在较高金属层级处悬空在底部阵列上方。SRAM 400针对每一行也包含输入/输出(I/O)电路412及电荷共享开关组(414、415)。每一电荷共享开关组(414、415)包含第一开关(416、417)、第二开关(418、419)、第三开关(420、421)及第四开关(422、423)。
在此实例中，可选择性地操作第一开关(416、417)以将高电压供应线VVDD(406、407)耦合到高电压源以将高电压供应线VVDD(406、407)充电到由高电压源提供的高电压电平VDD。可选择性地操作第二开关(418、419)以将高电压供应线VVDD(406、407)耦合到位线BL(408、409)以将位线BL(408、409)预充电到比高电压电平VDD小的位线电压电平VBL。可选择性地操作第三开关(420、421)以将高电压供应线VVDD(406、407)耦合到互补位线BLB(410、411)以将互补位线BLB(410、411)预充电到比高电压电平VDD小的互补位线电压电平VBLB。可选择性地操作第四开关(422、423)以在预充电操作期间将位线BL(408、409)耦合到互补位线BLB(410、411)使得位线电压电平VBL实质上等于互补位线电压电平VBLB。选择性地操作开关以将高电压供应线VVDD(406、407)充电到VDD且将位线电压电平VBL及互补位线电压电平VBLB充电到比VDD低的电平。归因于使用较低预充电位线电压电平VBL及互补位线电压电平VBLB的操作，此架构可导致SRAM中的经减小功率消耗。
在此实例中，来自一个阵列的VVDD不耦合到与来自那个存储器阵列的BL及BLB相同的开关。举例来说，VVDD 407、BL 408及BLB 410耦合到一个开关组414且VVDD 406、BL409及BLB 411耦合到另一开关组415。此允许在对BL及BLB预充电之后发生存储器存取而不必等待将VVDD充电回到VDD。这是因为用于经存取存储器单元的BL及BLB不利用耦合到那个存储器单元的VVDD充电。此也允许WL启动周期及VVDD复原周期重叠。
图9是图解说明用于存取存储器单元的SRAM存储器装置(诸如图7或8的实例性存储器装置)中的实例性方法的程序流程图。通过电荷共享将耦合到待存取存储器单元的BL及BLB分别预充电到比VDD小的VBL及VBLB(操作500)。当对BL及BLB预充电时，将耦合到待存取存储器单元的高电压供应线VVDD充电到VDD(操作502)。此可发生，这是因为耦合到经存取存储器单元的VVDD并不用于对耦合到那个存储器单元的BL及BLB充电。此允许在对BL及BLB预充电之后发生存储器存取而不必等待将VVDD充电回到VDD(操作504)。归因于使用较低预充电VBL及VBLB的操作，此方法可导致SRAM中的经减小功率消耗。
在图7或8的实例性存储器装置的替代操作模式中，还可操作所述组开关以将位线及互补位线选择性地充电到实质上等于由高电压源提供的电压电平(VDD)的位线电压(VBL)。在此操作模式中，第一开关始终接通以将VVDD耦合到高电压源以将VVDD充电到VDD。可选择性地操作第二开关、第三开关及第四开关以将位线电压电平VBL及互补位线电压电平VBLB充电到实质上等于VDD的电压电平。然而，此方法并不由于使用较低预充电VBL及VBLB的操作而达成SRAM中的经减小功率消耗。
提供本文中所揭露实例性方法以及SRAM电路及装置以用于通过与阵列的高电压供应线电容电荷共享来对位线预充电。可通过电容式分压器将位线预充电电压设定在位线电容与高电压供应线电容之间。可将技术扩缩到不同宏观深度/大小，这是因为位线电容及高电压供应线电容也将扩缩。可将预充电开关插入到阵列的列控制电路中且计时控制接通/关断开关的手柄。可将此技术应用于多个SRAM架构(诸如单个阵列、蝶式阵列及悬空BL阵列架构)。
在一个实施例中，提供一种静态随机存取存储器(SRAM)装置。SRAM装置包括：多个存储器单元；位线，其在数据节点处耦合到所述多个存储器单元中的第一组；及第一电压供应线，其耦合到所述多个存储器单元中的第二组。SRAM装置进一步包括：第一开关，其用于将第一电压供应线选择性地耦合到第一电压源以将第一电压供应线充电到第一电压电平；及第二开关，其用于将所述第一电压供应线选择性地耦合到所述位线以将所述位线预充电到比所述第一电压电平小的位线电压电平。
这些方面及其它实施例可包含以下构件中的一或多者。位线具有电容(CBL)且第一电压供应线具有电容(CVVDD)，并且其中通过从CVVDD转移到CBL的所存储电荷对所述位线预充电。SRAM可具有在互补数据节点处耦合到多个存储器单元中的第一组的互补位线，其中SRAM装置具有包括位线及互补位线的差分位线，且其中所述互补位线具有互补位线电容(CBLB)并且通过将所存储电荷从CVVDD转移到CBLB而对所述互补位线预充电。SRAM装置可具有用于将第一电压供应线选择性地耦合到互补位线以将互补位线预充电到比第一电压电平小的互补位线电压电平的第三开关。第一开关可定位在第一电压源与第一电压供应线之间，第二开关可定位在第一电压供应线与位线之间，且第三开关可定位在第二开关与互补位线之间。第一开关可定位在第一电压源与第一电压供应线之间，第二开关可定位在第一电压供应线与位线之间，且第三开关可定位在第一电压供应线与互补位线之间。SRAM装置可包含定位在位线与互补位线之间以用于将位线及互补位线选择性地预充电到同一电压电平的第四开关。当第一开关接通时，第二开关可经调适以将第一电压供应线选择性地耦合到位线以将位线预充电到实质上等于第一电压电平的位线电压电平。第一组存储器单元与第二组存储器单元可重叠且可在将位线预充电到位线电压电平之后配置第一电压供应线以将其充电到第一电压电平。第一组存储器单元与第二组存储器单元可不重叠且可在将位线预充电到位线电压电平的同时配置第一电压供应线以将其充电到第一电压电平。
在另一实施例中，提供一种静态随机存取存储器(SRAM)装置。SRAM装置包括：多个存储器单元；第一位线，其耦合到多个存储器单元中的第一组；第二位线，其耦合到多个存储器单元中的第二组；第一电压供应线，其耦合到多个存储器单元中的第一组；第二电压供应线，其耦合到多个存储器单元中的第二组；第一开关，其经配置以将第二电压供应线选择性地耦合到第一电压源以将第二电压供应线充电到第一电压电平；第二开关，其经配置以将第一电压供应线选择性地耦合到第一电压源以将第一电压供应线充电到第一电压电平；第三开关，其经配置以将第二电压供应线选择性地耦合到第一位线以将第一位线预充电到第一位线电压电平；及第四开关，其经配置以将第一电压供应线选择性地耦合到第二位线以将第二位线预充电到第二位线电压电平。
这些方面及其它实施例可包含以下构件中的一或多者。第一位线电压电平可实质上等于第二位线电压电平且第一及第二位线电压电平可比第一电压电平小。第一互补位线可耦合到多个存储器单元中的第一组且第二互补位线可耦合到多个存储器单元中的第二组。第三开关还可经配置以将第二电压供应线选择性地耦合到第一互补位线以将第一互补位线预充电到第一互补位线电压电平。第四开关可经配置以将第一电压供应线选择性地耦合到第二互补位线以将第二互补位线预充电到第二互补位线电压电平。第一互补位线电压电平可实质上等于第二互补位线电压电平且第一及第二互补位线电压电平可比第一电压电平小。
在另一实施例中，提供一种静态随机存取存储器(SRAM)装置中的方法。所述方法包括：将第一电压供应线耦合到第一电压源以将第一电压供应线充电到第一电压电平；将第一电压供应线从第一电压源解耦合；及将位线耦合到第一电压供应线以将位线充电到比第一电压电平小的电压电平。所述方法进一步包括将位线从电压供应线解耦合且存取耦合到位线的存储器单元。
这些方面及其它实施例可包含以下构件中的一或多者。所述方法可进一步包含在将位线从电压供应线解耦合之后将第一电压供应线耦合到第一电压源以将第一电压供应线重新充电到第一电压电平。可将第一电压供应线及位线耦合到不同存储器单元且可在对不耦合到位线的存储器单元的存储器存取期间对第一电压供应线重新充电。可将第一电压供应线及位线耦合到重叠存储器单元组且可在存取耦合到位线的存储器单元之前对第一电压供应线重新充电。
在另一实施例中，提供一种静态随机存取存储器(SRAM)装置中的方法。所述方法包括：提供第一开关以用于将第一电压供应线选择性地耦合到第一电压源以将第一电压供应线充电到第一电压电平；提供第二开关以用于将位线选择性地耦合到第一电压供应线以将位线充电到比第一电压电平低的第二电压电平；及操作第一开关及第二开关以将位线充电到第二电压电平。
这些方面及其它实施例可包含以下构件中的一或多者。操作第一开关及第二开关可包括在将位线从第一电压供应线解耦合时将第一电压供应线充电到第一电压电平。操作第一开关及第二开关可包括在将第一电压供应线从第一电压源解耦合时通过将第一电压供应线耦合到位线而将位线充电到第二电压电平。所述方法可进一步包括在操作第一开关及第二开关以将位线充电到第二电压电平之后操作第一开关及第二开关以将第一电压供应线重新充电到第一电压电平。可将第一电压供应线及位线耦合到不同存储器单元且可在对未耦合到位线的存储器单元的存储器存取期间对第一电压供应线重新充电。可将第一电压供应线及位线耦合到重叠存储器单元组且可在对耦合到位线的存储器单元的存储器存取之前对第一电压供应线重新充电。所述方法可进一步包括在第一开关接通时将位线耦合到第一电压供应线以将位线预充电到实质上等于第一电压电平的第二电压电平。所述方法可进一步包括提供第三开关以用于将互补位线选择性地耦合到第一电压供应线以将互补位线充电到第二电压电平。
前述内容概述数个实施例的构件使得所属领域的技术人员可较佳地理解本揭露的方面。所属领域的技术人员应了解，其可易于将本揭露用作用于设计或修改其它制程及结构以用于实施与本文中所介绍的实施例相同的目的及/或达成与所述实施例相同的优点的基础。所属领域的技术人员还应认识到，这些等效构造并未背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下在本文中做出各种改变、替代及更改。
符号说明
10 静态随机存取存储器电路
12 存储器阵列
14 存储器/位单元/静态随机存取存储器存储器单元/六晶体管存储器单元
16 高电压供应线
18 位线
20 互补位线
22 位线电容器
24 互补位线电容器
26 高电压供应线电容器
28 字线
30 高电压源
32 高电压供应节点
34 交叉耦合反向器
36 交叉耦合反向器
38 资料节点
40 第一通过装置
42 互补资料节点
44 第二通过装置
200 静态随机存取存储器
202 存储器阵列
204 位单元
206 高电压供应线
208 位线
210 互补位线
212 输入/输出电路
214 电荷共享开关
216 第一开关
218 第二开关
220 第三开关
222 第四开关
300 静态随机存取存储器
302 存储器阵列
303 存储器阵列
304 位单元
306 高电压供应线
307 高电压供应线
308 位线
309 位线
310 互补位线
311 互补位线
312 输入/输出电路
314 电荷共享开关组/开关组
315 电荷共享开关组/开关组
316 第一开关
317 第一开关
318 第二开关
319 第二开关
320 第三开关
321 第三开关
322 第四开关
323 第四开关
400 静态随机存取存储器
402 存储器阵列
403 存储器阵列
404 位单元
406 高电压供应线
407 高电压供应线
408 位线
409 位线
410 位线/互补位线
411 互补位线
412 输入/输出电路
414 电荷共享开关组/开关组
415 电荷共享开关组/开关组
416 第一开关
417 第一开关
418 第二开关
419 第二开关
420 第三开关
421 第三开关
422 第四开关
423 第四开关
BL 位线
BLB 互补位线/位线
CBL 位线电容器
CBLB 互补位线电容器/互补位线电容
CVVDD 高电压供应线电容器
S0 第一开关
S1 第二开关
S2 第三开关
VBL 预充电位线电压电平/位线电压电平/预充电电压/位线电压/电压电平
VBLB 互补位线电压电平/电压电平
VDD 高电压电平/电压电平
VVDD 高电压供应线

Claims (1)

1.一种静态随机存取存储器SRAM装置，其包括：
多个存储器单元；
位线，其在数据节点处耦合到所述多个存储器单元中的第一组；
第一电压供应线，其耦合到所述多个存储器单元中的第二组；
第一开关，其用于将所述第一电压供应线选择性地耦合到第一电压源以将所述第一电压供应线充电到第一电压电平；及
第二开关，其用于将所述第一电压供应线选择性地耦合到所述位线以将所述位线预充电到比所述第一电压电平小的位线电压电平。
CN201710674795.8A 2016-08-08 2017-08-08 静态随机存取存储器sram装置 Active CN107705812B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/231,293 US9922701B2 (en) 2016-08-08 2016-08-08 Pre-charging bit lines through charge-sharing
US15/231,293 2016-08-08

Publications (2)

Publication Number Publication Date
CN107705812A true CN107705812A (zh) 2018-02-16
CN107705812B CN107705812B (zh) 2021-06-29

Family

ID=61069710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710674795.8A Active CN107705812B (zh) 2016-08-08 2017-08-08 静态随机存取存储器sram装置

Country Status (3)

Country Link
US (5) US9922701B2 (zh)
CN (1) CN107705812B (zh)
TW (1) TWI720236B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658026B2 (en) 2017-05-26 2020-05-19 Taiwan Semiconductor Manufacturing Company Limited Word line pulse width control circuit in static random access memory
US20200135266A1 (en) * 2018-10-30 2020-04-30 Intel Corporation Random-access memory with loaded capacitance
US11410720B2 (en) * 2020-10-01 2022-08-09 Samsung Electronics Co., Ltd. Bitline precharge system for a semiconductor memory device
KR20220056022A (ko) 2020-10-27 2022-05-04 삼성전자주식회사 정적 램 메모리 장치 및 이의 동작 방법
US20240143541A1 (en) * 2022-10-28 2024-05-02 Rain Neuromorphics Inc. Compute in-memory architecture for continuous on-chip learning

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215716B1 (en) * 1995-06-02 2001-04-10 Hitachi, Ltd. Static memory cell having independent data holding voltage
US6307797B1 (en) * 1999-11-30 2001-10-23 Stmicroelectronics S.A. Reading device for integrated circuit memory
CN1385860A (zh) * 2001-05-16 2002-12-18 三菱电机株式会社 具有磁性隧道接合部的薄膜磁体存储装置
CN1750171A (zh) * 2004-09-15 2006-03-22 株式会社瑞萨科技 半导体集成电路器件
US20070297249A1 (en) * 2003-09-24 2007-12-27 Yen-Jen Chang Low-power SRAM memory cell
CN101383182A (zh) * 2007-09-06 2009-03-11 松下电器产业株式会社 半导体存储装置
US20110158021A1 (en) * 2009-12-21 2011-06-30 Arm Limited Reducing peak currents required for precharging data lines in memory devices
CN102148056A (zh) * 2010-02-04 2011-08-10 台湾积体电路制造股份有限公司 静态随机存取内存宏及用以操作其的方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712197A (en) * 1986-01-28 1987-12-08 Motorola, Inc. High speed equalization in a memory
JP2615011B2 (ja) * 1986-06-13 1997-05-28 株式会社日立製作所 半導体記憶回路
KR900004635B1 (ko) * 1987-06-27 1990-06-30 삼성반도체통신 주식회사 반도체 메모리장치의 충전 및 등화회로
US5034923A (en) * 1987-09-10 1991-07-23 Motorola, Inc. Static RAM with soft defect detection
US5197032A (en) * 1990-07-06 1993-03-23 Motorola BICMOS bit line load for a memory with improved reliability and a method therefor
US5173877A (en) * 1990-12-10 1992-12-22 Motorola, Inc. BICMOS combined bit line load and write gate for a memory
US5525918A (en) * 1994-12-27 1996-06-11 Alliance Semiconductor Corporation Pre-sense amplifier for monolithic memories
KR0157339B1 (ko) * 1995-06-28 1998-12-01 김광호 반도체 메모리의 불량셀 구제회로
KR100224685B1 (ko) * 1997-01-30 1999-10-15 윤종용 비트라인 제어회로 및 방법
US6018488A (en) * 1997-06-26 2000-01-25 Kabushiki Kaisha Toshiba Semiconductor memory device and method relieving defect of semiconductor memory device
JP3313641B2 (ja) * 1998-02-27 2002-08-12 エヌイーシーマイクロシステム株式会社 半導体記憶装置
JP2003132683A (ja) * 2001-10-23 2003-05-09 Hitachi Ltd 半導体装置
JP2003168735A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体集積回路装置
JP3870772B2 (ja) * 2001-12-06 2007-01-24 セイコーエプソン株式会社 半導体記憶装置およびそれを用いた電子機器
US6724648B2 (en) * 2002-04-05 2004-04-20 Intel Corporation SRAM array with dynamic voltage for reducing active leakage power
JP2004133969A (ja) * 2002-10-08 2004-04-30 Renesas Technology Corp 半導体装置
JP4929668B2 (ja) * 2005-10-12 2012-05-09 富士通セミコンダクター株式会社 半導体メモリ
US7535788B2 (en) * 2006-12-08 2009-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic power control for expanding SRAM write margin
US7952910B2 (en) * 2007-02-02 2011-05-31 Oracle America, Inc. Memory device with split power switch
JP5288391B2 (ja) * 2007-05-24 2013-09-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8358524B1 (en) * 2007-06-29 2013-01-22 Netlogic Microsystems, Inc. Methods and circuits for limiting bit line leakage current in a content addressable memory (CAM) device
JP5104123B2 (ja) * 2007-08-17 2012-12-19 富士通セミコンダクター株式会社 半導体メモリ
JP2009289308A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体記憶装置
WO2010073523A1 (ja) * 2008-12-25 2010-07-01 パナソニック株式会社 半導体集積回路
US8107305B2 (en) * 2009-06-25 2012-01-31 Micron Technology, Inc. Integrated circuit memory operation apparatus and methods
JP5614150B2 (ja) * 2010-07-29 2014-10-29 ソニー株式会社 抵抗変化型メモリデバイス
KR101783873B1 (ko) * 2010-10-12 2017-10-11 삼성전자주식회사 데이터 감지를 위한 반도체 메모리 장치
DE102013012234B4 (de) * 2013-07-23 2018-05-30 Infineon Technologies Ag Speichervorrichtung und Verfahren zum Versetzen einer Speicherzelle in einen Zustand mit einer reduzierten Leckstromaufnahme
US9318162B2 (en) * 2014-08-04 2016-04-19 International Business Machines Corporation Overvoltage protection for a fine grained negative wordline scheme
US20170162255A1 (en) * 2015-12-02 2017-06-08 Jan-Michael Huber Low resistance power header with reduced instantaneous voltage drop

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215716B1 (en) * 1995-06-02 2001-04-10 Hitachi, Ltd. Static memory cell having independent data holding voltage
US6307797B1 (en) * 1999-11-30 2001-10-23 Stmicroelectronics S.A. Reading device for integrated circuit memory
CN1385860A (zh) * 2001-05-16 2002-12-18 三菱电机株式会社 具有磁性隧道接合部的薄膜磁体存储装置
US20070297249A1 (en) * 2003-09-24 2007-12-27 Yen-Jen Chang Low-power SRAM memory cell
CN1750171A (zh) * 2004-09-15 2006-03-22 株式会社瑞萨科技 半导体集成电路器件
CN101383182A (zh) * 2007-09-06 2009-03-11 松下电器产业株式会社 半导体存储装置
US20110211408A1 (en) * 2007-09-06 2011-09-01 Panasonic Corporation Semiconductor storage device
US20110158021A1 (en) * 2009-12-21 2011-06-30 Arm Limited Reducing peak currents required for precharging data lines in memory devices
CN102148056A (zh) * 2010-02-04 2011-08-10 台湾积体电路制造股份有限公司 静态随机存取内存宏及用以操作其的方法

Also Published As

Publication number Publication date
US10847217B2 (en) 2020-11-24
US10410715B2 (en) 2019-09-10
CN107705812B (zh) 2021-06-29
US20200402572A1 (en) 2020-12-24
TW201805935A (zh) 2018-02-16
US20190348110A1 (en) 2019-11-14
US20180040366A1 (en) 2018-02-08
US11848047B2 (en) 2023-12-19
US20240079053A1 (en) 2024-03-07
TWI720236B (zh) 2021-03-01
US9922701B2 (en) 2018-03-20
US20180174649A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
CN107705812A (zh) 静态随机存取存储器sram装置
CN110390981A (zh) 存储器电路、其操作方法及数据读取方法
CN104981875B (zh) 用于存储器设备中的写辅助的写激励器
CN105229744B (zh) 具有局部/全局位线架构以及用于在读取时全局位线放电的另外的电容的存储器
CN104599700B (zh) 高密度存储器结构
US10672461B2 (en) Write assist negative bit line voltage generator for SRAM array
CN105336362B (zh) 抗辐射加固的静态随机存取储存器
CN102956264B (zh) 非挥发性静态随机存取存储器装置及其操作方法
CN106463163A (zh) 存储器件
TWI229338B (en) Semiconductor memory device and the control method thereof
EP0499256B1 (en) Semiconductor memory device
CN106847333A (zh) 一种新型抗单粒子sram位单元
TW201905911A (zh) ７ｔ靜態隨機存取記憶體
CN103700397B (zh) Sram存储单元、sram存储单元写操作方法及sram存储器
CN106558334A (zh) 一种sram存储单元、sram存储器及其控制方法
CN106328191A (zh) 负电压位线写辅助sram电路及方法
Barua et al. In 12nm FinFET Technology, performance analysis of low power 6T SRAM layout designs with two different topologies
WO2005041199A1 (en) Method and circuit configuration for multiple charge recycling during refresh operations in a dram device
CN107180649A (zh) 半导体存储器元件及操作半导体存储器元件的方法
CN110223725A (zh) 一种非易失性随机存储器数据读取电路、存储器及方法
CN106328192A (zh) 自动触发的负电压位线写辅助sram电路及方法
CN105448324B (zh) Sram存储单元及存储阵列
CN103187093A (zh) 静态随机存储器及其存取控制方法及其位线预充电电路
TWI633561B (zh) 具高寫入速度之７ｔ雙埠靜態隨機存取記憶體
CN203276857U (zh) 静态随机存储器及其位线预充电电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant