TW201804471A - 半導體裝置、記憶體裝置及顯示系統 - Google Patents

半導體裝置、記憶體裝置及顯示系統 Download PDF

Info

Publication number
TW201804471A
TW201804471A TW106121129A TW106121129A TW201804471A TW 201804471 A TW201804471 A TW 201804471A TW 106121129 A TW106121129 A TW 106121129A TW 106121129 A TW106121129 A TW 106121129A TW 201804471 A TW201804471 A TW 201804471A
Authority
TW
Taiwan
Prior art keywords
transistor
wiring
potential
layer
source
Prior art date
Application number
TW106121129A
Other languages
English (en)
Other versions
TWI721185B (zh
Inventor
浅見良信
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201804471A publication Critical patent/TW201804471A/zh
Application granted granted Critical
Publication of TWI721185B publication Critical patent/TWI721185B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Abstract

本發明的一個實施方式的目的是提供一種新穎的半導體裝置或高可靠性的半導體裝置。利用電位保持部的電位控制被用作資料寫入用開關的電晶體的導通狀態。另外，使用多個電容器控制電位保持部的電位。由此，可以在電位保持部中保持正電位和負電位的兩者，防止被用作資料寫入用開關的電晶體的劣化，由此可以維持特性。因此，可以提供高可靠性的半導體裝置。

Description

半導體裝置、記憶體裝置及顯示系統
本發明的一個實施方式係關於一種半導體裝置、記憶體裝置及顯示系統。
注意，本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的本發明的一個實施方式的技術領域的一個例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、顯示系統、電子裝置、照明設備、輸入裝置、輸入輸出裝置、其驅動方法或者其製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。電晶體、半導體電路、運算裝置及記憶體裝置等都是半導體裝置的一個實施方式。另外，攝像裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)以及電子裝置有時包括半導體裝置。
近年來，中央處理器(Central Processing Unit(CPU))、記憶體裝置或感測器等電子構件被用於個人電腦、智慧手機或數位相機等各種電子裝置。
專利文獻1公開了由使用氧化物半導體的電晶體及使用單晶矽的電晶體構成的記憶體裝置。並且，還記載有使用氧化物半導體的電晶體的關態電流極小。
[專利文獻1]日本專利申請公開第2012-256400號公報
本發明的一個實施方式的目的是提供一種新穎的半導體裝置。另外，本發明的一個實施方式的目的是提供一種高可靠性的半導體裝置。另外，本發明的一個實施方式的目的是提供一種低功耗的半導體裝置。另外，本發明的一個實施方式的目的是提供一種包括能夠保持正電位及負電位的兩者的記憶單元的半導體裝置。另外，本發明的一個實施方式的目的是提供一種包括能夠利用電位保持部的電位控制資料寫入用開關的導通狀態的記憶單元的半導體裝置。另外，本發明的一個實施方式的目的是提供一種包括能夠使用多個電容器控制電位保持部的電位的記憶單元的半導體裝置。
注意，本發明的一個實施方式並不需要實現所有上述目的，只要可以實現至少一個目的即可。另外，上述目的的記載不妨礙其他目的的存在。可以從說明書、 申請專利範圍、圖式等的記載顯而易見地看出並衍生上述以外的目的。
本發明的一個實施方式的半導體裝置包括：第一電晶體；第二電晶體；第一電容器；第三電晶體；第四電晶體；以及第二電容器，其中，第一電晶體的閘極電連接到第三電晶體的源極和汲極中的一個、第四電晶體的閘極及第二電容器的一個電極，第三電晶體的閘極電連接到第一電晶體的源極和汲極中的一個、第二電晶體的閘極及第一電容器的一個電極，第一電晶體的源極和汲極中的另一個電連接到第一佈線，第二電晶體的源極和汲極中的一個電連接到第二佈線，第二電晶體的源極和汲極中的另一個電連接到第三佈線，第一電容器的另一個電極電連接到第四佈線，第三電晶體的源極和汲極中的另一個電連接到第五佈線，第四電晶體的源極和汲極中的一個電連接到第六佈線，第四電晶體的源極和汲極中的另一個電連接到第七佈線，並且，第二電容器的另一個電極電連接到第八佈線。
本發明的一個實施方式的半導體裝置也可以在與第一電晶體的源極和汲極中的一個電連接的節點及與第三電晶體的源極和汲極中的一個電連接的節點中保持正電位及負電位。
本發明的一個實施方式的半導體裝置也可以藉由控制第二佈線或第四佈線的電位來控制與第一電晶體的源極和汲極中的一個電連接的節點的電位且藉由控制第 六佈線或第八佈線的電位來控制與第三電晶體的源極和汲極中的一個電連接的節點的電位。
在本發明的一個實施方式的半導體裝置中，第一電晶體及第三電晶體也可以在通道形成區中包含金屬氧化物。
另外，本發明的一個實施方式的記憶體裝置包括：上述半導體裝置；第一驅動電路；第二驅動電路；以及第三驅動電路，其中第一驅動電路控制第一佈線、第二佈線、第五佈線及第六佈線的電位，第二驅動電路控制第三佈線及第七佈線的電位，並且第三驅動電路控制第四佈線及第八佈線的電位。
另外，本發明的一個實施方式的顯示系統包括：控制電路，該控制電路包括包含上述半導體裝置或上述記憶體裝置的圖框記憶體、影像處理部及驅動電路；以及顯示部，其中，圖框記憶體儲存影像資料，影像處理部對從圖框記憶體輸入的影像資料進行影像處理來生成影像信號，並且，驅動電路將從影像處理部輸入的影像信號輸出到顯示部。
在本發明的一個實施方式的顯示系統中，顯示部也可以包括第一顯示單元及第二顯示單元，第一顯示單元也可以包括反射型液晶元件，並且第二顯示單元也可以包括發光元件。
藉由本發明的一個實施方式，可以提供一種新穎的半導體裝置。另外，藉由本發明的一個實施方式， 可以提供一種高可靠性的半導體裝置。另外，藉由本發明的一個實施方式，可以提供一種低功耗的半導體裝置。另外，藉由本發明的一個實施方式，可以提供一種包括能夠保持正電位及負電位的兩者的記憶單元的半導體裝置。另外，藉由本發明的一個實施方式，可以提供一種包括能夠利用電位保持部的電位控制資料寫入用開關的導通狀態的記憶單元的半導體裝置。另外，藉由本發明的一個實施方式，可以提供一種包括能夠使用多個電容器控制電位保持部的電位的記憶單元的半導體裝置。
注意，上述效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。可以從說明書、申請專利範圍、圖式等的記載顯而易見地看出並衍生上述以外的效果。
10‧‧‧半導體裝置
100‧‧‧記憶體裝置
110‧‧‧單元陣列
120‧‧‧驅動電路部
130‧‧‧驅動電路
131‧‧‧解碼器
132‧‧‧行驅動器
133‧‧‧感測放大器
140‧‧‧驅動電路
141‧‧‧解碼器
142‧‧‧列驅動器
143‧‧‧感測放大器
144‧‧‧預充電電路
150‧‧‧驅動電路
151‧‧‧解碼器
152‧‧‧列驅動器
153‧‧‧感測放大器
160‧‧‧控制電路
170‧‧‧輸出電路
300‧‧‧電腦
310‧‧‧輸入裝置
320‧‧‧輸出裝置
330‧‧‧中央處理器
331‧‧‧控制電路
332‧‧‧運算電路
333‧‧‧記憶體裝置
334‧‧‧記憶體裝置
340‧‧‧主記憶體裝置
400‧‧‧顯示系統
410‧‧‧顯示部
411a‧‧‧顯示單元
411b‧‧‧顯示單元
412‧‧‧觸控感測器單元
420‧‧‧控制電路
421‧‧‧介面
422‧‧‧圖框記憶體
423‧‧‧解碼器
424‧‧‧感測器控制器
425‧‧‧控制器
426‧‧‧時脈生成電路
430‧‧‧影像處理部
431‧‧‧伽瑪校正電路
432‧‧‧調光電路
433‧‧‧調色電路
434‧‧‧EL校正電路
441‧‧‧記憶體裝置
442‧‧‧時序控制器
443‧‧‧暫存器
450‧‧‧驅動電路
451a‧‧‧源極驅動器
451b‧‧‧源極驅動器
461‧‧‧觸控感測器控制器
470‧‧‧主機
480‧‧‧光感測器
481‧‧‧外光
500‧‧‧顯示裝置
501‧‧‧像素部
502‧‧‧像素單元
503‧‧‧驅動電路
504‧‧‧驅動電路
505‧‧‧像素
506‧‧‧子像素
510‧‧‧液晶元件
518‧‧‧絕緣層
520‧‧‧發光元件
523‧‧‧金屬氧化物膜
524‧‧‧金屬氧化物膜
530‧‧‧導電層
540‧‧‧開口
551‧‧‧基板
561‧‧‧基板
562‧‧‧顯示區域
564‧‧‧電路
565‧‧‧佈線
572‧‧‧FPC
573‧‧‧IC
612‧‧‧液晶
613‧‧‧導電層
617‧‧‧絕緣層
621‧‧‧絕緣層
630‧‧‧偏光板
631‧‧‧彩色層
632‧‧‧遮光層
633‧‧‧配向膜
634‧‧‧彩色層
641‧‧‧黏合層
642‧‧‧黏合層
691‧‧‧導電層
692‧‧‧EL層
693‧‧‧導電層
701‧‧‧電晶體
704‧‧‧連接部
705‧‧‧電晶體
706‧‧‧電晶體
707‧‧‧連接部
711‧‧‧絕緣層
712‧‧‧絕緣層
713‧‧‧絕緣層
714‧‧‧絕緣層
715‧‧‧絕緣層
716‧‧‧絕緣層
717‧‧‧絕緣層
720‧‧‧絕緣層
721‧‧‧導電層
722‧‧‧導電層
723‧‧‧導電層
724‧‧‧導電層
731‧‧‧半導體層
742‧‧‧連接層
743‧‧‧連接器
752‧‧‧連接部
801‧‧‧電晶體
811‧‧‧絕緣層
812‧‧‧絕緣層
813‧‧‧絕緣層
814‧‧‧絕緣層
815‧‧‧絕緣層
816‧‧‧絕緣層
817‧‧‧絕緣層
818‧‧‧絕緣層
819‧‧‧絕緣層
820‧‧‧絕緣層
821‧‧‧金屬氧化物膜
822‧‧‧金屬氧化物膜
823‧‧‧金屬氧化物膜
824‧‧‧金屬氧化物膜
830‧‧‧氧化物層
850‧‧‧導電層
851‧‧‧導電層
852‧‧‧導電層
853‧‧‧導電層
853a‧‧‧導電層
853b‧‧‧導電層
860‧‧‧單晶矽晶圓
861‧‧‧CMOS層
862‧‧‧電晶體層
863‧‧‧閘極電極
864‧‧‧電極
865‧‧‧電極
1001‧‧‧基板
1002‧‧‧電路區域
1003‧‧‧分離區域
1004‧‧‧分離線
1005‧‧‧晶片
1101‧‧‧電子構件
1102‧‧‧印刷電路板
1103‧‧‧基板
2000‧‧‧可攜式資訊終端
2001‧‧‧外殼
2002‧‧‧外殼
2003‧‧‧顯示部
2004‧‧‧顯示部
2005‧‧‧鉸鏈部
2010‧‧‧可攜式資訊終端
2011‧‧‧外殼
2012‧‧‧顯示部
2013‧‧‧操作按鈕
2014‧‧‧外部連接埠
2015‧‧‧揚聲器
2016‧‧‧麥克風
2017‧‧‧照相機
2020‧‧‧照相機
2021‧‧‧外殼
2022‧‧‧顯示部
2023‧‧‧操作按鈕
2024‧‧‧快門按鈕
2026‧‧‧鏡頭
2050‧‧‧筆記本型PC
2051‧‧‧外殼
2052‧‧‧顯示部
2053‧‧‧鍵盤
2054‧‧‧指向裝置
2110‧‧‧可攜式遊戲機
2111‧‧‧外殼
2112‧‧‧顯示部
2113‧‧‧揚聲器
2114‧‧‧LED燈
2115‧‧‧操作鍵按鈕
2116‧‧‧連接端子
2117‧‧‧照相機
2118‧‧‧麥克風
2119‧‧‧記錄介質讀取部
2170‧‧‧汽車
2171‧‧‧車體
2172‧‧‧車輪
2173‧‧‧儀表板
2174‧‧‧燈
在圖式中：圖1A和圖1B為示出半導體裝置的結構實例的圖及示出記憶單元的結構實例的圖；圖2為示出記憶單元的結構實例的圖；圖3為時序圖；圖4為時序圖；圖5A和圖5B為示出記憶單元的結構實例的圖；圖6A和圖6B為示出記憶單元的結構實例的圖； 圖7為示出記憶體裝置的結構實例的圖；圖8為示出電腦的結構實例的圖；圖9為示出顯示系統的結構實例的圖；圖10A、圖10B1和圖10B2為說明顯示裝置的結構實例的圖；圖11為說明像素的結構實例的圖；圖12A和圖12B為說明像素的結構實例的圖；圖13為示出顯示裝置的結構實例的圖；圖14為示出顯示裝置的結構實例的圖；圖15A至圖15C為示出電晶體的結構實例的圖；圖16為示出能帶結構的圖；圖17為示出記憶單元的結構實例的圖；圖18A和圖18B為半導體晶圓的俯視圖；圖19A和圖19B為示出電子構件的製程的流程圖及立體圖；圖20A至圖20D為示出電子裝置的結構實例的圖；圖21A至圖21C為示出電子裝置的結構實例的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。注意，本發明不侷限於以下實施方式中的說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應 該被解釋為僅限定在下面所示的實施方式所記載的內容中。
另外，本發明的一個實施方式在其範疇內包括半導體裝置、記憶體裝置、顯示裝置、攝像裝置、RF(Radio Frequency：射頻)標籤等所有裝置。此外，顯示裝置在其範疇內包括液晶顯示裝置、其每個像素具備以有機發光元件為代表的發光元件的發光裝置、電子紙、DMD(Digital Micromirror Device：數位微鏡裝置)、PDP(Plasma Display Panel：電漿顯示面板)、FED(Field Emission Display：場致發射顯示器)等。
在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的活性層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，在金屬氧化物具有放大作用、整流作用和開關作用中的至少一個的情況下，可以將該金屬氧化物稱為金屬氧化物半導體(metal oxide semiconductor)，或者可以將其縮稱為OS。另外，可以將OS FET稱為包含金屬氧化物或氧化物半導體的電晶體。
在本說明書等中，有時將包含氮的金屬氧化物稱為金屬氧化物(metal oxide)。另外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
在本說明書等中，有時記載CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。
在本說明書等中，CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是指使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是指不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
在本說明書等中，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時觀察到其邊緣模糊而以雲狀連接的導電性區域。
在CAC-OS或CAC-metal oxide中，有時導電性區域及絕緣性區域以0.5nm以上且10nm以下，較佳為 0.5nm以上且3nm以下的尺寸分散在材料中。
CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分與具有寬隙的成分互補作用，與具有窄隙的成分聯動地在具有寬隙的成分中載子流過。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道區時，在電晶體的導通狀態中可以得到高電流驅動力，亦即大通態電流及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
在本說明書等中，當明確地記載為“X與Y連接”時，表示在本說明書等中公開了如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係，例如其他的連接關係也包括在圖式或文中所記載的範圍內。在此，X和Y都是物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極 體、顯示元件、發光元件和負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件和負載等)連接的情況。
作為X和Y電連接的情況的一個例子，可以在X和Y之間連接一個以上的能夠電連接X和Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件、負載等)。另外，開關具有控制開啟和關閉的功能。換言之，開關具有其成為導通狀態(開啟狀態)或非導通狀態(關閉狀態)而控制是否使電流流過的功能。或者，開關具有選擇並切換電流路徑的功能。另外，X和Y電連接的情況包括X與Y直接連接的情況。
作為X和Y在功能上連接的情況的一個例子，可以在X和Y之間連接一個以上的能夠在功能上連接X和Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、γ(伽瑪)校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉換器電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝器電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸 出的信號傳送到Y時，就可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確記載為“電連接”時，在本說明書等中公開了與只明確記載為“連接”的情況相同的內容。
另外，在沒有特別的說明的情況下，在不同圖式中附有相同元件符號的組件表示相同的組件。
另外，即使示出在圖式上獨立的組件相互電連接，也有一個組件兼有多個組件的功能的情況。例如，在佈線的一部分用作電極時，一個導電膜兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
實施方式1
在本實施方式中，對本發明的一個實施方式的半導體裝置及記憶體裝置進行說明。
<半導體裝置的結構實例>
圖1A示出半導體裝置10的結構實例。半導體裝置10包括多個記憶單元MC。記憶單元MC為具有儲存資料的功能的電路。圖1A示出半導體裝置10包括m列n行的記憶單元MC的結構實例。以下，將第x列第y行(x為1以上且m以下的整數，y為1以上且n以下的整數)的記憶單元MC記為MC[x，y]。藉由在半導體裝置10中設置多個記憶單元MC，可以將半導體裝置10用作記憶體裝置的記憶單元陣列。
記憶單元MC與多個佈線WL(WLa、WLb)、多個佈線SL(SLa、SLb)、多個佈線RBL(RBLa、RBLb)及多個佈線WBL(WBLa、WBLb)連接。佈線WL具有將用來進行資料的寫入、讀出、去掉或保持的電位供應到指定的行的記憶單元MC的功能。佈線SL、佈線RBL及佈線WBL具有用來進行資料的寫入、讀出、去掉或保持的電位供應到指定的列的記憶單元MC的功能。另外，佈線RBL具有傳輸對應於儲存在記憶單元MC中的資料的電位(以下，也稱為讀出電位)的功能，佈線WBL具有傳輸對應於寫入到記憶單元MC的資料的電位(以下，也稱為寫入電位)的功能。另外，將與MC[x，y]連接的佈線WLa、WLb、SLa、SLb、RBLa、RBLb、WBLa及WBLb分別記為佈線WLa[y]、WLb[y]、SLa[x]、SLb[x]、RBLa[x]、RBLb[x]、WBLa[x]及WBLb[x]。
圖1A示出同一行的記憶單元MC共同使用佈 線WLa及WLb且同一列的記憶單元MC共同使用佈線SLa、SLb、RBLa、RBLb、WBLa及WBLb的結構實例。然而，也可以對各記憶單元MC設置這些佈線。
記憶單元MC可以由電晶體和電容器構成。在此，較佳為將在通道形成區中包含金屬氧化物的電晶體(以下，也稱為OS電晶體)用於記憶單元MC。與矽等半導體相比，金屬氧化物的能隙大且少數載子密度低，使用這種金屬氧化物的電晶體的關態電流(off-state current)極小。由此，在將OS電晶體用於記憶單元MC的情況下，與使用在通道形成區中包含矽的電晶體(以下，也稱為Si電晶體)等的情況相比，可以在記憶單元MC中長期間保持電位。因此，不需要進行按規定週期進行重新寫入的工作(更新工作)或者可以使更新工作的頻率極低。另外，在停止對記憶單元MC供應信號期間也可以長期間保持資料。因此，可以降低半導體裝置10的功耗。
圖1B示出記憶單元MC的結構的一部分。在本發明的一個實施方式中，記憶單元MC包括電路MCa及MCb。電路MCa及MCb都具有儲存資料的功能。電路MCa包括電晶體Tr1a、電容器C1a及電容器C2a。電路MCb包括電晶體Tr1b、電容器C1b及電容器C2b。
電晶體Tr1a的源極和汲極中的一個與電容器C1a的一個電極及電容器C2a的一個電極連接，源極和汲極中的另一個與佈線L1a連接。電容器C1a的另一個電極 與佈線L2a連接，電容器C2a的另一個電極與佈線L3a連接。佈線L1a、佈線L2a及佈線L3a為被供應指定電位的佈線。在此，將連接於電晶體Tr1a的源極和汲極中的一個、電容器C1a的一個電極及電容器C2a的一個電極的節點記為節點FNa。節點FNa具有記憶單元MC的電位保持部的功能。電路MCb也具有與電路MCa同樣的電路結構。
電晶體Tr1a、Tr1b具有資料寫入用開關的功能。佈線L1a及L1b具有傳輸寫入電位的功能。當電晶體Tr1a成為導通狀態時，佈線L1a的電位經過電晶體Tr1a供應到節點FNa。由此將資料寫入電路MCa。然後，當電晶體Tr1a成為關閉狀態時，節點FNa變為浮動狀態，資料被保持。在電路MCb中，藉由同樣的工作進行資料的寫入及保持。
較佳為將OS電晶體用於具有資料寫入用開關的功能的電晶體Tr1a、Tr1b。由此，可以在電晶體Tr1a、Tr1b處於關閉狀態期間極長的時間保持節點FNa、FNb的電位，由此可以降低記憶單元MC的功耗。
在源極-汲極間電壓為10V，室溫(25℃左右)的狀態下，以通道寬度標準化的OS電晶體的關態電流可以為10×10-21A/μm(10zA/μm)以下。用於電晶體Tr1a、Tr1b的OS電晶體的關態電流在室溫(25℃左右)下較佳為1×10-18A以下、1×10-21A以下或1×10-24A以下。或者，關態電流在85℃下較佳為1×10-15A以下、 1×10-18A以下或1×10-21A以下。
OS電晶體的通道形成區所包含的金屬氧化物較佳為含有銦(In)及鋅(Zn)中的至少一個。該金屬氧化物的典型為In氧化物、Zn氧化物、In-Zn氧化物、In-M-Zn氧化物(元素M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。藉由減少成為電子施體(施體)的氫等雜質且減少氧空位，可以使金屬氧化物成為i型半導體(本質半導體)或無限趨近於i型半導體。可以將該金屬氧化物稱為被高度純化了的金屬氧化物。例如，金屬氧化物的載子密度可以低於8×1015cm-3，較佳為低於1×1011cm-3，進一步較佳為低於1×1010cm-3，且為1×10-9cm-3以上。
金屬氧化物是能隙大，電子不容易被激發，電洞的有效質量大。因此，OS電晶體與Si電晶體相比有時不容易發生突崩潰(avalanche breakdown)等。藉由抑制起因於突崩潰的熱載子劣化等，OS電晶體具有高汲極耐壓，由此能夠以高汲極電壓驅動。因此，藉由將OS電晶體用於電晶體Tr1a、Tr1b，可以擴大保持在節點FNa、FNb中的電位範圍。
另外，作為電晶體Tr1a、Tr1b，也可以使用OS電晶體以外的電晶體。例如，可以使用在包含金屬氧化物以外的單晶半導體的基板的一部分中形成通道形成區的電晶體。作為這種基板，可以舉出單晶矽基板或單晶鍺基板等。另外，作為電晶體Tr1a、Tr1b，也可以使用在包含金屬氧化物以外的半導體材料的膜中形成通道形成區的 電晶體。作為這種電晶體，例如可以舉出使用非晶矽膜、微晶矽膜、多晶矽膜、單晶矽膜、非晶鍺膜、微晶鍺膜、多晶鍺膜或單晶鍺膜作為半導體層的電晶體。
作為記憶單元MC所包括的電容器，也可以使用寄生電容。另外，作為記憶單元MC所包括的電容器，也可以利用電晶體的閘極與源極或汲極之間的電容。另外，也可以設置三個以上的與節點FN連接的電容器。
在此，在本發明的一個實施方式中，電晶體Tr1a的閘極與節點FNb連接，電晶體Tr1b的閘極與節點FNa連接。由此，可以由節點FNa、FNb的電位控制電晶體Tr1a、Tr1b的導通狀態。
另外，在本發明的一個實施方式中，節點FNa藉由電容器C1a與佈線L2a連接且藉由電容器C2a與佈線L3a連接。因此，藉由利用電容器C1a的電容耦合改變佈線L2a的電位，可以控制節點FNa的電位。另外，藉由利用電容器C2a的電容耦合改變佈線L3a的電位，可以控制節點FNa的電位。如此，使用多個電容器控制節點FNa的電位。同樣地，可以使用多個電容器控制節點FNb的電位。
例如，當節點FNa長時間保持正電位和負電位的任一個時，有可能引起電晶體Tr1a的劣化。當電晶體Tr1a的特性因劣化而變動時，有可能影響到電路MCa中的資料的讀寫或保持等。然而，在本發明的一個實施方式中，藉由控制節點FNa、FNb的電位，可以控制電晶體 Tr1a的閘極的電位及源極或汲極的電位。由此可以對節點FNa供應正電位和負電位的兩者且保持。另外，由於可以使用多個電容器控制節點FNa的電位，所以可以根據儲存在記憶單元MC中的資料自由地控制節點FNa的電位，而可以準確地進行資料的讀寫或保持的工作。同樣適用於節點FNb。
藉由使記憶單元MC具有圖1B的結構，可以切換節點FNa、FNb的電位的極性來避免節點FNa、FNb長期間保持正電位和負電位的任一個的狀態。藉由使用這種記憶單元MC，可以防止電晶體Tr1a、Tr1b的劣化及特性的變動，而可以提高半導體裝置10的可靠性。下面，對具有上述結構的記憶單元MC的具體結構實例及工作實例進行說明。
<記憶單元的結構實例>
圖2示出記憶單元MC的具體結構實例。圖2代表性地示出記憶單元MC[1，1]、[2，1]、[1，2]、[2，2]，但是其他的記憶單元MC也可以具有與此同樣的結構。
記憶單元MC[1，1]、[2，1]、[1，2]、[2，2]的每一個包括電路MCa及電路MCb。電路MCa包括電晶體Tr1a、Tr2a及電容器C1a。電路MCb包括電晶體Tr1b、Tr2b及電容器C1b。
電晶體Tr1a的閘極與節點FNb連接，源極和汲極中的一個與電晶體Tr2a的閘極及電容器C1a的一個 電極連接，源極和汲極中的另一個與佈線WBLa連接。電晶體Tr2a的源極和汲極中的一個與佈線RBLa連接，源極和汲極中的另一個與佈線SLa連接。電容器C1a的另一個電極與佈線WLa連接。由電晶體Tr2a的閘極及源極和汲極中的一個形成的電容相當於圖1B的電容器C2a。
電晶體Tr1b的閘極與節點FNa連接，源極和汲極中的一個與電晶體Tr2b的閘極及電容器C1b的一個電極連接，源極和汲極中的另一個與佈線WBLb連接。電晶體Tr2b的源極和汲極中的一個與佈線RBLb連接，源極和汲極中的另一個與佈線SLb連接。電容器C1b的另一個電極與佈線WLb連接。由電晶體Tr2b的閘極及源極和汲極中的一個形成的電容相當於圖1B的電容器C2b。
可用於電晶體Tr2a、Tr2b的電晶體的例子與電晶體Tr1a、Tr1b相同。
圖2示出同一行的記憶單元MC(在此，MC[1，1]和MC[2，1]及MC[1，2]和MC[2，2])共同使用佈線WLa、WLb且同一列的記憶單元MC(在此，MC[1，1]和MC[1，2]及MC[2，1]和MC[2，2])共同使用佈線SLa、SLb、RBLa、RBLb、WBLa、WBLb的結構實例。注意，也可以對各記憶單元MC設置這些佈線。
電晶體Tr1a的閘極與節點FNb連接，電晶體Tr1b的閘極與節點FNa連接。由此，可以利用節點FNb的電位控制電晶體Tr1a的導通狀態且利用節點FNa的電位控制電晶體Tr1b的導通狀態。
節點FNa藉由電容器C1a與佈線WLa連接，藉由由電晶體Tr2a的閘極及源極和汲極中的一個形成的電容與佈線RBLa連接。因此，藉由控制佈線WLa及佈線RBLa的電位，可以控制節點FNa的電位。同樣地，藉由控制佈線WLb及佈線RBLb的電位，可以控制節點FNb的電位。
由於記憶單元MC具有上述電路結構，因此可以對節點FNa、FNb供應正電位和負電位的兩者且保持。由此，可以防止電晶體Tr1a、Tr1b的劣化。以下，對節點FN被供應且保持正電位和負電位的兩者時的記憶單元MC的具體工作實例進行說明。
<記憶單元的工作實例>
圖3為示出從記憶單元MC讀出資料的工作的例子的時序圖。圖4示出將資料寫入記憶單元MC的工作及去掉儲存在記憶單元MC中的資料的工作的例子。
下面，對將2位元的資料儲存在圖2所示的各記憶單元MC中的情況進行說明。在此，作為具體例子，對如下情況進行說明：節點FNa及節點FNb的電位為負值的狀態對應於記憶單元MC儲存資料“11”的狀態，節點FNa及節點FNb的電位為0的狀態對應於記憶單元MC儲存資料“00”的狀態，節點FNa的電位為正值且節點FNb的電位為0的狀態對應於記憶單元MC儲存資料“01”的狀態，節點FNa的電位為0且節點FNb的電 位為正值的狀態對應於記憶單元MC儲存資料“10”的狀態。
注意，節點FNa、FNb的電位不侷限於上述例子。換言之，節點FNa、FNb不但保持正值、0及負值的3值的電位，而且還可以保持4值以上的電位。在此情況下，可以增加儲存在記憶單元MC中的資料量。另外，節點FNa、FNb的電位與資料的對應關係也不侷限於上述例子，可以任意定義。
在以下說明中，作為一個例子，對使用電位VR、電位VL及電位VH的記憶單元MC的工作實例進行說明。這些電位的絕對值的關係為0<VR
Figure TW201804471AD00001
VL<VH。
[讀出工作]
首先，參照圖3的時序圖對圖2所示的記憶單元MC的讀出工作的例子進行說明。在圖3中，期間T11至T18為讀出儲存在記憶單元MC中的資料“11”的期間，期間T21至T28為讀出儲存在記憶單元MC中的資料“10”的期間。換言之，在期間T11之前，節點FNa及節點FNb保持負電位(電位VM)。另外，在期間T21之前，節點FNa保持電位0，節點FNb保持正電位(電位VP)。
首先，在期間T11，將佈線RBLa的電位設定為0，將佈線SLa的電位設定為+VR。此時，由於節點FNa處於浮動狀態，因此在佈線SLa的電位上升時，節點FNa的電位也因電晶體Tr2a所形成的電容耦合而上升。
接著，在期間T12，使佈線RBLa處於浮動狀態，將佈線WLa的電位設定為0。在此，當在期間T11之前節點FNa的電位為負值(VM)時，在期間T12，電晶體Tr2a維持關閉狀態。因此，佈線RBLa的電位維持0。
接著，在期間T14，使佈線RBLa處於浮動狀態且將佈線WLa的電位設定為+VR。此時，由於節點FNa處於浮動狀態，因此在佈線WLa的電位上升時，節點FNa的電位也因電容器C1a所形成的電容耦合而上升。然而，當在期間T11之前節點FNa的電位為負值(VM)時，在期間T14，電晶體Tr2a仍維持關閉狀態。因此，佈線RBLa的電位維持0。
藉由上述工作，可以從電路MCa讀出資料。如上所述，在期間T12及期間T14佈線RBLa的電位維持0的情況表示電路MCa所保持的電位為負值。
接著，在期間T15至T18，與電路MCa同樣地從電路MCb讀出資料。在此，由於在期間T16及期間T18，佈線RBLb的電位維持0，因此可知保持在電路MCb中的電位為負值。
藉由上述工作，可以讀出儲存在記憶單元MC中的資料“11”。
接著，在期間T21至T24，與期間T11至T14同樣地從電路MCa讀出資料。在此，當在期間T21之前節點FNa的電位為0時，在期間T22，電晶體Tr2a維持 關閉狀態。然而，在期間T24，節點FNa的電位伴隨著佈線WLa的電位上升而上升，電晶體Tr2a的閘極與源極之間的電位變得比電晶體Tr2a的臨界電壓高。因此，電晶體Tr2a成為導通狀態，而使佈線RBLa的電位成為+VR。
如此，在期間T22佈線RBLa的電位維持0且在期間T24佈線RBLa的電位為+VR的情況表示保持在電路MCa中的電位為0。
接著，在期間T25至T28，與期間T15至T18同樣地從電路MCb讀出資料。在此，當在期間T25之前節點FNb的電位為正值(VP)時，節點FNb的電位伴隨著期間T25的佈線SLb的電位上升而上升，而使電晶體Tr2b的閘極與源極之間的電位變得比電晶體Tr2b的臨界電壓高。因此，電晶體Tr2b成為導通狀態，佈線RBLb的電位成為+VR。如此，在期間T26佈線RBLb的電位為+VR的情況表示保持在電路MCb中的電位為正值。
藉由上述工作，可以讀出儲存在記憶單元MC中的資料“10”。
另外，當儲存在記憶單元MC中的資料為“00”時，電路MCa及電路MCb進行與期間T21至T24中的電路MCa同樣的工作。另外，當儲存在記憶單元MC中的資料為“01”時，電路MCa進行與期間T25至T28中的電路MCb同樣的工作，電路MCb進行與期間T21至T24中的電路MCa同樣的工作。因此，不管是上述哪一種情況，可以從佈線RBLa及佈線RBLb的電位識別儲存 在記憶單元MC中的資料。
藉由以上述那樣的方式控制佈線SL及佈線WL的電位，可以控制節點FN的電位，由此可以讀出資料。
注意，在圖3中，示出在不同期間進行電路MCa及電路MCb的讀出工作的工作實例，但是，也可以同時進行電路MCa及電路MCb的讀出工作。另外，可以同時讀出同一行的記憶單元MC中的資料，也可以依次讀出各記憶單元MC中的資料。
另外，在從某一個行的記憶單元MC讀出資料的情況下，較佳為對其他的行的記憶單元MC供應能夠使電晶體Tr1a、Tr1b維持關閉狀態的電位。例如，在選擇圖2中的記憶單元MC[1，1]、[2，1]來讀出資料的情況下，較佳為對與記憶單元MC[1，2]、[2，2]連接的佈線WLa[2]、WLb[2]施加負電位-VR。由此，可以防止非意圖的電位從非選擇狀態的記憶單元MC輸出到佈線RBL。
[寫入工作/去掉工作]
接著，參照圖4的時序圖對圖2所示的記憶單元MC的寫入工作及去掉工作的例子進行說明。在圖4中，期間T31、T32為進行資料“11”的寫入及去掉的期間，期間T41、T42為進行資料“01”的寫入及去掉的期間，期間T51、T52為進行資料“10”的寫入及去掉的期間。
在期間T31之前，節點FNa及節點FNb保持電位0，記憶單元MC保持資料“00”。
首先，在期間T31，將佈線WBLa、WBLb的電位設定為-VL。由此，電晶體Tr1a、Tr1b成為導通狀態，佈線WBLa的電位(負)藉由電晶體Tr1a供應到節點FNa，佈線WBLb的電位(負)藉由電晶體Tr1b供應到節點FNb。由此，資料“11”被寫入到記憶單元MC。然後，當節點FNa、FNb的電位變得一定值以下時，電晶體Tr1a、Tr1b成為關閉狀態。
接著，在期間T32，在將佈線WBLa、WBLb的電位設定為0的狀態下，將佈線WLa、WLb的電位設定為+VH。由此，節點FNa、FNb的電位上升而使電晶體Tr1a、Tr1b成為導通狀態。然後，佈線WBLa的電位(0)藉由電晶體Tr1a供應到節點FNa，佈線WBLb的電位(0)藉由電晶體Tr1b供應到節點FNb。由此，資料“11”被去掉，記憶單元MC恢復到儲存資料“00”的狀態。
接著，在期間T41，在將佈線WBLb的電位設定為0的狀態下，將佈線WBLa、佈線WLb的電位設定為+VL。由此，節點FNb的電位上升而使電晶體Tr1a成為導通狀態。然後，佈線WBLa的電位(+VL)藉由電晶體Tr1a供應到節點FNa。並且，當節點FNa的電位變得一定值以上時，電晶體Tr1a成為關閉狀態。另外，在寫入工作之後，節點FNb的電位維持0。由此，資料 “01”被寫入到記憶單元MC。
接著，在期間T42，在將佈線WBLa、WBLb的電位設定為0的狀態下，將佈線WLa、WLb的電位設定為+VL。由此，節點FNa、FNb的電位上升而使電晶體Tr1a、Tr1b成為導通狀態。然後，佈線WBLa的電位(0)藉由電晶體Tr1a供應到節點FNa，佈線WBLb的電位(0)藉由電晶體Tr1b供應到節點FNb。由此，資料“01”被去掉，記憶單元MC恢復到儲存資料“00”的狀態。
接著，在期間T51，在將佈線WBLa的電位設定為0的狀態下，將佈線WBLb、佈線WLa的電位設定為+VL。由此，節點FNa的電位上升而使電晶體Tr1b成為導通狀態。然後，佈線WBLb的電位(+VL)藉由電晶體Tr1b供應到節點FNb。另外，節點FNa的電位維持0。由此，資料“10”被寫入到記憶單元MC。並且，當節點FNb的電位變得一定值以上時，電晶體Tr1b成為關閉狀態。另外，在寫入工作之後，節點FNa的電位維持0。由此，資料“10”被寫入到記憶單元MC。
接著，在期間T52，在將佈線WBLa、WBLb的電位設定為0的狀態下，將佈線WLa、WLb的電位設定為+VL。由此，節點FNa、FNb的電位上升而使電晶體Tr1a、Tr1b成為導通狀態。然後，佈線WBLa的電位(0)藉由電晶體Tr1a供應到節點FNa，佈線WBLb的電位(0)藉由電晶體Tr1b供應到節點FNb。由此，資料 “10”被去掉，記憶單元MC恢復到儲存資料“00”的狀態。
藉由以上述那樣的方式控制佈線WBL及佈線WL的電位，可以控制節點FN的電位，由此可以進行資料寫入及去掉。在圖4所示的工作中，根據儲存在記憶單元MC中的資料的內容，改變供應到各佈線的電位。因此，當去掉資料時，先從記憶單元MC讀出資料，再根據所讀出的資料的內容進行去掉工作。
另外，在對某一個行的記憶單元MC寫入資料的情況下，較佳為對其他的行的記憶單元MC供應能夠使電晶體Tr1a、Tr1b維持關閉狀態的電位。例如，在選擇圖2中的記憶單元MC[1，1]、[2，1]寫入資料的情況下，較佳為對與記憶單元MC[2，1]、[2，2]連接的佈線SLa[2]、SLb[2]、RBLa[2]、RBLb[2]施加電位0，對與記憶單元MC[1，2]、[2，2]連接的WLa[2]、WLb[2]施加負電位-VL。由此，可以防止非選擇狀態的記憶單元MC發生非意圖的資料變動。
另外，在去掉某一個行的記憶單元MC的資料的情況下，較佳為對其他的行的記憶單元MC供應能夠使電晶體Tr 1a、Tr1b維持關閉狀態的電位。例如，在選擇圖2中的記憶單元MC[1，1]、[2，1]去掉資料“11”的情況下，較佳為對與記憶單元MC[2，1]、[2，2]連接的佈線SLa[2]、SLb[2]、RBLa[2]、RBLb[2]施加電位0，對佈線WBLa[2]、WBLb[2]施加正電位+VH，對與記憶單元 MC[1，2]、[2，2]連接的WLa[2]、WLb[2]施加負電位-VL。例如，在選擇圖2中的記憶單元MC[1，1]、[2，1]去掉資料“01”或“10”的情況下，較佳為對與記憶單元MC[2，1]、[2，2]連接的佈線SLa[2]、SLb[2]、RBLa[2]、RBLb[2]施加電位0，對佈線WBLa[2]、WBLb[2]施加正電位+VL，對與記憶單元MC[1，2]、[2，2]連接的WLa[2]、WLb[2]施加負電位-VL。由此，可以防止非選擇狀態的記憶單元MC發生非意圖的資料變動。
[資料的保持]
記憶單元MC即使節點FN的電位為正、0及負的任一，也可以保持其電位。
在記憶單元MC儲存資料“11”的情況下，節點FNa、FNb的電位為負值。此時，由於電晶體Tr1a、Tr1b的閘極的電位也為負值，因此電晶體Tr1a、Tr1b處於關閉狀態，可以保持節點FNa、FNb的電位。如此，當記憶單元MC具有電晶體Tr1a的閘極與節點FNb連接且電晶體Tr1b的閘極與節點FNa連接的結構時，可以在節點FNa、FNb中保持負電位。
在記憶單元MC儲存資料“00”的情況下，由於節點FNa、FNb的電位為0，電晶體Tr1a、Tr1b的閘極與源極之間的電位差及源極與汲極之間的電位差為0，因此節點FNa、FNb的電位維持0。
在記憶單元MC儲存資料“01”的情況下， 節點FNa的電位為正值，但是節點FNb的電位為0。因此，電晶體Tr1a為關閉狀態，可以保持節點FNa的電位。同樣適用於記憶單元MC儲存資料“10”的情況。
在此，表1示出在記憶單元MC儲存資料“11”、“00”、“01”、“10”的狀態下施加到電晶體Tr1a、Tr1b的電壓應力。在表1中，“G-FN”表示以電晶體Tr1a、Tr1b的源極或汲極(節點FNa、FNb一側)為基準的施加到電晶體Tr1a、Tr1b的閘極的電壓應力(以下，也稱為閘極電壓應力)。“WBL-FN”表示以電晶體Tr1a、Tr1b的源極或汲極(節點FNa、FNb一側)為基準的施加到電晶體Tr1a、Tr1b的源極或汲極(佈線WBLa、WBLb一側)的電壓應力(以下，也稱為汲極電壓應力)。表1中的“+”表示正電壓應力，“-”表示負電壓應力。在此，在資料保持期間佈線WBLa、WBLb的電位為0。
Figure TW201804471AD00002
在施加到電晶體的電壓應力為正負中的任一個的情況下，電晶體有可能會劣化而使特性變動。然而， 如表1所示，正負的閘極電壓應力及正負的汲極電壓應力被施加到電晶體Tr1a、Tr1b。因此，可以防止正負中的任一的電壓應力施加到電晶體Tr1a、Tr1b，而可以抑制電晶體Tr1a、Tr1b的劣化。
例如，當在長期間正閘極電壓應力被施加到電晶體時，具有負電荷的離子或粒子被注入到電晶體Tr1a、Tr1b的閘極絕緣膜中，有可能引起電晶體Tr1a、Tr1b的臨界電壓變化的劣化。然而，當改變儲存在記憶單元MC中的資料來施加負閘極電壓應力時，具有負電荷的離子或粒子從電晶體Tr1a、Tr1b的閘極絕緣膜中釋放出來，由此可以使臨界電壓從劣化復原。
在假設資料“11”、“00”、“01”、“10”儲存在記憶單元MC中的概率都大致相同的情況下，從表1可知正負的應力均勻地施加到電晶體Tr1a、Tr1b。因此，可以有效地抑制電晶體Tr1a、Tr1b的劣化。另外，在預測到儲存在記憶單元MC中的特定的資料的保持期間長的情況下，也可以藉由意圖性地改變資料儲存對象的記憶單元MC等，來抑制施加到電晶體Tr1a、Tr1b的電壓應力。
如上所述，當施加到記憶單元MC所包括的電晶體的電壓應力具有正值和負值的兩者時，可以抑制電晶體的特性的變動及劣化，而可以提高半導體裝置10的可靠性。
<記憶單元的變形例子>
記憶單元MC的電路結構不侷限於圖2。圖5A至圖6B示出記憶單元MC的其他的結構實例。
圖5A所示的記憶單元MC的與圖2所示的記憶單元MC的不同之處在於包括電晶體Tr3a、Tr3b。電晶體Tr3a的閘極與佈線SELa連接，源極和汲極中的一個與電晶體Tr2a的源極和汲極中的一個連接，源極和汲極中的另一個與佈線SLa連接。電晶體Tr3b的連接關係也與電晶體Tr3a相同。佈線SELa和佈線SELb可以是同一佈線。另外，可用於電晶體Tr3a、Tr3b的電晶體的例子與電晶體Tr1a、Tr1b相同。
藉由設置電晶體Tr3a、Tr3b，可以在資料讀出工作中控制對佈線RBLa、佈線RBLb輸出電位的時序。輸出電位的時序可以藉由利用佈線SELa、SELb的電位控制電晶體Tr3a、Tr3b的導通狀態來控制。
另外，如圖5B所示，電晶體Tr3a也可以設置在電晶體Tr2a與佈線RBLa之間，電晶體Tr3b也可以設置在電晶體Tr2b與佈線RBLb之間。
另外，電晶體Tr1a、Tr1b也可以包括一對閘極。圖6A和圖6B示出電晶體Tr1a、Tr1b包括一對閘極電極的結構實例。在此，作為電晶體Tr1a、Tr1b使用OS電晶體。在電晶體包括一對閘極的情況下，有時將一個閘極稱為第一閘極、頂閘極或簡單地稱為閘極，將另一個閘極稱為第二閘極或底閘極。
圖6A所示的電晶體Tr1a、Tr1b包括底閘極，底閘極與頂閘極連接。在此情況下，頂閘極的電位與底閘極的電位相同。
圖6B所示的電晶體Tr1a、Tr1b的底閘極與佈線BGL連接。佈線BGL為具有對底閘極供應指定電位的功能的佈線。藉由控制佈線BGL的電位，可以控制電晶體Tr1a、Tr1b的臨界電壓。供應到佈線BGL的電位可以是固定電位，也可以是可變的電位。在對佈線BGL供應可變的電位的情況下，例如，可以藉由在電晶體Tr1a、Tr1b處於導通狀態的期間與電晶體Tr1a、Tr1b處於關閉狀態的期間之間改變佈線BGL的電位，來改變電晶體Tr1a、Tr1b的臨界電壓。
另外，也可以分別設置與電晶體Tr1a連接的佈線BGL及與電晶體Tr1b連接的佈線BGL。另外，佈線BGL可以被半導體裝置10所包括的所有的記憶單元MC共用，也可以被一部分的記憶單元MC共用。
如上所述，在本發明的一個實施方式中，可以利用電位保持部(節點FNa、FNb)的電位控制電晶體Tr1a、Tr1b的導通狀態。另外，在本發明的一個實施方式中，可以使用多個電容器控制電位保持部的電位。由此，可以實現能夠將正電位和負電位的兩者保持在電位保持部中的記憶單元MC。由此，可以防止記憶單元MC所包括的電晶體的劣化來維持特性，而可以提供高可靠性的半導體裝置。
另外，在本發明的一個實施方式中，藉由在記憶單元MC中使用OS電晶體，可以提供低功耗的半導體裝置。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式2
在本實施方式中，對使用上述實施方式中說明的半導體裝置10的記憶體裝置的結構實例進行說明。
圖7示出記憶體裝置100的結構實例。記憶體裝置100包括單元陣列110及驅動電路部120。
單元陣列110包括多個記憶單元MC，具有儲存資料的功能。作為單元陣列110，可以使用上述實施方式中說明的半導體裝置10。
驅動電路部120包括驅動電路130、驅動電路140、驅動電路150、控制電路160及輸出電路170。驅動電路130具有控制佈線WLa、WLb的電位的功能。驅動電路140具有控制佈線RBLa、RBLb及佈線WBLa、WBLb的電位的功能。驅動電路150具有控制佈線SLa、SLb的電位的功能。
驅動電路130包括解碼器131、行驅動器132及感測放大器133。
解碼器131具有藉由對從外部輸入的位址信號ADDR進行解碼且將控制信號供應到行驅動器132或感 測放大器133的功能。
行驅動器132具有選擇與指定的行的記憶單元MC連接的佈線WLa、WLb的功能以及對佈線WLa、WLb供應用來進行資料的寫入、讀出或去掉的電位的功能。佈線WLa、WLb根據從解碼器131輸入的控制信號選擇。另外，當寫入資料時，供應到佈線WLa、WLb的電位使用從外部輸入的資料WDATA生成。資料WDATA對應於寫入到單元陣列110的資料。
感測放大器133具有放大在行驅動器132中生成的電位來將其供應到佈線WLa、WLb的功能。在不需要放大在行驅動器132中生成的電位的情況下，可以省略感測放大器133。
驅動電路140包括解碼器141、列驅動器142、感測放大器143及預充電電路144。
解碼器141具有藉由對從外部輸入的位址信號ADDR進行解碼且將控制信號供應到列驅動器142或感測放大器143的功能。
列驅動器142具有選擇與指定的列的記憶單元MC連接的佈線RBLa、RBLb、WBLa、WBLb的功能以及對佈線RBLa、RBLb、WBLa、WBLb供應用來進行資料的寫入、讀出或去掉的電位的功能。佈線RBLa、RBLb、WBLa、WBLb根據從解碼器141輸入的控制信號選擇。另外，當寫入資料時，供應到佈線RBLa、RBLb、WBLa、WBLb的電位使用從外部輸入的資料WDATA生 成。
感測放大器143具有放大在列驅動器142中生成的電位來將其供應到佈線RBLa、RBLb、WBLa、WBLb的功能。另外，感測放大器143具有藉由放大對應於儲存在單元陣列110中的資料的電位並輸出到輸出電路170的功能。在不需要在列驅動器142中生成的電位及從單元陣列110輸出的電位的情況下，可以省略感測放大器143。
預充電電路144具有將佈線RBLa、RBLb預充電至指定電位的功能及使佈線RBLa、RBLb處於浮動狀態的功能。預充電電路144也可以具有將佈線WBLa、WBLb預充電至指定電位的功能及使佈線WBLa、WBLb處於浮動狀態的功能。
驅動電路150包括解碼器151、列驅動器152及感測放大器153。
解碼器151具有藉由對從外部輸入的位址信號ADDR進行解碼且將控制信號供應到列驅動器152或感測放大器153的功能。
列驅動器152具有選擇與指定的列的記憶單元MC連接的佈線SLa、SLb的功能以及對佈線SLa、SLb供應用來進行資料的寫入、讀出或去掉的電位的功能。佈線SLa、SLb根據從解碼器151輸入的控制信號選擇。另外，當寫入資料時，供應到佈線SLa、SLb的電位使用從外部輸入的資料WDATA生成。
感測放大器153具有放大在列驅動器152中生成的電位來將其供應到佈線SLa、SLb的功能。在不需要放大在列驅動器152中生成的電位的情況下，可以省略感測放大器143。
控制電路160為具有控制驅動電路部120的全面工作的功能的邏輯電路，具有生成用來控制驅動電路130、驅動電路140及驅動電路150的工作的信號的功能。明確而言，控制電路160具有藉由使用從外部輸入的信號進行邏輯運算，來生成控制信號並將該控制信號供應到驅動電路130、驅動電路140及驅動電路150的功能。作為供應到控制電路160的信號，例如，可以舉出晶片賦能信號、寫入賦能信號和讀出賦能信號等。
輸出電路170具有控制將從單元陣列110讀出的資料輸出到外部的功能。當進行資料讀出工作時，讀出電位從單元陣列110供應到驅動電路140。讀出電位在感測放大器143中被放大，然後經過輸出電路170作為資料RDATA輸出到外部。
在圖7中，示出分別設置具有控制佈線RBL及佈線WBL的電位的功能的驅動電路140以及具有控制佈線SL的電位的功能的驅動電路150的結構實例，但是也可以由同一驅動電路控制佈線RBL、佈線WBL及佈線SL的電位。另外，也可以分別設置具有控制佈線RBL的電位的功能的驅動電路及具有控制佈線WBL的電位的功能的驅動電路。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式3
在本實施方式中，對上述實施方式中說明的半導體裝置或記憶體裝置的應用例子進行說明。
<電腦>
可以將半導體裝置10或記憶體裝置100用於電腦的記憶體裝置。圖8示出電腦300的結構實例。電腦300包括輸入裝置310、輸出裝置320、中央處理器330及主記憶體裝置340。
中央處理器330包括控制電路331、運算電路332、記憶體裝置333及記憶體裝置334。
輸入裝置310具有從電腦300的外部接收資料的功能。輸出裝置320具有對電腦300的外部輸出資料的功能。
控制電路331具有對輸入裝置310、輸出裝置320、主記憶體裝置340、運算電路332、記憶體裝置333及記憶體裝置334輸出控制信號的功能。運算電路332具有使用被輸入的資料進行運算的功能。記憶體裝置333可以保持用於運算電路332中的運算的資料，可被用作暫存器。記憶體裝置334可以儲存主記憶體裝置340內的資料的一部分，可被用作快取記憶體。
在圖8中，記憶體裝置334雖然設置在中央處理器330的內部，但是也可以設置在中央處理器330的外部，還可以設置在中央處理器330的內部和外部的兩者。另外，也可以將多個記憶體裝置334設置在中央處理器330的內部和外部的兩者。在記憶體裝置334設置在中央處理器330的內部和外部的兩者的情況下，設置在內部的記憶體裝置334可被用作一級快取記憶體，設置在外部的記憶體裝置334可被用作二級快取記憶體。
記憶體裝置333及記憶體裝置334能夠進行比主記憶體裝置340快的工作。主記憶體裝置340的容量比記憶體裝置334的容量大，記憶體裝置334的容量比記憶體裝置333的容量大。
藉由設置被用作快取記憶體的記憶體裝置334，可以提高中央處理器330的處理速度。
上述實施方式的半導體裝置10或記憶體裝置100較佳為用於記憶體裝置334或主記憶體裝置340。由此，可以實現高可靠性的電腦。
<顯示系統>
半導體裝置10或記憶體裝置100可用於電腦以外的裝置，例如，在用於顯示裝置的驅動的電路中設置的記憶體裝置等。圖9示出包括顯示部410及具有驅動顯示部410的功能的控制電路420的顯示系統400的結構實例。
控制電路420包括介面421、圖框記憶體 422、解碼器423、感測控制器424、控制器425、時脈生成電路426、影像處理部430、記憶體裝置441、時序控制器442、暫存器443、驅動電路450、觸控感測器控制器461。
控制電路420具有生成用來顯示指定的影像的信號(以下，也稱為影像信號)並輸出到顯示部410的功能。顯示部410具有使用從控制電路420輸入的影像信號將影像顯示在顯示單元411a、411b上的功能。此外，顯示部410還可以包括具有獲得觸摸的有無、觸摸位置等資訊的功能的觸控感測器單元412。在顯示部410不包括觸控感測器單元412的情況下，可以省略觸控感測器控制器461。
作為顯示單元411a、411b，可以使用利用液晶元件進行顯示的顯示單元或利用發光元件進行顯示的顯示單元等。設置在顯示部410中的顯示單元可以為一個，也可以為兩個以上。在圖9中，作為一個例子，示出顯示部410包括利用反射型液晶元件進行顯示的顯示單元411a和利用發光元件進行顯示的顯示單元411b的結構。
作為顯示單元411a，也可以使用反射型液晶元件以外的反射型顯示元件。例如，作為顯示單元411a，可以使用快門方式的MEMS(Micro Electro Mechanical System：微機電系統)元件、光干涉方式的MEMS元件、應用微囊方式、電泳方式、電潤濕方式、電子粉流體(註冊商標)方式等的顯示元件。
作為發光元件，例如可以使用OLED(Organic Light Emitting Diode：有機發光二極體)、LED(Light Emitting Diode：發光二極體)、QLED(Quantum-dot Light Emitting Diode：量子點發光二極體)、半導體雷射等自發光型發光元件。
驅動電路450包括源極驅動器451a、451b。源極驅動器451a、451b為具有對顯示單元411a、411b供應影像信號的功能的電路。在圖9中，由於顯示部410包括顯示單元411a、411b，所以驅動電路450包括源極驅動器451a、451b。源極驅動器451a具有對顯示單元411a供應影像信號的功能，源極驅動器451b具有對顯示單元411b供應影像信號的功能。源極驅動器451a、451b也可以設置在顯示部410中。
控制電路420與主機470之間的通訊藉由介面421進行。對應於顯示在顯示部410上的影像的資料(以下，也稱為影像資料)及各種控制信號等從主機470發送到控制電路420。另外，觸控感測器控制器461所獲得的觸摸的有無、觸摸位置等資訊從控制電路420發送到主機470。注意，控制電路420所包括的各電路可根據主機470、顯示部410的規格等適當地進行取捨。
圖框記憶體422具有儲存輸入到控制電路420的影像資料的功能。在被壓縮的影像資料從主機470發送到控制電路420的情況下，圖框記憶體422能夠儲存被壓縮的影像資料。解碼器423是用來解壓被壓縮的影像資料 的電路。在不需要解壓影像資料的情況下，解碼器423就無需進行處理。此外，解碼器423也可以配置在圖框記憶體422與介面421之間。
影像處理部430具有對從圖框記憶體422或解碼器423輸入的影像資料進行各種影像處理並生成影像信號的功能。例如，影像處理部430包括伽瑪校正電路431、調光電路432、調色電路433。
另外，在源極驅動器451b包括檢測流過顯示單元411b所包括的發光元件的電流的電路(電流檢測電路)的情況下，也可以在影像處理部430中設置EL校正電路434。EL校正電路434具有根據從電流檢測電路發送的信號調節發光元件的亮度的功能。
在影像處理部430中生成的影像信號藉由記憶體裝置441輸出到驅動電路450。記憶體裝置441具有暫時儲存影像信號的功能。源極驅動器451a、451b具有對從記憶體裝置441輸入的影像信號進行各種處理並將其輸出到顯示單元411a、411b的功能。
時序控制器442具有生成在驅動電路450、觸控感測器控制器461、顯示單元411a、411b所包括的閘極驅動器中使用的時序信號等的功能。
觸控感測器控制器461具有控制觸控感測器單元412的工作的功能。包括在觸控感測器單元412中檢測出的觸摸資訊的信號由觸控感測器控制器461進行處理，然後藉由介面421發送到主機470。主機470生成反 映觸摸資訊的影像資料並將其發送到控制電路420。另外，控制電路420也可以具有將觸摸資訊反映於影像資料的功能。另外，觸控感測器控制器461也可以設置在觸控感測器單元412中。
時脈生成電路426具有生成在控制電路420中使用的時脈信號的功能。控制器425具有對藉由介面421從主機470發送的各種控制信號進行處理並控制控制電路420內的各種電路的功能。另外，控制器425具有控制向控制電路420內的各種電路的供電的功能。例如，控制器425能夠暫時停止向停止狀態的電路的供電。
暫存器443具有儲存用於控制電路420的工作的資料的功能。作為暫存器443所儲存的資料，可以舉出用於影像處理部430的校正處理的參數、用於時序控制器442的各種時序信號的波形生成的參數等。暫存器443能夠由包括多個暫存器的掃描器鏈暫存器構成。
此外，在控制電路420中可以設置與光感測器480連接的感測控制器424。光感測器480具有檢測外光481而生成檢測信號的功能。感測控制器424具有根據檢測信號生成控制信號的功能。感測控制器424所生成的控制信號例如被輸出到控制器425。
在顯示單元411a和顯示單元411b顯示相同的影像的情況下，影像處理部430具有分別生成顯示單元411a的影像信號和顯示單元411b的影像信號的功能。在此情況下，可以根據使用光感測器480及感測控制器424 測量的外光481的照度調整顯示單元411a所包括的反射型液晶元件的反射強度和顯示單元411b所包括的發光元件的發光強度。在此，將該調整稱為調光或調光處理。此外，將執行該處理的電路稱為調光電路。
例如，在晴天白晝的室外在顯示部410上顯示影像的情況下，可以僅使用反射型液晶元件進行顯示而不使用發光元件，而在夜間或昏暗的地方在顯示部410上顯示影像的情況下，可以使用發光元件進行顯示。
另外，在影像處理部430中，可以根據外光的照度生成僅使用顯示單元411a進行顯示的影像信號，僅使用顯示單元411b進行顯示的影像信號和組合顯示單元411a和顯示單元411b進行顯示的影像信號中的任一個。由此，在外光的照度高或外光的照度低的環境下，也可以進行良好的顯示。再者，在外光的照度高的環境下，不使發光元件發光或使發光元件的亮度變低，由此可以降低功耗。
藉由組合反射型液晶元件的顯示及發光元件的顯示，可以校正色調。為了進行色調校正，使光感測器480及感測控制器424具有測量外光481的色調的功能即可。例如，在黃昏時的紅色的環境下在顯示部410上顯示影像的情況下，如果只使用反射型液晶元件進行顯示，有時B(藍色)成分不足，所以藉由使發光元件發光，可以校正色調。這裡，將該校正稱為調色或調色處理。此外，將進行該處理的電路稱為調色電路。
影像處理部430根據顯示部410的規格也可以包括RGB-RGBW轉換電路等其他處理電路。RGB-RGBW轉換電路是指具有將RGB(紅色、綠色、藍色)影像資料轉換為RGBW(紅色、綠色、藍色、白色)影像信號的功能的電路。也就是說，在顯示部410包括RGBW的4個顏色的像素的情況下，藉由使用W(白色)像素顯示影像資料內的W(白色)成分，可以減少功耗。注意，在顯示部410包括RGBY4個顏色的像素的情況下，例如可以使用RGB-RGBY(紅色、綠色、藍色、黃色)轉換電路。
顯示單元411a和顯示單元411b也可以顯示互不相同的影像。反射型液晶元件的工作速度比發光元件慢，有時影像的顯示需要時間。因此，例如，可以使用反射型液晶元件顯示背景的靜態影像，使用發光元件顯示動態影像。此時，可以降低使用反射型液晶元件顯示的影像的改寫頻率，來在不改寫影像期間停止源極驅動器451a或顯示單元411a所包括的閘極驅動器的工作。由此，可以實現流暢的動態影像顯示及低功耗。在此情況下，在圖框記憶體422中設置儲存對反射型液晶元件供應的影像信號的區域及儲存對發光元件供應的影像信號的區域。
圖9所示的圖框記憶體422或記憶體裝置441可以使用上述實施方式中說明的半導體裝置10或記憶體裝置100。由此，可以實現高可靠性的控制電路或顯示系統。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式4
在本實施方式中，對可用於實施方式3中說明的顯示系統的顯示裝置的結構實例進行說明。以下說明的顯示裝置可以用於圖9中的顯示部410。在此，尤其對可以使用反射型液晶元件及發光元件進行顯示的顯示裝置進行說明。
圖10A是示出顯示裝置500的結構的一個例子的方塊圖。顯示裝置500包括在像素部501中排列為矩陣狀的多個像素單元502。另外，顯示裝置500包括驅動電路503a、503b及驅動電路504a、504b。顯示裝置500還包括與在方向R上排列的多個像素單元502及驅動電路503a連接的多個佈線GLa以及與在方向R上排列的多個像素單元502及驅動電路503b連接的多個佈線GLb。另外，顯示裝置500包括與在方向C上排列的多個像素單元502及驅動電路504a電連接的多個佈線SLa以及與在方向C上排列的多個像素單元502及驅動電路504b電連接的多個佈線SLb。
驅動電路504a、504b分別對應於圖9中的源極驅動器451a、451b。換言之，顯示裝置500對應於在圖9中的源極驅動器451a、451b設置在顯示部410中的結構。注意，驅動電路504a、504b也可以設置在圖9中 的控制電路420中。注意，圖10A、圖11及圖12A所示的佈線SL為與實施方式1中說明的佈線SL不同的佈線。
像素單元502包括反射型液晶元件及發光元件。在像素單元502中，液晶元件及發光元件具有彼此重疊的部分。
圖10B1示出像素單元502所包括的導電層530b的結構實例。導電層530b被用作像素單元502中的液晶元件的反射電極。另外，在導電層530b中設置有開口540。
在圖10B1中，以虛線示出位於與導電層530b重疊的區域中的發光元件520。發光元件520與導電層530b所包括的開口540重疊。由此，發光元件520所發射出的光藉由開口540射出到顯示面一側。
在圖10B1中，在方向R上相鄰的像素單元502是對應於不同的顏色的像素。此時，如圖10B1所示，較佳為在方向R上相鄰的兩個像素中開口540以不設置在一列上的方式設置於導電層530b的不同位置上。由此，可以將兩個發光元件520分開地配置，從而可以抑制發光元件520所發射出的光入射到相鄰的像素單元502所包括的彩色層的現象(也稱為串擾)。另外，由於可以將相鄰的兩個發光元件520分開地配置，因此即使利用陰影遮罩等分別製造發光元件520的EL層，也可以實現高解析度的顯示裝置。
另外，也可以採用圖10B2所示的排列。
當開口540的總面積相對於非開口部的總面積的比例過大時，使用液晶元件的顯示會變暗。另外，當開口540的總面積相對於非開口部的總面積的比例過小時，使用發光元件520的顯示會變暗。
另外，當設置於被用作反射電極的導電層530b中的開口540的面積過小時，發光元件520所發射的光的提取效率變低。
開口540的形狀例如可以為多角形、四角形、橢圓形、圓形或十字狀等的形狀。另外，也可以為細長的條狀、狹縫狀、方格狀的形狀。另外，也可以以靠近相鄰的像素的方式配置開口540。較佳的是，將開口540配置為靠近顯示相同的顏色的其他像素。由此，可以抑制串擾的產生。
<電路結構實例>
圖11是示出像素單元502的結構實例的電路圖。圖11示出相鄰的兩個像素單元502。像素單元502包括像素505a及像素505b。
像素505a包括開關SW1、電容器C10及液晶元件510，像素505b包括開關SW2、電晶體M、電容器C20以及發光元件520。另外，像素505a與佈線SLa、佈線GLa及佈線CSCOM連接，像素505b與佈線GLb、佈線SLb及佈線ANO連接。圖11示出與液晶元件510連接 的佈線VCOM1以及與發光元件520連接的佈線VCOM2。另外，圖11示出將電晶體用作開關SW1及開關SW2時的例子。
在開關SW1中，閘極與佈線GLa連接，源極和汲極中的一個與佈線SLa連接，源極和汲極中的另一個與電容器C10的一個電極及液晶元件510的一個電極連接。在電容器C10中，另一個電極與佈線CSCOM連接。在液晶元件510中，另一個電極與佈線VCOM1連接。
在開關SW2中，閘極與佈線GLb連接，源極和汲極中的一個與佈線SLb連接，源極和汲極中的另一個與電容器C20的一個電極及電晶體M的閘極連接。在電容器C20中，另一個電極與電晶體M的源極和汲極中的一個及佈線ANO連接。在電晶體M中，源極和汲極中的另一個與發光元件520的一個電極連接。在發光元件520中，另一個電極與佈線VCOM2連接。
圖11示出電晶體M包括兩個互相連接著的閘極的例子。由此，可以提高電晶體M能夠流過的電流量。
可以對佈線VCOM1及佈線CSCOM供應指定電位。另外，可以對佈線VCOM2及佈線ANO供應用來產生能夠使發光元件520發光的電位差的電位。
圖11所示的像素單元502例如在以反射模式進行顯示時，可以利用供應給佈線GLa及佈線SLa的信號驅動像素505a，來利用液晶元件510的光學調變顯示 影像。另外，在以透射模式進行顯示時，可以利用供應給佈線GLb及佈線SLb的信號驅動像素505b，來使發光元件520發光而顯示影像。另外，在以兩個模式驅動時，可以利用分別供應給佈線GLa、佈線GLb、佈線SLa及佈線SLb的信號而驅動像素505a及像素505b。
注意，雖然圖11示出一個像素單元502包括一個液晶元件510及一個發光元件520的例子，但是不侷限於此。例如，如圖12A所示，像素505b可以包括多個子像素506b(506br、506bg、506bb、506bw)。子像素506br、506bg、506bb、506bw分別包括發光元件520r、520g、520b、520w。與圖11不同，圖12A所示的像素單元502可以利用一個像素單元進行全彩色顯示。
在圖12A中，像素505b與佈線GLba、GLbb、SLba、SLbb連接。
在圖12A所示的例子中，例如作為四個發光元件520，可以使用分別呈現紅色(R)、綠色(G)、藍色(B)及白色(W)的發光元件。另外，作為液晶元件510可以使用呈現白色的反射型液晶元件。由此，在以反射模式進行顯示時，可以進行高反射率的白色顯示。另外，在以透射模式進行顯示時，可以以低功耗進行高演色性的顯示。
另外，圖12B示出像素單元502的結構實例。像素單元502包括與導電層530所包括的開口重疊的發光元件520w、配置在導電層530周圍的發光元件 520r、發光元件520g及發光元件520b。發光元件520r、發光元件520g及發光元件520b較佳為具有幾乎相同的發光面積。
<顯示裝置的結構實例>
圖13是本發明的一個實施方式的顯示裝置500的立體示意圖。顯示裝置500具有將基板551與基板561貼合在一起的結構。在圖13中，以虛線表示基板561。
顯示裝置500包括顯示區域562、電路564、佈線565等。在基板551上，例如設置有電路564、佈線565以及被用作像素電極的導電層530b等。圖13示出在基板551上安裝有IC573及FPC572的例子。因此，也可以將圖13所示的結構稱為包括顯示裝置500、FPC572及IC573的顯示模組。
作為電路564，例如可以使用用作驅動電路504的電路。
佈線565具有對顯示區域562及電路564供應信號或電力的功能。該信號或電力從外部經由FPC572或者從IC573輸入到佈線565。
另外，圖13示出利用COG(Chip On Glass：晶粒玻璃接合)方式等對基板551設置IC573的例子。作為IC573，例如可以應用用作驅動電路503或驅動電路504等的IC。另外，當顯示裝置500具有用作驅動電路503或驅動電路504的電路，或者將用作驅動電路503或 驅動電路504的電路設置在外部且藉由FPC572輸入用來驅動顯示裝置500的信號等時，也可以不設置IC573。另外，也可以利用COF(Chip On Film：薄膜覆晶封裝)方式等將IC573安裝於FPC572。
圖13示出顯示區域562的一部分的放大圖。在顯示區域562中以矩陣狀配置有多個顯示元件所包括的導電層530b。導電層530b具有反射可見光的功能且被用作如下所述的液晶元件510的反射電極。
另外，如圖13所示，導電層530b具有開口。另外，在與導電層530b相比更靠近基板551一側設置有發光元件520。來自發光元件520的光經過導電層530b的開口射出到基板561一側。
圖14示出圖13所例示的顯示裝置中的包括FPC572的區域的一部分、包括電路564的區域的一部分及包括顯示區域562的區域的一部分的剖面的一個例子。
顯示裝置500在基板551與基板561之間包括絕緣層720。另外，在基板551與絕緣層720之間包括發光元件520、電晶體701、電晶體705、電晶體706及彩色層634等。另外，在絕緣層720與基板561之間包括液晶元件510、彩色層631等。另外，基板561隔著黏合層641與絕緣層720黏合，基板551隔著黏合層642與絕緣層716黏合。
電晶體706與液晶元件510連接，而電晶體705與發光元件520連接。因為電晶體705和電晶體706 都形成在絕緣層720的基板551一側的面上，所以它們可以藉由同一製程製造。
基板561設置有彩色層631、遮光層632、絕緣層621及被用作液晶元件510的共用電極的導電層613、配向膜633b、絕緣層617等。絕緣層617被用作用來保持液晶元件510的單元間隙的間隔物。
在絕緣層720的基板551一側設置有絕緣層711、絕緣層712、絕緣層713、絕緣層714、絕緣層715、絕緣層716等絕緣層。絕緣層711的一部分被用作各電晶體的閘極絕緣層。絕緣層712、絕緣層713及絕緣層714以覆蓋各電晶體的方式設置。此外，絕緣層715以覆蓋絕緣層714的方式設置。絕緣層714及絕緣層715具有平坦化層的功能。此外，這裡示出作為覆蓋電晶體等的絕緣層包括絕緣層712、絕緣層713及絕緣層714這三層的情況，但是不侷限於此，也可以為四層以上、單層或兩層。如果不需要，則可以不設置用作平坦化層的絕緣層714。
電晶體701、電晶體705及電晶體706包括其一部分用作閘極的導電層721、其一部分用作源極或汲極的導電層722、半導體層731。在此，對經過同一導電膜進行加工而得到的多個層附有相同的陰影線。
液晶元件510是反射型液晶元件。液晶元件510具有層疊有導電層530a、液晶612及導電層613的疊層結構。另外，設置有與導電層530a的基板551一側接 觸的反射可見光的導電層530b。導電層530b包括開口540。另外，導電層530a及導電層613包含使可見光透過的材料。此外，在液晶612和導電層530a之間設置有配向膜633a，並且在液晶612和導電層613之間設置有配向膜633b。在基板561的外側的面上設置有偏光板630。
在液晶元件510中，導電層530b具有反射可見光的功能，導電層613具有透射可見光的功能。從基板561一側入射的光被偏光板630偏振，透過導電層613、液晶612且被導電層530b反射。而且，再次透過液晶612及導電層613而到達偏光板630。此時，由施加到導電層530b和導電層613之間的電壓控制液晶的配向，從而可以控制光的光學調變。也就是說，可以控制經過偏光板630發射的光的強度。此外，由於特定的波長區域之外的光被彩色層631吸收，因此被提取的光例如呈現紅色。
發光元件520是底部發射型發光元件。發光元件520具有從絕緣層720一側依次層疊有導電層691、EL層692及導電層693b的疊層結構。另外，設置有覆蓋導電層693b的導電層693a。導電層693b包含反射可見光的材料，導電層691及導電層693a包含使可見光透過的材料。發光元件520所發射的光經過彩色層634、絕緣層720、開口540及導電層613等射出到基板561一側。
在此，如圖14所示，較佳為在開口540中設置有透射可見光的導電層530a。由此，液晶612在與開口540重疊的區域中也與其他區域同樣地配向，從而可以 抑制因在這些區域的邊界產生液晶的配向不良而產生非意圖的漏光。
作為設置在基板561的外側的面上的偏光板630可以使用直線偏光板，也可以使用圓偏光板。作為圓偏光板，例如可以使用將直線偏光板和四分之一波片層疊而成的偏光板。由此，可以抑制外光的反射。另外，藉由根據偏光板的種類調整用於液晶元件510的液晶元件的單元間隙、配向及驅動電壓等，來實現所希望的對比度，即可。
在覆蓋導電層691的端部的絕緣層716上設置有絕緣層717。絕緣層717具有抑制絕緣層720與基板551之間的距離過近的間隙物的功能。另外，當使用陰影遮罩(金屬遮罩)形成EL層692或導電層693a時，絕緣層717可以具有抑制該陰影遮罩接觸於被形成面的間隔物的功能。另外，如果不需要則可以不設置絕緣層717。
電晶體705的源極和汲極中的一個藉由導電層724與發光元件520的導電層691電連接。
電晶體706的源極和汲極中的另一個藉由連接部707與導電層530b電連接。導電層530a與導電層530b彼此接觸，它們彼此連接。連接部707是使設置在絕緣層720的雙面上的導電層藉由形成在絕緣層720中的開口彼此電連接的部分。
在基板551與基板561重疊的區域中設置有連接部704。連接部704藉由連接層742與FPC572連 接。連接部704具有與連接部707相同的結構。在連接部704的頂面上，對與導電層530a相同的導電膜進行加工來獲得的導電層露出。因此，藉由連接層742可以使連接部704與FPC572連接。
在設置有黏合層641的區域的一部分中設置有連接部752。在連接部752中，藉由連接器743使對與導電層530a相同的導電膜進行加工來獲得的導電層和導電層613的一部分連接。由此，可以將從連接於基板551一側的FPC572輸入的信號或電位藉由連接部752供應到形成在基板561一側的導電層613。
例如，作為連接器743可以使用導電粒子。作為導電粒子，可以採用其表面被金屬材料覆蓋的有機樹脂或二氧化矽等的粒子。作為金屬材料，較佳為使用鎳或金，因為其可以降低接觸電阻。另外，較佳為使用如在鎳上還覆蓋有金等以層狀覆蓋有兩種以上的金屬材料的粒子。另外，連接器743較佳為採用能夠彈性變形或塑性變形的材料。此時，有時導電粒子的連接器743成為圖14所示那樣的在縱向上被壓扁的形狀。藉由具有該形狀，可以增大連接器743與電連接於該連接器的導電層的接觸面積，從而可以降低接觸電阻並抑制接觸不良等問題發生。
連接器743較佳為以由黏合層641覆蓋的方式配置。例如，可以將連接器743分散在固化之前的黏合層641。
在圖14中，作為電路564的例子，示出設置 有電晶體701的例子。
在圖14中，作為電晶體701及電晶體705的例子，應用由兩個閘極夾著形成通道的半導體層731的結構。一個閘極由導電層721構成，而另一個閘極由隔著絕緣層712與半導體層731重疊的導電層723構成。藉由採用這種結構，可以控制電晶體的臨界電壓。此時，也可以連接兩個閘極，並藉由對該兩個閘極供應同一信號來驅動電晶體。與其他電晶體相比，這種電晶體能夠提高場效移動率，而可以增大通態電流(on-state current)。其結果是，可以製造能夠高速驅動的電路。再者能夠縮小電路部的佔有面積。藉由使用通態電流大的電晶體，即使在使顯示裝置大型化或高清晰化時佈線數增多，也可以降低各佈線的信號延遲，由此可以抑制顯示的不均勻。
電路564所包括的電晶體與顯示區域562所包括的電晶體也可以具有相同的結構。此外，電路564所包括的多個電晶體可以都具有相同的結構或不同的結構。另外，顯示區域562所包括的多個電晶體可以都具有相同的結構或不同的結構。
覆蓋各電晶體的絕緣層712和絕緣層713中的至少一個較佳為使用水或氫等雜質不容易擴散的材料。也就是說，可以將絕緣層712或絕緣層713用作障壁膜。藉由採用這種結構，可以有效地抑制雜質從外部擴散到電晶體中，從而能夠實現可靠性高的顯示裝置。
在基板561一側設置有覆蓋彩色層631、遮光 層632的絕緣層621。絕緣層621可以具有平坦化層的功能。藉由使用絕緣層621可以使導電層613的表面大致平坦，可以使液晶612的配向狀態成為均勻。
對製造顯示裝置500的方法的一個例子進行說明。例如，先在包括剝離層的支撐基板上依次形成導電層530a、導電層530b及絕緣層720，再形成電晶體705、電晶體706及發光元件520等，然後使用黏合層642貼合基板551和支撐基板。之後，藉由在剝離層和絕緣層720之間的介面及剝離層和導電層530a之間的介面進行剝離，去除支撐基板及剝離層。此外，另外準備預先形成有彩色層631、遮光層632、導電層613等的基板561。而且，對基板551或基板561滴下液晶612，並由黏合層641貼合基板551和基板561，從而可以製造顯示裝置500。
作為剝離層，可以適當地選擇在與絕緣層720及導電層530a之間的介面產生剝離的材料。特別是，作為剝離層，使用包含鎢等的高熔點金屬材料的層和包含該金屬材料的氧化物的層的疊層，並且較佳為作為剝離層上的絕緣層720使用層疊有多個氮化矽、氧氮化矽、氮氧化矽等的層。當將高熔點金屬材料用於剝離層時，可以提高在形成剝離層之後形成的層的形成溫度，從而可以降低雜質的濃度而實現可靠性高的顯示裝置。
作為導電層530a，較佳為使用金屬氧化物或金屬氮化物等。在使用金屬氧化物時，將氫濃度、硼濃 度、磷濃度、氮濃度及其他雜質的濃度以及氧空位量中的至少一個比用於電晶體的半導體層高的材料用於導電層530a，即可。
下面，說明上述各組件。
[基板]
作為顯示裝置所包括的基板可以使用具有平坦面的材料。作為提取來自顯示元件的光的一側的基板，使用使該光透過的材料。例如，可以使用玻璃、石英、陶瓷、藍寶石以及有機樹脂等的材料。
藉由使用厚度薄的基板，可以實現顯示裝置的輕量化及薄型化。再者，藉由使用其厚度允許其具有撓性的基板，可以實現撓性顯示裝置。
不提取發光的一側的基板也可以不具有透光性，所以除了上面例舉的基板之外還可以使用金屬基板等。由於金屬基板的導熱性高，容易將熱傳導到基板整體，因此能夠抑制顯示裝置的局部溫度上升，所以是較佳的。為了獲得撓性或彎曲性，較佳為將金屬基板的厚度設定為10μm以上且200μm以下，更佳為20μm以上且50μm以下。
對於構成金屬基板的材料沒有特別的限制，例如，較佳為使用鋁、銅、鎳等金屬、鋁合金或不鏽鋼等的合金等。
此外，也可以使用使金屬基板的表面氧化或 在其表面上形成絕緣膜等進行過絕緣處理的基板。例如，可以採用旋塗法或浸漬法等塗佈法、電沉積法、蒸鍍法或濺射法等的方法形成絕緣膜，也可以藉由在氧氛圍下放置或加熱或者採用陽極氧化法等的方法，在基板的表面形成氧化膜。
作為具有撓性且可見光透過性的材料，例如可以舉出如下材料：其厚度允許其具有撓性的玻璃、聚酯樹脂諸如聚對苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等、聚丙烯腈樹脂、聚醯亞胺樹脂、聚甲基丙烯酸甲酯樹脂、聚碳酸酯(PC)樹脂、聚醚碸(PES)樹脂、聚醯胺樹脂、環烯烴樹脂、聚苯乙烯樹脂、聚醯胺-醯亞胺樹脂、聚氯乙烯樹脂或聚四氟乙烯(PTFE)樹脂等。尤其較佳為使用熱膨脹係數低的材料，例如較佳為使用熱膨脹係數為30×10-6/K以下的聚醯胺-醯亞胺樹脂、聚醯亞胺樹脂以及PET等。另外，也可以使用將有機樹脂浸滲於玻璃纖維中的基板或將無機填料混合到有機樹脂中來降低熱膨脹係數的基板。由於使用這種材料的基板的重量輕，所以使用該基板的顯示裝置也可以實現輕量化。
當上述材料中含有纖維體時，作為纖維體使用有機化合物或無機化合物的高強度纖維。明確而言，高強度纖維是指拉力模數或楊氏模數高的纖維。其典型例子為聚乙烯醇類纖維、聚酯類纖維、聚醯胺類纖維、聚乙烯類纖維、芳族聚醯胺類纖維、聚對苯撐苯并雙
Figure TW201804471AD00003
唑纖維、 玻璃纖維或碳纖維。作為玻璃纖維可以舉出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。將上述纖維體以織布或不織布的狀態使用，並且，也可以使用在該纖維體中浸滲樹脂並使該樹脂固化而成的結構體作為撓性基板。藉由作為撓性基板使用由纖維體和樹脂構成的結構體，可以提高耐彎曲或局部擠壓所引起的破損的可靠性，所以是較佳的。
或者，可以將薄得足以具有撓性的玻璃、金屬等用於基板。或者，可以使用利用黏合層貼合玻璃與樹脂材料的複合材料。
還可以在撓性基板上層疊保護顯示裝置的表面免受損傷等的硬塗層(例如，氮化矽、氧化鋁等)、能夠分散按壓力的材料的層(例如，芳族聚醯胺樹脂層等)等。另外，為了抑制水分等導致顯示元件的使用壽命降低等，也可以在撓性基板上層疊低透水性的絕緣膜。例如，可以使用氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁等無機絕緣材料。
作為基板也可以使用層疊多個層的基板。特別是，藉由採用具有玻璃層的結構，可以提高對水或氧的阻擋性而提供可靠性高的顯示裝置。
[電晶體]
電晶體包括：用作閘極電極的導電層；半導體層；用作源極電極的導電層；用作汲極電極的導電層；以及用作 閘極絕緣層的絕緣層。上面示出採用底閘極結構電晶體的情況。
注意，對本發明的一個實施方式的顯示裝置所包括的電晶體的結構沒有特別的限制。例如，可以採用平面型電晶體、交錯型電晶體或反交錯型電晶體。此外，還可以採用頂閘極型或底閘極型的電晶體結構。或者，也可以在通道的上下設置有閘極電極。
對用於電晶體的半導體材料的結晶性也沒有特別的限制，可以使用非晶半導體或具有結晶性的半導體(微晶半導體、多晶半導體、單晶半導體或其一部分具有結晶區域的半導體)。當使用具有結晶性的半導體時可以抑制電晶體的特性劣化，所以是較佳的。
另外，作為用於電晶體的半導體材料，例如可以將第14族元素(矽、鍺等)或金屬氧化物用於半導體層。典型的是，可以使用包含矽的半導體、包含砷化鎵的半導體或包含銦的金屬氧化物等。
尤其較佳為使用其能帶間隙比矽寬的金屬氧化物。藉由使用能帶間隙比矽寬且載子密度比矽小的半導體材料，可以降低電晶體的關態電流(off-state current)，所以是較佳的。
另外，使用其能帶間隙比矽寬的金屬氧化物的電晶體由於其關態電流低，因此能夠長期間保持儲存於與電晶體串聯連接的電容器中的電荷。藉由將這種電晶體用於像素，能夠在保持顯示在各顯示區域上的像素的灰階 的同時，停止驅動電路。其結果是，可以實現功耗極小的顯示裝置。
例如，半導體層較佳為包括至少包含銦、鋅及M(鋁、鈦、鎵、鍺、釔、鋯、鑭、鈰、錫、釹或鉿等金屬)的表示為In-M-Zn類氧化物的膜。另外，為了減少使用該半導體層的電晶體的電特性不均勻，除了上述元素以外，較佳為還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出上述表示為M的金屬，例如有鎵、錫、鉿、鋁或鋯等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿、鎦等。
作為構成半導體層的金屬氧化物，例如可以使用In-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
注意，在此，In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比例沒有限制。此外，也可以包含In、Ga、Zn以外的金屬 元素。
另外，半導體層和導電層也可以具有上述氧化物中的相同的金屬元素。藉由使半導體層和導電層具有相同的金屬元素，可以降低製造成本。例如，藉由使用由相同的金屬組成的金屬氧化物靶材，可以降低製造成本。另外，也可以共同使用對半導體層和導電層進行加工時的蝕刻氣體或蝕刻劑。然而，即使半導體層和導電層具有相同的金屬元素，有時其組成也互不相同。例如，在電晶體及電容器的製程中，有時膜中的金屬元素脫離而成為不同的金屬組成。
構成半導體層的金屬氧化物的能隙較佳為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙寬的金屬氧化物，可以減少電晶體的關態電流。
當構成半導體層的金屬氧化物為In-M-Zn氧化物時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足In
Figure TW201804471AD00004
M及Zn
Figure TW201804471AD00005
M。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2、4：2：4.1等。注意，所形成的半導體層的原子數比分別包含上述濺射靶材中的金屬元素的原子數比的±40%的範圍內的誤差。
較佳為將載子密度低的金屬氧化物用於半導體層。例如，作為半導體層可以使用載子密度為1×1017/cm3以下，較佳為1×1015/cm3以下，更佳為 1×1013/cm3以下，進一步較佳為1×1011/cm3以下，更進一步較佳為小於1×1010/cm3，1×10-9/cm3以上的金屬氧化物。因為這種半導體的雜質濃度及缺陷能階密度低，所以具有穩定的特性。
注意，本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定半導體層的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
另外，當構成半導體層的金屬氧化物包含第14族元素之一的矽或碳時，半導體層中的氧空位增加，有可能使該半導體層變為n型。因此，較佳為將半導體層中的矽或碳的濃度(藉由二次離子質譜分析法測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，有時當鹼金屬及鹼土金屬與金屬氧化物鍵合時生成載子，而使電晶體的關態電流增大。因此，較佳為將藉由二次離子質譜分析法測得的半導體層的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
另外，當構成半導體層的金屬氧化物含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果是，使用具有含有氮的金屬氧化物的電晶體容易變為 常開特性。因此，利用二次離子質譜分析法測得的半導體層的氮濃度較佳為5×1018atoms/cm3以下。
另外，半導體層例如也可以具有非單晶結構。非單晶結構例如包括多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高。
非晶結構的金屬氧化物例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，半導體層也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有包括上述區域中的兩種以上的區域的單層結構或疊層結構。
或者，較佳為將矽用於形成有電晶體的通道的半導體。作為矽可以使用非晶矽，尤其較佳為使用具有結晶性的矽。例如，較佳為使用微晶矽、多晶矽、單晶矽等。尤其是，多晶矽與單晶矽相比能夠在低溫下形成，並且其場效移動率比非晶矽高，所以多晶矽的可靠性高。藉由將這樣的多晶半導體用於像素可以提高像素的開口率。另外，即使在實現具有極高精密度的顯示部的情況下，也能夠將驅動電路與像素形成在同一基板上，從而能夠減少構成電子裝置的構件數量。
本實施方式所例示的底閘極結構的電晶體由於能夠減少製程，所以是較佳的。此外，此時藉由使用非晶矽，與多晶矽相比可以在更低的溫度下形成，因此作為 半導體層下方的佈線或電極的材料及基板材料，可以使用耐熱性低的材料，由此可以擴大材料的選擇範圍。例如，可以適當使用極大面積的玻璃基板等。另一方面，頂閘極型電晶體容易自對準地形成雜質區域，從而可以減少特性的不均勻等，所以是較佳的。此時，尤其較佳為使用多晶矽或單晶矽等。
<導電層>
作為可用於電晶體的閘極、源極及汲極和構成顯示裝置的各種佈線及電極等導電層的材料，可以舉出鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以上述金屬為主要成分的合金等。另外，可以使用包含這些材料的單層或疊層。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，可以使用氧化銦、氧化錫或氧化鋅等氧化物。另外，藉由使用包含錳的銅，可以提高蝕刻時的形狀的控制性，所以是較佳的。
另外，作為透光導電材料，可以使用氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化 鋅等導電氧化物或石墨烯。或者，可以使用金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬材料、包含該金屬材料的合金材料。或者，還可以使用該金屬材料的氮化物(例如，氮化鈦)等。另外，當使用金屬材料、合金材料(或者它們的氮化物)時，將其形成得薄到具有透光性，即可。此外，可以將上述材料的疊層膜用作導電層。例如，藉由使用銀和鎂的合金與銦錫氧化物的疊層膜等，可以提高導電性，所以是較佳的。上述材料也可以用於構成顯示裝置的各種佈線及電極等的導電層、顯示元件所包括的導電層(被用作像素電極及共用電極的導電層)。
<絕緣層>
作為可用於各絕緣層的絕緣材料，例如可以使用丙烯酸樹脂或環氧樹脂等樹脂、矽酮等具有矽氧烷鍵的樹脂、無機絕緣材料如氧化矽、氧氮化矽、氮氧化矽、氮化矽或氧化鋁等。
另外，發光元件較佳為設置於一對透水性低的絕緣膜之間。由此，能夠抑制水等雜質進入發光元件，從而能夠抑制裝置的可靠性下降。
作為透水性低的絕緣膜，可以舉出氮化矽膜、氮氧化矽膜等含有氮及矽的膜以及氮化鋁膜等含有氮及鋁的膜等。另外，也可以使用氧化矽膜、氧氮化矽膜以及氧化鋁膜等。
例如，透水性低的絕緣膜的水蒸氣透過量為1×10-5[g/(m2．day)]以下，較佳為1×10-6[g/(m2．day)]以下，更佳為1×10-7[g/(m2．day)]以下，進一步較佳為1×10-8[g/(m2．day)]以下。
[液晶元件]
作為液晶元件，可以採用使用VA(Vertical Alignment：垂直配向)模式的元件。作為垂直配向模式，可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：超視覺)模式等。
另外，作為液晶元件，可以採用使用各種模式的液晶元件。例如，除了VA(Vertical Alignment：垂直配向)模式以外，可以使用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式等的液晶元件。
另外，液晶元件是利用液晶的光學調變作用而控制光的透過或非透過的元件。液晶的光學調變作用由 施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為用於液晶元件的液晶可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal：聚合物分散液晶)、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手向列相、各向同性相等。
另外，作為液晶材料，可以使用正型液晶和負型液晶中的任一種，根據所適用的模式或設計可以採用適當的液晶材料。
另外，為了控制液晶的配向，可以設置配向膜。在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇液晶的溫度上升時即將從膽固醇相轉變到各向同性相之前出現的相。因為藍相只在窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。另外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理，並且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的不良及破損。
另外，作為液晶元件，可以採用透射型液晶 元件、反射型液晶元件或半透射型液晶元件。在本發明的一個實施方式中，尤其較佳為採用反射型液晶元件。
當採用透射式液晶元件或半透射式液晶元件時，以夾著一對基板的方式設置兩個偏光板。另外，在一個偏光板的外側設置背光源。背光源可以是直下型背光源，也可以是邊緣照明型背光源。當使用具備LED的直下型背光源時，容易進行局部調光(local dimming)處理，由此可以提高對比度，所以是較佳的。另外，當使用邊緣照明型背光源時，可以將包括背光源的模組形成得較薄，所以是較佳的。
當採用反射型液晶元件時，將偏光板設置在顯示面一側。此外，當在顯示面一側另外設置光擴散板時，可以提高可見度，所以是較佳的。
另外，當採用反射型液晶元件或半透射型液晶元件時，也可以將前光源設置在偏光板的外側。作為前光源，可以使用邊緣照明型前光源。當使用具備LED的前光源時，可以降低功耗，所以是較佳的。
[發光元件]
作為發光元件，可以使用能夠進行自發光的元件，並且在其範疇內包括由電流或電壓控制亮度的元件。例如，可以使用發光二極體(LED)、有機EL元件以及無機EL元件等。
發光元件有頂部發射結構、底部發射結構或 雙面發射結構等。作為提取光一側的電極使用使可見光透過的導電膜。另外，作為不提取光一側的電極較佳為使用反射可見光的導電膜。在本發明的一個實施方式中，尤其較佳為採用底部發射型發光元件。
EL層至少包括發光層。作為發光層以外的層，EL層可以還包括包含電洞注入性高的物質、電洞傳輸性高的物質、電洞阻擋材料、電子傳輸性高的物質、電子注入性高的物質或雙極性的物質(電子傳輸性及電洞傳輸性高的物質)等的層。
EL層可以使用低分子化合物或高分子化合物，還可以包含無機化合物。構成EL層的層分別可以藉由蒸鍍法(包括真空蒸鍍法)、轉印法、印刷法、噴墨法、塗佈法等方法形成。
當在陰極與陽極之間施加高於發光元件的臨界電壓的電壓時，電洞從陽極一側注入到EL層中，而電子從陰極一側注入到EL層中。被注入的電子和電洞在EL層中再結合，由此，包含在EL層中的發光物質發光。
當作為發光元件使用白色發光的發光元件時，較佳為使EL層包含兩種以上的發光物質。例如藉由以使兩個以上的發光物質的各發光成為互補色關係的方式選擇發光物質，可以獲得白色發光。例如，較佳為包含如下發光物質中的兩個以上：各呈現R(紅色)、G(綠色)、B(藍色)、Y(黃色)、O(橙色)等發光的發光物質及呈現包含R、G、B中的兩種以上的顏色的光譜成 分的發光的發光物質。另外，較佳為使用來自發光元件的發光的光譜在可見光區域的波長(例如350nm以上且750nm以下)的範圍內具有兩個以上的峰值的發光元件。另外，在黃色的波長範圍中具有峰值的材料的發射光譜較佳為在綠色及紅色的波長範圍也具有光譜成分的材料。
EL層較佳為採用疊層結構，該疊層包括包含發射一種顏色的光的發光材料的發光層與包含發射其他顏色的光的發光材料的發光層。例如，EL層中的多個發光層既可以互相接觸而層疊，也可以隔著不包含任何發光材料的區域層疊。例如，可以在螢光發光層與磷光發光層之間設置如下區域：包含與該螢光發光層或磷光發光層相同的材料(例如主體材料、輔助材料)，並且不包含任何發光材料的區域。由此，發光元件的製造變得容易，另外，驅動電壓得到降低。
另外，發光元件既可以是包括一個EL層的單元件，又可以是隔著電荷產生層層疊有多個EL層的串聯元件。
作為使可見光透過的導電膜，例如可以使用氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等形成。另外，也可以藉由將金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬材料、包含這些金屬材料的合金或這些金屬材料的氮化物(例如，氮化鈦)等形成得薄到具有透光性來使用。此外，可以使用上述材料的疊層膜作為導電層。例如，當使用銀和鎂的合 金與銦錫氧化物的疊層膜等時，可以提高導電性，所以是較佳的。另外，也可以使用石墨烯等。
作為反射可見光的導電膜，例如可以使用鋁、金、鉑、銀、鎳、鎢、鉻、鉬、鐵、鈷、銅或鈀等金屬材料或包含這些金屬材料的合金。另外，也可以在上述金屬材料或合金中添加有鑭、釹或鍺等。此外，也可以使用包含鈦、鎳或釹及鋁的合金(鋁合金)。另外，也可以使用包含銅、鈀、鎂與銀的合金。包含銀和銅的合金具有高耐熱性，所以是較佳的。並且，藉由以與鋁膜或鋁合金膜接觸的方式層疊金屬膜或金屬氧化物膜，可以抑制氧化。作為這種金屬膜、金屬氧化物膜的材料，可以舉出鈦、氧化鈦等。另外，也可以層疊上述使可見光透過的導電膜與由金屬材料構成的膜。例如，可以使用銀與銦錫氧化物的疊層膜、銀和鎂的合金與銦錫氧化物的疊層膜等。
各電極可以藉由利用蒸鍍法或濺射法形成。除此之外，也可以藉由利用噴墨法等噴出法、網版印刷法等印刷法、或者鍍法形成。
另外，上述發光層以及包含電洞注入性高的物質、電洞傳輸性高的物質、電子傳輸性高的物質、電子注入性高的物質或雙極性物質等的層可以分別包含量子點等的無機化合物或高分子化合物(低聚物、枝狀聚合物或聚合物等)。例如，藉由將量子點用於發光層，也可以將其用作發光材料。
作為量子點材料，可以使用膠狀量子點材 料、合金型量子點材料、核殼(Core Shell)型量子點材料、核型量子點材料等。另外，也可以使用包含第12族和第16族、第13族和第15族、第14族和第16族的元素組的材料。或者，可以使用包含鎘、硒、鋅、硫、磷、銦、碲、鉛、鎵、砷、鋁等元素的量子點材料。
<黏合層>
作為各黏合層，可以使用紫外線硬化型黏合劑等光硬化型黏合劑、反應硬化型黏合劑、熱固性黏合劑、厭氧黏合劑等各種硬化型黏合劑。作為這些黏合劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、醯亞胺樹脂、PVC(聚氯乙烯)樹脂、PVB(聚乙烯醇縮丁醛)樹脂、EVA(乙烯-醋酸乙烯酯)樹脂等。尤其較佳為使用環氧樹脂等透濕性低的材料。另外，也可以使用兩液混合型樹脂。此外，也可以使用黏合薄片等。
另外，在上述樹脂中也可以包含乾燥劑。例如，可以使用鹼土金屬的氧化物(氧化鈣或氧化鋇等)那樣的藉由化學吸附吸附水分的物質。或者，也可以使用沸石或矽膠等藉由物理吸附來吸附水分的物質。當在樹脂中包含乾燥劑時，能夠抑制水分等雜質進入元件，從而顯示裝置的可靠性得到提高，所以是較佳的。
此外，藉由在上述樹脂中混合折射率高的填料或光散射構件，可以提高光提取效率。例如，可以使用氧化鈦、氧化鋇、沸石、鋯等。
<連接層>
作為連接層，可以使用異方性導電膜(ACF：Anisotropic Conductive Film)、異方性導電膏(ACP：Anisotropic Conductive Paste)等。
<彩色層>
作為能夠用於彩色層的材料，可以舉出金屬材料、樹脂材料、包含顏料或染料的樹脂材料等。
<遮光層>
作為能夠用於遮光層的材料，可以舉出碳黑、鈦黑、金屬、金屬氧化物或包含多個金屬氧化物的固溶體的複合氧化物等。遮光層也可以為包含樹脂材料的膜或包含金屬等無機材料的薄膜。另外，也可以將包含彩色層的材料的膜的疊層膜用於遮光層。例如，可以採用包含用於使某個顏色的光透過的彩色層的材料的膜與包含用於使其他顏色的光透過的彩色層的材料的膜的疊層結構。藉由使彩色層與遮光層的材料相同，除了可以使用相同的裝置以外，還可以簡化製程，因此是較佳的。
以上是關於各組件的說明。
[製造方法實例]
接著，對使用撓性基板的顯示裝置的製造方法的例子 進行說明。
在此，將包括顯示元件、電路、佈線、電極、彩色層及遮光層等光學構件以及絕緣層等的層總稱為元件層。例如，元件層包括顯示元件，除此以外還可以包括與顯示元件電連接的佈線、用於像素或電路的電晶體等元件。
在此，將在顯示元件完成(製程結束)的步驟中支撐元件層且具有撓性的構件稱為基板。例如，基板在其範圍中也包括其厚度為10nm以上且300μm以下的極薄的薄膜等。
作為在具有撓性且具備絕緣表面的基板上形成元件層的方法，典型地有如下兩種方法。一個方法是在基板上直接形成元件層的方法。另一個方法是在與基板不同的支撐基板上形成元件層之後分離元件層與支撐基板而將元件層轉置於基板的方法。另外，在此沒有詳細的說明，但是除了上述兩個方法以外，還有如下方法：在非撓性基板上形成元件層，藉由拋光等使該基板變薄而使該基板具有撓性的方法。
當構成基板的材料對元件層的形成製程中的加熱具有耐熱性時，若在基板上直接形成元件層，則可使製程簡化，所以是較佳的。此時，若在將基板固定於支撐基板的狀態下形成元件層，則可使裝置內及裝置之間的傳送變得容易，所以是較佳的。
另外，當採用在將元件層形成在支撐基板上 後將其轉置於基板的方法時，首先在支撐基板上層疊剝離層和絕緣層，在該絕緣層上形成元件層。接著，將元件層與支撐基板之間進行剝離並將元件層轉置於基板。此時，選擇在支撐基板材料與剝離層的介面、剝離層與絕緣層的介面或剝離層中發生剝離的材料即可。在上述方法中，藉由將高耐熱性材料用於支撐基板及剝離層，可以提高形成元件層時所施加的溫度的上限，從而可以形成包括更高可靠性的元件的元件層，所以是較佳的。
例如，較佳的是，作為剝離層使用包含鎢等高熔點金屬材料的層與包含該金屬材料的氧化物的層的疊層，作為剝離層上的絕緣層使用層疊多個氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層等的層。注意，在本說明書中，“氧氮化物”是指氧含量多於氮含量的材料，而“氮氧化物”是指氮含量多於氧含量的材料。
作為元件層與支撐基板之間進行剝離的方法，例如可以舉出如下方法：施加機械力量的方法；對剝離層進行蝕刻的方法；使液體滲透到剝離介面的方法；等。另外，可以藉由利用形成剝離介面的兩層的熱膨脹的差異，進行加熱或冷卻而進行剝離。
另外，當能夠在支撐基板與絕緣層的介面進行剝離時，可以不設置剝離層。
例如，也可以作為支撐基板使用玻璃，作為絕緣層使用聚醯亞胺等有機樹脂。此時，也可以藉由使用雷射等對有機樹脂的一部分局部性地進行加熱，或者藉由 使用銳利的構件物理性地切斷或打穿有機樹脂的一部分等來形成剝離的起點，由此在玻璃與有機樹脂的介面進行剝離。
另外，也可以在支撐基板與由有機樹脂構成的絕緣層之間設置發熱層，藉由對該發熱層進行加熱，由此在該發熱層與絕緣層的介面進行剝離。作為發熱層，可以使用藉由電流流過發熱的材料、藉由吸收光發熱的材料、藉由施加磁場發熱的材料等各種材料。例如，作為發熱層的材料，可以使用選自半導體、金屬及絕緣體中的材料。
在上述方法中，可以在進行剝離之後將由有機樹脂構成的絕緣層用作基板。
以上是對撓性顯示裝置的製造方法的說明。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式5
在本實施方式中，說明可以在上述實施方式中使用的OS電晶體的結構實例。
<電晶體的結構實例>
圖15A是示出電晶體的結構實例的俯視圖。圖15B是圖15A的X1-X2線之間的剖面圖，圖15C是圖15A的Y1-Y2線之間的剖面圖。在此，有時將X1-X2線的方向稱 為通道長度方向，將Y1-Y2線的方向稱為通道寬度方向。圖15B是示出電晶體的通道長度方向上的剖面結構的圖，圖15C是示出電晶體的通道寬度方向上的剖面結構的圖。為了明確地示出裝置結構，在圖15A中省略部分組件。
根據本發明的一個實施方式的半導體裝置包括絕緣層812至820、金屬氧化物膜821至824、導電層850至853。電晶體801形成在絕緣表面。圖15A至圖15C示出電晶體801形成在絕緣層811上的情況。電晶體801被絕緣層818及絕緣層819覆蓋。
構成電晶體801的絕緣層、金屬氧化物膜、導電層等可以為單層或多個膜的疊層。在製造這些層時，可以使用濺射法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射燒蝕(PLA：Pulsed Laser Ablation)法、CVD法、原子層沉積法(ALD法)等各種成膜方法。CVD法包括電漿CVD法、熱CVD法、有機金屬CVD法等。
導電層850包括被用作電晶體801的閘極電極的區域。導電層851、導電層852包括被用作源極電極或汲極電極的區域。導電層853包括被用作背閘極電極的區域。絕緣層817包括被用作閘極電極(前閘極電極)一側的閘極絕緣層的區域，由絕緣層814至絕緣層816的疊層構成的絕緣層包括被用作背閘極電極一側的閘極絕緣層的區域。絕緣層818被用作層間絕緣層。絕緣層819被用作障壁層。
將金屬氧化物膜821至824總稱為氧化物層830。如圖15B和圖15C所示，氧化物層830包括依次層疊有金屬氧化物膜821、金屬氧化物膜822及金屬氧化物膜824的區域。此外，一對金屬氧化物膜823分別位於導電層851、導電層852上。在電晶體801處於開啟狀態時，氧化物層830的通道形成區主要形成在金屬氧化物膜822中。
金屬氧化物膜824覆蓋金屬氧化物膜821至823、導電層851、導電層852。絕緣層817位於金屬氧化物膜824與導電層850之間。導電層851、導電層852都包括隔著金屬氧化物膜823、金屬氧化物膜824、絕緣層817與導電層850重疊的區域。
導電層851及導電層852藉由利用用來形成金屬氧化物膜821及金屬氧化物膜822的硬遮罩而形成。由此，導電層851及導電層852不包括與金屬氧化物膜821及金屬氧化物膜822的側面接觸的區域。例如，藉由下述步驟可以形成金屬氧化物膜821、822及導電層851、導電層852：首先，在層疊的兩層金屬氧化物膜上形成導電膜；將該導電膜加工為所希望的形狀(進行蝕刻)，來形成硬遮罩；使用硬遮罩對兩層金屬氧化物膜的形狀進行加工，來形成金屬氧化物膜821和金屬氧化物膜822的疊層；接著，將硬遮罩加工為所希望的形狀，來形成導電層851及導電層852。
作為用於絕緣層811至818的絕緣材料，有 如下材料：氮化鋁、氧化鋁、氮氧化鋁、氧氮化鋁、氧化鎂、氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭、矽酸鋁等。絕緣層811至818由包括這些絕緣材料的單層或疊層構成。構成絕緣層811至818的層可以包含多種絕緣材料。
在本說明書等中，氧氮化物是指氧含量大於氮含量的化合物，氮氧化物是指氮含量大於氧含量的化合物。
為了抑制氧化物層830中的氧空位增加，絕緣層816至絕緣層818較佳為包含氧的絕緣層。絕緣層816至絕緣層818較佳為使用藉由加熱可釋放氧的絕緣膜(以下也稱為“包含過量氧的絕緣膜”)形成。藉由從包含過量氧的絕緣膜向氧化物層830供應氧，可以填補氧化物層830中的氧空位。可以提高電晶體801的可靠性及電特性。
包含過量氧的絕緣膜為在利用熱脫附譜分析法(TDS：Thermal IDesorption Spectroscopy)時膜表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的範圍內的氧分子的釋放量為1.0×1018[分子/cm3]以上的膜。氧分子的釋放量較佳為3.0×1020atoms/cm3以上。
包含過量氧的絕緣膜可以藉由進行對絕緣膜添加氧的處理來形成。作為氧的添加處理，可以使用氧氛圍下的加熱處理、離子植入法、離子摻雜法、電漿浸沒離 子佈植技術或電漿處理等。作為用來添加氧的氣體，可以使用16O2或18O2等氧氣體、一氧化二氮氣體或臭氧氣體等。
為了防止氧化物層830中的氫濃度增加，較佳為降低絕緣層812至819中的氫濃度。尤其是，較佳為降低絕緣層813至818中的氫濃度。明確而言，其氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。
為了防止氧化物層830中的氮濃度的增加，較佳為降低絕緣層813至818中的氮濃度。明確而言，其氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
上述氫濃度及氮濃度是藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)而測量的。
在電晶體801中，氧化物層830較佳為被對氧和氫具有阻擋性的絕緣層(以下也稱為障壁層)包圍。藉由採用該結構，可以抑制氧從氧化物層830釋放出並可以抑制氫侵入到氧化物層830。由此可以提高電晶體801的可靠性及電特性。
例如，絕緣層819被用作障壁層，絕緣層811、812、814中的至少一個被用作障壁層。障壁層可以 使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等的材料形成。
在此示出絕緣層811至818的結構實例。在該實例中，絕緣層811、812、815、819都被用作障壁層。絕緣層816至818是包含過量氧的氧化物層。絕緣層811是氮化矽層，絕緣層812是氧化鋁層，絕緣層813是氧氮化矽層。被用作背閘極電極一側的閘極絕緣層的絕緣層814至816是氧化矽、氧化鋁和氧化矽的疊層。被用作前閘極一側的閘極絕緣層的絕緣層817是氧氮化矽層。被用作層間絕緣層的絕緣層818是氧化矽層。絕緣層819是氧化鋁層。
作為用於導電層850至853的導電材料，有鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬或以上述金屬為成分的金屬氮化物(氮化鉭、氮化鈦、氮化鉬、氮化鎢)等。可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
在此示出導電層850至853的結構實例。導電層850是氮化鉭或鎢的單層。或者，導電層850是氮化鉭、鉭及氮化鉭的疊層。導電層851是氮化鉭的單層或者氮化鉭和鎢的疊層。導電層852的結構與導電層851相同。導電層853是氮化鉭的單層或者氮化鉭與鎢的疊層(導電層853a、導電層853b)。
為了降低電晶體801的關態電流，金屬氧化物膜822例如較佳為具有大能隙。金屬氧化物膜822的能隙為2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
氧化物層830較佳為具有結晶性。較佳的是，至少金屬氧化物膜822具有結晶性。藉由具有上述結構，可以實現可靠性及電特性優異的電晶體801。
可以用於金屬氧化物膜822的氧化物例如是In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M為Al、Ga、Y或Sn)。金屬氧化物膜822不侷限於包含銦的氧化物層。金屬氧化物膜822例如可以使用Zn-Sn氧化物、Ga-Sn氧化物、Zn-Mg氧化物等形成。金屬氧化物膜821、823、824也可以使用與金屬氧化物膜822同樣的氧化物形成。尤其是，金屬氧化物膜821、823、824分別可以使用Ga氧化物形成。
當在金屬氧化物膜822與金屬氧化物膜821之間的介面形成有介面能階時，由於通道形成區也形成在介面附近的區域中，因此電晶體801的臨界電壓發生變動。因此，金屬氧化物膜821較佳為包含構成金屬氧化物膜822的金屬元素中的至少一個作為其組件。由此，在金屬氧化物膜822與金屬氧化物膜821之間的介面就不容易形成介面能階，而可以降低電晶體801的臨界電壓等電特性的偏差。
金屬氧化物膜824較佳為包含構成金屬氧化 物膜822的金屬元素中的至少一個作為其組件。由此，在金屬氧化物膜822與金屬氧化物膜824之間的介面不容易發生介面散射，且不容易阻礙載子的遷移，因此可以提高電晶體801的場效移動率。
較佳的是，在金屬氧化物膜821至824中，金屬氧化物膜822具有最高的載子移動率。由此，可以在遠離絕緣層816、817的金屬氧化物膜822中形成通道。
例如，In-M-Zn氧化物等包含In的金屬氧化物可以藉由提高In的含量來提高載子移動率。在In-M-Zn氧化物中，主要是重金屬的s軌域推動載子傳導，藉由增加銦含量可增加s軌域的重疊，由此銦含量多的氧化物的移動率比銦含量少的氧化物高。因此，藉由將銦含量多的氧化物用於金屬氧化物膜，可以提高載子移動率。
因此，例如，使用In-Ga-Zn氧化物形成金屬氧化物膜822，並且使用Ga氧化物形成金屬氧化物膜821、823。例如，當使用In-M-Zn氧化物形成金屬氧化物膜821至823時，使金屬氧化物膜822的In含量高於金屬氧化物膜821、823。當利用濺射法形成In-M-Zn氧化物時，藉由改變靶材中的金屬元素的原子數比，可以改變In含量。
例如，用來形成金屬氧化物膜822的靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、3：1：2或4：2：4.1。例如，用來形成金屬氧化物膜821、823的靶材的金屬元素的原子數比較佳為In：M：Zn=1：3：2或1：3：4。使 用In：M：Zn=4：2：4.1的靶材形成的In-M-Zn氧化物的原子數比大致為In：M：Zn=4：2：3。
為了對電晶體801賦予穩定的電特性，較佳為降低氧化物層830中的雜質濃度。在金屬氧化物中，氫、氮、碳、矽以及除了主要成分以外的金屬元素都是雜質。例如，氫和氮引起施體能階的形成，導致載子密度增高。此外，矽和碳引起金屬氧化物中的雜質能階的形成。該雜質能階成為陷阱，有時使電晶體的電特性劣化。
38]例如，氧化物層830具有矽濃度為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下的區域。氧化物層830中的碳濃度也是同樣的。
氧化物層830具有鹼金屬濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下的區域。氧化物層830的鹼土金屬濃度也是同樣的。
氧化物層830具有氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的區域。
氧化物層830具有氫濃度低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3的區域。
上述氧化物層830中的雜質濃度是藉由SIMS而測量的。
在金屬氧化物膜822具有氧空位的情況下，有時因為氫進入該氧空位部而形成施體能階。其結果是，成為電晶體801的通態電流降低的要因。注意，氧空位部在氧進入時比氫進入時更加穩定。因此，藉由降低金屬氧化物膜822中的氧空位，有時能夠提高電晶體801的通態電流。由此，藉由減少金屬氧化物膜822中的氫來防止氫進入氧空位部的方法對通態電流特性是有效的。
包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。另外，有時氫的一部分與鍵合於金屬原子的氧鍵合，而產生作為載子的電子。由於通道形成區設置在金屬氧化物膜822中，所以當金屬氧化物膜822包含氫時，電晶體801容易具有常開啟特性。由此，較佳為儘可能減少金屬氧化物膜822中的氫。
圖15A至圖15C示出氧化物層830為四層結構的例子，但是不侷限於此。例如，氧化物層830也可以為沒有金屬氧化物膜821或金屬氧化物膜823的三層結構。或者，可以在氧化物層830的任意的層之間、氧化物層830之上和氧化物層830之下中的任兩個以上的位置設置一層或多層與金屬氧化物膜821至824同樣的金屬氧化物膜。
參照圖16對金屬氧化物膜821、822、824的疊層效果進行說明。圖16是電晶體801的通道形成區的能帶結構的示意圖。
在圖16中，Ec816e、Ec821e、Ec822e、Ec824e、Ec817e分別表示絕緣層816、金屬氧化物膜821、金屬氧化物膜822、金屬氧化物膜824、絕緣層817的導帶底的能量。
這裡，真空能階與導帶底的能量之間的能量差(也稱為“電子親和力”)是真空能階與價帶頂之間的能量差(也稱為游離電位)減去能隙而得到的值。另外，能隙可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)來測量。此外，真空能階與價帶頂之間的能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)來測量。
因為絕緣層816、817是絕緣體，所以Ec816e及Ec817e比Ec821e、Ec822e及Ec824e更接近於真空能階(其電子親和力小)。
金屬氧化物膜822的電子親和力比金屬氧化物膜821、824大。例如，金屬氧化物膜822與金屬氧化物膜821的電子親和力之差以及金屬氧化物膜822與金屬氧化物膜824的電子親和力之差都為0.07eV以上且1.3eV以下。該電子親和力之差較佳為0.1eV以上且0.7eV以下，更佳為0.15eV以上且0.4eV以下。電子親和力是真空能階與導帶底之間的能量差。
當對電晶體801的閘極電極(導電層850)施加電壓時，通道主要形成在金屬氧化物膜821、金屬氧化 物膜822和金屬氧化物膜824中的電子親和力較大的金屬氧化物膜822中。
銦鎵氧化物具有小電子親和力和高氧阻擋性。因此，金屬氧化物膜824較佳為包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。
有時在金屬氧化物膜821與金屬氧化物膜822之間存在金屬氧化物膜821和金屬氧化物膜822的混合區域。另外，有時在金屬氧化物膜824與金屬氧化物膜822之間存在金屬氧化物膜824和金屬氧化物膜822的混合區域。混合區域的介面態密度較低，因此層疊有金屬氧化物膜821、822、824的區域的能帶結構中，各介面附近的能量連續地變化(也稱為連續接合)。
在具有上述能帶結構的氧化物層830中，電子主要在金屬氧化物膜822中遷移。因此，即使在金屬氧化物膜821與絕緣層816之間的介面或者金屬氧化物膜824與絕緣層817之間的介面存在能階，這些介面能階也不容易阻礙氧化物層830中的電子遷移，因此可以增加電晶體801的通態電流。
此外，如圖16所示，雖然在金屬氧化物膜821與絕緣層816之間的介面附近以及金屬氧化物膜824與絕緣層817之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階Et826e、Et827e，但是由於金屬氧化物膜821、824的存在，可以使金屬氧化物膜822遠離陷阱能 階Et826e、Et827e。
在此，當Ec821e與Ec822e的能量差小時，有時金屬氧化物膜822的電子越過該能量差達到陷阱能階Et826e。在電子被陷阱能階Et826e俘獲時，在絕緣膜的介面產生固定負電荷，這導致電晶體的臨界電壓漂移到正方向。在Ec822e與Ec824e的能量差小時也是同樣的。
為了減小電晶體801的臨界電壓的變動而提高電晶體801的電特性，Ec821e與Ec822e的能量差以及Ec824e與Ec822e的能量差較佳為0.1eV以上，更佳為0.15eV以上。
注意，電晶體801也可以具有不包括背閘極電極的結構。
<疊層結構的例子>
接著，對層疊OS電晶體與其他電晶體的結構進行說明。在此，作為一個例子，對將疊層結構應用於記憶單元MC的情況進行說明，但是也可以將該疊層結構應用於上述實施方式中說明的其他的電路。
圖17示出圖2所示的電晶體Tr1、電晶體Tr2及電容器C1的疊層結構的例子。
記憶單元MC由CMOS層861、佈線層W1至W5、電晶體層862、佈線層W6、W7的疊層構成。
CMOS層861中設置有電晶體Tr2。電晶體Tr2為Si電晶體。電晶體Tr2的活性層設置在單晶矽晶圓 860中。電晶體Tr2的閘極電極863藉由佈線層W1至W5與電容器C1的一個電極865連接。
電晶體層862中設置有電晶體Tr1。電晶體Tr1為OS電晶體。在圖17中，電晶體Tr1與電晶體801(圖15A至圖15C)具有同樣的結構。相當於電晶體Tr1的源極和汲極中的一個的電極864與電容器C1的一個電極865連接。在圖17中，例示出電晶體Tr1在佈線層W5中具有背閘極電極的情況。佈線層W6中設置有電容器C1。
如上所述，藉由層疊OS電晶體與其他的元件，可以縮小記憶單元MC或其他的電路的面積。
<CAC-OS>
接著，對CAC-OS進行說明。CAC-OS可以包含在OS電晶體的通道形成區中。
CAC-OS例如是指包含在金屬氧化物中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在金屬氧化物中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。
金屬氧化物較佳為至少包含銦。尤其是，較 佳為包含銦及鋅。除此之外，也可以還包含選自鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以將In-Ga-Zn氧化物稱為CAC-IGZO)是指材料分成銦氧化物(以下，稱為InOX1(X1為大於0的實數))或銦鋅氧化物(以下，稱為InX2ZnY2OZ2(X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaOX3(X3為大於0的實數))或鎵鋅氧化物(以下，稱為GaX4ZnY4OZ4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2均勻地分佈在膜中的構成(以下，也稱為雲狀)。
換言之，CAC-OS是具有以GaOX3為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合金屬氧化物。在本說明書中，例如，當第一區域的In與元素M的原子個數比大於第二區域的In與元素M的原子個數比時，第一區域的In濃度高於第二區域。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3(ZnO)m1(m1為自然數)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1
Figure TW201804471AD00006
x0
Figure TW201804471AD00007
1，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構 或CAAC結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC-OS與金屬氧化物的材料構成有關。CAC-OS是指如下構成：在包含In、Ga、Zn及O的材料構成中，一部分中觀察到以Ga為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域分別以馬賽克狀無規律地分散。因此，在CAC-OS中，結晶結構是次要因素。
CAC-OS不包含組成不同的二種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaOX3為主要成分的區域與以InX2ZnY2OZ2或InOX1為主要成分的區域之間的明確的邊界。
在CAC-OS中包含選自鋁、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種以代替鎵的情況下，CAC-OS是指如下構成：一部分中觀察到以該元素為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域以馬賽克狀無規律地分散。
CAC-OS例如可以藉由在對基板不進行意圖性的加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下，作為沉積氣體，可以使用選自惰性氣體(典型的是氬)、氧氣體和氮氣體中的一種或多種。另 外，成膜時的沉積氣體的總流量中的氧氣體的流量比越低越好，例如，將氧氣體的流量比設定為0%以上且低於30%，較佳為0%以上且10%以下。
CAC-OS具有如下特徵：藉由根據X射線繞射(XRD：X-ray diffraction)測定法之一的out-of-plane法利用θ/2θ掃描進行測定時，觀察不到明確的峰值。也就是說，根據X射線繞射，可知在測定區域中沒有a-b面方向及c軸方向上的配向。
另外，在藉由照射束徑為1nm的電子束(也稱為奈米束)而取得的CAC-OS的電子繞射圖案中，觀察到環狀的亮度高的區域以及在該環狀區域內的多個亮點。由此，根據電子繞射圖案，可知CAC-OS的結晶結構具有在平面方向及剖面方向上沒有配向的nc(nano-crystal)結構。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根據藉由能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析影像，可確認到：具有以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成。
CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-OS具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元 素為主要成分的區域為馬賽克狀的構成。
在此，以InX2ZnY2OZ2或InOX1為主要成分的區域的導電性高於以GaOX3等為主要成分的區域。換言之，當載子流過以InX2ZnY2OZ2或InOX1為主要成分的區域時，呈現氧化物半導體的導電性。因此，當以InX2ZnY2OZ2或InOX1為主要成分的區域在氧化物半導體中以雲狀分佈時，可以實現高場效移動率(μ)。
另一方面，以GaOX3等為主要成分的區域的絕緣性高於以InX2ZnY2OZ2或InOX1為主要成分的區域。換言之，當以GaOX3等為主要成分的區域在氧化物半導體中分佈時，可以抑制洩漏電流而實現良好的切換工作。
因此，當將CAC-OS用於半導體元件時，藉由起因於GaOX3等的絕緣性及起因於InX2ZnY2OZ2或InOX1的導電性的互補作用可以實現高通態電流(Ion)及高場效移動率(μ)。
另外，使用CAC-OS的半導體元件具有高可靠性。因此，CAC-OS適用於各種半導體裝置。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式6
在本實施方式中，參照圖18A至圖21C對將上述實施方式中說明的半導體裝置等應用於電子構件的例子及具備該電子構件的電子裝置的例子進行說明。
<晶圓/晶片>
圖18A示出進行切割處理之前的基板1001的俯視圖。作為基板1001，例如可以使用半導體基板(也稱為“半導體晶圓”)。在基板1001上設置有多個電路區域1002。在電路區域1002中，可以設置上述實施方式所示的半導體裝置等。
多個電路區域1002的每一個都被分離區域1003圍繞。分離線(也稱為“切割線”)1004位於與分離區域1003重疊的位置上。藉由沿著分離線1004切割基板1001，可以從基板1001切割出包括電路區域1002的晶片1005。圖18B示出晶片1005的放大圖。
另外，也可以在分離區域1003上設置導電層和半導體層。藉由在分離區域1003上設置導電層和半導體層，可以緩和可能在切割製程中產生的ESD，而防止在切割製程中良率下降。另外，一般來說，為了冷卻基板、去除刨花、防止帶電等，一邊使溶解有碳酸氣體等以降低了其電阻率的純水流過切削部一邊進行切割製程。藉由在分離區域1003上設置導電層和半導體層，可以減少該純水的使用量。因此，可以降低半導體裝置的生產成本。另外，可以提高半導體裝置的生產率。
作為設置在分離區域1003上的半導體層，較佳為使用能帶間隙為2.5eV以上且4.2eV以下，較佳為2.7eV以上且3.5eV以下的材料。藉由使用這種材料，可 以使所積蓄的電荷緩慢釋放，所以可以抑制ESD導致的電荷的急劇的移動，而可以使靜電損壞不容易產生。
〈電子構件〉
參照圖19A及圖19B對將晶片1005應用於電子構件的例子進行說明。注意，電子構件也被稱為半導體封裝或IC用封裝。電子構件根據端子取出方向和端子的形狀存在多個規格和名稱。
在組裝製程(後面的製程)中組合上述實施方式所示的半導體裝置與該半導體裝置之外的構件，來完成電子構件。
參照圖19A所示的流程圖對後面的製程進行說明。在前面的製程中，包括上述實施方式所示的半導體裝置的元件基板完成之後，進行研磨該元件基板的背面(沒有形成半導體裝置等的面)的“背面研磨製程”(步驟S1)。藉由進行研磨來使元件基板變薄，可以減少元件基板的翹曲等，而可以實現電子構件的小型化。
接著，進行將元件基板分成多個晶片的“切割(dicing)製程”(步驟S2)。並且，進行拾取被切割的各晶片且將其接合於引線框架上的晶片接合(die bonding)製程(步驟S3)。晶片接合製程中的晶片與引線框架的接合可以適當地根據產品選擇合適的方法，如利用樹脂的接合或利用膠帶的接合等。另外，也可以在插入物(interposer)基板上安裝晶片代替引線框架。
接著，進行將引線框架的引線與晶片上的電極藉由金屬細線(wire)電連接的“打線接合(wire bonding)製程”(步驟S4)。作為金屬細線可以使用銀線或金線。此外，打線接合可以使用球焊(ball bonding)或楔焊(wedge bonding)。
進行由環氧樹脂等密封被打線接合的晶片的“密封製程(模塑(molding)製程)”(步驟S5)。藉由進行密封製程，使電子構件的內部被樹脂填充，可以保護安裝於晶片內部的電路部及將晶片與引線連接的金屬細線免受機械外力的影響，還可以降低因水分或灰塵而導致的特性劣化(可靠性的降低)。
接著，進行對引線框架的引線進行電鍍處理的“引線電鍍製程”(步驟S6)。藉由該電鍍處理可以防止引線生銹，而在後面將引線安裝於印刷電路板時，可以更加確實地進行銲接。接著，進行引線的切斷及成型加工的“成型加工製程”(步驟S7)。
接著，進行對封裝表面進行印字處理(marking)的“印字製程”(步驟S8)。並且經過調查外觀形狀的優劣或工作故障的有無的“檢驗步驟”(步驟S9)完成電子構件。
圖19B示出完成的電子構件的立體示意圖。在圖19B中，作為電子構件的一個例子，示出QFP(Quad Flat Package：四面扁平封裝)的立體示意圖。圖19B所示的電子構件1101包括半導體裝置。作為該半導 體裝置，可以使用上述實施方式所示的半導體裝置等。
圖19B所示的電子構件1101例如安裝於印刷電路板1102。藉由組合多個這樣的電子構件1101並使其在印刷電路板1102上彼此電連接，來完成設置有電子構件的基板1103。完成的基板1103用於電子裝置等。
<電子裝置>
上述基板1103能夠用於如下各種領域的電子裝置的電子構件(IC晶片)：數位信號處理、軟體無線電(software-defined radio systems)、航空電子(如通訊設備、導航系統、自動駕駛系統(autopilot systems)、飛行管理系統等與航空有關的電子裝置)、ASIC原型(ASIC prototyping)、醫學影像處理、語音辨識、加密、生物資訊學(bioinformatics)、機械裝置的仿真器及射電天文學中的電波望遠鏡等。作為這種電子裝置，可以舉出拍攝裝置(視頻攝影機、數位相機等)、顯示裝置、個人電腦(PC)、行動電話、包括可攜式的遊戲機、可攜式資訊終端(智慧手機或平板資訊終端等)、電子書閱讀器終端、可穿戴資訊終端(時脈式、頭戴式、護目鏡型、眼鏡型、袖章型、手鐲型、項鍊型等)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、自動販賣機以及家庭用電器產品等。
下面，參照圖20A至圖21C示出電子裝置的 結構實例。較佳為將包括觸控感測器的觸控面板裝置用於電子裝置的顯示部。藉由使用觸控面板裝置，可以將該顯示部用作電子裝置的輸入部。
圖20A和圖20B示出可攜式資訊終端2000的一個例子。可攜式資訊終端2000包括外殼2001、外殼2002、顯示部2003、顯示部2004及鉸鏈部2005等。
外殼2001與外殼2002藉由鉸鏈部2005連接在一起。可攜式資訊終端2000可以從圖20A所示的折疊狀態轉換成圖20B所示的外殼2001和外殼2002展開的狀態。
例如，可以在顯示部2003及顯示部2004中顯示文件資訊，可以將該可攜式資訊終端用作電子書閱讀器。此外，也可以在顯示部2003及顯示部2004中顯示靜態影像或動態影像。另外，顯示部2003也可以包括觸控面板。
如此，當攜帶時可以使可攜式資訊終端2000為折疊狀態，因此通用性優越。
另外，外殼2001和外殼2002也可以包括電源按鈕、操作按鈕、外部連接埠、揚聲器、麥克風等。
此外，在可攜式資訊終端2000也可以具有使用設置在顯示部2003中的觸控感測器識別文字、圖形、影像的功能。在此情況下，例如可以進行如下學習：使用手指或觸控筆等對顯示用來學習數學或語言等的習題集等的資訊終端寫入解答並由可攜式資訊終端2000判定正 誤。此外，可攜式資訊終端2000也可以具有語音解釋功能。在此情況下，例如，可以使用可攜式資訊終端2000學習外語等。上述可攜式資訊終端適用於用於教科書等教材或筆記本等的情況。
圖20C示出可攜式資訊終端的一個例子。圖20C所示的可攜式資訊終端2010包括外殼2011、顯示部2012、操作按鈕2013、外部連接埠2014、揚聲器2015、麥克風2016、照相機2017等。
在可攜式資訊終端2010中，在顯示部2012中具備觸控感測器。藉由用手指或觸控筆等觸摸顯示部2012可以進行打電話或輸入文字等各種操作。
另外，藉由操作按鈕2013的操作，可以進行電源的開啟、關閉工作或切換顯示在顯示部2012上的影像的種類。例如，可以將電子郵件的編寫畫面切換為主功能表畫面。
另外，藉由在可攜式資訊終端2010內部設置陀螺儀感測器或加速度感測器等檢測裝置，可以判斷可攜式資訊終端2010的方向(縱向或橫向)，而對顯示部2012的畫面顯示方向進行自動切換。另外，螢幕顯示的切換也可以藉由觸摸顯示部2012、操作操作按鈕2013或者使用麥克風2016輸入聲音來進行。
可攜式資訊終端2010例如具有選自電話機、筆記本和資訊閱讀裝置等中的一種或多種功能。例如，可攜式資訊終端2010可以被用作智慧手機。此外，可攜式 資訊終端2010例如可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、動畫播放、網路通訊、電腦遊戲等各種應用程式。
圖20D示出照相機的一個例子。照相機2020包括外殼2021、顯示部2022、操作按鈕2023、快門按鈕2024等。另外，照相機2020安裝有可裝卸的鏡頭2026。
在此，雖然照相機2020具有能夠從外殼2021拆卸下鏡頭2026而交換的結構，但是鏡頭2026和外殼也可以被形成為一體。
藉由按下快門按鈕2024，照相機2020可以拍攝靜態影像或動態影像。另外，也可以使顯示部2022具有觸控面板的功能，藉由觸摸顯示部2022進行攝像。
另外，照相機2020還可以具備另外安裝的閃光燈裝置及取景器等。另外，這些構件也可以組裝在外殼2021中。
圖21A所示的筆記本型PC(個人電腦)2050包括外殼2051、顯示部2052、鍵盤2053、指向裝置2054。藉由顯示部2052的觸摸操作，可以操作筆記本型PC2050。
圖21B所示的可攜式遊戲機2110包括外殼2111、顯示部2112、揚聲器2113、LED燈2114、操作鍵按鈕2115、連接端子2116、照相機2117、麥克風2118、記錄介質讀取部2119。
圖21C所示的汽車2170包括車體2171、車 輪2172、儀表板2173及燈2174等。汽車2170也可以包括顯示部。
可以在上述各種電子裝置中設置本發明的一個實施方式的記憶體裝置或電腦等。由此，可以實現高可靠性的電子裝置。另外，藉由在上述電子裝置中設置安裝有本發明的一個實施方式的記憶體裝置的控制電路，並作為該電子裝置的顯示部設置本發明的一個實施方式的顯示部，可以實現高可靠性的顯示系統。
本實施方式可以與其他實施方式的記載適當地組合。
C1a、C1b‧‧‧電容器
FNa、FNb‧‧‧節點
MCa、MCb‧‧‧電路
MC[1，1]、MC[1，2]、MC[2，1]、MC[2，2]‧‧‧記憶單元
SLa[2]、SLb[2]、RBLa[2]、RBLb[2]‧‧‧佈線
Tr1a、Tr2a、Tr1b、Tr2b‧‧‧電晶體
WLa[2]、WLb[2]‧‧‧佈線
WBLa[2]、WBLb[2]‧‧‧佈線

Claims (14)

  1. 一種半導體裝置，包括：第一電晶體；第二電晶體；第一電容器；第三電晶體；第四電晶體；第二電容器；以及第一至第八佈線，其中，該第一電晶體的閘極電連接到該第三電晶體的源極和汲極中的一個、該第四電晶體的閘極及該第二電容器的一個電極，該第三電晶體的閘極電連接到該第一電晶體的源極和汲極中的一個、該第二電晶體的閘極及該第一電容器的一個電極，該第一電晶體的該源極和該汲極中的另一個電連接到該第一佈線，該第二電晶體的源極和汲極中的一個電連接到該第二佈線，該第二電晶體的該源極和該汲極中的另一個電連接到該第三佈線，該第一電容器的另一個電極電連接到該第四佈線，該第三電晶體的該源極和該汲極中的另一個電連接到 該第五佈線，該第四電晶體的源極和汲極中的一個電連接到該第六佈線，該第四電晶體的該源極和該汲極中的另一個電連接到該第七佈線，並且，該第二電容器的另一個電極電連接到該第八佈線。
  2. 根據申請專利範圍第1項之半導體裝置，其中在與該第一電晶體的該源極和該汲極中的一個電連接的節點及與該第三電晶體的該源極和該汲極中的一個電連接的節點中保持正電位及負電位。
  3. 根據申請專利範圍第1項之半導體裝置，其中藉由控制該第二佈線的電位或該第四佈線的電位來控制與該第一電晶體的該源極和該汲極中的一個電連接的節點的電位，並且藉由控制該第六佈線的電位或該第八佈線的電位來控制與該第三電晶體的該源極和該汲極中的一個電連接的節點的電位。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第一電晶體及該第三電晶體在通道形成區中包含金屬氧化物。
  5. 一種記憶體裝置，包括：申請專利範圍第1項之半導體裝置；第一驅動電路；第二驅動電路；以及第三驅動電路，其中，該第一驅動電路控制該第一佈線的電位、該第二佈線的電位、該第五佈線的電位及該第六佈線的電位，該第二驅動電路控制該第三佈線的電位及該第七佈線的電位，並且，該第三驅動電路控制該第四佈線的電位及該第八佈線的電位。
  6. 一種顯示系統，包括：控制電路，包括：包括申請專利範圍第1項之半導體裝置的圖框記憶體；影像處理部；以及驅動電路；以及顯示部，其中，該圖框記憶體儲存影像資料，該影像處理部對從該圖框記憶體輸入的該影像資料進行影像處理來生成影像信號，並且，該驅動電路將從該影像處理部輸入的該影像信 號輸出到該顯示部。
  7. 根據申請專利範圍第6項之顯示系統，其中該顯示部包括第一顯示單元及第二顯示單元，該第一顯示單元包括反射型液晶元件，並且該第二顯示單元包括發光元件。
  8. 一種包括記憶單元的半導體裝置，該記憶單元包括：第一電晶體；第二電晶體；第一電容器；第三電晶體；第四電晶體；第二電容器；以及第一至第八佈線，其中，該第一電晶體的閘極電連接到該第三電晶體的源極和汲極中的一個、該第四電晶體的閘極及該第二電容器的一個電極，該第三電晶體的閘極電連接到該第一電晶體的源極和汲極中的一個、該第二電晶體的閘極及該第一電容器的一個電極，該第一電晶體的該源極和該汲極中的另一個電連接到該第一佈線，該第二電晶體的源極和汲極中的一個電連接到該第二 佈線，該第二電晶體的該源極和該汲極中的另一個電連接到該第三佈線，該第一電容器的另一個電極電連接到該第四佈線，該第三電晶體的該源極和該汲極中的另一個電連接到該第五佈線，該第四電晶體的源極和汲極中的一個電連接到該第六佈線，該第四電晶體的該源極和該汲極中的另一個電連接到該第七佈線，並且，該第二電容器的另一個電極電連接到該第八佈線。
  9. 根據申請專利範圍第8項之半導體裝置，其中在與該第一電晶體的該源極和該汲極中的一個電連接的節點及與該第三電晶體的該源極和該汲極中的一個電連接的節點中保持正電位及負電位。
  10. 根據申請專利範圍第8項之半導體裝置，其中藉由控制該第二佈線的電位或該第四佈線的電位來控制與該第一電晶體的該源極和該汲極中的一個電連接的節點的電位，並且藉由控制該第六佈線的電位或該第八佈線的電位來控制與該第三電晶體的該源極和該汲極中的一個電連接 的節點的電位。
  11. 根據申請專利範圍第8項之半導體裝置，其中該第一電晶體及該第三電晶體在通道形成區中包含金屬氧化物。
  12. 一種記憶體裝置，包括：申請專利範圍第8項之半導體裝置；第一驅動電路；第二驅動電路；以及第三驅動電路，其中，該第一驅動電路控制該第一佈線的電位、該第二佈線的電位、該第五佈線的電位及該第六佈線的電位，該第二驅動電路控制該第三佈線的電位及該第七佈線的電位，並且，該第三驅動電路控制該第四佈線的電位及該第八佈線的電位。
  13. 一種顯示系統，包括：控制電路，包括：包括申請專利範圍第8項之半導體裝置的圖框記憶體；影像處理部；以及驅動電路；以及 顯示部，其中，該圖框記憶體儲存影像資料，該影像處理部對從該圖框記憶體輸入的該影像資料進行影像處理來生成影像信號，並且，該驅動電路將從該影像處理部輸入的該影像信號輸出到該顯示部。
  14. 根據申請專利範圍第13項之顯示系統，其中該顯示部包括第一顯示單元及第二顯示單元，該第一顯示單元包括反射型液晶元件，並且該第二顯示單元包括發光元件。
TW106121129A 2016-07-06 2017-06-23 半導體裝置、記憶體裝置及顯示系統 TWI721185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-134445 2016-07-06
JP2016134445 2016-07-06

Publications (2)

Publication Number Publication Date
TW201804471A true TW201804471A (zh) 2018-02-01
TWI721185B TWI721185B (zh) 2021-03-11

Family

ID=60910494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106121129A TWI721185B (zh) 2016-07-06 2017-06-23 半導體裝置、記憶體裝置及顯示系統

Country Status (3)

Country Link
US (1) US10490116B2 (zh)
JP (1) JP6907048B2 (zh)
TW (1) TWI721185B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686773B (zh) * 2019-07-30 2020-03-01 國立清華大學 機器視覺辨識功能於製程環境之修正方法
TWI797418B (zh) * 2019-01-31 2023-04-01 美商應用材料股份有限公司 用於校正離子注入半導體製造工具中的部件故障的方法及系統

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015210802A1 (de) * 2015-06-12 2016-12-15 Siemens Aktiengesellschaft Schnellschaltende Schaltungsanordnung für einen Umrichter
JP2020202005A (ja) * 2020-07-30 2020-12-17 株式会社半導体エネルギー研究所 半導体装置
US11417662B2 (en) * 2020-08-25 2022-08-16 Nanya Technology Corporation Memory device and method of forming the same
US20240045456A1 (en) * 2022-08-08 2024-02-08 Advanced Micro Devices, Inc. Noise cancellation for power supply rejection

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPH0770623B2 (ja) 1988-07-08 1995-07-31 三菱電機株式会社 スタティックランダムアクセスメモリ装置
JP2999271B2 (ja) 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH09213812A (ja) * 1996-01-31 1997-08-15 Fujitsu Ltd Ｄｒａｍセル及びｄｒａｍ
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP2002368226A (ja) 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4388274B2 (ja) 2002-12-24 2009-12-24 株式会社ルネサステクノロジ 半導体記憶装置
JP2005063548A (ja) 2003-08-11 2005-03-10 Semiconductor Energy Lab Co Ltd メモリ及びその駆動方法
JP4339766B2 (ja) * 2004-09-13 2009-10-07 株式会社ルネサステクノロジ 半導体装置
US20060102957A1 (en) * 2004-11-12 2006-05-18 Jhon-Jhy Liaw SER immune cell structure
TWI293446B (en) 2004-11-30 2008-02-11 Himax Tech Ltd Power saving flat display and method thereof
US7280397B2 (en) 2005-07-11 2007-10-09 Sandisk 3D Llc Three-dimensional non-volatile SRAM incorporating thin-film device layer
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
US7388772B1 (en) * 2006-03-20 2008-06-17 Altera Corporation Latch circuit
JP5158624B2 (ja) 2006-08-10 2013-03-06 ルネサスエレクトロニクス株式会社 半導体記憶装置
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
DE102006042727B4 (de) * 2006-09-12 2008-08-28 Qimonda Ag Speicherelement zur Verbesserung der Zuverlässigkeit eines Speicherelements
US8217435B2 (en) 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
JP2008191442A (ja) 2007-02-06 2008-08-21 Nec Electronics Corp 表示ドライバｉｃ
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
US7443714B1 (en) 2007-10-23 2008-10-28 Juhan Kim DRAM including segment read circuit
US7804702B2 (en) * 2007-12-28 2010-09-28 Texas Instruments Incorporated Ferroelectric memory cell with access transmission gate
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8416598B2 (en) * 2009-05-21 2013-04-09 Texas Instruments Incorporated Differential plate line screen test for ferroelectric latch circuits
KR101996773B1 (ko) 2009-10-21 2019-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220153647A (ko) 2009-10-29 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062067A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101911382B1 (ko) 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2519969A4 (en) 2009-12-28 2016-07-06 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
WO2011081011A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101787734B1 (ko) * 2010-01-20 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
WO2011125432A1 (en) 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011125455A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
WO2011129233A1 (en) 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US8634228B2 (en) 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
TWI591611B (zh) * 2011-11-30 2017-07-11 半導體能源研究所股份有限公司 半導體顯示裝置
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
US9378844B2 (en) * 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
WO2016055894A1 (en) * 2014-10-06 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2016092416A1 (en) * 2014-12-11 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and electronic device
CN106255999B (zh) * 2015-04-13 2021-07-02 株式会社半导体能源研究所 显示面板、数据处理器及显示面板的制造方法
JP6807725B2 (ja) 2015-12-22 2021-01-06 株式会社半導体エネルギー研究所 半導体装置、表示パネル、及び電子機器
US10490142B2 (en) 2016-01-29 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI743115B (zh) 2016-05-17 2021-10-21 日商半導體能源硏究所股份有限公司 顯示裝置及其工作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797418B (zh) * 2019-01-31 2023-04-01 美商應用材料股份有限公司 用於校正離子注入半導體製造工具中的部件故障的方法及系統
US11862493B2 (en) 2019-01-31 2024-01-02 Applied Materials, Inc. Correcting component failures in ion implant semiconductor manufacturing tool
TWI686773B (zh) * 2019-07-30 2020-03-01 國立清華大學 機器視覺辨識功能於製程環境之修正方法

Also Published As

Publication number Publication date
JP6907048B2 (ja) 2021-07-21
US20180012538A1 (en) 2018-01-11
JP2018014489A (ja) 2018-01-25
US10490116B2 (en) 2019-11-26
TWI721185B (zh) 2021-03-11

Similar Documents

Publication Publication Date Title
TWI721185B (zh) 半導體裝置、記憶體裝置及顯示系統
JP2022028702A (ja) 表示装置
TWI765634B (zh) 觸控面板
JP6968602B2 (ja) 半導体装置、表示システム及び電子機器
JP2022008355A (ja) 半導体装置の作製方法
JP6864456B2 (ja) 半導体装置
JP2018072822A (ja) 表示装置およびその動作方法
TW201133785A (en) Semiconductor device and method for manufacturing the same
US10490130B2 (en) Display system comprising controller which process data
US20180033362A1 (en) Display method, display device, electronic device, non-temporary memory medium, and program
US20170365209A1 (en) Semiconductor device, display device, and electronic device
TW201801513A (zh) 顯示裝置及其動作方法，以及電子機器
JP2017207750A (ja) 表示装置およびその動作方法
KR102474313B1 (ko) 반도체 장치와 그 동작 방법 및 전자 기기
JP7109887B2 (ja) 表示システム
JP6744190B2 (ja) 半導体装置、及び表示システム
JP7010628B2 (ja) 表示装置および電子機器
KR102446134B1 (ko) 반도체 장치, 표시 시스템, 및 전자 기기
TW201824219A (zh) 顯示裝置及電子裝置
JP2020202005A (ja) 半導体装置
JP2018022145A (ja) 半導体装置、表示システム及び電子機器
JP2018146730A (ja) 表示装置、および表示装置の動作方法
JP2018107334A (ja) 半導体装置、表示装置および電子機器
JP2018040867A (ja) 表示装置、電子機器、及び情報提供方法
JP2018054901A (ja) 表示システムおよび電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees