以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
なお、本明細書中において、高電源電圧をHレベル(又はVDD)、低電源電圧をLレベル(又はGND)と呼ぶ場合がある。
また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、1つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
(実施の形態1)
本実施の形態は、本発明の一形態の表示装置について説明を行う。
<表示装置の構成例1>
図1は表示装置1の構成例を示すブロック図である。表示装置1は、ホスト10と、コントローラ11と、表示パネル12を有している。また、コントローラ11は、書き込み回路13と、フレームメモリ14と、読み出し回路15と、制御回路16と、を有している。なお、書き込み回路13、読み出し回路15および制御回路16は、それぞれが密接に関連し、境界が明確でない場合がある。
ホスト10はCPU(Central Processing Unit)を有し、コントローラ11に信号21を供給する機能を有する。信号21は映像信号であり、表示パネル12に表示される画像データを含む。
信号21はパケット形式で送られる。これらパケットが画像データを有する場合、信号21はある特定のフォーマット又はコマンドを有する。例えば、信号21がMIPI規格に準拠する場合、DSI(Display Serial Interface)のPacked Pixel Streamや、DCS(Display Command Set)のwrite_memory_startなどが上記フォーマット又はコマンドに相当する。なお、本明細書ではこれらフォーマット又はコマンドの総称を「writeコマンド」と呼ぶことにする。
書き込み回路13は、ホスト10から受け取った画像データをフレームメモリ14に書き込む機能を有する。また、書き込み回路13は、信号21に含まれるwriteコマンドをデコードする機能を有する。
フレームメモリ14は、ホスト10から供給された画像データを保存するためのメモリである。
読み出し回路15は、フレームメモリ14から画像データを読み出す機能を有する。読み出された画像データは、信号22として表示パネル12に供給される。
また、読み出し回路15は、表示パネル12を制御する機能を有する。具体的には、読み出し回路15は、クロック信号やスタートパルス信号を出力し、表示パネル12を制御する。
制御回路16は、表示装置1のアイドリングストップを制御する機能を有する。より具体的には、書き込み回路13がデコードしたwriteコマンドを検出し、読み出し回路15の動作を決定する。writeコマンドが検出されない場合、制御回路16は、信号21が供給されていない、または信号21に画像データが含まれていないと判断し、読み出し回路15を停止する。その結果、信号22の供給が停止される。すなわち、表示装置1はアイドリングストップ状態になる。
表示パネル12は複数の画素を有し、信号22に含まれる画像データを表示する機能を有する。表示パネル12は、画素の発光/非発光を制御することで画像データを表示することが可能である。上記画素には、例えば、液晶素子やEL素子(但し、EL素子は、有機化合物および無機化合物の一方または両方を含む)を用いることができる。
上記画素は、この他にも例えば、LEDチップ(白色LEDチップ、赤色LEDチップ、緑色LEDチップ、青色LEDチップなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、カーボンナノチューブを用いた表示素子、電子インク、エレクトロウェッティング素子、電気泳動素子、MEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表示素子(例えば、グレーティングライトバルブ(GLV)、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、MIRASOL(登録商標)、IMOD(インターフェロメトリック・モジュレーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、圧電セラミック表示素子、など)、または、量子ドットなどの少なくとも1つを用いることが可能である。
<表示装置の構成例2>
ホスト10から供給される信号21は圧縮された画像データを含む場合がある。その場合、コントローラ11はデコーダを有することが好ましい。その場合の構成例を図2および図3に示す。
図2に示す表示装置2は、書き込み回路13とフレームメモリ14との間にデコーダ20が設けられている点で、上述の表示装置1と異なる。デコーダ20は、圧縮された画像データを伸長する機能を有する。
扱う画像データのサイズにもよるが、デコーダ20は画像データを伸長するのに長時間を要する場合が多い。表示装置2は、読み出し回路15がフレームメモリ14に保存されている画像データを、デコーダ20を経由せずに読み出すことができる。そのため、フレームメモリ14に画像データを保存してしまえば、短時間で表示パネル12に画像を表示できる。
<表示装置の構成例3>
図3に示す表示装置3は、フレームメモリ14と読み出し回路15の間にデコーダ20が設けられている点で、上述の表示装置1、2と異なる。
画像データのサイズが大きくなると、それを保存するフレームメモリ14の記憶容量も大きい方が好ましい。しかし、大容量のメモリは価格が高く、表示装置全体のコストを引き上げてしまう。表示装置3は、画像データを圧縮した状態でフレームメモリ14に保存できるので、フレームメモリ14の記憶容量を節約し、表示装置全体のコストを引き下げることができる。
<表示装置の動作例1>
次に、上述の表示装置の動作例について説明を行う。なお、以下の説明において、特に断りがない限り、信号21はMIPI規格に準拠する場合について説明を行う。
図4は、信号21および信号22を表すタイミングチャートである。図4のタイミングチャートは、動作のタイミングを表すために、期間T1乃至期間T6に分割されている。
期間T1、T3、T5は、映像信号の帰線期間を表し、期間T2、T6は映像信号の1フレーム期間を表している。また、期間T4は表示装置がアイドリングストップ状態にある期間を表している。
期間T1において、信号DI1がホスト10からコントローラ11へ送信される。制御回路16は、信号DI1に含まれるwriteコマンドを検出する。制御回路16は信号DI1を期間T2の終わりまで受信し、フレームメモリ14の画像データが更新されたことを知る。
期間T2において、フレームメモリ14に書き込まれた画像データは、信号DO1として表示パネル12へ送信され、表示パネル12の画像が更新される。
期間T3において、信号21は画像データを含んでいない。すなわち、制御回路16はwriteコマンドを検出しない。制御回路16はフレームメモリ14の画像データが更新されないことを知る。制御回路16は読み出し回路15の動作を停止する(アイドリングストップを行う)。読み出し回路15の停止は、期間T4の終わりまで継続される。
期間T5において、信号DI3がホスト10からコントローラ11へ送信される。制御回路16は、信号DI3に含まれるwriteコマンドを検出し、読み出し回路15の停止を解除する。制御回路16は信号DI3を期間T6の終わりまで受信し、フレームメモリ14の画像データが更新されたことを知る。
期間T6において、フレームメモリ14に書き込まれた画像データは、信号DO3として表示パネル12へ送信され、表示パネル12の画像が更新される。
ここで比較として、表示装置がアイドリングストップ機能を持たない場合のタイミングチャート(図25)について考える。図25が図4と異なる点は、期間T4において、信号DO2が供給されている点である。なお、信号DO2は、図では1つのフレームに見えるが、実際は複数のフレームの集まりである。
アイドリングストップの機能を持たない表示装置は、信号21の供給が停止中でも、表示パネル12の画像を更新し続ける必要があるため、フレームメモリ14に保存された画像データを定期的に読み出し、表示パネルに供給し続ける必要がある。その結果、表示装置の消費電力が増大してしまう。
本発明の一態様である表示装置は、図4に示すように、信号21の供給が止まると、読み出し回路15の動作も停止し、信号22の供給も止まる。その結果、表示装置の消費電力を下げることができる。
また、本発明の一態様である表示装置は、ホスト10にアイドリングストップを行うための専用回路を設ける必要がなく、簡易な方法でアイドリングストップを行うことができる。
他にアイドリングストップを実現する方法として、コントローラ11の内部で、ある一定時間フレームを観測し、変化がなければアイドリングストップを行うという方法がある。しかし、この方法はコントローラ11の内部に、大規模な画像処理回路を設ける必要があり、コントローラ11を製造する際のコストが増大してしまう。
本発明の一態様である表示装置は、コントローラ11に上記のような大規模回路を設ける必要がないため、少ないコストでコントローラ11を製造することができる。
<表示装置の動作例2>
表示パネル12が液晶パネルの場合、アイドリングストップで液晶に一定電位を与え続けると、液晶パネルに焼き付きが発生してしまう。焼き付きを防ぐために、1分程度の間隔で、液晶に与える電位を反転することが好ましい。そのため、制御回路16はタイマーを有し、アイドリングストップが一定時間(例えば1分間)継続されたら、アイドリングストップを解除する機能を有することが好ましい。その場合の、タイミングチャートを図5に示す。
図5のタイミングチャートにおいて、期間T4は読み出し回路15の停止が継続されている期間を表す。期間T4として一定時間が経過した後、制御回路16は読み出し回路15の停止を解除する。期間T5において信号21からwriteコマンドが検出されなくても、読み出し回路15は、期間T2でフレームメモリ14に保存された画像データを読み出し、信号DO3として送信する。
表示装置を図5のタイミングチャートに従って動作させる場合、図2に示す表示装置2のように、デコーダ20は書き込み回路13とフレームメモリ14の間に設けることが好ましい。こうすることで、読み出し回路15はフレームメモリ14から短時間で画像データを読み出すことができる。
<表示装置の動作例3>
図4および図5は、フレームメモリ14のデータの書き込みと読み出しが、1フレーム期間内で行われる場合について説明を行った。次に、データの書き込みと読み出しが複数のフレーム期間にまたがって行われる場合について説明を行う。その場合のタイミングチャートを図6に示す。
まず、期間T1において、制御回路16は信号DI1に含まれるwriteコマンドを検出する。次に、期間T2において、信号DI1のフレームメモリ14への書き込みが開始される。書き込みが開始されてからしばらく時間が経過したのちに、信号DO1が出力される。
期間T3において、制御回路16はwriteコマンドを検出しない。期間T4において、制御回路16は、信号DO1の出力が終了した後に、読み出し回路15の動作を停止する。
次に、期間T5において、制御回路16は信号DI3に含まれるwriteコマンドを検出し、読み出し回路15の停止を解除する。
<パケットの構成例>
図7に信号21を構成するパケットフォーマット(Long Packet Formatの場合)の一例を示す。
パケットは、SoT(Start of Transmission)及びEoT(End of Transmission))の間で転送され、パケット内には、ヘッダ領域(Packet Header)とフッタ領域(Packet Footer)が存在する。
Pay loadはパケットのデータ領域であり、画素階調数、コマンドまたは画素座標情報等が含まれている。
ヘッダ領域には、データID、転送データ数(Word Count)およびECC(Error−Correcting Code)が含まれている。
データIDには、仮想チャネル識別子(Virtual Channel Identifier)及びPay loadのデータタイプ情報が含まれている。
前述のwrite_memory_startはPay loadに含まれる。また、前述のPacked Pixel StreamはデータIDに含まれる。
<フレームメモリ>
次に、フレームメモリ14に用いることが可能なメモリセルの構成について、図8乃至図11を用いて説明を行う。
フレームメモリ14は、画像データの書き込みと読み出しを同時に行えることが好ましい。フレームメモリ14に適用可能なメモリとして、デュアルポートメモリとシングルポートメモリの2つが考えられる。
本明細書においてデュアルポートメモリとは、複数のインターフェースでデータの入出力を行うメモリのことを言う。インターフェースの数は2つに限定されず、3つ以上であってもよい。デュアルポートメモリは、インターフェースが複数あるため、データの書き込みと読み出しを同時に行うことができる。
本明細書においてシングルポートメモリとは、単一のインターフェースでデータの入出力を行うメモリのことを言う。シングルポートメモリはデータの書き込みと読み出しを別々のタイミングで行う。なお、シングルポートメモリでも、ダブルバッファリング技術などを用いることで、データの書き込みと読み出しを同時に行うことができる。シングルポートメモリは、デュアルポートメモリに比べて、配線やトランジスタの数が少なくて済み、メモリセルの占有面積を小さくすることができる。
まず、デュアルポートメモリの例について説明を行う。
《メモリセルの構成例1》
図8はフレームメモリ14に適用可能なメモリセル31の回路図を示している。メモリセル31は一般的なSRAM(Static Random Access Memory)である。メモリセル31は、チャネル形成領域にSiを有するトランジスタ(Siトランジスタ)で構成すればよい。
メモリセル31は、配線WW、配線RW、配線RB1、配線RB2、配線WB1および配線WB2を有する。
配線WWはデータを書き込む際のワード線としての機能を有し、配線RWはデータを読み出す際のワード線としての機能を有する。配線WB1、WB2は、データを書き込む際のビット線としての機能を有する。配線RB1、RB2は、データを読み出す際のビット線としての機能を有する。
メモリセル31は、データ書き込み用のビット線とデータ読み出し用のビット線を、それぞれ独立に有している。そのため、メモリセル31を用いたフレームメモリは、デュアルポートメモリである。
《メモリセルの構成例2》
図9(A)は、フレームメモリ14に適用可能なメモリセル32の回路図を示している。メモリセル32は、トランジスタM1と、トランジスタM2と、トランジスタM3と、容量素子Cs1と、を有する。また、メモリセル32は、配線WW、配線RW、配線BG、配線RB1、配線WB1および配線RB2に電気的に接続されている。
配線WWはデータを書き込む際のワード線としての機能を有し、配線RWはデータを読み出す際のワード線としての機能を有する。配線WB1はデータを書き込む際のビット線としての機能を有し、配線RB1、RB2はデータを読み出す際のビット線としての機能を有する。
トランジスタM1は第1ゲート及び第2ゲートを有する。第1ゲートは配線WWに電気的に接続され、第2ゲートは配線BGに電気的に接続されている。第1ゲートと第2ゲートは、チャネル形成領域を間に介して、互いに重なる領域を有することが好ましい。
トランジスタM1は、オフ状態においてソースとドレインとの間を流れる電流(オフ電流)が小さいトランジスタを用いることが好適である。ここでは、オフ電流が小さいとは、ソースとドレインとの間の電圧を1.8Vとし、チャネル幅1μmあたりの規格化されたオフ電流が、室温において1×10−20A以下、85℃において1×10−18A以下、又は125℃において1×10−16A以下、であることをいう。このようにオフ電流が低いトランジスタとしては、OSトランジスタが挙げられる。
上記OSトランジスタに用いることが可能な酸化物半導体は、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物(Mは、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHf)などが挙げられる。また、上記酸化物半導体は、Inを含む酸化物に限定されない。例えば、Zn酸化物、Zn−Sn酸化物、Ga−Sn酸化物であっても構わない。
トランジスタM2、M3は、SiトランジスタまたはOSトランジスタで構成されることが好ましい。
次に、メモリセル32の動作について説明を行う。なお、配線RB2は、動作の期間中、Lレベルの電位が与えられるものとする。
まず、配線WWをHレベルにし、トランジスタM1をオン状態にする。配線WB1からトランジスタM1を介してノードFN1(トランジスタM2のゲート)にデータが書き込まれる。
次に、配線WWをLレベルにし、トランジスタM1をオフ状態にする。トランジスタM1のオフ電流は小さいため、ノードFN1に書き込まれたデータは長期間保持される。
次に、配線RB1をHレベルにした後、配線RB1を電気的に浮遊状態にする。
次に、配線RWにHレベルの電位を与えて、トランジスタM3をオン状態にする。このとき、ノードFN1に「1」が書き込まれている場合、トランジスタM2はオン状態となり、配線RB1と配線RB2との間に電流が流れる。ノードFN1に「0」が書き込まれている場合、トランジスタM2はオフ状態となり、配線RB1と配線RB2との間に電流は流れない。最終的に、配線RB1の電位変化を読み取ることで、ノードFNに書き込まれたデータを読み出すことができる。
配線BGには、一定の電位VBGが与えられることが好ましい。特に、電位VBGとして負電位が与えられることが好ましい。トランジスタM1の第2ゲートに負電位が与えられることで、トランジスタM1はノーマリ・オンを防ぐことができる。なお、トランジスタM1の第2ゲート及び配線BGは場合によっては省略してもよい。
《メモリセルの構成例3》
図9(B)は、フレームメモリ14に適用可能なメモリセル33の回路図を示している。メモリセル33は、トランジスタM2、M3の代わりにpチャネル型トランジスタであるトランジスタM4、M5が設けられ、また容量素子Cs1は配線CLに電気的に接続されている点で、メモリセル32と異なる。配線CLには常時Lレベルの電位が与えられる。
メモリセル32、33は、メモリセル31と同様に、データ書き込み用のビット線とデータ読み出し用のビット線を、それぞれ独立に有している。そのため、メモリセル32またはメモリセル33を用いたフレームメモリは、デュアルポートメモリである。
メモリセル31は揮発性メモリであるため、電源をオフにしてしまうとデータが消失してしまうが、メモリセル32、33は不揮発であり、電源をオフにしてもデータが失われない。そのため、フレームメモリの電力を節約することができる。具体的には、図4の期間T3および期間T4、図5の期間T3、期間T4および期間T5、図6の期間T4において、電源をオフにすることができる。
次に、フレームメモリ14がシングルポートメモリの場合について説明を行う。
《メモリセルの構成例4》
図10はフレームメモリ14に適用可能なメモリセル34の回路図を示している。メモリセル34は、図8に示すメモリセル31の書き込み用のビット線と読み出し用のビット線を共通にした場合の回路図である。
配線WLはデータを読み書きする際のワード線としての機能を有する。配線BL1はデータを読み書きする際のビット線としての機能を有する。同様に、配線BL2はデータを読み書きする際のビット線としての機能を有する。
メモリセル34は、メモリセル31よりも配線およびトランジスタの数が少ない。そのため、メモリセルの占有面積を小さくすることができ、集積度の高いメモリセルアレイを構築することができる。
《メモリセルの構成例5》
図11(A)は、フレームメモリ14に適用可能なメモリセル35の回路図を示している。メモリセル35は、トランジスタM6および容量素子Cs2を有する。また、メモリセル35は、配線BLおよび配線WLに電気的に接続されている。
メモリセル35は一般的なDRAM(Dynamic Random Access Memory)である。トランジスタM6は、チャネル形成領域にSiを有するトランジスタ(Siトランジスタ)で構成すればよい。
メモリセル35は、メモリセル31乃至34と比べてトランジスタの数が少ない。そのため、メモリセルの占有面積を小さくすることができ、集積度の高いフレームメモリを構築することができる。
《メモリセルの構成例6》
メモリセル35は、トランジスタM6にOSトランジスタを用いてもよい。その場合の回路図を図11(B)に示す。
図11(B)は、フレームメモリ14に適用可能なメモリセル36の回路図を示している。メモリセル36は、トランジスタM7および容量素子Cs2を有する。トランジスタM7は、図9のトランジスタM1と同様に、OSトランジスタを用いることが好ましい。トランジスタM7にOSトランジスタを用いることで、メモリセル36は、容量素子Cs2に書き込まれたデータを、長期間保持することができる。
トランジスタM7は第1ゲート及び第2ゲートを有する。第1ゲートは配線WLに電気的に接続され、第2ゲートは配線BGに電気的に接続されている。第1ゲートと第2ゲートは、チャネル形成領域を間に介して、互いに重なる領域を有することが好ましい。
配線BGには、一定の電位VBGが与えられることが好ましい。特に、電位VBGとして負電位が与えることが好ましい。トランジスタM7の第2ゲートに負電位が与えられることで、トランジスタM7はノーマリ・オンを防ぐことができる。なお、トランジスタM7の第2ゲートおよび配線BGは場合によっては省略してもよい。
メモリセル35は揮発性メモリであるため、電源をオフにしてしまうとデータが消失してしまうが、メモリセル36は不揮発であり、電源をオフにしてもデータが失われない。そのため、フレームメモリの電力を節約することができる。具体的には、図4の期間T3および期間T4、図5の期間T3、期間T4および期間T5、図6の期間T4において、電源をオフにすることができる。
以上、本実施の形態に示す表示装置とその動作方法により、簡易な方法でアイドリングストップを行うことができる。また、少ないコストでアイドリングストップを行うことができる。また、少ない消費電力で駆動する表示装置とその動作方法を提供できる。
(実施の形態2)
本実施の形態は、本発明の一形態の表示装置について説明を行う。
<表示装置の構成例>
図12(A)は表示装置4の構成例を示すブロック図であり、図12(B)は表示装置4の動作の一例を示すタイミングチャートである。
表示装置4は、ホスト10と、コントローラ11と、表示パネル12と、を有している。また、コントローラ11は、書き込み回路13a、13bと、フレームメモリ14a、14bと、読み出し回路15a、15bと、制御回路16aと、を有している。
表示パネル12は表示素子30aと表示素子30bの2つの表示素子を有する。表示素子30aはアイドリングストップが適用され、表示素子30bはアイドリングストップが適用されない。
書き込み回路13a、13bは図1の書き込み回路13に対応し、フレームメモリ14a、14bは図1のフレームメモリ14に対応し、読み出し回路15a、15bは図1の読み出し回路15に対応し、制御回路16aは図1の制御回路16に対応する。表示装置4のその他の構成要素の詳細は図1の記載を参照すればよい。
ホスト10は、コントローラ11に信号21a、21bを供給する。信号21aは映像信号であり、表示素子30aで表示される画像データを含む。同様に、信号21bは映像信号であり、表示素子30bで表示される画像データを含む。
図1の信号21と同様に、信号21a、21bはパケット形式で送られる。これらパケットは画像データを有する場合、信号21a、21bは実施の形態1で示したwriteコマンドを有する。
書き込み回路13aは、信号21aに含まれる画像データをフレームメモリ14aに書き込む機能を有する。読み出し回路15aはフレームメモリ14aに書き込まれた画像データを読み出し、信号22aとして表示パネル12に供給する機能を有する。
書き込み回路13bは、信号21bに含まれる画像データをフレームメモリ14bに書き込む機能を有する。読み出し回路15bはフレームメモリ14bに書き込まれた画像データを読み出し、信号22bとして表示パネル12に供給する機能を有する。
制御回路16aは、書き込み回路13aがデコードしたwriteコマンドを検出し、読み出し回路15aの動作を決定する。writeコマンドが検出されない場合、制御回路16aは、信号21aが供給されていない、または信号21aに画像データが含まれていないと判断し、読み出し回路15aを停止する。その結果、信号22aの供給が停止される。すなわち、表示装置4はアイドリングストップ状態になる。
<表示装置の動作例>
次に、図12(B)のタイミングチャートを用いて、表示装置4の動作について説明を行う。なお、以下の説明において、信号21a、21bは、信号21と同様に、MIPI規格に準拠する場合について説明を行う。
期間T1において、信号DI1a、DI1bがホスト10からコントローラ11へ送信される。制御回路16aは、信号DI1aに含まれるwriteコマンドを検出する。制御回路16aは信号DI1aを期間T2の終わりまで受信し、フレームメモリ14aの画像データが更新されたことを知る。
期間T2において、フレームメモリ14aに書き込まれた画像データは、信号DO1aとして表示パネル12へ送信され、表示素子30aによる画像が更新される。同様に、フレームメモリ14bに書き込まれた画像データは、信号DO1bとして表示パネル12へ送信され、表示素子30bによる画像が更新される。
期間T3において、信号21aは画像データを含んでいない。すなわち、制御回路16aはwriteコマンドを検出しない。制御回路16aはフレームメモリ14aの画像データが更新されないことを知る。制御回路16aは読み出し回路15aの動作を停止する。読み出し回路15aの停止は期間T4の終わりまで継続される。なお、期間T3及び期間T4において、フレームメモリ14aの電源をオフにすることが好ましい。
また、期間T3において、信号21bは画像データを含んでいない。期間T4において、読み出し回路15bは、期間T2で書き込まれた画像データをフレームメモリ14bから読み出し、信号DO2bとして表示パネル12へ送信する。なお、信号DO2bは、図では1つのフレームに見えるが、実際は複数のフレームの集まりである。
期間T5において、信号DI3a、DI3bがホスト10からコントローラ11へ送信される。制御回路16aは、信号DI3aに含まれるwriteコマンドを検出し、読み出し回路15aの停止を解除する。制御回路16aは信号DI3aを期間T6の終わりまで受信し、フレームメモリ14aの画像データが更新されたことを知る。
期間T6において、フレームメモリ14aに書き込まれた画像データは、信号DO3aとして表示パネル12へ送信され、表示素子30aによる画像が更新される。同様に、フレームメモリ14bに書き込まれた画像データは、信号DO3bとして表示パネル12へ送信され、表示素子30bによる画像が更新される。
なお、制御回路16aは、図5で示したタイミングチャートのように、writeコマンドを検出しなくても、読み出し回路15aの停止状態がある一定時間(例えば1分間)継続されたら、読み出し回路15aの停止を解除してもよい。
図12(A)に示す表示装置4は、場合によってはフレームメモリ14bを省略してもよい。すなわち、コントローラ11に入力された信号21bを、そのまま信号22bとして出力してもよい。
図12(A)に示す表示装置4は、書き込み回路13aとフレームメモリ14aの間、フレームメモリ14aと読み出し回路15aの間、書き込み回路13bとフレームメモリ14bの間、または、フレームメモリ14bと読み出し回路15bの間に、デコーダを設けてもよい。書き込み回路13aとフレームメモリ14aの間、または、書き込み回路13bとフレームメモリ14bの間にデコーダを設ける場合、読み出し回路15a、15bがデコーダを介さずに、短時間でフレームメモリのデータを読み取ることができて好ましい。フレームメモリ14aと読み出し回路15aの間、または、フレームメモリ14bと読み出し回路15bの間にデコーダを設ける場合、フレームメモリ14a、14bの記憶容量が小さくて済むため、コントローラ11のチップサイズが小さくできて好ましい。
表示素子30aとして、反射型の表示素子を用いることが好ましい。反射型の表示素子を用いることで、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。具体的には、反射型の液晶素子を表示素子30aに用いることができる。
表示素子30bとして、発光素子を用いることが好ましい。発光素子を用いることで、暗い環境下で画像を良好に表示することができる。具体的には、有機EL素子、無機EL素子または発光ダイオードなどを、表示素子30bに用いることができる。
表示素子30aと表示素子30bを1つの画素にまとめることで、表示装置4は、別々の表示素子で生成された2つの画像を重ね合わせ、1つの画像として表示することができる。
例えば、信号21aとして背景画像、信号21bとして文字画像を選び、これらの画像を重ねて表示することで、表示装置4を書籍(例えば、小説、教科書、絵本など)として利用できる。背景画像は、画像データの更新が少ないので、アイドリングストップを適用しやすい。そのため、消費電力の少ない書籍を提供することができる。
また、表示装置4は、表示素子30aによる表示と、表示素子30bによる表示と、表示素子30aおよび30bによる表示の、3つの表示モードをとり得ることができる。表示装置4は、外光の明るさに応じて、これらの表示モードを選択することができる。その結果、表示装置4は視認性の優れた表示装置を提供することができる。
以上、本実施の形態の表示装置を用いることで、消費電力の少ない表示装置を提供することができる。
(実施の形態3)
本実施の形態では、実施の形態2に記載の表示パネル12の詳細について説明を行う。
<表示パネルの構成例>
図13は表示パネル12の構成例を説明するブロック図である。
表示パネル12は、表示領域231を有する。また、表示パネル12は、駆動回路GDまたは駆動回路SDを備えることができる。
《表示領域231》
表示領域231は、一群の複数の画素702(i,1)乃至画素702(i,n)と、他の一群の複数の画素702(1,j)乃至画素702(m,j)と、走査線G1(i)と、を有する。また、走査線G2(i)と、配線CSCOMと、配線ANOと、信号線S2(j)と、を有する。なお、iは1以上m以下の整数であり、jは1以上n以下の整数であり、mおよびnは1以上の整数である。
一群の複数の画素702(i,1)乃至画素702(i,n)は画素702(i,j)を含み、一群の複数の画素702(i,1)乃至画素702(i,n)は行方向(図中に矢印R1で示す方向)に配設される。
他の一群の複数の画素702(1,j)乃至画素702(m,j)は画素702(i,j)を含み、他の一群の複数の画素702(1,j)乃至画素702(m,j)は行方向と交差する列方向(図中に矢印C1で示す方向)に配設される。
走査線G1(i)および走査線G2(i)は、行方向に配設される一群の複数の画素702(i,1)乃至画素702(i,n)と電気的に接続される。
列方向に配設される他の一群の複数の画素702(1,j)乃至画素702(m,j)は、信号線S1(j)および信号線S2(j)と電気的に接続される。
《駆動回路GD》
駆動回路GDは、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。
例えば、制御情報に基づいて、30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。
《駆動回路SD、駆動回路SD1、駆動回路SD2》
駆動回路SDは、駆動回路SD1と、駆動回路SD2と、を有する。駆動回路SD1は、信号22aに基づいて画像信号を供給する機能を有し、駆動回路SD2は、信号22bに基づいて画像信号を供給する機能を有する。
駆動回路SD1は、一の表示素子と電気的に接続される画素回路に供給する画像信号を生成する機能を備える。具体的には、極性が反転する信号を生成する機能を備える。これにより、例えば、液晶表示素子を駆動することができる。
駆動回路SD2は、一の表示素子とは異なる方法を用いて表示をする他の表示素子と電気的に接続される画素回路に供給する画像信号を生成する機能を備える。これにより、例えば、有機EL素子を駆動することができる。
例えば、シフトレジスタ等のさまざまな順序回路等を駆動回路SDに用いることができる。
例えば、駆動回路SD1および駆動回路SD2が集積された集積回路を、駆動回路SDに用いることができる。具体的には、シリコン基板上に形成された集積回路を駆動回路SDに用いることができる。
コントローラ11を、駆動回路SDと同じ集積回路に含めてもよい。具体的には、シリコン基板上に形成された集積回路をコントローラ11および駆動回路SDに用いることができる。
例えば、COG(Chip on glass)法またはCOF(Chip on Film)法を用いて、上記集積回路を端子に実装することができる。具体的には、異方性導電膜を用いて、集積回路を端子に実装することができる。
《画素回路》
図14は画素702の構成例を示す回路図である。画素702(i,j)は、表示素子30a(i,j)および表示素子30b(i,j)を駆動する機能を備える。これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、表示素子30aと、表示素子30aとは異なる方法を用いて表示をする表示素子30bと、を駆動することができる。具体的には、反射型の表示素子を表示素子30aに用いて、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。または、光を射出する表示素子30bを用いて、暗い環境下で画像を良好に表示することができる。
画素702(i,j)は、信号線S1(j)、信号線S2(j)、走査線G1(i)、走査線G2(i)、配線CSCOMおよび配線ANOと電気的に接続される。
画素702(i,j)は、スイッチSW1、容量素子C11、スイッチSW2、トランジスタMおよび容量素子C12を含む。
走査線G1(i)と電気的に接続されるゲート電極と、信号線S1(j)と電気的に接続される第1の電極と、を有するトランジスタを、スイッチSW1に用いることができる。
容量素子C11は、スイッチSW1に用いるトランジスタの第2の電極と電気的に接続される第1の電極と、配線CSCOMと電気的に接続される第2の電極と、を有する。
走査線G2(i)と電気的に接続されるゲート電極と、信号線S2(j)と電気的に接続される第1の電極と、を有するトランジスタを、スイッチSW2に用いることができる。
トランジスタMは、スイッチSW2に用いるトランジスタの第2の電極と電気的に接続されるゲート電極と、配線ANOと電気的に接続される第1の電極と、を有する。
なお、トランジスタMは第1のゲート電極と第2のゲート電極を有していてもよい。第1のゲート電極と第2のゲート電極は電気的に接続されていてもよい。第1のゲート電極と第2のゲート電極は半導体膜を間に介して、互いに重なる領域を有することが好ましい。
容量素子C12は、スイッチSW2に用いるトランジスタの第2の電極と電気的に接続される第1の電極と、トランジスタMの第1の電極と電気的に接続される第2の電極と、を有する。
表示素子30a(i,j)の第1の電極を、スイッチSW1に用いるトランジスタの第2の電極と電気的に接続する。また、表示素子30a(i,j)の第2の電極を、配線VCOM1と電気的に接続する。これにより、表示素子30a(i,j)を駆動することができる。
表示素子30b(i,j)の第1の電極をトランジスタMの第2の電極と電気的に接続し、表示素子30b(i,j)の第2の電極を配線VCOM2と電気的に接続する。これにより、表示素子30b(i,j)を駆動することができる。
<表示パネル上面図>
図15は表示パネル12の構成を説明する図である。図15(A)は表示パネル12の上面図であり、図15(B)は図15(A)に示す表示パネル12の画素の一部を説明する上面図である。図15(C)は図15(B)に示す画素の構成を説明する模式図である。
図15(A)は、フレキシブルプリント基板FPC1上に、駆動回路SDと端子519Bが配置されている。
図15(C)において、画素702(i,j)は、表示素子30a(i,j)および表示素子30b(i,j)を備える。
<表示パネル断面図>
図16および図17は表示パネル12の構成を説明する断面図である。図16(A)は図15(A)、(B)の切断線X1−X2、切断線X3−X4、切断線X5−X6における断面図であり、図16(B)は図16(A)の一部を説明する図である。
図17(A)は図15(A)、(B)の切断線X7−X8、切断線X9−X10における断面図であり、図17(B)は図17(A)の一部を説明する図である。
以下、図16および図17用いて、表示パネル12の各構成要素について説明を行う。
《基板570》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板570等に用いることができる。例えば、厚さ0.7mm以下厚さ0.1mm以上の材料を基板570に用いることができる。具体的には、厚さ0.1mm程度まで研磨した材料を用いることができる。
例えば、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の面積が大きなガラス基板を基板570等に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板570等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板570等に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、アルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基板570等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板570等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基板570等に用いることができる。ステンレス・スチールまたはアルミニウム等を、基板570等に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を基板570等に用いることができる。これにより、半導体素子を基板570等に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板570等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板570等に用いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板570等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板570等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板570等に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板570等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板570等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板570等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板570等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層材料等を基板570等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミド等)、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーン等のシロキサン結合を有する樹脂を含む材料を基板570等に用いることができる。
具体的には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)またはアクリル等を基板570等に用いることができる。または、シクロオレフィンポリマー(COP)、シクロオレフィンコポリマー(COC)等を用いることができる。
また、紙または木材などを基板570等に用いることができる。
例えば、可撓性を有する基板を基板570等に用いることができる。
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板570等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
《基板770》
例えば、透光性を備える材料を基板770に用いることができる。具体的には、基板570に用いることができる材料から選択された材料を基板770に用いることができる。
例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示パネルの使用者に近い側に配置される基板770に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付きを防止することができる。
また、例えば、厚さ0.7mm以下厚さ0.1mm以上の材料を基板770に用いることができる。具体的には、厚さを薄くするために研磨した基板を用いることができる。これにより、機能膜770Dを表示素子30a(i,j)に近づけて配置することができる。その結果、画像のボケを低減し、画像を鮮明に表示することができる。
《構造体KB1》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体KB1等に用いることができる。これにより、所定の間隔を、構造体KB1等を挟む構成の間に設けることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体KB1に用いることができる。また、感光性を有する材料を用いて形成してもよい。
《封止材705》
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材705等に用いることができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材705等に用いることができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または/および嫌気型接着剤等の有機材料を封止材705等に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)樹脂、EVA(エチレンビニルアセテート)樹脂等を含む接着剤を封止材705等に用いることができる。
《接合層505》
例えば、封止材705に用いることができる材料を接合層505に用いることができる。
《絶縁膜521、絶縁膜518》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜521、518等に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜521、518等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜521、518等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜521、518等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
これにより、例えば絶縁膜521、518と重なるさまざまな構造に由来する段差を平坦化することができる。
《絶縁膜528》
例えば、絶縁膜521に用いることができる材料を絶縁膜528等に用いることができる。具体的には、厚さ1μmのポリイミドを含む膜を絶縁膜528に用いることができる。
《絶縁膜501A》
例えば、絶縁膜521に用いることができる材料を絶縁膜501Aに用いることができる。また、例えば、水素を供給する機能を備える材料を絶縁膜501Aに用いることができる。
具体的には、シリコンおよび酸素を含む材料と、シリコンおよび窒素を含む材料と、を積層した材料を、絶縁膜501Aに用いることができる。例えば、加熱等により水素を放出し、放出した水素を他の構成に供給する機能を備える材料を、絶縁膜501Aに用いることができる。具体的には、作製工程中に取り込まれた水素を加熱等により放出し、他の構成に供給する機能を備える材料を絶縁膜501Aに用いることができる。
例えば、原料ガスにシラン等を用いる化学気相成長法により形成されたシリコンおよび酸素を含む膜を、絶縁膜501Aに用いることができる。
具体的には、シリコンおよび酸素を含む厚さ200nm以上600nm以下の材料と、シリコンおよび窒素を含む厚さ200nm程度の材料と、を積層した材料を絶縁膜501Aに用いることができる。
《絶縁膜501C》
例えば、絶縁膜521に用いることができる材料を絶縁膜501Cに用いることができる。具体的には、シリコンおよび酸素を含む材料を絶縁膜501Cに用いることができる。これにより、画素回路または表示素子30b(i,j)等への不純物の拡散を抑制することができる。
例えば、シリコン、酸素および窒素を含む厚さ200nmの膜を絶縁膜501Cに用いることができる。
《中間膜754A、中間膜754B、中間膜754C》
例えば、10nm以上500nm以下、好ましくは10nm以上100nm以下の厚さを有する膜を、中間膜754A、中間膜754Bまたは中間膜754Cに用いることができる。なお、本明細書において、中間膜754A、中間膜754Bまたは中間膜754Cを中間膜という。
例えば、水素を透過または供給する機能を備える材料を中間膜に用いることができる。
例えば、導電性を備える材料を中間膜に用いることができる。
例えば、透光性を備える材料を中間膜に用いることができる。
具体的には、インジウムおよび酸素を含む材料、インジウム、ガリウム、亜鉛および酸素を含む材料またはインジウム、スズおよび酸素を含む材料等を中間膜に用いることができる。なお、これらの材料は水素を透過する機能を備える。
具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ50nmの膜または厚さ100nmの膜を中間膜に用いることができる。
なお、エッチングストッパーとして機能する膜が積層された材料を中間膜に用いることができる。具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ50nmの膜と、インジウム、スズおよび酸素を含む厚さ20nmの膜と、をこの順で積層した積層材料を中間膜に用いることができる。
《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線S1(j)、信号線S2(j)、走査線G1(i)、走査線G2(i)、配線CSCOM、配線ANO、端子519B、端子519C、導電膜511Bまたは導電膜511C等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含むナノワイヤーを用いることができる。
具体的には、導電性高分子を配線等に用いることができる。
なお、例えば、導電材料ACF1を用いて、端子519Bとフレキシブルプリント基板FPC1を電気的に接続することができる。
《表示素子30a(i,j)》
例えば、光の反射または透過を制御する機能を備える表示素子を、表示素子30a(i,j)に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のMEMS表示素子等を用いることができる。具体的には、反射型の液晶表示素子を表示素子30a(i,j)に用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。
例えば、IPS(In−Plane−Switching)モード、TN(Twisted Nematic)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
また、例えば垂直配向(VA)モード、具体的には、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ECB(Electrically Controlled Birefringence)モード、CPA(Continuous Pinwheel Alignment)モード、ASV(Advanced Super−View)モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
表示素子30a(i,j)は、電極751(i,j)と、電極752と、液晶材料を含む層753と、を有する。層753は、電極751(i,j)および電極752の間の電圧を用いて配向を制御することができる液晶材料を含む。例えば、層753の厚さ方向(縦方向ともいう)、縦方向と交差する方向(横方向または斜め方向ともいう)の電界を、液晶材料の配向を制御する電界に用いることができる。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を、層753に用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
例えば、配線等に用いる材料を電極751(i,j)に用いることができる。具体的には、反射膜を電極751(i,j)に用いることができる。例えば、透光性を備える導電膜と、開口部を備える反射膜と、を積層した材料を電極751(i,j)に用いることができる。
例えば、導電性を備える材料を、電極752に用いることができる。可視光について透光性を備える材料を、電極752に用いることができる。
例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを電極752に用いることができる。
具体的には、インジウムを含む導電性酸化物を電極752に用いることができる。または、厚さ1nm以上10nm以下の金属薄膜を電極752に用いることができる。また、銀を含む金属ナノワイヤーを電極752に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、電極752に用いることができる。
《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。
反射膜は、例えば、層753を透過してくる光を反射する。これにより、表示素子30a(i,j)を反射型の液晶素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。
例えば、電極751(i,j)等を反射膜に用いることができる。
例えば、層753と電極751(i,j)の間に挟まれる領域を備える膜を、反射膜に用いることができる。または、電極751(i,j)が透光性を有する場合、電極751(i,j)を間に介して、層753と重なる領域を有する膜を、反射膜に用いることができる。
反射膜は、例えば表示素子30b(i,j)が射出する光を遮らない領域を有することが好ましい。例えば、単数または複数の開口部751Hを備える形状を反射膜に用いることが好ましい。
多角形、四角形、楕円形、円形または十字等の形状を開口部に用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部751Hに用いることができる。
非開口部の総面積に対する開口部751Hの総面積の比の値が大きすぎると、表示素子30a(i,j)を用いた表示が暗くなってしまう。
また、非開口部の総面積に対する開口部751Hの総面積の比の値が小さすぎると、表示素子30b(i,j)を用いた表示が暗くなってしまう。
図18は表示パネル12の画素に用いることができる反射膜の形状を説明する模式図である。
例えば、画素702(i,j)に隣接する画素702(i,j+1)の開口部751Hは、画素702(i,j)の開口部751Hを通る行方向(図中に矢印R1で示す方向)に延びる直線上に配設されない(図18(A)参照)。または、例えば、画素702(i,j)に隣接する画素702(i+1,j)の開口部751Hは、画素702(i,j)の開口部751Hを通る、列方向(図中に矢印C1で示す方向)に延びる直線上に配設されない(図18(B)参照)。
例えば、画素702(i,j+2)の開口部751Hは、画素702(i,j)の開口部751Hを通る、行方向に延びる直線上に配設される(図18(A)参照)。また、画素702(i,j+1)の開口部751Hは、画素702(i,j)の開口部751Hおよび画素702(i,j+2)の開口部751Hの間において当該直線と直交する直線上に配設される。
または、例えば、画素702(i+2,j)の開口部751Hは、画素702(i,j)の開口部751Hを通る、列方向に延びる直線上に配設される(図18(B)参照)。また、例えば、画素702(i+1,j)の開口部751Hは、画素702(i,j)の開口部751Hおよび画素702(i+2,j)の開口部751Hの間において当該直線と直交する直線上に配設される。
これにより、一の画素に隣接する他の画素の開口部に重なる領域を備える表示素子30bを、一の画素の開口部に重なる領域を備える表示素子30bから遠ざけることができる。または、一の画素に隣接する他の画素の表示素子30bに、一の画素の表示素子30bが表示する色とは異なる色を表示する表示素子を配設することができる。または、異なる色を表示する複数の表示素子を、隣接して配設する難易度を軽減することができる。
なお、例えば、表示素子30b(i,j)が射出する光を遮らない領域751Eが形成されるように、端部が切除されたような形状を備える材料を、反射膜に用いることができる(図18(C)参照)。具体的には、列方向(図中に矢印C1で示す方向)が短くなるように端部が切除された電極751(i,j)を反射膜に用いることができる。
《配向膜AF1、配向膜AF2》
例えば、ポリイミド等を含む材料を配向膜AF1または配向膜AF2に用いることができる。具体的には、液晶材料が所定の方向に配向するようにラビング処理または光配向技術を用いて形成された材料を用いることができる。
例えば、可溶性のポリイミドを含む膜を配向膜AF1または配向膜AF2に用いることができる。これにより、配向膜AF1または配向膜AF2を形成する際に必要とされる温度を低くすることができる。その結果、配向膜AF1または配向膜AF2を形成する際に他の構成に与える損傷を軽減することができる。
《着色膜CF1、着色膜CF2》
所定の色の光を透過する材料を着色膜CF1または着色膜CF2に用いることができる。これにより、着色膜CF1または着色膜CF2を例えばカラーフィルターに用いることができる。例えば、青色、緑色または赤色の光を透過する材料を着色膜CF1または着色膜CF2に用いることができる。また、黄色の光または白色の光等を透過する材料を着色膜CF1または着色膜CF2に用いることができる。
なお、照射された光を所定の色の光に変換する機能を備える材料を着色膜CF2に用いることができる。具体的には、量子ドットを着色膜CF2に用いることができる。これにより、色純度の高い表示をすることができる。
《遮光膜BM》
光の透過を妨げる材料を遮光膜BMに用いることができる。これにより、遮光膜BMを例えばブラックマトリクスに用いることができる。
《絶縁膜771》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜771に用いることができる。
《機能膜770P、機能膜770D》
例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光フィルム等を機能膜770Pまたは機能膜770Dに用いることができる。
具体的には、2色性色素を含む膜を機能膜770Pまたは機能膜770Dに用いることができる。または、基材の表面と交差する方向に沿った軸を備える柱状構造を有する材料を、機能膜770Pまたは機能膜770Dに用いることができる。これにより、光を軸に沿った方向に透過し易く、他の方向に散乱し易くすることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜770Pに用いることができる。
具体的には、円偏光フィルムを機能膜770Pに用いることができる。また、光拡散フィルムを機能膜770Dに用いることができる。
《表示素子30b(i,j)》
例えば、発光素子を表示素子30b(i,j)に用いることができる。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダイオードなどを、表示素子30b(i,j)に用いることができる。
表示素子30b(i,j)は、電極551(i,j)と、電極552と、発光性の材料を含む層553(j)と、を備える。
例えば、発光性の有機化合物を層553(j)に用いることができる。
例えば、量子ドットを層553(j)に用いることができる。これにより、半値幅が狭く、鮮やかな色の光を発することができる。
例えば、青色の光を射出するように積層された積層材料、緑色の光を射出するように積層された積層材料または赤色の光を射出するように積層された積層材料等を、層553(j)に用いることができる。
例えば、信号線S2(j)に沿って列方向に長い帯状の積層材料を、層553(j)に用いることができる。
また、例えば、白色の光を射出するように積層された積層材料を、層553(j)に用いることができる。具体的には、青色の光を射出する蛍光材料を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層材料を、層553(j)に用いることができる。
例えば、配線等に用いることができる材料を電極551(i,j)に用いることができる。
例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、電極551(i,j)に用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、電極551(i,j)に用いることができる。または、光が透過する程度に薄い金属膜を電極551(i,j)に用いることができる。または、光の一部を透過し、光の他の一部を反射する金属膜を電極551(i,j)に用いることができる。これにより、微小共振器構造を表示素子30b(i,j)に設けることができる。その結果、所定の波長の光を他の光より効率よく取り出すことができる。
例えば、配線等に用いることができる材料を電極552に用いることができる。具体的には、可視光について反射性を有する材料を、電極552に用いることができる。
《駆動回路GD》
シフトレジスタ等のさまざまな順序回路等を駆動回路GDに用いることができる。例えば、トランジスタMD、容量素子等を駆動回路GDに用いることができる。具体的には、スイッチSW1に用いることができるトランジスタまたはトランジスタMと同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。
例えば、スイッチSW1に用いることができるトランジスタと異なる構成をトランジスタMDに用いることができる。具体的には、導電膜524を有するトランジスタをトランジスタMDに用いることができる。
なお、トランジスタMと同一の構成を、トランジスタMDに用いることができる。
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトランジスタに用いることができる。
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを駆動回路のトランジスタまたは画素回路のトランジスタに用いることができる。
例えば、実施の形態1で説明したOSトランジスタを利用することができる。これにより、先述のアイドリングストップが可能になる。
例えば、酸化物半導体膜508、導電膜504、導電膜512Aおよび導電膜512Bを備えるトランジスタをスイッチSW1に用いることができる(図17(B)参照)。なお、絶縁膜506は、酸化物半導体膜508および導電膜504の間に挟まれる領域を備える。
導電膜504は、酸化物半導体膜508と重なる領域を備える。導電膜504はゲート電極の機能を備える。絶縁膜506はゲート絶縁膜の機能を備える。
導電膜512Aおよび導電膜512Bは、酸化物半導体膜508と電気的に接続される。導電膜512Aはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜512Bはソース電極の機能またはドレイン電極の機能の他方を備える。
また、導電膜524を有するトランジスタを、駆動回路または画素回路のトランジスタに用いることができる。導電膜524は、導電膜504との間に酸化物半導体膜508を挟む領域を備える。なお、絶縁膜516は、導電膜524および酸化物半導体膜508の間に挟まれる領域を備える。また、例えば、導電膜504と同じ電位を供給する配線に導電膜524を電気的に接続する。
例えば、タンタルおよび窒素を含む厚さ10nmの膜と、銅を含む厚さ300nmの膜と、を積層した導電膜を導電膜504に用いることができる。なお、銅を含む膜は、絶縁膜506との間に、タンタルおよび窒素を含む膜を挟む領域を備える。
例えば、シリコンおよび窒素を含む厚さ400nmの膜と、シリコン、酸素および窒素を含む厚さ200nmの膜と、を積層した材料を絶縁膜506に用いることができる。なお、シリコンおよび窒素を含む膜は、酸化物半導体膜508との間に、シリコン、酸素および窒素を含む膜を挟む領域を備える。
例えば、インジウム、ガリウムおよび亜鉛を含む厚さ25nmの膜を、酸化物半導体膜508に用いることができる。
例えば、タングステンを含む厚さ50nmの膜と、アルミニウムを含む厚さ400nmの膜と、チタンを含む厚さ100nmの膜と、をこの順で積層した導電膜を、導電膜512Aまたは導電膜512Bに用いることができる。なお、タングステンを含む膜は、酸化物半導体膜508と接する領域を備える。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
図19(A)は図15(B)に示す表示パネルの画素の一部を説明する下面図であり、図19(B)は図19(A)に示す構成の一部を省略して説明する下面図である。
(実施の形態4)
本実施の形態では、上記実施の形態の表示装置にタッチパネルを適用した入出力パネルについて説明を行う。
図20はタッチパネル240と表示パネル12を備えた入出力パネル250の構成を説明するブロック図である。図21(A)は入出力パネル250の上面図である。図21(B)は入出力パネル250の入力部の一部を説明する模式図である。
タッチパネル240は、検知領域241、発振回路OSCおよび検知回路DCを備える(図20)。
検知領域241は、表示パネル12の表示領域231と重なる領域を備える。検知領域241は、表示領域231と重なる領域に近接するものを検知する機能を備える。
検知領域241は、一群の検知素子775(g,1)乃至検知素子775(g,q)と、他の一群の検知素子775(1,h)乃至検知素子775(p,h)と、を有する。なお、gは1以上p以下の整数であり、hは1以上q以下の整数であり、pおよびqは1以上の整数である。
一群の検知素子775(g,1)乃至検知素子775(g,q)は、検知素子775(g,h)を含み、行方向(図中に矢印R2で示す方向)に配設される。
また、他の一群の検知素子775(1,h)乃至検知素子775(p,h)は、検知素子775(g,h)を含み、行方向と交差する列方向(図中に矢印C2で示す方向)に配設される。
行方向に配設される一群の検知素子775(g,1)乃至検知素子775(g,q)は、制御線SL(g)と電気的に接続される電極SE(g)を含む(図21(B)参照)。
列方向に配設される他の一群の検知素子775(1,h)乃至検知素子775(p,h)は、検知信号線ML(h)と電気的に接続される電極ME(h)を含む(図21(B)参照)。
電極SE(g)および電極ME(h)は、透光性を備えることが好ましい。
制御線SL(g)は、制御信号を供給する機能を備える。
検知信号線ML(h)は検知信号を供給される機能を備える。
電極ME(h)は電極SE(g)との間に電界を形成するように配置される。検知領域241に、指などの物体が近接すると上記電界が遮蔽され、検知素子775(g,h)は、検知信号を供給する。
発振回路OSCは、制御線SL(g)と電気的に接続され、制御信号を供給する機能を備える。例えば、矩形波、のこぎり波また三角波等を制御信号に用いることができる。
検知回路DCは、検知信号線ML(h)と電気的に接続され、検知信号線ML(h)の電位の変化に基づいて検知信号P1を供給する機能を備える。なお、検知信号P1は、例えば、位置情報を含む。
検知信号P1は、ホスト10に供給される。ホスト10は、検知信号P1に応じて、信号21a、21bを供給し、表示領域231に表示される画像が更新される。
図22および図23は入出力パネル250の構成を説明する図である。図22(A)は図21(A)の切断線X1−X2、切断線X3−X4、切断線X5−X6における断面図であり、図22(B)は図22(A)の一部の構成を説明する断面図である。
図23は図21(A)の切断線X7−X8、X9−X10、X11−X12における断面図である。
入出力パネル250は、機能層720を備える点およびトップゲート型のトランジスタを有する点が、例えば、実施の形態3の表示パネル12とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
機能層720は、例えば、基板770、絶縁膜501Cおよび封止材705に囲まれる領域を備える(図22参照)。
機能層720は、例えば、制御線SL(g)と、検知信号線ML(h)と、検知素子775(g,h)と、を備える。
なお、制御線SL(g)および第2の電極752の間または検知信号線ML(h)および第2の電極752の間に、0.2μm以上16μm以下、好ましくは1μm以上8μm以下、より好ましくは2.5μm以上4μm以下の間隔を備える。
また、入出力パネル250は、導電膜511Dを有す(図23参照)。
なお、制御線SL(g)および導電膜511Dの間に導電材料CP等を配設し、制御線SL(g)と導電膜511Dを電気的に接続することができる。または、検知信号線ML(h)および導電膜511Dの間に導電材料CP等を配設し、検知信号線ML(h)と導電膜511Dを、電気的に接続することができる。例えば、配線等に用いることができる材料を導電膜511Dに用いることができる。
また、入出力パネル250は、端子519Dを有する(図23参照)。端子519Dは、導電膜511Dと電気的に接続する。
端子519Dは、導電膜511Dと、中間膜754Dと、を備え、中間膜754Dは、導電膜511Dと接する領域を備える。
例えば、配線等に用いることができる材料を端子519Dに用いることができる。具体的には、端子519Bまたは端子519Cと同じ構成を端子519Dに用いることができる。
なお、例えば、導電材料ACF2を用いて、端子519Dとフレキシブルプリント基板FPC2を電気的に接続することができる。これにより、例えば、端子519Dを用いて制御信号を制御線SL(g)に供給することができる。または、端子519Dを用いて検知信号を、検知信号線ML(h)から供給されることができる。
スイッチSW1に用いることができるトランジスタ、トランジスタMおよびトランジスタMDは、絶縁膜501Cと重なる領域を備える導電膜504と、絶縁膜501Cおよび導電膜504の間に挟まれる領域を備える酸化物半導体膜508と、を備える。なお、導電膜504はゲート電極の機能を備える(図22(B)参照)。
酸化物半導体膜508は、導電膜504と重ならない第1の領域508Aおよび第2の領域508Bと、第1の領域508Aおよび第2の領域508Bの間に導電膜504と重なる第3の領域508Cと、を備える。
トランジスタMDは、第3の領域508Cおよび導電膜504の間に絶縁膜506を備える。なお、絶縁膜506はゲート絶縁膜の機能を備える。
第1の領域508Aおよび第2の領域508Bは、第3の領域508Cに比べて抵抗率が低く、ソース領域の機能またはドレイン領域の機能を備える。
例えば、酸化物半導体膜に希ガスを含むガスを用いるプラズマ処理を施して、第1の領域508Aおよび第2の領域508Bを酸化物半導体膜508に形成することができる。
また、例えば、導電膜504をマスクに用いることができる。これにより、第3の領域508Cの一部の形状を、導電膜504の端部の形状に自己整合させることができる。
トランジスタMDは、第1の領域508Aと接する導電膜512Aと、第2の領域508Bと接する導電膜512Bと、を備える。導電膜512Aおよび導電膜512Bは、ソース電極またはドレイン電極の機能を備える。
例えば、トランジスタMDと同一の工程で形成することができるトランジスタをトランジスタMに用いることができる。
(実施の形態5)
本実施の形態では、本発明の一態様の表示装置を有する電子機器について、図24を用いて説明を行う。
図24(A)乃至図24(G)は、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。
図24(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図24(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図24(C)はゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図24(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図24(E)はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャッターボタン5015、受像部5016、等を有することができる。図24(F)は携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図24(G)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。
図24(A)乃至図24(G)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図24(A)乃至図24(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
図24(H)は、スマートウオッチであり、筐体7302、表示パネル7304、操作ボタン7311、7312、接続端子7313、バンド7321、留め金7322、等を有する。
ベゼル部分を兼ねる筐体7302に搭載された表示パネル7304は、非矩形状の表示領域を有している。なお、表示パネル7304としては、矩形状の表示領域としてもよい。表示パネル7304は、時刻を表すアイコン7305、その他のアイコン7306等を表示することができる。
なお、図24(H)に示すスマートウオッチは、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。
また、筐体7302の内部に、スピーカ、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子をその表示パネル7304に用いることにより作製することができる。
本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態とは、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧(VG)がしきい値電圧(Vth)以上の状態、pチャネル型トランジスタでは、VGがVth以下の状態をいう。例えば、nチャネル型のトランジスタのオン電流とは、VGがVth以上のときのドレイン電流を言う。また、トランジスタのオン電流は、ドレインとソースの間の電圧(VD)に依存する場合がある。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、VGがVthよりも低い状態、pチャネル型トランジスタでは、VGがVthよりも高い状態をいう。例えば、nチャネル型のトランジスタのオフ電流とは、VGがVthよりも低いときのドレイン電流を言う。トランジスタのオフ電流は、VGに依存する場合がある。従って、トランジスタのオフ電流が10−21A未満である、とは、トランジスタのオフ電流が10−21A未満となるVGの値が存在することを言う場合がある。
また、トランジスタのオフ電流は、VDに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、VDの絶対値が0.1V、0.8V、1V、1.2V、1.8V、2.5V,3V、3.3V、10V、12V、16V、または20Vにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるVDにおけるオフ電流を表す場合がある。
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」(又は第1電極、又は第1端子)と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」(又は第2電極、又は第2端子)と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース(ドレイン)端子や、ソース(ドレイン)電極等、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であり、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに、XとYとが、接続されている場合である。
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オン・オフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、XとYとが直接的に接続されている場合を含むものとする。
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとYとが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとYとが電気的に接続されている場合とを含むものとする。
なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トランジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子など)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタのソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の電気的パスは、第4の電気的パスを有しておらず、前記第4の電気的パスは、トランジスタのドレイン(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。