TW201644080A - 相變記憶體裝置中之材料及組件 - Google Patents

相變記憶體裝置中之材料及組件 Download PDF

Info

Publication number
TW201644080A
TW201644080A TW105104807A TW105104807A TW201644080A TW 201644080 A TW201644080 A TW 201644080A TW 105104807 A TW105104807 A TW 105104807A TW 105104807 A TW105104807 A TW 105104807A TW 201644080 A TW201644080 A TW 201644080A
Authority
TW
Taiwan
Prior art keywords
doped
electrode material
electrode
tungsten
phase change
Prior art date
Application number
TW105104807A
Other languages
English (en)
Other versions
TWI611605B (zh
Inventor
維爾塔 索奇尼
戴維 厄貝塔
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201644080A publication Critical patent/TW201644080A/zh
Application granted granted Critical
Publication of TWI611605B publication Critical patent/TWI611605B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

相變記憶體胞元、結構、以及具有一種相變材料並與其形成一歐姆接觸之一電極的裝置被公開和描述。這種電極可以具有從10到100mOhm‧cm的一電阻率。

Description

相變記憶體裝置中之材料及組件
本發明係有關於相變記憶體裝置中之材料及組件。
發明背景
相變記憶體係一種非依電性隨機存取記憶體類型，其利用在一種材料實體狀態中之一可偵測的變化來當作一種資訊儲存媒體。例如，一種材料從非晶狀態到結晶狀態或相反方向的相變可被誘發然後被偵測以儲存資訊然後檢索之。作為一簡單的例子，一種硫族材料可以以一種把該材料固化在一非晶狀態中的方式來被加熱和冷卻，或者該硫族材料可可以以一種把該材料固化在一結晶狀態中的方式來被加熱和冷卻。其他具體的加熱和冷卻協定可被使用來把硫族材料固化在橫跨完全非晶與完全結晶狀態之光譜間不同的特定結晶程度。
該相變材料該經固化的狀態係非依電性，並且因此被保留直到重新規劃為止，不管是否固化至一結晶、半結晶、非晶、或半非晶狀態。這背後的事實為，一旦經固化，該材料的狀態不依賴於電力。
依據本發明之一實施例，係特地提出一種相變記憶體結構，其包含有：一記憶體胞元的一相變材料；與該相變材料形成歐姆接觸的一電極材料；以及散佈在該電極材料中的一摻雜劑，其提供該電極材料從大約10至大約100mOhm‧cm的一電阻率。
102‧‧‧沉積時
104‧‧‧3小時的400℃退火
106‧‧‧3小時的600℃退火
202‧‧‧字線
204‧‧‧選擇裝置材料
206‧‧‧相變材料
208‧‧‧電極
402‧‧‧SiC 3-97
404‧‧‧SiC 7-93
502‧‧‧材料A
504‧‧‧材料B
506‧‧‧材料C
508‧‧‧材料D
602‧‧‧材料A
604‧‧‧材料B
606‧‧‧材料C
702‧‧‧材料A
704‧‧‧材料B
706‧‧‧材料C
800‧‧‧相變記憶體陣列
810A~810I‧‧‧記憶體胞元
812A~812I‧‧‧相變記憶體元件
850A~C‧‧‧行線
840A~C‧‧‧列線
圖1係非晶碳材之電阻率特性的一圖形表示；圖2根據一發明實施例係一相變記憶體胞元的一示意圖；圖3根據一發明實施例係資料的一圖形表示；圖4根據一發明實施例係資料的一圖形表示；圖5根據一發明實施例係資料的一圖形表示；圖6根據一發明實施例係資料的一圖形表示；圖7根據一發明實施例係資料的一圖形表示；以及圖8根據一發明實施例係包含有相變記憶體胞元之一相變記憶體陣列或系統實施例的一示意圖。
較佳實施例之詳細說明
雖然以下的詳細描述包含有用於說明目的的許多細節，但本領域的普通技術人員將會體認到以下該等細節可以做許多的變化和改變並且會被認為是被包涵在本文的範圍中。
因此，以下實施例被闡述而不會損失所闡述之申 請專利範圍的一般性，並且不會對所闡述之申請專利範圍加上限制。也將被理解的是，本文所使用的術語僅用於描述具體實施例的目的，並不意圖要限制。除非另有定義，本文使用之所有的技術和科學術語具有如本領域普通技術人員之一對本發明所屬領域之一般所理解的含義的相同。
如本說明書和所附申請專利範圍中所使用的，單數形式「一」、「一個」和「該」亦包括複數個指出物，除非上下文另有明確說明。因此，例如，提及「一層」包括數個這樣的層。
在本說明書中，「包括」、「內含」、「含有」和「具有」和類似語可以具有在美國專利法中所賦予它們的含義，並且可以指「包含有」、「包括」、和類似語，並被一般解釋為開放式的術語。「由...組成」或「由...構成」等詞係封閉的用語，並且只包括與這種術語以及根據美國專利法的那些一起被具體地列出的該等組件、結構、步驟、或類似者。「基本上由...組成」或「基本上由...構成」具有由美國專利法所賦予它們的一般含義。特別的是，這樣的術語通常係封閉的用語，但允許帶有附加項目、材料、組件、步驟、或元件，其本質上不會影響連接於其之該(等)項目之基本和新穎的特徵或功能。例如，若在「基本上由...組成」的用語下，微量元素存在於一種合成物中，但不影響該等合成物的性質或特徵將是允許的，甚至在這些用語之後沒有明確的記載項目列表亦如此。當使用一開放式用語，如「包含有」或「包括」時，將被理解的是，亦應給予如同 明確指出「基本上由...組成」以及「由...組成」等用語之直接的支援，反之亦然。
在本說明書和申請專利範圍中的「第一」、「第二」、「第三」、「第四」、等類似用語，若有的話，被使用來區分相似的元件，而不一定是用於描述特定的順序或時間順序。將被理解的是，在適當的情況下如此使用之該等用詞係可互換使得在本文中所描述該等實施例能夠，例如，以與本文所示或以其他方式所描述之順序不同的順序來運行。類似地，若本文中所描述的方法包括一系列的步驟，如本文中所呈現的順序不一定是可執行這些步驟的唯一順序，並且某些陳述的步驟可能可被省略及/或本文中未描述的某些其他步驟可能可被加入到該方法中。
在本說明書和申請專利範圍中「左」、「右」、「前」、「後」、「頂」、「底」、「上」、「下」、和類似者等用詞，若有的話，被使用來用於描述的目的，不一定用於描述永久的相對位置。將被理解的是，在適當的情況下如此使用之該等用詞係可互換使得在本文所描述該等實施例能夠，例如，以與本文所示或以其他方式所描述之方向不同的方向來運行。「耦合」一詞，如本文所用的，被定義成直接地或間接地以一種電的或非電的方式來連接。本文中所描述的物件或結構為彼此「相鄰」可能係與彼此實體接觸、彼此靠近、或彼此在同一個一般範圍或區域中，視該用詞之適合的上下文來決定。「在一實施例中」或「在一方面」等用詞的出現在此並不必然都指相同的實施例或方面。
如本文中所使用的，「一選擇裝置材料」可以指數種可接受的材料可使用在一相變記憶體結構或裝置中，並可由其之該所需功能或所需屬性來被決定。在一實例中，一選擇裝置材料可以是一種相變材料。這樣的材料可以相同於、相似於、或不同於，用於記錄和儲存資訊之一胞元的相變材料。在另一方面中，這樣的材料可以是一導體、半導體、或介電材料。這樣的材料可視需求被選擇以在該裝置之位置上執行一預定的功能。
如本文所使用的，「增強」、「改善」、「性能增強」、「升級」、和類似用詞，當與一裝置或程序的描述結合使用時，是指一裝置或程序的一特徵與以前已知的裝置或程序相比時，可提供可測量出之更好的形狀或功能。這既適用於在一裝置或程序中個別組件的形狀或功能，亦適用於這種裝置或程序整體的形狀或功能。
如本文所使用的，「基本上」一詞係指一動作、特性、性質、狀態、結構、項目、或結果的該完全或接近完全的範圍或程度。例如，一「基本上」封閉的物件將意味著該物件要麼完全的封閉要麼接近完全的封閉。偏離於絕對完全性之確切的容許度在某些情況下取決於特定的環境。然而，一般而言，完成的該接近程度將會有好像絕對及完全完成被獲得時該相同的整體結果。當以負面的含義用於指出一動作、特性、性質、狀態、結構、項目、或結果缺乏該完全或接近完全時，「基本上」的使用同樣地適用。例如，一合成物「基本上不含」粒子要麼完全缺乏粒 子，要麼幾乎完全缺乏粒子其效果相同於好像完全缺乏粒子一樣。換句話說，只要沒有可測量出的效果，「基本上不含」一成分或元素的一合成物仍實際上可能含有這樣的項目。
如本文所使用的，「大約」一詞被使用來提供靈活性給數值範圍的端點，藉由提供一給定值其可以是「略高於」或「略低於」該端點。然而，將被理解的是，即使在本說明書中當「大約」一詞與一具體的數值結合使用時，對與「大約」一詞分開之精確數值的支援亦被提供。
如本文所使用的，為方便起見數個項目、結構元件、合成元件、及/或材料可被呈現在一共同的列表中。然而，這些列表應該被解讀成好像列表中的每一個成員被單獨的確認成為一分離且唯一的成員。因此，這種列表中任何個別成員都不應該僅根據它們在一共同群組中呈現且沒提出反義就被理解為它們與在同一列表中任何其他的成員為實際等同物。
本文中濃度、量、和其他的數值資料可以以一種範圍的格式來被表達或呈現。應被理解的是，這樣的一種範圍格式僅是為了方便和簡潔起見，並因此應當靈活地被解釋為不僅包括該明確指出作為範圍界限的數值，而且還包括包含在該範圍內所有的個別數值或子範圍，就好像每一個數值和子範圍都被明確地記載一般。作為說明，一數值範圍「大約1到大約5」應被解讀為不僅包括明確列舉之大約1至大約5的值，而且更包含有所指出範圍內之個別值 和子範圍。因此，包括在該數值範圍內的係如同2、3、和4的個別數值以及如同1-3、2-4、和3-5、等等的子範圍，以及個別地1、1.5、2、2.8、3、3.1、4、4.7、和5。
這個道理同樣的適用於只有指出一數值作為一最小值或一最大值的範圍。此外，這樣的解釋不管該範圍寬度或該等被描述特徵為何應該都應適用。
如本文中所使用的，除非另有說明，當數值被用於一材料合成物中材料含量的時，包含有相對於彼此的數值，諸如比例，可被視為以原子%被測定(即at%)。
貫穿本說明書中對「一實施例」的提及意指連結該實例所描述之一特定的特徵、結構、或特性被包括在至少一實施例中。因此，貫穿本說明書的各個地方所出現的「在一實施例中」一詞不一定全部指的都是同一實施例。
示例實施例
以下先提供技術實施例的一初始概述，然後具體的技術實施例會進一步被詳細說明。此一初始總結旨在幫助讀出者更迅速地理解本技術，不旨在指出關鍵或必要的技術特徵，也不旨在限制所要求保護之技術主題的範圍。
相變記憶體胞元或結構通常包含有多個組件用以操作。例如，在誘導條件下改變相和維持相的一種材料、對該相變材料提供存取的電極、以及在相變材料之間作絕緣的介電層，都是典型的相變記憶體組件。接觸相變材料，例如硫族材料，的電極以具有某些特性遍及所有的，或基本上所有的，所欲工作溫度範圍，會是有利的。例如，這 樣的溫度範圍可大約從室溫至該相變材料的熔點，其可大約600℃。如此高的規劃和抹除溫度可以進行數千次，因此導致該裝置性能會隨著時間的推移而下降。
一電極材料的該材料合成物會大大地影響這種記憶體胞元或結構的性能，從而影響在其中納入有這種記憶體胞元之一種記憶體裝置的性能。一所欲電極材料之示例性之非限制性的性質可以包括：1)保持在，或以其它方式維持住，一非晶狀態以控制該電極材料的粗糙度；2)把一穩定的電阻維持在一所欲的範圍內，特別是在一裝置的整個工作壽命期間；3)與該相變材料形成一種低電阻歐姆接觸；以及4)具有一種低的導熱性以在規劃操作(即改變該相變材料的該相)期間防止或限制散熱。其他所欲的性質可以包括與該相變材料有一良好的機械附著力、相對於該相變材料係化學穩定的或惰性的以避免與其有一化學反應、以及防止或限制穿透過該電極的該元素擴散以防止或限制胞元材料有不欲有的污染。
用於相變記憶體的一種電極材料係非晶碳，其在某些情況下可由一種物理氣相沉積(PVD)技術來沉積。雖然非晶碳電極有許多所欲的性質，但因缺乏某些性質，因此在至少一些情況下會對該相變記憶體胞元的性能產生負面的影響。例如，非晶碳材料會在熱預算下演變(例如在胞元規劃操作、後端整合、和類似者)。該碳電極的這種演變會造成性能偏移，其可能主要係由於隨著在該電極層中sp2芳香簇增加之該碳晶格的該重排。作為另一實例，在穩定化 之後，該非晶碳材料的該電阻會顯著的低於使之有良好性能的最佳值。此外，非晶碳材料的該電阻率會隨著溫度增加而降低。從一性能的角度來看，該電極材料的電阻率會隨著溫度的增加而升高係更為所欲的。非晶碳材料可展示出一高的粗糙度，其在沉積期間會敏感於加工狀況，並因此會對裝置性能產生負面的影響。
圖1展示出非晶碳材料的該電阻率，從大約室溫測量到大約600℃在各種熱退火之後。作為參考，在製造程序中電極材料通常歷經大約400℃的一熱預算，取決於所涉及的該等材料和該製造工序。在該等水平虛線之間的區域代表從10mOhm‧cm至100mOhm‧cm的一電阻率範圍。圖1展示出非晶碳的該電阻率，在沉積時102、有一3小時的400℃退火104之後、以及在一3小時的600℃退火之後。
該等上述的限制和缺點可以透過使用各種新穎的電極材料來被克服或以其他方式來減輕。這種材料的三個實例包括矽摻雜的非晶碳、氮摻雜的矽化鎢(WSix)、以及鎢摻雜的碳化矽。當比起非晶碳電極時，在相變記憶體胞元利用這種電極材料可提供優良的性能和操作。
因此，在一實例中提供了一種相變記憶體結構，其包含有一記憶體胞元的一種相變材料、形成與該相變材料有一歐姆接觸之一種電極材料、以及散佈在該電極材料的一種摻雜劑使得該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。在一實例中，當在大約600℃的溫度下作測量時，該經摻雜的電極材料具有從大約10 至大約100mOhm‧cm的一電阻率。在另一實例中，當在大約20℃的溫度下作測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。在又一實例中，當在大約400℃至大約800℃的溫度下作測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。在另一實例中，當在大約20℃至大約400℃的溫度下作測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。在又另一實例中，當在大約20℃的一溫度和大約600℃的一溫度下作測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
此外，在一些實例中，該經摻雜的電極材料當形成時具有從大約10到大約100mOhm‧cm的電阻率。因此，相對於非晶碳電極材料，該經摻雜的電極材料當沉積時具有一在大約10到大約100mOhm‧cm範圍內的電阻率。在另一實例中，該經摻雜的電極材料在製造後具有一從大約10到大約100mOhm‧cm的電阻率。在一方面，該經摻雜的電極材料具有一從大約10到大約100mOhm‧cm的電阻率可以是在製造後，但係在使用(例如，在執行任何寫入功能)之前。正如已經描述的，電極材料一般在該製程中歷經約400℃的一熱預算。在另一實例中，該經摻雜的電極材料具有一從大約10到大約100mOhm‧cm的電阻率在一3個小時的400℃退火之後。在又另一實例中，該經摻雜的電極材料具有一從大約10到大約100mOhm‧cm的電阻率在一3個小時的500℃退火之後。在一其他的實例中，該經摻雜的電極材 料具有一從大約10到大約100mOhm‧cm的電阻率在一3個小時的600℃退火之後。另外，在另一實例中，該經摻雜的電極材料具有一從大約10到大約100mOhm‧cm的電阻率在至少1000次寫入和抹除週期之後。
圖2展示出一示例性的相變記憶體胞元或結構組配。該記憶體胞元可包括一字線202或其他結構，以其該記憶體胞元被併入到一記憶體裝置中。該記憶體胞元也包含有一選擇裝置材料204和一相變材料206。電極208被放置在該選擇裝置材料204和該相變材料206的至少兩個側面，並且因此歐姆接觸被形成在這些材料層的每一個與該等相關聯的電極之間。圖2中所示出的該等電極位置的一或多個可包括該經摻雜的電極材料。在一些實例中，接觸該相變材料206之一或兩個電極可包括該經摻雜的電極材料。在其他實例中，接觸選擇裝置材料204之該等電極的一或多個可包括該經摻雜的電極材料。在又其他實施例中，接觸該相變材料206或該選擇裝置材料204兩者之一的所有電極可包括該經摻雜的電極材料。
應被注意的是，在一種備選佈置中，該選擇裝置材料和該相變材料的該順序可以顛倒，使得該相變材料比該選擇裝置材料更接近該字線。
如已經被描述的，各種經摻雜的電極材料可被使用。在一實例中，該經摻雜的電極材料可以是一種矽摻雜的非晶碳材料。圖3展示出在未摻雜的非晶碳(C)與矽摻雜的非晶碳之間的電氣特性的一種比較。該陰影方塊代表從 10mOhm‧cm至100mOhm‧cm的一目標電阻範圍。當沉積時的該非晶碳(空心菱形)和在600℃退火之後的該非晶碳(實心菱形)兩者都具有在該目標範圍之外的電阻率值。矽摻雜的非晶碳材料，當沉積時(空心方塊)和在一600℃退火之後(實心方塊)都有在用於各種矽at%值之該目標範圍內的電阻率值。
在該非晶碳中該矽摻雜劑的含量可包括導致出比未摻雜非晶碳材料要有增強電阻率之任意的原子比。在一實例中，該矽在該非晶碳中摻雜的量可高達約20at%。在另一實例中，該矽在該非晶碳中摻雜的量從大約5at%至大約10at%。值得注意的是在一範圍內「高達」一詞被理解為具有一下限。具體地說，在一合成物中一元素量的敘述「高達」一定數量必然要求這種元素的某個最小量，因為它是對該合成物之一元素的正向敘述的事實。此外，本領域的習知技藝者將理解的是，這樣的範圍涉及了引入一摻雜劑至另一種材料中，其必然意味著材料的一些量正在被引入。
此外，矽摻雜的非晶碳展示出一低電阻率(rho)對溫度敏感性，而最終的電阻率可以透過改變該材料的該矽含量來進行微調成為一所欲的範圍。圖4展示出具有不同的矽含量的兩種材料在一溫度範圍內測量電阻率的例子。SiC 3-97(402)係由3at%的矽和97at%的碳所構成，以及SiC 7-93(404)係由7at%的矽和93at%的碳所構成。這種比較表明了改變該矽含量可移動或調諧一電極材料的該電阻特 性。
在另一實例中，該經摻雜的電極材料可以是氮摻雜的矽化鎢(WSix，例如矽化鎢、二矽化鎢、等等)材料。各種鎢對矽的比率被考慮以及任何有用的材料合成物被認為是在本發明的範圍之內。在一實例中，該矽化鎢材料可以具有一種at%的鎢對矽比例從大約1：3至大約1：5。在另一實例中，該矽化鎢材料可以具有一種at%的鎢對矽比例大約1：4。這種氮摻雜電極材料在溫度接近於在一正常運作相變記憶體胞元可經歷溫度之下做熱處理會具有增強的或改善的穩定性。這類材料在熱預算之後表現出一大約10倍因子的電阻率下降，相比於非晶碳大約100倍的因子。如在圖5中所示，該經摻雜的電極材料可以被調諧以實現一所欲的電阻率，並就此，該材料可從該被沉積時狀態至該製造後狀態，並更經過數千次規劃週期後仍保持該所欲的電阻率。圖5展示出具有不同氮摻雜水平的幾個矽化鎢材料，在該材料的沉積期間以該氮流動速率被測量。材料A 502是未摻雜的矽化鎢、材料B 504係以一20sccm流動速率被氮摻雜、材料C 506係以一30sccm流動速率被氮摻雜，以及材料D 508係以一40sccm流動速率被氮摻雜。該陰影方塊展示出從10至100mOhm‧cm的一參考電阻率。因此，在該矽化鎢中該氮的含量可被改變以調諧該材料到一所欲的電阻率範圍，其，如可在圖5中所見，遍及該等測試溫度地被保持。
該氮摻雜特性檔因此可根據該所得矽化鎢材料所欲的特性來改變。在一實例中，在該電極材料的形成期 間，該氮以大約20sccm至大約60sccm的一流速存在。在另一實例中，在該電極材料的形成期間，該氮存在大約40sccm的一流速。
在另一實例中，該經摻雜的電極材料可以是一種鎢摻雜的碳化矽材料。各種矽對碳的比率被考慮以及任何有用的材料合成物被認為是在本發明的範圍之內。在一實例中，該碳化矽材料可包含矽有一種高達95at%的濃度。在另一實例中，該碳化矽材料可包含矽有一種高達50at%的濃度。另外，在一些實施例中，該碳化矽材料具有一at%，其矽對碳比例從大約99：1至大約1：99。在其他實例中，該碳化矽材料具有一at%，其矽對碳比例從大約1：1至大約1：99。在又其他的實施例中，該碳化矽材料具有一at%，其矽對碳比例從大約1：1至大約1：9。鎢可以任何可產生出具所欲特性之一電極材料的濃度被摻雜到該碳化矽材料中。然而，在一實例中，該鎢可被摻雜到該碳化矽材料中高達大約20at%。在另一實例中，該鎢可被摻雜到該碳化矽材料中高達大約15at%。
此外，該電極材料可藉由改變該鎢摻雜的程度被調諧以達到所欲的電阻率特性。就其而論，一鎢摻雜的碳化矽電極可在沉積時具有在一所欲範圍中的電阻率值，並經過該製程和數千次規劃操作仍並維持在該所欲範圍之內，由於該材料的該熱穩定性。圖6展示出從三個碳化矽材料做電阻率測量的一個例子，其具有一種大約at% 1：9的矽到碳比例並具有不同程度的鎢摻雜。材料A 602沒有鎢摻 雜、材料B 604具有大約1at%的鎢摻雜以及材料C 606具有大約2at%的鎢摻雜。因此該鎢摻雜的程度可調諧該碳化矽材料以達到一所欲的電阻率範圍。
圖7展示出來自三個碳化矽材料的電阻率測量，其具有一大約1：1之at%矽對碳比例以及變化的鎢摻雜。材料A 702具有一大約3at%的鎢摻雜、材料B 704具有一大約6at%的鎢摻雜以及材料C 706具有一大約9at%的鎢摻雜。
所描述的各種電極材料可根據能夠形成這種材料之任何的技術來製造，並且任何的這種技術被認為是在本發明的範圍之內。一旦有了本發明時，本領域的習知技藝者可以容易地為該等各種材料設想出適當的製造技術，以及用於一給定材料之調諧的各種條件。在一實例中，該電極材料可由PVD沉積來製出，諸如透過使用多重PVD靶的共濺射。對於氮摻雜，如此共濺射可發生於氮的存在下。在該濺射工序中，N2分子可被引入到該PVD腔室中以讓氮氣被納入到該電極材料中。PVD靶也可以被使用來把一摻雜物引入到該形成的電極材料中。也可被設想到的是在沉積之後一摻雜劑可由任何可用的技術被引入到一電極材料中，諸如，例如，離子植入。
正如各種PVD細節的一般性說明，一種設計可利用一種被維持真空的PVD腔室。在某些情況下，該PVD腔室可包括兩個主要部分：使用來把一基片持有在位置上的一台座，以及從該材料所製成的一來源或靶以被濺射到該基片上。該靶可以由一單一元素、或一合金或元素的混合 物來構成。一發電機通常被連接在靶(陰極、負極性)和接地之間。
關於一種典型的PVD加工的操作中，該腔室中填充有氣體，諸如Ar，經常被保持在一低壓力(例如0.1-100mTorr)。一旦該發電機啟動，一些在該腔室內的該等Ar原子被離子化(Ar->Ar+/e-)並形成一等離子體。該Ar+離子，(陽離子)由該靶所吸引，靶被充有負電荷，並因此移向和撞擊該靶表面。若該傳送的能量足夠高，該離子化Ar+會破壞該靶材成為原子/集群並把它們濺射到該基片表面上。根據將被濺射之材料的該等特性，該電源可以是DC(直流/連續電流)、DC脈衝(具有一週期性極性反轉的一直流電流，舉例來說)、或RF(射頻)。一DC電源施加恆定的電力給該靶，並且被經常用於把金屬和良好的導電合金濺射在該基片上。一種DC-脈衝電源通常被使用於非良好的電導體之元素/化合物(例如碳、硫族合金、等等)。由發電機所施加之電壓極性的反轉可被使用來清除在該靶表面上的殘留電荷。RF電源施加一具典型RF頻率(例如13.56MHz)的弦波電壓。該弦波擾動也被使用來清除在該靶表面上的殘留電荷。RF電源常常被使用來把絕緣材料(例如氧化物)濺射到一基片上。
正如已經被描述的，N2可在伴隨該Ar的該濺射工序過程中流經該腔室以便於把N引入至該電極材料中。該工序通常被稱為「反應性濺射」，而N被引入的該量可取決於正被形成的材料合成物和流入該腔室中的該N量。因此，當 該電極材料被濺射到該基片上時，N2被離子化而N被摻入至該形成的材料中。
該相變材料可包括具有在相中一可偵測變化之任何有用的材料。這樣一材料的實例包括各種硫族合金的任一，包括，但不侷限於，Ge-Te、In-Se、Sb-Te、Ge-Sb、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、In-Se-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、以及Ge-Te-Sn-Pt、等等。該聯結化學組成的符號，如在此所使用的，表示包括在一特定混合物或化合物，例如，硫族合金，中的該等元素，並且意在表示涉及所指出元素之所有的化學計量，例如，在化學計量GeXSbYTeZ中具有變型，諸如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4、Ge1Sb4Te7、等等，以形成一變化率。
在又另一實例中，提供了一種形成相變記憶體結構的方法。這樣的方法可以包括形成一第一、第二、以及第三電極，具有一相變材料設置在該第一和第二電極之間以及一選擇裝置材料設置在該第二和第三電極之間，其中該等第一、第二、或第三電極中的至少一個包括一經摻雜的電極材料，其在形成時具有一從10至100mOhm‧cm的電阻率。在一個實例中，該經摻雜的電極材料係由沉積非晶 碳和摻雜矽而形成的。在另一實例中，該經摻雜的電極材料係在一氮氣環境中以足以氮摻雜的一分壓下由共同濺射鎢和矽所形成的。在另一實例中，該經摻雜的電極材料係由沉積一碳化矽材料和摻雜鎢所形成的。
圖8展示出一相變記憶體陣列800或系統的之一實施例的示意圖。該陣列包含有，為了說明的目的，記憶體胞元810A-810I的一個3×3陣列。每一個記憶體胞元(810A-810I)可以包括一相變材料或元件，伴隨有一相變記憶體胞元所要求之任何其他典型的材料或結構。在一實施例中，該等相變化胞元的一或多個，或全部，可以包括在圖2中所示的該等材料和結構，或其部分。該記憶體陣列800可包括行線850A-C和列線840A-C以在一寫入或讀出操作期間選擇該陣列或系統的一特定的記憶體胞元。該等行線850A-C和該等列線840A-C也可被稱為「定址線」因為這些線可在規劃或讀出期間被使用來定址記憶體胞元810A-I。該等行線850A-C也可被稱為「位元線」，而該等列線840A-C也可被稱為「字線」。此外，應被理解的是，圖8中的該3×3陣列僅是示例性的並且可以是任何合適的尺寸(即，具任意數量的記憶體胞元)。
該等相變記憶體元件812A-I可被連接到該等行線850A-C以及可被耦合到該等列線840A-C。開關諸如雙向開關以及電容、接面、或其他特徵或結構(圖中未示出)根據需要可被使用在該記憶體陣列或系統800中。該記憶體陣列或系統800操作的進行係根據這一種相變記憶體裝置之標 準的操作，藉由施加電流流經列線和行線，等等。
實例
以下的實施例涉及到另外的實施例。
在一實例中，提供了一種相變記憶體結構，其包含有：一記憶體胞元的一相變材料；與該相變材料形成一歐姆接觸的一電極材料；以及散佈在該電極材料中的一摻雜劑，其提供該電極材料從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，該經摻雜的電極材料當形成時具有從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，當在大約600℃的溫度下測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，當在大約20℃的溫度下測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，當在大約400℃至大約800℃的溫度下測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，當在大約20℃至大約400℃的溫度下測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，當在大約20℃的一溫度和在大約600℃的一溫度下測量時，該經摻雜的電極材料具有從大約 10至大約100mOhm‧cm的一電阻率。
在一實例中，該經摻雜的電極材料在製造後具有一從大約10到大約100mOhm‧cm的電阻率。
在一實例中，在一3個小時的400℃退火之後該經摻雜的電極材料具有一從大約10到大約100mOhm‧cm的電阻率。
在一實例中，在一3個小時的500℃退火之後該經摻雜的電極材料具有一從大約10到大約100mOhm‧cm的電阻率。
在一實例中，在至少1000次寫入和抹除週期之後該經摻雜的電極材料具有一從大約10到大約100mOhm‧cm的電阻率。
在一實例中，該電極材料係選自以下群組的一成員，該群組由下述所構成：非晶碳、矽化鎢(WSi)、以及碳化矽(SiC)。
在一實例中，該電極材料為該非晶碳而該摻雜劑為矽。
在一實例中，該矽被摻雜在該非晶碳中可高達大約20at%。
在另一實例中，該矽被摻雜在該非晶碳中可從大約5at%至大約10at%。
在一實例中，該電極材料為矽化鎢而該摻雜劑為氮。
在一實例中，該電極材料具有一at%，其鎢對矽 比例從大約1：3至大約1：5。
在另一實例中，該電極材料具有一at%，其鎢對矽比例大約1：4。
在一實例中，該電極材料在足以形成該經摻雜的電極材料之氮存在下被形成。
在一實例中，在該電極材料的形成期間，氮以從大約20sccm至大約60sccm的一流速存在。
在一實例中，在該電極材料的形成期間，氮以大約40sccm的一流速存在。
在一實例中，該電極材料係一碳化矽材料而該摻雜劑係鎢。
在一實例中，矽以一種高達大約95at%的濃度存在該碳化矽材料中。
在一實例中，矽以一種高達大約50at%的濃度存在該碳化矽材料中。
在一實例中，該碳化矽材料具有一at%，其矽對碳比例從大約1：1至大約1：9。
在一實例中，該鎢被摻雜到該碳化矽材料中高達大約20at%。
在一實例中，該鎢被摻雜到該碳化矽材料中高達大約15at%。
在一實例中，提供了一種相變記憶體胞元，其包含有：一堆疊結構，其包含有： 一第一電極；一第二電極；設置在其間並與該第一電極和第二電極形成歐姆接觸的一相變材料；一第三電極；以及設置在該第三電極與該第二電極之間的一選擇裝置材料；其中該等第一、第二、或第三電極中的至少一者包括被摻雜成具有一從大約10至大約100mOhm‧cm電阻率的一電極材料。
在一實例中，至少該等第一及第二電極包括該經摻雜的電極材料。
在一實例中，該經摻雜的電極材料為摻雜有矽的非晶碳。
在一實例中，該經摻雜的電極材料為摻雜有氮的矽化鎢。
在另一實例中，該經摻雜的電極材料為摻雜有鎢的碳化矽。
在一實例中，提供了一種形成相變記憶體結構之方法，其包含有：形成一第一、第二、以及第三電極，其具有一相變材料設置在該等第一及第二電極之間以及一選擇裝置材料設置在該等第二及第三電極之間，其中該等第一、第二、或第三電極中的至少一者包括具有一從10至100mOhm‧cm電 阻率的一經摻雜的電極材料。
在一實例中，該經摻雜的電極材料係由沉積非晶碳和摻雜矽所形成。
在一實例中，該矽被摻雜在該非晶碳中高達20at%。
在一實例中，該矽被摻雜在該非晶碳中從大約5at%至大約10at%。
在一實例中，該經摻雜的電極材料係在一對於氮摻雜足夠之分壓的氮氣環境中由共同濺射鎢和矽所形成。
在一實例中，於共同濺射期間氮是以一從20sccm至60sccm的流速存在。
在一實例中，於共同濺射期間氮以一40sccm的流速存在。
在一實例中，該經摻雜的電極材料係由沉積一碳化矽材料和摻雜鎢所形成。
在一實例中，該鎢被摻雜到該碳化矽材料中高達20at%。
在一實例中，該鎢被摻雜到該碳化矽材料中高達15at%。
在一實例中，提供一種製造用於一相變記憶體結構之一電極的方法，其包含有：提供一種電極材料；摻雜該電極材料以提供該電極材料具有一從10至100mOhm‧cm的電阻率；以及 在該記憶體結構中，包含有該經摻雜的電極材料，其相鄰於一相變材料。
在一實例中，當在大約600℃的溫度下測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，當在大約20℃的溫度下測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，當在大約400℃至大約800℃的一溫度下測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，當在大約20℃至大約400℃的一溫度下測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，當在大約20℃的一溫度和在大約600℃的一溫度下測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
在一實例中，在一3個小時的400℃退火之後該經摻雜的電極具有從大約10到大約100mOhm‧cm的一電阻率。
在一實例中，在一3個小時的500℃退火之後該經摻雜的電極具有從大約10到大約100mOhm‧cm的一電阻率。
在一實例中，在至少1000次寫入和抹除週期之後 該經摻雜的電極具有從大約10到大約100mOhm‧cm的一電阻率。
在一實例中，該電極材料係選自以下群組的一成員，該群組包含有：非晶碳、矽化鎢(WSi)、以及碳化矽(SiC)。
在一實例中，該電極材料係該非晶碳而該摻雜劑係矽。
在一實例中，該矽被摻雜在該非晶碳中高達大約20at%。
在一實例中，該矽被摻雜在該非晶碳中從大約5at%至大約10at%。
在一實例中，該電極材料係矽化鎢而該摻雜劑係氮。
在一實例中，該電極材料具有一種鎢對矽比例從大約1：3至大約1：5。
在一實例中，該電極材料具有一種at%的鎢對矽比例大約1：4。
在一實例中，該電極材料在足以形成該經摻雜電極材料之氮的存在下被形成。
在一實例中，在該電極材料的形成期間，氮以從大約20sccm至大約60sccm的一流速存在。
在一實例中，在該電極材料的形成期間，氮以大約40sccm的一流速存在。
在一實例中，該電極材料係一碳化矽材料而該摻 雜劑係鎢。
在一實例中，矽以一種高達大約95at%的濃度存在該碳化矽材料中。
在一實例中，矽以一種高達大約50at%的濃度存在該碳化矽材料中。
在一實例中，該碳化矽材料的at%矽與碳比例從大約1：1至大約1：9。
在一實例中，該鎢被摻雜到該碳化矽材料中高達大約20at%。
在一實例中，該鎢被摻雜到該碳化矽材料中高達大約15at%。
雖然前述實例係以一或多個特定的應用來說明本技術的該等原理，但對本領域的普通技術人員而言將顯而易見的是可在不用創造性能力，並不脫離本文中所表達原理和概念的前提下對實現方式的形式、用法和細節做出許多的改變。
202‧‧‧字線
204‧‧‧選擇裝置材料
206‧‧‧相變材料
208‧‧‧電極

Claims (26)

  1. 一種相變記憶體結構，其包含有：一記憶體胞元的一相變材料；與該相變材料形成歐姆接觸的一電極材料；以及散佈在該電極材料中的一摻雜劑，其提供該電極材料從大約10至大約100mOhm‧cm的一電阻率。
  2. 如請求項1之記憶體結構，其中該經摻雜的電極材料當形成時具有從大約10至大約100mOhm‧cm的一電阻率。
  3. 如請求項1之記憶體結構，其中當在大約20℃的一溫度下以及當在大約600℃的一溫度下測量時，該經摻雜的電極材料具有從大約10至大約100mOhm‧cm的一電阻率。
  4. 如請求項1之記憶體結構，其中在一3個小時的400℃退火之後該經摻雜的電極材料具有一從大約10到大約100mOhm‧cm的電阻率。
  5. 如請求項1之記憶體結構，其中在至少1000次寫入和抹除週期之後該經摻雜的電極材料具有一從大約10到大約100mOhm‧cm的電阻率。
  6. 如請求項1之記憶體結構，其中該電極材料係選自以下群組中之一成員，該群組由下述所構成：非晶碳、矽化鎢(WSi)、以及碳化矽(SiC)。
  7. 如請求項1之記憶體結構，其中該電極材料為非晶碳而該摻雜劑為矽。
  8. 如請求項7之記憶體結構，其中該矽被摻雜在該非晶碳中係從大約5at%至大約10at%。
  9. 如請求項1之記憶體結構，其中該電極材料為矽化鎢而該摻雜劑為氮。
  10. 如請求項9之記憶體結構，其中該電極材料具有一at%，其鎢對矽比例從大約1：3至大約1：5。
  11. 如請求項1之記憶體結構，其中該電極材料為一碳化矽材料而該摻雜劑為鎢。
  12. 如請求項11之記憶體結構，其中矽是以一高達大約95at%的濃度存在於該碳化矽材料中。
  13. 如請求項11之記憶體結構，其中該碳化矽材料具有一at%，其矽對碳比例從大約1：1至大約1：9。
  14. 如請求項11之記憶體結構，其中該鎢被摻雜到該碳化矽材料中高達大約20at%。
  15. 一種相變記憶體胞元，其包含有：一堆疊結構，其包括有：一第一電極；一第二電極；設置在其間並與該第一電極和第二電極形成歐姆接觸的一相變材料；一第三電極；以及設置在該第三電極與該第二電極之間的一選擇裝置材料；其中該等第一、第二、或第三電極中的至少一者包 括被摻雜成具有從大約10至大約100mOhm‧cm之一電阻率的一電極材料。
  16. 如請求項15之記憶體胞元，其中至少該等第一及第二電極包括該經摻雜的電極材料。
  17. 如請求項15之記憶體胞元，其中該經摻雜的電極材料為摻雜有矽的非晶碳。
  18. 如請求項15之記憶體胞元，其中該經摻雜的電極材料為摻雜有氮的矽化鎢。
  19. 如請求項15之記憶體胞元，其中該經摻雜的電極材料為摻雜有鎢的碳化矽。
  20. 一種形成相變記憶體結構之方法，其包含有：形成一第一、第二、以及第三電極，其具有一相變材料設置在該等第一及第二電極之間以及一選擇裝置材料設置在該等第二及第三電極之間，其中該等第一、第二、或第三電極中的至少一者包括具有從10至100mOhm‧cm之一電阻率的一經摻雜的電極材料。
  21. 如請求項20之方法，其中該經摻雜的電極材料係由沉積非晶碳和摻雜矽所形成。
  22. 如請求項21之方法，其中該矽被摻雜在該非晶碳中高達20at%。
  23. 如請求項20之方法，其中該經摻雜的電極材料係在一對氮摻雜足夠之分壓的氮氣環境中由共同濺射鎢和矽所形成。
  24. 如請求項23之方法，其中在共同濺射期間該氮是以從20 sccm至60sccm的一流速存在。
  25. 如請求項20之方法，其中該經摻雜的電極材料係由沉積一碳化矽材料和摻雜鎢所形成。
  26. 如請求項25之方法，其中該鎢被摻雜到該碳化矽材料中高達20at%。
TW105104807A 2015-03-27 2016-02-18 相變記憶體裝置中之材料及組件 TWI611605B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/671,204 US9741930B2 (en) 2015-03-27 2015-03-27 Materials and components in phase change memory devices
US14/671,204 2015-03-27

Publications (2)

Publication Number Publication Date
TW201644080A true TW201644080A (zh) 2016-12-16
TWI611605B TWI611605B (zh) 2018-01-11

Family

ID=55527666

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104807A TWI611605B (zh) 2015-03-27 2016-02-18 相變記憶體裝置中之材料及組件

Country Status (6)

Country Link
US (3) US9741930B2 (zh)
JP (1) JP6835330B2 (zh)
KR (1) KR101884714B1 (zh)
DE (1) DE102016103493A1 (zh)
TW (1) TWI611605B (zh)
WO (1) WO2016160223A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741930B2 (en) 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
CN111788673A (zh) * 2018-04-09 2020-10-16 索尼半导体解决方案公司 开关元件和存储装置以及存储器系统
US11659778B2 (en) 2020-02-11 2023-05-23 Micron Technology, Inc. Composite electrode material chemistry
CN112599667B (zh) * 2020-12-15 2024-06-18 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法
US11626288B2 (en) 2021-07-30 2023-04-11 Applied Materials, Inc. Integrated contact silicide with tunable work functions

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
AU2002248493A1 (en) 2002-02-22 2003-09-09 Intel Corporation Dual trench isolation for a phase-change memory cell and method of making same
WO2003073512A1 (en) * 2002-02-22 2003-09-04 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
JP2005536071A (ja) 2002-08-21 2005-11-24 オヴォニクス，インコーポレイテッド プログラム可能デバイスに原子層堆積法を利用する方法及び装置
US6811624B2 (en) * 2002-11-26 2004-11-02 United States Steel Corporation Method for production of dual phase sheet steel
US7049623B2 (en) * 2002-12-13 2006-05-23 Ovonyx, Inc. Vertical elevated pore phase change memory
US7646630B2 (en) 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
KR100651656B1 (ko) * 2004-11-29 2006-12-01 한국과학기술연구원 투명전도성 산화물 전극 접촉 재료를 갖는 상변화 메모리 셀
DE602005018744D1 (de) * 2005-04-08 2010-02-25 St Microelectronics Srl Lateraler Phasenwechselspeicher
KR100682946B1 (ko) * 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
KR100766504B1 (ko) 2006-09-29 2007-10-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20080113464A1 (en) 2006-10-10 2008-05-15 Savransky Semyon D Asymmetric chalcogenide device
US20090166601A1 (en) * 2008-01-02 2009-07-02 Ovonyx, Inc. Non-volatile programmable variable resistance element
US20090275198A1 (en) * 2008-05-01 2009-11-05 Smuruthi Kamepalli Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices
US8476686B2 (en) * 2008-07-09 2013-07-02 Infineon Technologies Ag Memory device and method for making same
JP5710606B2 (ja) * 2009-06-26 2015-04-30 東京エレクトロン株式会社 アモルファスカーボンのドーピングによるフルオロカーボン（ＣＦｘ）の接合の改善
US8828788B2 (en) 2010-05-11 2014-09-09 Micron Technology, Inc. Forming electrodes for chalcogenide containing devices
CN103597597B (zh) * 2011-06-10 2016-09-14 株式会社爱发科 可变电阻元件及其制造方法
WO2013032983A1 (en) 2011-08-26 2013-03-07 William Marsh Rice University Addressable siox memory array with incorporated diodes
JP2013069933A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置
JP2013122985A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
KR101925449B1 (ko) * 2012-11-29 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9166158B2 (en) * 2013-02-25 2015-10-20 Micron Technology, Inc. Apparatuses including electrodes having a conductive barrier material and methods of forming same
TWI506649B (zh) 2013-08-30 2015-11-01 Micron Technology Inc 記憶體陣列平面選擇
KR20160027708A (ko) * 2014-09-02 2016-03-10 에스케이하이닉스 주식회사 전자 장치
US9716225B2 (en) * 2014-09-03 2017-07-25 Micron Technology, Inc. Memory cells including dielectric materials, memory devices including the memory cells, and methods of forming same
US9299747B1 (en) * 2014-11-24 2016-03-29 Intel Corporation Electrode configurations to increase electro-thermal isolation of phase-change memory elements and associated techniques
US9419212B2 (en) * 2014-12-05 2016-08-16 Intel Corporation Barrier film techniques and configurations for phase-change memory elements
US9741930B2 (en) * 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices

Also Published As

Publication number Publication date
KR20160115706A (ko) 2016-10-06
KR101884714B1 (ko) 2018-08-03
US20200168794A1 (en) 2020-05-28
JP2018511164A (ja) 2018-04-19
DE102016103493A1 (de) 2016-09-29
WO2016160223A1 (en) 2016-10-06
US20170373248A1 (en) 2017-12-28
US11107985B2 (en) 2021-08-31
US9741930B2 (en) 2017-08-22
JP6835330B2 (ja) 2021-02-24
TWI611605B (zh) 2018-01-11
US20160284994A1 (en) 2016-09-29
US10497870B2 (en) 2019-12-03

Similar Documents

Publication Publication Date Title
TW201644080A (zh) 相變記憶體裝置中之材料及組件
KR101333751B1 (ko) 상변화 재료 및 상변화형 메모리 소자
TWI489667B (zh) 相變化記憶體元件
KR102314670B1 (ko) 라미네이트 확산 장벽들 및 관련된 디바이스들 및 방법들
WO2012001599A2 (en) Method for manufactoring a carbon-based memory element and memory element
US20100078621A1 (en) Method to reduce reset current of pcm using stress liner layers
US20180301627A1 (en) Materials and components in phase change memory devices
Jin et al. Resistive switching in reactive cosputtered MFe2O4 (M= Co, Ni) films
US8379440B2 (en) Metallic-glass-based phase-change memory
CN105304815A (zh) 一种用于低功耗相变存储器的多层纳米复合薄膜材料及其制备方法
CN102610745B (zh) 用于相变存储器的Si-Sb-Te基硫族化合物相变材料
Park et al. Phase transition characteristics and nonvolatile memory device performance of ZnxSb100-x alloys
CN111876731B (zh) 一种Ca掺杂碲化锑超稳相变存储薄膜材料及其制备方法
Lee et al. Demonstration of a reliable high speed phase-change memory using Ge-doped SbTe
JP7097599B2 (ja) 相変化材料および相変化材料を用いた相変化型メモリ素子
Jo et al. Multi-valued resistive switching characteristics in WO x/AlO y heterojunction resistive switching memories
Hsu et al. A study of negative resistance effect of CuxO RRAM fabricated by using a sol-gel method
WO2013060034A1 (zh) 用于相变存储器的硅掺杂的铋碲基存储材料及制备方法
KR101010169B1 (ko) 상변화 메모리 장치 및 그 형성 방법
GYANATHAN Multi-Level Phase Change Random Access Memory (PCRAM) Devices with Ultrathin Barrier Layers
He Impacts of ion irradiation on HfO2-based resistive random access memory devices
Huang et al. Investigation of resistive switching properties in Sm 2 O 3 memory devices
He Impacts of Ion Irradiation on Hafnium oxide-based Resistive Random Access Memory Devices