TW201635525A - 高電子遷移率電晶體及半導體裝置 - Google Patents

高電子遷移率電晶體及半導體裝置 Download PDF

Info

Publication number
TW201635525A
TW201635525A TW104141081A TW104141081A TW201635525A TW 201635525 A TW201635525 A TW 201635525A TW 104141081 A TW104141081 A TW 104141081A TW 104141081 A TW104141081 A TW 104141081A TW 201635525 A TW201635525 A TW 201635525A
Authority
TW
Taiwan
Prior art keywords
drain
gate
source
field plate
heterojunction
Prior art date
Application number
TW104141081A
Other languages
English (en)
Other versions
TWI692103B (zh
Inventor
阿雷克斯 庫狄莫夫
賈莫 瑞丹尼
劉玲玲
Original Assignee
電源整合公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 電源整合公司 filed Critical 電源整合公司
Publication of TW201635525A publication Critical patent/TW201635525A/zh
Application granted granted Critical
Publication of TWI692103B publication Critical patent/TWI692103B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明描述了一種高電子遷移率電晶體(HEMT)，該高電子遷移率電晶體包括多個場板。在第一實施方式中，HEMT包括：第一半導體材料及第二半導體材料，該第一半導體材料及該第二半導體材料被設置以形成一異質結，在該異質結處出現二維電子氣；以及一源極電極、一漏極電極及一柵極電極。該柵極電極被設置以調節在該源極電極及該漏極電極之間該異質結中的導電性。柵極具有一漏極側邊緣。一連接柵極的場板被設置在該柵極電極的漏極側邊緣之上並且朝向漏極橫向延伸。一第二場板被設置在該連接柵極的場板的漏極側邊緣之上並且朝向漏極橫向延伸。

Description

高電子遷移率電晶體及半導體裝置 【優先權聲明】
本申請案主張於2013年12月27日提出申請之美國臨時申請案第61/921,140號，該等美國臨時申請案係以引用之方式全文併入本文中。
本發明涉及高電子遷移率電晶體，具體而言，涉及高電子遷移率電晶體的場板及其他部件的設計。
高電子遷移率電晶體(High-electron-mobility transistors,HEMTs)也被稱為異質結場效應電晶體(Heterostructure field-effect transistors,HFETs)-，是包括一個充當電晶體溝道的異質結的場效應電晶體。在HEMT中，由柵極調節異質結溝道中“二維電子氣”的導電性。
儘管二十世紀七十年代後期發明了HEMT並且HEMT在一些應用(例如，毫米波切換)中取得了商業成功，但是一些HEMT(例如，用於功率電子設備的基於氮化鎵的HEMT)的商業開發比期望的要慢。
場板是通常是導電元件，其通常被用於更改半導體裝置中的電場的輪廓。通常，場板被設計以減小半導體裝置中的電場的峰值，因此改善了包括場板的裝置的擊穿電壓及壽命。
在HEMT(例如基於氮化鎵的HEMT)中，人們認為場板還減小了通常被稱為“直流到射頻分散”或“漏極電流崩塌”的寄生效應。在相對較高頻率(例如，無線電頻率)的運行期間，受此寄生效應影響的裝置達到的漏極電流水準比在直流(dc)運行期間達到的漏極電流水準低。寄生效應被認為是由於介面狀態的相對慢的回應時間引起的。
已經進行了對HEMT中的場板的長度的實驗研究。例如，研究人員已經描述，在一些HEMT裝置中，在連接柵極的場板朝向漏極延伸一定距離之後擊穿電壓接近一個最大值(即，“飽和”)。連接了柵極的場板進一步朝向漏極延伸超過飽和長度時擊穿電壓有很小的改善或沒有改善。因為柵極的輸入電容隨著連接了柵極的場板接近漏極而增大，已經介紹，一旦達到飽和長度，就限制了連接柵極的場板朝向漏極的延伸。
描述了包括場板的高電子遷移率電晶體。在第一實施方式中，HEMT包括：第一半導體材料及第二半導體材料，該第一半導體材料及該第二半導體材料被設置以形成一個異質結，在該異質結處出現二維電子氣(two-dimensional electron gas)；一個源極電極，一個漏極電極及一個柵極電極，該柵極電極被設置以調節在該源極電極及該漏極電極之間該異質結中的導電性(conduction)，該柵極具有一個漏極側邊緣；一個連接柵極的場板，其被設置在該柵極電極的漏極側邊緣之上(above)並且朝向漏極橫向延伸；以及第二場板，其被設置在該連接柵極的場板的漏極側邊緣之上並且朝向漏極橫向延伸。
在第二實施方式中，HEMT包括：第一半導體材料及第二 半導體材料，該第一半導體材料及該第二半導體材料被設置以形成一個異質結，在該異質結處出現二維電子氣；一個源極電極，一個漏極電極及一個柵極電極，該柵極電極被設置以調節在該源極電極及該漏極電極之間該異質結中的導電性，柵極具有一個漏極側邊緣；一個連接柵極的場板，其被設置在該柵極電極的漏極側邊緣之上並且朝向漏極橫向延伸；以及一個第二場板，其被設置在該連接柵極的場板的漏極側邊緣之上並且朝向漏極橫向延伸。在斷開狀態中：該異質結中的第一電場從該連接柵極的場板的漏極側邊緣朝向漏極延伸；該異質結中的第二電場從該第二場板的漏極側邊緣朝向源極延伸；且僅在源極及漏極之間的電勢差超過當該異質結在該第二場板的漏極側邊緣附近的部分中的電荷載流子被耗盡時源極及漏極之間的電勢差時，該第一電場首次與該第二電場重疊。
在第三實施方式中，半導體設備包括：一個襯底；第一有源層，其被設置在該襯底上方(over)；第二有源層，其被設置在該第一有源層上，使得一個橫向導電溝道出現在該第一有源層及該第二有源層之間；一個源極電極及一個漏極電極；第一鈍化層，其被設置在該第二有源層上方；一個柵極電極，其被設置在該第一鈍化層上方；第二鈍化層，其被設置在該柵極電極上方；一個柵極場板，其延伸超出該柵極電極的最靠近該漏極電極的邊緣一個第一距離；第三鈍化層，其被設置在該第一金屬圖案上方；以及第二場板，其被電連接到該源極電極及該柵極電極中的一個並且延伸超出該柵極場板的最靠近該漏極電極的邊緣一個第二距離。該第二場板的邊緣與該漏極電極的鄰近該第二場板的第一 延伸(extension)間隔一個第三距離。該第一距離被選擇為使得對於第一漏極偏置大於在較低閾值之上的可用柵極擺幅的絕對值，當該橫向導電溝道的在該柵極電極下方的部分被夾斷(pinch off)時，柵極邊緣場增量(gate edge field increment)被截止(cut off)。
第一實施方式、第二實施方式及第三實施方式中的每個均可以包括下面的特徵中的一個或多個。
在斷開狀態中並且在源極及漏極之間的電勢差超過柵極擺幅的絕對值時，該異質結在該連接柵極的場板的漏極側邊緣附近的部分中的電荷載流子被耗盡，電荷載流子的耗盡有效地使在該柵極電極的漏極側邊緣附近該異質結中的橫向電場飽和。在源極及漏極之間的電勢差介於該柵極擺幅的絕對值的2-5倍之間時，電荷載流子可以被耗盡。例如，在源極及漏極之間的電勢差介於該柵極擺幅(gate swing amplitude)的絕對值的3-4倍之間時，電荷載流子被耗盡。
在斷開狀態中並且在源極及漏極之間的電勢差超過當該異質結在該連接柵極的場板的漏極側邊緣附近的部分中的電荷載流子被耗盡時的電勢差時，該異質結在該第二場板的漏極側邊緣附近的部分中的電荷載流子可以被耗盡，電荷載流子的耗盡有效地使在該連接柵極的場板的漏極側邊緣附近該異質結中的橫向電場飽和。例如，該異質結在該第二場板的漏極側邊緣附近的部分中的電荷載流子被耗盡時的電勢差介於該異質結在該連接柵極的場板的漏極側邊緣附近的部分中的電荷載流子被耗盡時的電勢差的三倍至五倍之間。例如，在斷開狀態中：該異質結中的第一電場從該連接柵極的場板的漏極側邊緣朝向漏極延伸；該 異質結中的第二電場從該第二場板的漏極側邊緣朝向源極延伸；且僅在源極及漏極之間的電勢差超過當該異質結在該第二場板的漏極側邊緣附近的部分中的電荷載流子被耗盡時源極及漏極之間的電勢差時，該第一電場首次與該第二電場重疊。
HEMT或者半導體裝置可以包括第三場板，該第三場板被設置在該第二場板的漏極側邊緣之上並且朝向漏極橫向延伸。在斷開狀態中並且在源極及漏極之間的電勢差超過當該異質結在該第二場板的漏極側邊緣附近的部分中的電荷載流子被耗盡時源極及漏極之間的電勢差時，由於該異質結及該第三場板之間的豎向定向的電壓差，該異質結的在漏極附近的部分被耗盡。該第三場板可以是連接源極的場板。
在HEMT或者半導體裝置中，在斷開狀態中：該異質結中的第一電場可以從該連接柵極的場板的漏極側邊緣朝向漏極延伸；該異質結中的第二電場從該第二場板的漏極側邊緣朝向源極延伸；且僅在源極及漏極之間的電勢差超過當該異質結在該第二場板的漏極側邊緣附近的部分中的電荷載流子被耗盡時源極及漏極之間的電勢差時，該第一電場可以首次與該第二電場重疊。僅在源極及漏極之間的電勢差處於源極及漏極之間的電勢差超過當該異質結在該第二場板的漏極側邊緣附近的部分中的電荷載流子被耗盡時源極及漏極之間的電勢差時，該第一電場可以首次與該第二電場重疊(overlap)。
HEMT或者半導體裝置可以在該第一半導體材料及該第二半導體材料之上包括一個或多個絕緣材料層並且一個載流子面密度可以在該異質結處出現。在以規定的運行參數長期運行之後達到一個穩定狀 態以後，該絕緣材料層中每單位面積的電荷缺陷的數目小於該載流子面密度。例如，該絕緣材料層中每單位面積的電荷缺陷的數目可以小於該載流子面密度的10%。
HEMT或者半導體裝置可以包括GaN及AlGaN。HEMT或者半導體裝置可以包括一個氮化鋁矽層以將該柵極電極與該第二半導體材料層隔離。
在HEMT或半導體裝置中，在斷開狀態中並且在源極及漏極之間的電勢差超過當該異質結在該第二場板的漏極側邊緣附近的部分中的電荷載流子被耗盡時源極及漏極之間的電勢差時，由於該異質結及該第三場板之間的豎向定向的壓差，該異質結在漏極附近的部分被耗盡。
在HEMT或半導體裝置中，在斷開狀態中，一個源極電極及一個漏極電極可以被設置在該第二有源層上方。柵極場板可以由設置在該第二鈍化層上的第一金屬圖案限定，該第一金屬圖案在整個該柵極電極的上方橫向延伸。該第二場板可以是由設置在該第三鈍化層上的第二金屬圖案限定的源極場板。第二金屬圖案可以被電連接至該源極電極並且在整個該第一金屬圖案的上方橫向延伸並且進一步延伸超出該第一金屬圖案的最靠近該漏極電極的邊緣該第二距離。該第二金屬圖案的一個邊緣可以與該漏極電極的鄰近該第二金屬圖案的該第一延伸間隔該第三距離。
HEMT或者半導體裝置可以包括第四鈍化層，其被設置在該第二金屬圖案上方；一個遮罩包裹物，其由設置在該第四鈍化層上的第三金屬圖案限定。該第三金屬圖案可以被電連接至該源極電極，並且 該第三金屬圖案在該橫向導電溝道的大部分上方橫向延伸使得該第三金屬圖案具有一個距離該漏極電極的鄰近該第三金屬圖案的第二延伸一個第三距離的邊緣。該第三金屬圖案及該漏極電極的第二延伸之間的邊緣到邊緣距離可以介於2微米到6微米之間。該第四鈍化層的厚度可以介於0.5微米到2微米之間。該第一漏極偏置可以是在閾值之上的可用柵極擺幅的絕對值的約2-5倍。對於大於由該柵極場板提供的柵極邊緣場(gate edge field)的截止偏置(cut-off bias)的第二漏極偏置，當該橫向導電溝道的在該柵極電極下方的部分被夾斷時，該第二距離足以為該柵極場板的邊緣場提供截止。例如，該第二漏極偏置可以是該第一漏極偏置的約2.5-10倍。該第二距離可以至少足夠長，以使得在該第二金屬圖案下方的橫向耗盡延伸(lateral depletion extension)不應在該橫向導電溝道在該第二金屬圖案的最靠近該漏極邊緣的邊緣下方被豎向地夾斷之前達到該第二圖案的邊緣。該第一距離可以介於1.5微米到3.5微米之間。該第二距離可以介於2.5微米到7.5微米之間，該第三距離介於2微米到6微米之間。該柵極電極及該漏極電極之間的邊緣到邊緣距離可以介於8微米到26微米之間。該第三鈍化層的厚度可以介於0.35微米到0.75微米之間。
100、200、300‧‧‧HEMT
105‧‧‧第一半導體材料
110‧‧‧第二半導體材料
115‧‧‧異質結
120‧‧‧二維電子氣
125‧‧‧源極電極
130‧‧‧漏極電極
135‧‧‧柵極電極、場板結構
140‧‧‧連接柵極的場板
145‧‧‧連接源極的場板
150、160、170、220、320‧‧‧漏極側邊緣
155‧‧‧第一絕緣材料層
165‧‧‧第二絕緣材料層
175‧‧‧第三絕緣材料層
180、225‧‧‧源極過孔構件
185、190、230‧‧‧漏極過孔構件
195‧‧‧第四絕緣材料層
210、305‧‧‧場板結構
245‧‧‧第五絕緣材料層
310‧‧‧第二連接柵極的場板
325‧‧‧柵極過孔構件
405、420、605、620、720、820、920‧‧‧圖表
410、425、610、625、725、825、925‧‧‧軸線
415、615、630、730、830、930‧‧‧橫坐標
435、445‧‧‧電壓變化
430、440、450‧‧‧局部最大值
455‧‧‧漏極附近
805‧‧‧異質結的部分
d0、d1、d2、d3、d4、d11‧‧‧橫向距離
d5、d6、d7、d8‧‧‧豎向距離
△VSD‧‧‧電勢差
VD1、VD2、VD3、VD4、VD5、VD6、VD7‧‧‧漏極電勢
第1圖示意性描述一橫向溝道HEMT之剖面示意圖。
第2圖示意性描述一橫向溝道HEMT之剖面示意圖。
第3圖示意性描述一橫向溝道HEMT之剖面示意圖。
第4A圖及第4B圖分別示意性地表示在處於斷開狀態的HEMT 的一些實施方式的源極及漏極之間異質結處的電壓及電場的圖 表。
第5A圖及第5B圖分別示意性地表示在處於接通狀態的HEMT的一些實施方式的源極及漏極之間異質結處的電壓及電場的圖表。
第6A圖及第6B圖分別示意性地表示對於固定的源極及柵極電勢但是多個不同的分立的漏極電勢，在處於斷開狀態的HEMT的一些實施方式的源極及漏極之間異質結處的電壓及電場的圖表。
第7圖是示意性地表示對於固定的源極及柵極電勢但是多個不同的分立的漏極電勢，在處於斷開狀態的HEMT的一些實施方式的源極及漏極之間異質結處的電場的圖表。
第8圖是示意性地表示對於固定的源極及柵極電勢但是多個不同的分立的漏極電勢，在處於斷開狀態的HEMT的一些實施方式的源極及漏極之間異質結處的電場的圖表。
第9圖是示意性地表示對於固定的源極及柵極電勢但多個不同的分立的漏極電勢，處於斷開狀態的HEMT的一些實施方式的異質結處的電場的圖表。
第1圖是橫向溝道HEMT 100的剖面示意圖。HEMT 100包括彼此接觸以形成異質結115的第一半導體材料105及第二半導體材料110。由於半導體材料105、110的材料屬性，120在異質結115處出現二維電子氣。HEMT 100還包括源極電極125、漏極電極130及柵極電極135。柵極電極135的選擇性偏置調節源極電極125及漏極電極130之間的導電 率。
HEMT 100還包括豎向分層的場板結構135。在所例示的實施方式中，場板結構135是一個包括連接柵極的場板(gate-connected field plate)140及連接源極的場板(source-connected field plate)145的雙場板結構。連接柵極的場板140電連接到柵極電極135。連接源極的場板145電耦合到源極電極125。
在所例示的實施方式中，柵極電極135、連接柵極的場板140以及連接源極的場板145每個均具有大致矩形截面。柵極電極135包括底部、漏極側邊緣150。漏極側邊緣150被設置成從源極電極125的一側朝向漏極電極130一個橫向距離d0並且在第二半導體材料110之上一個豎向距離d5。漏極側邊緣150通過第一絕緣材料層155與第二半導體材料110豎向地間隔開。連接柵極的場板140包括底部、漏極側邊緣160。漏極側邊緣160被設置成從源極電極125的一側朝向漏極電極130一個橫向距離d0+d1並且在第二半導體材料110之上一個豎向距離d5+d6。漏極側邊緣160通過第一絕緣材料層155及第二絕緣材料層165與第二半導體材料層110豎向地間隔開。連接源極的場板145包括底部、漏極側邊緣170。漏極側邊緣170被設置成從源極電極125的一側朝向漏極電極130一個橫向距離d0+d1+d3並且在第二半導體材料110之上一個豎向距離d5+d6+d7。漏極側邊緣170通過第一絕緣材料層155、第二絕緣材料層165及第三絕緣材料層175與第二半導體材料層110豎向地間隔開。如下文進一步討論的，在特定偏置條件下，柵極電極135、連接柵極的場板140及連接源極的場板145中的每個及異質結115之間的電場在各自的邊緣150、160、170處最高。
柵極電極135可以以多種不同的方式電連接到連接柵極的場板140。在所例示的實施方式中，柵極電極135及連接柵極的場板140之間的連接是在截面的外部。在其他實施方式中，柵極電極135及連接柵極的場板140可以由將在所例示的實施方式中呈現的具有大致L形截面的單一構件形成。
源極電極125可以以多種不同的方式電連接到連接源極的場板145。在所例示的實施方式中，源極電極125通過源極過孔構件(via member)180電連接到連接源極的場板145。在其他實施方式中，源極電極125可以在例示的截面的外部電連接到連接源極的場板145。
在所例示的實施方式中，漏極130電連接到一對漏極過孔構件185、190。漏極過孔構件185、190延伸穿過第三絕緣材料層175，達到與連接源極的場板145相同的豎向水準，因此用作漏極130的延伸。由於過孔構件190與連接源極的場板145處於相同的豎向水準上，因此過孔構件190是漏極130到連接源極的場板145的最近的延伸。連接源極的場板145的包括底部、漏極側邊緣170的一側被設置成在相同的豎向水準上遠離漏極過孔構件190一個橫向距離d4。在一些實施方式中，橫向距離d4不大於為了特定裝置的裝置壽命而維持特定裝置的橫向電介質擊穿電壓所需要的橫向距離。在所例示的實施方式中，連接源極的場板145及漏極過孔構件190被第四絕緣材料層195覆蓋。第四絕緣材料層195從第三絕緣材料層175的頂部表面延伸一個距離d8。
在所例示的實施方式中，源極電極125及漏極電極130二者都直接安置在第二半導體材料110的上表面上以與其形成電接觸。情況不 是必須如此。例如，在一些實施方式中，源極電極125及/或漏極電極130穿透到第二半導體材料110中。在一些實施方式中，此穿透足夠深以至於源極電極125及/或漏極電極130接觸異質結115或甚至穿過異質結115。作為另一個實施例，在一些實施方式中，一個或多個填隙膠金屬或其他導電材料被設置在源極電極125及/或漏極電極130與半導體材料105、110中的一個或兩個之間。
在所例示的實施方式中，柵極電極135通過具有均勻厚度d5的單個電絕緣層155與第二半導體材料110電絕緣。情況不是必須如此。例如，在其他實施方式中，可以使用一多層(multi-layer)來使得柵極電極135與第二半導體材料110絕緣。作為另一個實施例，可以使用具有非均勻厚度的單層或多層來使得柵極電極135與第二半導體材料110絕緣。
橫向溝道HEMT 100的多個特徵可以由多種不同的材料形成。例如，第一半導體材料105可以是：GaN、InN、Aln、AlGaN、InGaN、AlIn-Gan。在一些實施方式中，第一半導體材料105還可以包括含有砷的化合物半導體，諸如：GaAs、InAs、AlAs、InGaAs、AlGaAs、InAlGaAs中的一個或多個。第二半導體材料110可以是例如：AlGaN、GaN、InN、Aln、InGaN、AlIn-GaN。第二半導體材料110還可以包括含有砷的化合物半導體，諸如：GaAs、InAs、AlAs、InGaAs、AlGaAs、InAlGaAs中的一個或多個。第一半導體材料105及第二半導體材料110-還可以被稱為“有源層”的組分被定制成使得在異質結115處形成二維電子氣120。例如，在一些實施方式中，第一半導體材料105及第二半導體材料110的組分可以被定制成使得在異質結115處出現介於1011cm-2到1014cm-2之間的載流子面 密度，例如在異質結115處出現介於5×1012cm-2到5×1013cm-2之間或介於8×1012cm-2到1.2×1013cm-2之間的載流子面密度(sheet carrier density)。半導體材料105、110可以形成在一個襯底之上，例如形成在氮化鎵、砷化鎵、碳化矽、藍寶石、矽或其他襯底之上。半導體材料105可以直接接觸這樣的襯底或可以存在一個或多個中間層。
源極電極125、漏極電極130及柵極電極135可以由多種電導體製成，該電導體包括例如金屬(諸如：Al、Ni、Ti、TiW、TiN、TiAu、TiAlMoAu、TiAlNiAu、TiAlPtAu等)。第一絕緣材料層155可以由適合於形成柵極絕緣體的多種電介質製成，該電介質包括例如氧化鋁(Al2O3)、二氧化鋯(ZrO2)、氮化鋁(AlN)、氧化鉿(HfO2)、二氧化矽(SiO2)、氮化矽(Si3N4)、鋁氮化矽(AlSiN)或其他合適的柵極電介質材料。第二絕緣材料層165、第三絕緣材料層175及第四絕緣材料層195可以由多種電介質(包括例如氮化矽、氧化矽、氮氧化矽等)製成。第一絕緣材料層155、第二絕緣材料層165、第三絕緣材料層175及第四絕緣材料層195還可以被稱為“鈍化(passivation)層”，因為層155、165、175、195每個均阻礙或阻止在各自下面的第二半導體材料110或層155、165、175中的表面狀態的形成及/或充電。
在一些實施方式中，第二絕緣材料層165、第三絕緣材料層175及第四絕緣材料層195具有定制的組分及品質，使得-在以特定的運行參數長期運行使得達到穩定狀態之後-在絕緣材料層165、175、195中每單位面積的電荷缺陷的數目小於異質結處的載流子面密度。換句話說，絕緣材料層165、175、195的每個三維缺陷密度及相應的那個層的厚 度的乘積的總及小於異質結115處的(二維)載流子面密度。例如，在一些實施方式中，絕緣材料層165、175、195中每單位面積的電荷缺陷的數目小於異質結115處的載流子面密度的20%或10%。在一些實施方式中，HEMT 100及本文中描述的其他HEMT包括一個夾層，例如AlN夾層。
源極電極125被設置成距離漏極電極130一個橫向距離d2。在一些實施方式中，橫向距離d2介於5微米到50微米之間，例如介於9微米到30微米之間。在一些實施方式中，橫向距離d1介於1微米到5微米之間，例如介於1.5微米到3.5微米之間。在一些實施方式中，第三絕緣材料層175的厚度介於0.2微米到1微米之間，例如介於0.35微米到0.75微米之間。在一些實施方式中，橫向距離d4介於1微米到8微米之間，例如介於2微米到6微米之間。在一些實施方式中，第四絕緣材料層195的厚度介於0.4微米到3微米之間，例如介於0.5微米到2微米之間。在一些實施方式中，橫向距離d3介於1微米到10微米之間，例如介於2.5微米到7.5微米之間。
第2圖是橫向溝道HEMT 200的剖面示意圖。除了半導體材料105、110、電極125、130、135，以及過孔構件180、185、190，HEMT 200還包括豎向分層的場板結構205。場板結構205是一個三層場板結構，該三層場板結構不僅包括連接柵極的場板140及連接源極的場板145，而且還包括第二連接源極的板210。第二連接源極的板210電連接到源極電極125。第二連接源極的板210覆蓋柵極電極135、柵極場板140及連接源極的場板145。
在一些實施方式中，第二連接源極的板210用作所謂的“遮 罩包裹物(shield wrap)”。如上文討論的，一些HEMT受到被認為至少部分由於高速運行期間表面電荷與環境的交換而出現的寄生的直流到射頻分散的影響。具體地，表面狀態隨著HEMT受到的相對低響應時間及高頻率運行而充電及放電。金屬遮罩包裹物可以通過改善遮罩表面狀態且防止表面電荷的交換來削弱或消除這些影響。在一些實施方式中，第二連接源極的板210用作一個場板，以減小HEMT中的電場的峰值，例如在異質結115及例如連接源極的場板145的底部、漏極側邊緣170或者連接柵極的場板310(第3圖)的底部、漏極側邊緣320之間的電場的峰值。在一些實施方式中，第二連接源極的板210還用於耗盡異質結115的電荷載流子，如下文進一步討論的。在一些實施方式中，第二連接源極的板210起多種作用，即充當遮罩包裹物、場板以及起耗盡異質結115的作用中的兩個或更多個。任何裝置中的第二連接源極的板210的具體能力將是許多不同的幾何參數、材料參數以及運行參數中的任意個的函數。因為連接源極的板210執行一個或多個角色的可能性，所以本文中其被簡單稱為“連接源極的板”。
在所例示的實施方式中，第二連接源極的板210具有大致矩形截面。第二連接源極的板210包括底部、漏極側邊緣220。漏極側邊緣220被設置成從源極電極125的一側朝向漏極電極130一個橫向距離d0+d1+d3+d11並且在第二半導體材料110之上一個豎向距離d5+d6+d7+d8。在一些實施方式中，橫向距離d0+d1+d3+d11大於或者等於豎向距離d5+d6+d7+d8的二倍。例如，橫向距離d0+d1+d3+d11可以大於或者等於豎向距離d5+d6+d7+d8的三倍。漏極側邊緣220通過第一絕緣材料 層155、第二絕緣材料層165、第三絕緣材料層175及第四絕緣材料層195與第二半導體材料110豎向地間隔開。如下文進一步討論的，在特定偏置條件下，第二連接源極的板210及異質結115之間的電場在底部、漏極側邊緣220處最高。
第二連接源極的板210可以以多種不同的方式電連接到源極電極125。在所例示的實施方式中，源極電極125通過源極過孔構件225電連接到第二連接源極的板210。在其他實施方式中，源極電極125可以在所例示的截面外部電連接到第二連接源極的板210。
在所例示的實施方式中，漏極130通過過孔構件185、190電連接到另一個漏極過孔構件230。漏極過孔構件230延伸穿過第四絕緣材料層195，達到與第二連接源極的板210相同的豎向水準，因此用作漏極130的延伸。由於過孔構件230與第二連接源極的板210在相同的豎向水準上，因此過孔構件230是漏極130到第二連接源極的板210的最近的延伸。第二連接源極的板210的包括底部、漏極側邊緣220的一側被設置成在相同的豎向水準上遠離漏極過孔構件230一個橫向距離d9。在所例示的實施方式中，第二連接源極的板210及漏極過孔構件230被第五絕緣材料層245覆蓋。第五絕緣材料層245從第四絕緣材料層195的頂部表面延伸一個距離d10。
在一些實施方式中，d1+d3+d4介於5微米到35微米之間，例如介於8微米到26微米之間。在一些實施方式中，橫向距離d9介於1微米到10微米之間，例如介於2微米到6微米之間。在一些實施方式中，第二絕緣材料層165、第三絕緣材料層175、第四絕緣材料層195及第五絕緣 材料層245具有定制的組分及品質，使得-在以特定的運行參數長期運行以使得達到穩定狀態之後-在絕緣材料層165、175、195、245中每單位面積的電荷缺陷的數目小於異質結處的載流子面密度。換句話說，絕緣材料層165、175、195、245的每個三維缺陷密度及相應的那個層的厚度的乘積的總和小於異質結115處的(二維)載流子面密度。例如，在一些實施方式中，在絕緣材料層165、175、195、245中每單位面積的電荷缺陷的數目小於異質結115處的載流子面密度的20%或10%。
第3圖是橫向溝道HEMT 300的剖面示意圖。除了半導體材料105、110、電極125、130、135以及過孔構件180、185、190、225、230，HEMT 300還包括豎向分層的場板結構305。場板結構305是一個三層場板結構，該三層場板結構不僅包括連接柵極的場板140及第二連接源極的板210，而且還包括第二連接柵極的場板310。第二連接柵極的場板310電連接到柵極電極135。
在所例示的實施方式中，第二連接柵極的場板310具有大致矩形截面。第二連接柵極的場板310包括底部、漏極側邊緣320。漏極側邊緣320被設置成從源極電極125的一側朝向漏極電極130一個橫向距離d0+d1+d3並且在第二半導體材料110之上一個豎向距離d5+d6+d7。漏極側邊緣320通過第一絕緣材料層155、第二絕緣材料層165、第三絕緣材料層175與第二半導體材料110豎向地間隔開。如下文進一步討論的，在特定偏置條件下，第二連接柵極的場板310及異質結115之間的電場在底部、漏極側邊緣320處最高。
第二連接柵極的場板310可以以多種不同的方式電連接到 柵極電極135。在所例示的實施方式中，第二連接柵極的場板310通過柵極過孔構件325電連接到連接柵極的場板140。連接柵極的場板140進而在所例示的截面外部連接到柵極125。在其他實施方式中，第二連接柵極的場板310可以在所例示的截面外部電連接到連接柵極的場板140及/或柵極電極135與連接柵極的場板140可以在所例示的截面中被連接。
在運行中，HEMT(諸如HEMT 100、HEMT 200、HEMT 300)通過偏置各自的柵極電極135在接通(ON)狀態及斷開(OFF)狀態之間切換。通常，HEMT 100、HEMT 200、HEMT 300是當柵極及源極之間的電勢差是零時導電的耗盡模式裝置。為了將耗盡模式裝置切換成斷開狀態，使柵極相對於源極負偏置。在許多應用中，期望HEMT的接通狀態電阻盡實際可能地低，以免例如HEMT中的功率損失不期望地變高及/或HEMT過度變熱。為了減小HEMT的接通狀態電阻，通常使柵極相對於源極正偏置。
作為一個實際問題，不可能在柵極及源極之間施加不適當的大電勢差，即使這些電勢差在理論上會具有一些有益效果，例如，進一步減小HEMT的接通狀態電阻。具體地，柵極及源極之間的電勢差受HEMT的幾何參數、材料參數及運行參數的相互影響的約束。例如，柵極及源極之間過度的電勢差可以導致具有特定厚度及密度的中間材料的退化及/或電介質擊穿、電子滿溢到在第二半導體層110且俘獲在第二半導體層110內、以及熱電子俘獲在第一絕緣材料層155內。由於此原因，在一定範圍的溫度及其他運行參數內，對於給定裝置，柵極及源極之間的電勢差的運行範圍被約束到一定範圍的值。柵極及源極之間的電勢差的此運 行範圍被稱為可用柵極擺幅。在許多GaN HEMT設備中，在柵極及源極之間應用1伏到10伏量級的電勢差。可用柵極擺幅因此大致在10伏的量級上。例如，在一些GaN HEMT設備中，可用柵極擺幅是30伏或更小，例如20伏或更小。在耗盡模式HEMT中，可用柵極擺幅在從負的斷開狀態較低閾值到正的上限的範圍內變動。在當柵極及源極之間的電勢差是零時處於斷開狀態的增強模式裝置中，可用柵極擺幅可以在從零電勢差較低閾值最高到正值上限的範圍內變動。
相反，在許多功率切換應用中，HEMT的源極及漏極之間的電勢差△VSD可以是100伏的量級，例如在500△VDC以上，例如大約650△VDC。在這樣的應用中，如果柵極擺幅在10伏的量級上，則源極及漏極之間的電勢差△VSD的幅度以及源極及柵極二者之間的電勢差△VSG的幅度顯著大於柵極及源極之間的電勢差的幅度。鑒於此，儘管事實是在現實世界裝置中將存在差別，但是下文圖表中的示意性表示是互換邊緣170、320。
第4A圖及第4B圖是分別示意性地表示在處於斷開狀態的HEMT的一些實施方式的源極及漏極之間異質結處的電壓及電場的圖表405、圖表410。HEMT實施方式包括至少一個雙場板結構(例如，第1圖)或三層場板結構或更多層場板結構(例如，第2圖、第3圖)。應理解，圖表405及圖表410是高度示意性表示，因為電壓及電場是多種參數的函數，該多種參數包括但不限於幾何參數(包括，例如HEMT特徵的數目、尺度及佈置)、材料參數(包括，例如材料的電介質常數、材料密度、功函數、摻雜濃度、缺陷濃度、表面狀態組分以及表面狀態濃度)以及運 行參數(包括，例如溫度、柵極電壓以及源極-漏極電壓)。此外，即使對於單個裝置，這樣的參數可以隨著時間改變，例如，隨著裝置年齡或運行狀態改變而改變。線的斜率、峰的幅度、峰的數目以及其他特性將因此變化，例如取決於特定裝置及運行條件。圖表405及圖表410因此應被解釋為出於教導、例示目的的示意性表示。
圖表405包括軸線410及橫坐標415。沿著軸線410的豎向位置表示電壓。沿著橫坐標415的橫向位置表示在源極及漏極之間沿著HEMT的異質結的橫向位置。圖表420包括軸線425及橫坐標430。沿著軸線425的豎向位置表示電場的幅度。沿著橫坐標430的橫向位置表示在源極及漏極之間沿著HEMT的異質結的橫向位置。出於例示目的，沿著橫坐標415、430的橫向位置參照HEMT 100(第1圖)、HEMT 200(第2圖)、HEMT 300(第3圖)的邊緣150、160、170、320。
在所例示的參數下，異質結在源極附近420是基本上導電的並且處於近似等於源極電壓VS的電壓。因此，源極附近420的電場近似為零。在所例示的偏置條件下-其中柵極被偏置以局部地耗盡來自異質結的電荷載流子，異質結的每單位長度的電阻抗在柵極附近增大並且幾乎在柵極的底部、漏極側邊緣150的正下方達到局部最大值。在柵極的底部、漏極側邊緣150附近的電荷載流子的局部耗盡引起電壓變化425及電場中的局部最大值430。
來自異質結的電荷載流子被柵極耗盡減少了朝向漏極的移動。因此，異質結的每單位長度的電勢的變化及異質結的電場均減小。然而，在例示性參數下-其中連接柵極的場板還被設置且被偏置成局部 耗盡來自異質結的電荷載流子，異質結的每單位長度的電阻抗再次增大並且幾乎在連接柵極的場板的底部、漏極側邊緣160的正下方達到局部最大值。在連接柵極的場板的增大的電阻抗導致每單位長度的電壓中的相對較高的變化435以及電場中的局部最大值440。
來自異質結的電荷載流子被連接柵極的場板耗盡還減少了朝向漏極的移動。因此，異質結的每單位長度的電勢的變化及異質結的電場均減小。然而，在例示性參數下-其中連接源極的場板還被設置且被偏置成局部耗盡來自異質結的電荷載流子，異質結的每單位長度的電阻抗再次增大並且幾乎在連接源極的場板145的底部、漏極側邊緣170的正下方或者連接柵極的場板310的底部、漏極側邊緣320的正下方達到局部最大值。在連接源極的場板附近的增大的電阻抗導致每單位長度的電壓中的相對較高的變化445以及電場中的局部最大值450。
在例示性參數下，來自異質結的電荷載流子被連接源極的場板耗盡也減少了朝向漏極的移動。異質結在漏極附近455變得基本上導電並且處於近似等於漏極電壓VD的電壓。因此，漏極附近455的電場近似為零。橫跨異質結的橫向長度支持源極及漏極之間的整個電勢差△VSD並且HEMT處於斷開(非導電)狀態。如上文討論的，第4A圖、第4B圖是出於教導、例示目的的示意性表示。其他處於其他運行條件下的HEMT可以以其他方式(包括具有附加的或更少的峰、具有不同斜率的峰、具有不同峰值的峰以及具有其他特性)支持源極及漏極之間的電勢差△VSD。
第5A圖及第5B圖是分別示意性地表示在處於接通狀態的HEMT的一些實施方式的源極及漏極之間異質結處的電壓及電場的圖表 505、圖表510。HEMT實施方式可以包括雙場板(dual-field plate)結構(例如，第1圖)或三層場板(treble-field plate)結構或更多層場板(higher-field plate)結構(例如，第2圖、第3圖)。圖表505及圖表510也是示意性表示，並且電壓及電場是多種參數的函數，並且這樣的參數可以隨著時間改變。
圖表505包括軸線510及橫坐標515。沿著軸線510的豎向位置表示電壓。沿著橫坐標515的橫向位置表示在源極及漏極之間沿著HEMT的異質結的橫向位置。圖表520包括軸線525及橫坐標530。沿著軸線525的豎向位置表示電場的幅度。沿著橫坐標530的橫向位置表示在源極及漏極之間沿著HEMT的異質結的橫向位置。出於例示目的，沿著橫坐標515、530的橫向位置參照HEMT 100(第1圖)、HEMT 200(第2圖)、HEMT 300(第3圖)的邊緣150、160、170、320。
在接通狀態中，在所例示的幾何參數、材料參數及運行參數下，異質結是導電的並且源極及漏極處於基本相同的電壓。即使在所例示的參數下，異質結確實具有一個有限的、非零電阻並且源極電壓及漏極電壓不完全相同。出於例示目的，電壓535被表示為具有稍微但是均勻上升的斜率並且電場540具有一個極小但是均勻非零值，如果異質結在整個溝道長度上具有理想均勻的電阻率的話會如此。情況不是必須如此。例如，儘管是導電的，但是由於接觸電勢、載流子密度、缺陷密度及/或其他參數中的局部變化，異質結的有限電阻率可以隨著橫向位置變化。
作為另一個實施例，在特定幾何參數、材料參數及運行參數下，例如如果異質結處的載流子數目與由理想導體傳導的電流相比相 對低，異質結處的電流可以變成空間電荷受限的。可以導致源極及漏極之間的相對較高電勢差△VSD及電場。例如，在特定參數下，對於給定的漏極電流水準，在拐點電壓處或拐點電壓以上(△VSD V拐點)，相對較高的電場從柵極電極下面的甚至未耗盡的區域朝向漏極橫向延伸。
在一些實施方式中，表徵場板145、310從連接柵極的場板140的底部、漏極側邊緣160朝向漏極的橫向延伸的距離d3小於此相對較高的電場朝向漏極的橫向延伸。對場板145、310的橫向延伸的這樣的限制可以減小出現在場板145、310與異質結115之間的電場。具體地，對於連接源極的場板145，橫跨第一絕緣材料層155的沿著長度d3的部分、第二絕緣材料層165的沿著長度d3的部分及第三絕緣材料層175的沿著長度d3的部分將不支援源極及漏極之間的全電勢差△VSD。對於連接柵極的場板310，橫跨第一絕緣材料層155的沿著長度d3的部分、第二絕緣材料層165的沿著長度d3的部分及第三絕緣材料層175的沿著長度d3的部分將不支援柵極及漏極之間的全電勢差。通過減小此區域中的電場，可以提高HEMT的擊穿電壓及壽命。
如上文討論的，第5A圖、第5B圖因此也是出於教導、例示目的的示意性表示。電壓535沿著軸線510的豎向位置將取決於HEMT的部署，例如HEMT是部署在負載的高側還是低側上。
第6A圖及第6B圖是分別示意性地表示對於固定的源極及柵極電勢但多個不同的分立漏極電勢VD1、VD2、VD3、VD4，在處於斷開狀態的HEMT的一些實施方式的源極及漏極之間異質結處的電壓及電場的圖表605、圖表620。圖表605及圖表620是出於教導、示例目的呈現 的高度示意性表示。HEMT實施方式可以包括雙場板結構(例如，第1圖)或三層場板結構或更多層場板結構(例如，第2圖、第3圖)。
圖表605包括軸線610及橫坐標615。沿著軸線610的豎向位置表示電壓。沿著橫坐標615的橫向位置表示在源極及漏極之間沿著HEMT的異質結的橫向位置。圖表620包括軸線625及橫坐標630。沿著軸線625的豎向位置表示電場的幅度。沿著橫坐標630的橫向位置表示在源極及漏極之間沿著HEMT的異質結的橫向位置。出於例示目的，沿著橫坐標615、630的橫向位置參照HEMT 100(第1圖)、HEMT 200(第2圖)、HEMT 300(第3圖)的邊緣150、160、170、320。
在斷開狀態中，橫跨異質結的橫向長度支持源極及漏極之間的電勢差△VSD。然而，根據HEMT的幾何參數、材料參數及運行參數，電荷載流子的局部耗盡的範圍可以變化。相應地，因為源極及漏極之間的電勢差△VSD變化，所以底部、漏極側邊緣150附近的電壓變化425及局部最大值430、底部、漏極側邊緣160附近的電壓變化435及局部最大值440、以及底部、漏極側邊緣170、320附近的電壓變化445及局部最大值450也可以變化。
雖然圖表605及圖表620是高度示意性表示，但應注意，柵極135的底部、漏極側邊緣150附近的電場中的局部最大值430在圖表620中表示的源極及漏極之間的較高電勢差△VSD處開始飽和。換句話說，在源極及漏極之間的相對較低電勢差△VSD處(例如，在VD1以下且在VD1及VD2之間的漏極電壓處)，源極及漏極之間的電勢差△VSD的增大還導致柵極135的底部、漏極側邊緣150附近的電場中的局部最大值430增大。相 反，在源極及漏極之間的相對較高電勢差△VSD處(例如，在VD3及VD4之間的漏極電壓處)，源極及漏極之間的電勢差△VSD的增大導致柵極135的底部、漏極側邊緣150附近的電場中的局部最大值430的較小的增大或甚至沒有增大。電場的局部最大值430隨著增大的漏極電勢而遞增變化的此飽和或“截止”對應於連接柵極的場板140的底部、漏極側邊緣160附近的電荷載流子的完全耗盡。
在一些實施方式中，HEMT的幾何屬性及材料屬性可以被定制成使得對於普通運行條件(例如在150攝氏度的室溫內或在125攝氏度的室溫內)，柵極邊緣場增量被截止。例如，HEMT的幾何屬性及材料屬性可以被定制成使得柵極邊緣場增量在相對於大於柵極擺幅的絕對值的源極的漏極電勢處被截止。因此，確定柵極擺幅的幾何屬性及材料屬性中的至少一些與柵極邊緣場增量的截止有關，柵極邊緣場增量的截止其本身是部分地由這些相同的幾何屬性及材料屬性中的至少一些的相互影響確定的。通過以此方式定制幾何屬性及材料屬性，可以限制靠近柵極135的漏極側邊緣150的溝道中的最大電場，因此減小或防止半導體材料105及/或110中的深中心的離子化。這減小或甚至防止有關的分散或崩塌效應，並且減小或消除將在半導體材料105及/或110中發生雪崩擊穿的可能性。
作為另一個實施例，在一些實施方式中，HEMT的幾何屬性及材料屬性可以被定制成使得對於相同的運行條件，在漏極電勢相對於源極是柵極擺幅的絕對值的2倍以上(例如，介於柵極擺幅的絕對值的2-5倍之間或介於柵極擺幅的絕對值的3-4倍之間)時柵極邊緣場增量被截 止。通過以此方式定制這樣的幾何屬性及材料屬性，更有可能實現上述益處。
第7圖是示意性地表示對於固定的源極及柵極電勢但是多個不同的分立的漏極電勢VD4、VD5、VD6、VD7，在處於斷開狀態的HEMT的一些實施方式的源極及漏極之間異質結處的電場的圖表720。圖表720是出於教導、示例目的呈現的高度示意性表示。HEMT實施方式可以包括雙場板結構(例如，第1圖)或三層場板結構或更多層場板結構(例如，第2圖、第3圖)。
圖表720包括軸線725及橫坐標730。沿著軸線725的豎向位置表示電場的幅度。沿著橫坐標730的橫向位置表示在源極及漏極之間沿著HEMT的異質結的橫向位置。出於例示目的，沿著橫坐標730的橫向位置參照HEMT 100(第1圖)、HEMT 200(第2圖)、HEMT 300(第3圖)的邊緣150、160、170、320。
在斷開狀態中，橫跨異質結的橫向長度支持源極及漏極之間的電勢差△VSD。然而，根據HEMT的幾何參數、材料參數及運行參數，電荷載流子的局部耗盡的範圍可以變化。
雖然圖表720是高度示意性表示的，但是應注意：-柵極135的底部、漏極側邊緣150附近的電場中的局部最大值430在全部例示的源極及漏極之間的電勢差△VSD處飽和，以及-連接柵極的場板140的底部、漏極側邊緣160附近的電場中的局部最大值440在圖表720中表示的源極及漏極之間的較高電勢差△VSD處開始飽和。
換句話說，在源極及漏極之間的相對較低電勢差△VSD處(例如，在VD4以下以及在VD4及VD5之間的漏極電壓處)，源極及漏極之間的電勢差△VSD的增大還導致連接柵極的場板140的底部、漏極側邊緣160附近的電場中的局部最大值440增大。相反，在源極及漏極之間的相對較高電勢差△VSD處(例如，在VD6及VD7之間的漏極電壓處)，源極及漏極之間的電勢差△VSD的增大還導致連接柵極的場板140的底部、漏極側邊緣160附近的電場中的局部最大值440的較小的增大或甚至沒有增大。電場的局部最大值440隨著增大的漏極電勢的遞增變化的此飽和或“截止”對應於相應的底部、漏極側邊緣170、320附近的電荷載流子的完全耗盡。
在一些實施方式中，HEMT的幾何屬性及材料屬性(包括距離d3)可以被定制成使得對於常規運行條件(例如在150攝氏度的室溫內或在125攝氏度的室溫內)柵極邊緣場增量被截止。例如，HEMT的幾何屬性及材料屬性(包括距離d3)可以被定制成使得連接柵極的場板增量在比柵極邊緣場增量被截止的漏極電勢更大的漏極電勢處被截止。例如，此電勢差可以是柵極邊緣場增量被截止的漏極電勢的兩倍以上，例如介於柵極邊緣場增量被截止的漏極電勢的三倍到五倍之間。因此，幾何屬性及材料屬性中確定柵極邊緣場增量截止的至少一些屬性與連接柵極的場板增量的截止有關，連接柵極的場板增量的截止其本身是部分地由這些相同的幾何屬性及材料屬性中的至少一些的相互影響確定的。通過以此方式定制幾何屬性及材料屬性，可以限制靠近連接柵極的場板140的漏極側邊緣160的溝道中的最大電場，因此減小或防止半導體材料105及/或110中的深中心(deep center)的離子化。這減小或甚至防止有關的 分散(dispersion)或崩塌效應，並且減小或消除將在半導體材料105及/或110中發生雪崩擊穿的可能性。
作為另一個實施例，在一些實施方式中，HEMT的幾何屬性及材料屬性(包括距離d3)可以被定制成使得連接柵極的場板增量在漏極電勢相對於源極是柵極邊緣場增量被截止的漏極電勢的2.5倍以上(例如，是柵極邊緣場增量被截止的漏極電勢的5倍或甚至柵極邊緣場增量被截止的漏極電勢的10倍)處被截止。通過以此方式定制幾何屬性及材料屬性，更有可能實現上述益處。
第8圖是示意性地表示對於固定的源極及柵極電勢但是多個不同的分立的漏極電勢VD4、VD5、VD6、VD7，在處於斷開狀態的HEMT的一些實施方式的源極及漏極之間異質結處的電場的圖表820。圖表820是出於教導、示例目的呈現的高度示意性表示。HEMT實施方式可以包括雙場板結構(例如，第1圖)或三層場板結構或更多層場板結構(例如，第2圖、第3圖)。
圖表820包括軸線825及橫坐標830。沿著軸線825的豎向位置表示電場的幅度。沿著橫坐標830的橫向位置表示在源極及漏極之間沿著HEMT的異質結的橫向位置。出於例示目的，沿著橫坐標830的橫向位置參照HEMT 100(第1圖)、HEMT 200(第2圖)、HEMT 300(第3圖)的邊緣150、160、170、320。
在斷開狀態中，橫跨異質結的橫向長度支持源極及漏極之間的電勢差△VSD。然而，雖然圖表820是高度示意性表示，但應注意，從連接柵極的場板140的底部、漏極側邊緣160朝向漏極橫向延伸的電場直 到連接柵極的場板140的底部、漏極側邊緣160附近的電場中的局部最大值440在源極及漏極之間的較高電勢差△VSD處開始飽和才達到從底部、漏極側邊緣170、320朝向源極橫向延伸的電場。換句話說，在源極及漏極之間的相對較低電勢差△VSD處(例如，在VD4之下以及在VD4及VD5之間的漏極電壓處)，異質結的一部分805保持基本上導電並且部分805中的電場近似為零。相反，在源極及漏極之間的相對較高電勢差△VSD處(例如，在VD6及VD7之間以及大於VD7的漏極電壓處)，局部耗盡及從漏極側邊緣160以及漏極側邊緣170、320出現的伴隨電場重疊並且部分805的導電率減小。
HEMT的幾何屬性及材料屬性(包括距離d3)可以被定制成使得對於常規運行條件，異質結的部分805隨著源極及漏極之間的電勢差△VSD增加保持基本上導電，直到連接柵極的場板140的底部、漏極側邊緣160附近的電場中的局部最大值440開始飽和為止。這樣的運行條件的一個實施例是例如在150攝氏度的室溫內或在125攝氏度的室溫內。通過定制幾何屬性及材料屬性，可以限制靠近連接柵極的場板140的漏極側邊緣160的溝道中的最大電場，從而減小或防止半導體材料105及/或110中的深中心的離子化。
第9圖是示意性地表示對於固定的源極及柵極電勢但是多個不同的分立的漏極電勢，在處於斷開狀態的HEMT的一些實施方式的源極及漏極之間異質結處的電場的圖表920。圖表920是出於教導、示例目的呈現的高度示意性表示。HEMT實施方式包括三層場板結構或更多層場板結構(例如，第2圖、第3圖)。
圖表920包括軸線925及橫坐標930。沿著軸線925的豎向位置表示電場的幅度。沿著橫坐標930的橫向位置表示在源極及漏極之間沿著HEMT的異質結的橫向位置。出於例示目的，沿著橫坐標930的橫向位置參照HEMT 200(第2圖)、HEMT 300(第3圖)的邊緣150、160、170、320、220。
在斷開狀態中，橫跨異質結的橫向長度支持源極及漏極之間的電勢差△VSD。在所例示的參數下，第二連接源極的板210的底部、漏極側邊緣220還耗盡來自異質結的電荷載流子並且在漏極附近455引起電場。HEMT的幾何屬性及材料屬性因此可以被定制成使得對於常規運行條件，漏極附近455的異質結的一部分由於異質結及第二連接源極的板210之間的豎向定向的電壓差而被耗盡。這樣的運行條件的一個實施例是例如在150攝氏度的室溫內或在125攝氏度的室溫內。
通過以此方式定制幾何屬性及材料屬性，可以在裝置處於斷開狀態時減小異質結及第二連接源極的板210之間的電勢差且因此減小異質結及第二連接源極的板210之間的電場。具體地，因為源極及漏極之間的電勢差△VSD的某個部分在漏極附近455沿著異質結115下降，因此源極及漏極之間的全電勢差△VSD未被應用在第二連接源極的板210與異質結115的在第二連接源極的板210下面的部分之間。相反，存在較低的電勢差，較低的電勢差例如降低了電荷注入中間絕緣材料內及/或電介質擊穿的可能性。
在一些實施方式中，HEMT具有被定制以在至少短時間段內在異質結及第二連接源極的板210之間運行至少源極及漏極之間最大 規定電勢差△VSD的幾何屬性及材料屬性。具體地，雖然HEMT會在斷開狀態中度過它們的相對大部分的運行壽命，但是在切換期間接近源極及漏極之間的最大運行電勢差△VSD的電勢可以在異質結及第二連接源極的板210之間暫態地出現。不希望受任何理論制約，人們認為異質結處的耗盡過程及(再)積聚過程可能不會沿著異質結的整個橫向長度均勻地發生。例如，在斷開狀態及接通狀態之間進行切換情況下，異質結115的漏極附近455的部分可以比異質結115的其他部分更迅速地(再)積聚電荷。在此情況下，異質結可以變得在漏極附近455在異質結115的其他部分之前導電。在此暫態狀態期間，漏極電壓VD可以延伸到附近455中並且將在第二連接源極的板210及異質結115的下面部分之間支援源極及漏極之間的整個電勢差△VSD。
已經描述了許多實施方式。然而，應理解，可以作出多種改變。例如，雖然所例示的實施方式全部是橫向溝道HEMT，只要可以形成豎向異質結，相同的技術可以被應用到豎向溝道HEMT。因此，其他實施方式在隨附請求項的範圍內。
100‧‧‧高電子遷移率電晶體
105‧‧‧第一半導體材料
110‧‧‧第二半導體材料
115‧‧‧異質結
120‧‧‧二維電子氣
125‧‧‧源極電極
130‧‧‧漏極電極
135‧‧‧柵極電極、場板結構
140‧‧‧連接柵極的場板
145‧‧‧連接源極的場板
150、160、170‧‧‧漏極側邊緣
155‧‧‧第一絕緣材料層
165‧‧‧第二絕緣材料層
175‧‧‧第三絕緣材料層
185‧‧‧漏極過孔構件
195‧‧‧第四絕緣材料層
180‧‧‧源極過孔構件
190‧‧‧漏極過孔構件
d0、d1、d2、d3、d4‧‧‧橫向距離
d5、d6、d7、d8‧‧‧豎向距離

Claims (27)

  1. 一種高電子遷移率電晶體(High-electron-mobility transistor,HEMT)，包括：一第一半導體材料及一第二半導體材料，該第一半導體材料及該第二半導體材料被設置以形成一異質結(heterojunction)，在該異質結處出現一二維電子氣(two-dimensional electron gas)；一源極電極、一漏極電極及一柵極電極，該柵極電極被設置以調節在該源極電極及該漏極電極之間之該異質結中的導電性，該柵極電極具有一漏極側邊緣；一連接柵極的場板，被設置在該柵極電極之該漏極側邊緣之上，並且朝向該漏極電極橫向延伸；以及一第二場板，被設置在該連接柵極的場板之該漏極側邊緣之上，並且朝向該漏極電極橫向延伸，其中在斷開狀態中並且在該源極電極及該漏極電極之間之一電勢差超過一柵極擺幅(gate swing amplitude)的絕對值時，該異質結在該連接該柵極電極之該場板之該漏極側邊緣附近的部分中的電荷載流子被耗盡，電荷載流子的耗盡有效地使在該柵極電極之該漏極側邊緣附近之該異質結中的橫向電場飽和。
  2. 如請求項1所述之高電子遷移率電晶體，其中在該源極及該漏極之間之電勢差介於該柵極擺幅的絕對值的2-5倍之間時，電荷載流子被耗盡。
  3. 如請求項1所述之高電子遷移率電晶體，其中在該源極及漏極之間之電勢差介於該柵極擺幅的絕對值的3-4倍之間時，電荷載流子被耗盡。
  4. 如請求項1所述之高電子遷移率電晶體，其中在斷開狀態中並且在該源極及該漏極之間之該電勢差超過當該異質結在該連接柵極的該場板之該漏極側邊緣附近的該部分中的電荷載流子被耗盡時之該電勢差時，該異質結在該第二場板之該漏極側邊緣附近的部分中的電荷載流子被耗盡，電荷載流子的耗盡有效地使在該連接柵極的場板之該漏極側邊緣附近該異質結中的橫向電場飽和。
  5. 如請求項4所述之高電子遷移率電晶體，其中該異質結在該第二場板之該漏極側邊緣附近的部分中的電荷載流子被耗盡時之該電勢差介於該異質結在該連接柵極的場板之該漏極側邊緣附近的該部分中的電荷載流子被耗盡時之該電勢差的三倍至五倍之間。
  6. 如請求項4所述之高電子遷移率電晶體，其中在斷開狀態中：該異質結中的第一電場從該連接柵極的場板之漏極側邊緣朝向漏極延伸；該異質結中的一第二電場從該第二場板之漏極側邊緣朝向源極延伸；以及僅在該源極及該漏極之間之電勢差超過當該異質結在該第二場板之該漏極側邊緣附近的部分中的電荷載流子被耗盡時該源極及該漏極之間之電勢差時，該第一電場首次與該第二電場重疊。
  7. 如請求項1所述之高電子遷移率電晶體，還包括一第三場板，該第三場板被設置在該第二場板之漏極側邊緣之上並且朝向該漏極橫向延伸。
  8. 如請求項7所述之高電子遷移率電晶體，其中，在斷開狀態中並且在該源極及該漏極之間之電勢差超過當該異質結在該第二場板之漏極側邊 緣附近的部分中的電荷載流子被耗盡時該源極及該漏極之間之電勢差時，由於該異質結及該第三場板之間的豎向定向的電壓差，該異質結在該漏極附近的部分被耗盡。
  9. 如請求項7所述之高電子遷移率電晶體，其中該第三場板是連接源極的場板。
  10. 如請求項1所述之高電子遷移率電晶體，其中在斷開狀態中：該異質結中的第一電場從該連接柵極的場板之漏極側邊緣朝向漏極延伸；該異質結中的一第二電場從該第二場板之漏極側邊緣朝向源極延伸；以及僅在該源極及該漏極之間之電勢差超過當該異質結在該第二場板之漏極側邊緣附近的部分中的電荷載流子被耗盡時該源極及該漏極之間之電勢差時，該第一電場首次與該第二電場重疊。
  11. 如請求項10所述之高電子遷移率電晶體，其中僅在該源極及該漏極之間之電勢差處於該源極及該漏極之間之電勢差超過當該異質結在該第二場板之漏極側邊緣附近的部分中的電荷載流子被耗盡時該源極及該漏極之間之電勢差時，該第一電場首次與該第二電場重疊。
  12. 如請求項1所述之高電子遷移率電晶體，其中：該HEMT在該第一半導體材料及該第二半導體材料之上包括一個或多個絕緣材料層；一載流子面密度在該異質結處出現；以及在以規定的運行參數長期運行之後達到一穩定狀態以後，該絕緣 材料層中每單位面積的電荷缺陷的數目小於該載流子面密度。
  13. 如請求項12所述之高電子遷移率電晶體，其中該絕緣材料層中每單位面積的電荷缺陷的數目小於該載流子面密度的10%。
  14. 如請求項1所述之高電子遷移率電晶體，其中該第一半導體材料是GaN且該第二半導體材料是AlGaN。
  15. 如請求項14所述之高電子遷移率電晶體，其中該柵極電極通過一氮化鋁矽層與該第二半導體材料層隔離。
  16. 一種高電子遷移率電晶體，包括：一第一半導體材料及一第二半導體材料，該第一半導體材料及該第二半導體材料被設置以形成一異質結，在該異質結處出現一二維電子氣；一源極電極、一漏極電極及一柵極電極，該柵極電極被設置以調節在該源極電極及該漏極電極之間該異質結中的導電性，該柵極具有一漏極側邊緣；一連接柵極的場板，被設置在該柵極電極之漏極側邊緣之上並且朝向該漏極橫向延伸；以及一第二場板，被設置在該連接柵極的場板之漏極側邊緣之上並且朝向該漏極電極橫向延伸，其中，在斷開狀態中：該異質結中的一第一電場從該連接柵極的場板之漏極側邊緣朝向漏極延伸；該異質結中的一第二電場從該第二場板之漏極側邊緣朝向源 極延伸；以及僅在該源極及該漏極之間的電勢差超過當該異質結在該第二場板之漏極側邊緣附近的部分中的電荷載流子被耗盡時該源極及該漏極之間之電勢差時，該第一電場首次與該第二電場重疊。
  17. 如請求項16所述之高電子遷移率電晶體，還包括一第三場板，該第三場板被設置在該第二場板之漏極側邊緣之上並且朝向漏極橫向延伸。
  18. 如請求項17所述之高電子遷移率電晶體，其中，在斷開狀態中並且在該源極電極及該漏極之間之電勢差超過當該異質結在該第二場板之漏極側邊緣附近的部分中的電荷載流子被耗盡時，該源極及該漏極之間之電勢差時，由於該異質結及該第三場板之間的豎向定向的電壓差，該異質結在該漏極電極附近的部分被耗盡。
  19. 一種半導體裝置，包括：一襯底；一第一有源層，被設置在該襯底上方；一第二有源層，被設置在該第一有源層上使得一橫向導電溝道出現在該第一有源層及該第二有源層之間；一源極電極及一漏極電極；一第一鈍化層，被設置在該第二有源層上方；一柵極電極，被設置在該第一鈍化層上方；一第二鈍化層，被設置在該柵極電極上方；一柵極場板，延伸超出該柵極電極的最靠近該漏極電極的邊緣一第一距離； 一第三鈍化層，被設置在該第一金屬圖案上方；以及一第二場板，被電連接到該源極電極及該柵極電極中的其中之一，並且延伸超出該柵極場板的最靠近該漏極電極的邊緣一第二距離，其中該第二場板的邊緣與該漏極電極的鄰近該第二場板的一第一延伸間隔開一第三距離；其中該第一距離被選擇為使得對於大於在較低閾值之上的一可用柵極擺幅的絕對值的一第一漏極偏置，當該橫向導電溝道的在該柵極電極下方的部分被夾斷時，一柵極邊緣場增量被截止。
  20. 裝置如請求項19所述之半導體裝置，其中：該源極電極及該漏極電極被設置在該第二有源層上方；該柵極場板由設置在該第二鈍化層上之一第一金屬圖案所限定，該第一金屬圖案在整個該柵極電極的上方橫向延伸；該第二場板是由設置在該第三鈍化層上之一第二金屬圖案所限定的一源極場板，其中該第二金屬圖案被電連接至該源極電極，並且在整個該第一金屬圖案的上方橫向延伸，並且進一步延伸超出該第一金屬圖案的最靠近該漏極電極的邊緣該第二距離，其中該第二金屬圖案的一邊緣與該漏極電極的鄰近該第二金屬圖案的該第一延伸間隔開該第三距離。
  21. 裝置如請求項20所述之半導體裝置，還包括：一第四鈍化層，被設置在該第二金屬圖案上方；一遮罩包裹物，由設置在該第四鈍化層上的一第三金屬圖案所限定，該第三金屬圖案被電連接至該源極電極，並且該第三金屬圖案在 該橫向導電溝道的大部分上方橫向延伸使得該第三金屬圖案具有一距離該漏極電極的鄰近該第三金屬圖案的一第二延伸之該第三距離的邊緣。
  22. 如請求項21所述之半導體裝置，其中：該第三金屬圖案及該漏極電極的該第二延伸之間的邊緣到邊緣距離介於2微米到6微米之間；以及該第四鈍化層的厚度介於0.5微米到2微米之間。
  23. 裝置如請求項20所述之半導體裝置，其中該第一漏極偏置是在閾值之上的該可用柵極擺幅的絕對值的約2-5倍。
  24. 裝置如請求項23所述之半導體裝置，其中對於大於由該柵極場板提供的柵極邊緣場的截止偏置的一第二漏極偏置，當該橫向導電溝道在該柵極電極下方的部分被夾斷時，該第二距離足以為該柵極場板的邊緣場提供截止。
  25. 裝置如請求項24所述之半導體裝置，其中該第二漏極偏置是該第一漏極偏置的約2.5-10倍。
  26. 裝置如請求項20所述之半導體裝置，其中該第二距離至少足夠長，以使得在該第二金屬圖案下方的橫向耗盡延伸不應在該橫向導電溝道在該第二金屬圖案的最靠近該漏極邊緣的邊緣下方被豎向地夾斷之前達到該第二圖案的邊緣。
  27. 裝置如請求項19所述之半導體裝置，其中：該第一距離介於1.5微米到3.5微米之間；該第二距離介於2.5微米到7.5微米之間； 該第三距離介於2微米到6微米之間；該柵極電極及該漏極電極之間的邊緣到邊緣距離介於8微米到26微米之間；以及該第三鈍化層的厚度介於0.35微米到0.75微米之間。
TW104141081A 2013-12-27 2015-12-08 高電子遷移率電晶體及半導體裝置 TWI692103B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361921140P 2013-12-27 2013-12-27
US14/581,645 2014-12-23
US14/581,645 US9306014B1 (en) 2013-12-27 2014-12-23 High-electron-mobility transistors

Publications (2)

Publication Number Publication Date
TW201635525A true TW201635525A (zh) 2016-10-01
TWI692103B TWI692103B (zh) 2020-04-21

Family

ID=55589096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104141081A TWI692103B (zh) 2013-12-27 2015-12-08 高電子遷移率電晶體及半導體裝置

Country Status (4)

Country Link
US (2) US9306014B1 (zh)
EP (1) EP3038161A3 (zh)
CN (1) CN105720096B (zh)
TW (1) TWI692103B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735938B (zh) * 2019-04-30 2021-08-11 大陸商英諾賽科（珠海）科技有限公司 半導體裝置及其製造方法
US11127846B2 (en) 2019-07-12 2021-09-21 Vanguard International Semiconductor Corporation High electron mobility transistor devices and methods for forming the same

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US10756208B2 (en) 2014-11-25 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated chip and method of forming the same
US9590053B2 (en) 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
US11164970B2 (en) 2014-11-25 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact field plate
WO2017111795A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Multiple stacked field-plated gan transistor and interlayer dielectrics to improve breakdown voltage and reduce parasitic capacitances
US9722063B1 (en) * 2016-04-11 2017-08-01 Power Integrations, Inc. Protective insulator for HFET devices
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
CN109844913B (zh) * 2016-10-24 2022-02-25 三菱电机株式会社 化合物半导体器件
DE112017005359B4 (de) * 2016-10-24 2022-12-15 Mitsubishi Electric Corp. Verbundhalbleitervorrichtung
FR3058831B1 (fr) * 2016-11-15 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant electronique a heterojonction a haute mobilite electronique
US9899484B1 (en) * 2016-12-30 2018-02-20 Texas Instruments Incorporated Transistor with source field plates under gate runner layers
US10263085B2 (en) * 2016-12-30 2019-04-16 Texas Instruments Incorporated Transistor with source field plates and non-overlapping gate runner layers
US10461161B1 (en) * 2017-01-23 2019-10-29 Navitas Semiconductor, Inc. GaN device with floating field plates
US20190097001A1 (en) 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
US10811514B2 (en) * 2018-03-28 2020-10-20 Semiconductor Components Industries, Llc Electronic device including an enhancement-mode HEMT and a method of using the same
JP7021038B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
CN111223824B (zh) * 2018-11-27 2021-11-09 世界先进积体电路股份有限公司 半导体装置及其形成方法
US10903350B2 (en) * 2019-02-21 2021-01-26 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
TWI716848B (zh) * 2019-04-09 2021-01-21 世界先進積體電路股份有限公司 半導體結構及其形成方法
US11043583B2 (en) 2019-05-20 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor structure and method for forming the same
CN113994481A (zh) * 2019-06-17 2022-01-28 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
US11398546B2 (en) * 2019-08-06 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
TWI706564B (zh) * 2019-08-08 2020-10-01 世界先進積體電路股份有限公司 半導體結構及其形成方法
US11114532B2 (en) 2019-11-20 2021-09-07 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
US10930745B1 (en) * 2019-11-27 2021-02-23 Vanguard International Semiconductor Corporation Semiconductor structure
US11876118B2 (en) * 2020-02-14 2024-01-16 Vanguard International Semiconductor Corporation Semiconductor structure with gate metal layer
CN111463274A (zh) * 2020-03-25 2020-07-28 西北工业大学 基于氮化镓外延异质结的常开型hemt器件及其制备方法
CN113675262B (zh) * 2020-05-14 2023-12-05 苏州华太电子技术股份有限公司 应用于半导体器件的场板结构及其制作方法和应用
CN111613666B (zh) * 2020-06-04 2023-04-18 英诺赛科（珠海）科技有限公司 半导体组件及其制造方法
KR20220006402A (ko) 2020-07-08 2022-01-17 삼성전자주식회사 고전자 이동도 트랜지스터
WO2022178773A1 (en) * 2021-02-25 2022-09-01 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof
CN115050819B (zh) * 2022-08-16 2022-12-02 合肥艾创微电子科技有限公司 用于降低多层场板输入电容的氮化镓晶体管
CN116344589B (zh) * 2023-05-22 2023-09-15 深圳智芯微电子科技有限公司 GaN器件及其制备方法
CN116913963A (zh) * 2023-09-06 2023-10-20 深圳智芯微电子科技有限公司 氮化镓器件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2897736B2 (ja) * 1996-09-30 1999-05-31 日本電気株式会社 化合物半導体電界効果トランジスタ
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
US7052942B1 (en) * 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US8681518B2 (en) * 2009-07-21 2014-03-25 Cree, Inc. High speed rectifier circuit
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
WO2011118433A1 (ja) * 2010-03-24 2011-09-29 日本碍子株式会社 半導体素子用エピタキシャル基板および半導体素子
US20120175681A1 (en) * 2010-09-17 2012-07-12 Kopin Corporation Method and Layer Structure for Preventing Intermixing of Semiconductor Layers
US20130099284A1 (en) * 2011-10-20 2013-04-25 Triquint Semiconductor, Inc. Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
US20130256681A1 (en) * 2012-04-02 2013-10-03 Win Semiconductors Corp. Group iii nitride-based high electron mobility transistor
US8946776B2 (en) * 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
KR101736277B1 (ko) * 2012-12-12 2017-05-17 한국전자통신연구원 전계 효과 트랜지스터 및 그 제조 방법
US8809910B1 (en) * 2013-01-25 2014-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Thick AlN inter-layer for III-nitride layer on silicon substrate
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9129889B2 (en) * 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
CN103227199B (zh) * 2013-04-19 2016-03-09 中国科学院苏州纳米技术与纳米仿生研究所 半导体电子器件
US9130026B2 (en) * 2013-09-03 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Crystalline layer for passivation of III-N surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735938B (zh) * 2019-04-30 2021-08-11 大陸商英諾賽科（珠海）科技有限公司 半導體裝置及其製造方法
US11127846B2 (en) 2019-07-12 2021-09-21 Vanguard International Semiconductor Corporation High electron mobility transistor devices and methods for forming the same

Also Published As

Publication number Publication date
EP3038161A2 (en) 2016-06-29
US9525055B2 (en) 2016-12-20
EP3038161A3 (en) 2016-09-28
CN105720096B (zh) 2021-06-11
CN105720096A (zh) 2016-06-29
TWI692103B (zh) 2020-04-21
US20160190297A1 (en) 2016-06-30
US9306014B1 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
TWI692103B (zh) 高電子遷移率電晶體及半導體裝置
US11056584B2 (en) Semiconductor device
JP5691267B2 (ja) 半導体装置
CN107359196A (zh) 半导体装置
US20080203446A1 (en) Composite contact for semiconductor device
US9312347B2 (en) Semiconductor device with multiple space-charge control electrodes
US9647076B2 (en) Circuit including semiconductor device with multiple individually biased space-charge control electrodes
US9252253B2 (en) High electron mobility transistor
JP2011071307A (ja) 電界効果トランジスタ及びその製造方法
US8941149B2 (en) Semiconductor device
US20180308925A1 (en) High electron mobility transistor
US20150263001A1 (en) Semiconductor device
CN106057868A (zh) 一种纵向超结增强型mis hemt器件
JP6829556B2 (ja) 集積型高性能横方向ショットキーダイオード
US9263533B2 (en) High-voltage normally-off field effect transistor including a channel with a plurality of adjacent sections
US20170110565A1 (en) Optimized buffer layer for high mobility field-effect transistor
JP6879662B2 (ja) 高電子移動度トランジスタ
JP2016119463A5 (zh)
Bai et al. Simulation design of high Baliga's figure of merit normally-off PGaN gate AlGaN/GaN heterostructure field effect transistors with junction field plates
CN102857202A (zh) 含双栅增强型hemt器件的集成系统
WO2016100805A1 (en) Semiconductor device with multiple space-charge control electrodes
CN106981508B (zh) 具有垂直型跨接结构电极的水平式半导体元件
CN102856371B (zh) 新型双栅三端ⅲ族氮化物增强型hemt器件
CN104835834A (zh) 半导体器件
CN102810563A (zh) 横向沟槽mesfet